

UNIVERSITÉ DE SHERBROOKE
Faculté de génie
Département de génie électrique et de génie informatique

FABRICATION DE TRANSISTORS
MONOÉLECTRONIQUES POUR LA
DÉTECTION DE CHARGE

Mémoire de maîtrise
Spécialité : génie électrique

Jean-Philippe RICHARD

Jury : Dominique DROUIN (directeur)
Michel PIORO-LADRIÈRE (codirecteur)
Abdelkader SOUIFI
Hassan MAHER



Library and Archives
Canada

Published Heritage
Branch

395 Wellington Street
Ottawa ON K1A 0N4
Canada

Bibliothèque et
Archives Canada

Direction du
Patrimoine de l'édition

395, rue Wellington
Ottawa ON K1A 0N4
Canada

Your file Votre référence

ISBN: 978-0-494-96235-0

Our file Notre référence

ISBN: 978-0-494-96235-0

NOTICE:

The author has granted a non-exclusive license allowing Library and Archives Canada to reproduce, publish, archive, preserve, conserve, communicate to the public by telecommunication or on the Internet, loan, distribute and sell theses worldwide, for commercial or non-commercial purposes, in microform, paper, electronic and/or any other formats.

The author retains copyright ownership and moral rights in this thesis. Neither the thesis nor substantial extracts from it may be printed or otherwise reproduced without the author's permission.

AVIS:

L'auteur a accordé une licence non exclusive permettant à la Bibliothèque et Archives Canada de reproduire, publier, archiver, sauvegarder, conserver, transmettre au public par télécommunication ou par l'Internet, prêter, distribuer et vendre des thèses partout dans le monde, à des fins commerciales ou autres, sur support microforme, papier, électronique et/ou autres formats.

L'auteur conserve la propriété du droit d'auteur et des droits moraux qui protègent cette thèse. Ni la thèse ni des extraits substantiels de celle-ci ne doivent être imprimés ou autrement reproduits sans son autorisation.

In compliance with the Canadian Privacy Act some supporting forms may have been removed from this thesis.

While these forms may be included in the document page count, their removal does not represent any loss of content from the thesis.

Conformément à la loi canadienne sur la protection de la vie privée, quelques formulaires secondaires ont été enlevés de cette thèse.

Bien que ces formulaires aient inclus dans la pagination, il n'y aura aucun contenu manquant.

Canada

À mes parents

RÉSUMÉ

Le transistor monoélectronique (SET) est un candidat que l'on croyait avoir la capacité de remplacer le transistor des circuits intégrés actuel (MOSFET). Pour des raisons de faible gain en voltage, d'impédance de sortie élevée et de sensibilité aux fluctuations de charges, il est considéré aujourd'hui qu'un hybride tirant profit des deux technologies est plus avantageux. En exploitant sa lacune d'être sensible aux variations de charge, le SET est davantage utilisé dans des applications où la détection de charge s'avère indispensable, notamment dans les domaines de la bio-détection et de l'informatique quantique.

Ce mémoire présente une étude du transistor monoélectronique utilisé en tant que détecteur de charge. La méthode de fabrication est basée sur le procédé nanodamascène développé par Dubuc *et al.* [11] permettant au transistor monoélectronique de fonctionner à température ambiante. La température d'opération étant intimement liée à la géométrie du SET, la clé du procédé nanodamascène réside dans le polissage chimico-mécanique (CMP) permettant de réduire l'épaisseur des SET jusqu'à des valeurs de quelques nanomètres.

Dans ce projet de maîtrise, nous avons cependant opté pour que le SET soit opéré à température cryogénique. Une faible température d'opération permet le relâchement des contraintes de dimensions des dispositifs. En considérant les variations de procédés normales pouvant survenir lors de la fabrication, la température d'opération maximale calculée en conception s'étend de 27 K à 90 K, soit une énergie de charge de 78 meV à 23 meV. Le gain du détecteur de charge étant dépendant de la distance de couplage, les résultats de simulations démontrent que cette distance doit être de 200 nm pour que la détection de charge soit optimale. Les designs conçus sont ensuite fabriqués sur substrat d'oxyde de silicium. Les résultats de fabrication de SET témoignent de la robustesse du procédé nanodamascène. En effet, les dimensions atteintes expérimentalement s'avèrent quasi identiques à celles calculées en conception.

Les mesures électriques à basse température de SET fabriqués démontrent un blocage de Coulomb avec une énergie de charge de 10 meV et une température d'opération maximale de 10 K. Un effet de grille est aussi observé par l'application d'une tension sur la grille latérale et les électrodes d'un SET à proximité. Les paramètres extraits à partir du diamant de Coulomb sont en accord avec les géométries du transistor fabriqué, à l'exception de la capacité de grille et de couplage. Enfin, l'étude de la détection de charge est réalisée par simulation à partir de ces paramètres. Elle permet de conclure que la détection de charge peut être optimisée en augmentant les surfaces de couplage de l'électromètre.

Mots-clés : détection de charge, électromètre, transistor monoélectronique, nanodamascène, nanoélectronique, informatique quantique

REMERCIEMENTS

Je tiens à remercier chaleureusement mon directeur de recherche Dominique Drouin ainsi que mon codirecteur Michel Pioro-Ladrière pour m'avoir soutenu tout au long de ce projet. À vous côtoyer depuis mon tout premier stage en 2010, je peux affirmer que votre passion pour votre travail rend la recherche sous votre direction indéniablement motivante. Je remercie Dominique pour sa confiance témoignée et la clarté de ses conseils lors de mes moments de questionnement. Je suis grandement reconnaissant à Michel pour tout le temps qu'il a investi sur mon projet, particulièrement pendant les heures passées dans son laboratoire. Son aide et son support ont grandement été appréciés.

Mes remerciements vont aussi aux membres de l'équipe SEDIMOS, plus particulièrement à Serge Ecoffey pour son aide et sa grande disponibilité, mais aussi à ceux qui ont contribué de près ou de loin à la réalisation de ma maîtrise, soit Yosri Ayadi, Mohammad Bounouar, Frédéric Bourque, Gabriel Droulers, Khalil El Hajjam, Damien Griveau, Aurélie Lecestre, Bruno Lee Sang, Marc Guilmain, Nicolas Juvet, Christian Nauenheim, Jean-François Morissette et les nombreux stagiaires dont je garde un très bon souvenir. Faire partie de ce groupe, non pas de collègues mais bien d'amis, a été un grand honneur.

Je remercie mes amis physiciens du groupe de Michel, en particulier Patrick Harvey-Collard, François Michaud et Julien Camirand-Lemyre avec qui leurs explications détaillées sur une multitude de phénomènes physiques m'en ont fait apprendre un peu plus sur ce côté obscur de la force.

Je suis grandement reconnaissant au personnel du CRN² et du IMDQ pour leur aide apportée, plus particulièrement à Pierre Langlois, René Labrecque, Mélanie Cloutier, Christian Sarra-Bournet et Michaël Lacerte.

Mes derniers remerciements vont à mes parents, mes soeurs et ma copine pour le soutien qu'ils accordent à tous mes projets de vie. Il est vrai que la nanoélectronique n'est pas un domaine d'études facile d'approche, mais l'intérêt que vous manifestez à chaque fois que je vous en fais part est, pour moi, une grande source de motivation.

TABLE DES MATIÈRES

1	INTRODUCTION	1
1.1	Mise en contexte et problématique	1
1.1.1	Loi de Moore	1
1.1.2	L'émergence de nouvelles technologies	1
1.1.3	Le transistor monoélectronique	2
1.1.4	Les applications de la détection de charge	3
1.2	Définition du projet de recherche	4
1.2.1	Fabrication par procédé nanodamascène	5
1.2.2	Conception du design	5
1.2.3	Mesures électriques	6
1.3	Plan du document	7
2	ÉTAT DE L'ART	9
2.1	Cadre de référence	9
2.1.1	Théorie du transistor monoélectronique	9
2.1.2	Principes de la détection de charge	13
2.2	État de l'art du transistor monoélectronique	16
2.2.1	L'essor du <i>single-electron transistor</i>	16
2.2.2	Le transistor monoélectronique à température ambiante	17
2.3	État de l'art de la détection de charge	19
2.3.1	Les QPC en tant que détecteurs de charge	19
2.3.2	Les SET en tant que détecteurs de charge	20
2.3.3	La détection de charge <i>haute-vitesse</i> : RF-SET	22
3	CADRE EXPÉRIMENTAL	23
3.1	Procédé de fabrication	23
3.2	Montage expérimental	29
4	CONCEPTION	33
4.1	Calculs des capacités	33
4.2	Simulations	39
4.2.1	Température d'opération	41
4.2.2	Ajustement de la distance D_C entre le détecteur et le SET	42
4.2.3	Ajustement de la tension V_{DS} et V_G pour $D_C = 200$ nm.	45
4.3	Design résultant	47
4.3.1	Détecteur et SET	48
4.3.2	Design nanofils, MIM et connexions aux chemins UV	50
5	RÉSULTATS	53
5.1	Fabrication	53
5.2	Mesures électriques	63

5.2.1	Température ambiante	63
5.2.2	Température cryogénique	66
5.2.3	Modélisation des résultats	78
6	CONCLUSION	81
6.1	Sommaire et contributions	81
6.1.1	Conception du design	81
6.1.2	Fabrication nanodamascène	82
6.1.3	Mesures électriques	82
6.2	Travaux futurs	84
A	TECHNIQUES DE FABRICATION	85
A.1	Photolithographie	85
A.2	Électrolithographie	86
A.3	Gravure plasma	87
A.4	Polissage chimico-mécanique	88
B	PROCÉDÉ COMPLET H028D	89
	LISTE DES RÉFÉRENCES	95

LISTE DES FIGURES

1.1	Loi de Moore	1
1.2	Schéma illustrant les composants du transistor monoélectronique.	2
1.3	Représentation physique et analytique du système à réaliser	6
2.1	Représentation du transistor monoélectronique	9
2.2	Diagrammes de bandes d'énergie du transistor monoélectronique	10
2.3	Oscillations de Coulomb observées par Dubuc <i>et al.</i>	10
2.4	Diamants de Coulomb typiques d'un SET	12
2.5	Schéma analytique de la détection de charge	13
2.6	Graphiques de la réponse du détecteur SET et de la charge dans la boîte à électrons	14
2.7	Diagrammes de stabilité pour un système de deux SET couplés	16
2.8	Procédé de fabrication de jonctions tunnels triples de Fulton et Dolan	17
2.9	Illustration du procédé de fabrication	18
2.10	Schéma du procédé damascène	19
2.11	Fonctionnement des QPC	20
2.12	Schémas de la détection de charge avec SET	21
2.13	Mesures électriques des SET fabriqués par Lafarge <i>et al.</i>	21
2.14	Schéma d'un RF-SET	22
3.1	Représentation des contacts et chemins d'amenée.	24
3.2	Illustration du photomasque NKMv3 utilisé pour le procédé de photolithographie.	25
3.3	Formation des tranchées et des boîtes de grilles.	26
3.4	Formation des îlots.	26
3.5	Formation des jonctions tunnel.	27
3.6	Métallisation des tranchées, chemins d'amenée et des contacts.	27
3.7	Polissage et formation des dispositifs finaux.	28
3.8	Schéma de connexions du montage expérimental.	29
3.9	Schéma électrique de la boîte de jonction conçue.	30
3.10	Photographies de la boîte de jonction fabriquée.	31
4.1	Paramètres géométriques présents dans le dispositif	34
4.2	Diamants de Coulomb géométrie T. ambiante et T. cryo	40
4.3	Influence de la température sur le courant I_{DS}	41
4.4	Énergie de couplage en fonction de la distance	42
4.5	Diagrammes de stabilité de couplage pour une distance D_C de 10 nm, 50 nm et 1000 nm	43
4.6	Diagrammes de stabilité illustrant l'apparition d'une plage de V_G pour la détection de charge	44
4.7	Valeurs de V_{DS} possible pour la détection de charge	45

4.8	Élargissement de la plage de V_G possible pour la détection de charge en ajustant la tension V_{DS} du détecteur	46
4.9	Courant I_{DS} du détecteur pour différentes valeurs de V_G ($D_C=200\text{nm}$)	47
4.10	Schéma extrait du logiciel DesignCAD et NPGS permettant de fabriquer le dispositif conçu	49
4.11	Vue agrandie des dispositifs	49
4.12	Schéma des nanofils et des MIM inclus dans le design	50
4.13	Schéma extrait du logiciel DesignCAD des cellules B3, E2 et F5	51
4.14	Schéma extrait du logiciel DesignCAD des cellules C3, C4, D3 et D4	51
5.1	Image de microscopie optique des résultats de photolithographie	54
5.2	Notation des NW, MIM et SET fabriqués	55
5.3	Tests de doses linéaires pour tranchées	56
5.4	Dimensions et distances des dispositifs après gravure EBL1	57
5.5	Résultat des îlots de titane après procédé de soulèvement	57
5.6	Résultat de fabrication d'un nanofil et d'une capacité MIM	58
5.7	Résultat de polissage CMP des cellules B3 et C3	60
5.8	Îlots observables par microscopie électronique après polissage CMP	60
5.9	AFM sur l'échantillon H028D	61
5.10	Graphique extrait de la mesure AFM de l'échantillon H028D	62
5.11	Résultats du soulèvement des contacts Cr/Au et de microsoudure.	62
5.12	Mesures I-V des nanofils des échantillons H028C et H028E à température ambiante.	63
5.13	Mesures de $I_{DS}-V_{DS}$ de deux SET à température ambiante.	65
5.14	Mesures I-V des nanofils de cellule D3 de l'échantillon H028D à $T = 1,5 \text{ K}$	67
5.15	Mesures $I_{DS}-V_{DS}$ en fonction de la température du SET #2, cellule D4, échantillon H028D.	68
5.16	Mesure du diagramme de stabilité du SET #2, cellule D4, échantillon H028D	69
5.17	Mesures $I_{DS}-V_{DS}$ en fonction de la température du SET #2, cellule C4, échantillon H028D.	71
5.18	Mesure du diagramme de stabilité du SET #2, cellule C4, échantillon H028D. Tension V_G appliquée à la grille.	72
5.19	Mesure du diamant de Coulomb du SET #2, cellule C4, échantillon H028D avec V_G appliquée aux drain/source du SET #1.	73
5.20	AFM réalisé sur les SET #1 et #2 de la cellule C4 de H028D	74
5.21	Profils extraits de la mesure AFM de la figure 5.20.	75
5.22	Graphique I_{DS}/V_G extrait de la figure 5.19 illustrant les pics de Coulomb à des V_{DS} de $\pm 8 \text{ mV}$	77
5.23	Diamant de Coulomb modélisé du SET #2 H028D-C4	78
5.24	Simulations SIMON de détection de charge réalisées à partir des mesures de capacités du SET #2	79
A.1	Illustration du procédé de soulèvement	86
A.2	Écriture par faisceau d'électrons d'une dose linéaire et surfacique.	87
A.3	Profils de gravure anisotropes.	88

LISTE DES TABLEAUX

4.1	Tableau descriptif des capacités. Les surfaces sont illustrées à la figure 4.1.	33
4.2	Tableau descriptif des paramètres géométriques.	35
4.3	Valeurs des paramètres pour la géométrie temp. ambiante et géométrie temp. cryogénique. En gras : dimensions pouvant varier significativement. .	36
4.4	Valeurs des paramètres calculées pour la géométrie T. ambiante et géométrie T. cryogénique, incluant les variations de procédés (Val. min/nom/max) pour géométrie T. cryogénique.	38
4.5	Résumé des paramètres de conception pour le design final	48
5.1	Détails des procédés lors de la fabrication	53
5.2	Détails des étapes de polissage CMP réalisées	59
5.3	Tableau d'épaisseurs de titane extraites à partir de la résistivité des courbes de la figure 5.12.	64
5.4	Prévisions des valeurs de paramètres des SET fabriqués.	66
5.5	Tableau de résistances et d'épaisseurs de titane modélisées à partir des courbes de la figure 5.14.	67
5.6	Paramètres mesurés par AFM comparés aux anciennes valeurs mesurées par SEM avant l'étape de CMP.	75
5.7	Variations de I_{DS} au détecteur en fonction de la capacité et la distance de couplage D_C (nm) et C_C	80

LISTE DES ACRONYMES

Acronyme	Définition
2DEG	2-Dimensional Electron Gas
AFM	Atomic Force Microscope
ALD	Atomic Layer Deposition
AOE	Advanced Oxide Etch
CAD	Computer-aided Design
CMOS	Complementary Metal-oxide-semiconductor
CMP	Chemical Mechanical Planarization
D-SET	Double SET
EBL	Electron Beam Lithography
EBR	Edge Bead Removal
FET	Field-effect Transistor
ITRS	International Technology Roadmap for Semiconductors
LOR	Lift-off Resist
MIM	capacité Métal/Isolant/Métal
MOSFET	Metal-oxide-semiconductor field-effect transistor
NPGS	Nano Pattern Generation System
NW	Nanowire
QCA	Quantum-dot Cellular Automata
QPC	Quantum Point Contact
Qubit	Quantum Bit
SEDIMOS	Single-electron Device Integration on CMOS technology
SEM	Scanning Electron Microscope
SET	Single-electron Transistor
SIMON	SIMulation Of Nano structures (logiciel)
SMU	Source/Monitor Unit
SNR	Signal-to-noise Ratio
RF-SET	Radio-frequency Single-electron Transistor

CHAPITRE 1

INTRODUCTION

1.1 Mise en contexte et problématique

1.1.1 Loi de Moore

Depuis son invention en 1947, le transistor n'a jamais cessé de réduire en taille et d'augmenter en vitesse. Si bien qu'aujourd'hui, il est possible d'inclure, sur un même circuit intégré, plusieurs centaines de millions de transistors fonctionnant à des vitesses de l'ordre du milliardième de seconde. L'optimisation exponentielle du nombre de transistors d'un microprocesseur a été pour la première fois prédite dans les années 1960 par Moore [25]. Appelée communément *loi de Moore*, cette règle empirique stipule que le nombre de transistors dans un circuit intégré double approximativement tous les deux ans. En améliorant sans cesse leur procédé de fabrication, notamment les techniques de lithographie et les techniques d'évacuation de la chaleur d'un microprocesseur, les manufacturiers réussissent aujourd'hui à atteindre une taille de technologie de 14 nm.




Figure 1.1 Graphique élaboré par Gordon Moore en 1965 représentant la tendance exponentielle du nombre de transistors au fil des années [25].

1.1.2 L'émergence de nouvelles technologies

Jusqu'à maintenant, la mécanique quantique à proprement dit n'intervient pas beaucoup dans la conception de circuits intégrés. Elle est plutôt tenue en compte dans les para-

mètres des matériaux, comme le *band gap*. Mais avec la miniaturisation des transistors et l'augmentation de leur densité dans un microprocesseur, les effets quantiques, comme le comportement ondulatoire des particules, deviennent non négligeables. Il faut dès lors s'attendre à une saturation dans la taille des transistors.

Cette saturation imminente motive l'industrie et la recherche à trouver des alternatives, ou un complément, au transistor MOSFET. On appelle « more Moore » la voie empruntée par l'industrie qui a pour principal but de continuer la miniaturisation et l'amélioration du MOSFET ou bien de développer un éventuel remplaçant. L'autre direction, « more than Moore », est davantage axée sur la diversification de la technologie actuelle et de son interaction avec les humains et l'environnement. Plusieurs technologies en développement sont à considérer par l'ITRS [20] dans l'optique de remplacement du MOSFET, notamment des technologies exploitant le spin de l'électron, des interrupteurs atomiques, des nanotechnologies à base de carbone (nanotubes, graphène), etc. Le transistor monoélectronique (SET), dispositif ayant le potentiel de manipuler l'électron au niveau de la charge élémentaire, était un candidat que l'on croyait avoir la capacité de remplacer le MOSFET. Cependant, il est considéré aujourd'hui qu'un hybride CMOS-SET est plus avantageux pour les raisons énoncées ci-bas. De plus, il a été démontré plusieurs fois [3-6, 30] qu'il peut servir de détecteur de charge ayant une très bonne sensibilité.

1.1.3 Le transistor monoélectronique

Le transistor monoélectronique, depuis quelques dizaines d'années, fait l'objet d'études de plusieurs groupes de recherche. Ce dispositif, aux dimensions nanométriques, a la caractéristique principale d'avoir comme courant drain-source un seul électron à la fois. Le SET est composé d'un drain, d'une source et d'une grille tout comme le MOSFET. Par contre, à la place d'un canal d'inversion entre le drain et la source, le SET possède deux jonctions tunnel, illustrées à la figure 1.2, permettant ainsi le blocage de Coulomb. Ce phénomène électrostatique s'observe par le passage d'un seul électron à la fois, par effet tunnel, au travers des deux jonctions tunnel et de l'îlot.




Figure 1.2 Schéma illustrant les composants du transistor monoélectronique.

A priori, de par ses petites dimensions et de son courant monoélectronique, nous aurions pu penser à ce que le transistor monoélectronique remplace un jour le MOSFET. Cependant, le SET possède un faible gain en voltage, une impédance de sortie élevée et est sensible aux fluctuations de charges [18]. L'avenir du SET est donc plus prometteur dans les circuits hybrides SET/FET, les applications de bio-ingénierie (bio-SET), ou bien les applications de détection de charge.

À l'Université de Sherbrooke, la fabrication de transistors monoélectroniques a été réalisée par Dubuc *et al.* [10–12] sous la supervision du professeur Dominique Drouin. Le but de cette étude était de démontrer expérimentalement, par procédé nanodamascène, le fonctionnement du transistor monoélectronique à température ambiante. Normalement, un fonctionnement à température élevée est difficile à réaliser puisque pour augmenter la température d'opération du SET, de petites dimensions d'îlot doivent être atteintes afin d'obtenir une capacité de l'ordre des attoFarads. Avec un procédé nanodamascène novateur compatible CMOS, les travaux de Dubuc *et al.* ont permis d'obtenir cet ordre de grandeur de capacités. Aujourd'hui, le groupe de recherche SEDIMOS de l'Université de Sherbrooke, sous la supervision de Dominique Drouin, travail sur l'intégration du transistor monoélectronique à la technologie CMOS.

Le SET étant très sensible aux fluctuations électrostatiques de son environnement, il s'avère pertinent de l'utiliser dans des applications où la détection de charge est nécessaire. La section suivante décrit brièvement son utilité dans quelques domaines de recherche.

1.1.4 Les applications de la détection de charge

Un des domaines où la détection de charge est souvent nécessaire est l'informatique quantique. Le principe fondamental de ce champ de recherche est d'utiliser les propriétés quantiques de la matière, soit la superposition et l'intrication, afin de réaliser des algorithmes quantiques. Par analogie au bit d'information classique, la représentation de l'information est le *quantum bit*, communément appelé qubit. Physiquement, le qubit peut être représenté sous plusieurs formes : atomes, ions, électrons, photons, etc. Ce sont tous des particules ayant les propriétés de superposition, c'est-à-dire posséder deux états à la fois, et d'intrication, c'est à dire que l'état quantique entre deux objets séparés spatialement peut être corrélé.

La détection de charge s'avère utile dans le cas particulier où l'électron, possédant une charge de $\sim 1.6 \times 10^{-19}$ Coulombs, est utilisé comme support physique de l'information. Pour qu'un électron puisse être utilisé en tant que qubit, il doit être physiquement confiné

dans les trois dimensions de l'espace. Un des moyens d'y arriver est d'utiliser des boîtes quantiques. Les boîtes quantiques sont souvent appelées « atomes artificiels » puisque les niveaux d'énergie que peuvent occuper les électrons sont discrets, tout comme dans un atome. La détection de charge est un moyen employé dans les recherches utilisant des boîtes quantiques, par exemple dans le domaine de la spintronique [14] [26].

La détection de charge s'avère aussi nécessaire pour l'étude de *Quantum dot Cellular Automata*. Les QCA sont un agencement particulier de boîtes quantiques pouvant réaliser des opérations logiques classiques en utilisant la force de répulsion des électrons. L'avantage de ce type de système est qu'il possède une très faible énergie et une vitesse d'opération très rapide. La détection de charge, permettant de détecter la présence ou non d'un électron dans une boîte quantique, s'avère nécessaire dans ce genre d'application afin de connaître l'état logique résultant.

1.2 Définition du projet de recherche

Des études sur la fabrication de QCA et de boîte quantique en silicium sont présentement en cours à l'Université de Sherbrooke. Ces deux dispositifs utilisent des SET afin d'isoler un ou plusieurs électrons dans des îlots et d'autres SET distincts situés en périphérie pour la détection de charge. La détection de charge est nécessaire pour ces dispositifs : pour les QCA, l'état logique résultant doit pouvoir être détecté, pour la boîte quantique en silicium, la détection de charge donne des informations supplémentaires sur le spin de l'électron. Dans ces études, le transistor monoélectronique est utilisé en tant que boîte quantique afin d'y confiner un électron, et le procédé de fabrication est celui de Dubuc *et al.*. Pour l'instant, les aspects concernant la détection de charge à proprement dite ne sont pas clarifiés et plusieurs paramètres restent à déterminer pour qu'elle soit fonctionnelle. Il est donc pertinent de faire une nouvelle étude plus approfondie sur le transistor monoélectronique, fabriqué par procédé nanodamascène, utilisé en tant que détecteur de charge. Plus précisément, une étude qui permet d'établir les étapes à suivre pour l'optimisation et l'intégration de la détection de charge aux projets de QCA et de spin électronique est de mise.

Ceci permet donc de proposer la question suivante pour le projet de recherche :

Comment se comporte le transistor monoélectronique, fabriqué par procédé nanodamascène, pour la détection de charge ?

Pour répondre à cette question, le projet de recherche se répartit en trois points : fabrication par procédé nanodamascène, la conception du design et les mesures électriques.

1.2.1 Fabrication par procédé nanodamascène

Le projet d'étude est basé sur le procédé nanodamascène afin de vérifier le comportement du SET pour la détection de charge. Le procédé nanodamascène donne la particularité aux SET fabriqués d'être très minces (jusqu'à 2 nm) et d'avoir un contrôle de grille latérale (*side-gate*). En effet, le procédé emploie une technique de polissage physico-chimique (CMP) permettant d'amincir les SET avec une précision nanométrique. Le procédé utilise aussi la lithographie par faisceaux d'électrons permettant d'attendre des largeurs d'îlot d'une vingtaine de nanomètres et de positionner une grille latérale. La fabrication est appuyée par des étapes de caractérisations telles l'observation au microscope électronique à balayage et la mesure de profils par microscopie à force atomique.

1.2.2 Conception du design

Le design du dispositif est illustré à la figure 1.3. Afin d'étudier le transistor monoélectronique en tant que détecteur de charge, il est nécessaire de fabriquer deux SET avec les îlots capacitivement couplés. De cette manière, un SET est opéré de façon normale, c'est-à-dire qu'il accumule des charges dans son îlot en fonction de sa tension de grille, tandis que l'autre est polarisé de manière à être opéré comme détecteur de charge. Les paramètres suivants sont déterminés dans la partie conception, par calculs théoriques et simulations :

1. Température et dimensions : la température à laquelle les mesures électriques sont prises détermine le choix des dimensions des SET. Un fonctionnement à température ambiante requiert de fines dimensions tandis qu'à température cryogénique les contraintes de dimensions peuvent être relâchées. De plus, une étude sur l'impact de la température sur la détection de charge est effectuée en simulation.
2. Distance de couplage entre le détecteur et le SET : une distance de couplage trop grande affaiblit le gain rendant la détection impossible. Pour une distance trop petite, le détecteur modifie, voir même empêche, le SET à détecter de bien fonctionner. Des itérations de simulations sont réalisées afin de déterminer la plage de distances idéales.

3. Tension source-drain : des simulations sont effectuées afin de déterminer la tension source-drain optimale. Trop élevée, elle engendre un courant possédant une composante DC, ce qui élimine le blocage de coulomb. Elle doit être ajustée de manière à optimiser le gain du détecteur.
4. Voltage de grille du détecteur : des simulations sont réalisées afin d'étudier la réponse du détecteur en fonction de la tension de grille et pour déterminer à quelle valeur elle doit être fixée pour un maximum de gain.




Figure 1.3 a) circuit électrique du système à réaliser b) représentation physique.

1.2.3 Mesures électriques

Pour des fins de caractérisation, des nanofils de titane et des jonctions métal-isolant-métal (MIM) sont mesurés électriquement afin d'extraire les caractéristiques des SET fabriqués. Ces mesures sont réalisées à température ambiante en utilisant la station sous pointes hors salles blanches (Keithley S4200), ou bien à température cryogénique en utilisant le cryostat à l'hélium liquide disponible au Département de physique (Agilent 5370B). Il s'avère aussi nécessaire de varier la température d'opération afin d'observer l'apparition du blocage de coulomb (cryostat à température pièce). Les diagrammes de stabilité des SET et de détection de charge sont par la suite extraits et permettent de vérifier si la réponse électrique des SET corrobore avec les géométries caractérisées précédemment.

1.3 Plan du document

Le mémoire est divisé en cinq chapitres, soit l'état de l'art, la conception, les résultats et la conclusion. L'état de l'art comprend une section qui établit les bases théoriques nécessaires à la compréhension des chapitres subséquents. La théorie du transistor monoélectrique et de la détection de charge est présentée. Par la suite, une revue de littérature du SET et de la détection de charge est dressée pour situer le projet dans son contexte. Le chapitre du cadre expérimental décrit le procédé nanodamascène. Une section de ce chapitre présente le montage expérimental et la réalisation d'une boîte de jonction. Le chapitre de la conception présente les calculs théoriques et les simulations permettant d'établir les dimensions, les capacités et les tensions à appliquer pour une détection de charge optimale. Le design découlant de cette conception est présenté. Par la suite, un chapitre est dédié aux résultats de fabrication et aux mesures électriques cryogéniques des dispositifs. Les paramètres, extraits des mesures, sont analysés et transposés en simulation pour l'étude de la détection de charge. Finalement, la conclusion fait une synthèse des résultats obtenus et met en évidence les contributions apportées.

CHAPITRE 2

ÉTAT DE L'ART

Ce chapitre débute par une brève introduction théorique (cadre de référence) du fonctionnement du transistor monoélectronique et de la détection de charge. Ensuite, l'état de l'art du transistor monoélectronique et de la détection de charge est dressé.

2.1 Cadre de référence

2.1.1 Théorie du transistor monoélectronique

Blocage de Coulomb

Tel que mentionné dans l'introduction, le transistor monoélectronique est composé d'une grille, d'un drain et d'une source. Entre le drain et la source, deux jonctions tunnel, composées d'une capacité et d'une résistance tunnel, forment l'îlot. Les figures suivantes représentent schématiquement le SET :




Figure 2.1 a) représentation physique du SET b) schéma analytique.

Appliqués à ses électrodes, deux principaux voltages influencent le transistor monoélectronique dans son fonctionnement : le voltage de grille V_G et le voltage drain/source V_{DS} . Avec une variation de la tension de grille et une tension de polarisation V_{DS} fixe (eg. $V_{DS} = 0.25$ mV selon les travaux de Dubuc *et al.*), le phénomène de blocage de Coulomb est

observable par la manifestation d'oscillations périodiques du courant I_{DS} au fur et à mesure que la tension de grille augmente (voir figure 2.3 [11]). La figure suivante illustre le phénomène du blocage de Coulomb selon les bandes d'énergie du système :




Figure 2.2 Diagramme de bandes d'énergie du transistor monoélectronique, a) en blocage de Coulomb b) en conduction.

La figure 2.2a représente le transistor en état bloqué. Du point de vue de l'électron présent sur l'électrode de source, il n'y a pas de niveaux d'énergie accessibles à l'intérieur de l'îlot pour que celui-ci puisse traverser la barrière tunnel. En effet, les niveaux inférieurs sont tous occupés et les niveaux supérieurs trop élevés. C'est en variant le potentiel de grille, figure 2.2b, que les niveaux discrets d'énergie de l'îlot peuvent être élevés ou abaissés, permettant donc le passage de l'électron par effet tunnel de la source au drain, en passant par l'îlot. En effet, puisque le contact de grille est couplé capacitivement à l'îlot, ceci permet de varier le potentiel électrostatique de celui-ci.




Figure 2.3 Courant de drain I_{DS} en fonction du voltage de grille (*back-gate*) V_{GS} observé par Dubuc *et al.* [11] ($V_{DS} = 0.25$ mV).

Théorie orthodoxe

La théorie du transistor monoélectronique a pour la première fois été clarifiée par Averin et Likharev [1] par l'introduction de la théorie orthodoxe. Cette théorie permet de faire les approximations du comportement d'un électron passant au travers d'une barrière tunnel et permet de décrire l'effet du blocage de Coulomb. Trois grandes règles sont énoncées [24] :

1. La quantification des niveaux d'énergie de l'électron dans le conducteur est ignorée : le spectre énergétique de l'électron est considéré continu.
2. Le temps nécessaire à un électron pour traverser une barrière tunnel est considéré négligeable comparativement aux autres échelles de temps.
3. Les évènements quantiques simultanés (*cotunneling*) sont ignorés.

Deux autres conditions sont nécessaires pour le fonctionnement du transistor monoélectronique. La première apparaît en considérant la troisième hypothèse de la théorie orthodoxe : la résistance tunnel R_T des jonctions doit être beaucoup plus grande que la résistance quantique R_Q :

$$R_T \gg R_Q = \frac{h}{e^2} \approx 25.8 \text{ k}\Omega \quad (2.1)$$

où h est la constante de Planck. La deuxième condition est que l'énergie de charge de l'apport d'un électron dans l'îlot soit beaucoup plus grande que l'énergie thermique, sans quoi le transistor serait constamment en conduction (courant thermoïonique). Par une analyse électrostatique du système, l'énergie de charge est définie ainsi :

$$E_C = \frac{e^2}{2C_\Sigma} \quad (2.2)$$

où e est la charge de l'électron et C_Σ la capacité totale du système ($C_\Sigma = C_G + C_{J1} + C_{J2}$ dans un système simple).

L'énergie de charge du système doit donc respecter cette condition :

$$E_C = \frac{e^2}{2C_\Sigma} \gg k_B T \quad (2.3)$$

où k_B est la constante de Boltzmann et T est la température du système. On peut donc traduire l'équation 2.3 ainsi : la diminution de la capacité totale de l'îlot C_Σ , soit notamment

la diminution des dimensions de celui-ci, permet un fonctionnement à des températures plus élevées.

Diamants de Coulomb

Une façon couramment utilisée dans la littérature afin de représenter le fonctionnement du SET est le diamant de Coulomb. Le diagramme de la figure 2.4a illustre, par des teintes de couleurs, le courant ou la conductance du transistor en fonction des tensions V_{DS} (axe Y) et V_G (axe X). Dans le cas de la figure ci-dessous, les diamants aux teintes noires représentent les zones de V_{DS} et de V_G où il y a blocage de Coulomb (conductance nulle). Les chiffres inscrits dans les diamants sont aussi souvent présents dans les diagrammes et représentent l'état électronique de l'îlot du SET.




Figure 2.4 Diamants de Coulomb typiques d'un transistor monoélectronique, extraite de [10]. a) Carreaux des états de charges possibles de l'îlot en fonction des tensions grille et source/drain. b) L'analyse d'un diamant permet l'extraction des valeurs de capacités.

Afin de recueillir le plus d'information possible lors des mesures électriques, les diamants de Coulomb sont réalisés en mesurant le courant I_{DS} pour des plages de V_{DS} et V_G données. Il est possible d'extraire les caractéristiques principales du SET en se basant sur les informations de la figure 2.4b.

2.1.2 Principes de la détection de charge

Le transistor monoélectronique sensible à l'environnement électrostatique

L'utilisation du SET en tant que détecteur de charge ultrasensible a été mentionné en 1988 par Likharev [23]. Le phénomène de blocage de Coulomb du transistor monoélectronique fait en sorte que ce dispositif est un bon détecteur de charge. En effet, les oscillations du courant de drain du transistor monoélectronique, de la figure 2.3 par exemple, peuvent permettre l'amplification de la variation de charge dans une boîte à électrons, si l'îlot du transistor est couplé capacitivement avec celle-ci. La figure suivante illustre schématiquement le couplage entre un transistor monoélectronique (détecteur) et une boîte à électrons :




Figure 2.5 Schéma analytique de la détection de charge avec le SET en tant que détecteur. L'îlot du SET est couplé capacitivement avec la boîte à électrons par la capacité C_C .

Le fonctionnement de ce système s'explique brièvement de cette façon : la variation de charge dans la boîte à électron induit, par le couplage capacitif entre le détecteur SET et la boîte (capacité C_C), une variation de charge sur l'îlot du transistor monoélectronique. Cette variation de charge, agissant comme une deuxième grille, crée un changement de conductance du transistor qui peut être mesuré par une variation du courant de drain de celui-ci. On peut donc détecter le changement de charge de la boîte à électrons. L'équation suivante démontre la variation maximale de conductance (gain) du SET en fonction de l'énergie de charge E_C , de l'énergie thermique $k_B T$ et de la variation de charge induite sur l'îlot ΔQ :

$$\left(\frac{\Delta G_{DS}}{G_{DS}} \right)_{max} \approx \frac{E_C}{k_B T} \frac{\Delta Q}{e} \quad (2.4)$$

Afin d'utiliser le SET comme détecteur de charge, le point d'opération I_{DS}/V_G de celui-ci doit être situé là où la dérivée dI/dV_G est la plus élevée afin que la variation du courant de drain soit la plus importante possible. La figure 2.6a illustre la réponse de la conductivité et de la transconductance du détecteur en fonction de la charge de grille (proportionnelle à V_G) de la boîte à électrons. La figure 2.6b représente le nombre d'électrons dans la boîte à électrons en fonction de la charge de grille.




Figure 2.6 Graphiques de la réponse du détecteur SET et de la charge dans la boîte à électrons. [28] a) conductivité G_D/G_{max} et transconductance dI_{DS}/dV_G du détecteur SET en fonction de la charge de grille de la boîte à électrons $N_G = C_G V_G/e$. b) nombre d'électrons N dans la boîte à électrons en fonction de la charge de grille de la boîte. Le graphique dans le panneau indique le point d'opération I_{DS}/V_{GS} du détecteur où la dérivée est la plus élevée.

La caractéristique propre à un détecteur de charge est sa sensibilité δq , exprimée en valeurs de e/\sqrt{Hz} . Par exemple, une sensibilité de $10^{-5} e/\sqrt{Hz}$ signifie qu'une variation de charge de $10^{-5} e$ peut être détectée en 1 seconde. Puisque l'unité de la sensibilité comporte un terme en \sqrt{Hz} (terme temporel), la bande passante B (Hz) et le rapport signal sur bruit SNR (*Signal-to-noise Ratio*) sont à considérer dans l'équation de sensibilité suivante :

$$\delta q = \frac{\Delta Q}{\sqrt{B} \times 10^{SNR/20}} \quad (2.5)$$

En considérant un SNR de 1, limite où la puissance moyenne du signal est égale à celle du bruit, il est possible d'extraire les équations limites de bande passante maximale (eq.

2.6) et de temps de mesure minimal (eq. 2.7) pour une sensibilité δq et une variation de charge ΔQ donnée :

$$B < 0.79 \left(\frac{\Delta Q}{\delta q} \right)^2 \quad (2.6)$$

$$t_{mesure} > \left(\frac{\delta q}{\Delta Q} \right)^2 \quad (2.7)$$

L'équation 2.7 est donc le temps minimal nécessaire à la mesure afin qu'un détecteur d'une sensibilité donnée puisse détecter la variation de charge ΔQ . Plus le détecteur est sensible, c'est-à-dire plus que δq est petit, plus le temps requis pour la détection est faible. Par le fait même, le système de détection nécessite une bande passante plus élevée, selon l'équation 2.6.

La sensibilité du détecteur de charge est un facteur primordial dans des applications où la charge doit être détectée ultra rapidement. Dans le cadre du présent projet, les mesures électriques sont effectuées en continu (DC), ce qui diminue l'importance de la rapidité de mesure. Dans le cas des applications à hautes vitesses, il est important d'avoir les meilleurs paramètres de bande passante et de SNR, ce qui amène la conception de circuits de détection radio-fréquences RF-SET (voir sous-section 2.3.3).

Diagramme de stabilité : SET couplés

Tout comme les diamants de Coulomb d'un SET, les diagrammes de stabilité s'avèrent être un outil indispensable dans la conception et la caractérisation d'un système de détection de charge. La même technique est employée pour les réaliser : des variations de tensions pour les axes X et Y, puis le courant I_{DS} représenté par différentes teintes de couleurs. Dans le cas particulier de deux SET couplés, la tension de grille du SET à détecter est associée à l'axe des X et la tension de grille du SET détecteur à l'axe des Y. Dans le cas des figures 2.7, une représentation de la tension de grille par le nombre d'électrons présents dans les îlots est tout aussi valable. Les lignes sont une superposition des courants I_{DS} des deux SET : les verticales représentent le courant I_{DS} (pics de Coulomb) du SET à détecter en fonction de la tension de grille du détecteur, tandis que les lignes horizontales représentent le courant I_{DS} du détecteur en fonction de la tension de grille du SET à détecter (figure 2.7a).

Les courants I_{DS} des deux SET représentés sur un même graphique, en fonction de leurs tensions de grilles, permettent d'observer l'interaction (couplage) entre les îlots des SET.

Pour un système où les deux SET sont aucunement couplés ($C_C = 0$), le diagramme de stabilité, dit « rectangulaire », est celui de la figure 2.7a. En effet, puisque la position des pics de Coulomb demeure inchangée (lignes droites) pour les deux SET peu importe les valeurs des tensions de grilles, le couplage entre les îlots est nul. Lorsque le couplage est augmenté ($0 < C_C < C_\Sigma$), comme à la figure 2.7b, la position des pics de Coulomb d'un SET s'avère influencée par la tension de grille de l'autre et vice-versa. Il y a donc formation d'un diagramme de stabilité dit « hexagonal », illustrant un couplage intermédiaire. C'est dans ce régime qu'il faudra déterminer adéquatement la capacité de couplage pour une détection de charge optimale. Finalement, la figure 2.7c représente le cas où le couplage est dominant, c'est-à-dire lorsque la capacité de couplage est du même ordre de grandeur que la capacité totale C_Σ du SET. Le système se comporte donc comme un SET unique puisque les deux grilles ont autant d'influence sur un SET que sur l'autre.




Figure 2.7 Diagrammes de stabilité pour un système de deux SET symétriques couplés tirés de [28]. Les états de charge des îlots sont inscrits entre parenthèses. a) Couplage capacitif nul. b) Couplage capacitif intermédiaire. c) Couplage capacitif dominant.

2.2 État de l'art du transistor monoélectronique

2.2.1 L'essor du *single-electron transistor*

Les premiers principes de base théoriques du transistor monoélectronique, notamment le blocage de Coulomb (oscillations) dans de petites jonctions tunnel et la théorie orthodoxe (section 2.1.1), ont été principalement avancés par Averin et Likharev [1, 2]. Leurs travaux ont grandement contribué à l'essor du transistor monoélectronique. En 1999 a été publié

un important article de revue [24], dans le but de résumer la physique de base des « single-electron devices » ainsi que leurs applications courantes et futures.

Suivant les travaux de Averin et Likharev, les premières observations expérimentales de déplacement d'électrons uniques ont été observées en 1987 par Fulton et Dolan [17] par procédé d'évaporations successives de couches d'aluminium. Ces travaux, effectués à basse température (1-2 K), viennent confirmer la théorie proposée précédemment. La figure 2.8a illustre le procédé d'évaporation à angle, qui permet d'atteindre de façon assez simple des tailles en dessous du micromètre [8]. Des motifs réalisés par photolithographie sont réalisés sur une bi-couche de résine photosensible. Un premier dépôt d'aluminium est réalisé à un certain angle pour ensuite être oxydé *in situ* afin de croître la jonction tunnel. Ensuite, l'angle d'évaporation est changé pour obtenir une très petite surface (à l'intérieur du micromètre) sur laquelle les deux couches d'aluminium se chevauchent (figure 2.8c). Le schéma analytique de la figure 2.8b illustre les trois jonctions tunnel ainsi créées par ce procédé. Les deux électrodes du bout sont polarisées de sorte qu'un courant circule entre celles-ci. L'électrode du centre mesure la variation de tension à sa jonction, ce qui a permis de mesurer des sauts en tension équivalents à l'énergie de charge du système (eq. 2.2).




Figure 2.8 Procédé de fabrication de triple jonction tunnel de Fulton et Dolan [17]. a) Schéma du procédé d'évaporation à angle b) Schéma analytique de la triple jonction tunnel c) Superposition des deux couches d'aluminium.

2.2.2 Le transistor monoélectronique à température ambiante

Un des premiers transistors monoélectronique à fonctionner à température ambiante, utilisé comme point mémoire, a été proposé par Yano *et al.* [33] en 1994. Cette température d'opération a été atteinte en réalisant une largeur de canal très mince (en dessous de 10 nm), créant ainsi une très petite capacité. Cependant, leur procédé requiert le recuit d'une couche mince de silicium amorphe afin de croître les nanocristaux. Ce procédé étant aléatoire, la fabrication successive de dispositifs devient difficile. Aussi, des travaux plus récents de SET fabriqués avec les structures finFET [31] et de trigate [7] ont démontré un

fonctionnement une température de 300 K. Ces structures sont formées d'un nanofil de silicium enveloppé d'une grille en polysilicium. Pour le finFET, la taille de l'îlot, formée par l'oxydation du nanofil, atteint environ 5 nm donnant une énergie de charge de 377 meV tandis que pour le trigate, la taille de l'îlot est de 7 nm ce qui représente une énergie de charge de 85 meV.

Afin d'observer l'effet transistor à haute température, il est nécessaire d'avoir les plus petites dimensions afin d'obtenir la plus petite capacité possible. La fabrication de transistors SET, opérable à température ambiante, est principalement limitée par la résolution de l'électrolithographie. Les travaux de Dubuc *et al.* [10–12], effectués à l'Université de Sherbrooke sous la direction de Dominique Drouin, proposent une solution pour pallier à la limite de résolution de la lithographie : un contrôle de la profondeur (axe des «z») par polissage chimico-mécanique combiné avec l'optimisation du procédé d'électrolithographie. La démonstration du fonctionnement de SET à température ambiante a donc été possible grâce à cette technique.

Le procédé de fabrication de transistors monoélectroniques du présent mémoire se base sur le procédé nanodamascène de Dubuc *et al.* et le procédé hybride de grille auto-alignée de Jean-François Morissette [27]. Les procédés sont illustrés aux figures 2.9 et sont détaillés davantage au chapitre 3.




Figure 2.9 a) Procédé nanodamascène par [12] b) procédé nanodamascène avec grille auto-alignée par [27].

Le procédé de Dubuc *et al.* a permis, en incluant une étape finale de polissage chimico-mécanique (figure 2.10), d'atteindre une épaisseur finale de 2 à 3 nm. Le transistor résultant possède une capacité d'îlot de quelques fractions d'attoFarads, permettant ainsi une opération en température jusqu'à 433 K. Le procédé hybride nanodamascène proposé par J.F. Morissette permet de fabriquer un transistor monoélectronique possédant une grille latérale auto-alignée (*side-gate*), tel qu'illustré à la figure 2.9b.




Figure 2.10 Procédé damascène, avec polissage chimico-mécanique (CMP) [10]

L'avantage de ce procédé est qu'il est compatible avec les procédés de fabrication industriels de la technologie CMOS et peut s'intégrer facilement dans le *back-end-of-line*. Ceci permettra éventuellement de faire des circuits hybrides SET-CMOS, fonctionnels à température ambiante, afin d'augmenter la capacité des processeurs ou des mémoires, le tout à faible coût énergétique.

2.3 État de l'art de la détection de charge

Les technologies principalement utilisées dans les procédés d'informatique quantique pour la détection de charge sont les *Quantum Point Contacts* (QPC) et les SET. Leur grande sensibilité intrinsèque permet des mesures précises jusqu'à pratiquement la limite de bruit permise en mécanique quantique (*quantum shot noise*). Les premières expérimentations des QPC ont été réalisées par Field *et al.* [15] et les SET, en tant qu'électromètres, par Lafarge *et al.* [22] et Zimmerli *et al.* [34]. L'avantage des QPC est la facilité d'intégration et de fabrication pour un type de boîte quantique particulier, tandis que les SET possèdent une meilleure sensibilité.

2.3.1 Les QPC en tant que détecteurs de charge

Les premiers phénomènes de détection de charge utilisant un *Quantum Point Contact* (fig. 2.11a) ont été observés par Field *et al.*. Les QPC sont implémentés sur un gaz bi-dimensionnel d'électrons (*2-dimensional electron gas* - 2DEG) en appliquant à des élec-

trodes, placées sur le dessus, un voltage négatif afin de créer des régions vides d'électron.




Figure 2.11 Images tirées de [19] a) Schéma physique d'un QPC b) Conductance en fonction de la tension de grille, pour différentes températures.

Les électrodes étant très rapprochées l'une d'elles, un très petit canal de conduction est créé. Ceci donne au QPC une conductance quantifiée (fig. 2.11b) lorsqu'une tension est appliquée de chaque côté du canal. La conductance quantifiée du QPC possède des plateaux ainsi que des transitions qui dépendent de la taille du canal de conduction. La détection de charge est possible puisque la taille du canal de conduction est très sensible à l'environnement électrostatique.

2.3.2 Les SET en tant que détecteurs de charge

En se basant sur les résultats et le procédé de fabrication d'évaporation à angle de Dolan expliqué précédemment, l'équipe de Lafarge *et al.* a conçu et démontré le premier transistor monoélectronique utilisé en tant que détecteur de charge (dispositif illustré sur la figure 2.12).

Le principe de détection utilisé est celui expliqué dans la section 2.1.2 : une variation de charge dans la boîte à électron crée un changement dans la conductance du détecteur de charge qui peut être mesurée par une variation du courant de drain de celui-ci. Les résultats de détection de charge obtenus sont ceux de la figure 2.13.




Figure 2.12 Images tirées de [22] a) Schéma analytique de deux transistors monoélectroniques, un en tant que détecteur de charge, l'autre en tant que boîte à électron. b) Schéma des dispositifs réalisés.




Figure 2.13 Mesures électriques des SET fabriqués par Lafarge *et al.* [22]. a) Courant drain-source de l'électromètre en fonction de sa tension de grille U_0 . Le point Q représente le point d'opération pour un gain maximal. b) Réponse en courant du détecteur de charge en fonction de la tension de grille U de la boîte à électron.

La figure 2.13a représente les courbes du courant drain-source I du détecteur en fonction de la tension de grille U , pour plusieurs tensions drain-source séparées de $25\mu\text{V}$. Le point Q représente l'endroit sur la courbe où le maximum de gain de détection de charge se situe, puisque la pente est la plus importante (maximum de variation de courant).

La figure 2.13b représente la courbe obtenue pour le courant de l'électromètre, polarisé au point d'opération Q de la figure 2.13a, lorsque des électrons sont accumulés un à un dans la boîte à électron. La détection de charge unique est clairement mesurée par l'observation de « pics » de courant source-drain du détecteur.

2.3.3 La détection de charge *haute-vitesse* : RF-SET

Des travaux ont par la suite été réalisés par Schoelkopf *et al.* [30] afin d'augmenter considérablement la bande passante des SET en tant que détecteur de charge afin d'augmenter leur sensibilité. Le principe de fonctionnement des SET reste essentiellement le même. Toutefois, avec les RF-SET, c'est la façon de faire la lecture, avec un circuit radio-fréquence (figure 1a de [30]), qui améliore la bande passante du dispositif. Le circuit de lecture est illustré à la figure 2.14 et se décrit comme suit : une onde porteuse, ajustée à la fréquence de résonance déterminée par l'inductance L et la capacité C_{pad} , est injectée dans le circuit. Les charges détectées par le SET changent sa conductance et, par le fait même, modifient la puissance de l'onde réfléchie. Cette onde est par la suite amplifiée et redressée. Ce type de lecture permet d'atteindre des bandes passantes de l'ordre de 100 MHz.




Figure 2.14 Schéma du RF-SET réalisé par Schoelkopf *et al.* [30].

D'autre part, un circuit RF similaire a été couplé aux QPC dans le cadre des travaux réalisés récemment par Reilly *et al.* [29]. On peut constater dans la littérature que la bande passante des RF-SET est largement supérieure aux RF-QPC, soit 100 MHz contre 8 MHz respectivement.

En résumé, on a présenté les bases théoriques nécessaires à la compréhension des prochains chapitres et dressé l'état de l'art afin de situer le projet dans son contexte. Le prochain chapitre du cadre expérimental se concentre davantage sur les aspects du procédé nanodamascène et sur les méthodes de fabrication utilisées pour la réalisation de cette étude.

CHAPITRE 3

CADRE EXPÉRIMENTAL

Ce chapitre décrit le procédé de fabrication nanodamascène et de lithographie hybride de transistors monoélectroniques auto-alignés. Les méthodes de fabrication (lithographie, gravure, CMP, etc.) sont expliquées à l'annexe A. Finalement, le montage expérimental des mesures électriques cryogéniques est présenté.

3.1 Procédé de fabrication

Le procédé de fabrication de transistors monoélectroniques métalliques, utilisé dans le projet, est celui de Dubuc *et al.* [12], c'est-à-dire le procédé nanodamascène et celui de la lithographie hybride de transistors monoélectroniques avec grilles auto-alignées, proposé par Morissette [27]. Le procédé de fabrication, brièvement introduit à la section 2.2.2, est divisé comme suit :

1. Définition des contacts et des chemins d'amenée (fig. 3.1).
2. Formation des tranchées et des boîtes de grilles (fig. 3.3).
3. Formation des îlots (fig. 3.4).
4. Formation des jonctions tunnel (fig. 3.5).
5. Métallisation des tranchées, boîtes de grilles, chemins d'amenée et des contacts (fig. 3.6).
6. Polissage et formation des dispositifs finaux (fig. 3.7).

Un important ajout au procédé nanodamascène de Dubuc *et al.*, fait par Morissette, est une étape de fabrication de contacts et de chemins d'amenée en titane, isolés par de l'oxyde de silicium, réalisée par photolithographie et gravure plasma. Cet ajout permet de fabriquer, de façon plus conventionnelle, des transistors monoélectroniques en grande quantité. En effet, pour les grandes surfaces de taille micrométrique, la photolithographie (section A.1) se trouve beaucoup plus efficace que l'électrolithographie (section A.2), où chaque pixel de quelques nanomètres de diamètre doit être exposé un à la fois.

La figure suivante illustre les contacts, les chemins d'amenée et les marques d'alignement d'une cellule du photomasque NKMv3 dédiée à la fabrication de SET :




Figure 3.1 Contacts et chemins d'amenée présents sur NKMv3.

La figure 3.1 illustre une cellule typique, présente sur le photomasque NKMv3, où les contacts et les chemins d'amenée servent à connecter les SET. Les contacts illustrés sur la figure font $100\ \mu\text{m} \times 100\ \mu\text{m}$, ce qui laisse suffisamment de marge pour les mesures électriques avec la station sous pointes ou bien pour effectuer de la microsoudure, étape nécessaire à la réalisation de mesures électriques à basse température. Les chemins d'amenée font le lien entre les électrodes source/drain/grille du SET et les contacts. Ils sont constitués de chemins doubles, principalement pour réduire leur résistance et pour minimiser les cas de circuits ouverts. Ceux-ci sont d'une largeur de $2\ \mu\text{m}$ et espacés de $2\ \mu\text{m}$, tout comme les lignes présentes à l'intérieur des contacts. Des structures sacrificielles (*dummies*) sont présentes sur le photomasque mais non illustrées sur l'image 3.1. Ce sont des carrés de $3\ \mu\text{m} \times 3\ \mu\text{m}$ espacés de $1,5\ \mu\text{m}$ qui permettent d'uniformiser la charge mécanique lors du polissage CMP, le rendant ainsi plus uniforme.

L'encadré bleu de la figure 3.1 représente la région de la cellule où 4 SET peuvent être lithographiés. Plus spécifiquement, la zone à l'intérieur de l'encadré vert illustre l'endroit où un SET est connecté aux trois chemins d'amenée, ceux-ci préalablement réalisés en photolithographie. Les chemins d'amenée des extrémités sont ceux dédiés aux contacts source et drain, tandis que le chemin du centre est raccordé à la boîte de grille nécessaire à la formation de la grille auto-alignée. Puisque la fabrication des dispositifs SET nécessite des étapes d'électrolithographie, des marques d'alignement réalisées par photolithographie sont présentes sur la figure 3.1. Elles permettent d'aligner le faisceau d'électrons du microscope électronique lors de la fabrication des tranchées et des îlots (EBL1 et EBL2).

Le photomasque NKMv3 utilisé dans le projet est illustré à la figure 3.2. Les motifs noirs représentent les endroits où le chrome est absent : les rayons UV peuvent atteindre la photorésine. Les zones bleues représentent les cellules B3-E2-F5 et les rouges les cellules C3-C4-D3-D4 (illustrées plus en détail à la figure 3.1). Ces zones de contacts et de chemins d'amenée sont celles utilisées pour le projet. NKMv3 contient aussi des cellules pour des fins de tests de résolution, de polissage CMP et de mesures de résistivité.




Figure 3.2 Illustration du photomasque NKMv3 utilisé pour le procédé de photolithographie. En bleu : B3-E2-F5, en rouge : C3-C4-D3-D4.

Les paragraphes qui suivent décrivent la fabrication à l'échelle nanométrique de SET couplés par la grille. La figure suivante illustre l'étape de fabrication des tranchées et des boîtes de grilles dans l'oxyde de silicium :




Figure 3.3 Formation des tranchées et des boîtes de grilles.

La définition des structures de la figure 3.3 est réalisée par une étape d'électrolithographie suivie d'une gravure plasma (section A.3 annexe A). Cette première étape d'électrolithographie (EBL1) est réalisée à l'intérieur de l'encadré vert de la figure 3.1 et est alignée adéquatement en utilisant les marques d'alignement illustrées sur la même figure. L'électrorésine utilisée est de type positive, c'est-à-dire que la partie exposée au faisceau d'électrons se retire lors du développement. Avec les bons paramètres d'électrolithographie, des lignes aussi minces que 10 nm peuvent être développées. Finalement, une étape de gravure plasma, d'une profondeur visée de 20 nm, est effectuée afin de former les tranchées dans le SiO_2 .

La figure 3.4 illustre l'étape de formation des îlots. Cette étape nécessite aussi l'utilisation de l'électrolithographie, pour la définition de la ligne perpendiculaire aux tranchées, et est suivie d'une étape de soulèvement de titane, procédé décrit à la section A.1 de l'annexe A.




Figure 3.4 Formation des îlots.

Lors de l'électrolithographie, cette ligne d'îlot est alignée par rapport aux tranchées précédemment gravées dans le SiO_2 grâce à des marques d'alignement incluses dans le design de la première électrolithographie. Ceci fait en sorte que l'erreur de désalignement de l'EBL1, par rapport aux motifs UV, est soustraite lors de la lithographie de la ligne d'îlot (EBL2). Le désalignement résultant est donc celui entre l'EBL1 et l'EBL2 (figure droite 3.4), qui est typiquement de l'ordre de quelques dizaines de nanomètres au maximum. L'épaisseur de titane pour la ligne l'îlot est de 25 nm, soit un peu plus que la profondeur des tranchées afin de compenser les pertes lors du polissage CMP.

Après le soulèvement, l'étape de formation des jonctions tunnel est facilement réalisable puisque les côtés latéraux des futurs îlots des SET sont entièrement dégagés. En exposant l'échantillon à un environnement de plasma d'oxygène, une couche de TiO_2 , telle qu'illustrée en rouge à la figure 3.5, se forme sur la ligne de titane. Son épaisseur, pouvant atteindre en saturation approximativement 10 nm, est contrôlée principalement par la puissance du plasma, la durée de l'oxydation et l'atmosphère de la chambre [9].




Figure 3.5 Formation des jonctions tunnel.

La figure suivante illustre l'étape de métallisation :




Figure 3.6 Métallisation des tranchées, chemins d'amenée et des contacts.

L'étape de métallisation, représentée à la figure 3.6, consiste à déposer une couche de titane par pulvérisation cathodique afin de remplir les cavités formées par les étapes de gravure plasma antérieures. L'épaisseur de la couche de titane déposée doit être de beaucoup supérieure à la profondeur maximale des cavités. En effet, les irrégularités de surface, causées par le profil des structures présentes dans l'oxyde de silicium, tendent à s'atténuer lors du polissage avec l'augmentation de l'épaisseur de la couche de titane déposée. Ceci augmente de façon substantielle l'uniformité de la couche de titane résultante à la suite du polissage CMP.

Finalement, la figure 3.7 illustre les transistors monoélectroniques après l'étape de polissage (section A.4 annexe A). La couche de titane, auparavant présente sur la totalité de la surface de l'échantillon, ne se retrouve que dans les zones définies par la gravure du SiO_2 .




Figure 3.7 Polissage et formation des dispositifs finaux.

On appelle T_0 le temps de polissage requis pour dégager les transistors, c'est-à-dire le temps où il n'y a plus de titane sur la surface du SiO_2 . À ce moment, l'épaisseur de titane dans les tranchées est équivalente à la profondeur de la gravure. La clé du procédé nanodamascène réside dans le fait que des étapes subséquentes de polissage peuvent être effectuées afin de réduire l'épaisseur des SET jusqu'à des valeurs de quelques nanomètres. Ceci réduit la capacité des transistors permettant ainsi un fonctionnement à température ambiante.

Afin de compléter les explications des étapes de fabrication du SET, les sections A.1, A.2, A.3 et A.4 de l'annexe A, basées à partir de [16], font une description générale des procédés employés dans la fabrication de ces dispositifs.

3.2 Montage expérimental

Pour mesurer électriquement à basse température les échantillons fabriqués, le montage expérimental comprend les éléments suivants : un analyseur de paramètres, une boîte de jonction ainsi qu'un cryostat. La figure suivante illustre les connexions à réaliser pour mesurer électriquement les SET fabriqués pour la détection de charge :




Figure 3.8 Schéma de connexions du montage expérimental.

L'analyseur de paramètres disponible au Département de physique est le Agilent 5270B incluant 4 SMU (*Source-measurement Unit*). Les cartes d'acquisition de type SMU ont la particularité de pouvoir appliquer une tension sur un canal et de mesurer son courant, ou de faire l'action l'inverse, soit forcer un courant et mesurer la tension résultante. Quatre canaux SMU générant des tensions indépendantes sont nécessaires pour les mesures du projet, soient pour les tensions de grille et de source des deux SET. Les courants de drain sont collectés par le GNDU (*ground unit*).

Afin de relier l'analyseur de paramètres avec le système de cryostat, une boîte de jonction a été conçue et fabriquée. Son schéma électrique est illustré à la figure suivante. Des photographies de la boîte sont présentes à la figure 3.10.




Figure 3.9 Schéma électrique de la boîte de jonction conçue.

- **Connecteur triax et BNC** : le connecteur utilisé sur l'analyseur de paramètres est de type triax. Trois conducteurs le compose, soit *Force*, *Guard* et *Shield*. Ce type de connexion est dédié aux mesures électriques à très faible courant ($< 1\text{nA}$). En effet, les effets de charge du câble sont éliminés avec l'ajout du conducteur *Guard*, celui-ci enveloppant le conducteur *Force*, puisque pendant la prise des mesures ces deux conducteurs se voient appliquer la même tension. La configuration passe ensuite au coaxial (BNC) à l'intérieur de la boîte.
- **Sélecteurs DP3T** : ces sélecteurs trois positions permettent de choisir si l'échantillon mesuré est connecté au SMU, à la masse ou bien laissé en circuit ouvert.
- **Filtres et boîte d'aluminium** : le signal provenant du SMU est ensuite filtré par des filtres passe-bas de type *PI filter* afin d'atténuer le bruit et les fluctuations électriques. Pour les mesures radio-fréquences, 4 filtres passe-haut de type *feed through* sont disponibles.

Les sections de la théorie, de l'état de l'art ainsi que de la description du procédé et des méthodes de fabrication maintenant présentées, tous les éléments sont réunis pour entamer la partie de conception du projet. Le prochain chapitre présente l'aboutissement du design de fabrication à partir de calculs théoriques et de simulations.




Figure 3.10 Photographies de la boîte de jonction fabriquée : a) boîte en aluminium avec filtres b) connecteurs BNC et commutateurs c) façade entière.

CHAPITRE 4

CONCEPTION

Ce chapitre présente les différentes étapes de conception du projet, en débutant par les calculs théoriques jusqu'au design final. Les dimensions des dispositifs sont déterminées par la température à laquelle le SET et le détecteur sont opérés ainsi que par la résolution des procédés de fabrication (électrolithographie, CMP, oxydation du TiO_2). Des résultats de simulations sont aussi présentés afin de valider que les dimensions, la distance de couplage ainsi que le point d'opération des tensions sont choisis adéquatement.

4.1 Calculs des capacités

Selon l'équation 2.3, où l'énergie de charge E_C doit être au minimum un ordre de grandeur supérieure à l'énergie thermique, le paramètre qui est à déterminer pour respecter cette condition est la capacité totale d'un SET, C_Σ , dont voici l'équation :

$$C_\Sigma = C_G + C_S + C_D + C_{sub} + C_C \quad (4.1)$$

Le tableau 4.1 fait une description des termes de capacité de l'équation précédente :

Symboles	Description
C_1	Capacité îlot-surface A_1
C_2	Capacité îlot-surface A_2
C_3	Capacité îlot-surface A_3
C_G	Capacité îlot-grille totale ($C_1 + C_2 + C_3$)
C_S	Capacité de la jonction tunnel source
C_D	Capacité de la jonction tunnel drain
C_{sub}	Capacité îlot-substrat SiO_2
C_C	Capacité de couplage entre les deux SET
C_Σ	Capacité de l'îlot (somme de toutes les capacités)

Tableau 4.1 Tableau descriptif des capacités. Les surfaces sont illustrées à la figure 4.1.

Afin de déterminer les valeurs de capacité, la méthode dite de plaques parallèles est choisie. Elle s'avère être celle préconisée dans la littérature et est une bonne approximation pour les dispositifs SET, même si cette dernière néglige l'effet de « franges » que possède

physiquement le champ électrique. Les capacités parasites sont aussi négligées, notamment le couplage des structures métalliques entre elles, par l'air et le substrat. La valeur calculée de la capacité totale d'îlot se trouve donc inférieure à celle calculée par un modèle plus réaliste. L'énergie de charge, quant à elle, est plus élevée. Malgré cet écart, il faut préciser que la méthode plaques parallèles tient compte des capacités dominantes du système. Les valeurs calculées sont donc du même ordre de grandeur que les valeurs réelles ce qui, à basse température, nous garantit le bon fonctionnement des dispositifs. L'équation de capacité plaques parallèles est la suivante :

$$C = \frac{\epsilon A}{d} \quad (4.2)$$

où ϵ est la constante diélectrique du matériau, A l'aire des plaques et d la distance les séparant. Chaque aire A et distance d présentes dans le design doivent être déterminées afin que la somme des capacités de l'équation 4.1 puisse permettre un fonctionnement des SET à la température d'opération souhaitée (équation 2.3). La figure suivante illustre toutes les aires et les distances que possède le dispositif à réaliser :




Figure 4.1 Schéma des différents paramètres géométriques présents dans le dispositif. Deux SET séparés par une ligne pointillée sont présents : le détecteur et le SET dont la charge est détectée. Les SET sont considérés identiques : les distances et les aires affichées sont les mêmes pour les deux. Les structures en blanc représentent le titane tandis que les zones en rouge l'oxyde de titane.

Le tableau 4.2 fait la description des paramètres géométriques présents sur la figure 4.1 :

Symboles	Description
A1	Aire de la partie restante dû au désalignement
A2	Aire de la partie alignée de la grille
A3	Aire de la partie restante dû au désalignement
D	Désalignement de l'îlot par rapport au centre de la grille
D_C	Distance de couplage entre les deux SET
D_G	Distance entre la grille et l'îlot
$L_{\text{îlot}}$	Largeur de l'îlot
t_j	Épaisseur du métal
t_{SiO_2}	Épaisseur du SiO_2 sous la tranchée
t_{TiO_2}	Épaisseur des jonctions tunnel
W_j	Largeur de la tranchée
W_G	Largeur de la grille
$W_G/2$	Demi-largeur de grille
ϵ_{SiO_2}	Permittivité du SiO_2 de 3.9
ϵ_{TiO_2}	Permittivité du TiO_2 de 3.5

Tableau 4.2 Tableau descriptif des paramètres géométriques.

Il faut désormais déterminer les dimensions de la figure 4.1 afin de garantir le fonctionnement de l'électromètre. Essentiellement, il est plus avantageux de fabriquer des dispositifs avec les plus petites aires possible afin que l'énergie thermique $k_B T$, comparativement à l'énergie de charge E_C , soit la plus négligeable possible. Les dimensions du design sont donc limitées par la résolution des procédés de fabrication.

Les plus petites dimensions pouvant être atteintes expérimentalement se résument ainsi : électrolithographie et gravure plasma SiO_2 : 10 nm, électrolithographie et soulèvement : 20 nm, CMP jusqu'à 2 nm. Pour l'oxyde des jonctions tunnel, une faible épaisseur de TiO_2 (d dans l'équation 4.2) augmente considérablement la capacité totale tandis qu'une épaisseur trop élevée affaiblit le courant tunnel. L'épaisseur recherchée est donc fixée à 8 nm, tout comme les SET de Dubuc *et al.* [11]. Avec les limites de résolution énumérées précédemment, il est en théorie possible d'opérer le SET à température ambiante.

Cependant, fixer les dimensions du design à la limite de résolution de chaque appareil peut augmenter les contraintes et les complications de fabrication, réduisant ainsi la reproductibilité. Étant donné qu'un cryostat à hélium liquide est accessible au Département de physique, il est préférable de concevoir un deuxième design, avec des contraintes de dimensions relâchées, dont la température d'opération est de l'ordre de quelques dizaines de Kelvins. Ceci permet d'avoir une meilleure reproductibilité des dispositifs. Le design conçu pour opérer à température ambiante n'est donc pas considéré pour la fabrication,

mais est tout de même calculé et simulé pour des fins de comparaisons avec le design conçu pour des températures cryogéniques. Le tableau suivant présente les dimensions déterminées pour une géométrie fonctionnant à température ambiante (limite de résolution) et pour une géométrie relâchée fonctionnant à température cryogénique :

Symboles	Dimensions T. ambiante	Dimensions T. cryo	Variations procédé
D_C	10 à 1000nm	10 à 1000nm	
D_G	100nm	100nm	
L_{ilot}	20nm	30nm	$\pm 10\text{nm}$
t_j	2nm	15nm	$\pm 3\text{nm}$
t_{SiO_2}	130nm	130nm	
t_{TiO_2}	8nm	8nm	$\pm 2\text{nm}$
W_G	200nm	200nm	
W_j	10nm	25nm	$\pm 5\text{nm}$

Tableau 4.3 Valeurs des paramètres pour la géométrie temp. ambiante et géométrie temp. cryogénique. En gras : dimensions pouvant varier significativement.

Les valeurs des distances pour un fonctionnement à **température ambiante** (2^e colonne du tableau 4.3) sont fixées en considérant la plus petite résolution atteignable en fabrication, à l'exception de l'épaisseur des jonctions, contribuant de cette façon à obtenir l'énergie de charge la plus élevée. Par exemple, il est possible d'atteindre une épaisseur t_j de 2 nm en effectuant des étapes successives de polissage CMP, ou bien d'atteindre une largeur de tranchée W_j de 10 nm en ayant les conditions parfaites lors de l'électrolithographie. Cependant, atteindre ces dimensions de façon répétitive n'est pas garantie et peut même rendre la fabrication de dispositifs très inefficace : dépassement lors du polissage (destruction du dispositif), les tranchées n'apparaissent pas dû à une exposition trop faible, etc.

Les valeurs de géométrie pour un fonctionnement à **température cryogénique** (3^e colonne du tableau 4.3) sont déterminées en tenant compte que les mesures électriques sont réalisées à des températures pouvant atteindre 1,5 K dans un cryostat à hélium liquide. Ceci fait en sorte que les contraintes de dimensions peuvent être relâchées à un point où elles peuvent être atteintes de façon plus reproductible.

À ne pas négliger : les variations de procédé (dernière colonne) pouvant survenir de façon non contrôlée durant la fabrication. Elles doivent être considérées dans les calculs et les simulations afin de prévoir la plage de températures de fonctionnement des transistors, la distance D_C pour laquelle la détection de charge est maximale ainsi que les tensions V_{DS} et V_G à appliquer lors des mesures électriques. En considérant ces variations, il en résulte trois sous-designs possible : **minimum**, **nominal** et **maximum**. Le cas **minimum**

($L_{\text{îlot}}=20\text{nm}$, $t_j=12\text{nm}$, $t_{\text{TiO}_2}=10\text{nm}$, $W_j=20\text{nm}$) est la combinaison des variations de procédé possible pouvant créer une capacité d'îlot C_Σ plus petite que prévu. Le cas **nominal** est celui sans aucune variation de procédé (dimensions et C_Σ prévues). Finalement, le cas **maximum** ($L_{\text{îlot}}=40\text{nm}$, $t_j=18\text{nm}$, $t_{\text{TiO}_2}=6\text{nm}$, $W_j=30\text{nm}$) est la possibilité où la capacité d'îlot est plus grande que prévu.

Ayant déterminé les dimensions de deux types de design (T. ambiante et T. cryo), ainsi que les cas limites minimum et maximum du design à température cryogénique, les capacités présentes sur la figure 4.1 peuvent être calculées en utilisant la démarche proposée en annexe A de [27] :

- **Capacité C_2** : L'équation 4.2 de condensateur plaques parallèles s'applique directement pour le calcul de C_2 :

$$C_2 = \frac{\epsilon_{\text{SiO}_2} t_j L_{\text{îlot}}}{D_G} \quad (4.3)$$

- **Capacités C_1 et C_3** : Ces deux capacités sont considérées identiques puisque le désalignement D est un élément non prévisible lors de l'électrolithographie. Les équations suivantes tiennent donc compte d'un désalignement nul.

$$X_{A_1} = X_{A_3} = \frac{W_G}{4} + \frac{L_{\text{îlot}}}{4} - \frac{t_{\text{TiO}_2}}{2} \quad (4.4)$$

X_{A_1} et X_{A_3} représentent les distances séparant le centre des surfaces A_1 et A_3 du centre de la grille. La distance à considérer dans ce calcul de capacité est équivalente à l'hypoténuse de X_{A_1} avec la distance îlot-grille D_G :

$$d_{A_1} = d_{A_3} = \sqrt{x_1^2 + D_G^2} \quad (4.5)$$

$$A_1 = A_3 = t_j * \left(\frac{W_G}{4} + \frac{L_{\text{îlot}}}{4} - \frac{t_{\text{TiO}_2}}{2} \right) \quad (4.6)$$

$$C_1 = C_3 = \frac{\epsilon_{\text{SiO}_2} A_{1_{\text{moy}}}}{d_1} \quad (4.7)$$

- **Capacité C_S et C_D** : L'équation 4.2 s'applique :

$$C_S = C_D = \frac{\epsilon_{\text{TiO}_2} t_j w_j}{t_{\text{TiO}_2}} \quad (4.8)$$

- **Capacité C_{sub}** : L'équation 4.2 s'applique :

$$C_{sub} = \frac{\epsilon_{SiO_2} L_{ilot} w_j}{t_{SiO_2}} \quad (4.9)$$

- **Capacité C_C** : L'équation 4.2 s'applique :

$$C_C = \frac{\epsilon_{SiO_2} L_{ilot} t_j}{D_C} \quad (4.10)$$

Les valeurs calculées pour la géométrie à température ambiante et pour la géométrie à température cryogénique (min, nom, max) sont résumées dans le tableau suivant :

Variables	unité	Géométrie T. ambiante		Géométrie T. cryogénique	
		nominal	minimum	nominal	maximum
C_1 et C_3		3,14e-20	1,85e-19	2,44e-19	3,08e-19
C_2		1,38e-20	8,29e-20	1,55e-19	2,49e-19
C_G		7,66e-20	4,54e-19	6,44e-19	8,64e-19
C_S et C_D	F	7,75e-20	7,44e-19	1,45e-18	2,79e-18
C_{sub}		5,31e-20	1,06e-19	1,99e-19	3,19e-19
C_Σ		2,85e-19	2,05e-18	3,75e-18	6,76e-18
E_C	meV	562,88	78,26	42,74	23,70
T max	K	342,30	90,82	49,60	27,50
V_G 1 ^{er} pic	mV	1045,69	176,45	124,39	92,72
V_{DS} critique	mV	562,88	78,26	42,74	23,70

Tableau 4.4 Valeurs des paramètres calculées pour la géométrie T. ambiante et géométrie T. cryogénique, incluant les variations de procédés (Val. min/nom/max) pour géométrie T. cryogénique.

Le tableau 4.4 permet de comparer les valeurs de capacités, d'énergie de charge, de température d'opération et de tension V_{DS} critique des géométries température ambiante et cryogénique. Pour la géométrie à température ambiante, l'équation 2.3 de la section 2.1.1 permet de prédire une température d'opération jusqu'à 342 K avec une énergie de charge E_C de 562 meV en considérant $C_\Sigma = 0,285$ aF. Les calculs effectués pour les variations de procédé de la géométrie température cryogénique du tableau 4.3 permettent de déterminer la plage de températures d'opération maximum (T_{MAX}) possible : pour le cas **minimum** (où C_Σ est minimum), le dispositif peut être opéré jusqu'à une température de 91 K, tandis que pour le cas **maximum** (où C_Σ est maximum), jusqu'à 27 K seulement.

Le relâchement des contraintes de dimensions a comme impact d'augmenter d'un ordre de grandeur les capacités du système, soit de 10^{-20} F à 10^{-19} F, faisant passer la température

d'opération maximale de 342 K jusqu'à possiblement 27 K. Dans le cas présent, où les mesures électriques sont effectuées dans un cryostat à l'hélium liquide pouvant atteindre une température de 1,5 K, le relâchement des contraintes ne pose pas problème même en considérant les variations de procédés (cas maximum). Quant aux tensions V_{DS} et V_G à appliquer, c'est aussi approximativement une chute d'un ordre de grandeur que cause le relâchement des contraintes, soit de ≈ 1 V à ≈ 100 -200 mV pour la tension V_G du 1^{er} pic et de ≈ 560 mV à ≈ 20 -80 mV pour la tension V_{DS} maximale à appliquer. Ces valeurs de tensions sont un point de départ important lors de la prise de mesures, afin de ne pas débiter avec de trop hautes tensions pouvant causer des dommages aux transistors.

Les valeurs des capacités pour les différentes géométries maintenant calculées, il est pertinent de vérifier le comportement du SET, en tant que détecteur de charge, à l'aide du logiciel de simulation SIMON [32]. Aussi, le paramètre qui n'a pas encore été pris en compte dans l'analyse de l'impact des dimensions sur le fonctionnement du transistor monoélectronique est la distance D_C séparant le détecteur et le SET. Celle-ci reste à être déterminée par simulations dans la section 4.2.2.

4.2 Simulations

La section suivante explique les différentes simulations réalisées sur différents paramètres qui ont un impact sur la détection de charge avec un SET, à savoir :

- La température d'opération.
- La distance de couplage D_C entre le détecteur et le SET.
- Les tensions V_{DS} et V_G du détecteur.

Mais avant toute chose, la première simulation à effectuer est le diagramme des diamants de Coulomb en utilisant les valeurs de capacités du tableau 4.4. Le résultat donne un graphique en 3D du courant I_{DS} d'un SET en fonction des tensions V_{DS} et V_G , tel qu'expliqué à la section 2.1.1 (fig. 2.4).

La figure 4.2 illustre les résultats de simulation à 1,5 K des diamants de Coulomb pour les géométries températures ambiante et cryogénique. Sur la figure 4.2a, la plage de tension en V_{DS} concorde avec celle préalablement calculée dans le tableau 4.4, soit de ± 562 mV. Pour la tension V_G , il faut appliquer à la grille un peu plus de ± 1 V afin d'apercevoir un premier pic de Coulomb.

Enfin, pour le design cryogénique (fig. 4.2b), la plage de tension en V_{DS} se situe un ordre de grandeur inférieur à celui du design température ambiante, soit 43 mV pour le cas nominal, 78 mV pour le cas minimum (diamants noirs) et 24 mV pour le cas maximum (diamants bleus). Il faut donc s'attendre à appliquer une tension V_{DS} inférieure à 100 mV lors de mesures électriques.




Figure 4.2 a) Diamants de Coulomb pour la géométrie T. ambiante. b) diamants de Coulomb pour la géométrie T. cryo : le diagramme lui-même représente les diamants résultant de valeurs de géométrie nominale, les diamants noirs les valeurs de géométrie minimale et les bleus la géométrie maximale.

Ces premières simulations permettent de déterminer l'ordre de grandeur du courant I_{DS} que l'on devrait obtenir lors de la mesure des diamants de Coulomb des transistors, soit quelques dizaines de nanoampères pour la géométrie température ambiante et quelques nanoampères pour la géométrie température cryogénique. Ces courants peuvent être mesurés sans problème par les analyseurs de paramètres utilisés pour les mesures à températures ambiante et cryogénique.

Les sous-sections suivantes traitent de la température d'opération, de la distance de couplage et des tensions V_{DS} et V_G , tous des paramètres à considérer pour la détection de charge. Bien que les simulations de tous les designs (T. ambiante, T.cryo min, nom, max) ont été effectuées, les graphiques présentés dans les sous-sections suivantes sont ceux des simulations de la géométrie cryogénique nominale à une température de 1,5 K.

4.2.1 Température d'opération

Dans la conception par calculs plaques parallèles, il est anticipé que le design température cryogénique puisse fonctionner jusqu'à des températures de 28 à 90 K, selon les variations de procédé. Il devient pertinent d'étudier l'influence de la température sur le gain d'un SET opéré en tant que détecteur de charge. Rappelons brièvement que le gain d'un détecteur de charge SET est influencé par la dérivée dI/dV_G de son pic de Coulomb (sous-section 2.1.2). L'influence de la température sur les pics de Coulomb est illustrée sur le graphique de la figure 4.3b.




Figure 4.3 a) Influence de la température sur le courant I_{DS} en fonction de V_{DS}
 b) Influence de la température sur le courant I_{DS} en fonction de V_G . La tension V_{DS} fixée à 2,5 mV.

L'augmentation de la température a pour effet d'ajouter une composante continue au courant tunnel I_{DS} et d'élargir les pics de Coulomb. Ceci réduit la dérivée dI/dV_G des pics de Coulomb du détecteur. Il est donc favorable à ce que la température, lors des mesures électriques, soit minimale (1,5 K cryostat). Par contre, opérer le détecteur à des températures plus élevées, tout en respectant la condition de température $10K_B T$, ne signifie pas nécessairement l'impossibilité de détecter une charge. Toutefois, une réduction du gain et l'ajout de bruit thermoïonique dans la mesure sont des facteurs à considérer.

La température d'opération maintenant validée, il reste ensuite à déterminer la distance entre le détecteur et le SET, puis finalement les tensions V_{DS} et V_G du détecteur.

4.2.2 Ajustement de la distance D_C entre le détecteur et le SET

Rappelons l'équation 4.10 de la capacité de couplage C_C : cette capacité augmente avec l'aire formée par la largeur de l'îlot ($L_{\text{îlot}}$) et la profondeur de la tranchée (t_j) et diminue avec l'augmentation de la distance D_C . Cette distance reste le paramètre d'ajustement du couplage, puisque les dimensions de l'îlot sont calculées au tout début de la conception. Donc pour chaque géométrie différente, des étapes de simulation de détection de charge doivent être réalisées afin de déterminer la distance de couplage idéale.

Le paramètre de la distance de couplage D_C présente deux limites. Trop élevée, la capacité de couplage tend à être nulle. Dans ce régime, les deux transistors ont un fonctionnement totalement indépendant et aucune détection de charge n'est possible. Pour une distance trop petite, la capacité de couplage tend à être infinie. Dans ce régime, la grille du détecteur a autant d'influence que la grille du SET pour chacun des deux transistors. Il faut donc que D_C soit suffisamment petite pour une bonne lecture de charge et suffisamment grande afin de minimiser l'influence du détecteur sur le comportement du SET à détecter. La variable C_C a un impact sur l'énergie de couplage de la façon suivante (tirée de [28]) :

$$E_{C_{\text{Coup}}} = \frac{e^2 C_C}{C_{\Sigma 1} C_{\Sigma 2} - C_C^2} \quad (4.11)$$

L'énergie de couplage $E_{C_{\text{Coup}}}$ est illustrée par un graphique en fonction de D_C et par un diagramme de stabilité sur les figures 4.4a et 4.4b :




Figure 4.4 a) Énergie de couplage $E_{C_{\text{Coup}}}$ en fonction de la distance D_C b) Énergie de couplage pouvant être extraite du diagramme de stabilité (distance $D_C=25$ nm).

L'équation 4.11 de l'énergie de couplage est illustrée sur le graphique de la figure 4.4a en fonction de D_C . Ce terme est inclu dans la variable de capacité de couplage C_C . Lorsque le terme au dénominateur C_C^2 devient non négligeable par rapport aux capacités totales du détecteur et du SET ($C_{\Sigma 1}, C_{\Sigma 2}$), l'énergie de couplage augmente drastiquement à mesure que D_C diminue. En observant la courbe de la figure 4.4a pour une géométrie température cryogénique nominale, une distance inférieure à environ 100 nm augmente de beaucoup E_{Coup} , ce qui aurait un impact sur le fonctionnement du SET à mesurer.

Afin de fixer plus précisément D_C , il s'avère utile d'analyser les diagrammes de stabilité pouvant être obtenus par simulation. Les graphiques suivants sont les diagrammes de stabilité pour $D_C = 10$ nm, 50 nm et 1000 nm :




Figure 4.5 Diagrammes de stabilité de couplage pour la géométrie T. cryogénique, valeurs nominales, pour une distance D_C de a) 10 nm b) 50 nm c) 1000 nm.

Les diagrammes de stabilité s'avèrent être un outil efficace pour déterminer la bonne distance séparant le détecteur du SET. En effet, il est rapide d'observer l'impact que possède la distance D_C sur l'énergie de couplage par l'apparition de points de discontinuité de courant. La figure 4.5a illustre une valeur de D_C trop faible (10 nm), adéquate sur la figure 4.5b (50 nm) et trop élevée sur la figure 4.5c (1000 nm). Afin d'obtenir une détection de charge la plus efficace possible, c'est-à-dire un ΔI_{DS} au détecteur le plus grand possible, ces points de discontinuité doivent respecter deux conditions : I_{DS} doit être non nul et la plage de tension V_G d'ajustement au détecteur doit être suffisamment large pour la résolution de tension des appareils de mesure.

Pour simplifier l'interprétation des graphiques, seulement le courant du détecteur est affiché sur les diagrammes de stabilité simulés (lignes horizontales) et la fenêtre de simulation est limitée autour d'un point de discontinuité du courant du détecteur. Ce point de dis-

continuité représente la réponse du détecteur lorsqu'une charge est accumulée dans l'îlot du SET à détecter. Les simulations sont donc effectuées pour V_G du détecteur de 0,10 V à 0,15 V et de -0,15 V à -0,10 V pour V_G du SET. Cette zone a été choisie arbitrairement puisque tous les points de discontinuité de courant s'avèrent identiques. Les figures suivantes illustrent les résultats de simulations de diagrammes de stabilité, du courant du détecteur seulement, pour $D_C = 50$ nm, 100 nm et 200 nm :




Figure 4.6 a) Diagramme de stabilité, du courant du détecteur seulement, pour une distance de 50 nm : aucune plage de V_G b) pour une distance de 100 nm : apparition de la plage de V_G (cas limite) c) pour une distance de 200 nm : élargissement de plage de V_G (plage d'environ 6 mV).

Sur la figure 4.6a, les valeurs maximum et minimum du courant au détecteur sont identifiées. Le maximum représente le sommet du pic de Coulomb du détecteur, tandis que le point minimum représente la base du pic. Le point d'opération de la détection de charge doit être situé entre ces deux points, c'est-à-dire au milieu de la pente du pic de Coulomb. Il reste à vérifier les deux conditions mentionnées auparavant, soit que I_{DS} demeure non nul peu importe la valeur de V_G du SET et que la plage d'ajustement de la tension V_G soit suffisamment large pour faciliter les mesures électriques. Pour une valeur de D_C de 50 nm (figure 4.6a), on observe que la valeur du courant I_{DS} au détecteur est nulle pour une tension de grille au SET de -0,12 V approximativement. Pour une valeur de D_C de 100 nm (fig. 4.6b), il y a apparition d'une fine plage d'ajustement de tensions de grille du détecteur. Cependant, cette plage de tensions étant très limitée, la valeur de D_C la plus idéale pour une géométrie cryogénique nominale se trouve à être 200 nm (fig. 4.6c). En effet, le point d'opération en V_G du détecteur demeure dans la pente du pic de Coulomb (I_{DS} détecteur $\neq 0$) lors de la détection de la charge et la plage d'ajustement de V_G (123 mV ± 3 mV) est suffisamment large pour les mesures électriques avec SMU.

4.2.3 Ajustement de la tension V_{DS} et V_G pour $D_C = 200$ nm.

Les dernières simulations consistent à l'ajustement des tensions V_{DS} et V_G du détecteur. Il a été calculé au tableau 4.4 que la tension V_{DS} critique est égale à 43 mV. Cette tension, illustrée par les lignes pointillées noires à la figure 4.7a, peut être extraite du diagramme à carreaux de la géométrie température cryogénique nominale. Le courant I_{DS} du SET en fonction de la tension de grille est tracé à la figure 4.7b pour différents V_{DS} .




Figure 4.7 a) Diagramme de stabilité ($D_C=200$ nm) illustrant la plage de V_{DS} possible (lignes pointillées) b) Courant I_{DS} en fonction de V_G pour différentes valeurs de V_{DS} .

Une tension V_{DS} ajustée au dessus des lignes pointillées (≈ 43 mV) tend à faire disparaître le blocage de Coulomb. En effet, le SET possède un courant I_{DS} non nul puisque l'énergie induite par V_{DS} est supérieure à l'énergie de charge e/C_Σ .

Pour les tensions de 2 à 35 mV de la figure 4.7b, la pente des pics de Coulomb reste constante pour n'importe quelle valeur de V_{DS} . Il n'y a donc pas de valeur de V_{DS} où le gain en détection de charge s'avère amélioré. Le principal avantage que possède l'ajustement de la tension source/drain est la possibilité d'augmenter la plage d'ajustement de la tension V_G . En effet, la largeur des pics de Coulomb augmente en fonction de la tension V_{DS} ce qui permet d'augmenter la plage de V_G où il est possible d'ajuster le point d'opération du détecteur. Cet avantage peut être très utile lorsque les pics de Coulomb des transistors fabriqués sont très fins, rendant l'ajustement V_G du détecteur difficile, voire même impossible (résolution de l'appareil de mesure, présence de bruit, décalage en tension, etc.). Les impacts de V_{DS} sur le diagramme de stabilité de détection de charge ainsi que sur le courant I_{DS} du détecteur sont illustrés sur les figures 4.8a et 4.8b :




Figure 4.8 a) Diagramme de stabilité représentant une tension V_{DS} au détecteur de 20mV b) Courant I_{DS} au détecteur en fonction de V_G du SET pour différentes valeurs de V_{DS} du détecteur.

Pour $V_{DS} = 20$ mV illustré à la figure 4.8a, la plage d'ajustement de V_G du détecteur a été considérablement augmentée, passant d'approximativement 6 mV (fig. 4.6c) à plus de 60 mV. Tel que mentionné précédemment, l'augmentation de la tension source/drain au détecteur n'a pas d'impact sur son gain. Par contre, il est à considérer que le courant I_{DS} de celui-ci subit une augmentation de sa valeur DC (fig. 4.8b). La tension source/drain de référence du détecteur est donc de 2 mV et peut être augmentée jusqu'à ≈ 20 mV s'il s'avère difficile de positionner adéquatement le point d'opération sur la pente du pic de Coulomb.

Pour l'ajustement de la tension de grille du détecteur, il a été mentionné auparavant qu'elle devait se situer où la pente dI_{DS}/dV_G est la plus élevée afin d'obtenir le gain maximum de détection. Il a été calculé à la section 4.1 (tab. 4.4), pour une géométrie température cryogénique nominale, que la tension de grille du premier pic est de 124.39 mV. Même en ajoutant le couplage C_C dans le système, cette tension reste relativement la même puisque C_C est négligeable par rapport à C_Σ .

En reprenant le diagramme de stabilité de la figure 4.6c simulé pour l'ajustement de D_C à 200 nm, la plage de tension de grille disponible au détecteur est d'environ 6 mV, soit de 125 à 119 mV (entre ligne blanche et ligne noire) pour $V_{DS} = 2$ mV. Rappelons que cette plage peut être élargie en augmentant la tension source/drain du détecteur. Les figures suivantes présentent les résultats de simulation pour trois différentes tensions de grille,

illustrant les effets d'un positionnement aux limites de la plage d'ajustement de V_G sur la détection de charge.




Figure 4.9 a) Courant I_{DS} du détecteur pour différentes valeurs de V_G ($D_C=200\text{nm}$). Ligne pointillée noire : courant I_{DS} du SET couplé au détecteur
 b) Points d'opération de V_G du graphique 4.9a. Ligne pointillée verte : 117 mV, rouge : 123 mV, bleue : 128 mV.

Les figures 4.9a et 4.9b présentent trois cas de point d'opération de tension de grille du détecteur : la courbe bleue le cas où la tension de grille est trop élevée, verte où la tension est trop faible et rouge où la tension est adéquate. Si V_G s'avère trop élevée (haut du pic de Coulomb), le point d'opération I_{DS} du détecteur passe de l'autre côté du pic de Coulomb lorsqu'il y a une variation de charge dans l'îlot du SET à détecter. C'est ce qu'on observe sur la courbe bleue (128 mV). Si V_G s'avère trop faible (base du pic de Coulomb), le point d'opération I_{DS} possède une valeur nulle sur une longue période, ce qui réduit considérablement le gain. Il est tout de même possible de détecter une variation de charge dans l'îlot du SET puisque la courbe verte (117 mV) présente des oscillations. Cependant, le gain de détection est à son maximum, sur la courbe rouge (123 mV), lorsque le point d'opération se situe dans le milieu de la pente du pic de Coulomb.

4.3 Design résultant

La section suivante traite des choix de conception pour la détection de charge (détecteur et SET) ainsi que pour les composants nécessaires à la caractérisation des dispositifs.

4.3.1 Détecteur et SET

Les précédentes parties de calculs et de simulations ont permis de converger vers un choix de design de détecteur de charge. Les paramètres finaux sont résumés dans le tableau suivant :

Paramètres	Choix final
Géométrie	Température cryogénique
T. d'opération	1,5 K (fonctionnement minimum 28 K)
D_C	200 nm
V_{DS}	$2 \text{ mV} \leq V_{DS} \leq 20 \text{ mV}$
V_G	123 mV (à réajuster selon V_{DS})

Tableau 4.5 Résumé des paramètres de conception pour le design final

Rappelons brièvement les raisons qui ont déterminé ces choix :

- **Géométrie température cryogénique** : relâchement des contraintes de fabrication, ce qui améliore la reproductibilité.
- **Température d'opération de 1,5 K** : supprime la partie thermoïonique du courant I_{DS} du détecteur, améliorant ainsi le gain.
- **$D_C = 200 \text{ nm}$** : distance suffisamment courte pour un bon gain et assez élevée pour ne pas modifier le comportement du SET à mesurer. De plus, c'est la distance pour laquelle le point d'opération I_{DS} du détecteur demeure toujours sur la pente du pic de Coulomb lors d'une variation de charge du SET à détecter (variation de V_G SET).
- **V_{DS} entre 2 et 20 mV** : Pour 2 mV, $I_{DS} \approx 50 \text{ pA}$. Cette tension peut aussi être ajustée jusqu'à 20 mV pour augmenter la plage d'ajustement de la tension de grille du détecteur. Au-delà de 20 mV, la largeur des pics de Coulomb fait plus de 50 % du blocage de Coulomb.
- **$V_G = 123 \text{ mV}$** : Pour $V_{DS} = 2 \text{ mV}$, cette tension de V_G place le point d'opération en I_{DS} dans le milieu de la pente de 1^{er} pic de Coulomb. La tension de grille devra être légèrement réajustée selon la valeur de V_{DS} .

Le design final est illustré sur les figures 4.10 et 4.11. Ces images, extraites du logiciel DesignCAD, sont les motifs lithographiés par faisceaux d'électrons durant la fabrication des dispositifs. Les lignes orange sont les tranchées dans l'oxyde de silicium, les grises sont des tranchées dites de sacrifices (*dummies*) servant à uniformiser le polissage CMP et la ligne cyan est la zone où le titane est déposé, dans le procédé de soulèvement, pour créer

l'îlot. Les géométries jaunes représentent les contacts de drain, de source et de grille pour le détecteur et le SET à détecter.



Figure 4.10 Schéma extrait du logiciel DesignCAD et NPGS permettant de fabriquer le dispositif conçu.




Figure 4.11 Vue agrandie des dispositifs. Les distances sont en nanomètre.

Les dimensions déterminées dans le logiciel sont indiquées dans la figure 4.11. Les largeurs des tranchées sont déterminées par la dose linéaire, en C/cm , que recevra la résine électrosensible. La distance de 125 nm entre les grilles et les tranchées diffère de 25 nm de celle préalablement calculée (100 nm) afin de pallier aux effets de charge du balayage horizontal.

4.3.2 Design nanofils, MIM et connexions aux chemins UV

Pour caractériser les dispositifs SET fabriqués, des nanofils (NW) et des capacités métal-isolant-métal (MIM) ont été inclus dans le design. La figure suivante représente ces structures :




Figure 4.12 Schéma des nanofils et des MIM inclus dans le design.

Le nanofil est la ligne orange entre le contact de gauche et du haut. Il possède les mêmes dimensions que les tranchées du SET et permet, par des mesures électriques et un modèle mathématique, d'extraire les valeurs d'épaisseur de titane après CMP et de résistivité du nanofil. La capacité MIM se trouve entre le contact du haut et de droite. La surface en bleu représente le titane résiduel après le procédé de soulèvement. Le temps d'oxydation des MIM est le même que les jonctions tunnel des SET. Ainsi, les mesures électriques des MIM permettent de caractériser une jonction tunnel unique.

Les contacts (en jaune) font le lien entre les chemins créés en photolithographie UV (en violet) et les nanostructures. La partie critique de ces contacts est la jonction entre les motifs créés en photolithographie et en électrolithographie. À cette jonction, les contacts possèdent une structure dite de « peigne » afin de maintenir la conduction électrique, entre les chemins d'aménés et les contacts, après le polissage. En effet, les motifs en peigne répartissent mieux la charge mécanique lors du CMP, minimisant les coupures de titane à la jonction.

Finalement, les figures 4.13 et 4.14 suivantes illustrent les endroits où les nanofils, les MIM, les SET et les SET couplés (D-SET) sont lithographiés (encadrés verts). La figure 4.13 représente les cellules B3, E2 et F5 du photomasque NKMv3 et la figure 4.14 les cellules C3, C4, D3 et D4.




Figure 4.13 Schéma extrait du logiciel DesignCAD des cellules B3, E2 et F5.




Figure 4.14 Schéma extrait du logiciel DesignCAD des cellules C3, C4, D3 et D4.

Ce chapitre a fait la conception, à partir des bases théoriques du SET et de la détection de charge, des designs d'électrolithographie pour les deux types de cellules utilisées. Il est maintenant intéressant de présenter au chapitre suivant la matérialisation de ces designs et de voir, entre autres, si le comportement des SET fabriqués confirme les projections faites précédemment.

CHAPITRE 5

RÉSULTATS

Ce chapitre présente les résultats de fabrication des dispositifs ainsi que les mesures électriques réalisées à température ambiante et cryogénique. Ces mesures sont finalement analysées et transposées en simulations.

5.1 Fabrication

La fabrication des dispositifs réalisée par procédé nanodamascène regroupe les procédés expliqués à l'annexe A, soit principalement : la photolithographie, l'électrolithographie, la gravure plasma AOE, le procédé de soulèvement, l'oxydation des jonctions tunnel par plasma et le polissage CMP. Des étapes additionnelles de dépôt de plots de contact et de microsoudure sont aussi effectuées afin d'adapter les échantillons à la réalisation des mesures électriques cryogéniques. Pour chaque procédé de fabrication mentionné ci-haut, le tableau suivant résume les paramètres spécifiques à chacun lors de la fabrication :

Procédés	Détails de fabrication
Photolithographie	Photomasque NKMv3. #SSE G641 Résine positive S1805
Électrolithographie	Résine (+) ZEP DR2.4 pour tranchées Résines (+) PMMA 4% + PMMA 3% lift-off îlots
Gravure plasma AOE	Profondeur visée de 60 nm contacts/pads (UV) Profondeur visée de 20 nm tranchées (EBL1)
Déposition titane îlots	Évaporation Intelvac 5 Å/s Épaisseur : 25 nm (EBL2)
Déposition titane pads/contacts	Pulvérisation cathodique SPT320 Épaisseur : 150 nm.
Décapage d'oxyde natif	Dip HF dilué 3s
Temps d'oxydation jonctions	15 s et 30 s à 50 W
Polissage CMP	Arrêt à T0

Tableau 5.1 Détails des procédés lors de la fabrication

Photolithographie

Pour la photolithographie, le photomasque utilisé est celui présenté au chapitre 3. NKMv3 est optimisé pour l'étape cruciale de polissage CMP : la densité des motifs est constante

sur la grandeur des échantillons. En effet, les figures 5.1 illustrent les résultats optimaux de photolithographie avec la photorésine positive S1805. Une densité de 50 % pour les motifs sacrificiels carrés et de 100 % pour les lignes garantit un polissage suffisamment uniforme afin de conserver les motifs EBL (électrolithographie) et UV (photolithographie) jusqu'à la fin du polissage.




Figure 5.1 Images de microscopie optique des résultats de photolithographie du masque NKMv3 a) Cellule C4 b) Cellule B3

La photolithographie du photomasque NKMv3 a été réalisée sur cinq gaufres pour le projet. Des résultats semblables aux deux figures précédentes ont été obtenus sur trois des cinq gaufres. Le défaut de sous-exposition que présentaient les deux défectueuses peut avoir été causé par des erreurs d'étalement, de recuit thermique ou bien de contacts avec le photomasque. Les trois gaufres retenues pour la suite de la fabrication ont atteint une résolution de $1\ \mu\text{m}$ dans la majorité des neuf cellules de chaque gaufre, permettant ainsi d'obtenir la densité de motifs nominale pour un polissage optimal.

Électrolithographie

Cette sous-section présente les résultats de fabrication optimaux pour les deux phases d'électrolithographie : la formation des tranchées, des contacts et des chemins d'amenés dans le SiO_2 (EBL1) ainsi que la formation des filots de titane par soulèvement (EBL2).

Le chapitre de conception a permis d'obtenir un design de départ (fig. 4.13 et 4.14) qui devrait en théorie permettre le fonctionnement, à une température de 1,5 K, de deux SET couplés afin d'étudier la détection de charge. Pour augmenter les chances d'observer le phénomène de détection de charge en pratique, les dispositifs fabriqués possèdent des valeurs de distance D_C de 75, 100, 150 et 200 nm (200 nm théorique). Les autres distances du design de la partie conception ne sont pas sujet à variation.

La disposition des structures de nanofils, capacités MIM et SET pour la fabrication est celle des figures 4.13 et 4.14 du chapitre 4. Pour les cellules C3-C4-D3-D4, d'autres designs sont aussi fabriqués. Un exemple est illustré à la figure 5.2a, où seulement deux paires de SET couplés sont lithographiées. Aussi, quelques cellules n'ont pas de EBL2 afin de mesurer la résistance des nanofils et chemins d'aménés EBL de ce design. Pour les cellules B3-E2-F5, le design demeure inchangé. Les figures suivantes illustrent les noms des SET auxquels nous ferons référence pour le reste du présent chapitre. Dans le cas où seulement des nanofils (NW) du design de la figure 5.2a sont fabriqués, ceux-ci possèdent les mêmes numéros que les SET.




Figure 5.2 Notation des NW, MIM et SET fabriqués a) pour les cellules C3-C4, D3-D4 b) pour les cellules B3, E2 et F5

Avant de lithographier le design sur les cellules UV existantes, un test de doses et de gravure est réalisé pour obtenir les dimensions de tranchées et de grilles voulues. En effet, la dose à appliquer afin d'obtenir les dimensions précises de tranchées peut varier selon la répartition des doses surfaciques. Plus la densité de doses surfaciques augmente autour des tranchées, plus la dose linéaire effective augmente (effet de proximité), ce qui a comme effet d'augmenter les largeurs des tranchées.

Les figures suivantes (fig. 5.3) illustrent un test de doses linéaires, pour le design des cellules C3-C4-D3-D4, de 0.06 nC/cm à 0.30 nC/cm. Les doses surfaciques sont fixées à 50 $\mu\text{C}/\text{cm}^2$. Les images représentent les largeurs de tranchées obtenues après la gravure plasma d'une profondeur de 20 nm. Afin d'obtenir des largeurs de tranchées d'environ 25 nm, valeur déterminée en conception, la dose linéaire à appliquer dans la résine ZEP DR2.4 est de 0.12 nC/cm. Cette dose s'avère aussi être celle à utiliser pour le design des cellules B3-E2-F5.




Figure 5.3 Images de microscopie électronique pour des doses linéaires de a) 0.06 nC/cm : aucune tranchée b) 0.12 nC/cm : tranchées de 22 nm c) 0.18 nC/cm : tranchées de 27 nm d) 0.24 nC/cm : tranchées de 34 nm e) 0.30 nC/cm : tranchées de 37 nm

Le résultat final de la première phase d'électrolithographie, pour un design avec $D_C = 75$ nm par exemple, est illustré à la figure 5.4. La largeur des tranchées obtenue est d'environ 23 nm (visée = 25 nm), la largeur des boîtes de grilles ≈ 170 nm (visée = 200 nm), la distance grille/fîlot $D_G \approx 108$ nm (visée 100 nm) et la distance de couplage $D_C \approx 76$ nm (visée = 75 nm). Le sens de balayage vertical du faisceau d'électrons lors de la lithographie explique l'écart de largeur de boîte de grille de 30 nm avec la largeur visée. L'impact de cette diminution est toutefois négligeable lors des mesures électriques. À moins

de variations de procédé non désirées, ces valeurs de dimensions pour l'EBL1 demeurent considérablement reproductibles.




Figure 5.4 Image de microscopie électronique des dimensions et distances des dispositifs après gravure EBL1.

Pour la deuxième phase d'électrolithographie, un test de doses linéaires n'est pas requis puisque les seules doses surfaciques appliquées sont pour les MIM, qui se trouvent à une distance suffisamment grande pour ne pas créer d'effet de proximité sur la largeur des îlots. Les doses utilisées pour l'EBL2 sont donc les mêmes que celles démontrées par Marc Guilmain, collègue du groupe de recherche, soit une dose linéaire de 0.7 nC/cm et surfacique de $150 \text{ } \mu\text{C/cm}^2$. La figure suivante illustre un résultat typique d'îlot de titane après le procédé de soulèvement : largeur de 31 nm (visée 30 nm) et un désalignement par rapport au centre de la boîte de grille d'approximativement 30 nm .




Figure 5.5 Image SEM du résultat des îlots de titane après procédé de soulèvement. Désalignement $\approx 30 \text{ nm}$. Largeur de titane de 31 nm .

Les structures de nanofils et de capacités MIM sont illustrées à la figure suivante :




Figure 5.6 Image SEM d'un nanofil et d'une capacité MIM.

Le titane utilisé pour les nanofils est celui déposé par pulvérisation. La fabrication de ces structures requiert seulement la première phase d'électrolithographie. Pour les capacités MIM, une aire de titane alignée sur un nanofil est créée par soulèvement, tel qu'illustré à la figure précédente. Les premiers échantillons fabriqués (H028C-D-E) ont été lithographiés afin de créer des structures MIM. Cependant, des erreurs de paramètres lors de la lithographie ont fait en sorte que les capacités n'ont pas été créées lors du soulèvement. La MIM de la figure 5.6 est l'une de celles fabriquées dans les échantillons H028F-G-H. On remarque cependant que le titane déposé par évaporation est très transparent, ce qui peut laisser croire que l'épaisseur du titane déposé est très mince (< 20 nm) ou bien qu'il a eu de la contamination lors du dépôt. La fabrication de ces échantillons a donc été interrompue. Dû à ces complications, aucune MIM n'a pu être mesurée électriquement.

Dépôt de titane et formation des jonctions tunnel

Deux méthodes de déposition de titane sont utilisées dans le procédé de fabrication : par évaporation et pulvérisation cathodique. La méthode par évaporation est préconisée pour déposer le titane des îlots principalement parce que ceux-ci sont formés par procédé de soulèvement : l'unidirectionnalité des atomes de titane, perpendiculaire au substrat, permet de bien remplir le fond des tranchées de résine qui vont former les îlots. Tandis que pour la déposition par pulvérisation, la directionnalité plus aléatoire des atomes de titane fait en sorte que ceux-ci adhèrent sur les côtés des tranchées de résine. Ceci fait en sorte que le haut de ces tranchées se bouche laissant ainsi le fond vide, rendant le soulèvement très difficile. Cette méthode de déposition est davantage employée pour la formation des

contacts, chemins d'amenés et les tranchées dans le SiO_2 . Effectivement, la directionnalité aléatoire permet une déposition très uniforme (sans ombrage) sur les surfaces possédant des irrégularités, tel que les motifs de contacts/chemins d'amenés.

Du côté de l'oxydation des jonctions tunnel, celles réalisées pour les échantillons H028C-D-E diffèrent du design du chapitre 4. Cette modification est effectuée dans le but de maximiser le courant tunnel des SET et de garantir leur bonne conduction lors des mesures cryogéniques. Puisque le fait d'effectuer les mesures électriques à 1,5 K permet, rappelons-le, de relâcher les contraintes, les temps d'oxydation des jonctions ont été réduits au minimum afin d'obtenir de fines jonctions tunnel. Les détails d'oxydation des échantillons H028C-D-E sont les suivants :

- H028C : oxydation plasmaline 15 s à 50 W.
- H028D : décapage d'oxyde natif avec $\text{H}_2\text{O}:\text{HF}$ 50 :1, *dip* 3 s, oxydation plasmaline 15 s à 50 W.
- H028E : décapage d'oxyde natif avec $\text{H}_2\text{O}:\text{HF}$ 50 :1, *dip* 3 s, oxydation plasmaline 30 s à 50 W.

Avec ces temps d'oxydation, il est anticipé que l'épaisseur des jonctions tunnel fabriquées avoisine celle de l'oxyde natif du titane. Puisque la caractérisation de ces jonctions fines s'avère impossible sans microscope électronique en transmission, l'épaisseur de ces jonctions est considérée de 2 nm. Un décapage de pré-oxydation a été réalisé sur les échantillons H028D et E afin d'éliminer l'oxyde natif de titane pouvant avoir été contaminé depuis l'étape de soulèvement.

Polissage CMP

L'étape de polissage CMP a été réalisée sur les échantillons H028C-D-E. Les temps de polissages sont déterminés par observations au microscope optique des cellules d'intérêt après chaque itération successive de polissage. Les paramètres utilisés sont résumés dans le tableau suivant :

Paramètres CMP	Détails
Slurry	silica 50 nm + IPA dilution 1 : 1
Pad	IC1000
Temps de polissage	H028C : $4 \times 100 + 2 \times 60 + 30 + 2 \times 20 = 590$ s H028D : $4 \times 100 + 60 + 25 = 485$ s H028E : $4 \times 100 + 60 + 35 + 10 = 505$ s

Tableau 5.2 Détails des étapes de polissage CMP réalisées

Les figures 5.7 et 5.8 illustrent les résultats de polissages CMP des échantillons H028D-E :




Figure 5.7 Images SEM après polissage CMP a) cellule C3 de H028D b) cellule B3 de H028E.




Figure 5.8 Îlots observables par microscopie électronique après polissage CMP (H028D cellule C3 SET 3-4.)

Les figures 5.7a et 5.7b démontrent que les zones des motifs d'électrolithographie sont entièrement dégagées de titane : les zones en gris foncé représentent le titane restant dans les motifs UV et EBL et les zones en gris pâle représentent le SiO_2 . Étant donné l'observation par faisceaux d'électrons de structures conductrices et diélectriques, ceci créer un contraste élevé permettant de conclure rapidement qu'il ne reste plus de titane dans les zones d'intérêt, et ce, pour les deux types de cellules utilisées (B-E-F et C-D). Les mesures électriques de nanofils de la section 5.2 permettent de déterminer les épaisseurs effectives de titane restantes après l'étape de polissage et de valider ces épaisseurs avec les temps de polissage du tableau 5.2.

D'autres observations au microscope électronique ont permis d'observer, de façon préliminaire, la présence d'îlots dans les structures fabriquées. Les deux îlots de la figure 5.8, pointés par les flèches rouges, peuvent être observés grâce à l'évacuation de charges par les tranchées. Les électrons du faisceau du microscope sont évacués vers les motifs UV, où de plus grandes quantités de titane peuvent les absorber. Les îlots étant de teinte plus foncée, cela démontre une certaine isolation électrique pouvant nous laisser conclure qu'il y a présence de jonctions tunnel. Un autre exemple de cette évacuation de charge s'observe par la teinte pâle des trois lignes sacrificielles du coin supérieur gauche, comparativement aux autres, qui s'avèrent contactées aux motifs UV dû au désalignement de l'EBL1.

Des mesures de microscope à force atomique ont été réalisées sur l'échantillon H028D après les mesures électriques à température cryogénique. La figure suivante permet de visualiser les écarts d'épaisseur, pour un maximum 9 nm, entre les différentes structures :




Figure 5.9 Image de microscopie à force atomique réalisée sur les SET 1 et 2 de l'échantillon H028D cellule D3. La mesure a été effectuée après les mesures électriques à 1,5 K. Le graphique du tracé #1 est illustré à la figure 5.10.




Figure 5.10 Graphique extrait de la mesure AFM de la figure 5.9 (tracé #1).

Le graphique de la figure 5.10 représente le tracé #1 de la figure 5.9. Par rapport à l'endroit où le SiO_2 est le plus mince (flèche vers le bas), les grilles latérales sont de 4 à 5 nm plus épaisses et les tranchées des SET 1 à 2 nm. Ces dernières sont plus amincies par le polissage en raison de leurs faibles largeurs ($\text{EBL1} = 25 \text{ nm}$) comparativement aux grilles latérales (175 nm).

Dépôt plots de contact et microsoudures

Les étapes finales de fabrications des dispositifs sont le dépôt de plots de contact de Cr/Au par soulèvement ainsi que la microsoudure à un porte-échantillon. La figure 5.11a illustre la cellule E2 de l'échantillon H028 100 % métallisée après l'étape de soulèvement des contacts composés de 5 nm de chrome et de 200 nm d'or. Finalement, la figure 5.11 représente un résultat typique de microsoudure, de type «wedge», utilisant des fils d'aluminium de 25 μm de diamètre sur des pads de 100 x 100 μm .




Figure 5.11 a) Microscopie optique de l'échantillon H028E cellule E2 après le soulèvement des contacts Cr/Au. b) H028D cellule D4 après microsoudure.

5.2 Mesures électriques

5.2.1 Température ambiante

Mesures de nanofils sur H028C-E

Les mesures électriques de nanofils et de SET ont été réalisées premièrement à température pièces sur quelques transistors avant de passer à température cryogénique. Les raisons motivant ces mesures préliminaires sont de vérifier l'uniformité de l'épaisseur de titane après le polissage ainsi que de vérifier que les SET fabriqués ne sont pas en circuits ouverts. Les mesures à température ambiante ont été effectuées sur les dispositifs des cellules B3-E2-F5 ayant des contacts de $50 \times 50 \mu\text{m}$. Effectivement, la petite taille de ces contacts rend pratiquement impossible leur microsoudure afin de les caractériser à température cryogénique. Les dispositifs ayant ces contacts sont : NW+MIM, drain de SET3, drain de SET4 et grille de SET6 (fig. 5.2b). Les autres structures ne possédant pas de contacts $50 \times 50 \mu\text{m}$ sont uniquement mesurées à température cryogénique afin de minimiser les étapes de caractérisations sur ces dispositifs. Le graphique de la figure suivante représente les mesures I-V des nanofils des échantillons H028C et H028E :




Figure 5.12 Mesures I-V des nanofils des échantillons H028C et H028E à température ambiante. La limite de courant (*compliance*) est fixée à $\pm 1 \mu\text{A}$.

Les résistivités peuvent être extraites de la pente I-V des mesures de la figure 5.12. De ces valeurs, l'épaisseur effective de titane peut être déterminée en utilisant le modèle élaboré par Ecoffey *et al.* [13]. Le tableau suivant résume les valeurs extraites des mesures électriques de nanofils :

# d'échantillon	Résistivité (k Ω)	Épaisseur (nm)	Temps CMP (s)
H028C-B3	30,6	3,5	590
H028C-E2	27,0	3,8	
H028C-F5	35,9	3,1	
H028E-B3	17,4	5,4	505
H028E-E2	14,8	6,2	
H028E-F5	20,7	4,7	

Tableau 5.3 Tableau d'épaisseurs de titane extraites à partir de la résistivité des courbes de la figure 5.12.

Il est possible de conclure, avec les données du tableau 5.3; que l'échantillon H028C a une épaisseur de titane moyenne de 3,5 nm, ce qui est 2 nm de moins que l'échantillon H028E. Cela est en accord avec la différence de temps de polissage CMP de 590 s pour H028C contre 505 s pour H028E. Par ailleurs, on remarque que l'épaisseur du titane varie selon la cellule : E2 ayant le plus de titane et F5 en ayant le moins. Il y a donc une légère variation d'épaisseur de titane, selon la position de la cellule, étant donné que le polissage CMP n'est pas tout à fait uniforme sur la totalité de l'échantillon. Les cellules B3-E2-F5 étant les plus distancées entre elles, il est possible d'admettre que, pour les cellules C3-C4-D3-D4, la variation d'épaisseur de titane n'est pas aussi importante étant donné leur proximité.

Mesures de SET sur H028C-E

Des mesures électriques à température ambiante ont aussi été réalisées sur les dispositifs SET3-4 des échantillons H028C-E. Étant donné que leurs paramètres de fabrication ont été relâchés (e.g. épaisseur des jonctions tunnels \approx 2 nm, largeur îlot 20 nm x 31 nm), le phénomène de blocage de Coulomb n'a pas été observé. En effet, les dimensions relâchées font en sorte que l'énergie de charge est de beaucoup inférieure à l'énergie thermique. La tendance anticipée des courbes I_{DS} - V_{DS} des SET à température ambiante est linéaire, c'est-à-dire qu'il y a absence de plateau de blocage de Coulomb (comportement semblable à des nanofils). La figure 5.13 suivante illustre quelques exemples de mesures obtenues avec la station sous pointes. D'autres SET ont aussi été mesurés, cependant la limite de courant de 500 nA a été atteinte après seulement quelques points de mesure.




Figure 5.13 Mesures de I_{DS} - V_{DS} de deux SET de l'échantillon H028C à température ambiante. La limite de courant lors des mesures est de 500 nA. Aucun blocage de Coulomb n'est observable.

Ces mesures électriques de SET confirment qu'ils sont conducteurs : le titane des îlots déposé par évaporation s'est bien déposé et a demeuré en place lors du polissage CMP. Pour démontrer la formation de jonctions tunnel, les mesures électriques doivent se faire à des températures cryogéniques. Les courbes de la figure 5.13 devraient faire apparaître un plateau de blocage de Coulomb autour de 0 V à mesure que la température diminue.

La caractérisation de nanofils et les mesures des images SEM (fig. 5.4 et 5.5) ont permis de faire une prévision par calculs plaques parallèles des paramètres de SET pouvant être obtenus lors des mesures électriques à température cryogénique. Les valeurs utilisées pour les calculs du tableau 5.4 sont les suivantes : $D_G = 110$ nm, $W_G = 175$ nm, $L_{\text{îlot}} = 30$ nm, T_{TiO_2} (estimée) = 2 nm, T_j (mesures épaisseur par nanofils) = 6 nm (min), $W_j = 20$ nm et $D_C = 75$ nm. Selon les prévisions, il faut s'attendre à voir apparaître un blocage de Coulomb, d'énergie de charge de 39 meV, à des températures en dessous de 45 K.

Paramètres	Valeur prévue par calculs
E_C	39,01 meV
C_Σ	4,11 aF
$T_{\max} (E_C/10kB)$	45 K
C_G	$2,29 \times 10^{-19}$ F
C_S, C_D	1,86 aF

Tableau 5.4 Prévisions des valeurs de paramètres des SET fabriqués.

5.2.2 Température cryogénique

La section suivante se base essentiellement sur les résultats de mesures électriques obtenus avec l'échantillon H028D, dont voici la configuration des cellules :

- C3 : 2 paires SET couplés. Cellule dédiée à l'observation SEM (aucune mesure électrique).
- C4 : 2 paires SET couplés (SET1-2 et SET3-4).
- D3 : 2 paires nanofils (NW1-2 et NW3-4).
- D4 : 2 paires SET couplés (SET1-2 et SET3-4).

Cet échantillon n'a pas été mesuré préalablement à température ambiante afin d'obtenir les mesures électriques les plus optimales possible.

Mesures de nanofils sur H028D cellule D3

La configuration des structures nanofils de la cellule D3 est la même que les SET de la figure 5.2a. Les nanofils 1 et 3 ont des chemins d'amenés d'une largeur de 170 nm faits par électrolithographie, pour un total de 26 μm de longueur (11 μm + 15 μm), tout comme le design avec les SET. La caractérisation électrique de ces nanofils permet, avec le modèle d'épaisseur de titane, de déterminer premièrement l'épaisseur de Ti de l'échantillon, mais aussi la résistivité des chemins d'amenés, non négligeable, afin de les considérer dans les mesures électriques de SET possédant ces mêmes chemins.

La figure 5.14 illustre les résultats de mesures électriques I-V à 1,5 K des nanofils de la cellule D3. Il est rapidement observable que les mesures de nanofils avec des chemins d'amenés en EBL sont beaucoup plus résistives. Les résistivités mesurées incluent non seulement les nanofils et les chemins EBL (selon le cas), mais aussi les contacts en peigne UV/EBL ainsi que les chemins d'amenés en UV. La résistance de contacts et des câbles du système de cryostat son de l'ordre d'une dizaine d'Ohms.




Figure 5.14 Mesures I-V, de -10 mV à 10 mV, des nanofils de cellule D3 de l'échantillon H028D à $T = 1,5$ K. La limite de courant est fixée à ± 1 μ A.

Les valeurs mesurées sont les suivantes : $NW1 = 56,9$ k Ω , $NW2 = 30,2$ k Ω , $NW3 = 54,2$ k Ω et $NW4 = 26,1$ k Ω . En ajoutant dans le modèle d'épaisseur de titane les structures de chemins d'aménés EBL pour les nanofils 1 et 3, les résultats de modélisation, calculés à partir des courbes de la figure 5.14, sont résumés dans le tableau 5.5.

#NW H028D-D3	Résistivités (k Ω)			Épaisseur (nm)
	Nanofils	Chemins EBL	Chemins UV	
NW1	22,0	32,1	2,6	7,3
NW2	25,7	1,8	2,6	6,5
NW3	21,2	30,9	2,6	7,5
NW4	22,0	1,6	2,6	7,3

Tableau 5.5 Tableau de résistances et d'épaisseurs de titane modélisées à partir des courbes de la figure 5.14.

Les épaisseurs du tableau 5.5 ont été obtenues en ajoutant dans le modèle de nanofils les structures des chemins d'aménés EBL et UV. Les contacts en peignes aux jonctions UV/EBL sont inclus dans les valeurs de résistivité des chemins EBL. Avec la modélisation des mesures de la figure 5.14, l'épaisseur de titane de l'échantillon H028D est d'environ 7,3 nm. Cette valeur est retenue pour l'analyse des SET mesurés à la section suivante.

Mesures de SET sur H028D cellules C4 et D4

Le graphique de la figure suivante représente les mesures $I_{DS}-V_{DS}$, en fonction de la température, du SET #2 de l'échantillon H028D, cellule D4 :




Figure 5.15 Mesures $I_{DS}-V_{DS}$ en fonction de la température du SET #2, cellule D4, échantillon H028D. Largeur du plateau : ± 1 V.

L'énergie de charge E_C extraite de la courbe à 1,5 K peut être estimée à 1000 meV (plateau = ± 1 V). Cette valeur correspond à une capacité totale C_{Σ} de 0,18 aF et une température d'opération maximale de 888 °C. Avec ces valeurs, le fonctionnement de ce SET devrait présenter un blocage de Coulomb très certainement jusqu'à la température ambiante. Le graphique 5.15 illustre cependant tout autre chose : le plateau de blocage de Coulomb disparaît à des températures aux alentours de 80 K, pour finalement atteindre un régime semblable à des nanofils à des températures de plus de 250 K. Les mesures électriques $I_{DS}-V_{DS}$ des autres SET de la cellule C4 présentent aussi les mêmes caractéristiques, avec des énergies de charge partant de 250 meV (SET #1) à 1500 meV (SET #3).

Ce plateau ne peut pas confirmer à lui seul qu'un SET a bel et bien été fabriqué. Par contre, sa disparition avec l'augmentation de la température est un signe clair qu'il y a présence d'au moins une jonction tunnel. Pour obtenir l'évidence de la fabrication d'un SET, il est nécessaire de démontrer l'effet de grille en traçant un diagramme de stabilité du

courant en fonction de V_{DS} et V_G . La figure suivante représente le diagramme de stabilité effectué pour le SET #2 :




Figure 5.16 Mesure du diagramme de stabilité du SET #2, cellule D4, échantillon H028D. Diamants de Coulomb inexistant (aucun effet de grille). Température = 1,5 K.

Le graphique ci-dessus illustre le courant du SET #2 pour une plage de tensions V_{DS} de $\pm 1,5$ V et de $\pm 7,5$ V pour V_G . Des fuites de courant de grille apparaissent de façon significative pour une tension V_G plus élevée. De façon évidente, le diagramme de stabilité ne présente pas d'effet de grille. En effet, la partie blanche du graphique représente le plateau du graphique 5.15 à 1,5 K, et ne subit aucune variation sur une plage de V_G de 15 V. Des diagrammes de stabilité semblables, sans effet de grille, ont été obtenus pour les SET #1, #3 et #4 de la cellule D4.

Revenons maintenant aux valeurs précédemment prévues des paramètres des SET du tableau 5.4 faites à partir des mesures de nanofils à température ambiante. À titre comparatif, l'énergie de charge prévue était de 39 meV, ce qui est de beaucoup inférieur à celle mesurée pour le SET #2 de 1000 meV. De plus, les SET de la cellule D4 fabriqués ne possèdent pas d'effet de grille. Les hypothèses suivantes peuvent expliquer les raisons de leur défectuosité :

- Grille latérale inefficace :
 - Le dépôt de titane de l'îlot par évaporation peut ne pas s'être déposé uniformément, réduisant de beaucoup la capacité de grille.
 - En analysant le graphique de la figure 5.13, illustrant par AFM le profil de deux SET couplés ainsi que leur grille, on remarque que le résultat du polissage n'est pas planaire. La surface de couplage entre la grille et l'îlot peut se trouver ainsi inférieure à l'épaisseur de titane mesurée.
 - Des défauts de fabrication peuvent être aussi la cause du problème comme le sectionnement des contacts de grilles, lors de la CMP, dans la région UV/EBL. Aussi, l'îlot de titane peut ne pas se situer dans la boîte de grille prévue à cet effet, dû à un fort désalignement de quelques centaines de nanomètres, lors de l'EBL2.
- Réactivité du titane :
 - En reprenant aussi la figure 5.13, on observe qu'une partie des îlots est exposée à l'air. En effet, le titane étant réactif à l'oxygène, une couche de TiO_2 de 2 nm ou plus peut s'être formée à la surface des tranchées et des îlots. L'oxygène du SiO_2 sous le titane peut aussi l'avoir oxydé. La combinaison de ces réactions peut avoir aminci considérablement l'îlot de titane, réduisant de beaucoup la capacité C_Σ du SET. Ceci aurait comme impact d'affaiblir le levier de grille (diminution du ratio C_Σ/C_G) et d'augmenter l'énergie de charge.
 - Finalement, la jonction entre l'îlot en titane évaporé et les tranchées en titane pulvérisé, libérée après l'étape de polissage CMP, peut être un endroit propice à l'oxydation ou à la contamination. L'oxydation augmenterait l'épaisseur des jonctions tunnel, affaiblissant l'impact de la grille sur le blocage de Coulomb, et la contamination nuirait au fonctionnement du SET dû à la présence de pièges.

La majorité des mesures électriques à température cryogénique ont donné le type de résultat présenté ci-haut : l'énergie de charge est de quelques centaines de meV à 1000-2000 meV, le plateau disparaît avec l'augmentation de la température et l'effet de grille y est absent. D'autres SET ont aussi présenté des caractéristiques de circuits ouverts, probablement dues à l'absence d'îlot de titane.

Cependant, les mesures suivantes, réalisées sur le SET #2 de l'échantillon H028D cellule C4, présentent des caractéristiques très intéressantes, en débutant par une énergie de charge de 8 meV à $V_G = 0$ V telle qu'illustrée sur le graphique de la figure 5.17. En effet,

l'énergie de charge de ce SET est du même ordre de grandeur que celle prévue de 38 meV du tableau 5.4. Des mesures $I_{DS}-V_{DS}$ de dépendance en température ont été réalisées pour ainsi observer que le blocage disparaît à une température aux alentours de 10 K :




Figure 5.17 Mesures $I_{DS}-V_{DS}$ en fonction de la température du SET #2, cellule C4, échantillon H028D. Largeur du plateau : ± 8 mV..

Le graphique de la figure 5.17 permet de faire la même analyse qu'avec le SET #2 de la cellule D4 réalisée auparavant, c'est-à-dire de vérifier la correspondance de l'énergie de charge avec la disparition du blocage de Coulomb avec la température, pour $V_G = 0$ V :

$$C_{\Sigma} = \frac{e}{E_C} = \frac{e}{8meV} = 20,03 \text{ aF} \quad (5.1)$$

$$T_{OperationMAX} = \frac{E_C}{10K_B} = 9,3K \quad (5.2)$$

Les calculs ci-dessus sont basés sur les valeurs des mesures $I_{DS}-V_{DS}$ en température de la figure 5.17. Telles qu'illustrées sur cette figure, les courbes de 2 K et 5 K se superposent, ce qui est caractéristique d'un courant qui est uniquement tunnel. La courbe de courant à 10 K illustre l'apparition du courant thermoïonique, commençant à faire disparaître le

blocage de Coulomb. La valeur $T_{\text{Opération MAX}}$ calculée de 9,3 K est donc très plausible. Afin de vérifier qu'il s'agit bien d'un SET, il est nécessaire d'effectuer la mesure du diamant de Coulomb en faisant varier la tension de grille et de source/drain. Le premier résultat obtenu est illustré à la figure suivante :




Figure 5.18 Mesure du diamant de Coulomb du SET #2, cellule C4, échantillon H028D. Tension V_G appliquée à la grille. Température = 1,5 K.

La figure 5.18 illustre clairement un effet de grille sur la conduction du SET. La mesure a été effectuée à des tensions de grilles de ± 10 V, au-delà desquelles le courant de fuite nuit au fonctionnement du SET (observable à partir de $V_G + 8$ V). Néanmoins, la figure 5.18 présente un diamant partiel avec un pic de Coulomb situé à environ -8 V, d'une largeur de blocage de Coulomb de 20 mV au minimum (flèche noire) ainsi qu'une largeur, en volts, entre l'état bloqué et conducteur d'au moins 16 V selon la flèche verte (-8 à 8V). Le diamant n'étant pas complet, ces tensions permettent de trouver les valeurs d'énergie de charge minimum et de capacité de grille maximum. En se basant sur les informations de la figure 2.4b du chapitre 2 et en considérant le SET fabriqué symétrique, on obtient : $E_{C \text{ MIN}} = 10 \text{ meV}$, $C_{\Sigma \text{ MAX}} = e/E_C = 16,02 \text{ aF}$ et $C_{G \text{ MAX}} = e/(2 \times 16 \text{ V}) = 5 \times 10^{-21} \text{ F}$.

En comparant avec les valeurs du tableau 5.4, la valeur d'énergie de charge mesurée (10 meV), bien que minimale, est du même ordre de grandeur que celle calculée précédemment de 39 meV. Du côté de la capacité de grille, l'écart est beaucoup plus important, soit une

valeur mesurée maximale de 5×10^{-21} F contre $2,29 \times 10^{-19}$ F calculée. Ceci pose problème, car cela signifie qu'il est impossible d'avoir un meilleur effet de grille, étant donné que la valeur de capacité mesurée est maximale. Pourtant, la distance de grille de 110 nm, mesurée au microscope électronique, devrait permettre en théorie de rencontrer un 1^{er} pic de Coulomb à 350 mV, soit une largeur de diamant de 700 mV. Les hypothèses pouvant expliquer cette inefficacité de grille ont été énumérées précédemment dans cette sous-section.

La grille de ce SET est donc à sa limite puisque son courant de fuite devient destructeur au dessus de ± 10 V et qu'elle ne peut évidemment pas être rapprochée physiquement à l'îlot. Une solution est à notre disposition : utiliser la source et le drain du SET #1 en tant que grille. Celui-ci est couplé capacitivement au SET #2 et est situé à une distance de 75 nm. Les mesures électriques préalablement réalisées sur le SET #1 ont permis de déterminer qu'il était en circuit ouvert. Si le problème de conduction se situe au niveau de l'îlot, il serait donc possible d'appliquer une même tension, sur le drain et la source du SET #1, afin de créer une nouvelle « grille » rapprochée de 35 nm. Ceci permettrait d'augmenter le levier de grille et de ainsi mesurer un diagramme de stabilité présentant un diamant moins large que celui de la figure 5.18. La figure suivante illustre le diagramme de stabilité du SET #2 avec une tension de ± 10 V appliquée simultanément au drain et à la source du SET #1 :




Figure 5.19 Mesure du diamant de Coulomb du SET #2 avec V_G appliquée aux drain/source du SET #1. Température = 1,5 K.

La mesure du diagramme de stabilité en utilisant le SET #1 en tant que grille a en effet permis de réduire la largeur du diamant de Coulomb. La demie largeur du diamant a passée d'un minimum de 16 V avec la grille du SET #2 à approximativement 10 V (flèche verte). Pour des raisons de fuites de courant, les mesures n'ont pas pu être réalisées à plus de ± 10 V. Cette mesure confirme aussi que l'énergie de charge du SET est de 10 meV (flèche noire). En ayant les informations de largeur et de hauteur du diamant, il est possible d'en extraire les paramètres suivants en considérant $E_C = 10$ meV, $C_S = C_D$ et $C_\Sigma = C_S + C_D + C_G + C_{G \text{ SET}\#1}$:

$$C_\Sigma = \frac{e}{E_C} = \frac{e}{10 \text{ meV}} = 16,02 \text{ aF} \quad (5.3)$$

$$C_{G \text{ SET}\#1} = \frac{e}{2 \times 10 \text{ V}} = 8,01 \times 10^{-21} \text{ F} \quad (5.4)$$

$$C_S = C_D = \frac{C_\Sigma - C_G - C_{G \text{ SET}\#1}}{2} = 8 \text{ aF} \quad (5.5)$$

Avec ces valeurs de capacités calculées à partir du diamant de Coulomb du SET #2, il est possible de vérifier si les mesures électriques concordent avec les mesures physiques. Pour ce faire, une étape de microscopie par force atomique, illustrée à la figure suivante, a été réalisée sur les SET couplés #1 et #2 :




Figure 5.20 AFM réalisé sur les SET #1 et #2 de la cellule C4 de H028D.

La figure 5.20 permet d'extraire les profils #1-2-3, illustrés en noir, vert et cyan respectivement, malgré la présence importante de contaminants. Le profil #1 est une mesure linéaire source-îlot-drain du SET #1, dont le graphique est illustré à la figure 5.21a. Le profil #2 du graphique 5.21b représente une mesure grille-source du SET #1. Finalement, le profil #3 du graphique 5.21c illustre une mesure drain SET #1 à drain SET #2 de H028D-C4.




Figure 5.21 Profils extraits de la mesure AFM de la figure 5.20. a) Profil source-îlot-drain SET #1 (ligne noire fig. 5.20. b) Profil grille-source SET #1 (ligne verte fig. 5.20. c) Profil drain SET #1 à drain SET #2 (ligne cyan fig. 5.20).

Paramètres	Valeurs mesurées AFM (nm)	Valeurs mesurées SEM (nm)
$L_{\text{îlot}}$	31	30
D_G	103	110
W_j	48	20
D_C	68	75

Tableau 5.6 Paramètres mesurés par AFM comparés aux anciennes valeurs mesurées par SEM avant l'étape de CMP.

Le tableau 5.6 compare les mesures extraites des profils AFM des paramètres géométriques L_{flot} , D_G , W_j et D_C , réalisées après la caractérisation électrique, avec les mesures réalisées par SEM après l'étape de la gravure de l'EBL1. Pour les paramètres L_{flot} , D_G et D_C , les valeurs sont demeurées, à quelques nanomètres près, essentiellement les mêmes entre l'étape d'EBL1 et de CMP. Par contre, la valeur de la largeur de tranchée W_j a plus que doublé, passant de 20 nm à 48 nm. Une hypothèse expliquant cette augmentation s'explique par le fait que le titane est plus résistant que le SiO_2 au polissage CMP. Ceci fait en sorte qu'au fil du polissage, les lignes de titane gagnent en largeur, dû à la pression verticale du CMP, puisqu'il n'y a plus de SiO_2 sur les côtés pour les retenir.

Avec ces nouvelles distances mesurées par AFM, il est possible d'extraire la valeur d'épaisseur de jonctions tunnel T_{TiO_2} à partir de C_D (8 aF) calculé précédemment, de l'épaisseur de titane ($\approx 7,3$ nm tableau 5.5) extraite de la résistivité des nanofils ainsi que de la largeur de tranchées W_j (48 nm) mesurée par AFM :

$$T_{\text{TiO}_2} = \frac{\epsilon_0 \epsilon_r W_j t_j}{C_D} = \frac{\epsilon_0 \epsilon_r \times 48 \text{ nm} \times 7,3 \text{ nm}}{8 \text{ aF}} = 1,4 \text{ nm} \quad (5.6)$$

La valeur obtenue de 1,4 nm d'épaisseur d'oxyde de titane, formant les jonctions tunnel, est en accord avec celle estimée d'oxyde obtenue par plasma oxygène, soit 2 nm. En effet, l'étape d'oxydation de l'échantillon H028D comprend un décapage $\text{H}_2\text{O}:\text{HF}$ (50 :1) pendant 3 secondes, suivit d'une oxydation plasmaline à 50 W pendant 15 secondes. Une épaisseur de TiO_2 résultante de 1,4 nm est donc plausible.

Cette valeur d'épaisseur de jonction tunnel confirme que les mesures électriques concordent avec les dimensions mesurées par AFM et qu'un blocage de Coulomb a été mesuré. Cependant, l'effet de grille reste problématique. En calculant l'aire efficace des capacités de grilles extraites des graphiques 5.18 et 5.19 ainsi que des valeurs D_G et D_C mesurées par AFM, nous obtenons :

$$A_{\text{ilot/grille}} = \frac{C_G D_G}{\epsilon_0 \epsilon_r} = \frac{5 \times 10^{-21} \text{ F} \times 103 \text{ nm}}{\epsilon_0 \epsilon_r} = 14,9 \text{ nm}^2 \quad (5.7)$$

$$A_{\text{ilot/SET\#1}} = \frac{C_G \text{SET\#1} D_C}{\epsilon_0 \epsilon_r} = \frac{8,01 \times 10^{-21} \text{ F} \times 68 \text{ nm}}{\epsilon_0 \epsilon_r} = 15,8 \text{ nm}^2 \quad (5.8)$$

Les aires de la capacité formée de l'îlot et la grille latérale ainsi que celle formée de l'îlot et le drain/source du SET#1, calculées à partir des mesures AFM et électriques, sont de $14,9 \text{ nm}^2$ et $15,8 \text{ nm}^2$ respectivement. Ces valeurs étant sensiblement égales, il est possible

d'affirmer que le problème de couplage de grille est causé par une surface de couplage très petite. Selon les mesures d'AFM et d'épaisseur, la surface devrait être de $31 \text{ nm} \times 7,3 \text{ nm}$, soit 226 nm^2 , ce qui est 14 fois supérieur aux surfaces calculées. Une si faible surface de couplage de 15 nm^2 obtenue expérimentalement peut être due à la non-uniformité du dépôt de titane de l'îlot. En effet, si le titane n'a pas adhéré adéquatement au fond et sur les côtés de la tranchée, le profil résultant est davantage « conique » que rectangulaire, réduisant ainsi de beaucoup l'aire de couplage. Aussi, on observe une diminution d'environ $1,5 \text{ nm}$ (graphique 5.21a) de l'épaisseur de titane de l'îlot comparativement à celui des tranchées, ce qui contribue aussi à affaiblir la surface de couplage.

Finalement, le graphique 5.19 du diamant de Coulomb permet de tracer le graphique I_{DS}/V_G afin d'illustrer l'amplitude des pics de Coulomb. La figure 5.22 représente les pics de Coulomb du SET #2, obtenus avec le SET #1 en tant que grille, pour des tensions drain/source de $\pm 8 \text{ mV}$ (courbes bleu et rouge en motifs carrés). Les courbes noire et magenta sont la moyenne mobile, de 25 échantillons de large, afin de réduire le bruit présent dans les mesures.




Figure 5.22 Graphique I_{DS}/V_G extrait de la figure 5.19 illustrant les pics de Coulomb à des V_{DS} de $\pm 8 \text{ mV}$. La moyenne mobile est tracée en noir pour $V_{DS} = +8 \text{ mV}$ et en magenta pour $V_{DS} = -8 \text{ mV}$. Température = $1,5 \text{ K}$.

Les courbes de moyennes permettent de déterminer que l'amplitude maximale des pics de Coulombs, pour des V_{DS} de ± 8 mV, est d'approximativement ± 4 nA pour une tension V_G de -4,5 V. Ce graphique permet aussi d'affirmer qu'il y a présence de charges parasites dans le système : pour une tension de grille nulle, le SET n'est pas en blocage maximal. Cette affirmation peut aussi se vérifier sur le graphique du diamant de Coulomb de la figure 5.19, où le maximum du blocage de Coulomb se situe à une tension de grille de 5 V au lieu de 0 V. Finalement, le ratio I_{ON}/I_{OFF} , approximé par ± 4 nA \div val. min, est de : 4 nA / $0,3$ pA = $13\ 333$ pour $V_{DS} = 8$ mV et de -4 nA / $-1,2$ pA = $3\ 333$ pour $V_{DS} = -8$ mV. Pour des applications digitales, une valeur élevée de ce ratio permet une transition de sortie rapide et une diminution des fuites de courant. Même si les courants de I_{OFF} mesurés ($0,3$ pA et $-1,2$ pA) représentent une consommation de puissance très faible, les courants I_{ON} (± 4 nA) quant à eux ne sont pas élevés, ce qui peut poser problème dans l'utilisation de ce SET dans les circuits logiques.

5.2.3 Modélisation des résultats

Le SET #2 de l'échantillon H028D cellule C4 est le seul dispositif à avoir démontré un blocage de Coulomb contrôlé par grille. Le SET #1 couplé à celui-ci étant en circuit ouvert au niveau de l'îlot, il n'a pas été possible d'étudier expérimentalement le transistor monoélectronique en tant que détecteur de charge. Il devient donc pertinent de faire des itérations de simulations, avec le logiciel SIMON, en utilisant les valeurs de capacités extraites du diamant de Coulomb de la figure 5.19, soit : $C_{\Sigma} = 16,02$ aF, $C_S = C_D = 8$ aF et $C_G = 8,01 \times 10^{-21}$ F :




Figure 5.23 a) Diamant de Coulomb mesuré du SET #2 H028D-C4 b) Diamant de Coulomb modélisé du SET #2 H028D-C4. Température = 1,5 K.

La simulation de détection de charge du SET #2 a été réalisée en considérant un couplage avec un autre SET identique à celui-ci. La surface de couplage est considérée optimale, soit 31 nm de large par 7,3 nm d'épaisseur. Le graphique de la figure suivante illustre la réponse en courant du SET #2 en tant que détecteur de charge, pour des distances de couplage de 10 nm, 20 nm, 75 nm et 1000 nm. La ligne pointillée noire représente le courant I_{DS} du SET accumulant des charges dans l'îlot.




Figure 5.24 Simulations SIMON de détection de charge réalisées à partir des mesures de capacités du SET #2. Le graphique illustre la réponse du détecteur, identique au SET #2, en fonction de la distance de couplage.

À partir des courbes de courant au détecteur de la figure 5.24, les variations de I_{DS} au détecteur sont résumées dans le tableau 5.7. Ces variations sont indiquées en fonction de la capacité et de la distance de couplage C_C et D_C .

En analysant les données du tableau 5.7, il est possible de conclure, avec deux SET ayant un comportement identique à celui de la figure 5.23, qu'une détection de charge est possible jusqu'à une distance de couplage de 500 nm. Cette conclusion est basée sur une résolution de mesure de 100 fA et une surface de couplage optimale de 7,3 nm x 31 nm.

Cependant, avec les difficultés d'obtenir un bon couplage grille/îlot, soit avec la grille elle-même ou bien avec le SET à proximité, la détection de charge réalisée avec le SET #2

D_C (nm)	C_C (F)	ΔI_{DS} détecteur (A)	$\Delta\%$
10	$7,81 \times 10^{-19}$	$4,35 \times 10^{-12}$	72,50
20	$3,91 \times 10^{-19}$	$2,37 \times 10^{-12}$	39,50
30	$2,60 \times 10^{-19}$	$1,65 \times 10^{-12}$	27,50
50	$1,56 \times 10^{-19}$	$1,03 \times 10^{-12}$	17,17
75	$1,04 \times 10^{-19}$	$716,99 \times 10^{-15}$	11,95
100	$7,81 \times 10^{-20}$	$561,79 \times 10^{-15}$	9,36
500	$1,56 \times 10^{-20}$	$221,56 \times 10^{-15}$	3,69
1000	$7,81 \times 10^{-21}$	$185,94 \times 10^{-15}$	3,10

Tableau 5.7 Variations de I_{DS} au détecteur en fonction de la capacité et la distance de couplage D_C (nm) et C_C .

de H028D-C4 n'aurait pas été possible. En effet, la capacité de grille $C_{G \text{ SET}\#1}$ calculée à l'équation 5.4, qui est aussi la capacité de couplage C_C pour la détection de charge, est de $8,01 \times 10^{-21}$ F. Cette valeur de capacité est l'équivalent d'une surface de 7,3 nm x 31 nm, mais avec une distance de couplage de 975 nm. En se basant sur les données d'une distance D_C de 1000 nm du tableau 5.7, la variation de courant au détecteur est de 185,94 fA, ce qui n'est pas deux fois la résolution de l'appareillage. Une variation de charge aurait donc été indétectable avec le SET #2 fabriqué.

CHAPITRE 6

CONCLUSION

6.1 Sommaire et contributions

L'objectif principal du projet de recherche est de faire l'étude du comportement du transistor monoélectronique, fabriqué par procédé nanodamascène, lorsqu'il est utilisé en tant que détecteur de charge. L'atteinte de cet objectif passe par la réalisation de trois grandes parties, soit la conception du design, la fabrication par procédé nanodamascène et les caractérisations électriques. Les sections suivantes font une synthèse de ces parties du projet et mettent en évidence les contributions apportées.

6.1.1 Conception du design

La conception réalisée au chapitre 4 a permis l'aboutissement du design illustré sur les figures 4.10 et 4.11. Le principal paramètre qui établit les bases de la conception est la température d'opération, qui dans le cas présent, peut atteindre 1,5 K dans le système de cryostat disponible au Département de physique. Cette température rend possible le relâchement des contraintes de dimensions des dispositifs, ce qui a comme avantage d'améliorer la reproductibilité lors de la fabrication. Le modèle utilisé pour la conception est celui des plaques parallèles et fait le calcul des capacités dominantes du système. Il en résulte des valeurs de capacités qui sont du même ordre de grandeur que les valeurs physiques, ce qui est suffisant dans le cas où les mesures sont effectuées à température cryogénique. De plus, la conception du design tient compte des variations de procédés pouvant survenir lors de la fabrication. De ces variations, trois types de géométries ont pu être calculées soit le cas où la capacité totale C_{Σ} est minimale (dimensions plus petites que prévues), nominale et maximale (plus grandes que prévues). Cela a permis de conclure que la température d'opération maximale des SET peut s'étendre de 27 K à 90 K selon les variations de procédé, ce qui ne pose pas problème pour les mesures électriques dans le cryostat à hélium liquide.

Des simulations ont été réalisées afin de déterminer les paramètres pour une détection de charge optimale, soit la température d'opération, la distance de couplage ainsi que les tensions V_{DS} et V_G du détecteur. Premièrement, la température d'opération doit être

minimale afin de réduire le plus possible le courant thermoïonique nuisible au gain du détecteur. Quant à la distance de couplage, elle se situe entre deux limites : trop faible, le fonctionnement des SET est compromis, trop élevée, le gain de détection tend à être nul. Les résultats de simulations ont permis de déterminer qu'une distance de 200 nm permet l'apparition d'une plage de tension d'ajustement de V_G de 6 mV, ce qui est suffisamment large pour les mesures électriques. Finalement, les effets des tensions V_{DS} et V_G du détecteur ont été étudiés en simulation. La tension drain/source doit se situer entre $\pm e/C_\Sigma$ et peut être ajustée afin d'augmenter la plage de tension de grille du détecteur.

6.1.2 Fabrication nanodamascène

La fabrication de transistors monoélectroniques pour l'étude de la détection de charge a été effectuée selon le procédé nanodamascène, décrit au chapitre 3, incluant les ajouts de lithographie hybride et de grille auto-alignée. Les résultats de fabrication du chapitre 5 présentent le design conçu se matérialiser en suivant les étapes de fabrication du procédé nanodamascène. De façon générale, les dimensions obtenues expérimentalement sont très près des valeurs de conception.

D'autre part, des modifications ont été apportées au design initial lors de la fabrication. D'abord, afin de garantir un couplage entre les deux transistors et d'augmenter les chances d'observer la détection de charge en pratique, la distance D_C a été diminuée jusqu'à une valeur de 75 nm. En dessous de cette valeur, le risque de pincement entre les deux transistors, dû à la proximité des doses linéaires, est considéré important. Finalement, afin d'augmenter la qualité des jonctions tunnel et le courant I_{DS} des SET, les jonctions tunnel, formées par plasma d'oxygène, possèdent une épaisseur équivalente à l'oxyde natif du titane, soit entre 1 et 2 nm. Même si cette réduction augmente de façon considérable la capacité totale, il est possible de faire ainsi puisque les mesures électriques sont effectuées à 1,5 K.

6.1.3 Mesures électriques

Les mesures électriques présentées au chapitre 5 ont été réalisées premièrement à température ambiante sur quelques transistors avant de passer à température cryogénique. Les raisons motivant ces mesures préliminaires sont de vérifier l'uniformité de l'épaisseur de titane après le polissage ainsi que de confirmer que les SET fabriqués sont conducteurs. Les épaisseurs de titane extraite des mesures de nanofils des échantillons H028C-E sont conformes aux temps de polissage. On observe aussi qu'une légère différence d'épaisseur

est mesurable selon la position des cellules de l'échantillon, ce qui n'est pas problématique pour le fonctionnement des SET. Tel que prévu, les mesures électriques des SET ne présentent pas de blocage de Coulomb à température ambiante, principalement en raison de la faible épaisseur des jonctions tunnel (C_{Σ} élevé). Par contre, leur comportement semblable à des nanofils permet de conclure qu'il n'y a pas de problème de conduction électrique, par exemple une coupure au niveau des jonctions UV et EBL ou bien l'arrachement de l'îlot lors du CMP. Finalement, les mesures d'épaisseurs ont permis de préciser les valeurs prévues des paramètres des SET pour les mesures cryogéniques.

Du côté des mesures électriques cryogéniques, beaucoup de SET ont présenté des comportements semblables au blocage de Coulomb. Par contre, l'énergie de charge extraite des courbes $I_{DS}-V_{DS}$ est beaucoup trop élevée, soit de plusieurs centaines de meV, et aucun effet de grille n'a été mesuré. Les raisons de ces défaillances peuvent être multiples. D'abord, l'inefficacité de la grille latérale peut être causée par un dépôt de titane ou un polissage non uniforme, diminuant de beaucoup la capacité de grille. Aussi, le titane étant un matériau réactif à l'oxygène, la taille de l'îlot peut se retrouver réduite en raison de son oxydation avec l'air ou le SiO_2 , ce qui affaiblit le levier de grille et augmente l'énergie de charge.

Malgré le dysfonctionnement de plusieurs dispositifs, la caractérisation à basse température a permis l'observation d'un effet de grille sur l'échantillon H028D-C4-SET#2, rendant possible la mesure de diamants de Coulomb. D'abord, l'énergie de charge mesurée de 10 meV est du même ordre de grandeur que celle prévue. Les résultats en température montrent ensuite que la température d'opération maximale mesurée, d'approximativement 10 K, corrobore avec celle calculée à partir de l'énergie de charge, soit 9,3 K. Cependant, la grille latérale, même si elle peut moduler le blocage de Coulomb, est inefficace en raison de sa très faible capacité et de ses fuites de courant. La mesure d'un diamant complet n'a donc pas été possible avec cette grille. En appliquant V_G aux électrodes source/drain du SET#1, celui-ci se situant à 68 nm de l'îlot, il a été possible d'augmenter l'effet de grille, ce qui a permis de réduire de façon significative la largeur du diamant. À l'exception de la faible capacité entre l'îlot et le SET #1, tous les paramètres du SET extraits du diamant sont en accord avec les mesures d'épaisseur de titane extraite des nanofils ainsi que les dimensions mesurées par AFM. Les résultats de ces mesures montrent aussi que l'épaisseur d'oxyde des jonctions tunnel est de 1,4 nm, ce qui est en accord avec le temps d'oxydation des jonctions. Aussi, les deux mesures de diamant de Coulomb, utilisant la grille latérale et le SET #1, permettent de démontrer que le problème de couplage est causé par une faible surface de couplage.

La détection de charge n'ayant pas pu être mesurée électriquement en raison du manque de dispositifs fonctionnels, la modélisation du diamant mesuré a permis de simuler la détection de charge sur un système de deux SET couplés identiques à H028D-C4-SET#2. Les résultats de simulations démontrent qu'une détection de charge avec une surface de couplage idéale est possible jusqu'à une distance de 500 nm. Cependant, avec les faibles capacités de grilles actuelles, les simulations permettent de conclure que la détection de charge n'aurait pas pu être observée expérimentalement.

6.2 Travaux futurs

Beaucoup de problèmes rencontrés au cours de ce projet peuvent être résolus par des études présentement en cours dans le groupe de recherche. Des résultats encourageants de grilles de surfaces (*top-gates*) sur SET en silicium ont permis d'augmenter considérablement l'effet de grille comparativement au couplage latéral. Aussi, afin de pallier au problème de réactivité du titane avec l'oxygène, un procédé de passivation utilisant du nitrure de silicium a été élaboré et des mesures de vieillissement de nanofils ont démontré que leur résistivité demeure inchangée avec le temps. Enfin, l'avenue du *atomic layer deposition* (ALD) est présentement explorée afin de mieux contrôler la formation des jonctions tunnel.

Une autre méthode pouvant augmenter le couplage de grille est celle de concevoir l'îlot du SET de manière à ce qu'il chevauche la grille latérale, tel qu'utilisé par Lafarge *et al.*. Cette méthode augmente significativement la capacité totale de l'îlot, mais n'est pas contraignante lorsque la caractérisation est effectuée à température cryogénique. Finalement, le titane représente un candidat tout à fait dédié pour la fabrication de SET par procédé nanodamascène en raison de sa facilité d'oxydation, de sa bonne sélectivité lors du polissage et de sa barrière d'oxyde idéale. Cependant, ce métal étant réactif avec son environnement, il est très difficile de démontrer expérimentalement le fonctionnement du transistor monoélectronique. Si la passivation au nitrure ne parvient pas à enrayer ce problème, de futures études devront se pencher sur un matériau de remplacement, pouvant éventuellement prendre la place du titane en tant que matériau d'îlot.

ANNEXE A

TECHNIQUES DE FABRICATION

A.1 Photolithographie

Tel que mentionné précédemment, la photolithographie est une méthode de fabrication utilisée à l'étape de définition des contacts et des chemins d'amenée. Le but de ce procédé est de protéger des zones spécifiques d'un substrat durant les étapes subséquentes d'un procédé, par exemple la gravure plasma, en utilisant une résine chimique photosensible. Ce procédé comporte généralement les étapes suivantes :

- **Déshydratation** : Cette étape vise à éliminer, par recuit thermique, toute humidité pouvant nuire à l'adhésion de la résine à la surface du substrat. Elle peut être réalisée dans un four à étuvage ou sur une plaque chauffante.
- **Étalement** : Ceci consiste à faire tourner l'échantillon à une vitesse de quelques milliers de RPM afin d'étaler la résine le plus uniformément possible. Le contrôle de l'épaisseur de résine, généralement de quelques centaines de nanomètres à 1 μm , réside sur trois principaux facteurs : la chimie de la résine (viscosité, rapport de dilution), la vitesse de rotation et le temps de rotation. Après l'étalement, un recuit sur plaque chauffante est nécessaire afin d'évaporer les solvants présents dans la résine. Dépendamment du type de résine et de matériau de substrat, un promoteur d'adhésion, tel que le Hexaméthylsilazane (HMDS), peut être utilisé avant l'étalement afin de rendre la surface légèrement hydrophobe.

Il arrive que l'épaisseur de résine soit plus importante sur le bord de l'échantillon, ce qui nuit au bon contact entre celui-ci et le photomasque lors de l'exposition. Utiliser un photomasque EBR (*Edge Bead Removal*), afin de retirer le contour plus épais, élimine ce problème.

- **Exposition** : Cette étape consiste à exposer aux rayons UV la résine non protégée par les motifs de chrome du photomasque. Cette lumière ultraviolette est produite par une lampe au mercure possédant un spectre d'émission entre 350 nm et 450 nm. Cette exposition engendre des changements chimiques dans la résine dépendamment de sa polarité : pour une résine positive, les liens polymères sont dissous tandis que pour la négative, l'exposition aux UV favorise la polymérisation. Un contrôle optimal de l'énergie et de la durée de l'exposition est nécessaire afin d'obtenir la résolution désirée.
- **Développement** : Suite aux expositions aux UV, deux comportements sont possibles en fonction du type de résine choisi. La résine positive, devenue soluble au développeur alcalin, est retirée aux endroits où il y a eu exposition de rayons ultraviolets, tandis que la négative, polymérisée grâce aux UV, demeure aux endroits où

il y a eu exposition. Par la suite, une étape de *descum* est souvent nécessaire afin d'éviter des problèmes de résidus de résine pouvant créer du micromasquage.

Le procédé de photolithographie, dans le cas où un soulèvement est effectué, est illustré à la figure A.1. À titre explicatif, la photorésine positive, modifiée chimiquement par les rayons UV, et la résine à soulèvement LOR (*lift-off resist*), insensible à ces rayons, sont utilisées pour former la double couche illustrée à la figure A.1a. Le procédé de soulèvement peut aussi être effectué par électrolithographie en utilisant des doubles couches d'électrorésines. La figure A.1b illustre le profil des résines après leur développement. Les UV n'ayant réagi qu'avec la photorésine, celle-ci se retire au cours du développement permettant à la solution de développement d'atteindre la LOR. Cette résine se dissolvant plus rapidement que la photorésine, ceci créer une gravure sous-jacente (*undercut*) permettant d'isoler une partie du matériau déposé (figure A.1c). Finalement, la figure A.1d illustre le retrait de la double couche de résine à l'aide d'un solvant, emportant avec elle le matériau déposé. Seulement le matériau présent sur la surface du substrat demeure en place.




Figure A.1 Illustration du procédé de soulèvement : a) exposition aux UV b) développement et formation de la gravure sous-jacente c) dépôt du matériau d) retrait de la résine et du matériau.

A.2 Électrolithographie

Une seconde méthode de lithographie est utilisée dans le procédé, soit l'électrolithographie. Tout comme la photolithographie, ce procédé requiert l'utilisation de résines, ce qui inclue donc les étapes de déshydratation, d'étalement, d'exposition et de développement mentionnées précédemment. Cependant, les rayons UV sont remplacés par un faisceau d'électrons, qui avec les bons paramètres focaux, peut atteindre un diamètre de quelques

nanomètres. L'électrolithographie n'utilisant pas de masque, la vitesse d'écriture s'avère beaucoup plus faible que la photolithographie puisque l'écriture s'effectue un pixel à la fois. Les résines utilisées sont donc sensibles à la dose d'électrons (C) apportée par ce faisceau. La résolution résultante est dépendante de deux facteurs, soit de l'épaisseur de l'électrorésine ainsi que de la tension d'accélération du faisceau (kV). Une faible épaisseur de résine ainsi qu'une tension élevée permettent d'atteindre de fines résolutions.

Les équations suivantes résument les différents facteurs qui influencent les trois types de doses possibles, soient de surface D_S , de ligne D_L et de point D_P . Les variables D_{CC} et D_{LL} sont respectivement les distances centre-à-centre et ligne-à-ligne illustrées à la figure A.2. La quantité d'électrons est obtenue par la multiplication du courant de faisceau I_B par le temps d'exposition T_E .

$$D_P = I_B T_E \quad (A.1)$$

$$D_L = \frac{I_B T_E}{D_{CC}} \quad (A.2)$$

$$D_S = \frac{I_B T_E}{D_{CC} D_{LL}} \quad (A.3)$$




Figure A.2 Écriture par faisceau d'électrons de dose linéaire et surfacique [21].

La figure A.2 illustre l'écriture par faisceau d'électrons d'une dose linéaire et surfacique. Les flèches bleues indiquent la direction de balayage du faisceau. Pour les doses surfaciques, deux types de balayage sont possibles : en serpentín (plus rapide) ou ligne par ligne.

A.3 Gravure plasma

La méthode de gravure sèche employée dans le procédé est la gravure plasma. Elle est préconisée à la gravure humide pour la formation des contacts, des chemins d'amenée et des tranchées, puisque qu'elle permet une très grande reproductibilité et des profils possédant de grands rapports d'aspect. En effet, la gravure humide lorsqu'elle est anisotrope, est

influencée par l'orientation cristalline du matériau, tandis que la gravure plasma, de par sa directionnalité perpendiculaire au substrat, permet de créer des tranchées aux parois verticales, tel qu'illustré à la figure suivante :




Figure A.3 Profils de gravure anisotropes a) gravure humide b) gravure sèche (plasma).

La gravure plasma est effectuée dans une chambre sous vide où les molécules de gaz précurseurs sont excitées par un champ magnétique alternatif. Les gaz introduits dans la chambre sont choisis spécifiquement en fonction du type de matériau à graver. Pour la gravure de l'oxyde de silicium nécessaire au projet, le gaz utilisé est le C_4F_8 puisqu'il possède une bonne sélectivité avec le silicium, tout comme le CHF_3 et le C_2F_6 . L'excitation des molécules de gaz crée un plasma composé de molécules ionisées. Ces molécules à polarité positive se dirigent par la suite perpendiculairement à l'échantillon, situé sur une électrode polarisée négativement, bombardant ainsi sa surface. Ce phénomène constitue la partie physique de la gravure. D'autre part, une partie de la gravure est de nature chimique. En effet, des molécules non ionisées interagissent avec la surface de l'échantillon et sont évacuées par le débit de gaz de la chambre.

A.4 Polissage chimico-mécanique

Le procédé de polissage chimico-mécanique est illustré à la figure 2.10 du chapitre 2. Le CMP est utilisé à la fin du procédé nanodamascène dans le but de retirer et d'amincir la couche de titane déposée pour le remplissage des tranchées de SiO_2 . Cette technique peut aussi être employée dans l'industrie pour retirer des matériaux résistants à la gravure et pour la planarisation topographique. Le polissage résultant dépend de deux types de mécanismes, soit physique et chimique. Les facteurs entrant dans la physique du polissage sont la pression sur l'échantillon, la dureté de tapis utilisé, la vitesse de rotation et la topographie même de l'échantillon. Du côté chimique, le procédé de polissage CMP requiert l'utilisation d'une pâte (*slurry*) pouvant jouer sur le polissage de certains matériaux présents sur la surface de l'échantillon. Aussi, cette pâte contient des nanobilles de silice abrasives venant contribuer au polissage. En ajustant les paramètres mécaniques ainsi que le pH de la pâte, il est possible de contrôler la sélectivité du polissage sur des échantillons avec plusieurs matériaux, par exemple l'oxyde de silicium et le titane dans la fabrication de SET.

ANNEXE B

PROCÉDÉ COMPLET H028D

Type	Détail	Note
Photolithographie > Exposition	Aligneuse : OAI 806 Intensité : 15 (mW/cm2) Format du masque : 5 po #SSE du photomasque : G817 Alignement : non Mode de contact : Dur Durée d'exposition : 15 sec	Exposition EBR
Photolithographie > Développement de résine	Le développeur : MF319 Durée (s) : 2 x 15 sec Température : T.P. La méthode : immersion	Développement EBR
Photolithographie > Exposition	Aligneuse : OAI 806 Intensité : 15 (mW/cm2) Format du masque : 5 po #SSE du photomasque : G641 Alignement : non Mode de contact : DurF Durée d'exposition : 2.4 sec	
Photolithographie > Développement de résine	Le développeur : MF319 Durée (s) : 2 x 15 sec Température : T.P. La méthode : immersion	
AOE-STS	Num STS : AOE2331-2 Durée : 00:00:30 Profondeur visée : descum	Descum
AOE-STS	Num STS : AOE2338-2 Durée : 00:01:00 Profondeur visée : 60 nm	Gravure 60 nm contacts et chemins d'amenée
Nettoyage chimique en bancs humides	Remover 1165 Température : 70°C Durée : 15 min	
Nettoyage aux solvants	1) Acétone : 5 min 2) IPA : 5 min 3) Rincage eau déionisée/séchage azote	
Plasma O2 Plasmaline	Puissance utilisée = 100 W Durée du plasma = 5 minutes	
Profilométrie	ASH : 61.87nm	

Électrolithographie > Étalement de résine	Étalement de résine Vitesse (rpm) : 5000 Durée (s) : 30s Étaleuse : Polos 8 Type : ZEP dr2.4	Déshydratation plaque chauffante 5 min 180°C
Électrolithographie > Recuit de résine	T (°C) : 180 Durée : 30s Méthode : Plaque chauffante	
Électrolithographie > Exposition	Microscope : FIB Tension (kV) : 20 Distance de travail(mm): 4.2 Diaphragme(µm): 7.5 Courant de faisceau (pA): 21.3 Mag : 1000 Dose : 20nC/cm dies 1-2, 12nC/cm dies 3-6 Nom(s) de fichier NPGS : EBL1_NKMv3_DSET-D3_ALIGN Dies A-C-E EBL1_NKMv3_DSET-B3_ALIGN Dies B-D-E Nom(s) de fichier DesignCad : DSET_NKMOV3-B3_MA-N. DSET_NKMOV3-D3_MA-N	EBL1 exposition dies A à F
Électrolithographie > Développement de résine	Le développeur : O-xylène Durée (s) : 75s Température : TP La méthode : immersion Rincage MIBK Durée: 15s	
Étuves	Température : 125°C Durée : 30min	
AOE-ST5	Num STS : AOE2419-1 Durée : 00:00:22 Profondeur visée : 20 nm	Gravure 20 nm tranchées
Nettoyage aux solvants	1) Remover 1165 : 30min à 70°C 2) Acétone : 5 min 3) IPA : 5 min 4) Rincage eau D.I. 5min / séchage azote	
Plasma O2 Plasmaline	Puissance utilisée = 100 W Durée du plasma = 5 minutes	
Caractérisation SEM	Durée : 2h	Observation de la gravure dies A à F
Nettoyage aux solvants	1) Acétone : 5 min 2) IPA : 5 min 3) Eau D.I. : 5min + rincage robinet	
Plasma O2 Plasmaline	Puissance utilisée = 100 W Durée du plasma = 5 minutes	
Autre électrolithographie	Déshydratation plaque chauffante Durée : 5min Température : 180°C	

Électrolithographie > Étalement + recuit de résine	<p>Étalement de résine Vitesse (rpm) : 5000 Durée (s) : 30sec Étaleuse : Polos 8 Type : ZEP2.4 Recuit de résine T (°C) : 180 Durée : 5 min Méthode : Plaque chauffante</p>	
Ellipsométrie	<p>Modèle : ZEP on SiO2 MSE : 2.433 Épaisseur #1 : 1 nm Épaisseur #2 : 148.7 nm Épaisseur #3 : 83.73 nm</p>	<p>#1 = Oxyde natif #2 = SiO2 #3 = ZEP</p>
Électrolithographie > Exposition	<p>Microscope : FIB Tension (kV) : 20 Distance de travail (mm) : 4.2 Diaphragme (µm) : 7.5 Courant de faisceau (pA) : 21.3 Mag : 1000 Dose : 0.12nC/cm critique, 0.3nC/cm dum Ligne, 50uC/cm2 Nom(s) de fichier NPGS : EBL1_NKMv3_DSET-B3_ALIGN.RF6 (die G -I), EBL1_NKMv3_DSET-D3_ALIGN.RF6 (die H) Nom(s) de fichier DesignCad : DSET_NKMV3-B3_MA-N.DC2, DSET_NKMV3-B3_MA-N.DC2</p>	EBL1 exposition dies G à I
Électrolithographie > Développement de résine	<p>Le développeur : O-xylene Durée (s) : 75s Température : TP La méthode : immersion Rincage MIBK Durée: 15s</p>	Rincage M.I.B.K. Durée : 15 sec
Étuves	Température : 125°C Durée : 30min	
AOE-STS	<p>Num STS : AOE2434-1 Durée : 00:00:22 Profondeur visée : 20 nm</p>	
Nettoyage aux solvants	<p>1) Remover 1165, 30min, 70°C 2) Acétone : 5 min 3) IPA : 5 min 4) Rincage eau D.I. 5min /séchage azote</p>	
Plasma O2 Plasmaleine	<p>Puissance utilisée = 100 W Durée du plasma = 5 minutes</p>	
Découpage	<p>Nature du substrat :Si Dimension :10x10 (mm) Épaisseur lame :40 Vitesse de découpe :5 (mm/s) Nombre d'alignement : 2</p>	si-3343

Nettoyage chimique en bancs humides	Acétone + ultrasons : 2min Remover 1165 : 30min, 70°C Acétone : 5min IPA : 5min Rincage eau D.L. : 5min Séchage azote	
Plasma O2 Plasmale	Puissance utilisée = 100 W Durée du plasma = 5 minutes	
Autre électrolithographie	Déshydratation plaque chauffante Durée: 5min Température : 180°C	
Électrolithographie > Étalement + recuit de résine	Étalement de résine Vitesse (rpm) : 3000 Durée (s) : 30s Étaleuse : Polos 8 Type : PMMA 4% LMW Recuit de résine T (°C) : 180 Durée : 3min Méthode : Plaque chauffante	
Électrolithographie > Étalement + recuit de résine	Étalement de résine Vitesse (rpm) : 5000 Durée (s) : 30s Étaleuse : Polos 8 Type : PMMA 3% HMW Recuit de résine T (°C) : 180 Durée : 3min Méthode : Plaque chauffante	
Électrolithographie > Exposition	Microscope : FIB Tension (kV) : 20 Distance de travail (nm) : 4.3 Diaphragme (µm) : 7.5 Courant de faisceau (pA) : 21.3 Mag : 1650 Dcc (nm) : 1.99 Dose : 0.7nC/cm lignes, 150uC/cm ² area Nom(s) de fichier NPGS : EBL2_NKMv3_DSET-D3 Nom(s) de fichier DesignCad : DSET_NKMv3_D3	EBL2 formation des flots
Électrolithographie > Développement de résine	Le développeur : IPA-H2O 9:1 Durée (s) : 60s Température : TP La méthode : immersion	
Plasma O2 Plasmale	Puissance utilisée = 50 W Durée du plasma = 3s	Descum PMMA
Dépôt e-beam Intelvac (salles propres)	Couche N°1 cible : Ti Taux de dépôt : 5 A/s épaisseur visée : 20 nm	Dépôt évap. Titane pour flot
Photolithographie > Soulèvement	Le solvant : Remover 1165 Durée (s) : 2min30s Température : 70°C Ultrasons : 15s	

Nettoyage aux solvants	1) Acétone : 5 min 2) IPA : 5 min 3) Rinçage eau D.I. 3min / séchage azote	
Gravure Humide	Dip HF dilué 50:1 durée : 3 sec Rinçage eau D.I. + azote	Décapage HF avant oxydation jonctions tunnel
Plasma O2 Plasmale	Puissance utilisée = 50 W Durée du plasma = 15 sec	Oxydation jonctions tunnel
Pulvérisation cathodique SPT320	Cible : T1 Durée : 3:31.66 hh:mm Épaisseur visée : 150 nm Puissance : 60 Pression : 2.5 Mode :RF Gaz : Argon Debit : 15 Hauteur de la tige : standard	Dépôt blanket titane prédep. 30min****+10min*** avec cache
Polissage CMP	Pad de polissage = IC1000 Slurry = Silica 50 nm Poids = 350 gr Durée = 485 sec.	Recette : 100MM S 350GR 60P/50T Slurry : silica 50nm + IPA(1:1) Tête : P3/R3 Pad : IC1000 Polissage -> 4x100 + 60 + 25 = 485s à chaque coup de CMP, l'échantillon est tourné de 180D Polissage basé sur le dégagement des structures tests type C3 (cellule à Marc)
Étuves	Température : 125°C Durée : 30min	
Photolithographie > Étalement de résine	Étalement de résine Vitesse (rpm) : 3000 Durée (s) : 30s Étaleuse : Polos 6 Type : HMDS	Dépôt dynamique 500RPM
Photolithographie > Étalement + recuit de résine	Étalement de résine Vitesse (rpm) : 3000 Durée (s) : 30s Étaleuse : Polos 6 Type : LOR3A Recuit de résine T (°C) : 150 Durée : 5min Méthode : Plaque chauffante	

Photolithographie > Étalement + recuit de résine	Étalement de résine Vitesse (rpm) : 5000 Durée (s) : 30s Étaleuse : Polos 6 Type : S1805 Recuit de résine T (°C) : 115 Durée : 1min Méthode : Plaque chauffante	
Photolithographie > Exposition	Aligneuse : OAI 200 Intensité : 15 (mW/cm2) Format du masque : 4 po #SSE du photomasque : H065 Alignement : oui Mode de contact : Dur Durée d'exposition : 4s	Photolithographie pour formation de pads
Photolithographie > Développement de résine	Le développeur : MF319 Durée (s) : 1x20s+4x30s (puddle quintuple) Température : TP La méthode : immersion	
Plasma O2 Plasmale	Puissance utilisée = 75 W Durée du plasma = 15 s	Descum
Gravure par faisceau d'ions Intelvac (salles propres)	Matériau gravé : Si/Ti Courant Keeper (mA) : 1500 Courant Bias (mA) : 2000 Courant Discharge (mA) : 2000 Gaz utilisé : Ar Débit Source (sccm) : 10 Débit Hces (sccm) : 6 Durée de gravure : 15 min	Décapage Argon pour graver l'oxyde de titane pouvant s'être formé sur les pads en Ti. À froid peut créer des barrières tunnel.
Dépôt e-beam Intelvac (salles propres)	Couche N°1 : cible : Cr taux de dépôt : 0.5 A/s épaisseur visée : 5 nm Couche N°2 : cible : Au taux de dépôt : 3 A/s épaisseur visée : 200 nm	Dépôt pad Cr/Au pression avant dépôt 2.5×10^{-7} Torr
Photolithographie > Soulèvement	Le solvant : Remover 1165 Durée (s) : 60 min Température : 70°C Ultrasons : 15s	
Microsoudure	Mode: Wedge Fil: ALU 25 µm	

LISTE DES RÉFÉRENCES

- [1] Averin, D. et Likharev, K. (1991). Single-electronics : Correlated transfer of single electrons and Cooper pairs in small tunnel junctions. Dans Altshuler, B., Lee, P. et Webb, R., *Mesoscopic Phenomena in Solids*, amsterdam édition. Elsevier, p. 173–271.
- [2] Averin, D. V. et Likharev, K. K. (1986). Coulomb blockade of single-electron tunneling, and coherent oscillations in small tunnel junctions. *Journal of Low Temperature Physics*, volume 62, numéro 3-4, p. 345–373.
- [3] Berman, D. (1997). Single-electron transistor as a charge sensor for semiconductor applications. *Journal of Vacuum Science & Technology B : Microelectronics and Nanometer Structures*, volume 15, numéro 6, p. 2844.
- [4] Brink, a. M. V. D. (2002). Quantum-efficient charge detection using a single-electron transistor. *Europhysics Letters (EPL)*, volume 58, numéro 4, p. 562–568.
- [5] Buehler, T., Brenner, R. et Reilly, D. (2002). Single-electron transistor architectures for charge motion detection in solid-state quantum computer devices. *Smart materials and structures*, volume 749.
- [6] Buehler, T. M., Reilly, D. J., Starrett, R. P., Greentree, A. D., Hamilton, a. R., Dzurak, a. S. et Clark, R. G. (2005). Single-shot readout with the radio-frequency single-electron transistor in the presence of charge noise. *Applied Physics Letters*, volume 86, numéro 14, p. 143117.
- [7] Deshpand, V., Barraud, S., Jehl, X., Wacquez, R., Vinet, R., Coquand, R., Roche, B., Voisin, B., Triozon, F., Vizioz, C., Tosti, L., Previtali, B., Perreau, P., Poiroux, T., Sanquer, M. et Faynot, O. (2013). Scaling of Trigate nanowire (NW) MOSFETs to sub-7 nm width : 300 K transition to Single Electron Transistor. *Solid-State Electronics*.
- [8] Dolan, C. (1977). Offset masks for lift-off photoprocessing. *Applied Physics Letters*, volume 31, numéro 5, p. 337–339.
- [9] Droulers, G., Beaumont, A., Beauvais, J. et Drouin, D. (2011). Spectroscopic ellipsometry on thin titanium oxide layers grown on titanium by plasma oxidation. *Journal of Vacuum Science and Technology B*, volume 29, numéro 2.
- [10] Dubuc, C. (2008). *Étude et fabrication de transistors mono-électroniques à température d'opération étendue*. Thèse de doctorat, Université de Sherbrooke, 126 p.
- [11] Dubuc, C., Beauvais, J. et Drouin, D. (2007). Single-electron transistors with wide operating temperature range. *Applied Physics Letters*, volume 90, numéro 11, p. 113104.
- [12] Dubuc, C., Beauvais, J. et Drouin, D. (2008). A Nanodamascene Process for Advanced Single-Electron Transistor Fabrication. *IEEE Transactions on Nanotechnology*, volume 7, numéro 1, p. 68–73.

- [13] Ecoffey, S., Morissette, J., Jedidi, N., Guilmain, M., Nauenheim, C. et Drouin, D. (2011). Ultrathin titanium passive devices fabrication. *11th IEEE International Conference on Nanotechnology*, volume 2, p. 1689–1692.
- [14] Elzerman, J., Hanson, R., van Beveren, L., Witkamp, B., Vandersypen, L. et Kouwenhoven, L. (2004). Single-shot read-out of an individual electron spin in a quantum dot. *Nature*, volume 430, numéro July, p. 431–435.
- [15] Field, M., Smith, C., Pepper, M., Ritchie, D., Frost, J., Jones, G. et Hasko, D. (1993). Measurement of Coulomb Blockade with a Noninvasive Voltage Probe. *Physical Review Letters*, volume 70, p. 1311–1314.
- [16] Franssila, S. (2010). *Introduction to Microfabrication, Second Edition*. John Wiley and Sons.
- [17] Fulton, T. et Dolan, G. (1987). Observation of single-electron charging effects in small tunnel junctions. *Physical review letters*, volume 59, numéro 1, p. 109–112.
- [18] Hadley, P., Lientschnig, G. et Lai, M.-J. (2003). Single-electron transistors. *Conferences Series- Institute of Physics*, volume 174, p. 125–132.
- [19] Houten, H. et Beenakker, C. (1996). Quantum Point Contacts. *Physics Today*, volume 49, numéro 7, p. 22–27.
- [20] International Technology Roadmap of Semiconductors (ITRS) (2009). Emerging Research Reviews - 2009 Edition.
- [21] JC Naby Lithography Systems (2002). User's Manual for NPGS v8 & v9.
- [22] Lafarge, P., Pothier, H., Williams, E., Esteve, D., Urbina, C. et Devoret, M. (1991). Direct observation of macroscopic charge quantization. *Physic B Condensed Matter*, volume 85, numéro 3, p. 327–332.
- [23] Likharev, K. (1988). Correlated discrete transfer of single electrons in ultrasmall tunnel junctions. *IBM J. Res. Develop.*, volume 32, numéro 1, p. 144–158.
- [24] Likharev, K. (1999). Single-electron devices and their applications. *Proceedings of the IEEE*, volume 87, numéro 4, p. 606–632.
- [25] Moore, G. E. (2006). Cramming more components onto integrated circuits, Reprinted from *Electronics*, volume 38, number 8, April 19, 1965, pp.114 ff. *IEEE Solid-State Circuits Newsletter*, volume 20, numéro 3, p. 33–35.
- [26] Morello, A., Pla, J. J., Zwanenburg, F. a., Chan, K. W., Tan, K. Y., Huebl, H., Mottonen, M., Nugroho, C. D., Yang, C., van Donkelaar, J. a., Alves, A. D. C., Jamieson, D. N., Escott, C. C., Hollenberg, L. C. L., Clark, R. G. et Dzurak, A. S. (2010). Single-shot readout of an electron spin in silicon. *Nature*, volume 467, numéro 7316, p. 687–91.
- [27] Morissette, J.-F. (2010). *Fabrication par lithographie hybride et procédé damascène de transistors monoélectroniques à grilles auto-alignée*. Mémoire de maîtrise, Université de Sherbrooke, 102 p.

- [28] Pioro-Ladrière, M. (2005). *Étude par spectroscopie de Coulomb de points quantiques latéraux individuels et couplés*. Thèse de doctorat, Université de Sherbrooke, 211 p.
- [29] Reilly, D. J., Marcus, C. M., Hanson, M. P. et Gossard, a. C. (2007). Fast single-charge sensing with a rf quantum point contact. *Applied Physics Letters*, volume 91, numéro 16, p. 162101.
- [30] Schoelkopf, R., Wahlgren, P., Kozhevnikov, A., Delsing, P. et Prober, D. (1998). The radio-frequency single-electron transistor (RF-SET) : A fast and ultrasensitive electrometer. *Science (New York, N.Y.)*, volume 280, numéro 5367, p. 1238–42.
- [31] Shin, S. J., Jung, C. S., Park, B. J., Yoon, T. K., Lee, J. J., Kim, S. J., Choi, J. B., Takahashi, Y. et Hasko, D. G. (2010). Si-based ultrasmall multiswitching single-electron transistor operating at room-temperature. *Applied Physics Letters*, volume 97.
- [32] Wasshuber, C., Kosina, H. et Selberherr, S. (1997). SIMON - A Simulator for Single-Electron Tunnel Devices and Circuits. *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, volume 16, numéro 9, p. 937.
- [33] Yano, K., Ishii, T., Hashimoto, T., Kobayashi, T., Murai, F. et Seki, K. (1994). Room-temperature single-electron memory. *IEEE Transactions on Electron Devices*, volume 41, numéro 9, p. 1628–1638.
- [34] Zimmerli, G., Eiles, T., Kautz, R. et Martinis, J. (1992). Noise in the Coulomb blockade electrometer. *Applied physics letters*, volume 61, numéro 2, p. 237–239.

