# パイプライン方式サイクリック A/D 変換器における高精度化の 研究

A research on high precision conversion in pipeline cyclic  $\mathrm{A}/\mathrm{D}$ 

converter

電気電子情報通信工学専攻 森川 逸太

Hayata Morikawa

## 1 はじめに

現在プロセス微細化に伴いパイプライン A/D 変換 器よりも逐次比較型 (SAR)A/D 変換器が汎用的に用い られてる。そこで我々の研究室では高精度かつ小面積を 実現できるパイプラインアーキテクチャを用いた 14bit 精度のサイクリック A/D 変換器を設計した。本研究で は設計した A/D 変換器を実測し、その評価を行うこと でより高い精度を達成するために回路を解析すること を目的とする。

## 2 サイクリック A/D 変換器の構成

図1にサイクリック A/D 変換器のブロック図を示す。 アナログ部では、1.5 bit のディジタルコードの出力と ディジタル判定結果と入力信号の誤差を2倍化した信 号を次段へ出力する機能を持つビットブロック回路のサ イクルをn回繰り返すことで、n bit 精度の A/D 変換を 実現する。ビットブロック回路に要求される速度は全体 の出力 bit 数×サンプリング周波数となる。同一のビッ トブロック回路を使い回して変換を行うため、サイク リック A/D 変換器は小面積で高精度な特性を実現する ことができる。図2にビットブロック回路の構成を示 す。スイッチ、キャパシタ、オペアンプから成るスイッ チトキャパシタ回路で構成される。サンプルモードで2 つのキャパシタに入力電圧を充電し、ホールドモードで 片方のキャパシタをオペアンプの帰還路に接続し、もう 片方のキャパシタを基準電圧に接続することで信号の二 倍処理を行う。このときの理想的な入出力特性は式(1) で表される。

$$V_{out} = 2V_{in} - V_{da} \tag{1}$$

3 オペアンプの構成

まずオペアンプの直流利得の目標値の算出を行う。図 3 にビットブロック回路の模式図を示す。



図 1: サイクリック A/D 変換器



図 2: ビットブロック回路の構成

オペアンプが有限の利得Gを持つとするとビットブ ロックの入出力特性の式は

$$V_{out} = \frac{2}{1 + \frac{2}{G}} V_{in} - \frac{1}{1 + \frac{2}{G}} V_{da}$$
(2)

となり静的誤差を生む。ここで誤差が nbit 精度以内に 収まる為の条件は $G > 2^{n+2}$ となり、14bit 精度に収束 する為の条件はG > 96dBと求まる。

オペアンプの帯域幅はビットブロック出力の収束時間 に関係し、動的誤差を左右する。ビットブロックの出力



図 3: ビットブロック回路の模式図

電圧が nbit 精度に収束する為の時間 t の式は

$$t > \frac{(n+1)\ln 2}{\beta\omega_u} \tag{3}$$

で表される。 $\beta$  はホールドモードにおけるオペアンプ の帰還率であり、 $\omega_u = 2\pi f_u$  で  $f_u$  はオペアンプの 利得が1倍になる周波数であるユニティゲイン周波数 を表す。ここで、 $C_1 = C_2$  より  $\beta = 0.5$ , n=14bit, t=10nS(CLK=50MHz の半周期) で動作させるとする と、必要となるユニティゲイン周波数  $f_u$  は

$$f_u > 330MHz \tag{4}$$

と求まる。



図 4: オペアンプ回路



図 5: 周波数特性

今回用いたオペアンプの構成を図4、得られた周波数 特性を図5に示す。オペアンプを多段に縦続接続するこ とで高い利得を実現する構成となっている。設計したオ ペアンプは直流利得109dB、帯域幅435MHz、位相余 裕65度を実現した。

4 試作チップの評価

### 4.1 試作チップと測定回路

図 6 に試作したサイクリック型 A/D 変換器のチッ プ写真を示す。図 7 に A/D の AC 特性の測定回路を示 す。左中央にある回路がサイクリック型 A/D 変換器の アナログ部である。中央にアナログ電源 AVDD ライン があり、AVDD ラインを中心に対象になるようにブロッ クが配置されている。アナロググラウンド AGND ライ ンの周りにはガードリングを敷き、デジタル部からのノ イズがアナログ部に付加されないようにしてある。右側 中央と下部にあるのがクロックドライバ回路とディジタ ルコレクション回路である。アナログ部へのノイズを考 慮し、デジタル電源 DVDD としてアナログ部の電源と 分離している。 図7にA/DのAC特性の測定回路を 示す。チップ左辺では、入力信号、リファレンス電圧、 アナログ用電源、アナロググラウンドが入力される。入 力信号は信号発生器からバランを経て差動信号に変換 し、チップ内へ入力される。アナログ部のリファレンス 電圧はアナログ電源 AVDD を抵抗分圧したものを入力 する。チップ右辺では、クロックドライバの基準クロッ クと、デジタル用電源電圧、デジタルグラウンドが入力 される。下辺ではディジタルコレクション回路の出力端 子が14 ピン用意されている。これらの出力をディスク リートの DAC に入力し、その出力を FFT 処理するこ とで測定を行う。



図 6: レイアウト図



図 7: 測定回路

測定条件は、入力周波数  $f_{in} = 100$ kHz, 動作周波数 50MHz, サンプリング周波数  $f_s = 3.57$ MHz、入力フル スケール電圧  $V_{fs} = 0.8$ Vの sin 波とした。DACの出力 波形を図 8 に、その時のスペクトラムを図 9 に示す。



図 8: 出力波形

図 9: スペクトラム波形

SFDR とは基本波から最も大きい高調波のパワーを 引いたものであり、図より、3次高調波歪が最も高い歪 レベルであり SFDR は 49dB であることが分かった。

#### 4.2 DNL INL の測定

次に 8bit 精度で DNL、INL を測定した。図 10 に DNL、図 11 に INL をそれぞれ示す。



🛛 10: DNL



🗷 11: INL

DNL を見ると ± 1/4Vref 付近で誤差が大きいことか らこの付近の入力に対しミスコードなどが生じ、直線性 は悪いと言える。

## 5 評価結果の解析

#### 5.1 直線性の確認

A/D 変換器の直線性を 8bit の精度で測定を行うため に入力周波数  $f_{in} = 6.975$ kHz、動作周波数 50MHz、サ ンプリング周波数  $f_s = 3.57$ MHz、入力フルスケール電 圧 0.8V の三角波を入力した。このときの DAC の出力 波形を図 12 に示す。出力電圧  $V_{fs}$  は 2.16V である。こ の時、 $\pm 1/4$ Vref 付近に出力波形の不連続点が確認でき た。 $\pm 1/4$ Vref 付近をを拡大すると図 13 のようになり、 出力波形の不連続点は  $\delta = 22.4$ mV の電圧ギャップであ ることが分かる。 $\pm 1/4$ Vref 付近に誤差が生じ変換特性 が悪くなっていることからこの誤差をなくすためにビッ トプロック回路について解析を行った。



図 12: 出力波形

図 13: 拡大図

5.2 ビットブロック回路の解析

本研究におけるビットブロック回路の理想的な動作に ついて述べるサンプル時とホールド時のビットブロック 回路の状態を図14に示す。

サンプルモードでは入力電圧 Vinp1.3V、Vinn0.5V と Vcom0.9V の電圧差 0.4V がキャパシタにそれぞれ充電 され、オペアンプは全帰還となっている。ホールドモー ドでは片方のキャパシタがオペアンプの帰還容量とな り、もう片方のキャパシタは subDAC の出力に接続さ れそれぞれ Vrefp1.3V、Vrefn0.5V となっている。一連



図 14: ビットブロック回路の動作

の動作を式(2.6)に代入すると出力 Voutp\_bit は1.3V、 Voutn\_bit は 0.5V となり、各サイクルで全く誤差が乗 らない理想の状況では出力の時間変化は図 15 となる。



図 15: ビットブロック回路の出力の時間変化

実測において動作周波数を 5MHz とし Vinp に 1.3V、 Vinn に 0.5V 直流電圧を入力した。その時のビットブ ロックの出力波形を図 16 に示す。



図 16: 出力波形

1bit 目以降の出力値が下がっていく様子が確認でき た。このことから 1bit 目の出力がフルスケール出力さ れていない可能性があると考えられる。そこで、出力波 形がちょうどクリップするかしないかの入力電圧を加え た。そのときの入力電圧を入力のフルスケール電圧とし 出力電圧を出力のフルスケール電圧として考える。この 条件で動作周波数 5MHz とし入力 Vinp を 1.31V から 0.49V まで、Vinn を 0.49V から 1.31V まで差動入力し ビットブロック回路の 1bit 目における入出力特性を実 測で得た。理想的な入出力特性では傾きは理想的には 2 であり、式 (1) の Vin の係数にあたる。実測で得た入出 力特性は図 17 に示す。実測において、傾きを算出する と 1.96 となり理想通りの特性を得られなかった。

この実測結果で得られた傾きが実際に 1.96 であるか を検証するために理想状態から傾きが 1.96 になると仮 定するとどの程度の誤差が生じるかを求めた。傾きが 1.96 となった場合の理論式による入出力特性を図 18 に 示す。



図 17: 入出力特性



図 18: 理論式による入出力特性

± 1/4Vref での誤差 1+ 2 はフルスケール電圧を 167mV としたとき 3.34mV であった。各領域の遷移点 ではフルスケールの 1/2 の電圧で折り返すので折り返 し電圧は 83.5mV である。この理想値から誤差を引い た値が実測においても確認できれば傾きが 1.96 に落ち ているという仮定は正しいといえる。実測においてこ の遷移点での折り返し電圧を測定すると p 側出力、n 側 出力ともに 80.2mV であった。理想値から誤差を引くと 80.16mV となり実測値と理想値は 8bit 精度の測定にお いて一致した。したがって傾きは 1.96 に落ちていると いえる。

#### 6 結論

本論文ではサイクリック A/D 変換器の実測とその高 精度化についての研究を行った。以前設計された A/D 変換器を実測したところ目標とする特性を得られなかっ た。そこで原因の一つをオペアンプと仮定し、利得を大 きくするように再設計し A/D 変換器を試作した。新た に試作した A/D 変換器では ± 1/4Vref 付近での不連続 点について解析し、変換誤差が生じる原因の一つを特定 した。

#### 参考文献

 Chi-Chang Lu, "A 1.2V 10-bit 5 MS/s CMOS Cyclic ADC," 2013 IEEE International Symposium on Circuits and Systems (ISCAS2013), pp. 1986-1989, April 2013.