## A Thesis for the Degree of Ph.D. in Engineering

## Multi-layer Key-value Cache Architecture with In-NIC and In-kernel Caches

February 2019

Graduate School of Science and Technology Keio University

Yuta Tokusashi

別表 5 (3)

	主	論	文		要	ビロ	No.1		
報告番号	(甲)乙 第		号	氏《	名	î	葱差 雄太		
主 論 文 題 Multi-laye (In-NIC)	名: r Key-value Cach 及び In-kernel キ	e Architectu ヤッシュを	re with In 用いたマ	n-NIC ar アルチレ	nd In イヤ	-kernel Caches Key-value キャ	ッシュアーキテクチャ)		
(内容の要旨) データセンタでは、数十万に及ぶ計算機を収容しており、様々なサービスを顧客に提 供している。データセンタの消費電力の約半分程度をCPUと冷却システムが占めてお り、高効率なデータセンタの構築は重要な課題である。近年、ネットワークの速度が増 加している一方で、CPUの性能向上は鈍化しつある。このCPUとネットワークの速度 差は今後も拡大すると予測され、ネットワークベースアプリケーションの性能改善は CPUによって律速されると予測され、ネットワークベースアプリケーションの性能改善は CPUによって律速されると予測される。従来、コンピュータアーキテクチャの歴史で はCPUとメモリの速度差の問題に直面した際にキャッシュ階層が研究され、コンピュ ータアーキテクチャに導入されてきた。本輪設では、ネットワークベースアプリケーシ ョンを高速化するために、In-NICキャッシュとカーネル内キャッシュ(In-kernelキャ シュ)を併用するネットワークアプリケーション向けキャッシュ階層を開催にその設計手法は様々 存 在し、その設計手法の様求は重要な課題である。設計手法には、書き込みポリシー、 evictionポリシー、キャッシュの自営関係などがあり、それぞれの設計オブションをジ ミュレーションでそのキャッシミス率などについて解析した。さらに実用的な設計とし て、Key-value storeを高速化するために、パイブライン化されていない小さなコアを並 列化したIn-NICキャッシュを実装した。さらに、使用するFPGAカードには、オンチップ RAMとオンボードDRAMモジュールのつつの異なるメモリがあり、In-NICキャッシュを したキャッシュ階層を優先をした。実際にFPGAに実装し、性能を計測したところ、オ ンチップRAMにセットした場合10GbEラインレートを処理することができ、さらに低遅 延差症することができた。既存のハードウェアシステムやソフトウェアと比較して、 ICMP ベースの検出方式を用いて、FPGA 上に実装した key-value store でフローを管理 することで、DDoS mitigation を実現した。実際のインターネットトラフィックに疑似 DDoS トラフィックを混在させ実験により、本実装の有用性を示した。 、従来までは、In-NIC キャッシュおよびIn-kernel キャッシュに悩みにに研究されてきた。 素論文では、In-NIC キャッシュな力数単分子のまでした。 が論文では加くている。これを防がまれてきた。 本論文では加くている。これを防ぐために、 CMP ベースの検出方式を用いて、FPGA 上に実装の有用性を示した。 、 従来までは、In-NIC キャッシュおよびIn-kernel キャッシュを掛けた Key-value store できれてきた。 ま論文では「FPGA と実装のすい」となっためで、プリケーシステストレーション とためてきた。 のできたのできたのできた。までのの「アクシュキャッシュ」を定義のですることができた。 まをの のちょうのできたのできたのでテロートを知っため、 うくのできたのできたのできたのでできた。 またの「ローク」となりためで、 これを防ぐさたのできたのできたのできたのできたのできたのできたのできたの のが出たのできたのできたのできたのできたのできたのできたのできたのできたの またのでする。 またの「ローク」を引きためためで、 これを防ぐためできたのできたのできたのできたのできたのできたのできたの のが出たのできたのできたのできたのできたのできたのできたのできたのできたの またのできたのできたのできたのできたのできたのできたのできたのできたのできたのでき									

## **Thesis Abstract**

					No.					
Registration	■ "KOU"	□ "OTSU"	Namo	Vuta Tokucashi						
Number	No.	*Office use only	name	Tuta Tokusashi						
Thesis Title										
Multi-layer Key-value Cache Architecture with In-NIC and In-kernel Caches										
Thesis Summary										
In datacenters, e-commerce and cloud computing services are deployed for customers,										
accommodating hundreds of thousands of computers. CPUs and cooling systems take more than										
half of a datacenter's power consumption. Thus, building highly efficient datacenters is an										
important challenge. Recently, the growth of network interface speed is increasing, while the										
growth of CDU performance is leveling off. This can would be increasing continuously. That is										

growth of CPU performance is leveling off. This gap would be increasing continuously. That is, network-based applications would be CPU bound for more performance. Traditionally, cache hierarchy has been installed on computer architecture and has been studied when we faced the gap between CPU and memory. Through this thesis, we discuss cache hierarchy for network-based application, which we build caches on both NIC and network protocol stack as network datapath.

In this thesis, we explore cache hierarchy for key-value store as one of representative network-based applications. Similar to cache hierarchy on CPU, there are a variety of design options for building cache hierarchy, which is an important challenge to explore them. There are a variety of design options such as write policy, eviction policy, inclusive cache vs. non-inclusive cache and so on. We build in-NIC cache as proof of concept on a NetFPGA platform. In addition, we show the hardware-based architecture of memcached for an FPGA equipped with NIC as one of key-value store. On an FPGA card, there are two types of store region: an on-chip RAM and on-board DRAM modules. So, the architecture is used as level 0 cache with on-chip RAM and level 1 cache with on-board DRAM modules. As results, our in-NIC cache achieves full line rate throughput on 10GbE, while maintaining a low latency and better power efficiency than an existing hardware based memcached design. We show practical performance results using this NIC, compared with an existing hardware-based memcached and software. Latency, throughput and power consumption are drastically improved, compared with existing systems.

We apply in-NIC cache to distributed denial of service attack (DDoS) as a practical case, because DDoS amplification attack traffic is critically increasing. We also propose ICMP-based detection scheme to fit with key-value store. We conduct an experiment with the Internet backbone traffic and pseudo DDoS traffic and show the feasibility of implementation proposed in this thesis.

Traditionally, in-NIC cache and in-kernel cache have been separately researched. Through this thesis, we study in-NIC cache, in-kernel cache and cache hierarchy for network-based application. In case the workload has temporal locality, key-value store can be accelerated by hitting on the lower level cache with small cache capacity.