

論文審査の要旨および学識確認結果

報告番号	甲 第 号	氏 名	徳差 雄太
論文審査担当者：	主査	慶應義塾大学准教授	博士(工学) 松谷 宏紀
	副査	慶應義塾大学教授	工学博士 天野 英晴
		慶應義塾大学教授	博士(工学) 中村 修
		慶應義塾大学教授	博士(理学) 河野 健二
(論文審査の要旨)			
<p>学士(環境情報学)、修士(工学) 徳差雄太君提出の学位請求論文は、「Multi-layer Key-value Cache Architecture with In-NIC and In-kernel Caches」と題し、6章で構成されている。</p> <p>クラウドコンピューティングの普及によって、ネットワークサービスのために多数の計算サーバが收容されるデータセンタに計算負荷が集中するようになり、データセンタにおける計算処理の高効率化が求められるようになった。このための解決策の1つとしてFPGA(Field-Programmable Gate Array)のような計算アクセラレータの利用が注目されている。本論文においてもデータセンタの主要なアプリケーションの1つであるKVS(Key-Value Store)型データストアを10Gbit Ethernetインタフェースを有するFPGAボードを用いて高効率化している。このようなKVSは要求-応答型のネットワークサービスとして利用されるケースが多い。この場合、サーバ側はクライアントからの要求パケットを受信、要求されたデータをメモリから読み取り、クライアントに応答パケットとして返すという処理の流れになるため、演算に比してネットワークやメモリアクセスといった入出力(I/O)に要する負荷が高い。本論文では、このようなI/Oインテンシブなデータストア向けのキャッシュ階層を提案している。具体的には、ネットワークに近い順に、FPGAベースのNIC(Network Interface Card)、および、Linux等のOSカーネル内にキャッシュを持たせている。前者は小容量ではあるが専用回路として動作する高効率キャッシュであり、後者は前者の欠点である容量の少なさを補うために導入したカーネル内大容量ソフトウェアキャッシュである。</p> <p>1章では本論文の背景や研究目的を述べ、2章では関連研究として既存のKVSの高効率化手法をハードウェア的アプローチとソフトウェア的アプローチに分けて調査している。3章では上述のとおりNIC内キャッシュとOSカーネル内キャッシュを組み合わせたキャッシュ階層を提案している。本論文ではこれらをそれぞれLevel-1(L1)キャッシュ、L2キャッシュと呼んでいる。そのうえで従来からあるCPU-メモリ間キャッシュ階層における様々なキャッシュ構成法を本論文のL1・L2キャッシュに適用し、トレードオフを明らかにしたうえで、提案するキャッシュ階層のための設計指針を示している。4章ではFPGA内に実装されるオンチップメモリが近年大容量化していることを鑑み、3章で提案したキャッシュ階層を拡張している。具体的には、FPGA内のオンチップメモリをL0キャッシュ、NIC上のオンボードDRAMをL1キャッシュとして両者を明確に区別するようにしている。L0・L1キャッシュはFPGAベースのNICに専用回路として実現されるため、4章では両者のハードウェア実装を詳細に解説している。5章ではFPGAベースのNIC上に構築されたキャッシュシステムをDDoS(Distributed Denial of Service)攻撃の緩和のために利用する応用例を紹介している。具体的には、ネットワークを流れるパケットからフィルタすべきパケットを検出し、その特徴を記憶するために上述のFPGAベースのキャッシュシステムを利用している。最後に6章では本論文によって得られた成果と結論をまとめている。</p> <p>以上、要約すると、徳差君の博士論文は、KVSのような要求-応答型ネットワークサービスの高効率化のために、FPGA内のオンチップメモリ(L0キャッシュ)、NICボード上のオンボードDRAM(L1キャッシュ)、OSカーネル内キャッシュ(L2キャッシュ)から成るキャッシュ階層を定義し、実機およびシミュレーションによる評価を基にいくつかの設計指針を示し、その実用化に貢献した点で、工業上、工学上、寄与するところが少なくない。</p> <p>よって、本論文の著者は博士(工学)の学位を受ける資格があるものと認める。</p>			
学識確認結果	学位請求論文を中心にして関連学術について上記審査委員会で試問を行い、当該学術に関し広く深い学識を有することを確認した。 また、語学(英語)についても十分な学力を有することを確認した。		