Power-efficient Body Bias Control for Ultra Low-power VLSI Systems

August 2018

Hayate Okuhara

別表5 (3)

報告番号甲第号氏名奥原 颯主論文題名:Power-efficient Body Bias Control for Ultra Low-power VLSI Systems(超低電力大規模集積回路のための電力効率の高い基板バイアス制御)(内容の要旨)効率的な IoT の実現において、CMOS 集積回路の電力は未だ必須な懸案事項の一ある。例えば、多数のノードを持つセンサーシステムやヘルスモニタリングシステどの大抵はバッテリー駆動であり、電力リソースは限られているためである。一方	ムなで、あ
Power-efficient Body Bias Control for Ultra Low-power VLSI Systems (超低電力大規模集積回路のための電力効率の高い基板バイアス制御) (内容の要旨) 効率的な IoT の実現において、CMOS 集積回路の電力は未だ必須な懸案事項の一 ある。例えば、多数のノードを持つセンサーシステムやヘルスモニタリングシステ	ムなで、あ
(超低電力大規模集積回路のための電力効率の高い基板バイアス制御) (内容の要旨) 効率的な IoT の実現において、CMOS 集積回路の電力は未だ必須な懸案事項の一 ある。例えば、多数のノードを持つセンサーシステムやヘルスモニタリングシステ	ムなで、あ
(内容の要旨) 効率的な IoT の実現において、CMOS 集積回路の電力は未だ必須な懸案事項の一 ある。例えば、多数のノードを持つセンサーシステムやヘルスモニタリングシステ	ムなで、あ
効率的な IoT の実現において、CMOS 集積回路の電力は未だ必須な懸案事項の一ある。例えば、多数のノードを持つセンサーシステムやヘルスモニタリングシステ	ムなで、あ
ある。例えば、多数のノードを持つセンサーシステムやヘルスモニタリングシステ	ムなで、あ
	で、 であ
どの大抵はバッテリー駆動であり、電力リソースは限られているためである。一方	であ
トランジスタではリーク電流やばらつき効果などによって生じる電力の増加が課題	
り、これらを効率的に抑える方法が求められている。	
基板バイアス制御はリーク電流とゲート遅延のトレードオフをチップ製造後にか	かわ
らず調節することができるため、前述の課題の解決に適した方法の一つである。加:	えて、
基板バイアス効果が最新の完全空乏型の Silicon on Insulator (FD-SOI)では高めら	れる
ことが知られている。この FD-SOI ではさらに低製造コスト、高パフォーマンス、	低電
力といった優れた特徴を持つ。従って、FD-SOI と基板バイアス制御の活用は低電	力集
積回路にとって有効である。	
基板バイアス制御は優れた利点をもつ一方で、その電圧制御は慎重に行う必要がる	らる。
前述のトレードオフを考えれば、誤った電圧制御では過剰な電力を生じさせるか、	ある
いは所望のシステム性能を達成できない可能性がある。したがって、本論文では電	力の
最適点を求める手法を提案する。従来の手法と比較して、提案手法は基板バイアス	の制
御粒度が高く、より柔軟な電力制御を可能とする。また、提案手法は一般的な電圧	制御
回路を仮定しているため、すでに設計されたシステムに対しても親和性が高い。	
さらに、低電力用途では基板バイアス制御を行う際のオーバーヘッドそのものを	考慮
する必要がある。従来では、その制御粒度からディジタル-アナログ変換回路 (DA	C)が
基板バイアス制御に用いられてきたが、DAC の駆動にはディジタル回路と比較して	高い
電圧が要求される。当然、そのような電圧を出力するための追加の回路も必要であ	る。
結果として、低電力用途においては無視できないオーバーヘッドやシステムコスト	の増
大を招いてしまう。この問題を解決するため、本論文では Digitally assisted autor	natic
body bias tuning scheme (DABT)を提案する。DABT は 0.35V の超低電源電圧で動	作が
可能であり、たとえディジタル部がニアスレッショルドで動作していても、アナロ	グ回
路向けの追加の電源を必要としない。	

曰

No.2

これらの提案手法は SOTB-65nm で実装した実機によって検証されている。結果によると、提案の電力最適化手法は従来のそれと比較して平均して 9.62%、最大で 22.77% の電力削減を V850 マイクロコントローラにおいて達成した。さらに、DABT では電力オーバーヘッドが数 µW 以下であることが実証された。他の手法と比較しても、著者の知る限りではこのオーバーヘッドは世界でも最小である。

Thesis Abstract

No.

Registration	□ "KOU"		Nome	Hayate OKUHARA			
Number	No.	*Office use only	Name				
Thesis Title							
Power-efficient Body Bias Control for Ultra Low-power VLSI Systems							
Thesis Summary							

The power consumption of CMOS VLSI is still one of the main concerns for IoT demands. This is because available energy sources might be limited in some cases when the IoT nodes operate with quite tiny batteries (e.g. wearable computing, sensor systems, and health monitoring systems). On the other hand, recent transistors suffer from detrimental effects such as leakage current and process variations. Both of them increase the entire system power and degrade the battery lifetime; thus, they should be efficiently suppressed.

Body bias control is one of the most efficient means to address these issues. It can widely provide an efficient tradeoff between leakage power and gate delay by adjusting the transistor threshold voltages even after chip fabrication. In addition, the body bias effect is further endorsed with the unique transistor structure of Fully Depleted Silicon on Insulators (FD-SOIs). Moreover, this technology provides some good features such as low fabrication cost, high performance, and low-power consumption. Thus, leveraging FD-SOI and body bias control can be an efficient solution for a low power VLSI design.

Despite the advantages offered by body biasing, a crucial design challenge is introduced, namely, how to find the optimal voltage settings (i.e. power supply and body bias voltages). Improper voltage selection might cause excessive current consumption or timing violations. In this thesis, a power optimization methodology obtaining proper voltage settings is proposed and evaluated. Compared to the other conventional studies, the proposed method can improve the power/performance control granularity of body biasing. Since the proposed approach assumes conventional voltage sources, it allows utilizing given voltage regulators more efficiently compared to the conventional methods.

In addition, the overhead incurred by the body bias control has to be taken into account for low power applications. Conventionally, digital-analog converters are often adopted for body biasing because of their fine voltage controllability. However, such analog circuits require a high-power supply voltage and an additional power source, resulting in a considerable power overhead and an increased system cost. When a system needs to operate at a limited power budget such as an order of milliwatt, these factors cannot be ignored. Therefore, in order to achieve a lower power overhead, an on-chip digitally assisted automatic body bias tuning scheme (DABT) is proposed in this thesis. Thanks to the proposed architecture, it can operate even at 0.35V of power supply voltage. A power source for digital circuits can be shared with the proposed body bias controller even when its voltage is set to a near-threshold region. As a result, the proposed architecture does not require any additional power sources.

These proposed methods are validated with real chips fabricated with the SOTB-65nm technology. The evaluation results show that, when compared to conventional methods, the proposed power optimization can

Thesis Abstract

No.

achieve 9.62% of average power reduction reaching up to 22.77% in the case of the V850 microcontroller. Also,
the proposed DABT mechanism can operate with a power overhead which does not exceed a few $\mu W\!.$ To the best
of the author's knowledge, this is the lowest power overhead among the already fabricated controllers to date.