VŠB – Technická univerzita Ostrava Fakulta elektrotechniky a informatiky Katedra telekomunikační techniky

## Návrh OFDM demodulátoru na bázi FPGA polí

# Design of OFDM Demudator with FPGA

2011

Bc. Miroslav Bureš

Souhlasím se zveřejněním této diplomové práce dle požadavků čl. 26, odst. 9 *Studijního a zkušebního řádu pro studium v magisterských programech VŠB-TU Ostrava*.

V Ostravě 6. května 2011

.....

Prohlašuji, že jsem tuto diplomovou práci vypracoval samostatně. Uvedl jsem všechny literární prameny a publikace, ze kterých jsem čerpal.

V Ostravě 6. května 2011

.....

Rád bych na tomto místě poděkoval všem, kteří mi poskytli cenné rady a připomínky při psaní této diplomové práce, především pak vedoucímu diplomové práce Ing. Marku Dvorskému, Ph.D.

## Abstrakt

Diplomová práce se zabývá popisem širokopásmové modulace OFDM. Jejím obecným popisem, a následně i specifikacemi v systému digitálního rádia DRM. V dalších částech se pak diplomová práce zaměřuje na hlavní stavební bloky OFDM demodulátoru. Celý OFDM demodulátor je rozdělen do tři základních subsystémů. Konkrétně se jedná o blok provádějící synchronizaci a ekvalizaci, blok realizující FFT a blok QAM demodulátoru. Dále jsou tyto subsystémy podrobně popsány a jejich vlastnosti jsou ověřeny realizaci a následnou simulací v prostředí MATLAB/Simulink. Poté je prostředím System Generator for DSP vygenerován VHDL kód, a je ověřena schopnost implementace v FPGA obvodu.

**Klíčová slova:** digitální rádio, DRM, programovatelné logické prvky, FPGA, digitální modulace, OFDM, Xilinx

## Abstract

This diploma thesis deals with the description of the broadband OFDM modulation. Its general description and, consequently, the specifications of the digital radio DRM. In other parts of the diploma work focuses on the key building blocks of the OFDM demodulator. All OFDM demodulator is divided into three basic subsystems. Specifically, the block synchronization and performing equalization, realizing the FFT block and the block QAM demodulator. In addition, these subsystems are described in detail and their properties are verified by the implementation and subsequent simulations in MATLAB/Simulink. Then it is the setting for the System Generator DSP generated VHDL code is verified schopmost implementation in FPGA.

**Keywords:** digital radio, DRM, programmable logic device, FPGA, digital modulation, OFDM, Xilinx

## Seznam použitých zkratek a symbolů

| A/D    | _ | Analogue-to-Digital                              |  |  |  |  |
|--------|---|--|--|--|--|--|
| AAC    | _ | Advanced Audio Coding                            |  |  |  |  |
| AM     | _ | Amplitude modulation                             |  |  |  |  |
| ASIC   | _ | Application-Specific Integrated Circuit          |  |  |  |  |
| AWGN   | _ | Additive White Gaussian Noise                    |  |  |  |  |
| BER    | _ | Bit Error Rate                                   |  |  |  |  |
| CELP   | _ | Code-Excited Linear Prediction                   |  |  |  |  |
| CIR    | _ | Channel Impulse Response                         |  |  |  |  |
| COFDM  | _ | Coded Orthogonal Frequency Division Multiplexing |  |  |  |  |
| CORDIC | _ | COordinate Rotation DIgital Computer             |  |  |  |  |
| СР     | _ | Cyclic Prefix                                    |  |  |  |  |
| CPLD   | _ | Complex Programmable Logic Device                |  |  |  |  |
| D/A    | _ | Digital-to-Analogue                              |  |  |  |  |
| DAB    | _ | Digital Audio Broadcasting                       |  |  |  |  |
| DFT    | _ | Discrete Fourier Transform                       |  |  |  |  |
| DRM    | _ | Digital Radio Mondiale                           |  |  |  |  |
| DSP    | _ | Digital Signal Processor/Processing              |  |  |  |  |
| DVB-H  | _ | Digital Video Broadcasting - Handheld            |  |  |  |  |
| DVB-T  | _ | Digital Video Broadcasting - Terrestrial         |  |  |  |  |
| EPG    | _ | Electronic Program Guide                         |  |  |  |  |
| ETSI   | _ | European Telecommunications Standards Institute  |  |  |  |  |
| FAC    | _ | Fast Access Channel                              |  |  |  |  |
| FFT    | _ | Fast Fourier Transform                           |  |  |  |  |
| FIR    | _ | Finite Impulse Response                          |  |  |  |  |
| FM     | _ | Frequency Modulation                             |  |  |  |  |
| FPGA   | _ | Field Programmable Gate Array                    |  |  |  |  |
| GI     | _ | Guard Interval                                   |  |  |  |  |
| HD     | _ | High-Definition                                  |  |  |  |  |
| HVXC   | _ | Harmonic Vector Excitation Coding                |  |  |  |  |
| ICI    | _ | Inter Carrier Interference                       |  |  |  |  |
| IDFT   | _ | Inverse Discrete Fourier Transform               |  |  |  |  |
| IFFT   | _ | Inverse Fast Fourier Transform                   |  |  |  |  |
| IP     | _ | Intellectual Property                            |  |  |  |  |
| ISI    | _ | Inter Symbol Interference                        |  |  |  |  |
| LPC    | _ | Linear Predictive Coding                         |  |  |  |  |
| LTE    | _ | Long Term Evolution                              |  |  |  |  |

| LW    | _ | Long-Wave                                       |
|-------|---|---|
| MPEG  | _ | Moving Picture Experts Group                    |
| MSC   | _ | Main Service Channel                            |
| MW    | _ | Medium-Wave                                     |
| NoC   | _ | Network on chip                                 |
| NVIS  | _ | Near Vertical Incidence Skywave                 |
| OFDM  | _ | Orthogonal Frequency Division Multiplexing      |
| PC    | _ | Personal Computer                               |
| PLD   | _ | Programmable Logic Device                       |
| P/S   | _ | Parallel-to.Serial                              |
| PSK   | _ | Phase-Shift Keying                              |
| PWD   | _ | Power Delay Profile                             |
| QAM   | _ | Quadrature Amplitude Modulation                 |
| QPSK  | _ | Quadrature Phase-Shift Keying                   |
| RELP  | _ | Residual Excited Linear Prediction              |
| RF    | _ | Radio Frequency                                 |
| RTL   | _ | Register Transfer Level                         |
| S/N   | _ | Signal-to-Noise Ratio                           |
| S/P   | _ | Serial-to-Parallel                              |
| SBR   | _ | Spectral Band Replication                       |
| SFN   | _ | Single-Frequency Network                        |
| SMD   | _ | Surface Mount Device                            |
| SNR   | _ | Signal-to-Noise Ratio                           |
| SoC   | _ | System on Chip                                  |
| SW    | _ | Short-Wave                                      |
| TQFP  | _ | Thin Quad Flat Pack                             |
| VHDL  | _ | VHSIC hardware description language             |
| VHSIC | _ | Very High Speed Integrated Circuit              |
| VHF   | _ | Very High Frequency                             |
| WiFi  | _ | Wireless Fidelity                               |
| WiMax | _ | Worldwide Interoperability for Microwave Access |

## Obsah

| 1  | Úvod  | 4                                       |
|----|---|---|
| 2  | Digital Radio Mondiale: digitální rozhlas pro DV až VKV2.1Vznik digitálního rádia2.2Vlastnosti a použití DRM2.3Základní popis2.4Specifikace systému pro DRM | <b>6</b><br>6<br>7<br>8                 |
| 3  | Obecný popis OFDM modulace3.1Základní vlastnosti OFDM3.2Ortogonalita subnosných3.3Ochranné intervaly3.4Matematické vyjádření OFDM3.5Princip modulace        | <b>14</b><br>14<br>15<br>15<br>17<br>17 |
| 4  | Vývojová prostředí4.1MATLAB/Simulink4.2Xilinx ISE4.3System Generator for DSP  | <b>20</b><br>20<br>21<br>23             |
| 5  | Význam FPGA obvodů pro realizaci demodulátoru   | 24                                      |
| 6  | Teoretický návrh OFDM demodulátoru6.1Synchronizace OFDM demodulátoru6.2Rychlá Fourierova transformace - FFT6.3QAM demodulace                                | <b>27</b><br>27<br>34<br>38             |
| 7  | Závěr   | 45                                      |
| 8  | Literatura  | 47                                      |
| 9  | Obsah CD  | 49                                      |
| Př | ílohy   | 49                                      |
| Α  | PřílohyA.1Výsledky simulace FFTA.2Výsledky simulace 16-QAM demodulátoru   | <b>50</b><br>50<br>52                   |
| В  | Elektronické přílohyB.1Zdrojové soubory simulace FFTB.2Zdrojové soubory simulace 16-QAM modulace/demodulace   | <b>54</b><br>54<br>54                   |

## Seznam tabulek

| 2.1 | Přenosové módy DRM systémy                              | 10 |
|-----|---|----|
| 2.2 | Parametry DRM signálu                                   | 11 |
| 6.1 | Základní vstupy a výstupy bloku FFT                     | 36 |
| 6.2 | Využití FPGA obvodu po implementaci FFT                 | 38 |
| 6.3 | Vyjádření I,Q složky pomocí dibitů                      | 41 |
| 6.4 | Využití FPGA obvodu po implementaci 16-QAM demodulátoru | 44 |

## Seznam obrázků

| 2.1  | Blokové schéma DRM systému  | 7  |
|------|---|----|
| 2.2  | Princip zdrojového kódování v systému DRM                           | 8  |
| 2.3  | Ukázka rozložení pilotních buněk [3]                                | 12 |
| 2.4  | Struktura rámců DRM systému   | 12 |
| 3.1  | Ukázka spektra OFDM modulace  | 14 |
| 3.2  | Princip překrývání nosných spekter                                  | 16 |
| 3.3  | Klidový ochranný interval   | 16 |
| 3.4  | Princip cyklického prefixu jako ochranného intervalu                | 17 |
| 3.5  | Princip OFDM [20]   | 18 |
| 3.6  | Princip OFDM modulátoru/demodulátoru                                | 18 |
| 4.1  | Ukázka aplikace Xilinx DSP bloků v prostředí MATLAB/Ssimulink       | 20 |
| 4.2  | Vývojové prostředí Xilinx ISE                                       | 21 |
| 4.3  | Kroky návrhu systému na bázi FPGA obvodů                            | 22 |
| 4.4  | Proces návrhu systému za pomocí System Generator for DSP            | 23 |
| 5.1  | Princip návrhu kombinovaného systému v FPGA obvodu                  | 24 |
| 5.2  | Srovnání FPGA obvodů řady 7 firmy Xilinx                            | 25 |
| 6.1  | Blokové schéma DRM přijímače s OFDM demodulátorem                   | 27 |
| 6.2  | Základní princip synchronizace v OFDM demodulátoru                  | 28 |
| 6.3  | Porovnání korelačních funkcí [7]                                    | 30 |
| 6.4  | Blokový diagram synchronizačních algoritmu přijímače [8]            | 33 |
| 6.5  | Princip 2D a 1D Wienerových filtrů [6]                              | 34 |
| 6.6  | Blok FFT  | 35 |
| 6.7  | Použití bloku FFT   | 37 |
| 6.8  | Časový diagram simulace bloku FFT                                   | 37 |
| 6.9  | Jádro obvodu xc3s250e s implementovaným blokem FFT                  | 38 |
| 6.10 | Konstelační diagram 16-QAM  | 40 |
| 6.11 | Blokové schéma QAM modulátoru                                       | 40 |
| 6.12 | Schéma implementace 16-QAM demodulátoru                             | 41 |
| 6.13 | Simulační schéma 16-QAM demodulátoru                                | 42 |
| 6.14 | Vykreslené datové signály v jednotlivých fázích modulace/demodulace | 43 |
| 6.15 | Jádro obvodu xc3s250e s implementovaným blokem demodulátoru         | 44 |
| A.1  | Časový diagram celkového průběhu simulace bloku FFT                 | 50 |
| A.2  | Výřez z časového diagramu simulace bloku FFT                        | 51 |
| A.3  | Vliv poměru hodnot signál/šum na konstelační diagram                | 52 |
| A.4  | Vliv poměru hodnot signál/šum na konstelační diagram                | 53 |

## 1 Úvod

V dnešní době digitální techniky se může jevit počátek rádia značně komicky. První rádiové přenosy, založené na principu jiskrových vysílačů a přijímačů s koherery, napodobovaly přírodní úkazy - blesky [21]. Nikdo si tehdy nepředstavoval, že tímto způsobem bude přenášen hlas, hudba, nebo dokonce i data. Postupem času začaly stoupat nároky na kvalitu a spolehlivost přenosů, a s tím se začaly objevovat složitější hardwarové struktury pro realizaci přijímačů, respektive vysílačů.

V současnosti jsou pro přenos rádia používaný především analogové modulace, např. amplitudová (AM) nebo frekvenční (FM) modulace. V budoucnu se ovšem počítá se zavedením digitálních modulací a digitalizací, jak pro televizní (digitalizace na území ČR probíhá), tak i pro rozhlasové vysílaní. Zatímco u DVB-T (Digital Video Broadcasting - Terrestrial) je situace s možností příjmu dobrá, u vysílání DRM (Digital Audio Broadcasting), případně DAB (Digital Audio Broadcasting), je naopak velmi neuspokojivá. Přijímače pro příjem digitálního rozhlasu jsou na trhu nedostupné. Jednou z hlavních příčin je nedostatečný počet výrobců specializovaných integrovaných obvodů (dále IO), s pomocí kterých by bylo možno navrhnou vhodnou platformu pro realizací přijímačů digitálního rozhlasu.

Práce je zaměřena na návrh takovýchto obvodů, umožňujících např. demodulaci a dekódování digitálního vysílání. Jedná se tedy o návrh zákaznického obvodu (dále ASIC) se specifickými vlastnostmi. Pro realizaci návrhu ASIC obvodů se převážně používají tzv. programovatelné logické prvky, zkráceně PLD (Programeable Logic Device). Výhodnost těchto prvků spočívá především v jejich rekonfigurovatelnosti (ke změně struktury může docházet během výpočtů) a možnostech realizovat složité logické struktury, např. speciální procesory, FFT, MPEG (de)komprese a další. Takto navržený systém může být s pomocí vhodných softwarových prostředků konvertován na výrobní podklady pro výrobu již plně zákaznických obvodů. Tím lze vývoj čipů značně zjednodušit a urychlit.

Použití zákaznických obvodů je dnes běžnou praxí, hlavně pro speciální aplikace. Těmito aplikacemi může být v nejjednodušším případě čip, pro cyklistický výstražný blikač, a na opačném pólu pak například dekodér HD videa.

Ve své práci se věnuji možnostem implementace demodulátoru pro OFDM modulaci, použitou u digitálního rádiového vysílání DRM, v PLD obvodech. Použití těchto obvodů je velmi perspektivní, a to nejenom z výše vyjmenovaných výhod, ale i z důvodů využití tzv. IP (Intelectual Properys). IP jsou již hotové navržené bloky, které lze při návrhu použít. Mnozí výrobci PLD obvodů již mají IP zakomponované ve svých vývojových prostředích. Další možnosti, jak IP získat, jsou vývojářská fóra<sup>1</sup>, na kterých je potřeba se registrovat.

Samotná diplomová práce není zaměřena na vytvoření funkčního integrovaného obvodu, spíše nabízí variantu použitelnou v akademické sféře. Realizace probíhala za použití vývojového systému firmy Xilinx, který je možno propojit s programem MATLAB/Simulink. Díky této kombinaci je možno navrhovaný demodulátor simulovat a různě modifikovat za použití grafického prostředí a současně využít výhod, které nabízí MATLAB pro číslicové zpracování signálů. Takto navržená obvodová struktura může sloužit jako praktická ukázka digitální modulace buď na úrovni simulací, nebo jako její hardwarová realizace v PLD obvodech, a to právě díky kombinaci specializovaného software, který tyto obvody navrhuje, s programem MATLAB/Simulink, určeném k návrhu algoritmu, simulaci a vizualizaci dat a vědeckotechnickým numerickým výpočtům.

<sup>&</sup>lt;sup>1</sup>Jedním z nejznámějších vývojářských fór je OpenCores.org.

Diplomová práce je členěna do sedmi kapitol. V druhé kapitole se budu věnovat základnímu popisu digitálního rádia DRM, jeho použitím a možnostem v budoucnosti. Zaměřím se především na specifikaci systému DRM, z které následně vycházím při realizaci návrhu. Ve třetí kapitole popíši podrobně samotnou OFDM modulaci. Zdůvodňuji nasazování OFDM modulace do praxe, její podstatu a funkci. Další kapitolu věnuji použitým vývojovým prostředím, ve kterých probíhala praktická realizace. Na ni navazuje kapitola zabývající se vhodnosti FPGA obvodů pro realizaci OFDM demodulátoru. Další kapitola se zaměřuje na teoretický návrh OFDM demodulátoru. Zde jsou popsána možná obvodová řešení, jejich výhody a nevýhody. Kapitola pak na základě teoretického rozboru popisuje návrh v programovém prostředí MATLAB/Simulink za použití dílčích bloků, které lze implementovat do FPGA obvodů, které jsou zvoleny jako primární elektronická součástka pro samotný návrh. Závěrečná kapitola shrnuje všechny dosažené výsledky práce a nabízí možnosti jejího pokračování.

Předpokladem k napsání této práce jsou základní znalosti digitálních modulací a přenosových řetězců, používaných pro rozhlasové vysílaní, orientace v oblasti FPGA obvodů a jazyce VHDL, umožňujícím popis hardware a simulaci.

## 2 Digital Radio Mondiale: digitální rozhlas pro DV až VKV

DRM (Digital Radio Mondiale) je univerzální, celosvětově otevřený standard digitálního rozhlasového vysílání určeného pro pásma dlouhých (LW), středních (MW) a krátkých (SW) vln. V současné době je k dispozici i specifikace DRM pro pásma FM I. a II. označovaná jako DRM+.

## 2.1 Vznik digitálního rádia

Počátky DRM sahají zhruba do 90. let minulého století, kdy se začalo uvažovat o digitalizaci rozhlasového vysílání. Projekt DRM byl oficiálně založen v roce 1997 v čínském Guangzhou. Původní záměr byl digitalizovat AM vysílání do kmitočtu 30 MHz, vznikla tak specifikace označovaná jako DRM30, která byla poprvé publikovaná ETSI v roce 2001.

V roce 2005 bylo rozhodnuto rozšířit stávající systém o pásma VHF (označované často jako FM I./II.). Tento systém je označován jako DRM+. Rozšíření si vyžádalo přidání nových vyso-kofrekvenčních módů, které shrnuje specifikace ETSI ES 201 980 v3.1.1.

Systém byl navržen tak, aby byla možné současné analogového i digitálního vysílání. V návrhu je zajištěna vzájemná kompatibilita. Navíc byl systém digitálního vysílání navržen tak, že lze z analogového vysílání postupně přecházet na DRM. Vysílače jsou schopné po úpravách přepínat mezi vysíláním analogovým a DRM. Tím lze rozložit investiční náklady na digitalizaci.

#### 2.2 Vlastnosti a použití DRM

Základní myšlenkou DRM je nahradit stávající analogové rozhlasové vysílání. DRM vysílání má z hlediska kvality zvuku nejblíže k současnému rozhlasu na velmi krátkých vlnách (VKV)<sup>2</sup>. Oproti FM vysílání nabízí DRM vyšší kvalitu zvuku a možnost přenosu stereo vysílání i na dlouhých vlnách. Navíc má digitální rádio schopnost integrace textu a dat. Tento dodatečný obsah lze zobrazit na DRM přijímači, a zvýšit tak uživatelský komfort, případě lze datový tok využít k šíření jiných informaci na relativně velké vzdálenosti (může se jednat např. o informace o dopravě, počasí, ovzduší, atd.).

Pro přenos se využívá COFDM (Coded Orthogonal Frequency Division Multiplex). To znamená, že všechna data jsou přenášena velkým množstvím blízkých subnosných vln. Všechny tyto subnosné tvoří přenosový kanál. Nastavením parametru OFDM a kódováním lze docílit, aby DRM úspěšně fungovalo v různých prostředích s různým parametry šíření. Tím dochází ke kompenzaci rušivých elementů v přenosovém kanálu, a je dosaženo optimálního poměru mezi vysílacím výkonem, odolností a přenosovou kapacitou systému DRM.

Pro kódování se používá nejčastěji kodeku MPEG-4 AAC (Advanced Audio Coding) pro smíšený program (data, hudba, slovo), čímž se dosahuje vysoké kvality přenosů za nízké přenosové rychlosti. Při vysílání pouze mluveného slova se používají kodeky MPEG-4 CELP (Code-Excited Linear Prediction) nebo HVXC (Harmonic Vector Excitation Coding) pro dosažení ještě nižších přenosových rychlosti.

#### Přínosy digitálního vysílání

Vysoká kvalita zvuku a možnost přenosu stereo vysílání na dlouhých vlnách

<sup>&</sup>lt;sup>2</sup>Pro VKV rozhlas se vžilo označení "FM rozhlas". V současné době je FM vysílaní dominantní. Jedná se především o tzv. lokální vysílání regionálních stanic.

- Přináší možnost rozšířeni o desítky nových stanic
- Stejná kvalita poslechu na jakémkoliv místě (v městské zástavbě, v autě, v lese)
- Jedná se stále o rádio, a ne PC, lze jej poslouchat kdekoliv a kdykoliv bez potřeby internetu nebo WiFi
- Možnost překlenutí velké vzdálenosti (např. poslech oblíbené stanice během jízdy po celé Evropě)
- Programový průvodce EPG; vyhledávání stanic podle frekvence, názvu, obsahu

## 2.3 Základní popis

Na obrázku 2.1 je základní blokové schéma systému DRM. Na tomto obecném schématu je znázorněn tok různých typů informací (zvuk, data, atd.) od jejich vzniku ve studiu, nebo v řídícím centru v levé částí obrázku, na DRM vysílač v pravé částí obrázku. Schéma přijímače zde není uváděno, protože jeho schéma je naprosto stejné, avšak pořadí jednotlivých bloků je inverzní.

#### Výsledný signál se skládá ze dvou základních složek

- Kódovaný zvuk a data, která jsou společně multiplexována, a tvoří hlavní část DRM, tzv. MSC (Main Service Channel).
- Informace, které nejsou součástí hlavního multiplexu, tvoří FAC (Fast Access Channel) a SDC (Service Description Channel). Účel těchto kanálů se vztahuje k identifikaci a výběru parametrů pro přenos a zajištění odpovídajícího dekódování na přijímací straně.

Zdrojový kodér zajišťuje vhodné kódování a převod vstupního zvukového a datového toku na digitální formát. Výstup ze zdrojového kodéru sestává ze dvou částí s různým stupněm ochrany, která se následně uplatňuje v kanálových kodérech.



Obrázek 2.1: Blokové schéma DRM systému

Následný multiplexor vytváří přesně definovanou strukturu bitového toku kombinující oba stupně ochrany datových a zvukových služeb. Obvod před kanálovým kodérem zajišťuje bity

datového toku tak, aby nedocházelo k nežádoucí pravidelnosti (definovaný počet stejných opakujících se znaků).

Kanálový kodér k takto zpracovanému datovému nebo hudebnímu signálu přidává přesně definovaným způsobem další redundantní bity. Slouží především pro ochranu a opravu chyb a definují mapování digitálních informací podle konstelačních digramů použité modulace (nejčastěji se jedná o 16-QAM nebo 64-QAM). Tím je signál připraven pro následné vysílání a další modulace.

V dalším kroku je vysílaný signál přesně definovaným a systematickým (pseudo-náhodným) způsobem časově přeskupen. Tento proces bývá často označován jako scrambling. Scrambling je důležitý pro kvalitní rekonstrukci signálu na přijímací straně, kdy po jeho použití dochází k menšímu ovlivňování, díky rychlým únikům, než kdyby byl signál vysílán kontinuálně v podobě, v jaké vychází z kanálového kodéru.

Generátor pilotů přidává (používá se i pojem vstřikuje) do datové toku speciální značky tzv. piloty (frekvenční, časové nebo pro odhad zisku) na jejichž základě je přijímač schopen provést ekvalizaci přenosového kanálu a provádět koherentní demodulaci signálu.

Po přidání pilotů jsou všechny datové toky a zabezpečovací bity mapovány do přenosových rámců. DRM rámce jsou dále modulovaný OFDM modulací, kdy informaci po krátký časový okamžik nese amplituda a fáze sinusového signálu - subnosná vlna. Soubor těchto subnosných vln tvoří přenosový kanál, kterým je pak DRM signál přenášen. Například pro DRM signál s šířkou kanálu 10 kHz je počet subnosných vln od 88 do 226, v závislosti na přenosovém módu.

Následný modulátor zajišťuje konverzi OFDM signálu ze základního do přeloženého vysokofrekvenčního pásma. Vysokofrekvenční signál je následně vysílán vysílačem skrze anténu.

#### 2.4 Specifikace systému pro DRM

#### 2.4.1 Zdrojové kódování

S cílem udržení rovnováhy mezi kvalitou zvuku a množstvím služeb, které DRM poskytuje, jsou používány tři zvukové kodeky. Rozdíly mezi kodeky tvoří hlavně míra kvality zvuku a bitová rychlost. Pro potřeby DRM se používají kodeky AAC, CELP a HVXC. Obrázek 2.2 znázorňuje princip zdrojového kódování. Kodek AAC poskytuje nejvyšší možnou kvalitu zvu-



Obrázek 2.2: Princip zdrojového kódování v systému DRM

ku, zatímco CELP a HVXC dosahují nižších přenosových rychlostí, a tím i nižší kvality výstupů.

Použití těchto kodeků se omezuje především na mluvené slovo. Pro zvýšení účinnosti může být navíc použito SBR (Spectral Band Replication) kodeku<sup>3</sup>.

- AAC (Advanced Audio Coding) je standard pro ztrátovou kompresi zvuku a používá se pro běžnou kvalitu. V systému DRM může být například pro jeden krátkovlnný kanál využito AAC v mono režimu s bitovou rychlostí 20 kbit/s.
- CELP (Code-Excited Linear Prediction) je algoritmus pro kódování řeči, prvně aplikovaný v roce 1985, kdy nahradil stávající vokodéry RELP (Residual Excited Linear Prediction) a LPC (Linear Predictive Coding) s nízkou bitovou rychlostí. Bitová rychlost pro tento typ kodeku je přibližně 8 10 kbit/s.
- HVXC (Harmonic Vector eXcitation Coding) algoritmus se používá také jako CELP kodek pro řeč, ale rozdíl je především v bitové rychlosti, která se pohybuje okolo 2 kbit/s.

#### 2.4.2 Přenosové režimy

Šíření digitálního vysílání DRM je možné dvěma základními způsoby. Jedná se o šíření elektromagnetického vlnění povrchovou (přízemní) a prostorovou vlnou. Na nižších pásmech dochází k šíření povrchovou vlnou sledující zemský povrch, protože prostorová složka je značně pohlcována stratosférou. Při tomto způsobu šíření je dominujícím rušícím faktorem převážně elektrický šum produkovaný lidskou činností. Naopak při přenosu na vyšší pásmech (okolo 30 MHz) se více uplatňuje prostorová vlna, která se odráží od ionosféry. Šíření prostorovou vlnou je navíc kromě elektromagnetického šumu ovlivňováno především vícecestným šířením a Dopplerovým jevem.

Je tedy jasné, že přijímaný signál je zatížen zkreslením nebo šumem, který je způsoben nedokonalým přenosovým prostředním, v němž se signál šíří. Ve snaze čelit těmto nežádoucím projevům je systém digitálního rádia DRM vybaven mechanismy, které zajišťují přizpůsobení vysílaní aktuálnímu stavu a potřebám. Volbou optimální kombinace typu modulace a kódovacího poměru je možné zajistit příjem signálu v nejvyšší možné kvalitě. Tyto kombinace se u systému DRM nazývají přenosové režimy (robustness modes). Jejich základní přehled je v tabulce 2.1.

Přenosový mód A je navržen pro nejvyšší možné přenosové rychlosti při šíření povrchovou vlnou. Naopak mód B by měl být první volbou při prostorovém šíření s odrazy v ionosféře. Pokud jsou přenosové podmínky podstatně zhoršeny (např. dlouhé přenosové trasy s vícenásobnými odrazy nebo vertikální odraz v ionosféře NVIS), měl by být použit jeden z módů C nebo D. Ve všech módech je navíc na výběr typ modulace pro MSC, 16-QAM nebo 64-QAM. Výběr modulace závisí nejvíce na hodnotě poměru signál/šum v místě příjmu. Při nízkém poměru signál/šum je vhodné zvolit 16-QAM a při vysokém naopak 64-QAM. Obecně lze však říci, že čím robustnější přenosový mód nebo modulaci zvolíme tím nižších přenosových rychlostí jsme schopni dosáhnout. Snížení přenosové rychlosti zapříčiní snížení kvality zvuku.

<sup>&</sup>lt;sup>3</sup>Technologie SBR vylepšuje zvukové kodeky především při nízkých datových tocích a je založena na redundanci harmonických ve frekvenční oblasti. Samotný zvukový kodek přenáší nízké a střední frekvence spektra, zatímco technologie SBR replikuje obsah vyšších frekvencí transpozicí harmonických z nízkých a středních frekvencí v dekodéru.

| Mód | Modulace       | Šířka pásma           | Podmínky šíření                     |
|-----|----------------|-----------------------|-------------------------------------|
| Α   | 16-QAM; 64-QAM | 4,5; 5; 9; 10; 18; 20 | lokální povrchová vlna, regionální  |
|     |                |                       | pokrytí v pásmech dlouhých a        |
|     |                |                       | středních vln                       |
| В   | 16-QAM; 64-QAM | 4,5; 5; 9; 10; 18; 20 | ionosférická vlna, mezinárodní a    |
|     |                |                       | národní pokrytí v pásmu středních   |
|     |                |                       | a krátkých vln                      |
| С   | 16-QAM; 64-QAM | 10; 20                | ionosférická vlna, vyšší robustnost |
|     |                |                       | v pásmu krátkých vln pro me-        |
|     |                |                       | zinárodní pokrytí                   |
| D   | 16-QAM; 64-QAM | 10; 20                | ionosférická vlna, nejvyšší robust- |
|     |                |                       | nost pro národní pokrytí v pásmu    |
|     |                |                       | krátkých vln, vhodné zejména pro    |
|     |                |                       | vertikální NVIS vlny                |

#### 2.4.3 Struktura rámců DRM systému

Vysílaný signál je v systému DRM organizovaný do tzv. přenosových super rámců. Jeden super rámec je tvořen třemi běžnými rámci. Každý rámec je tvořen  $N_s$  OFDM symboly a doba trvání rámce je  $T_f$ . Každý OFDM symbol je tvořen pomocí K subnosných vln a doba trvání symbolu je dána dobou  $T_s$ . Dobu trvání OFDM symbolu  $T_s$  je možné rozdělit na dvě částí, a to:

- užitečnou část, nesoucí informaci s dobou trvání  $T_u$ ;
- ochranný interval s dobou trvání T<sub>g</sub>.

Vzdálenost mezi dvěma sousedními subnosnými vlnami je dána následujícím vztahem:

$$\Delta f = \frac{1}{T_u} \quad [Hz] \tag{2.1}$$

Ochranný interval je u DRM systému vyřešen jako cyklický prefix, který je pokračováním užitečné částí OFDM symbolu, a je připojen na začátek tohoto symbolu. Podrobný popis ochranných intervalů je v kapitole 3.3. Číslování symbolů v přenosovém rámci je od 0 do  $N_s - 1$ .

Všechny symboly v OFDM signálu nesou data nebo referenční informace pro demodulaci a dekódování na přijímací straně. Vzhledem k tomu, že OFDM signál se skládá z mnoha samostatně modulovaných subnosných vln, je za buňku (cell) v systému DRM považován bitový tok přenášený jednou subnosnou vlnou po dobu trvání jednoho symbolu. Každý OFDM rámec se skládá z:

- pilotních buněk;
- kontrolních buněk;
- datových buněk.

Datové buňky nesou informace (zvuk a data), kontrolní buňky zajišťují integritu přenášených rámců. Pilotní buňky se využívají pro synchronizaci rámců, frekvenční a časovou synchronizaci, ekvalizaci přenosového kanálu a pro výběr přenosového módu. Základní parametry DRM signálu vztahující se k rámcové struktuře jsou shrnuty v tabulce 2.2.

| Režim | $T_u$ [ms] | $\Delta f$ [Hz]   | $T_g$ [ms] | $T_s = T_u + T_g  [\mathrm{ms}]$ | $T_g/T_u$ [-] | $N_s$ [-] |
|-------|------------|-------------------|------------|----------------------------------|---------------|-----------|
| А     | 24,00      | $41^{2/3}$        | 2,66       | 26,66                            | 1/9           | 15        |
| В     | 21,33      | 46 <sup>7/8</sup> | 5,33       | 26,66                            | 1/4           | 15        |
| С     | 14,66      | $68^{2/11}$       | 5,33       | 20,00                            | 4/11          | 20        |
| D     | 9,33       | $107^{1/7}$       | 7,33       | 16,66                            | 11/14         | 24        |

Tabulka 2.2: Parametry DRM signálu

## Legenda k tabulce 2.2

- $T_u$  je doba trvání užitečné částí OFDM symbolu
- $\Delta f$  je vzdálenost mezi subnosnými vlnami
- $T_g$  je doba trvání ochranného intervalu
- $T_s$  je celková délka OFDM symbolu
- $T_g/T_u$  je poměr doby trvání sochaného intervalu k době užitečné částí OFDM symbolu
- N<sub>s</sub> je počet symbolů v rámci

## 2.4.4 Pilotní buňky

Některé buňky v DRM přenosovém rámci jsou modulovaný s pevnou a známou amplitudou a fázi, nazývají se pilotní buňky. Hlavní použití těchto buněk je pro potřeby synchronizace a ekvalizace přenosového kanálu v přijímači. Umístění, amplituda a fáze buněk je přesně specifikovaná v normě ETSI ES 201 980 a jejich cílem je optimalizace přenosových parametrů a kvality zvuku u systému DRM. Existují tři typy pilotních buněk:

- frekvenční pilotní buňky;
- časové pilotní buňky;
- pilotní buňky na odhad zisku.

**Frekvenční pilotní buňky** používá především přijímač pro detekci přítomnosti signálu a frekvenční synchronizaci. Používají se tři frekvence vzhledem k DC složce, a to 750, 2250, 3000 Hz. Jejich umístění podle přenosových módu definuje [1].

**Časové pilotní buňky** jsou umístěny v prvním symbolu rámce. Používají se pro stanovení počátku rámců, tj. k rámcové synchronizaci. Někdy je lze použít i k odhadu frekvenčního offsetu.

**Pilotní buňky na odhad zisku** slouží hlavně pro koherentní demodulaci. Na jejich pozici jsou odhadovány parametry přenosového kanálu a je řízena ekvalizece. Těchto pilotních značek je v DRM signálu obsaženo nejvíce a jsou rovnoměrně rozmístěny v celé frekvenčněčasové doméně.

Jako příklad rozmístění užitečných pilotních buněk může sloužit obrázek 2.3. Ve frekvenčněčasové doméně jsou zde zobrazeny všechny pilotní buňky pro přenosový mód D a pro opakující se sekvenci DRM signálu.

## 2.4.5 Kontrolní buňky

Kontrolní buňky v DRM signálu lze nalézt dvojího typu.

 FAC (Fast Access Channel) integrované v každém rámci. Používají se pro rychle získání informací umožnujících koherentní demodulaci v přijímači.





SDC (Service Description Channel) se vyskytují před každým super rámcem (jeden super rámec je tvořen třemi běžnými rámci). Pomocí SDC jsou šířeny všechny ostatní informace k zajištění služeb DRM systému. SDC je taktéž možné použít pro AFC (Alternative Frequency Switching).



Obrázek 2.4: Struktura rámců DRM systému

**FAC buňky** slouží k poskytování základních informací pro rychlé skenování a obsahuje parametry přenosového kanálu (např. obsazenost spektra nebo typ prokládaní). Na základě těchto informací je přijímač schopný efektivně dekódovat přijímaný signál.

**SDC buňky** slouží především k identifikace, jak dekódovat data v MSC, a dávají informace o obsazení multiplexu. Jejich velikost záleží na zaplnění multiplexu a může být rozšířena za použití indexu AFC. SDC buňky se vyskytují vždy jen na začátku super rámce, na rozdíl od FAC buněk, které bývají obvykle součástí každého rámce.

## 2.4.6 Datové buňky

Za datové buňky lze označit všechny buňky, které nejsou pilotní ani kontrolní a u nichž je  $k_{min} \le k \le k_{max}$  a k nepatří do podskupiny nevyužitých subnosných vln.

## 2.4.7 Vysílaní DRM signálu

Výsledný signál, který je tvořen jednotlivými rámci, určený k vysílání, je vyjádřen následujícím vztahem [1]:

$$x(t) = Re \left\{ e^{j2\pi f_R t} \sum_{r=0}^{\infty} \sum_{s=0}^{N_s - 1} \sum_{k=K_{min}}^{K_{max}} c_{r,s,k} \psi_{r,s,k}(t) k \right\}$$
(2.2)

kde

$$\psi_{r,s,k}(t)k = \begin{cases} e^{j2\pi \frac{k}{T_u}(t-T_g - sT_s - N_s rT_s)} & (s+N_s r)T_s \le t \le (s+N_S r+1)T_s \\ 0 & jinde \end{cases}$$
(2.3)

а

N<sub>s</sub> - je počet OFDM symbolů v jednom rámci

- k je číslo subnosné vlny
- s je číslo OFDM symbolu v rámci
- r je číslo přenosového rámce

K - je počet subnosných  $K_{max} - K_{min}$ 

- $T_s$  je doba trvání OFDM symbolu
- $T_u$  je doba trvání užitečné částí OFDM symbolu
- $T_g$  je doba trvání ochranného intervalu
- $f_R$  je frekvence nosné

 $c_{r,s,k}$  - je komplexní hodnota buňky pro subnosnou k, symbolu s v rámci r

Hodnota  $c_{r,s,k}$  závisí na typu buňky. Pro data nebo kontrolní buňky (MSC, SDC, FAC) je  $c_{r,s,k} = z$ , kde z je bod z konstelačního diagramu zvolené modulace. Pro pilotní buňky je amplituda a fáze vysílaného signálu definovaná jako:

$$c_{r,s,k} = a_{s,k} U_{s,k} \tag{2.4}$$

kde $a_{s,k}$ - je amplituda nabývající jedné z hodnot  $\{1,\sqrt{2},2\}$ <br/> $U_{s,k}=e^{j2\pi\vartheta_{s,k}}$ - je jednotková amplituda známe fáz<br/>e $\vartheta_{s,k}$ 

Obě hodnoty  $a_{s,k}$  a  $\vartheta_{s,k}$  jsou přesně definované pro každý typ pilotní buňky a jejich konkrétní hodnoty je možné najít v normě ETSI ES 201 980 [1].

## 3 Obecný popis OFDM modulace

OFDM je širokopásmovou modulací, u které je využito kmitočtové dělení přenosového kanálu. OFDM tedy patří do skupiny modulačních technik, umožnujících dálkový přenos nízkofrekvenčních nebo datových signálů na vetší vzdálenosti. Modulovaný signál je volně šířen éterem od vysílače k přijímači. V současnosti se tento typ modulace využívá zejména u systémů s velkými přenosovými rychlostmi jako například WiFi, WiMax, DVB-T/H, DRM nebo mobilní sítě nových generací, tzv. LTE systémy (Long Term Evolution).

## 3.1 Základní vlastnosti OFDM

Jak již bylo zmíněno výše, OFDM patří do skupiny širokopásmových modulací využívajících kmitočtového dělení kanálů. Tohoto dělení je dosaženo použitím systému více subnosných vln. Přenášená data jsou rozdělena na několik paralelních datových toků (subkanálů), jeden vždy pro jednu subnosnou. Subnosných kmitočtů bývá obvykle od několika desítek až po tisíce. Každá subnosná je pak modulovaná některým z konvenčních modulačních schémat (QAM, PSK). Jedinou podmínkou je, aby zvolený typ modulace zachovával amplitudu a fázi na symbolové periodě. Výsledná modulace je pak součet všech vzájemně ortogonálních modulovaných subnosných, což při nízké symbolové modulační rychlosti umožňuje dosáhnout celkově stejné, nebo i vyšší rychlosti jako, běžné jednofrekvenční modulace. Ukázku typického frekvenčního spektra OFDM modulace lze vidět na obr. 3.1.



Obrázek 3.1: Ukázka spektra OFDM modulace

Použití více subnosných proti jedné nosné vlně, přináší další podstatnou výhodu na straně přijímače. Dochází zde ke značnému zjednodušení ekvalizéru, který nemusí složitě kompenzovat a vyrovnávat celý přenosový kanál. Je možno přenosovou funkci nahradit po částech konstantní funkci, která představuje jednotlivé subnosné, což významně zjednoduší návrh a realizaci ekvalizéru.

## Výhody OFDM modulací

- Vysoká spektrální účinnost
- Jednofrekvenční sítě (SFN Signle-Frequency Network)
- Potlačení intersymbolových chyb
- Vyšší odolnost proti selektivním únikům a vícecestnému šíření
- Možnost mobilního příjmu
- Jednoduchá realizace pomocí IFFT

#### Nevýhody OFDM modulací

- Kolísání obálky (vysoký poměr P<sub>peak</sub>/P<sub>mean</sub>, podmínka lineárních zesilovačů)
- Vznik jitteru (posun subnosných vln)
- Náročnost na synchronizaci v přijímači

## 3.2 Ortogonalita subnosných

Jednotlivé subnosné pro OFDM modulaci musí být zvoleny tak, aby byly vzájemně ortogonální, tj. musí být na sebe kolmé (skalární součin je roven nule). Z této podmínky vyplývá, že nejsou potřeba žádná ochranná pásma a jsou rovněž vyloučeny přeslechy mezi jednotlivými subnosnými. Na obrázku 3.2 lze vidět jednotlivé subnosné a jejich vzájemnou ortogonalitu. Ortogonalita vyžaduje, aby jednotlivé subnosné byly od sebe vzdálený právě:

$$\Delta f = \frac{k}{T_U} \quad [Hz] \tag{3.1}$$

kde  $T_U$  je doba trvání užitečného symbolu v sekundách a k je kladné celé číslo, obvykle 1. Proto s N subnosnými bude bude šířka přenášeného pásma rovna:

$$B \approx N \cdot \Delta f \quad [Hz] \tag{3.2}$$

#### 3.3 Ochranné intervaly

Ortogonalita má však i své nevýhody, a hlavní z nich je požadavek na velmi přesnou frekvenční synchronizaci mezi vysílačem a přijímačem. Při vzniku odchylky již subnosné nebudou ortogonální, což může způsobit přeslechy a interference. Frekvenční offset (jitter) bývá způsobem špatně nastavenými oscilátory vysílačů či přijímačů, nebo Dopplerovým posuvem v důsledku pohybu. Dopplerův posun může být v přijímači dodatečně kompenzován, zatímco příjem odražených signálu s různým frekvenčním offsetem je velmi obtížné vyrovnat. Tento



Obrázek 3.2: Princip překrývání nosných spekter

efekt se zvyšuje s rychlosti pohybu a je značně omezujícím prvkem pro příjem OFDM signálu ve vysokorychlostních prostředcích (rychlovlaky, letadla).

V takovémto prostředí se uplatňují dva základní rušivé elementy, a to intersymbolové interference ISI (Inter Symbol Interference) a interference mezi subnosnými vlnami ICI (Inter Carrier Interference). Odstranění ISI lze dosáhnout např. zvýšením počtu subnosných, ale to vede k problémům se stabilitou, s Dopplerovým posuvem apod. Odstranění problému intersymbolové interference vlivem nedodržení ortogonality řeší vkládaní tzv. ochranného intervalu GI (Guard Interval). Přenášený symbol s délkou  $T_U$  se na začátku prodlouží o ochranný interval  $\Delta$ . Doba trvání symbolu  $T_S$  je poté:

$$T_S = T_U + \Delta \tag{3.3}$$

čímž je na přijímací straně možné symbol přijímat z různých cest a s různým zpožděním bez narušení ostatních symbolů. Princip klidového ochranného intervalu je na obr. 3.3



Obrázek 3.3: Klidový ochranný interval

V kanálech s mnohacestným šířením však dochází, kromě interferencí ISI ještě k interferencím mezi subnosnými vlnami. Při šíření signálu přenosovým prostředím dochází k amplitudovému a fázovému zkreslení, převážně vlivem úniků, které narušují ortogonalitu jednotlivých subnosných. Energie jedné subnosné se pak přenáší na sousední subnosné a dochází ke vzniku interferencí mezi subnosnými vlnami ICI.

Snížení vlivu ICI na přenos u OFDM modulací lze docílit přechodem klidového ochranného intervalu GI na cyklický prefix CP (Cyclic Prefix), který je vytvořen vložením částí přenášené



Obrázek 3.4: Princip cyklického prefixu jako ochranného intervalu

informace aktuálního symbolu do prázdného ochranného intervalu před tímto symbolem. Vytváření cyklického prefixu je vidět na obr. 3.4. Použitím cyklického prefixu dochází nejen k minimalizaci vlivu intersymbolových interferencí, ale navíc i interferencí mezi subnosnými. Proto je použití cyklického prefixu jako ochranného intervalu<sup>4</sup> pro přenos v disperzním přenosovém prostředí vhodnější.

#### 3.4 Matematické vyjádření OFDM

Z důvodu jednoduššího a přehlednějšího odvození bude uvažován systém OFDM bez ochranného intervalu. Signál OFDM se skládá z ortogonálních subnosných vln ležících v základním pásmu a modulovaných v intervalu  $0 < t < NT_S$  paralelními bitovými toky, přičemž  $T_{OFDM} = NT_S$  je doba trvání užitečné části symbolu OFDM. Každou z uvažovaných subnosných lze vyjádřit vztahem :

$$\Phi_k(t) = e^{j2\pi f_k t} = \cos\left(2\pi f_k t\right) + j\sin\left(2\pi f_k t\right)$$
(3.4)

Zde  $f_k = K/NT_S$  je kmitočet *k*-té subnosné, takže jejich vzájemný kmitočtový odstup je  $f_{k+1} - f_k = \Delta f = 1/NT_S$ . Jeden symbol OFDM základního pásma sdružuje N modulovaných subnosných a je tedy dán relací:

$$s(t) = \frac{1}{\sqrt{N}} \sum_{k=0}^{N-1} x_k \Phi_k(t) = \frac{1}{\sqrt{N}} \sum_{k=0}^{N-1} x_k e^{j2\pi f_k t}, \quad 0 < t < NT_S$$
(3.5)

přičemž  $x_k$  je komplexní datový symbol vzatý z konstelace použité QAM modulace. Za uvedených podmínek jsou subnosné vlny  $\Phi_k(t)$  v intervalu  $0 < t < NT_S$  ortogonální a jejich výsledné spektrum má podobu podle obr. 3.2, s typickými průchody dílčích spekter nulou na kmitočtech subnosných [2].

#### 3.5 Princip modulace

Základní myšlenku OFDM modulace vyjadřuje obrázek 3.5. Celý proces modulace spočívá v převedení vstupního bitového toku na skupiny bitů pomocí sériově/paralelního převodu, a tyto skupiny bitů jsou jako OFDM symboly převáděný inverzní Fourierovou transformací z časové do frekvenční oblasti. Počet takto transformovaných symbolů je odvislý od počtu subnosných. Na přijímací straně je pak proveden obrácený postup, tj. provedena tzv. dopředná Fourierova transformace pro převod symbolů z frekvenční oblasti zpět do časové, kde jsou opět reprezentovaný bitovým tokem.

<sup>&</sup>lt;sup>4</sup>V technické literatuře bývá obvykle uváděn pouze pojem ochranný interval, a je tím myšleno právě použití cyklického prefixu.



Obrázek 3.5: Princip OFDM [20]

Na obrázku 3.6 je znázorněn podrobnější princip OFDM modulace s jednotlivými stavebními bloky modulátoru. Vstupní datový tok je na vstupu OFDM modulátoru převeden ze sériové do paralelní podoby a jsou vytvořeny skupiny o definovaném počtu bitů, někdy označované jako dibity. Tyto bitové skupiny jsou následně modulovaný některým z vícestavových modulačních schémat, např. QPSK, M-QAM. Modulované data jsou následně zpracována inverzní Fourierovou transformací IFFT. Převážně se používá algoritmus rychlé inverzní Fourioerovy transformace IFFT, vycházející z algoritmu DFT, který je méně náročný na výpočetní výkon a lze jej vytvořit pomocí základních DSP prostředků (Digital Signal Procesing). IFFT lze považovat za ekvivalentní modulaci N subnosných vln. Fourierova transformace zde uskutečňuje převod z časové do frekvenční oblasti. Následuje blok paralelně/sériového převodníku, který vytváří opět souvislý datový tok. Tento signál ve frekvenční oblasti je možno již vysílat, po posunutí signálu ze základního do přeloženého pásma.



Obrázek 3.6: Princip OFDM modulátoru/demodulátoru

Vysílání takto modulovaného signálu je možné, chybí však dostatečné zajištění zejména proti mezisymbolvým interferencím a interferencím ICI. Proto dalším krokem OFDM modulátoru je vložení ochranného intervalu CP (Cyclic Prefix), zajištujícího odolnost proti rušivým vlivům během přenosu. Následuje tvarování vysílaného signálu, nejčastěji jde o různé typy filtrů, které jsou již následovány D/A převodníkem. Výstupem D/A převodníku je signál v komplexním tvaru, který je po posunutí do přeloženého pásma vysílán vysílačem.

Na přijímací straně je signál zachycen anténou a zpracován v tuneru. Obvody tuneru realizují posazení do základního pásma, tzv. vysokofrekvenční demodulaci RF obvykle danou jako superheterodym s jedním nebo více směšovači. Výstup tuneru je pak již komplexní OFDM signál v základním pásmu. Za tunerem následuje demodulátor I/Q realizující rozdělení komplexního signálu na kvadraturní a synfázní složku. Po I/Q demodulaci dochází k navzorkovaní datového toku a jeho převod do digitální podoby pomocí A/D převodníku.

Následný synchronizační blok je z hlediska příjmu asi nejdůležitější. Jeho úkolem je provést prvotní zasynchronizování OFDM přijímače a posléze provádět korekci (frekvenční i časovou), aby byla zajištěna nízká chybovost. Po synchronizaci se z přijímaného signálu odebere ochranný interval a pomocí dopředné Fourierovy transformace je získán signál zpět v časové oblasti. Před FFT dochází opět k sériově/paralelnímu převodu a po výpočtu FFT, inverzní paralelně/sériový převod. Následuje demodulace některé z používaných vícestavových demodulací (M-QAM, QPSK). Demodulátor zajistí převod OFDM symbolů na skupiny bitů, z kterých je pak tvořen výstupní proud dat. Datový tok pak reprezentuje vysílanou informaci.

Princip OFDM modulace a demodulace popsaný výše je standardní a univerzální proces, který je v různých systémech různě implementován. V reálných systémech dochází obvykle k odstranění bloků realizujících S/P a P/S převod, a to díky vlastnostem Fourierovy transformace, velikost FFT okna definuje robustnost modulace, tj. počet subnosných vln. Dále pak se u systémů s koherentní demodulaci vyskytuje ekvalizační obvod, jehož úkolem je kompenzovat ztráty, šum a další nežádoucí projevy přenosového kanálu. Proto není možné popsat OFDM modulaci jediným způsobem, vzhledem k různým množstvím modifikací.

## 4 Vývojová prostředí

Pro ověřování teoretických předpokladů a možností následné realizace jednotlivých bloků OFDM demodulátoru byla zvolena dvě primární vývojová prostředí a softwarový prostředek pro jejich vzájemné spojení. Základní požadavek byl, aby použitá prostředí byla schopna pracovat se systémy typu DSP, tj. provádět jejich návrh, a následně i ověření parametrů pomocí simulace. Dalším požadavkem byla možnost následné implementace navrženého bloků v FPGA obvodu. Proto pro návrh a realizaci dílčích bloků byla zvolena prostředí: MATLAB/Simulink a Xilin ISE. Propojení těchto dvou systému zajišťoval softwarový prostředek System Generator for DSP.

## 4.1 MATLAB/Simulink

MATLAB a jeho nástavba Simulink je prostředí pro návrh, řešení a simulaci problému běžně se vyskytujících ve vědecko-výzkumné a inženýrské oblasti. Jedná se o maticově orientovaný programovací jazyk, jehož grafickým rozšířením je právě Simulink. Využívá se hlavně pro modelování a simulaci dynamických procesů. Mezi hlavní výhody prostředí MATLAB/Simulink patří:

- minimální znalosti programování nutné pro práci;
- vestavěný matematický aparát řešení dif. rovnic, optimalizační algoritmy apod.;
- modulární prostředí rozšíření pomocí toolkitů a toolboxů.

Prostředí MATLAB/Simulink umožňuje návrh systému a následné numerické výpočty na těchto systémech. Realizace systému probíhá za pomocí bloků, které obvykle realizují matematické operace. Dalšími bloky pak mohou být generátory vstupních dat, různé měřící přístroje a



Obrázek 4.1: Ukázka aplikace Xilinx DSP bloků v prostředí MATLAB/Ssimulink

jiné pomocné prvky. Základní množinu bloků je možno rozšiřovat pomocí tzv. toolboxů, např. Optimization toolbox, Neural network toolbox, Control system toolbox nebo Communications system toolbox.

Jedním z mnoha takovýchto rozšíření je i Xilinx DSP blockset for Simulink, které přináší přes 90 bloků určených pro aplikace typu signal processing. Na obrázku 4.1 je vidět jednoduchá ukázka použití těchto bloků. Jedná se u použití FDA Tool pro konfiguraci FIR filtru. Za pomoci tohoto nástroje jsou generovány koeficienty filtru, ty jsou hardwarovou strukturou načteny a na jejich základě je prováděná filtrace vstupního signálu. Výhodou je především snadná volba parametrů filtru pomocí grafického průvodce.

Kombinací standardních bloků a DSP bloků firmy Xilinx je možno navrhnout systém, který je možné simulovat v prostředí MATLAB/Simulink, a případně pomocí dalšího prostředí System Generator for DSP je možné provést i implementaci hardware do FPGA obvodů.

## 4.2 Xilinx ISE

Xilinx ISE je vývojové prostředí pro návrh, syntézu a implementaci systémů založených na obvodech CPLD/FPGA. Základní funkci prostředí je zajistit implementaci systému do programovatelného prvku ze zdrojových kódu, především z jazyka VHDL, případně Verilog. Toto prostředí je značně rozsáhlé a univerzální. Umožňuje provádět návrh jak ze zdrojových



Obrázek 4.2: Vývojové prostředí Xilinx ISE

kódů jazyka VHDL/Verilg, tak i ze schémat, stavových grafů, případně behaviorálního popisu.

Ukázku vývojového prostředí lze vidět na obrázku 4.2. Popis jednotlivých částí dialogového okna vysvětluje následující legenda:

- 1. panel nástrojů;
- 2. okno zdrojových souborů;
- 3. okno procesů;
- 4. pracovní plocha;
- 5. konzole.

Návrh v tomto prostředí probíhá založením projektu, kde se definují základní parametry a je zvolen konkretní obvod, do něhož pak proběhne implementace. Dalším krokem je načtení zdrojového kódu. Pokud se nevyskytují chyby, je zdrojový soubor syntetizován a následně implementován. Pokud je vše v pořádku, je vygenerován programovací soubor tzv. bitsream, který je uložen do paměti FPGA obvodu. Tímto je celý proces návrhu dokončen. Grafické vyjádření postupu je možno vidět na obrázku 4.3.



Obrázek 4.3: Kroky návrhu systému na bázi FPGA obvodů

Firma Xilinx nabízí k tomuto vývojovému prostředí mnoho dalších doplňků. Zajímavé mohou být například nástroje pro zobrazení implementace na samotném chipu nebo nástroj pro analýzu a řízení spotřeby FPGA obvodu. Dalším rozšířením je pak i prostředek pro návrh DSP systémů, System Generator for DSP.

## 4.3 System Generator for DSP

Propojení předchozích dvou prostředí zajištuje právě System Generator for DSP [15], [16]. Jedná se o DSP nástroj firmy Xilinx, umožňující použití MATLAB/Simulink návrhů k tvorbě systémů na bázi FPGA obvodů. Výhodou je, že není potřebná předchozí zkušenost s FPGA obvody a RTL metodikou návrhu. Design je prováděn v MATLAB/Simulinku za použití speciálních Xilinx bloků. Všechny navazující kroky jsou pak automaticky provedeny tímto prostředkem za účelem získáni zdrojového kódu VHDL/Verilog pro FPGA obvod.

Průběh procesu návrhu je blokově zobrazen na obrázku 4.4. Prvním krokem je vytvoření systému. K návrhu je možno využít jak klasické bloky MATLAB/Simulinku, tak i speciální Xilinx bloky. Důležité je si uvědomit, že vše, co má být implementováno do FPGA obvodu, je potřeba vytvořit právě z těchto bloků. Pro účely simulace postačí použít ostatní bloky. Dalším krokem v návrhu je simulace. Simulaci se ověřuje především funkčnost a parametry systému. Poslední krok k získaní skutečného hardwarového návrhu je generování zdrojových souboru pro prostředí Xilinx ISE, které pak provede konečnou realizaci systému na čip programovatelného obvodu.



Obrázek 4.4: Proces návrhu systému za pomocí System Generator for DSP

Systém umožňuje automatickou konverzi z čísla s plovoucí řádovou čárkou na číslo v pevné řádové čárce. Tato operace se nejčastěji děje v blocích definujících vstup a výstup systému. Všechny Xilinx bloky jsou plně syntetizovatelné. V případě potřeby bloku, který není standardně k dispozici, je možné využít blok MCode, který je schopen vykonávat určité matlabovské funkce. Další možností je použití bloku BlackBox do kterého lze vložit libovolný, syntetizovatelný VHDL kód. Nechybí zde ani podpora soft procesorů. Prostředí disponuje procesorem MicroBlaze, který může vykonávat program zapsaný v jazyce C/C++. Díky tomu je opravdu možné vytvořit takřka libovolný systém.

Největší výhoda tohoto prostředí spočívá v obrovské integraci různých metod návrhu DSP systému do jediné platformy. Nabízí se skloubení MATLAB/Simulink, RTL, C/C++ návrhu v jediném simulačním schématu. Díky tomu je tento sytém možný považovat za špičku v oblasti návrhu DSP systému.

## 5 Význam FPGA obvodů pro realizaci demodulátoru

Programovatelné logické prvky mezi něž FPGA obvody patří, jsou dnes nejperspektivnější pro vytváření návrhů SDR přijímačů. Samotná konstrukce je možná např. pomocí signálových procesorů, specializovaných obvodů, pomocí obvodů s nízkou úrovní integrace (tzv. diskrétních nebo elementárních obvodů) nebo již zmíněnými CPLD/FPGA obvody. Hlavními důvody, proč vybrat právě programovatelné prvky, může být např. vysoká míra variability návrhu, vysoká rekonfigurovatelnost návrhu, a převážně hardwarová realizace celého návrhu (pokud není využit některý z tzv. soft procesorů).

Návrh systému s FPGA obvody v současnosti směřuje od klasických stand-alone systému k využívaní soft procesorů a jejich hardwarových periferií. Tyto systémy jsou označovány SoC (System on Chip) a jejich aplikace strmě roste. Typicky systém je tvořen softwarovým procesorem, který je přizpůsoben pro implementaci v hradlovém poli. Dále se k tomuto procesoru připojují za pomocí nejrůznějších sběrnic periferie, obvykle realizované jako hardware, a implementované přímo v hradlovém poli. Návrh systému se provádí ve speciálních vývojových prostředích umožňujících kombinaci hardwarové a softwarové části do jediného bloku, schopného implementace v hradlovém poli. Princip takové návrhu znázorňuje obrázek 5.1.



Obrázek 5.1: Princip návrhu kombinovaného systému v FPGA obvodu

Takto řešené systémy se však neomezují pouze na hardwarovou a softwarovou část, ale jdou ještě dál. Dnes se již běžně do obvodů určených pro tento typ návrhu implementují bloky typu: vstupy/výstupy s vysokou přenosovou rychlostí (jednotky až desítky Gb/s), radio-frekvenční bloky (vf zesilovače, filtry, směšovače), PowerManagement (měniče napětí, regulátory), bloky pro DSP a mnohé další.

Dalším trendem FPGA obvodů v oblasti SoC je způsob návrhu. Dříve byl běžný popis samotného hardware na úrovní hradel (případně i tranzistorů), který s postupující integrací přecházel do popisu na úrovní registrů. Dnes je tento způsob spolu s behaviorálním (při popisu systému dochází k definici funkčnosti bez předchozí znalosti realizujícího hardware) popisem nejpoužívanější pro návrh běžných logických sytému pomocí jazyka VHDL, případně Verilog. Pro návrh komplexních systémů, s množstvím různých periferií se začínají prosazovat nové možnosti návrhu. Základním kamenem takových návrhu pak bývají tzv. IP (Intellectual Property), které mohou být připojovány pomocí interních sběrnic a vytvářet velmi rozsáhlé struktury, o jejichž řízení se může starat např. soft procesor.

Relativně nový způsob návrhu je za využití grafického programování. Hlavním představitelem v této oblasti je společnost National Instruments s vývojovým prostředím LabVIEW. Pro aplikace v oblasti DSP se může jednat například o již zmiňované prostředí System Generator for DSP, které umožňuje propojení návrhového prostředí Xilinx ISE se simulačním prostředím MATLAB/Simulink. Díky teto kombinaci je možné relativně jednoduše s využitím speciálních bloků<sup>5</sup> navrhnout systém, a následně ověřit jeho funkčnost a parametry pomocí simulací. To přináší obrovské vývody do oblasti vývoje, neboť není potřeba návrh realizovat a následně měřit jeho parametry, ale díky simulaci se rovnou ověřují a provádí jejich korekce. Samozřejmě že, tento způsob návrhu přináší spoustu výhod, ale současně i určité nevýhody.

#### Výhody

- Grafické programovací prostředí
- Vzájemná propojitelnost různých vývojových prostředí
- Ověření parametrů návrhu simulaci
- Vysoká míra variability a rekonfigurovatelnosti

#### Nevýhody

- Redundance navrženého kódu
- Omezenost hardwarovou strukturou implementujícího prvku

Z předchozího výčtu a současného vývoje FPGA obvodů lze vyvodit, že výhody značně převyšují nevýhody. Firma Xilinx v době psaní této diplomové práce představila novou řadu svých FPGA obvodů, jedná se o řádu s označením 7, která je řešena pomocí 28 nm technologie a obsahuje mnoho vylepšení, např. v oblasti vysokorychlostních portů, řízení spotřeby a integrovaných vstupních A/D převodníků. Základní porovnání řady 7 firmy Xilinx je na obrázku 5.2.



Obrázek 5.2: Srovnání FPGA obvodů řady 7 firmy Xilinx

<sup>5</sup>jedná se o knihovnu připojenou k MATLAB/Simulink jejiž bloky jsou následně syntetizovatelné a implementovatelné do FPGA obvodů. Pro potřeby OFDM demodulátoru, na základě podrobného studia základních parametrů a vlastností řady 7 [17], by byl vhodný obvod z podskupiny ARTIX 7. Tato podskupina je firmou Xilinx doporučována jako levný základ pro návrh systémů softwarově definovaného rádia SDR. Cena obvodů se pohybuje řádově v jednotkách až desítkách dolarů, což je předurčuje právě k výběru pro tyto aplikace.

Pro ověření dílčích bloků OFDM demodulátoru jsem však zvolil obvody z řady Spartan3E. V současnosti se jedná o jednu z nejnižších řad firmy Xilinx. Záměrem tudíž bylo ověřit proklamované vlastnosti těchto obvodů pro DSP návrhy. Podrobný popis řady Spartan3E je k dispozici v datasheetu [18]. Výsledky realizace jsou shrnuty v následující kapitole. Ze závěru implementace lze vyvodit vhodnost daného prvku pro danou aplikaci. Vzhledem k tomu, že se jednalo pouze o ověření faktu, zda je blok OFDM demodulátoru implementovatelný na danou strukturu, nebyla řešená otázka časového zpoždění signálu.

## 6 Teoretický návrh OFDM demodulátoru

Samotný DRM přijímač je možné rozdělit do několika základních stavebních bloků, k nimž patří i OFDM demodulátor. Mezi ostatní bloky patří např. radio-frekvenční část s laděným anténním dílem nebo dekodér audio a datového signálu. Ve své práci se však snažím zabývat čistě OFDM demodulátorem, i když oddělení jednotlivých bloků přijímače je velmi obtížné a přechody mezi nimi bývají mnohdy nepostřehnutelné. V této kapitole se dále konkrétněji zaměřím již jen na samotný OFDM demodulátor, který ve zkratce tvoří digitální RF obvod, FFT, ekvalizér a QAM demodulátor.

Prvním článkem přijímače digitálního rádia bývá obvykle anténa. Následuje analogový RF (Radio Frequency) obvod, který zajišťuje výběr přijímané frekvence, filtraci, zesílení a směšování buď na mezifrekvenční kmitočet, nebo přímo do základního pásma [22]. Takto upravený signál je navzorkován a převeden do digitální podoby pomocí A/D převodníku. Takto digitalizovaný signál zpracovává digitální RF obvod, jehož hlavním úkolem je vytvořit z komplexního signálu dvě oddělené složky v základním pásmu. I/Q signál pak vstupuje do OFDM demodulátoru, kde je za pomocí FFT (Fast Fourier Transform) demodulován tj. převeden z frekvenční oblasti zpět do časové. Za blokem FFT nasleduje odstranění ochranného intervalu a demodulaci (demapování) QAM. Blok, ve kterém dochází k ekvalizaci přenosového kanálu a vyrovnávaní případné časové nebo frekvenční chyby, bývá umístěn mezi FFT, a demodulátor QAM a jeho výstupy provádějí korekci vstupního signálu. Za těmito bloky následuje dekodér zvukového a datového toku. Dekódovaný zvuk je pomocí D/A převodníku přiveden k reproduktoru a datový tok je obvykle zobrazován na display [5]. Toto zjednodušené schéma přijímače lze vidět na obrázku 6.1.



Obrázek 6.1: Blokové schéma DRM přijímače s OFDM demodulátorem

## 6.1 Synchronizace OFDM demodulátoru

Pro přenosové systémy založené na OFDM modulacích je synchronizace jedním z klíčových parametrů. Největší potřeba synchronizace je právě v přijímači, potažmo při OFDM demodulaci, kdy musí být zajištěna velmi malá synchronizační chyba v časové i frekvenční doméně. Důsledkem špatné synchronizace bývá nejčastěji vysoká chybovost, a rozpad přijímaného signálu.



Obrázek 6.2: Základní princip synchronizace v OFDM demodulátoru

Celý princip synchronizace lze rozložit na dvě základní části: zachycení (acquisition) a sledování (tracking). Po zapnutí přijímače dochází k tzv. prvotní synchronizaci, kdy dochází především k nalezení časování přijímaného signálu a dále pak vyrovnání frekvenčního offsetu, který bývá způsoben nepřesností lokálních oscilátorů směšovače. Na obrázku 6.2 je vidět základní přístup k celkové synchronizaci v přijímači.

Synchronizaci by bylo možno provést až po převodu do časové oblasti (po provedení FFT), ale to vzhledem k principům OFDM modulace není takřka možné (vznik ICI a ISI při přenosu signálu). Pokud by byla prováděna veškerá synchronizace naopak ve frekvenční oblasti, tj. před FFT, nebyly by k dispozici pilotní buňky. Nejvhodnější se jeví synchronizace, kdy její část je provedena před FFT (hrubé časové a frekvenční odhady), a část po provedení FFT (jemné doladění) [11], [12].

#### 6.1.1 Zachycení (acquisition) synchronizace

Zachycení synchronizace je fáze, kdy dochází k inicializaci celého přijímače, a je prováděna vždy jen po jeho zapnutí. Celý proces spočívá v nalezení hrubého odhadu synchronizačních parametrů s relativně velkou tolerovanou chybou. Důvodem je, že po zapnutí nejsou známy žádné informace o synchronizaci a jejich chybách, ve frekvenční ani v časové oblasti [9]. V této fázi je možné rozeznávat tři základní typy synchronizace:

- **Vyhledávaní frekvence (frekvenční synchronizace)** účelem je výpočet přibližné hodnoty frekvenční odchylky a její korekce. Pro potřeby následného jemného dolaď ování frekvence je zapotřebí, aby chyba po provedení frekvenční synchronizace nebyla větší než  $\pm \Delta f/2$ .
- **Hrubý odhad počátku OFDM symbolu (časová synchronizace)** účelem je stanovení počátku FFT okna vzhledem k počátku OFDM symbolu.
- **Nalezení počátku OFDM rámce (rámcová synchronizace)** účelem je obnova synchronizace z hlediska rámcové struktury, aby byl přijímač schopný detekovat informace o přenášeném signálu.

#### Vyhledávaní frekvence

Jeden z nejefektivnějších způsobů vyhledávání frekvence (frekvenční synchronizace) je založen na využití frekvenčních pilotů, které byly popsány v kapitole 2.4.4. Frekvenční piloty, které tvoří harmonický signál je možné použít pro prvotní frekvenční synchronizaci. Algoritmus je založen na jiné úrovni výkonu frekvenčních pilotů oproti datovým buňkám, přibližně dvojnásobném. Algoritmus provádí skenování výkonu ve frekvenční oblasti a současně počítá součtový výkon náhodně zvolených vzorků, které mají stejné rozmístění jako frekvenční piloty. Prohledávaní frekvenčního pásma trvá do nalezení maximální hodnoty součtového výkonu, což znamená identifikaci frekvenčních pilotů.

Protože základní myšlenka spočívá v korelaci vypočtených hodnot FFT a protože operace FFT slouží pouze pro odhad spektrální hustoty, není potřeba přesná synchronizace FFT okna. To znamená, že není potřeba znát začátky OFDM symbolů. Matematický zápis vyhledávacího algoritmu převzatého z [6] je následující:

$$\hat{f}_{acq}(l) = \frac{f_s}{N_{ac}} \max_m \left\{ \sum_{i=0}^2 R_{m+p_{fac(i),l}} \right\}$$
(6.1)

$$R_{m,l} = \left| \sum_{n=0}^{N_{AC}-1} r_{n+l} e^{-j\frac{2\pi}{N_{AC}}nm} \right|$$
(6.2)

kde

 $f_s$  - je vzorkovací frekvence

 $N_{AC}$  - je počet přijatých vzorků  $r_i$ , z kterých je vypočtena FFT  $R_{i,l}$  - je výkonová spektrální hustota i-té frekvenční složky v čase l m - je rozsah vyhledávaní frekvence  $p_{fac}(i)$  - je modifikované pozice frekvenčních pilotů l - je časový index  $r_i$  - je i-tý přijatý vzorek

Pro modifikované pozice frekvenčních pilotů pak platí:

$$p_{fac}(i) = p_f(i)N_{sym}\left(\frac{T_g}{T_u} + 1\right) \qquad i = 0, 1, 2$$
 (6.3)

kde

 $p_f(i)$  - jsou indexy jednotlivých frekvenčních pilotů

N<sub>sym</sub> - je počet symbolů použitých pro průměrování (doporučená hodnota je 4)

 $T_g$  - je délka ochranného intervalu

 $T_u$ - je délka užitečné částí OFDM symbolů

Na volbě velikosti  $N_{sym}$  pak závisí statistické vlastnosti signálu a se vzrůstající hodnotou se zlepšuje detekovatelnost maxima funkce  $\hat{f}_{acq}(l)$ . Naopak se zvyšující se hodnotou  $N_{sym}$  dochází k poklesu efektivnosti algoritmu vlivem přenosového kanálu (nejčastěji u přenosového kanálu s rychlými úniky). Jako kompromisní řešení je doporučeno volit hodnotu  $N_{sym} = 4$ , která umožňuje dosáhnout frekvenčního rozlišení mezi jednotlivými subnosnými menší než 25 %.

#### Výpočet hrubého odhadu počátku OFDM symbolu

Hledání začátku OFDM symbolu využívá vloženého ochranného intervalu, respektive cyklického prefixu. V kapitole 3.3 byl vysvětlen princip vkládání ochranného intervalu jako ochrana před ISI a ICI. Tato redundance spočívá v tom, že začátek OFDM symbolu je kopií konce symbolu. Synchronizace je založena na využití právě této nadbytečnosti a je nejčastěji realizována pomocí autokorelační funkce v časové oblasti. Matematicky lze korelační funkci vyjádřit následovně [8]:

$$G(j) = \sum_{m=0}^{N_g - 1} z(j - m) \cdot z(j - m - N_u)^*$$
(6.4)

kde

z(i) - je i-tý vstupní vzorek  $N_g$  - je počet vzorků ochranného intervalu  $N_u$  - je počet vzorků užitečné částí OFDM symbolů

Z rovnice 6.4 je jasný princip, tj. dochází k výpočtu korelační funkce dvou signálů o velikosti  $N_g$  vzorků, posunutých od sebe o  $N_u$  vzorků. Vypočtena korelační funkce dosahuje maximálních hodnot právě tehdy, pokud se do výpočtu dostane začátek a konec OFDM symbolu, které jsou stejné (pro reálný signál ovlivněný šumem a ISI jsou maxima méně zřetelná). Protože vstupní vzorky jsou komplexní signál, je potřeba hledat maximum absolutní hodnoty  $|G(j_{max})|$ . Přesnější výsledek lze dosáhnout pokud je do výpočtu zahrnuta i samotná energii přijímaného signálu. Takto modifikovanou autokorelační funkci například využívá program Dream a její matematické vyjádření je následující [7]:

$$G(j) = \sum_{m=0}^{N_g - 1} \left\{ z(j-m) \cdot z(j-m-N_u)^* - (|z(j-m)|^2 + |z(j-m-N_g)|^2) \right\}$$
(6.5)

Z obrázku 6.3 je vidět, že dochází k ostřejšímu vymezení začátku symbolu. Vlevo je průběh funkce podle rovnice 6.4 a vpravo pak podle rovnice 6.5. To vede k daleko přesnějšímu určení začátku OFDM symbolu a následně i k přesnému nastavení FFT okna, což vede ke snížení chyby v časové oblasti. Pro další minimalizaci chyby je následně využito jemného časového dolaď ování, viz následující kapitoly.



Obrázek 6.3: Porovnání korelačních funkcí [7]

#### Rámcová synchronizace

Rámcová synchronizace vychází ze stejného principu jako časová synchronizace. Předpokladem pro její použití je, že na začátku každého rámce se vyskytuje stejná značku, mnohdy označovaná jako preambule. Matematicky lze rámcovou synchronizaci vyjádřit opět pomocí autokorelační funkce [8]:

$$R(j) = \sum_{m=0}^{N+N_g-N_s-1} z(j-m) \cdot z(j-m-N_s)^*$$
(6.6)

V tomto případě se však korelační funkce počítá z  $N + N_g - N_s$  vzorků posunutých od sebe o  $N_s$  vzorků. Funkce dosáhne svého maxima v místě začátku rámce, tj. v bodě, kde se nachází preambule (začátek rámce). Další informace k rámcové synchronizaci jsou k dispozici v [4].

#### 6.1.2 Sledování (tracking) synchronizace

Sledování synchronizace přichází na řadu okamžitě po provedení inicializace synchronizace a jejího prvotního nastavení. Na rozdíl od acquisition synchronizace však probíhá nepřetržitě. Cílem této synchronizace je korekce malých časových a frekvenčních offsetů. V této fázi jsou rozeznávány dva základní typy synchronizace:

Jemné dolaď ování frekvence - účelem je provádět jemný frekvenční offset

Jemné dolaďování počátku OFDM symbolu - účelem je provádět jemný časový offset

#### Jemné dolaďování frekvence

Frekvenční odchylka nosné  $\delta f$  způsobí rozvinutí fázové chyby  $\psi(j)$  přijatých vzorků z(j) [8]:

$$\Psi(\delta f, j) = 2\pi \delta f \cdot j \cdot T_s = 2\pi \frac{j\delta f}{N_u \Delta f}$$
(6.7)

Z toho vyplývá, že rozdíl fázové chyby dvou vzorků  $z(j_1)$  a  $z(j_2)$  je funkcí frekvenční odchylky a zpoždění mezi jednotlivými vzorky:

$$\Psi(\delta f, j_2) - \Psi(\delta f, j_1) = \Psi(\delta f, |j_2 - j_1|)$$
(6.8)

Pokud je původní fázový rozdíl znám a nejsou přítomná jiná fázová zkreslení, může být chyba fázového zkreslení využita pro výpočet frekvenční odchylky.

Protože vzorky ochranného intervalu jsou kopií posledních  $N_g$  datových vzorků OFDM symbolů, může být frekvenční chyba odhadnuta na základě těchto  $N_g$  párů identických vzorků. Pro zlepšení přesnosti odhadu (není neznámo zatížení přenosového kanálu šumem) může být provedeno zprůměrování  $N_g$  odhadů.

Fáze G(j) v bodě  $j = j_{max}$  se rovná zprůměrovanému fázovému rozdílu mezi vzorky ochranného intervalu a odpovídajícím vzorkům na konci OFDM symbolu. Vzdálenost příslušných páru vzorků je pak rovna  $N_u$  a rovnici 6.7 lze pak upravit:

$$\delta f_t = \frac{\Delta f}{2\pi} \angle G(j_{max}) \tag{6.9}$$

Vzhledem k nejednoznačnosti určení fáze (fáze může být libovolným násobkem  $2\pi$ ) je potřeba zajistit, aby frekvenční chyba nebyla větší než  $\Delta f/2$ , tj.

$$-\Delta f/2 \le \delta f \le +\Delta f/2 \tag{6.10}$$

#### Jemné dolaďování počátku OFDM symbolu

Algoritmus popsaný v kapitole 6.1.1 provádí pouze hrubé určení FFT okna, tudíž může docházet k nuancím jeho umístění. Tento posuv bývá obvykle jen několik vzorků, ale i tak malá hodnota stačí, aby došlo ke zvýšení chybovosti a ISI. Proto je před výpočtem FFT nutné najít přesný začátek symbolu. Při špatně zvoleném začátku symbolu FFT okno zasahuje do předchozího nebo následujícího symbolu (případně do ochranného intervalu). Vzhledem k vlastnostem OFDM signálu bude docházet pouze k pootočení signálových konstelací o určitý úhel, podle věty o časovém posunu:

$$f(t) \Leftrightarrow F(\omega)$$

$$f(t-\tau) \Leftrightarrow e^{-j\omega\tau}F(\omega)$$
(6.11)

pro velikost tohoto úhlu platí:

$$\Delta \varphi = \omega \tau = 2\pi f \tau \tag{6.12}$$

Algoritmus pro jemné dolaďování počátku OFDM symbolu pak využívá právě korekci fáze. Základním krokem je určení hrubého odhadu přenosové funkce kanálu z pěti přijatých OFDM symbolů (pět vyplývá z rozložení pilotů v přenosovém módu A viz [1]) podle vztahu:

$$x_p = \frac{r(f_{ip})}{t(f_{ip})} = \frac{t(f_{ip}) \cdot H(f_{ip}) + n_{ip}}{t(f_{ip})} = H(f_{ip}) + \overline{n_{ip}}$$
(6.13)

kde

 $r(f_{ip})$  - je 5-tý přijatý pilotní symbol  $t(f_{ip})$  - je 5-tý vyslaný pilotní symbol  $n_{ip}$  - je šum na 5-tém pilotním symbolu

Takto vypočtený vektor je doplněn nulami na velikost *N* a rozdělen tak, že polovina nenulových hodnot je na začátku a polovina konci, tj. nulové hodnoty jsou uprostřed obklopeny symetricky nenulovými hodnotami. Následuje provedení inverzní Fourierovy transformace, čímž se získá odhad impulzní odezvy kanálu tzv. CIR (Channel Impulse Response). Z CIR se vybere pouze první perioda a vypočte se druhá mocnina absolutní hodnoty. Tím je získán profil vícecestného šíření signálu označovaný jako PWD (Power Delay Profile). Z tohoto parametru lze vyčíst relativní úroveň a počet cest, kterými se signál šířil z vysílače na přijímač. Maximum pak udává hlavní (dominantní) cestu šíření signálu a označuje začátek signálu. Podle polohy maxima je možné vytvořit funkci pro následnou korekci fáze, jejíž tvar je následující:

$$c(t) = e^{j2\pi\tau_{max}dk/N} \tag{6.14}$$

kde  $\tau_{max}$  - je zpoždění hlavní cesty šíření signálu

*k* - je číslo subnosné

N - je rozměr FFT okna

a d je definováno jako:

$$d = \frac{N}{\Delta M} \tag{6.15}$$

kde N - je velikost FFT okna v přijímači

 $\Delta$  - je rozestup mezi pilotními nosnými ve vstupním vektoru

*M* - je rozměr vstupního vektoru pro výpočet IFFT

## 6.1.3 Možnosti implementace synchronizačních algoritmů

Na obrázku 6.4 je vidět jedná z možných implementaci synchronizačních algoritmů. Jednotlivé bloky je možné řešit hardwarovými strukturami a jejich složením lze zajistit synchronizaci OFDM demodulátoru.



Obrázek 6.4: Blokový diagram synchronizačních algoritmu přijímače [8]

Vstupem je vektor komplexních vzorků. Ty jsou za využití posuvného registru zpožděny a realizují autokorelační funkce podle vztahu 6.4 a 6.6. Následně je hledáno maximum absolutní hodnoty funkcí G(j) a R(j) a současně je vypočten i argument těchto funkcí. Pro výpočet hodnot lze uplatnit algoritmy typu CORDIC. Maxima funkcí pak slouží pro časovou a rámcovou synchronizaci a argumenty pro frekvenční synchronizaci.

Pro konkretní aplikace byly vytvořeny velmi efektivní synchronizační algoritmy. Jejich struktura a implementace bývá značně složitá. Realizace kompletní synchronizační strategie v DRM přijímači, potažmo v OFDM demodulátoru, přesahuje rámec této diplomové práce, proto se jí podrobněji nebudu dále zabývat.

## 6.1.4 Ekvalizace přenosového kanálu

Ekvalizace přenosového kanálu je nutná z důvodu koherentní demodulace signálu. DRM systém využívá vícestavové modulace 16-QAM a 64-QAM, které pro svoji správnou demodulaci již z principu vyžadují ekvalizaci. Podstata ekvalizéru je založena především na interpolačních metodách využívajících pilotní buňky. Nejčastější realizace bývají pomocí interpolačních filtrů [19].

## Wienerovy filtry

Původně byl Wienerův filtr navržen tak, aby prováděl rekonstrukci obrázků, které byly poškozeny šumem. Aplikace tohoto filtru pro ekvalizaci kanálu v systému DRM vychází z rozmístění pilotních buněk. Pilotní buňky mají přesně definované hodnoty. V těchto bodech je možné vypočítat přenosovou funkci. Úkolem Wienerova filtru je odhadnout přenosovou funkci v ostatních bodech pomocí interpolace (nalezení přibližné hodnoty přenosové funkce). 2D Wienerův filtr provádí současně odhad přenosové funkce v časové i frekvenční oblasti. Výpočetní náročnost takového filtru je značná, proto se místo něj aplikuje dvojice 1D Wienerových filtrů. 1D Wienerův filtr realizuje filtraci buď ve frekvenční, nebo časové oblasti. Spojením obou pak dochází k interpolaci všech ostatních bodů. Rozdíl mezi těmito typy filtrů je patrný z obrázku 6.5.



Obrázek 6.5: Princip 2D a 1D Wienerových filtrů [6]

## 6.2 Rychlá Fourierova transformace - FFT

Pro realizaci OFDM demodulátoru je potřebný i blok provádějící algoritmus rychlé Fourierovy transformace. Aplikací této transformace dochází k převodu přijímaného signálu z frekvenční oblasti zpět do časové a následně může být tento signál převeden zpět na sériový bitový tok pomocí QAM demodulace.

#### 6.2.1 Matematické a algoritmické vyjádření FFT

Algoritmus FFT vychází z matematického vyjádření diskrétní Fourierovy transformace DFT, případně její inverzní obdoby IDFT. Diskrétní Fourierova transformace mezi posloupnostmi  $\{x_n\}_{n=0}^{N-1}, \{X_k\}_{k=0}^{N-1}$  je definována vztahy:

$$X_k = \sum_{n=0}^{N-1} x_n e^{-\frac{2\pi i}{N}kn} \quad k = 0, \dots, N-1$$
(6.16)

a zpětná (inverzní) diskrétní Fourierova transformace

$$x_n = \frac{1}{N} \sum_{k=0}^{N-1} X_k e^{\frac{2\pi i}{N}kn} \quad n = 0, \dots, N-1$$
(6.17)

Výpočet DFT podle definičního vztahu 6.16 ovšem vyžaduje  $N^2$  komplexních součinů a  $N^2$  komplexních součtů, což neumožňuje vhodnou implementaci pro výpočet v reálném čase. V roce 1965 publikovali J. W. Cooley a J. Tukey velice efektivní algoritmus pro výpočet DFT, dnes označovaný právě jako rychlá Fourierová transformace FFT. Tento algoritmus potřebuje ke svému výpočtu jen  $N/2 \log_2 N$  komplexních součinů a  $N/\log_2 N$  komplexních součtů. Díky tomuto algoritmu se FFT stal nejpoužívanější metodou pro numerické výpočty Fourierovy transformace v technické praxi a je implementován ve všech běžných simulačních a výpočetních prostředích, jako Matlab, Scilab, Maple, atd.

## 6.2.2 Implemenatce FFT v prostředí System Generator for DSP

Blok Fast Fourier Transform 7.1 v prostředí System Generator for DSP využívá Cooley-Tukey algoritmus FFT. Pro implementaci na dávkové architektury se využívá decimace v časové oblasti a pro zřetězené a streamované architektury decimace ve frekvenční oblasti. Velikost FFT okna je  $N = 2^m$ , kde m = 3 - 16 a vstupní komplexní vektory mohou mít délku 8 až 34 bitů. Základní bloková značka je na obr. 6.6.



Obrázek 6.6: Blok FFT

V následující tabulce (Tab. 6.1) je popis základních vstupů a výstupů bloku FFT. Základem jsou vstupní (xn\_re, xn\_im) a výstupní (xk\_re, xk\_im) komplexní vektory a vstup start označující začátek zpracovávání. A v případě správného výsledku na výstupu je toto signalizováno log. 1 na výstupu dv.

Další parametry je možné nastavit přímo v konfiguračním okno bloku FFT. Jejich stručný výčet je na následujících řádcích.

- **Způsob implementace** nabízí se zde tři možnosti implementace pro nalezení nejlepšího kompromisu mezi velikosti jádra a časem výpočtů
  - Pipelined Streaming I/O je vhodné pro kontinuální zpracování dat.
  - Radix-4 I/O výpočet probíhá iterativně s tím, že data jsou načtena, a zpracovávána odděleně. Je efektivní z hlediska velikosti, ale časově náročnější.
  - Radix-2 I/O využívá stejný přístup jako Radix-4, ale některé parametry jsou jiné. Dochází k ještě většímu zmenšení jádra, bohužel opět na úkor času.
- Velikost FFT okna volba pro nastavení velikosti FFT okna. Nastavit lze mocniny dvou a velikost okna je nastavitelná od 8 do 65536.
- Výstupní pořadí volba umožňuje rozhodnout, zda budou výstupní data ve fyzickém nebo obráceném pořadí vzhledem ke vstupním datům.
- Měřítko umožňuje nastavit zmenšení výstupu, tak aby byl stejný jako vstup. V opačném případě může výstupní počet bitů narůst.

Základní použití bloku FFT je tedy pro výpočet DFT nebo IDFT v systémech s diskrétním časem. Na obrázku 6.7 je vidět základní aplikační schéma s minimem jiných bloků.

| Vstup/Výstup       | Popis  |  |  |  |
|--------------------|--|--|--|--|
| xn_re              | Reálná složka vstupního proudu dat. Datová sběrnice  |  |  |  |
|                    | může být široká 8-34 bitů.                           |  |  |  |
| xn_im              | Imaginární složka vstupního proudu dat. Datov        |  |  |  |
|                    | sběrnice může být široká 8-34 bitů.                  |  |  |  |
| start              | Slouží jako značka začátku rámce. Může označovat     |  |  |  |
|                    | začátek rámce, nebo být trvale v log. 1.             |  |  |  |
| fwd_inv            | Definuje, zda bude prováděna FFT nebo IFFT. Hod-     |  |  |  |
|                    | nota log. 0 pro IFFT a log. 1 pro FFT.               |  |  |  |
| fwd_inv_we         | Určuje, zda bude pro další rámec načten údaj z portu |  |  |  |
|                    | fwd_inv, tj. zda může dojit ke změně IFFT/FFT pro    |  |  |  |
|                    | příští rámec.  |  |  |  |
| scale_sch          | Určuje škálování vstupního datového rámce. Je k dis- |  |  |  |
|                    | pozici pouze v režimu pevné řádové čárky.            |  |  |  |
| scale_sch_we       | Při aktivním vstupu načte ze vstupu schale_sch       |  |  |  |
|                    | měřítko pro další rámec vstupních dat. Datový typ    |  |  |  |
|                    | Boolen.  |  |  |  |
| xk_re              | Reálná složka výstupního proudu dat. Data jsou       |  |  |  |
|                    | správná jen v případě log. 1 na výstupu dv.          |  |  |  |
| xk_im              | Imaginární složka výstupního proudu dat. Data jsou   |  |  |  |
|                    | správná jen v případě log. 1 na výstupu dv.          |  |  |  |
| xn_index, xk_index | Signál určuje pořadí (index) vstupních a výstupních  |  |  |  |
|                    | dat.   |  |  |  |
| busy               | Signál je ve stavu log. 1, pokud blok zpracovává     |  |  |  |
|                    | vstupní data.  |  |  |  |
| dv                 | Signál určuje správnost (validitu) výstupních dat. V |  |  |  |
|                    | případě správného výsledku je na výstupu dv log. 1.  |  |  |  |
| done               | V okamžiku, kdy jsou výstupní data připravena v      |  |  |  |
|                    | rámci, je na výstupu done log. 1.                    |  |  |  |

Tabulka 6.1: Základní vstupy a výstupy bloku FFT

Na vstupy xn\_re a xn\_im je za pomocí čítače, který adresuje paměť ROM generován testovací komplexní vektor. Vstup start je trvale v log. 1 a kombinací logických úrovní na vstupech fwd\_inv a fwd\_inv\_we je nastavena dopředná Fourierova transformace. Velikost FFT okna je pro simulaci nastavena na 16.





Implementace byla zvolena Pipelined Streaming I/O. Další parametry byly pak ponechány na implicitních hodnotách. Výsledek simulace je pak vidět na obrázku 6.8. Jedná se o časový diagram průběhu simulace. Z toho diagramu lze vidět, že blok FFT načte vstupní data a provede výpočet DFT. V okamžiku správného výsledku se na výstupu dv objeví log. 1. Ukončení výpočtu aktuálního FFT rámce je taktéž signalizován log. 1 na výstupu done. Na výstupech xk\_re a xk\_im je pak již vidět aktuální vypočtená hodnota.



Obrázek 6.8: Časový diagram simulace bloku FFT

Po simulaci byl pro blok FFT s využitím prostředí System Generator for DSP vygenerován VHDL kód. Ve vývojovém prostředí Xilinx ISE byl zdrojový kód syntetizován a implementován na konkretní hardwarovou strukturu. Pro ověření implementace byl vybrán obvod řady

Spartan3E. Konkrétně se jednalo o obvod xc3s250e v 144 pinovém SMD pouzdru TQFP a rychlostní skupiny -5. V tabulce 6.2 je vidět, jak je obvod využit z hlediska vnitřní struktury. Fyzické zapojení vnitřního jádra obvodu je pak viditelné z obrázku 6.9. Obvod xc3s250e patři k nejnižším řadám FPGA obvodům firmy Xilinx. Z výsledku implementace je patrné, že i obvod s relativně nízkým výpočetním výkonem je možné využit k aplikacím jako je rychlá Fourierova transformace v reálném čase.

| Název bloku   | Využité bloky | Celkem bloků v FPGA | Procentuální vyjádření |
|---------------|---------------|---------------------|------------------------|
| External IOBs | 59            | 108                 | 54%                    |
| 4 input LUTs  | 829           | 4.896               | 16%                    |
| Slices        | 730           | 2.448               | 29%                    |
| SLICEMs       | 167           | 1.224               | 13%                    |
| BUFGMUXs      | 1             | 24                  | 4%                     |
| MULT18X18SIOs | 3             | 12                  | 25%                    |
| RAMB16s       | 1             | 12                  | 8%                     |

Tabulka 6.2: Využití FPGA obvodu po implementaci FFT



Obrázek 6.9: Jádro obvodu xc3s250e s implementovaným blokem FFT

## 6.3 QAM demodulace

Po převedení vstupního datového toku zpět do časové oblasti a provedení synchronizace s ekvalizaci je již k dispozici komplexní signál se složkou I (soufázová část) a Q (kvadraturní část). Tento signál vstupuje do QAM demodulátoru, jehož úkolem je vytvořit demodulovaný sériový bitový tok reprezentující zvukové a datové složky DRM vysílání [10].

#### 6.3.1 Obecný princip QAM modulace a demodulace

QAM vychází z kvadraturní modulace, avšak oproti ní má více modulačních stavů. Kvadraturní modulace umožňuje dosáhnout dvojnásobné bitové rychlosti při zachování stejné šířky pásma, a to díky využití ortogonality funkcí sinus a cosinus. Vznikne tak tzv. kvadraturní modulace se dvěma složkami - soufázovou (In-phase, I)  $s_I$  a kvadraturní (Quadrature, Q)  $s_Q$ . Její matematické vyjádření je pak:

$$s(t) = s_I(t)\cos(2\pi f_c t) - s_Q(t)\sin(2\pi f_c t)$$
(6.18)

Pro M-stavové modulace QAM platí, že vstupní bitový tok je mapován do n-bitových kódových skupin, tzv. symbolů. Mezi počtem stavů a počtem bitů kódových skupin pak platí následující vztahy:

$$M = 2^n \tag{6.19}$$

$$n = \log_2 M \tag{6.20}$$

Tyto signály jsou vysílány ve formě signálových prvků  $s_1(t), s_2(t), \ldots, s_M(t)$ , které mají dobu trvání *T* tj. symbolovou periodu. Matematicky lze M-QAM signál zapsat jako:

$$s_i(t) = \sqrt{\frac{2E_0}{T}} a_i \cos(2\pi f_c t) + \sqrt{\frac{2E_0}{T}} b_i \sin(2\pi f_c t), \ 0 \le t \le T$$
(6.21)

kde

 $E_0$  - energie signálu s nejmenší amplitudou

 $a_i, b_i$  - celá čísla určující polohu v konstelačním diagramu

Polohu bodů konstelačního diagramu, lze vyjádřit maticově hodnotami  $a_i, b_i$  a pro L platí, že  $L = \sqrt{M}$ :

$$\{a_i, b_i\} = \begin{pmatrix} (-L+1, L-1) & (-L+3, L-1) & \dots & (L-1, L-1) \\ (-L+1, L-3) & (-L+3, L-3) & \dots & (L-1, L-3) \\ \vdots & \vdots & \vdots \\ (-L+1, -L+1) & (-L+3, -L+1) & \dots & (L-1, -L+1) \end{pmatrix}$$
(6.22)

Příklad pro 16-QAM (L=4):

$$\{a_i, b_i\} = \begin{pmatrix} (-3,3) & (-1,3) & (1,3) & (3,3) \\ (-3,1) & (-1,1) & (1,1) & (3,1) \\ (-3,-1) & (-1,-1) & (1,-1) & (3,-1) \\ (-3,-3) & (-1,-3) & (1,-3) & (3,-3) \end{pmatrix}$$
(6.23)

Maticový zápis je možné vyjádřit i v grafické podobě označované jako konstelační diagram. Příklad konstelačního diagramu pro 16-QAM je na obrázku 6.10. M-QAM modulace je nejčastěji realizována pomocí kvadraturních modulátorů označovaných též jako vektorové (I,Q) modulátory. Princip kvadraturních diskrétních modulátoru je založena na skutečnosti, že libovolný signál o konstantním úhlovém kmitočtu  $\omega_c$  a o libovolně časově proměnné fázi  $\Phi_c(t)$  a o libovolné časově proměnné amplitudě  $U_c(t)$  lze vyjádřit vztahem [2]:

$$u(t) = U_c(t)\sin\left[\omega_c t + \Phi_c(t)\right] \tag{6.24}$$



Obrázek 6.10: Konstelační diagram 16-QAM

Tentýž signál je možná zapsat i pomocí dvou složek se stejnými kmitočty, ale s konstantní vzájemnou fázi 90° (kvadraturní složky) a s amplitudami I(t), Q(t):

$$u(t) = I(t)\sin(\omega_c t) + Q(t)\cos(\omega_c t)$$
(6.25)

Vzájemná souvislost mezi veličinami  $U_c(t)$ ,  $\Phi_c(t)$  a I(t), Q(t) je pak možné vyjádřit následovně:

$$U_c(t) = \sqrt{I^2(t) + Q^2(t)}$$
(6.26)

$$\Phi_c(t) = \arctan \frac{Q(t)}{I(t)} \tag{6.27}$$

Blokové zapojení kvadraturního modulátoru M-QAM je uvedeno na obr. 6.11. Na vstup přichází sériový datová tok (modulační signál). Následně jsou v kodéru ze vstupního signálu vytvořeny modulační složky I(t), Q(t). Samotný kodér provádí sériově/paralelní převod, který dělí vstupní datový tok do dvou binárních toků o poloviční rychlosti. Dále kodér provádí ma-



Obrázek 6.11: Blokové schéma QAM modulátoru

pování vstupního signálu na symboly. Tyto signály po filtraci v před modulačních dolních propustech přicházejí jako modulační signály I(t), Q(t) na směšovače. Zde je realizována operace vyjádřena vztahem 6.25. Výstupní signál modulátoru se ještě obvykle dále filtruje mezifrekvenční pásmovou propustí, kmitočtově transformuje a dále přivádí ke koncovému výkonovému zesilovači vysílače. Vysílací zesilovače by měly mít co nejmenší nelineární zkreslení, protože M-QAM modulace nemají konstantní obálku.

Demodulace M-QAM signálu se děje nejčastěji pomocí kvadraturních demodulátoru. Jejich funkce je v podstatě inverzní k funkci kvadraturních modulátorů, popisovaných výše. Základem je opět provádění operace vyjádřené vztahem 6.25, avšak v její inverzní podobě.

## 6.3.2 Implementace QAM demodulátoru v prostředí System Generator for DSP

Pro praktickou realizaci byla zvolena modulace 16-QAM. Zvolený konstelační diagram je na obrázku 6.10. Mapování dibitů na synfázní a kvadraturní složky je vidět z tabulky 6.3. Z této tabulky pak vychází i implementační schéma demodulátoru na obrázku 6.12. Struktura implementace v prostředí System Generator for DSP vychází z postupů uvedených v [13].

| Hodnota dibitu ( $a_0a_1$ ) | I, Q složka |  |  |
|-----------------------------|-------------|--|--|
| 10                          | 3           |  |  |
| 11                          | 1           |  |  |
| 01                          | -1          |  |  |
| 00                          | -3          |  |  |

| Tabulka | 6.3: | Vyjádřen | ní I,Q s | ložky | pomocí | dibitů |
|---------|------|----------|----------|-------|--------|--------|
|---------|------|----------|----------|-------|--------|--------|

Princip demodulace je následující. Znaménkový bit vstupního slova je vyčleněn pomocí bloku Slice a tvoří hodnotu  $a_0$  dibitu. Zároveň slouží jako řídící signál multiplexeru. Vstupní signál se současně dělí do dvou větví. První větev přivádí signál na 0-tý vstup multiplexeru. Druhá větev vstupní signál vynásobí číslem -1 a přivede na 1-ní vstup multiplexeru. Podle znaménkového bitu vstupního signálu vybere multiplexer vždy tu větev, na jejímž konci je kladná hodnota vstupního vzorku, čímž dochází k převedení záporných hodnot na kladné a k zjednodušení následujícího zpracování. Za multiplexerem následuje komparátor, jehož výstup je ve stavu log. 1 jen tehdy, pokud je vstupní hodnota vzorku menší než číslo 2. Tímto způsobem je generován bit  $a_1$ . Jak je vidět z tabulky 6.3, bude tento bit log. 1 pouze tehdy, je-li vstupní symbol buď 1, nebo -1. Komparační podmínka tudíž zajisti správné dekódování i v případě menšího odstupu signál/šum.



Obrázek 6.12: Schéma implementace 16-QAM demodulátoru

Stejný demodulační princip je využit jak pro synfázní, tak i pro kvadraturní složku, proto mají obě složky stejný dekodér. Výstupní bity z těchto dekodérů jsou pomocí bloku Concat převedeny opět na sériový bitový tok. Na výstupu tohoto bloku je již k dispozici demodulovaný signál, určený k dalšímu zpracování.

U takto realizovaného demodulátoru byla dále ověřena funkčnost pomocí simulace v prostředí MATLAB/Simulink. Simulační schéma je vidět na obrázku 6.13. Vstupní data jsou vytvářena pomocí generátoru náhodných čísel. Následně jsou pomocí standardního 16-QAM modulátoru modulovány a vysílány do AWGN přenosového kanálu. Přenosový kanál umožňuje nastavit základní parametry, jako např. SNR, čímž je simulováno přidání šumu. Výstup přenosového kanálu je přiveden na subsystém 16-QAM demodulátoru, jehož vnitřní zapojení bylo popisováno výše. Signály na vstupu modulátoru, výstupu přenosového kanálu, I a Q složek a výstupu demodulátoru jsou po provedení simulace vykresleny v závislosti na čase a jejich průběhy jsou na obrázku 6.14. Dále je zobrazen konstelační diagram po přenosu signálu kanálem a vypočtena bitová chybovost BER demodulovaného signálu vzhledem k vstupnímu signálu modulátoru. Výsledky simulace jsou v příloze A.2.



Obrázek 6.13: Simulační schéma 16-QAM demodulátoru

Pro ověření implementovatelnosti byl vygenerován VHDL kód 16-QAM demodulátoru prostředím System Generator for DSP. Pro syntézu a implementaci bylo opět použito prostředí Xilinx ISE. Pro ověření implementace byl opět zvolen obvod řady Spartan3E, tj. xc3s250e v 144 pinovém SMD pouzdru TQFP a rychlostní skupiny -5. V tabulce 6.4 je vidět, jak je obvod využit z hlediska vnitřní struktury. Fyzické zapojení vnitřního jádra obvodu je pak viditelné z obrázku 6.15. Z výsledku implementace je patrné, že obvod není vůbec zatížen a ani není skoro využit. Procentuální využití celého obvodu je pouze přibližně 1 %.



Obrázek 6.14: Vykreslené datové signály v jednotlivých fázích modulace/demodulace

| Název bloku   | Využité bloky | Celkem bloků v FPGA | Procentuální vyjádření |
|---------------|---------------|---------------------|------------------------|
| External IOBs | 36            | 108                 | 33%                    |
| 4 input LUTs  | 38            | 4.896               | 1%                     |
| Slices        | 20            | 2.448               | 1%                     |
| SLICEMs       | 0             | 1.224               | 0%                     |
| BUFGMUXs      | 0             | 24                  | 0%                     |
| MULT18X18SIOs | 0             | 12                  | 0%                     |
| RAMB16s       | 0             | 12                  | 0%                     |

Tabulka 6.4: Využití FPGA obvodu po implementaci 16-QAM demodulátoru



Obrázek 6.15: Jádro obvodu xc3s250e s implementovaným blokem demodulátoru

## 7 Závěr

Cílem diplomové práce bylo pochopit a detailně popsat principy OFDM modulace a její specifika v systému digitálního rádia DRM. Na jednoduchých ukázkových implementacích pak bylo objasněno použití prostředí System Generator for DSP. Postup, jaký byl při tvorbě těchto bloků použit, je obecný, což znamená, že je aplikovatelný na jakýkoliv jiný blok nebo subsystém.

Pro jednoduchost a následnou interpretaci byly vybrány jednoduší bloky OFDM demodulátoru. Jednalo se o blok realizující výpočet rychlé Fourierovy transformace a 16-QAM demodulátor. Tato volba umožňuje velmi jednoduše začít s návrhem systému. Potřebné jsou pouze minimální znalosti z oblasti FPGA obvodů a jazyka VHDL. Tyto znalosti se začínají postupně prohlubovat s používáním prostředí System Generator for DSP. Tento postup se jeví jako nejoptimálnější.

Teoretický základ a technické specifikace systému DRM jsou shrnuty v druhé a třetí kapitole. Na ně pak navazuje kapitola zabývající se teoretickým rozborem jednotlivých bloků OFDM demodulátoru. V první části popisu bloků se vždy zaměřuji na teoretický základ, z kterého u bloku FFT a 16-QAM demodulátoru vychází i realizace v prostředí MATLAB/Simulink.

Navržené bloky nejsou primárně určeny pro praktické nasazení, i když z výsledku simulací lze usuzovat, že by to bylo možné, ale pro ověření teoretického základu. Samotná realizace probíhala v prostředí MATLAB/Simulink s následný generováním VHDL kódu prostředkem System Generator for DSP. Vygenerované zdrojové kódy byly v prostředí Xilinx ISE syntetizovány a pro ověření funkčnosti byly vygenerovaný implementační soubory. Z výsledku implementace, viz kapitola 6, lze vidět využitelnost zvoleného prvku s možností zobrazení samotného jádra, případně další parametry návrhu (např. zpoždění, efektivnost).

Způsob návrhu, použitý v rámci diplomové práce, se jeví v současnosti jako velmi perspektivní a velmi prosazovaný do technické praxe. Nicméně všechno co lze realizovat tímto způsobem, je možné realizovat také jazykem VHDL/Verilog. Jediný podstatný rozdíl je, že pro takový návrh je potřeba perfektní znalost VHDL a hardwarových struktur jím realizovaných. Především je pak potřeba znát přesné časovaní všech subsystémů. Takový způsob návrhu je vhodný např. pro malosériovou výrobu, nebo pro návrh speciálních struktur, u kterých je potřeba zajistit co nejmenší redundanci a zpoždění. Pro ostatní typy návrhu je možné s úspěchem využít právě způsob popisovaný v diplomové práci.

Mezi hlavní přínosy tohoto způsobu považují skloubení návrhu se simulací. Tím lze odbourat nákladné testování. Další výhoda je komplexnost návrhu, kdy je velmi intuitivní přechod mezi vývojovými prostředími a fázemi návrhu systému. Výhodné je rovněž zaměření na oblast DSP, kdy je možné grafickou podobou programování obejít přímé používání relativně složitých algoritmů typu Radix-4, CORDIC a podobně.

Systémy založené na principu SoC jsou dnes na špičce v návrhu rozsáhlých logických systému. Vývoj se v posledních letech zaměřil především na oblast telekomunikační techniky a informatiky. Firma Cisco je celosvětově největší odběratel FPGA obvodů. Zejména se využívají pro aplikace typu SDR (Software Define Radio), malé webové servery a systémy s vysokými přenosovými rychlostmi.

Zcela novým typem systému, který se v současné době dostává do oblasti zájmu, je NoC (Network on Chip). Podobají se strukturou SoC. Namísto interních sběrnic je využito stejného principu jako v počítačových sítích. Používá se přepínaní (routing) paketů pro komunikaci mezi periferiemi systému. Systémy vznikly z důvodu snížení časového zpoždění interních

sběrnic. Sběrnice se stávají pro některé specifické aplikace pomalé, a proto jsou nahrazovány sítěmi. Využití je vhodné například při použití multiprocesů, paralelních systémů a pro zpracování náročné grafiky [14].

Do budoucna bych se rád dále věnoval návrhu systémů s využitím prostředí System Generator for DSP, především pak v oblasti SDR, DRM a DVB-T/H. Věřím, že aplikace programovatelných prvků a nových vývojových metod pro tyto prvky, je do budoucna jedinou perspektivou v návrhu těchto rozsáhlých a složitých systémů.

Součástí diplomové práce jsou zdrojové kódy simulací pro prostředí MATLAB/Simulink. Soubory mohou demonstrovat nové způsoby návrhu systému, a sloužit tak jako ukázka do předmětů zaměřených na programovatelné logické prvky.

## 8 Literatura

- [1] *ETSI ES 201 980 V2.1.1 (2004-06): Digital Radio Mondiale (DRM); System Specification.* France: European Telecommunications Standards Institute, 2004. 183 s.
- [2] ŽALUD, Václav. Moderní radioelektronika. 1. vyd. Praha: BEN technická literatura, 2000.
   654 s. ISBN 80-86056-47-3
- [3] *Broadcaster's User Manual.* 2. vyd. Hertfordshire: A Digital Radio Mondiale<sup>TM</sup> (DRM<sup>TM</sup>) Publication, 2006. 62 s.
- [4] EYADEH, Ali A. *Frame Synchronization Symbols for an OFDM Sytem*. International Journal of Communications, Is. 1, Vol. 2, 2008
- [5] HOEG, W., LAUTERBACH, T. Digital Audio Broadcasting: Principles and Applications of Digital Radio. 2. vyd. England: Wiley, 2003. 362 s. ISBN 0-470-85013-2
- [6] FISCHER, V., KURPIERS, A. Frequency Synchronization Strategy for a PC-based DRM Receiver. Darmstadt University of Technology, Institution of Communication Technology
- [7] FISCHER, V., KURPIERS, A. Open-Source Implementation of a Digital Radio Mondiale (DRM) Receiver. Darmstadt University of Technology, Institution of Communication Technology, 2003
- [8] KELLER, T., PIAZZO, L., MANDARINI, P., HANZO, L. Orthogonal Frequency Division Multiplex Synchronization Techniques for FrequencySelective Fading Channels. IEEE Journal on Selected Areas in Communications, Vol. 19, No. 6, 2001
- CHEN, Chen, et al. Synchronization Acquisition Methods for DRM Systems. In Vehicular Technology Conference, 2006 [online]. Montreal, Que.: IEEE Xplore, 2006 [cit. 2011-03-21]. ISBN 1-4244-0062-7, doi: 10.1109/VTCF.2006.148
- [10] GRUBESA, T., ORLIC, N., GRUBESA, S. Elimination of Out-of-Band Emissions in Digital Radio Mondiale Transmissions Using the Genetic Algorithm.
- [11] KUNZE, J., VAZIRANI, A. A Carrier Recovery Method for DRM-Receivers
- [12] KUNZE, Joachim. A Robust Pilot Based Frequency Tracking Method for DRM Receivers
- [13] SERRA, M., ORDEIX, J., MARTÍ, P., CARRABINA, J. OFDM Demonstrator: Transmitter
- [14] GEER, David. Networks on Processors Improve On-Chip Communications. Computer, 2009. vol. 42, is. 3, page 17-20
- [15] Xilinx. System Generator for DSP: Getting Started Guide (v10.1). http://www.xilinx.com [online], 2008
- [16] Xilinx. System Generator for DSP: Reference Guide (v10.1). http://www.xilinx.com [online], 2008
- [17] Xilinx. 7 Series FPGAs Overview (v1.6). http://www.xilinx.com [online], 2011
- [18] Xilinx. Spartan-3E FPGA Family: Data Sheet (v3.8). http://www.xilinx.com [online], 2009

- [19] KEONG, Ho Chin. Overview on OFDM Design. Centre for Wireless Communications, National University of Singapore, 2001
- [20] LANGTON, Charan. Orthonogal Frequency Division Multiplex (OFDM) Tutorial. Intuitive Guide to Principles of Communications, http://www.complextoreal.com/ [online], 2004
- [21] KŘÍŽEK, Viktor. Když rádio bylo mladé. 1. vyd. Dvůr Králové nad Labem: ELLI print, 2004. 219 s. ISBN 80-239-2284-X
- [22] KADLČÁK, J., PROSTECKÝ, M. Požadavky ke zkouškám operátorů amatérských rádiových stanic. 4. vyd. Vsetín: PRONTRA Kelárek, 1996. 232 s. ISBN 80-902161-0-2
- [23] Digital Radio Mondiale Wikipedia, the free encyclopedia. [online]. 24th January 2010. URL: <a href="http://en.wikipedia.org/wiki/Digital\_Radio\_Mondiale>">http://en.wikipedia.org/wiki/Digital\_Radio\_Mondia
- [24] Orthogonal frequency-division multiplexing Wikipedia, the free encyclopedia. [online]. 28th January 2010. URL: <a href="http://en.wikipedia.org/wiki/OFDM">http://en.wikipedia.org/wiki/OFDM</a>

## 9 Obsah CD

Součástí této diplomové práce je CD, které obsahuje elektronickou podobu tohoto textu ve formtu PDF. Dále obsahuje elektronickou literaturu, zdrojové soubory simulací a všechny vytvořené projekty. Adresářová struktura je následující:

print - elektronická verze diplomové práce určená pro tisk
src - zdrojový kód diplomové práce pro LATEX
references - elektronická literatura
simulation - zdrojové soubory simulací
fft - zdrojové soubory simulace bloku FFT ve formátu \*.mdl
qam - zdrojové soubory simulace 16-QAM modulace/demodulace ve formátu \*.mdl

## A Přílohy

## A.1 Výsledky simulace FFT



Obrázek A.1: Časový diagram celkového průběhu simulace bloku FFT



Obrázek A.2: Výřez z časového diagramu simulace bloku FFT

## A.2 Výsledky simulace 16-QAM demodulátoru



(e) SNR = 20 dB

(f) SNR = 21,5 dB

Obrázek A.3: Vliv poměru hodnot signál/šum na konstelační diagram



Obrázek A.4: Vliv poměru hodnot signál/šum na konstelační diagram

## B Elektronické přílohy

## B.1 Zdrojové soubory simulace FFT

Zdrojové soubory simulace rychlé Fourierovy transformace ve formátu \*.mdl. Soubory jsou uloženy na přiloženém CD v adresáři CD*simulationft*.

## B.2 Zdrojové soubory simulace 16-QAM modulace/demodulace

Zdrojové soubory simulace 16-QAM modulace/demodulace ve formátu \*.mdl. Soubory jsou uloženy na přiloženém CD v adresáři \*CD*\*simulation*\*qam*.