DISEÑO E IMPLEMENTACIÓN DE UN SISTEMA DE AMPLIFICACIÓN LINEAL PARA MODULACIÓN ASK EN EL RANGO DE BAJAS FRECUENCIAS DE MICROONDAS

INFORME FINAL

JAIRO ANDRÉS CORREA PÉREZ JUAN SEBASTIÁN RODRÍGUEZ PÁEZ

DIRIGIDO POR: ING. ARTURO FAJARDO M.SC.

PONTIFICIA UNIVERSIDAD JAVERIANA FACULTAD DE INGENIERÍA CARRERA DE INGENIERÍA ELECTRÓNICA BOGOTÁ D.C. JULIO DE 2010

AGRADECIMIENTOS

Los autores queremos agradecer a los ingenieros Arturo Fajardo, Carlos Iván Páez, Luis Carlos Trujillo, José Luis Uribe y Camilo Otálora por su ayuda en el desarrollo del proyecto. Al equipo del laboratorio de electrónica, Carlos, Marlon, Leopoldo y Norberto, por su apoyo logístico en diversas labores técnicas; a nuestras familias y amigos por su apoyo incondicional.

ARTÍCULO 23 DE LA RESOLUCIÓN NO 13 DE JUNIO DE 1946

"La Universidad no se hace responsable por los conceptos emitidos por los alumnos en sus trabajos de grado, solo velará porque no se publique nada contrario al dogma y la moral católicos y porque el trabajo no contenga ataques y polémicas puramente personales, antes bien, se vean en ellas el anhelo de buscar la verdad y la justicia"

Tabla de contenido

1.	Intr	roduc	ción	9
2.	Ma	rco T	eórico	10
	2.1.	Moo	lulación Digital	10
	2.2.	Pará	imetros de Scattering en amplificadores	
	2.3.	Тор	ologías de amplificadores	11
	2.3.	1.	Clase A	
	2.3.	.2.	Clase B	
	2.3.	.3.	Clase AB	13
	2.3.	.4.	Clase C	13
	2.4.	Cart	a de Smith y Redes de acople	14
	2.5.	Gan	ancia y estabilidad de un amplificador	
	2.6.	Mez	zclador	
	2.7.	Filtı	OS	23
	2.7.	1.	Análisis de modo par e impar de las líneas de transmisión acopladas	
	2.8.	Spli	tter	25
	2.8.	.1.	Divisor de Wilkinson	25
	2.8.	.2.	Análisis del modo par e impar del divisor de Wilkinson	
	2.9.	Con	versor Digital Análogico	
	2.10.	P	rocesamiento de señales	
3.	Obi	ietivo	S	29
4.	Esp	ecific	aciones	30
	4.1.	Am	plificador	
	4.2.	Filtı	os Pasabanda	30
	4.3.	Filtı	os Pasabajos	30
	4.4.	Spli	tter	30
	4.5.	DA	C	30
	4.6.	Mez	zelador	30
5.	Des	arrol	los	31
	5.1.	Sist	ema General	31
	5.2.	Dise	eño del amplificador	
	5.2.	1.	Elección de la polarización	
	5.2.	.2.	Red de Polarización	33
	5.2.	.3.	Cálculo de Estabilidad	34
	5.2.	.4.	Máxima Transferencia de Potencia	35
	5.2.	.5.	Optimización Ruido	35

5.2.	2.6. Análisis Preliminar de Ganancia Vs. Ruido	
5.2.	2.7. Acercamiento al VSWR	
5.2.	2.8. Diseño de Los Acoples	
5.2.	2.9. Resultados de la simulación	
5.3.	Diseño del Splitter	
5.4.	Diseño de los Filtros	
5.4.	.1. Filtro Pasabajas	
5.4.	.2. Filtro Pasabanda	
5.5.	Control digital	
5.6.	Mezclador	
5.6.	5.1. AD8343	
5.6.	5.2. Multiplicador de Frecuencia Doblemente Balanceado	
. Aná	álisis de resultados	49
6.1.	Filtro Pasabanda	
6.2.	Splitter	50
6.3.	Amplificador	
6.4.	Mezclador	
6.5.	DAC	64
6.6.	Control Digital	65
6.7.	Sistema General	66
'. Cor	nclusiones	68
) Dir	liagrafía	60

Índice de Figuras

Figura 1: diagrama de bloques de un sistema de comunicación digital	. 10
Figura 2: Esquema general de un amplificador. Tomado de [8].	. 10
Figura 3: Parámetros de Scattering para una red de dos puertos. Tomado de [7]	. 11
Figura 4: aproximación de una red de 2 puertos y sus condiciones de estabilidad. Tomado de [7]	. 11
Figura 5: Circuito base de los amplificadores. Tomado de [8].	. 12
Figura 6: Gráficas del amplificador clase A. Tomado de [8].	. 12
Figura 7: Gráficas del amplificador clase B. Tomado de [8]	. 13
Figura 8: Gráficas amplificador clase AB. Tomado de [8].	. 13
Figura 9: Gráficas amplificador clase C. Tomado de [8].	. 13
Figura 10: Amplitud vs Angulo de conducción. Tomado de [8]	. 14
Figura 11: Potencia vs ángulo de conducción. Tomado de [8].	. 14
Figura 12: Curvas de Resistencia Constante. Tomado de [7].	15
Figura 13: Curvas de Reactancia Constante. Tomado de [7]	15
Figura 14: Valores de Impedancias en la Carta de Smith Tomado de [7]	15
Figura 15: Transformación de Impedancia a Admitancia Tomado de [7]	16
Figura 16: Diagrama en Bloques de un Amplificador en RF Tomado de [7]	16
Figura 17: Redes de Aconte Tomado de [7]	17
Figura 18: Movimientos debidos a los aconles. Tomado de [7]	17
Figura 19: Zona prohibida para un aconte inductancia en serie, condensador en paralelo. Tomado	de
[7]	18
Figura 20: Impedancia absoluta de una resistencia de 500Ω. Tomado de [9]	. 18
Figura 21: Sistema general de un amplificador. Tomado de [7].	. 19
Figura 22: Diagrama simplificado del amplificador. Tomado de [7]	. 19
Figura 23: Diagrama de grafos. Tomado de [7].	. 19
Figura 24: Círculos de estabilidad en los planos complejos a la entrada y la salida. Tomado de [7].	. 21
Figura 25: Círculos de estabilidad a la salida y las regiones de estabilidad. Tomado de [7]	21
Figura 26: Regiones de estabilidad en el puerto de entrada. Tomado de [7].	. 22
Figura 27: Estabilidad incondicional para $ S_{11} < 1$. Tomado de [7].	. 22
Figura 28: Mezclador general en RF, tomado de [13].	. 22
Figura 29: Espectros del mezclador, tomado de [9].	. 23
Figura 30: Respuesta ideal. Tomado de [9].	. 23
Figura 31: lineas de transmisión acopladas, tomado de [9]	. 24
Figura 32: Modelo de líneas acopladas, tomado de [9]	. 24
Figura 33: impedancia característica par e impar para líneas de microcinta, tomado de [9]	. 25
Figura 34: Implementación del divisor de Wilkinson en microcinta. Tomado de [9]	. 26
Figura 35: Modelo circuital de un divisor de Wilkinson, tomado de [9]	. 26
Figura 36: circuito equivalente de modo par, tomado de [9]	. 26
Figura 37: circuito equivalente de modo impar, tomado de [9]	. 27
Figura 38: Arquitectura del DAC. Tomado de [12].	. 28
Figura 39: Circuito Aplicación Típica. Tomado de [12]	. 28
Figura 40: Esquema general del sistema.	. 31
Figura 41: Diagrama de Bloques	. 32
Figura 42. Parámetros S según polarización, tomado de [14]	. 33
Figura 43. Figura de Ruido de la serie, tomado de [14].	. 33
Figura 44. Circuito de Polarización	. 34
Figura 45. Polarización, valores teóricos e implementación real	. 34
Figura 46. Círculos de estabilidad	. 35
Figura 47. Valores para máxima transferencia	. 36
Figura 48. Valor óptimo para minimizar ruido en Ansoft	. 36
Figura 49. Compromisos de Ruido vs Ganancia	. 37
Figura 50. Punto elegido	. 37
Figura 51: Diseño del acople a la entrada	. 38
Figura 52: Diseño del acople a la salida	38

Figura 53: Ganancia vs Frecuencia	39
Figura 54: VSWR a la entrada vs Frecuencia	39
Figura 55: VSWR a la salida vs Frecuencia.	39
Figura 56: Implementación en microcinta del splitter	40
Figura 57: Acople entre los puertos 1-2, 1-3, 2-1, 3-1.	40
Figura 58: aislamiento de los puertos 2 v 3.	40
Figura 59: Perdidas de retorno de los puertos 1. 2 v 3.	41
Figura 60: Coeficientes de Butterworth y grafica de atenuación ys frecuencia normalizada, tomac	lo de
[9]	41
Figura 61: Filtro de líneas acoladas.	42
Figura 62: filtro diseñado	43
Figura 63: Resultados de la simulación paramétrica	43
Figura 64: Lavout v resultados de la simulación fenoménica	44
Figura 65: Diagrama del sistema de control	44
Figura 66: Diagrama de Bloques del Mezclador. Tomado de [10].	45
Figura 67: Topología del Mezclador. Tomado de [10].	45
Figura 68: Características de las conmutaciones de las señales. Tomado de [10].	46
Figura 69: Diagrama de Conexiones. Tomado de [10].	46
Figura 70: Circuito de Implementación. Tomado de [10]	47
Figura 71: Multiplicador de Frecuencia Doblemente Balanceado. Tomado de [13].	47
Figura 72: Especificaciones del TUF-2MHSM	47
Figura 73: Especificaciones del SBL-3+	48
Figura 74: Parámetro S ₁₁ medido y simulado	49
Figura 75: Parámetro S ₂₁ medido y simulado	50
Figura 76: Parámetro S ₁₁ del Splitter	51
Figura 77: Parámetro S ₂₁ del Splitter	51
Figura 78: Parámetro S ₂₂ del Splitter	52
Figura 79: Parámetro S ₃₂ del Splitter	52
Figura 80: Parámetro S ₂₁ en dB	53
Figura 81: VSWR a la entrada	53
Figura 82: VSWR a la salida	54
Figura 83: S ₂₁ para distintos condensadores	55
Figura 84: VSWR _{in} para distintos condensadores	55
Figura 85: VSWR _{out} para distintos condensadores	56
Figura 86: S ₂₁ en dB	56
Figura 87: VSWR _{in}	56
Figura 88: VSWR _{out}	57
Figura 89: Comportamiento del Stub entre 0.6 y 1.1 GHz	57
Figura 90: Circuito de prueba parámetros S	57
Figura 91: Magnitud de los parámetros S medidos con el circuito de prueba	58
Figura 92: Fase de los parámetros S medidos con el circuito de prueba	58
Figura 93: Circuito de prueba de condensadores	58
Figura 94: Comportamiento de los condensadores en el rango de 0.6GHz a 1.1GHz	59
Figura 95: Red de polarización después de la corrección de distancia.	60
Figura 96: Rediseño de la red de acople incluyendo efectos del condensador	60
Figura 97: Esquemático de la versión final del amplificador	60
Figura 98: Arte impreso de la version final del amplificador.	61
Figura 99: S21 del amplificador final.	61
Figure 100: VSWR _{in} del amplificador final	01
Figure 101: $v \otimes w K_{out}$ del amplificador final.	02
Figura 102. Arte del impreso pero gircuitos mezeladores	03 22
Figure 104: Salida en DE del SBL 3 para LO de 150MUz e IE de 7MUz	03 62
Figure 104. Selide en RE del THE-2MHSM \pm con LO de 900MHz \pm IE de 100kHz	03 64
Figure 105. Salida en RE del AD8343 con LO de 900MHz e IE de 100kHz	04 6/
Figure 107. Arte impress del DAC	04
Figura 108: Circuito de Corrección de Enrutamiento	05
0 ···· ··· ··· ··· ··· ··· ··· ··· ···	

Figura 109: Circuito del DAC	65
Figura 110: Salida del DSP modificada y salida del circuito RC de prueba	66
Figura 111: Sistema transmisor interconectado.	66
Figura 112: Espectro del transmisor	67

Lista de Anexos

Anexo 1: Arte de los circuitos
Anexo 2: Programas desarrollados para el DSP C2812 de Texas Instruments
Anexo 3: Esquemáticos de los circuitos
Anexo 4: Protocolo de pruebas
Anexo 5: Desarrollo matemático del modo par e impar del splitter
Anexo 6: Fotografías de los circuitos Implementados
Anexo 7: Simulaciones
Anexo 8: Espacio de búsqueda de diseño del amplificador

1. Introducción

En la actualidad, lo sistemas de comunicación han empezado una migración a frecuencias cada vez más altas debido a la necesidad de mayores anchos de banda, por lo que el uso de tecnologías que sirvan para el diseño en estos altos rangos de frecuencia se ha vuelto cada vez más necesario en el desarrollo de sistemas de comunicación.

Como respuesta a esta necesidad, la tecnología de microcinta, desarrollada durante la Segunda Guerra Mundial, se ha convertido en uno de los métodos de construcción y diseño de circuitos de comunicación cada vez más utilizados debido a su capacidad de miniaturización, facilidad de construcción e implementación, su utilidad y modelamiento en altos rangos de frecuencia.

El desempeño de los sistemas de comunicación digital depende en gran medida de sus amplificadores, y especialmente la linealidad de los mismos [3], lo cual se ve reflejado en el PAR (Peak to Average Ratio) asociado a los esquemas de modulación, el cual relaciona los picos de la señal con su promedio. Las modulaciones digitales poseen un PAR muy alto que provocan que el amplificador salga de su región de manejo lineal [4] lo que causa errores en la transmisión.

El problema de la linealidad en los amplificadores de comunicación se ha trabajado desde hace varias décadas y se han presentado distintas aproximaciones para solucionarlo como la dada por D. Cox en 1974 [5], donde las señales se dividen en señales de amplitud y fase, las cuales se amplifican por separado y luego se combinan; Namiki en 1983 [6], quien ya trabajó la modulación digital QAM (Quadrature Amplitud Modulation) y mejoró la linealidad del sistema a través de un predistorsionador; Pham Anh [3] presenta varias topologías de realimentación sofisticadas utilizadas comercialmente para modulaciones de la complejidad de la OFDM. Gracias al abaratamiento y proliferación de las técnicas digitales en las últimas décadas, muchas de estas topologías se implementan masivamente en microprocesadores DSP y FPGA dando alternativas de implementación digital a los sistemas análogicos usados.

El proyecto propuesto busca desarrollar e implementar una respuesta al problema de la linealidad en los amplificadores para las modulaciones digitales a través del diseño de un amplificador altamente lineal. Así mismo, permite proporcionar elementos de juicio válidos para futuros desarrollos en el tema, además de dejar una experiencia importante en el *know-how* del diseño de amplificadores lineales apropiados para modulaciones digitales. El proyecto propuesto se enmarca en el grupo de investigación de SISCOM en la línea de circuitos de telecomunicaciones.

2. Marco Teórico

2.1. Modulación Digital

Un sistema de modulación moderno cuenta, en general, con un esquema como el mostrado en la Figura 1.



Figura 1: diagrama de bloques de un sistema de comunicación digital

La función del codificador de fuente es tomar el mensaje y reducir su longitud, para luego pasar al bloque de encriptación, donde el mensaje se modifica para darle seguridad a la información. En el codificador de canal al mensaje se le agregan redundancias y demás mecanismos para detectar errores en el receptor y la multiplexación permite utilizar un mismo espacio para mandar más de un mensaje a la vez. El modulador digital toma el mensaje digital y lo convierte en una señal analógica de un conjunto predeterminado para una mejor utilización del espectro disponible, y el acceso múltiple administra el canal cuando el acceso es compartido. De manera similar el receptor realiza los mismos procesos en sentido contrario. Todo esto compartiendo unos mismos mecanismos de sincronismo.

El caso de estudio de este trabajo se enmarca en el bloque de modulación previo a la transmisión en el canal y al acceso múltiple utilizando una modulación ASK (Amplitude Shift Keying) en un amplificador del rango de bajas frecuencias de microondas, donde se analizará su linealidad antes y después de un amplificador diseñado.

La modulación por ASK es una modulación banda base, la cual consiste en la transmisión de una señal sinusoidal con cambios en su amplitud controlados con una señal digital.

2.2. Parámetros de Scattering en amplificadores

Los parámetros de scattering son una herramienta que nos permite el análisis de la reflexión y transmisión de sistemas de varios puertos.

Para el caso de los amplificadores, la Figura 2 nos muestra el esquema básico de cualquier amplificador lineal con sus respectivos circuitos de acople y parámetros de scattering, que son base de su diseño.



Figura 2: Esquema general de un amplificador. Tomado de [8].

En general, una red de 2 puertos está descrita por 4 parámetros de scattering como se muestra en la Figura 3, cuando sus puertos están acoplados.



de dos puertos. Tomado de [7]

Gracias a los coeficientes de la matriz scattering podemos modelar el esquema del amplificador como una red de 2 puertos con impedancias a la entrada y salida.

En el análisis de redes de 2 puertos se puede decir que un sistema es inestable cuando en su entrada o salida se encuentran resistencias negativas, es decir, cuando los coeficientes de reflexión son mayores a la unidad, generando ondas estacionarias que pueden sumarse y entrar a resonancia. Las condiciones de estabilidad de una red de 2 puertos están dadas por la Figura 4.



Figura 4: aproximación de una red de 2 puertos y sus condiciones de estabilidad. Tomado de [7].

Después de un tratamiento matemático extensivo sobre estos parámetros [7], se llega al factor de estabilidad de Rollett (k) que nos resume los criterios para la estabilidad del sistema, dependiendo solamente de los valores de scattering.

$$k = \frac{1 - |s_{11}|^2 - |s_{22}|^2 + \Delta^2}{2|s_{21}||s_{12}|}$$
$$\Delta = s_{11}s_{22} - s_{12}s_{21}$$

2.3. Topologías de amplificadores

En el caso de modulaciones que se concentran en el cambio de amplitud, uno de los factores más relevantes a la hora de diseñar un amplificador es su linealidad, y dado que en nuestro caso de estudio se está utilizando la modulación ASK, se va a trabajar principalmente con topologías de amplificadores lineales. Entre estas topologías podemos encontrar 4 clases básicas: A, B, AB y C. El circuito básico que se analizará para estas topologías se muestra en la Figura 5.



Las clases se diferencian básicamente por el ángulo de conducción, el cual se modifica con la polarización del circuito. El tanque de alto Q es una etapa de acople que corta el contenido armónico para facilitar el análisis y mejorar el funcionamiento limitando el ancho de banda al necesario por la aplicación. En las siguientes secciones se muestran las señales del circuito de la Figura 5, utilizando distintas polarizaciones. Para las gráficas de la Figura 6 a la Figura 9, Imax corresponde a la corriente teórica de drain máxima que alcanza el circuito, y Vo el voltaje de entrada máximo.

2.3.1. Clase A

Un amplificador clase A está polarizado a un voltaje medio entre el corte y la saturación y para obtener una máxima amplitud a la salida se debe ajustar la amplitud de la salida $V_{source} = V_{cc} - V_{q}$. La ventaja de esta topología es que entre todas es la que mejor linealidad presenta para pequeña señal, sin necesidad de etapas adicionales, con la desventaja de tener una eficiencia por debajo de 50% de manera teórica y del 35.4% de manera experimental [8]. En la Figura 6 se muestran las gráficas de voltaje y corriente de esta clase de amplificadores. La línea sólida muestra la señal teórica que se calcula y la señal punteada la señal experimental.



Figura 6: Gráficas del amplificador clase A. Tomado de [8].

2.3.2. Clase B

En los amplificadores clase B el voltaje de polarización se ajusta de tal manera que el transistor funciona solo durante medio ciclo de la señal de entrada. Idealmente este voltaje de polarización es de 0v, lo que da un voltaje de entrada de entrada igual al de la fuente. Desde la concepción de esta clase se empezó la búsqueda de topologías cada vez más eficiente sacrificando la linealidad. La Figura 7 muestra las gráficas y propiedades de esta clase.



Figura 7: Gráficas del amplificador clase B. Tomado de [8]

2.3.3. Clase AB

La clase de AB se concibió con la idea de mezclar la linealidad de la clase A con la eficiencia de la B, resultando en una polarización intermedia ($V_q=V_{cc}/4$ con $V_{source}=3V_{cc}/4$). En la Figura 8 se observan los distintos parámetros de esta topología.



Figura 8: Gráficas amplificador clase AB. Tomado de [8].

2.3.4. Clase C

Esta topología se fundamenta en la búsqueda de la mayor eficiencia posible, por lo que el voltaje se coloca a un valor menor que 0v para obtener de esta forma una señal de mayor voltaje (V_q =- V_{cc} /2 con V_s =3 V_{cc} /2). Alcanza una eficiencia teórica de 80% y experimental de 49%, pero es la topología que presenta mayores problemas en la linealidad debido al reducido ángulo de conducción. Sus parámetros se observan en la Figura 9.



Figura 9: Gráficas amplificador clase C. Tomado de [8].

La Figura 10 nos muestra el comportamiento de la amplitud de las señales armónicas en función del ángulo de conducción. Se puede observar que las clases A y AB no agregan componentes armónicos (que se refleja en una mayor linealidad), mientras en el caso de las clases B y C los armónicos tienen una amplitud más apreciable.



Figura 10: Amplitud vs Angulo de conducción. Tomado de [8].

La Figura 11 muestra la eficiencia y potencia en función de los ángulos de conducción. A pesar de que en las clases A y AB se nota una menor eficiencia, se puede también evidenciar que la potencia de RF entregada es mayor, caso contrario con lo que se muestra en B y C.



2.4. Carta de Smith y Redes de acople

Una parte importante del diseño de amplificadores es garantizar la correcta transferencia de potencia. Esto se logra a través del diseño de redes de acople. Por medio de circuitos pasivos se varía la impedancia de carga para optimizar la transferencia de potencia en una red de dos puertos.

Una de las mejores herramientas para el diseño de redes de acople es la carta de Smith, una herramienta gráfica en la que se mapean todas las impedancias normalizadas a una frecuencia de trabajo específica.

El mapeo se realiza en el plano dado por:

$$\Gamma = \frac{Z - Z_0}{Z + Z_0}$$
, para todo Re[Z] ≥ 0 .

Donde Z corresponde a la impedancia que se quiere mapear y Z_0 a la impedancia característica de la línea de transmisión. De este modo la impedancia normalizada queda de la forma:

$$z = \frac{Z}{Z_0} = \frac{R+jX}{Z_0} = r+jx$$

Y al reemplazar en la definición anterior.

$$\Gamma = \frac{z-1}{z+1}$$

Dado este mapeo, se pueden realizar cálculos para dibujar en el plano Γcurvas con impedancias de partes reales e imaginarias constantes. En la Figura 12: Curvas de Resistencia Constante y la Figura 13: Curvas de Reactancia Constante se observa el resultado de graficar el mapeo de tales curvas.



Figura 12: Curvas de Resistencia Constante. Tomado de [7].



Figura 13: Curvas de Reactancia Constante. Tomado de [7].

El resultado de graficar todas estas curvas es lo que denominamos la Carta de Smith. En esta se pueden ubicar gráficamente todas las impedancias pasivas normalizadas y tiene la resolución suficiente para la mayoría de aplicaciones prácticas. En la Figura 14 se muestra una carta con algunos valores de impedancias ya normalizadas.



Figura 14: Valores de Impedancias en la Carta de Smith. Tomado de [7].

La misma Carta de Smith se puede utilizar para el trabajo con admitancias. Para valores de admitancia normalizadas, el mapeo al plano Γ se realiza utilizando la fórmula:

$$\Gamma = \frac{y-1}{y+1}$$

Se puede también utilizar una transformación y utilizar una carta de impedancias como carta de admitancias, que matemáticamente se expresa como:

$$y = \frac{1}{z} = \frac{1 - \Gamma}{1 + \Gamma}$$
$$z = \frac{1 + \Gamma e^{j\pi}}{1 - \Gamma e^{j\pi}} = \frac{1 - \Gamma}{1 + \Gamma}$$

Lo que significa que al rotar sobre el origen del plano Γ un ángulo de 180° sobre una carta de impedancias se obtiene el valor de la admitancia, como se observa en la Figura 15.



Figura 15: Transformación de Impedancia a Admitancia. Tomado de [7].

Como extensión de esta transformación se creó la Carta de Smith ZY (**¡Error! No se encuentra el origen de la referencia.**), donde se mapean simultáneamente impedancias y admitancias, la cual es utilizada con mayor frecuencia en el diseño de redes de acople.

Con la Carta de Smith ZY resulta sencillo evidenciar el efecto de utilizar impedancias y capacitancias en serie y paralelo sobre un circuito. En un problema típico, para acoplar una carga como el del amplificador de la Figura 16, son necesarias dos redes de acople, una a la entrada y a las salida del transistor para garantizar la entrega de potencia desde la fuente hasta la carga correctamente.



Figura 16: Diagrama en Bloques de un Amplificador en RF. Tomado de [7].

Para el diseño de las redes de acople utilizando elementos pasivos se cuenta con circuitos como los de la Figura 17 donde se ilustran las diferentes opciones utilizando inductancias y/o capacitancias en serie y paralelo (serie o *shunt*) para acoplar un impedancia Z_L .

Una inductancia en serie provoca un movimiento en la misma parte real hacia una parte imaginaria mayor en el plano de las impedancias, mientras que una capacitancia provoca el movimiento hacia la dirección contraria; una capacitancia en paralelo nos permite sumarle una parte imaginaria positiva en plano de las admitancias, mientras que una inductancia en paralelo le agrega una componente imaginaria negativa; estos movimientos se pueden ver en la Figura 18.

Al acoplar con los circuitos pasivos de la Figura 17 nos encontramos con algunas limitantes: los valores nominales no siempre se podrían conseguir debido a los estándares en los valores de los componentes; al trabajar en altas frecuencias, se hacen más evidentes los elementos parásitos de los componentes.

Adicionalmente, con los movimientos y las redes definidas, se pueden dar regiones en las que es imposible llegar para un circuito de acople especifico. En la Figura 19 podemos ver este problema para una red L en serie y C en paralelo, esta red permite un movimiento hacia arriba de la carta de Smith ZY en los círculos de resistencia constante.



Figura 17: Redes de Acople. Tomado de [7].

En cuanto a la respuesta en frecuencia de estas redes, debido a su formación, se pueden analizar como filtros RLC, por tanto tendrán frecuencias en las el circuito resuene y frecuencias que va a rechazar lo que puede llegar a ser crítico para algunas aplicaciones.



Figura 18: Movimientos debidos a los acoples. Tomado de [7].



Figura 19: Zona prohibida para un acople inductancia en serie, condensador en paralelo. Tomado de [7].

Como anteriormente se mencionó, para los componentes pasivos en altas frecuencias como las de microondas, el modelo ideal se aleja bastante del funcionamiento real de los dispositivos. En la Figura 20 podemos ver un ejemplo de este problema mediante el análisis de la impedancia absoluta de una resistencia de tecnología SMD (Superficial Montage Device). Se puede observar que para bajas frecuencias se comporta como la resistencia ideal, pero a medida que la frecuencia sube aparecen efectos capacitivos e inductivos que alteran el valor de la impedancia, por lo que usar estos elementos en las redes de acople podría llegar a generar diversos problemas.



Figura 20: Impedancia absoluta de una resistencia de 500Ω. Tomado de [9].

Por tal razón se utiliza la tecnología planar como una solución a las aplicaciones en alta frecuencia, en nuestro caso de estudio nos vamos a centrar en el uso de circuitos de microcinta.

La microcinta es una línea de transmisión que consiste en una cinta conductora y un plano de tierra separado por un medio dieléctrico. Analizando su comportamiento electromagnético se puede aproximar la impedancia de cada trozo de microcinta teniendo en cuenta sus dimensiones y el dieléctrico que se utilice.

Una vez conocida la impedancia característica se puede llegar al diseño de redes de acople utilizando secciones de microcinta en abiertos o cortos utilizando lo que se conoce como stubs, los cuales se analizan a la frecuencia de trabajo.

2.5. Ganancia y estabilidad de un amplificador

En la Figura 21 se observa el diagrama en bloques general de un sistema de amplificación



Figura 21: Sistema general de un amplificador. Tomado de [7].

La amplificación se modela por medio de los parámetros S de un amplificador dado por la una polarización específica. Las redes de acople que se trabajaron atrás terminan por optimizar el flujo de energía y detener reflexiones indeseadas.

Para el diseño del amplificador se tienen en cuenta varios parámetros que dan cuenta del comportamiento del sistema en varias condiciones. Ganancia, frecuencia de operación, ancho de banda, requerimientos de potencia, coeficientes de reflexión a la entrada y la salida, estabilidad, entre otras definiciones son importantes para el éxito del diseño.

Para comprender el funcionamiento del amplificador en términos de flujo de potencia se puede expresar el mismo sistema en forma de grafos con el objetivo de obtener definiciones. En la Figura 22 se observa la forma en que los coeficientes de reflexión simplifican la concepción del amplificador desde el punto de vista de la fuente.



Figura 22: Diagrama simplificado del amplificador. Tomado de [7].

Del mismo modo se puede realizar tal observación desde el punto de vista de la salida. Si a este análisis dado por los coeficientes de reflexión se le añade el análisis por medio de cuadripolos de valores matriciales y valores de Scattering al utilizar un diagrama de flujo se tiene además un modelo como el de la Figura 23 donde el sistema se reduce a parámetros de reflexión y equivalentes del circuito.



Se define entonces la potencia disponible (Available Power) P_A como:

$$P_{A} = P_{in}|_{\Gamma_{in} = \Gamma_{s}^{*}} = \frac{1}{2} \frac{|b_{s}|^{2}}{|1 - \Gamma_{in}\Gamma_{s}|^{2}}|_{\Gamma_{in} = \Gamma_{s}^{*}} \left(- |\Gamma_{in}|^{2} \right) = \frac{1}{2} \frac{|b_{s}|^{2}}{1 - |\Gamma_{s}|^{2}}$$
$$b_{s} = \frac{\sqrt{Z_{0}}}{Z_{s} + Z_{0}} V_{s} = b_{1}' \left(- \Gamma_{in}\Gamma_{s} \right)^{2}$$

También se utiliza la ganancia de potencia de transductor G_T (Transducer Power Gain), que cuantifica la ganancia del amplificador colocado entre la fuente y la carga.

$$G_{T} = \frac{\text{potencia entregada a la carga}}{\text{potencia disponible de la fuente}}$$
$$G_{T} = \frac{\left(-\left|\Gamma_{L}\right|^{2}\right)S_{21}\right|^{2}\left(-\left|\Gamma_{S}\right|^{2}\right)}{\left|\left(-S_{11}\Gamma_{S}\right)^{2}-S_{22}\Gamma_{L}-S_{21}S_{21}\Gamma_{L}\Gamma_{S}}\right|^{2}}$$

Tal expresión se puede redefinir aprovechando la definición de los coeficientes de reflexión equivalentes tomados de la expresión en términos de la matriz de scattering.

$$\Gamma_{in} = S_{11} + \frac{S_{21}S_{12}\Gamma_L}{1 - S_{22}\Gamma_L}$$
$$\Gamma_{out} = S_{22} + \frac{S_{12}S_{21}\Gamma_S}{1 - S_{11}\Gamma_S}$$

Por lo que la ganancia también se puede expresar como:

$$G_{T} = \frac{\left(- |\Gamma_{L}|^{2} |S_{21}|^{2} \left(- |\Gamma_{S}|^{2} \right) - |\Gamma_{S}|^{2} \right)}{\left| 1 - \Gamma_{L} \Gamma_{out} \right|^{2} \left| 1 - S_{11} \Gamma_{S} \right|^{2}}$$

Adicionalmente, cuando se escoge despreciar el efecto de realimentación cuando $S_{12}=0$, se define la ganancia de potencia unilateral G_{TU} (Unilateral Power Gain), y está dada por:

$$G_{TU} = \frac{\left(- |\Gamma_L|^2 |S_{21}|^2 \left(- |\Gamma_S|^2 \right) - |\Gamma_S|^2 \right)}{\left| 1 - \Gamma_L S_{22} \right|^2 \left| 1 - S_{11} \Gamma_S \right|^2}$$

La ganancia de potencia disponible G_A se deriva de la potencia disponible y da razón de la relación entre la potencia disponible de la red y la potencia disponible desde la carga.

$$G_{A} = \frac{|S_{21}|^{2} (-|\Gamma_{S}|^{2})}{(-|\Gamma_{out}|^{2} |1 - S_{11}\Gamma_{S}|^{2})}$$

Finalmente, la ganancia de potencia operativa G, como en su definición más trivial está dada por:

$$G = \frac{\text{potencia entregada a la carga}}{\text{potencia suministra da al amplificad on}}$$
$$G = \frac{\left(-\left|\Gamma_{L}\right|^{2}\right)\left|S_{21}\right|^{2}}{\left(-\left|\Gamma_{in}\right|^{2}\right)\left|1-S_{22}\Gamma_{L}\right|^{2}}$$

Una vez definidos los parámetros de scattering y observando las propiedades del plano Γ representadas en la carta de Smith, se pueden analizar del mismo modo las condiciones de estabilidad de manera gráfica. De nuevo, las condiciones necesarias para obtener un sistema estable son las dadas por:

$$\begin{split} |\Gamma_{L}| &< 1\\ |\Gamma_{S}| &< 1\\ |\Gamma_{in}| &= \left| \frac{S_{11} - \Gamma_{L} \Delta}{1 - S_{22} \Gamma_{L}} \right| < 1\\ |\Gamma_{in}| &= \left| \frac{S_{22} - \Gamma_{S} \Delta}{1 - S_{11} \Gamma_{S}} \right| < 1\\ \Delta &= S_{11} S_{22} - S_{12} S_{21} \end{split}$$

Que corresponden a valores de reflexión inferiores a uno que garantizan que las ondas incidentes no generen oscilaciones indeseadas.

En términos del puerto de salida, se necesita establecer entonces una forma de reconocer que las condiciones se cumplan. Para este objetivo, utilizando álgebra de números complejos, se define el círculo de estabilidad a la salida, dado por las ecuaciones del radio y el centro del círculo dado por:

$$r_{out} = \frac{|S_{12}S_{21}|}{|S_{22}|^2 - |\Delta|^2|}$$
$$C_{out} = C_{out}^R + jC_{out}^I = \frac{\P_{22} - S_{11}^*\Delta}{|S_{22}|^2 - |\Delta|^2}$$

Donde C_{out} es un valor complejo con parte real e imaginaria.

De manera similar, para el puerto de entrada se tiene la definición del círculo de estabilidad a la entrada dada por:

$$r_{in} = \frac{|S_{12}S_{21}|}{|S_{11}|^2 - |\Delta|^2|}$$
$$C_{in} = C_{in}^R + jC_{in}^I = \frac{\langle \xi_{11} - S_{22}^* \Delta \rangle}{|S_{11}|^2 - |\Delta|^2}$$

En la Figura 24 se observa la interpretación gráfica de las ecuaciones dadas en ambos planos.



Figura 24: Círculos de estabilidad en los planos complejos a la entrada y la salida. Tomado de [7].

Para interpretar la información que suministran los círculos es necesario tener en cuenta varias circunstancias que pueden encontrarse. Si $\Gamma_L=0$, entonces $|\Gamma_{in}|=|S_{11}|$, y deben diferenciarse entonces dependiendo si $|S_{11}|<1$ o $|S_{11}|>1$. Para el caso de $|S_{11}|<1$, el origen, $\Gamma_L=0$, es parte de la región estable. Sin embargo, en el caso $|S_{11}|>1$, el origen es parte de la región inestable y la región estable quedará concentrada en la región comprendida entre el círculo $|\Gamma_{in}|=1$ y $|\Gamma_L|=1$ como se muestra en la Figura 25 donde aparecen sombreadas las regiones estables.



El criterio es similar en la interpretación de los círculos de estabilidad en el puerto de entrada. Cuando $|S_{22}|<1$ el origen pertenece a la región estable, y cuando $|S_{22}|>1$ sucede lo contrario como se ilustra en la Figura 26.



Figura 26: Regiones de estabilidad en el puerto de entrada. Tomado de [7].

De este modo, la evaluación del factor de estabilidad de Rollett para lograr un sistema incondicionalmente estable se traduce a que no exista una región de inestabilidad. Esto, en el caso de $|S_{11}|<1$ sucede cuando el círculo aparece por fuera del círculo $|\Gamma_S|=1$ como se muestra en la Figura 27.



Figura 27: Estabilidad incondicional para |S₁₁|<1. Tomado de [7].

2.6. Mezclador

Uno de los mayores problemas del hardware de sistemas de comunicaciones, es el separar un ancho de banda específico de todo el espectro de frecuencias. A medida que la frecuencia se va incrementando, la dificultad de fabricación de filtros que permitan hacer esta separación del espectro de manera precisa aumenta. Los esquemas de modulación surgen como una respuesta a esta necesidad de aumentar la frecuencia de operación, y el mixer o circuito mezclador es el componente fundamental que hace esto posible.

Un mixer es un dispositivo utilizado comúnmente para multiplicar señales de distintas frecuencias, con el objetivo de realizar un traslado en frecuencias del espectro de una señal de entrada hasta la frecuencia de un oscilador. Existen varios métodos de implementación de este tipo de circuitos: transconductancia, conmutación y mixtos. El esquema general de un mezclador se muestra en la Figura 28.



Figura 28: Mezclador general en RF, tomado de [13].

La multiplicación de funciones sinusoidales arroja componentes de frecuencia en la suma y la resta de las frecuencias originales. Los espectros de la señal de RF, el oscilador local y a la salida del mixer se observan en la Figura 29.



2.7. Filtros

Un filtro se puede definir como un dispositivo de dos pares de terminales diseñado específicamente para tener una función de transferencia hacia la carga. De acuerdo a la forma de esta función de transferencia, los filtros se dividen en cuatro distintos tipos: pasabajos, pasa altos, pasabanda y rechaza banda, en la Figura 30 se muestra la respuesta ideal de atenuación de estos filtros.



Figura 30: Respuesta ideal. Tomado de [9].

Para el análisis de filtros, los parámetros a considerar son:

 Perdida de inserción: un filtro ideal requiere que su pérdida de inserción sea cero en su banda de paso. La pérdida de inserción se calcula como:

$$IL[dB] = -20\log|s_{21}| = 10\log\frac{P_A}{P_L}$$

Donde P_A es la potencia disponible en la fuente, P_L es la potencia entregada a la carga y s_{21} es la transferencia desde el puerto 1 al puerto 2 del filtro.

- Ripple: hace referencia a qué tan plana es la respuesta del filtro en la banda de paso.
- Ancho de banda: en caso del filtro pasabanda, se define como la diferencia entre las frecuencias alta y baja, calculadas cuando se presentan los 3dB de atenuación $BW^{3dB} = f_U^{3dB} f_L^{3dB}$
- Rechazo: en caso de un filtro ideal, se tiene atenuación infinita para las frecuencias no deseadas

El diseño de filtros se basa en la técnica de prototipaje en la cual se comienza con una respuesta en frecuencia normalizada y luego se procede a una realización de operaciones de escalización y desnormalización para obtener los valores del filtro deseado. Existen 2 implementaciones posibles para los filtros dependiendo de la frecuencia de operación: utilizando elementos concentrados o usando elementos distribuidos. En caso de ser altas frecuencias, se orientará la implementación por

medio de elementos distribuidos debido a las razones previamente explicadas (degradación del valor nominal de los componentes), de lo contrario se usaran componentes concentrados.

Para el caso de los filtros pasabanda se exploró el diseño de filtros por medio de líneas acopladas. Ésta técnica consiste en colocar dos líneas de transmisión paralelas de un mismo ancho y largo, separadas una distancia determinada, para obtener un circuito RLC equivalente, que será la base para el diseño del filtro. El análisis de este circuito equivalente que permite el diseño se describe a continuación. El diseño se observará con más detalle más adelante.

2.7.1. Análisis de modo par e impar de las líneas de transmisión acopladas

La Figura 31, nos muestra la geometría de dos líneas de transmisión microstrip acopladas electromagnéticamente, esta configuración consiste en 2 líneas de transmisión paralelas, del mismo ancho *W*, separadas una distancia *S* y en un sustrato con grosor *d* y constante dieléctrica ε_r . Su modelo circuital se muestra en la Figura 32.



Figura 32: Modelo de líneas acopladas, tomado de [9]

Para facilitar el análisis de este tipo de modelos, se utiliza el método de análisis en modo par e impar. Este método consiste en definir el voltaje y la corriente en modo par (V_e, I_e) e impar (V_{od}, I_{od}) , en función de los voltajes y corrientes en los distintos puertos de la forma:

$$V_{e} = \frac{1}{2}(V_{1} + V_{2}), I_{e} = \frac{1}{2}(I_{1} + I_{2})$$
$$V_{od} = \frac{1}{2}(V_{1} - V_{2}), I_{od} = \frac{1}{2}(I_{1} - I_{2})$$

A partir de estas definiciones y un análisis de segundo orden del modelo circuital de las líneas acopladas, obtenemos:

$$\begin{aligned} &-\frac{\mathrm{d}V_{e}}{\mathrm{d}z} = j\omega(L_{11} + L_{12})I_{e} \\ &-\frac{\mathrm{d}I_{e}}{\mathrm{d}z} = j\omega C_{11}V_{e} \\ &-\frac{\mathrm{d}V_{od}}{\mathrm{d}z} = j\omega(L_{11} - L_{12})I_{od} \\ &-\frac{\mathrm{d}I_{od}}{\mathrm{d}z} = j\omega(C_{11} + 2C_{12})V_{od} \end{aligned}$$

De estas relaciones podemos obtener los valores de las capacitancias de modo par (C_e) e impar (C_{od}), con las que podemos obtener las impedancias características de modo par (Z_e) e impar (Z_{od}) de las líneas de transmisión acopladas como:

$$\begin{split} & Z_{0e} = \frac{1}{v_{pe}C_{e}}, Z_{0o} = \frac{1}{v_{pe}C_{od}} \\ & C_{e} = C_{11} = C_{22} \\ & C_{od} = C_{11} + 2C_{12} = C_{22} + 2C_{12} \end{split}$$

Debido a la dificultad de encontrar numéricamente los valores de las capacitancias para hallar los valores de las impedancias características, se utilizan procesamientos computacionales para obtener resultados como los mostrados en la Figura 33.



2.8. Splitter

Debido a que en los diseños en altas frecuencias se debe lidiar con la fuerte influencia de componentes parásitos, los caminos que recorren las señales deben ser cuidadosamente diseñadas, y con esto en mentese debe también prestar particularmente atención al diseño de los puntos de división de las señales.

Un splitter es un circuito que toma la potencia de su señal de entrada y la divide entre sus salidas, se utiliza para enviar una misma señal a varios puertos distintos o sumar varias señales de entrada en una misma salida. Para este caso de estudio, se diseñara un divisor de Wilkinson de dos salidas el cual permite dividir de la misma manera la entrada entre sus salidas.

2.8.1. Divisor de Wilkinson

Es una red de 3 puertos diseñada en microcinta como se muestra en la Figura 34 y con una matriz de scattering de la forma:

 $[s] = \frac{-1}{\sqrt{2}} \begin{bmatrix} 0 & j & j \\ j & 0 & 0 \\ j & 0 & 0 \end{bmatrix}$

Las pérdidas de retorno de los distintos puertos son de la forma: $RL_i[dB] = -20 \log |s_{ii}|$ Los acoplos entre los puertos 1 y 2 y puertos 1 y 3:

Los acoples entre los puertos 1 y 2, y puertos 1 y 3: $CP_{12}[dB] = 20 \log|s_{21}|; CP_{13}[dB] = 20 \log|s_{31}|$ Y la insolación entre los puertos 2 y 3: $IL_{23}[dB] = -20 \log|s_{23}|; CP_{32}[dB] = -20 \log|s_{32}|$



Figura 34: Implementación del divisor de Wilkinson en microcinta. Tomado de [9].

2.8.2. Análisis del modo par e impar del divisor de Wilkinson

El modelo circuital de un divisor de Wilkinson es el mostrado en la Figura 35. Para el análisis de modo par e impar, se modelan fuentes en los puertos 2 y 3. Para el modo par en el mismo sentido, y en caso de modo impar, en sentido contrario. A partir de estas, se hallan los voltajes en cada uno de los puertos, y luego se encuentran los parámetros de la matriz de scattering.



Figura 35: Modelo circuital de un divisor de Wilkinson, tomado de [9]

El circuito equivalente del modo par se muestra en la Figura 36. A partir de este circuito hallamos la resistencia equivalente del puerto 2 hacia el puerto 1, que corresponde a la impedancia de carga y el transformador $\lambda/4$, que arroja una impedancia del puerto 2 de $Z_2 = Z_0$. Al hacer el divisor de voltaje correspondiente obtenemos un $V_2^e = V_g/4$.

Haciendo los cálculos correspondientes, obtenemos que el voltaje en la línea de transmisión está dado por:

$$\begin{split} V(d) &= V^+ e^{j\beta d} \left(1 + \Gamma^e(d) \right) \\ Con \\ \Gamma^e(d) &= \Gamma_0^e e^{-2j\beta d} \\ \Gamma_0^e &= \frac{2Z_0 - \sqrt{2}Z_0}{2Z_0 + \sqrt{2}Z_0} = \frac{2 - \sqrt{2}}{2 + \sqrt{2}} \end{split}$$

Suponiendo d=0 la posición de la carga, y d= $\lambda/4$ después de la línea de transmisión, obtenemos que:

$$V(\lambda/_{4}) = V_{2}^{e} = V^{+}j(1 - \Gamma_{0}^{e})$$

$$V^{+} = -\frac{jV_{2}^{e}}{1 - \Gamma_{0}^{e}} = \frac{V_{s}}{4}\frac{j}{\Gamma_{0}^{e} - 1}$$

$$V(0) = V_{1}^{e} = V^{+}(1 + \Gamma_{0}^{e}) = \frac{V_{s}}{4}j\frac{\Gamma_{0}^{e} + 1}{\Gamma_{0}^{e} - 1} = \frac{V_{s}}{4}j\frac{4}{-2\sqrt{2}} = -j\frac{\sqrt{2}}{4}V_{s}$$



Figura 36: circuito equivalente de modo par, tomado de [9]

Para el modo impar el circuito equivalente es el mostrado en la Figura 37. Se puede obtener que en este caso $V_1^o = 0$, y la impedancia del puerto 2 está dada por $Z_2 = Z_0$, lo que mantiene el resultado de un voltaje en el puerto 2 de $V_2^o = \frac{V_B}{4}$.



Figura 37: circuito equivalente de modo impar, tomado de [9]

A partir de estos voltajes se calculan los parámetros de la matriz de scattering dados por:

$$\begin{split} s_{11} &= s_{22} = s_{33} = 0\\ s_{12} &= s_{21} = \frac{V_1}{V_2} = \frac{V_1^e + V_1^o}{V_2^e + V_2^o} = \frac{-j\frac{\sqrt{2}}{4}V_s}{\frac{V_s}{2}} = \frac{-j}{\sqrt{2}}\\ s_{13} &= s_{31} = \frac{V_1}{V_3} = \frac{V_1^e + V_1^o}{V_3^e + V_3^o} = \frac{-j\frac{\sqrt{2}}{4}V_s}{\frac{V_s}{2}} = \frac{-j}{\sqrt{2}}\\ s_{23} &= s_{32} = \frac{V_3}{V_2} = \frac{V_3^e - V_3^o}{V_2^e + V_2^o} = 0 \end{split}$$

Lo que se expresa en una Matriz de la forma

$$S = -\frac{j}{\sqrt{2}} \begin{bmatrix} 0 & 1 & 1\\ 1 & 0 & 0\\ 1 & 0 & 0 \end{bmatrix}$$

Que corresponde a la matriz de scattering mostrada para el splitter (Ver Anexo 5 para el detalle del desarrollo teórico).

2.9. Conversor Digital Análogico

El conversor digital – análogo (DAC) es un dispositivo que transforma señales digitales en señales análogicas.

En este trabajo de grado, es el encargado de enviar la señal de banda base (a la frecuencia de trabajo de la tarjeta de desarrollo y en formato digital) desde el DSP al mixer. Su elección depende de la resolución deseada, la velocidad de respuesta y la frecuencia de operación de banda base. Después de una búsqueda sobre estos parámetros se decidió utilizar el DAC 0800 de National Semiconductor ®, apropiado para interfaces con microcontroladores y DSP, y con la velocidad suficiente para la banda de frecuencia seleccionada. Este DAC reemplaza al AD7801 de Analog Devices propuesto en el proyecto debido a la posibilidad de realizar pruebas durante el desarrollo. El AD7801 era un componente de montaje superficial que tenía que traerse del exterior y no permitía manipularse sin la creación de un circuito impreso, limitando también la capacidad de corrección.

El DAC0800 cuenta con una entrada de 8 bits en paralelo y tiene una arquitectura de DAC en corriente típica como se muestra en la Figura 38 que le permite suficiente velocidad para llevar el ancho de banda de la señal banda base de alrededor de 200kHz. Un DAC en una topología de entrada en serie implicaría que se utilizarían muchos ciclos de reloj para enviar cada medida de amplitud y tornaría más lento el procesamiento, desaprovechando las facilidades del procesamiento especializado del DSP.



En el circuito del DAC, por medio de una configuración de fuentes de corriente, se logran ponderaciones para cada bit de entrada que se reflejan en la corriente de salida. Los bits de entrada modifican interruptores que utilizan o ignoran las diferentes fuentes de corriente que se suman. Adicionalmente, la referencia interna también se maneja por corriente y podría utilizarse para realizar operaciones de señales por transconductancia mediante variaciones de la referencia. Esta disposición es ideal para evaluar el sistema frente a cambios de amplitud en la señal de entrada, aunque no es la entrada apropiada para evaluar la linealidad, y para tal operación está implementado el circuito mezclador. Dado que la salida es diferencial, es necesaria una referencia tanto para la corriente de entrada como para la de salida como se observa en los pines 14 y 15 del DAC en la Figura 39.



Figura 39: Circuito Aplicación Típica. Tomado de [12].

2.10. Procesamiento de señales

Dentro de los objetivos específicos del trabajo de grado está el de plantear un modelo apto a mejoras para la linealidad del sistema a través de un control digital. Para llegar a tal objetivo, se evaluaron varias opciones en soluciones digitales para la implementación. La aplicación requiere el uso de una tarjeta de desarrollo que nos permita la adquisición y operación de datos, y que permita obtener una trama a la salida en el menor tiempo posible.

La solución que mejor se acomoda a estos requerimientos es un Procesador Digital de Señales (DSP). Un DSP es un dispositivo diseñado alrededor de operaciones matemáticas típicas para manipular datos digitales medidos a partir de sensores de señales, con el objetivo de procesar los datos lo más rápido posible y generar una trama de datos nuevos en tiempo real. Esta funcionalidad fue la que pesó a la hora de elegir un DSP en lugar de un microprocesador, FPGA u otra tarjeta de desarrollo.

Los requerimientos de la aplicación se reducen a un sistema capaz de producir una señal binaria pensada en una codificación de 8 bits a frecuencias de banda base de 100kHz. Dentro de las opciones disponibles para escoger el DSP se escogió el DSP C2812 desarrollado por Texas Instrument. En este DSP podemos programar el número de salidas desde un gran número de puertos configurables. Cuenta además con un reloj interno de hasta 150MHz, que bastaría para satisfacer las necesidades del proyecto. Adicionalmente, y una de las razones de más importantes, es la disponibilidad del sistema en los laboratorios, la documentación y las herramientas de aprendizaje disponibles sobre esta tarjeta.

3. Objetivos

El objetivo general que se busca lograr es diseñar, simular, implementar y evaluar un sistema de modulación con un amplificador lineal en el rango de bajas frecuencias de microondas apropiado para un control digital en banda base.

Para lograrlo se evaluaran los siguientes objetivos específicos:

- Diseñar, simular, implementar y evaluar un amplificador lineal en el rango de bajas frecuencias de microondas (0.9 GHz).
- Evaluar un mezclador en el rango de bajas frecuencias de microondas (0.9 GHz).
- Diseñar, implementar y evaluar un modulador ASK digital en el rango de bajas frecuencias de microondas (0.9 GHz).
- Diseñar, implementar y evaluar filtros pasabajos y pasabanda en el rango de bajas frecuencias de microondas (0.9 GHz).
- Diseñar, implementar y evaluar divisores de potencia en el rango de bajas frecuencias de microondas (0.9 GHz).

4. Especificaciones

4.1. Amplificador

- VSWR a la entrada máximo: 3.
- VSWR a la salida máximo: 3.
- Figura de ruido máxima: 3dB.
- Ganancia Mínima: 10dB.
- Frecuencia de Operación: 0.9GHz.

4.2. Filtros Pasabanda

- Frecuencia central: 0.9GHz
- Ancho de banda: El mínimo posible.
- Impedancias de carga y generador: 50Ω .
- Atenuación mínima en la banda de rechazo: 10dB.

4.3. Filtros Pasabajos

- Frecuencia corte: 600kHz.
- Atenuación mínima en la banda de rechazo: 10dB.

4.4. Splitter

- Frecuencia de operación: 0.9GHz.
- Mínima perdida de retorno: -10dB.
- Mínima aislamiento: -10dB.

4.5. DAC

- Slew Rate mínimo: 6 V/µs.
- Resolución: 8 bits

4.6. Mezclador

- Rango de frecuencia a la entrada: 100kHz a 300kHz
- Rango de frecuencia a la salida: 0.8GHz a 0.9GHz

5. Desarrollos

5.1. Sistema General

El sistema propuesto es una aproximación al problema de la no linealidad de los amplificadores de RF por medio de una plataforma apta para implementar un sistema de control banda base antes de subir en frecuencia en la modulación. Se utilizará una modulación de ASK que marca un precedente para desarrollos en esquemas de modulación más complejas.

De este modo, el sistema es una topología de amplificación realimentada para asegurar la linealidad del amplificador como se observa en la Figura 40. El objetivo de la configuración es amplificar la señal modulada de la fuente en el transmisor, tomar una muestra de esta señal para analizar la distorsión causada durante el proceso de amplificación, y de esta forma aplicar un control digital, para predistorsionar la señal y obtener una señal amplificada altamente lineal.



Figura 41 se muestra el diagrama de bloques del proyecto.



Figura 41: Diagrama de Bloques.

El diseño se compone por una sección de amplificación, una sección de modulación y una sección de realimentación y generación de señal.

La sección de amplificación está conformada por el amplificador y las redes de acople, que garantizan la ganancia, la figura de ruido y el VSWR necesarios para cumplir las especificaciones. Las redes de acople se implementan en microcinta y para el diseño del amplificador se siguió una metodología explicada en el siguiente numeral. Un splitter permite conectar la salida del amplificador con la antena y el sistema de realimentación.

La sección del modulador cuenta con un generador de RF (suministrado por el laboratorio), un splitter y mezcladores. El mezclador de modulación (M1) toma la señal de amplitud proveniente de la tarjeta de desarrollo (o de otra fuente en caso de ser necesario) y la eleva en frecuencia con la señal del generador la cual entra a la sección de amplificación después de haber sido filtrado (F1). El otro mezclador (M2) se encarga de llevar a banda base la señal proveniente del amplificador y sería apta para un control implementado en el DSP. Adicionalmente, un segundo filtro (F2) es implementado a la entrada del último mezclador para evitar interferencias externas u ocasionadas por el splitter, y otro filtro (F3) de antialiasing a la entrada del conversor de la tarjeta de desarrollo.

5.2. Diseño del amplificador

En el diseño del amplificador se siguen los siguientes pasos:

- Escogencia del transistor.
- Escoger una polarización apropiada para valores de scattering deseados.
- Evaluar la estabilidad.
- En caso de necesitar acoples con la carga o la fuente, diseñar las redes de acople.
- Evaluar las ganancias.
- Diseño de los circuitos de polarización.
- Simulación.

5.2.1. Elección de la polarización

Según las hojas de especificaciones, el transistor NE68033 en el rango cercano a la frecuencia de operación de 900MHz tiene una ganancia máxima disponible muy cercana a la especificación. La ganancia aumenta a medida que se utiliza una corriente de polarización mayor y los valores máximos están dados para una polarización de V_{ce} =6V y I_c=10mA como se muestra en la Figura 42. El riesgo que se corre es la posibilidad de estar cercano a una región donde deja de ser incondicionalmente estable.

VCE = 6 V. IC =	10 mA										
50	.817	-10.6	21.366	168.2	.006	85.7	.974	-5.5	0.13	35.5	
100	.769	-21.7	20.130	156.0	.015	80.5	.936	-10.5	0.25	31.3	
200	.628	-40.1	16.661	136.5	.024	71.6	.826	-17.6	0.48	28.4	
400	.403	-60.5	11.063	113.0	.039	69.4	.679	-20.7	0.77	24.5	
600	.281	-70.3	7.969	100.1	.052	70.5	.623	-21.3	0.91	21.9	
800	.209	-75.2	6.153	91.4	.067	71.0	.594	-22.3	0.98	19.6	
1000	.158	-77.4	4.995	84.2	.079	70.8	.582	-23.3	1.04	16.8	
1200	.129	-81.3	4.190	78.8	.096	72.2	.564	-26.1	1.05	15.0	
1400	.087	-81.5	3.651	74.3	.112	70.8	.551	-26.6	1.06	13.6	
1600	.062	-77.2	3.247	69.3	.129	69.3	.556	-28.7	1.05	12.6	
1800	.041	-71.7	2.915	64.9	.142	68.2	.555	-30.6	1.05	11.8	
2000	.025	-76.9	2.655	60.6	.157	66.5	.555	-32.9	1.05	10.9	
2500	.022	34.5	2.171	51.5	.192	63.8	.549	-38.7	1.05	9.2	
3000	.048	59.7	1.874	43.0	.229	61.2	.542	-43.8	1.03	8.1	
3500	.080	65.8	1.658	35.3	.270	58.0	.530	-50.4	1.01	7.3	
4000	.126	68.2	1.514	28.0	.314	53.3	.514	-57.6	0.98	6.8	
4500	.161	70.1	1.411	20.7	.357	49.4	.478	-66.2	0.97	6.0	
5000	.232	68.1	1.330	13.9	.406	45.0	.426	-76.0	0.95	5.2	

Note: 1.Gain Calculations:

 $MAG = \frac{|S_{21}|}{|S_{12}|}, K = \frac{1 + |\Delta|^2 \cdot |S_{21}|^2}{2 |S_{12}|S_{21}|}, K = \frac{1 + |\Delta|^2 \cdot |S_{21}|^2 \cdot |S_{22}|^2}{2 |S_{12}|S_{21}|}, \Delta = S_{11} S_{22} \cdot S_{21} S_{12} S_{21} + S_{22} \cdot S_{21} S_{22} + S_{22} \cdot S_{21} S_{22} + S_{22} \cdot S_{22} \cdot S_{22} + S_{22} \cdot S_{22} \cdot$

MAG = Maximum Available Gain MSG = Maximum Stable Gain

Figura 42. Parámetros S según polarización, tomado de [14].

La figura de ruido no está especificada para esa polarización ni para esa frecuencia, por lo que se debe refinar el diseño en el final para cumplir con esa especificación.



Figura 43. Figura de Ruido de la serie, tomado de [14].

En la página del fabricante se encuentra un archivo de parámetros S que contiene la polarización e información sobre la figura de ruido.

```
! FILENAME:
                NE68033D.S2P VERSION: 7.0
! NEC PART NUMBER: NE68033
                                  DATE: 12/82
! BIAS CONDITIONS: VCE=6V, IC=5mA
# GHZ S MA R 50
0.90
     .290 -66.9
                 5.087 95.1
                             .082 66.9
                                        .634 -22.8
1.00
      .251 -68.9
                 4.648 91.1
                             .088 67.3
                                        .622 -23.3
     .134 -74.1
                 3.277
                       76.3
                             .124 67.3
                                        .583 -26.2
1.50
! NOISE PARAMETERS
0.5 1.35 .60 17 .60
1.0 1.45 .45 33 .48
```

Los datos de la figura de ruido se dan para valores separados, por lo que el software de simulación debe hacer una interpolación que se analiza más adelante.

5.2.2. Red de Polarización

La red de polarización debe cumplir las condiciones de corriente y voltaje y tiene que ser invisible en alta frecuencia por medio de inductancias de choque y capacitancias de bypass. Un circuito típico de polarización está dado en la Figura 44. Para calcular los valores de las resistencias se tiene en cuenta que se necesita garantizar un Vce=6V. Dado esto, se tiene:



Figura 44. Circuito de Polarización.

El divisor de voltaje a la entrada entre R_{B1} y R_{B2} debe ser aproximadamente de 5V en base, con Vcc=12V, para mantener el voltaje de emisor necesario. Resistencias muy altas le agregan ruido a al sistema. Así, se eligen los valores finales que se observan en la Figura 45, añadiendo las inductancias de choque y las capacitancias que bloquean el DC.



Figura 45. Polarización, valores teóricos e implementación real

5.2.3. Cálculo de Estabilidad

Se toman como valores de diseño los suministrados en la hoja de especificaciones, en lugar del modelo no lineal, y el valor de 900MHz por la interpolación que hace el simulador. Con los datos del archivo .s2p suministrado por el fabricante en su portal, los datos de los parámetros S se importan en dispositivos de 2 puertos para utilizar las herramientas y observar su estabilidad. Utilizando Matlab, se obtienen valores para k y Δ .

```
k=(1-(abs(S11))^2-(abs(S22))^2+abs(delta)^2)/(2*abs(S12)*abs(S21));
delta=S11*S22-S12*S21;
k =
0.9229
abs(delta)
ans =
0.5059
```

Luego según los cálculos es potencialmente inestable. Utilizando la herramienta de Smith para calcular los círculos de estabilidad se obtiene:

$$MSG = 17.93dB$$

FMIN = 1.43dB
K= 0.92

K es bastante cercano a 1, aunque sigue cumpliendo la condición para no ser incondicionalmente estable. La ganancia máxima es suficiente para el requerimiento del diseño y permite un margen de ganancia.

Los cálculos sobre el centro y el radio de los círculos de estabilidad son:

Estos círculos de estabilidad se graficaron en Matlab y concuerda con las gráficas obtenidas con Ansoft que se observan en la Figura 46.

5.2.4. Máxima Transferencia de Potencia

Los cálculos del acople para máxima potencia están dados por:

$$C_{1} = S_{11} - S_{22}^{*} \Delta \text{ and } B_{1} = 1 - |S_{22}|^{2} - |\Delta|^{2} + |S_{11}|^{2}$$

$$C_{2} = S_{22} - S_{11}^{*} \Delta \text{ and } B_{2} = 1 - |S_{11}|^{2} - |\Delta|^{2} + |S_{22}|^{2}$$

$$\Gamma_{MS} = \frac{B_{1}}{2C_{1}} - \frac{1}{2} \sqrt{\left(\frac{B_{1}}{C_{1}}\right)^{2} - 4\frac{C_{1}^{*}}{C_{1}}} \Gamma_{ML} = \frac{B_{2}}{2C_{2}} - \frac{1}{2} \sqrt{\left(\frac{B_{2}}{C_{2}}\right)^{2} - 4\frac{C_{2}^{*}}{C_{2}}}$$



Figura 46. Círculos de estabilidad

Al realizar los cálculos en una hoja de cálculo, se obtiene que los valores de acople para máxima transferencia son:

 Γ_{ms} =-0.995+0.10254i=1 /174.1146° Γ_{mi} =0.6213+0.7835i=1 /51.58402°

La comprobación de estos puntos se observan en los radios dibujados en la Figura 47. Los valores calculados quedan sobre los círculos de ganancia máxima en ambos planos, correspondiente a 17.93dB, y en el límite de los círculos de estabilidad a la entrada y a la salida.

5.2.5. Optimización Ruido

Para hallar el coeficiente de reflexión apropiado para minimizar la figura de ruido, es necesario conocer algunos datos sobre la potencia de ruido del dispositivo que el fabricante provee. Para estos cálculos se cuenta con algunos valores de ciertas frecuencias que seguramente el simulador interpola para aproximar el comportamiento de la figura de ruido a otras frecuencias. Los valores se encuentran en archivo .s2p del fabricante para la interpolación del software. La Figura 48, muestra el punto óptimo de figura de ruido con los archivos del fabricante.



Figura 47. Valores para máxima transferencia



Figura 48. Valor óptimo para minimizar ruido en Ansoft

5.2.6. Análisis Preliminar de Ganancia Vs. Ruido

En la Figura 49 se puede apreciar una primera observación de la dinámica de los círculos de ruido contra los círculos de ganancia. Se puede observar que para la ganancia máxima estable de 17.93dB es imposible tener una figura de ruido dentro de las especificaciones del diseño.



Al perder ganancia, se gana en figura de ruido y con las condiciones escogidas, es el criterio más importante a la hora de seleccionar el punto del índice a la entrada. Dado que no se tienen en cuenta las ganancias probables en las redes de acople (en este punto del diseño no han sido implementadas), perder ganancia es razonable en función de la figura de ruido. Al final, el lugar más óptimo está en la intersección entre la ganancia de 10dB y el NF de 1.5dB, lugar desde el que se inicia la sintonía fina en función del VSWR.

5.2.7. Acercamiento al VSWR

En esta etapa se tomaron varios valores de Γ s y Γ l buscando el lugar óptimo para minimizar el VSWR a la entrada y la salida. Después de una búsqueda exhaustiva con hojas de cálculo (ver anexo 8 para mayor detalle), los valores finales son:

 $\Gamma_s = 0.39 \angle 38.08^{\circ}$ $\Gamma_{out} = 0.5064 \angle -35.55^{\circ}$ $VSWR_{out} = 2.035$ $\Gamma_l = 0.2 \angle 34^{\circ}$ $\Gamma_{in} = 0.2959 \angle -85.11^{\circ}$ $VSWR_{in} = 1.9$ Contales valores se obtiene u

Con tales valores se obtiene una ganancia total (al incluir las redes de acople) de: $G_T = 32.046 = 15.0578 dB$

El punto seleccionado se observa en la Figura 50.



5.2.8. Diseño de Los Acoples

El diseño de los acoples de entrada y salida del transistor se hicieran a partir del punto elegido y los coeficientes de reflexión a la entrada y salida, usando las herramientas del software Ansoft designer; la Figura 51 y Figura 52 la muestran los movimientos en la carta de Smith que se realizaron para diseñarlos.



Figura 51: Diseño del acople a la entrada



Figura 52: Diseño del acople a la salida

5.2.9. Resultados de la simulación

Para verificar las especificaciones propuestas para el amplificador, se hizo una simulación a la frecuencia de interés en Ansoft; en las de la Figura 53 a la Figura 55 se muestran los resultados de los distintos parámetros medidos:



5.3. Diseño del Splitter

Para el diseño del splitter se usó el software Ansoft Designer para, a partir de la frecuencia, longitud e impedancia característica de las líneas de transmisión del modelo del Ludwig, obtener el ancho y largo



correspondiente a cada línea de transmisión necesarios en el diseño del divisor de Wilkinson, obteniendo de este modo el circuito de la Figura 56.

Figura 56: Implementación en microcinta del splitter

Para verificar su funcionamiento se realizó la simulación del circuito y se obtuvieron los siguientes resultados, que cumplen con las especificaciones propuestas:





En varias de las gráficas, debido a la simetría del circuito, muchas de las trazas se encuentran sobrepuestas, como es en el caso de las transmisiones, los aislamientos y las pérdidas de retorno de los puertos 2 y 3.

5.4. Diseño de los Filtros

Para el desarrollo del proyecto se realizarán 3 filtros, un filtro pasabajas y dos filtros pasabanda; en el caso de los filtros pasabanda se utilizarán los coeficientes de Butterworth para diseñar un filtro con una respuesta plana en la banda de paso, para el filtro pasabajos se realizara un diseño de un filtro RC básico. Se utilizaran los coeficientes de Butterworth para evitar que cualquier ripple en bandas de paso o rechazo agregue distorsiones en amplitud a la señal, aprovechando también la respuesta en fase que estos filtros proveen. En la Figura 60 se pueden apreciar los coeficientes y la atenuación del filtro Butterworth.



Figura 60: Coeficientes de Butterworth y grafica de atenuación vs frecuencia normalizada, tomado de [9].

5.4.1. Filtro Pasabajas

Las funciones del filtro pasabajos son: quitar ruido a la señal cuadrada deformada que viene del amplificador (al existir la realimentación con un splitter que sale a una antena, no se aísla la señal del ruido que se recibe), limitar el espectro de frecuencia que le entra al ADC y funcionar como filtro de antialiasing. Se decidió por una frecuencia de corte de 600kHz debido a que a pesar de que la señal de entrada se encuentra entre 100kHz y 200kHz, se necesita obtener una señal cuadro, es necesario también recibir parte de los componentes armónicos de la señal.

Para el diseño se utiliza la formula

$$f_{0} = \frac{1}{2\pi RC}$$

Tomando R=12k Ω , f_0 =600kHz y despejando la variable obtenemos C \approx 22pF.

5.4.2. Filtro Pasabanda

Para el caso del filtro pasabanda se decidió diseñar un filtro con líneas acopladas como el mostrado en la Figura 61 utilizando el método de prototipaje. Este tipo de filtros está compuesto por varias parejas de líneas acopladas, la función de transferencia estará dada por el ancho y separación de las distintas parejas acopladas, los cuales dependen de los valores de las impedancias par e impar de cada una de las parejas que conforman el filtro.



Los valores con los que se diseñó el filtro están dados por:

$$\begin{array}{l} f_c = 900MHz; BW = 100MHz \\ f_u = f_c + \frac{BW}{2} = 950MHz; f_l = f_c - \frac{BW}{2} = 850MHz \\ Z_0 = 50\Omega \end{array}$$

Los 100MHz en BW es el menor que responden a la limitación de fabricación en la litografía del fabricante que hace difícil el diseño de un Q mayor. El filtro se diseñó tipo Butterworth, con el objetivo de que tenga una función de transferencia plana en la banda de paso. Por motivos de limitaciones en la construcción se optó por diseñar el filtro de orden 3. Para este orden, los coeficientes de Butterworth son:

$$g_0 = 1, g_1 = 1, g_2 = 2, g_3 = 1, g_4 = 1$$

Y para las especificaciones propuestas calculamos el ancho de banda normalizado como:
$$\bar{BW} = \frac{f_u - f_l}{f_c} = \frac{BW}{f_c} = \frac{100MHz}{900MHz} = 0.1111$$

A partir de los anteriores valores calculamos los valores de los coeficientes $J_{0,1}$, $J_{i,i+1}$, $J_{N,N+1}$ que nos permitirán calcular las impedancias par e impar de cada una de las parejas acopladas con las formulas:

$$J_{0,1} = \frac{1}{Z_0} \sqrt{\frac{\pi \bar{B} \bar{W}}{2g_0 g_1}}$$
$$J_{i,i+1} = \frac{1}{Z_0} \frac{\pi \bar{B} \bar{W}}{2\sqrt{g_i g_{i+1}}}$$
$$J_{0,1} = \frac{1}{Z_0} \sqrt{\frac{\pi \bar{B} \bar{W}}{2g_N g_{N+1}}}$$

Para este diseño, los valores obtenidos de estos coeficientes están mostrados en la Tabla 1

i	Ji,i+1							
0	0,00835543							
1	0,00246827							
2	0,00246827							
3	0,00835543							
Tabla 1: Coeficientes J								

Con estos coeficientes podemos hallar las impedancias par e impar usando:

$$Z_{0o}|_{i,i+1} = Z_0 \left[1 - Z_0 J_{i,i+1} + (Z_0 J_{i,i+1})^2 \right]$$

$$Z_{0e}|_{i,i+1} = Z_0 \left[1 + Z_0 J_{i,i+1} + (Z_0 J_{i,i+1})^2 \right]$$

Los resultados para este diseño están dados por la Tabla 2:

i	$Z_0 J_{i,i+1}$	$Z_{00}(\Omega)$	$Z_{0e}(\Omega)$									
0	0,41777138	37,8380773	79,6152152									
1	0,12341341	44,5908728	56,9322143									
2	0,12341341	44,5908728	56,9322143									
3	0,41777138	37,8380773	79,6152152									
	Tabla 2: Impedancias par e impar											

Para hallar los valores del ancho y del espaciado entre las líneas de transmisión se utiliza la gráfica de la Figura 33.

Resultados de simulación

Para lograr una aproximación más precisa se utilizó el calculador de líneas de transmisión de Ansoft Designer, se obtuvieron los resultados de las distancias para el filtro, los parámetros calculados se muestran en la Tabla 3 para el diseño mostrado en la Figura 62 para el sustrato FR4.

Parámetro	Valor(mm)
L	45.8596
w1	1.948
s1	0.25
w2	3.53464
s2	0.839
T 11 A	

Tabla 3: resultados obtenidos



Figura 62: filtro diseñado





Para obtener un modelo mas aproximado de la función de transferencia del filtro, se realizó una simulacion fenoménica (simulación que se vale de las ecuaciones sobre el fenómeno magnético y no sobre modelamientos simplificados como en la simulación *paramétrica*) utilizando Ansoft Designer, el layout usado y los resultados de simulacion se aprecian en la Figura 64, donde se observan como medida de desempeño los parámetros S11 y S21 en dB.



5.5. Control digital

En la Figura 65 se muestra el diagrama de bloques del funcionamiento del sistema de control. El objetivo de la etapa de control es la de obtener una señal cuadrada deformada, debido al funcionamiento no lineal del transistor, y a partir de esta señal generar una señal de salida modificada que contrarreste el efecto de deformación debida a las no linealidades, para de esta forma obtener siempre la máxima linealidad del amplificador.





El sistema general comienza enviando señales cuadro, generadas en la tarjeta utilizando una LUT, a través del amplificador para hacer que este cambie de estado, las modifique y vuelvan a ingresar en la tarjeta, a partir de esta parte, el sistema de control planteado se basa en 5 pasos:

- Adquisición de datos: utilizando el ADC disponible en la tarjeta, se recibe la señal alterada intentando obtenerla con la mejor resolución posible a una velocidad relativamente rápida.
- Comparación con la señal obtenida: una vez obtenida la señal, el siguiente paso es comparar con la LUT (Look Up Table) para determinar qué tanto fue el cambio que sufrió la señal en comparación con la señal que se transmitió.
- Obtención del error: para obtener el error se realiza una resta entre la señal proveniente de la LUT y la señal recibida en el ADC de la tarjeta.
- Operaciones de corrección: una vez obtenido el error se planteó la corrección como una realimentación unitaria, por lo que se toma la señal resta y se le suma a la señal de la LUT.
- Generación de señal de salida: una vez calculada la nueva señal de salida, se modificará el valor de una constante que se le estará sumando a cada componente de la LUT para luego enviar la señal con esta modificación.

En el Anexo 2, se encuentran los programas desarrollados, con comentarios del funcionamiento. Se realizó adicionalmente un circuito de prueba y los resultados se analizan más adelante.

5.6. Mezclador

En el desarrollo del mezclador, fueron utilizadas varias topologías en función de la dificultad de implementación. La primera topología consta de un circuito multiplicador de transconductancia y conmutación basado en transistores. Este circuito depende mucho de los acoples externos, transformadores y circuitos de polarización que hacen complejo el diseño. A través de la experiencia de la implementación del amplificador, y a las limitadas herramientas de verificación suministradas por el fabricante, fue necesario recurrir a topologías menos dependientes de componentes externos, como los multiplicadores basados en el circuito multiplicador de frecuencia doblemente balanceado como el AD8343. A continuación se muestra la experiencia con cada una de las aplicaciones.

5.6.1. Mezclador AD8343

El AD8343 fue elegido después de una meticulosa búsqueda de mezcladores que cumplieran con el amplio rango de frecuencia requerido por el circuito. Utiliza una mezcla de conmutación y transconductancia para generar la señal multiplicada. La razón de la utilización de este integrado es la afirmación del fabricante de poder cumplir un cambio de frecuencia desde DC hasta 2.5GHz en una sola etapa.

El diagrama de bloques del circuito se observa en la Figura 66. Los caminos de las señales son diferenciales y con acople DC. El bloque de polarización provee alimentación al driver del oscilador local y el centro del mezclador. El driver del oscilador local consiste de un sistema de amplificación diferencial de tres etapas que provee un control rápido y casi cuadrático, de los transistores del mezclador.



Figura 66: Diagrama de Bloques del Mezclador. Tomado de [10].

El mezclador utiliza una arquitectura estándar donde la señal es aplicada directamente en los emisores de los transistores controlados por la señal cuadrada generada por el oscilador local en las bases, como se observa en la Figura 67. Esta configuración multiplica la señal de entrada por una señal cuadrada a la frecuencia del oscilador local al alternar periódicamente las terminales de salida.



El resultado del funcionamiento del mezclador se observa en la Figura 68.



La señal del oscilador local se transforma en una señal cuadrada a través de la etapa de amplificación.

La señal cuadrada se multiplica con la señal de entrada y el resultado tiene un espectro de frecuencia donde las componentes más importantes corresponden a la suma y a la resta de las frecuencias fundamentales del oscilador local y el tono puro de entrada. Los demás componentes son asociados al espectro en frecuencia de una señal cuadrada.

Teniendo en cuenta el funcionamiento y la naturaleza de los puertos, el diagrama del circuito a implementar se observa en la Figura 69. Dado que las señales del oscilador local, el puerto de entrada, y el puerto de salida son diferenciales, es necesario de un circuito adicional que convierta señales simétricas en asimétricas. Dada la configuración de entrada por emisor de los transistores, debe implementarse adicionalmente una red de polarización, que debe ser aislada de las señales AC. Adicionalmente, se debe alimentar al bloque de polarización y al bloque de control lógico.



Figura 69: Diagrama de Conexiones. Tomado de [10].

Una implementación del diagrama de conexiones se observa en el circuito de la Figura 70. La polarización viene seguida de una red de acople y de un bálum o transformadores para utilizar señales referidas a tierra. Filtros adicionales aseguran la estabilidad de los voltajes de polarización y evitan resonancias.



El puerto del oscilador local no necesita acoples debido a la etapa de amplificación interna. Valores sugeridos de las redes de acoples son suministradas por el fabricante.

5.6.2. Multiplicador de Frecuencia Doblemente Balanceado.

En la búsqueda a una alternativa al complejo circuito de implementación del AD8343, se llegó a una familia de multiplicadores doblemente balanceados. El funcionamiento está dado por el circuito que se muestra en la Figura 71: Multiplicador de Frecuencia Doblemente Balanceado. Tomado de [13].



Figura 71: Multiplicador de Frecuencia Doblemente Balanceado. Tomado de [13].

Esta topología no requiere de polarización externa y fue una de las razones por las que se utilizó como alternativa. Sin embargo, a pesar de parecer un circuito de fácil implementación y de encontrarse un circuito con buen desempeño en la subida de frecuencia, los circuitos para bajar de frecuencia no tienen el mismo extenso rango de frecuencias. Las especificaciones eléctricas de los circuitos TUF-2MHSM y SBL-3+ de Minicircuits se observan en la Figura 72 y Figura 73.

		Electrical Specifications																			
FREQUENCY (MHz)			CONVERSION LOSS (dB)					LO-RF ISOLATION (dB)							LO-IF ISOLATION (dB)						
	LO/RF f _L -f _U	IF	Mid-Band m		Total Range Max.	L M U Tvo Min Tvo Min Tvo Min.				L M Typ. Min. Typ. Min.			U Typ. Min.								
	50-1000	DC-1000	6.0	0.25	7.5	9.0	58	40	47	30	37	25	55	35	47	20	32	18			
	1 dB COM	P.: +9 dBm	$\label{eq:L} L = 50\text{-}100 \; \text{MHz} M = 100\text{-}500 \; \text{MHz} U = \text{upper range } [f_{\text{U}}/2 \; \text{to} \\ m = \text{mid band } [2f_{\text{L}} \; \text{to} \; f_{\text{U}}/2]$								to f _u]										

Figura 72: Especificaciones del TUF-2MHSM

	Electrical Specifications																		
	FREQU (MI	CONVERSION LOSS (dB)					LO-RF ISOLATION (dB)							LO-IF ISOLATION (dB)					
	LO/RF f _L -f _u	IF	Mid-Band m Χ σ Max		nd Max.	Total Range Max.	I Typ.	L Min.	r Typ.	VI Min.	Typ.	J Min.	I Typ.	- Min.	N Typ.	Min.	l Typ.	J Min.	
	.025-200	DC-200	4.81	.05	7.5	8.5	55	50	45	30	35	25	45	35	40	30	30	20	
1 dB COMP: +1 dBm typ. L = low range [f, to 10, t] M = mid range [10 { to f ₂ /2] U = upper range [f ₂ /2 m= mid band [21, to f ₂ /2] M = mid range [10 { to f ₂ /2] U = upper range [f ₂ /2 Figura 73: Especificaciones del SBL-3+													f _u /2 to f _u						

La idea de utilizar el SBL-3+ fue buscar una alternativa para bajar en frecuencia por varias multiplicaciones simultáneas. Sin embargo, la necesidad de osciladores adicionales lo hizo inviable. En el análisis de resultados se mostraran las particularidades de la implementación.

6. Análisis de resultados

Después de la larga etapa de diseño y desarrollo, a continuación se muestran los resultados de los circuitos físicos. La manera de realizar estas mediciones está enunciada en el protocolo de pruebas (ver anexo 4 para mayor detalle). En el anexo 3 se encuentran los esquemáticos de los circuitos diseñados, en el anexo 1 los artes de los impresos desarrollados y en el anexo 6 las fotos de los distintos dispositivos implementados.

6.1. Filtro Pasabanda

Para el filtro pasabanda se midieron los parámetros de scattering usando el analizador vectorial de redes (VNA). En las Figuras 74 a 77 se muestra el resultado medido junto con el valor esperado hallado a partir de las simulaciones.





Tabla 4: Resultados Filtro

Al observar los resultados obtenidos, lo primero que se nota es la cercanía en la forma del espectro del circuito implementado con respecto al circuito simulado. Del mismo modo, las medidas de atenuación son mejores que las medidas diseñadas y la frecuencia central, sin dejar de cumplir con las especificaciones a la frecuencia de operación, se desplazó aunque con mejores indicadores para la aplicación. En la banda de paso la atenuación fue menor y en la banda de rechazo la atenuación fue mejor que la diseñada. La consecuencia de este comportamiento es un aumento en el ancho de banda, que para la aplicación no afecta el rechazo a los armónicos de la frecuencia del oscilador local.

6.2. Splitter

De igual manera que con el filtro pasabanda, se realizaron las mediciones de los parámetros de scattering de los puertos del splitter con ayuda del VNA. En este dispositivo las medidas que interesan corresponden a la transmisión del puerto de entrada a ambos puertos de salida y viceversa, junto a un buen aislamiento entre los puertos de salida. Dado que el diseño consiste en la implementación de una línea de transmisión $\lambda/4$, no tiene sentido hablar de un ancho de banda, dado que el λ depende de la frecuencia y es diseñado para una sola frecuencia de operación.





Tabla 5: Valores del Splitter

Al observar los resultados obtenidos, es claro que el diseño no sólo satisface, sino que tiene un desempeño superior a los requerimientos del diseño. Por un lado, a pesar del ruido de la medición, y de los pequeños desplazamientos de frecuencia, la transmisión está muy cercana al rango de atenuación simulado, y los parámetros como el aislamiento y pérdidas de retorno son muy bajas en la frecuencia de operación.

6.3. Amplificador

El proceso de implementación del amplificador incluyó varias versiones del circuito (Ver en anexo 6) y una exploración de las posibles causas de las diferencias, con las etapas de diseño y simulación.

Una vez obtenido el arte del impreso, se procedió a implementar un prototipo inicial, el cual mostró una respuesta alejada de la simulación. Sobre el prototipo se hicieron pocas modificaciones, pero se estableció el protocolo apropiado de mediciones con los instrumentos disponibles. Se atribuyó la diferencia a la calidad de la fabricación, y se realizó una mejor versión.

Para este segundo circuito se utilizaron componentes con los valores nominales de la simulación y condensadores de tantalio. Los resultados arrojaron un comportamiento similar a la primera versión. En las Figura 80 a la Figura 82 se muestran los resultados medidos y la simulación para el S21, VSWR a la entrada y VSWR a la salida.





Se puede observar que existen diferencias entre la simulación y el circuito implementado, sobretodo en cuanto a las formas de las gráfica, aunque existe amplificación en una frecuencia cercana al pico de ganancia de la simulación. A partir de este resultado se realizó un estudio para determinar las posibles causas de este cambio. Este tipo de comportamiento se encontró de manera similar en otro trabajo de grado realizado en la universidad [1]. Sin embargo, dado que el enfoque primordial de este proyecto ha sido la amplificación, se realizó un extenso trabajo de exploración para llevar al límite el desarrollo.

El análisis que se realizó, incluyó una búsqueda exhaustiva de todas las posibles causas del comportamiento alejado de la simulación. Las consideraciones se muestran la Tabla 6.

Razón	Facilidad de	Posibilidad que sea la	Prioridad
	implementación	razón	
Condensadores	alta	alta	6
Resistencias	alta	baja	4
Cambios en el transistor	alta	baja	4
Cambios en el sustrato	media	media	4
Defectos de fabricación	baja	baja	2
Acople entre líneas paralelas	media	baja	3

Tabla 6: Ponderación de causas

Las conclusiones sobre este análisis fueron:

- 1. Debido a circuitos implementados con anterioridad, como el filtro y el splitter, el funcionamiento en alta frecuencia del sustrato es el adecuado. Sin embargo, para terminar de descartar la influencia de un cambio en la permitividad relativa, se realizaron simulaciones del circuito con cambios drásticos en las propiedades del sustrato que no reflejaban cambios significativos en el comportamiento.
- 2. Las resistencias se descartaron por la misma razón, pues su funcionamiento es correcto en la implementación del divisor de potencia. Adicionalmente, la polarización en todos los circuitos de prueba fue muy cercana a la esperada.
- 3. Los acoples de líneas paralelas fueron descartadas después de pruebas simuladas donde se analizó el efecto del acople magnético entre líneas paralelas separadas a las distancias del arte impreso.
- 4. Como se mencionó anteriormente, para dos métodos distintos de fabricación, la respuesta fue similar, lo que descarta defectos en el proceso. Adicionalmente no se encontraron errores relevantes en el circuito fabricado.
- 5. Para descartar la posibilidad de efectos en el transistor, se cambió varias veces con todos los transistores disponibles de dos importaciones diferentes. El resultado observado fue el mismo.

6. En el caso de los condensadores, se analizó la curva de desempeño en frecuencia suministrado por los fabricantes para llegar a la conclusión de que los efectos parásitos podrían ser la causa del mal desempeño del circuito.

El procedimiento que siguió fue la prueba sistemática de diferentes tipos y valores de condensadores. El primer cambio significativo fue cambiar la tecnología de tantalio a condensadores cerámicos, y de diferentes valores. El resultado de estos cambios se observan en las Figura 83 a Figura 85. En las gráficas se puede notar la gran variación de las mediciones en función de los distintos condensadores utilizados, que alteran en gran medida el resultado que se estaba esperando (Figura 80 a Figura 82), que era una amplificación mayor a 10 dB en el rango de 0.7GHz a 1GHz.



Figura 84: VSWR_{in} para distintos condensadores



Estos resultados muestran que para distintos valores de condensadores, el comportamiento de los parámetros se altera. Esto se justifica con el hecho de que a la alta frecuencia de trabajo seleccionada, el valor del ESR y la inductancia parásita del condensador se vuelven más relevantes, afectando la impedancia total del condensador, y por tanto, la respuesta del amplificador.

A partir de esta conclusión, se examinó el comportamiento con distintos condensadores de colector y base, para obtener los resultados mostrados en las Figura 86 a Figura 88.





Estos resultados muestran de una manera más contundente que la razón primordial de los resultados es el comportamiento de los condensadores, desde los condensadores de bypass, condensadores de desacople, y condensadores de polarización con $\lambda/4$. En algunos casos se mejoró sustancialmente la amplificación, aunque todavía parece alejado del comportamiento de la simulación.

Adicionalmente, se dividió el circuito del amplificador, para verificar el correcto funcionamiento de los stubs y para obtener unos parámetros S del amplificador incluyendo los condensadores, y así lograr diseñar el amplificador a partir de datos experimentales. El resultado de la implementación del stub a la salida se observa en la Figura 89, (ver anexo 7 para detalle en la simulación y estimación de resultados).



Figura 89: Comportamiento del Stub entre 0.6 y 1.1 GHz

El resultado no está muy alejado del simulado, y se acerca bastante al punto de acople esperado en el diseño inicial. Paralelamente se realizaron las pruebas en el circuito de pruebas de parámetros S, con el circuito de la Figura 90.



Figura 90: Circuito de prueba parámetros S

Los resultados obtenidos bajo este circuito nuevamente fueron alejados de los esperados que se esperaban cercanos a los datos dados por el fabricante. La Figura 91 y la Figura 92 muestran que para

este modelo, un amplificador no es realizable, debido al valor de s_{21} tan bajo y a un desacople completo.



Figura 91: Magnitud de los parámetros S medidos con el circuito de prueba



Se elaboró el circuito de prueba de condensadores mostrado en la Figura 93. Este circuito intenta caracterizar los condensadores en 3 circuitos: completamente unido al conector, después de una línea de transmisión de $\lambda/4$, y una comprobación sobre una línea de $\lambda/2$.



Figura 93: Circuito de prueba de condensadores

Los resultados para todo el conjunto de condensadores utilizados se observa en la Figura 94.



Figura 94: Comportamiento de los condensadores en el rango de 0.6GHz a 1.1GHz

Con estos resultados queda comprobado el comportamiento parásito en alta frecuencia que limita la posibilidad de fabricación de un circuito exitoso. De todos los condensadores, solo uno tiene un comportamiento capacitivo en el rango de la aplicación, mientras que todos los demás tienen características completamente inductivas. Adicionalmente, se comprobó que el desplazamiento causado por las líneas de transmisión en la carta de Smith era correcto.

A partir de esta exploración, quedan además inválidas pruebas sobre el circuito que buscaba encontrar los parámetros S del transistor de la Figura 90, pues las mediciones obtenidas dependen completamente de los condensadores utilizados para polarización y desacople. Del mismo modo, queda claro que es imposible, con los instrumentos y componentes disponibles, realizar una medición directa de los parámetros del transistor.

A la luz de estos resultados, fue necesaria otra exploración de alternativas para contrarrestar el efecto de los condensadores. Como se tornó inviable obtener directamente mediciones de los parámetros S del transistor, se tomaron varias medidas.

- 1. El valor obtenido en los condensadores fue incorporado en el modelo del amplificador. Las simulaciones y cálculos tuvieron como insumo los valores experimentales.
- 2. En el caso de las redes de polarización, tomando los valores obtenidos para líneas de transmisión $\lambda/2$ y $\lambda/4$ se obtuvo una distancia en el cual la red debería funcionar como un abierto.
- 3. En el caso de los condensadores de acople entre etapas, fue necesario implementar un stub de acople adicional, para contrarrestar el comportamiento parasitívo de estos condendensadores.

A partir de estas conclusiones, se obtuvieron los siguientes resultados parciales para implementar la versión final. En la Figura 95 se muestra el circuito que más se acercó al abierto buscado en la red de polarización, y en la Figura 96 el diseño de la corrección del efecto del condensador.



Figura 95: Red de polarización después de la corrección de distancia.



Figura 96: Rediseño de la red de acople incluyendo efectos del condensador.

Con estos desarrollos se llegó a la versión final del amplificador de la Figura 97. En el anexo 7 se encuentran las simulaciones del proceso para llegar a la versión final del transistor.



Figura 97: Esquemático de la versión final del amplificador.

En este circuito, se cambia la longitud de las redes de polarización para llegar lo más cerca posible al abierto y se contrarresta el efecto del modelo experimental del condensador. El circuito se observan en la Figura 98.



Figura 98: Arte impreso de la versión final del amplificador.

Los resultados experimentales de este circuito se observan en las Figura 99, Figura 100 y Figura 101.





Los resultados son mucho más cercanos a la simulación a pesar de la anomalía en 900 MHz. Existe un corrimiento de frecuencia con respecto a la simulación, pero la forma del S21 es muy similar. La atenuación en el S21 se refleja en el detrimento del VSWR a la entrada y la salida, pero es un comportamiento bastante razonable en comparación a los primeros prototipos.

6.4. Mezclador

La implementación del AD8343 tuvo varios obstáculos que hicieron el proceso largo y difícil de corregir. Por un lado, el circuito de evaluación no estaba documentado para un rango de frecuencias apropiado para la aplicación. Aunque se hicieron muchos intentos teóricos de llegar a los mismos acoples sugeridos por el fabricante (ver anexo 7 para más detalle), se mantuvo una problemática similar al de los transistores en cuanto a que no era posible verificar experimentalmente los datos suministrados por el fabricante. El circuito de evaluación, que en la implementación del fabricante es un circuito de varias capas, tuvo que ser implementado en una sola lámina. Se realizaron un par de versiones fabricadas para llegar al impreso apropiado, aunque debido a la cantidad de componentes necesarios, las longitudes fueron mayores a las deseadas. A esta situación de falta de confiabilidad en los parámetros suministrados, se le suman los tiempos de importación de los componentes y los costos de fabricación que forzaron a la exploración de otras alternativas, como los mezcladores doblemente balanceados.

Con estos precedentes, se llevó a cabo la implementación del circuito. Debido a las fuertes diferencias en los rangos de frecuencia en las entradas de los puertos, fue necesario crear circuitos separados para el circuito de subida (upconverting) y el de bajada (downconverting) en frecuencia, como se observa en la Figura 102 (Ver anexo para detalle capa a capa del arte del impreso).

CfB T2B Z C6B Circuito Mezdador N C6B Circuito Mezdador N C10 0935 PUR PUR PUR Dounconver ting	8343 CI 38 CI 28 TI B CI 28 TI B CI 28 TI B TI B TI B TI B TI B TI B TI B TI B
C5BT2B ZZ ZZ C5BT2B ZZ ZZ C6B MZZ C6B MZZ C6B MZZ Circuito Mezclador TG 0935 PHR PHR Upconverting	08343C138 C128 C128 C128 C128 C128 C18 C18 C18 C18 C18 C18 C18 C18 C18 C1

Figura 102: Arte impreso del AD8343

Como se puede observar, la abundancia de componentes como transformadores, inductancias y condensadores hace compleja la implementación del circuito.

En el caso de la otra alternativa de mezcladores, no es necesaria la utilización de algún tipo circuito de polarización o acople. El fabricante sugiere un circuito simple de conexiones a tierra y líneas de transmisión hacia los conectores. Los circuitos de implementación del TUF-2MHSM+ y SBL-3+ son como se observan en la Figura 103.



Figura 103: Arte del impreso para circuitos mezcladores.

El TUF-2MHSM+ maneja un rango de frecuencias intermedias desde DC a 1GHz, y un rango para RF y el oscilador local de 50MHz a 1GHz. Por esta razón, es suficiente como multiplicador hacia arriba, pero no puede bajar lo suficiente para ser implementado como downconverter. La idea de implementar el circuito del SBL-3+ fue el de lograr la conversión hacia abajo en etapas. El SBL-3+ tiene un rango para el oscilador y el RF de 0.25 a 200 MHz y un rango para las frecuencias intermedias de DC a 200MHz. Esta implementación supondría la implementación de osciladores, o la utilización de otras fuentes de RF y se alejan del alcance del proyecto, pero quedan disponibles para desarrollos posteriores.

Las pruebas de funcionamiento del SBL-3+ y del TUF-2MHSM+ se observan en la Figura 104 y la Figura 105.



Figura 104: Salida en RF del SBL-3+ para LO de 150MHz e IF de 7MHz.



Figura 105: Salida en RF del TUF-2MHSM+ con LO de 900MHz e IF de 100kHz.

Se puede evidenciar que cumplen con la función primordial de mezclar frecuencias. Sin embargo, es evidente que el SBL-3+ está más cercano a un comportamiento ideal ya que la portadora tiene una potencia más despreciable en comparación a las señales de IF. En cambio, el TUF-2MHSM+ tiene una potencia predominante de la portadora. En altas frecuencias, eliminar esta componente de frecuencia requeriría de un filtro rechazabanda con un Q muy alto, lo que requiere técnicas de fabricación sofisticadas que se alejan del alcance de un proyecto de grado de pregrado.

En cuanto al AD8343, se logró hacer funcionar el circuito de upconverting, pero no funcionó el downconverting, seguramente debido a la gran diferencia en décadas de IF y RF. La prueba inicial de funcionamiento del upconverting se observa en la Figura 106.



Figura 106: Salida en RF del AD8343 con LO de 900MHz e IF de 100kHz.

A diferencia de los otros circuitos, aquí hay una considerable presencia de armónicos para un tono puro, y se mantiene la problemática de la señal portadora.

6.5. DAC

Siendo el DAC el único componente importante que no fue realizado en montaje superficial, a la hora de la implementación se pudieron realizar pruebas en circuitos de trabajo antes de realizar un circuito definitivo. Una vez tenidos los cálculos de las corrientes de referencia se probó el funcionamiento del circuito. Se incluyó un circuito para pasar la señal de corriente a voltaje y una resistencia en caso de necesitarse ajuste a la salida. El arte del impreso se observa en la Figura 107: Arte impreso del DAC.



Figura 107: Arte impreso del DAC

La prueba del circuito de manera individual no tuvo problemas. Sin embargo, en el momento de las pruebas no se tenía una versión final del control del DSP y se obvió la verificación de los bits más y menos significativos en la tarjeta de desarrollo. Esto significó un orden equivocado del mapeo de bits desde el DSP al DAC. La primera aproximación para corregir el problema fue elaborar un direccionamiento desde el software del DSP, pero la simple conversión de bits de salida disminuyó la frecuencia de respuesta del circuito por cuenta de las instrucciones adicionales necesarias. Se elaboró entonces un circuito de corrección del mapeo como el que se muestra en la Figura 108. El circuito final se observa también en la Figura 109.



Figura 108: Circuito de Corrección de Enrutamiento



Figura 109: Circuito del DAC

En el momento de probar el sistema completo, donde la salida del DAC debe entrar al mixer, fue necesario adicionar un condensador de desacople y una carga debido a la impedancia de entrada del dispositivo.

6.6. Control Digital

Para probar el funcionamiento del sistema de control planteado se conectó un circuito RC al DSP, para que de esta manera se modificara la señal cuadrada a la salida del DSP debido a la carga y descarga del condensador.

En la Figura 110 se muestra el resultado obtenido. La señal de la parte superior es la señal de salida del DSP, la cual es una señal cuadrada modificada para compensar los tiempos de carga y descarga del circuito RC. La señal de la parte inferior es la señal salida del circuito de prueba. Se puede observar que gracias a la corrección planteada, la salida general del sistema tiende a ser una señal cuadrada, lo cual es el objetivo de la realimentación propuesta.



Figura 110: Salida del DSP modificada y salida del circuito RC de prueba

6.7. Sistema General

Debido a las diversas dificultades mencionadas en secciones anteriores, el sistema completo no llegó a ser implementado con el alcance buscado. Dentro de las razones de mayor peso fue la falta de los osciladores locales requeridos para el correcto funcionamiento del mixer downconverter bajo la topología de mezcladores doblemente balanceados. Sin embargo, el proyecto concluye con la implementación de un transmisor de ASK: una señal fuente digital del DSP, convertida en análoga por el DAC, subida en frecuencia por el mixer, filtrada por las líneas acopladas y finalmente amplificada hasta la carga. La interconexión física de estos dispositivos se observa en la Figura 111.



Figura 111: Sistema transmisor interconectado.

Lo que se observa en la fotografía es el DSP conectado al DAC conectado a su vez al mezclador que sube la señal a la frecuencia del generador de RF y que es amplificada después de pasar por el filtro. El espectro en frecuencia del sistema transmisor implementado se observa en la Figura 112.



Figura 112: Espectro del transmisor.

De nuevo, la presencia de la portadora evita que se observe un espectro más aproximado al esperado, pero es un circuito funcional para la aplicación, y se verifica un desplazamiento de la portadora de 100kHz correspondientes a la frecuencia de la señal de salida del DAC.

7. Conclusiones

La teoría de microcintas nos brinda una aproximación muy cercana al diseño de circuitos con esta tecnología. A través de este proyecto de grado se evidenció cómo las técnicas de diseño por prototipaje, apoyadas por herramientas de simulación, son suficientes para la implementación de diversos circuitos activos y pasivos.

A pesar de que el caso de estudio no tenía como problemática la transferencia de información, el trabajo de grado mostró que es un desperdicio de capacidades del sistema de modulación utilizar una frecuencia de datos tan baja. El objetivo principal de aumentar la frecuencia de la portadora es aumentar el ancho de banda de transmisión, por lo que utilizar una frecuencia baja trae además intricados problemas como la realización de filtros con muy alto Q, correspondiente a una problemática muy compleja y es materia de investigación.

Uno de los principales problemas del diseño de circuitos de RF para el rango de bajas frecuencias de microondas es el comportamiento de los elementos pasivos. Como se pudo observar en el desarrollo de este proyecto, aunque un diseño pueda llegar a ser tolerante a modificaciones en los valores nominales, el comportamiento de los componentes puede ser diametralmente opuesto al esperado, aún en dispositivos de montaje superficial. Un importante aporte que brinda esta experiencia es la necesidad de caracterizar los componentes como primer paso para la realización del diseño, tanto de componentes pasivos como activos si fuera posible, y así tener una mejor aproximación en el modelo del diseño.

El trabajo de grado desarrollado permitió brindar una base para el seguimiento de una metodología práctica de diseño e implementación de amplificadores y otros dispositivos pasivos para RF, además de una experiencia importante en el trabajo con el modelado de componentes, temas que no habían sido trabajados en proyectos anteriores y de vital importancia para futuros desarrollos. Fue importante en la construcción de conocimiento, en cuanto tuvo como principal alcance la implementación física de los diseños, y lidió con todas las problemáticas que solo podrían darse en un montaje real.

Las herramientas computacionales, como Ansoft Designer, son de vital importancia en el proceso de diseño. Sin embargo, es responsabilidad del diseñador el correcto modelado de los fenómenos físicos que no se consideran en el diseño teórico, y para esto es necesario contar con la infraestructura de instrumentación más adecuados para estos problemas. Como se pudo observar durante el proyecto, existen tecnologías de fabricación del circuito, y mediciones que requieren de una tecnología de medición más especializada que la actualmente disponible.

Se cometió un error metodológico al subestimar los alcances de los desarrollos en la integración de la solución. Del mismo modo, se cometió un error al definir el alcance del proyecto para el cronograma propuesto.

Este trabajo de grado es enfocó principalmente en el diseño del amplificador, aclarando desde sus objetivos que los mezcladores y el oscilador local, no se evaluarían o diseñarían, sino que se utilizaría el generador de RF del laboratorio y notas de aplicación para el caso de los mezcladores. Esto limitó el desarrollo total del sistema, debido a que los mezcladores requirieron un mayor desarrollo al estipulado, en especial al número de etapas necesarias para lograr la conversión de regreso a banda base, pues surgió la necesidad de trabajar con osciladores. Por esta razón, este trabajo sirve como base para futuros desarrollos en el área de hardware de comunicaciones, enfocando el trabajo a mezcladores y osciladores.

De igual manera, el control digital implementado no es el óptimo sino una solución inicial para el problema. Así, el proyecto desarrollado, deja toda la experiencia de un sistema adecuado para pruebas

de controles y transmisores digitales implementados en DSP, y deja la puerta abierta para futuros desarrollos en pregrado o maestría.

8. Bibliografía

- [1] E. J. Barrios A. and M. E. Rubianogroot S., "Circuitos Demostrativos y Tutorial para el Diseño y Construcción de Circuitos de RF," 2004.
- [2] S. Haykin, "Sistemas de comunicación," *México: Editorial Limusa : Grupo Noriega Editores : John Wiley&Sons, c2005., 2005.*
- [3] Anh D., Pham. Outphase Power Amplifiers in OFDM Systems, MIT 2005.
- [4] S. H. Muller and J. B. Huber, "A comparison of peak power reduction schemes for OFDM," *Global Telecommunications Conference*, 1997. GLOBECOM '97., IEEE, vol. 1, pp. 1-5 vol.1, 1997.
- [5] D. Cox, "Linear Amplification with Nonlinear Components," *Communications, IEEE Transactions on*, vol. 22, pp. 1942-1945, 1974.
- [6] J. Namiki, "An Automatically Controlled Predistorter for Multilevel Quadrature Amplitude Modulation," *Communications, IEEE Transactions on*, vol. 31, pp. 707-712, 1983.
- [7] G. González, "Microwave Transistor Amplifiers: Analysis and Design", Upple Saddle River, NJ., Prentice Hall, 1997.
- [8] S.C. Cripps, "RF Power Amplifiers for Wireless Communicactions", Norwood, MA, Artech House Inc., 1999.
- [9] R. Ludwig y G. Bogdanov, "RF Circuit Design". Upper Saddle River, NJ., Prentice Hall, 2009.
- [10] Datasheet AD8343, Analog devices.
- [11] Hong J. S. and Lancaster M. J, "Recent advances in microstrip filters for communications and other applications".
- [12] Datasheet del DAC 0800, tomado de National Semiconductor.
- [13] S. Maas, "RF and Microwave Design Cookbook", Norwood, MA, Artech House Inc., 1998.
- [14] Datasheet NE68033, Tomado de California Eastern Laboratories