



MATERIAL AUXILIAR DE CLASE DE DISPOSITIVOS ELECTRÓNICOS



Autores: Dr. Fernando Vidal Verdú
Dr. Rafael Navas González
Profesores Titulares del Dpto. de Electrónica
Universidad de Málaga

MATERIAL AUXILIAR DE CLASE DE DISPOSITIVOS ELECTRÓNICOS



Depósito Legal N°: MA-686-2003

Año 2003

MATERIAL AUXILIAR DE CLASE DE DISPOSITIVOS ELECTRÓNICOS

Autores: Dr. Fernando Vidal Verdú y Dr. Rafael Navas González
Profesores Titulares del Dpto. de Electrónica - Universidad de Málaga

Dep-Leg. N° MA-686-2003

El presente volumen recoge el **material auxiliar de clase** utilizado por los autores en el desarrollo de la asignatura **Dispositivos Electrónicos** que imparten en la **E.T.S. de Ingeniería Informática** de la **Universidad de Málaga**, y que forma parte de las materias que se estudian en el primer curso de las diferentes titulaciones de Informática: *Ingeniero en Informática, Ingeniero Técnico en Informática de Sistemas e Ingeniero Técnico en Informática de Gestión*.

Junto a las transparencias que sirven de soporte a las explicaciones y desarrollo del temario en las clases, se ofrece también al alumno un breve resumen de los conceptos más destacados en cada una de ellas a modo de guión y como base del trabajo de estudio que el alumno ha de desarrollar y completar con la ayuda de la bibliografía recomendada. Se completa el contenido de este trabajo con un cuestionario y una relación de problemas propuestos junto con sus soluciones para cada uno de los temas.

Este material, así como futuras revisiones, se ofrece y se difunde de forma gratuita en la dirección web:



http://www.el.uma.es/Disp_Electr/

Cualquier pregunta o sugerencia será atendida en las direcciones de correo:









fvidal@uma.es
rjnavas@uma.es

Málaga 22 Septiembre 2003

Los Autores.



Puertas Lógicas

 <p>X $Y = \bar{X}$</p>	 <p>X_1 X_2 $Y = X_1 X_2$</p>	 <p>X_1 X_2 $Y = X_1 + X_2$</p>	 <p>Q \bar{Q}</p>
 <p>V_{CC} R_c Y R_b Q X v_i v_o</p>	 <p>V_{CC} R_D Y D_A D_B X_1 X_2 v_1 v_2</p>	 <p>V_{DD} R_D Y M_A M_B X_1 X_2 v_1 v_2</p>	 <p>V_{DD} R_D R_D Y M_A M_B Q \bar{Q} v_Q $v_{\bar{Q}}$</p>

Material Auxiliar de Calse de Dispositivos Electrónicos

ÍNDICE:

TEMA 1: NOCIONES BÁSICAS DE TEORÍA DE CIRCUITOS

1.1. Magnitudes Eléctricas y Conceptos Fundamentales

1.2. Elementos Básicos de Circuito

1.3. Análisis de Circuitos. Punto de Operación. Análisis transitorio RC.

TEMA 2: CONCEPTOS BÁSICOS DE CIRCUITOS DIGITALES

2.1. Señales analógicas y digitales

2.2. Familias Lógicas y su Caracterización.

2.3. La puerta lógica ideal

TEMA 3 CONCEPTOS BÁSICOS DE SEMICONDUCTORES

3.1. Estructura de los sólidos: Aislantes, Conductores y Semiconductores

3.2. Portadores de carga en semiconductores

3.3. Semiconductores intrínsecos y extrínsecos

3.4. Movimiento de portadores en semiconductores.

TEMA 4 EL DIODO DE UNIÓN P-N

4.1. Unión p-n en equilibrio.

4.2. Polarización directa e inversa.

4.3. Curva característica del diodo; modelos del diodo.

4.4. El diodo como elemento de circuito.

4.5. Puertas Lógicas con diodos.

4.6. Otros tipos de diodos: Diodo Zener, diodo varactor, LED, Fotodiodos etc.

TEMA 5: EL TRANSISTOR BIPOLAR (BJT)

- 5.1. Estructura física. Transistor bipolar PNP y NPN.**
- 5.2. Regiones de operación. Curvas características: condiciones en las regiones de trabajo.**
- 5.3. El transistor bipolar como elemento de circuito. Modelos básicos.**
- 5.4. El transistor bipolar en conmutación: Familias lógicas bipolares.**

TEMA 6: EL TRANSISTOR MOS

- 6.1. Estructura física. Transistores MOSFET de canal N y canal P.**
- 6.2. Transistores MOSFET de acumulación o enriquecimiento, y de deplexión o empobrecimiento.**
- 6.3. Regiones de operación. Curvas características: condiciones en las regiones de trabajo.**
- 6.4. El transistor MOS como elemento de circuito. Modelos básicos**
- 6.5. El transistor MOS en conmutación: Familias lógicas NMOS y CMOS.**

TEMA 7: MEMORIAS SEMICONDUCTORAS

7.1. Introducción

7.2. Memorias ROM. ROM con diodos o BJTs. ROM con MOS. Programación de las memorias ROM.

7.3. Memorias RAM. RAM estática. RAM dinámica.

BIBLIOGRAFÍA:

- Fernández Ramos, J. y otros, "Dispositivos Electrónicos para Estudiantes de Informática" Universidad de Málaga/Manuales 2002.
- Malik, N.R., "Circuitos Electrónicos. Análisis, Simulación y Diseño", Editorial Prentice-Hall 1996. Temas: 1,3,4,5,13,14.
- Boylestad R & Nashelsky L, "Electrónica.Teoria de Circuitos", Editorial. Prentice-Hall 1997.
- Johnson, David E, "Análisis básico de circuitos eléctricos", Ed. Prentice-Hall 1996.
- Daza A. y García J. "Ejercicios de Dispositivos Electrónicos" Universidad de Málaga/Manuales 2003.
- Edminister, J. A and Mahmood N. "Circuitos eléctricos", Ed. McGraw-Hill, D.L. 1999.

PÁGINAS WEB:



- <http://tech-www.informatik.uni-hamburg.de/applets/cmos/cmosdemo.html>
- <http://jas.eng.buffalo.edu>

● CIRCUITO ELÉCTRICO


■ DISPOSITIVOS

■ ELÉCTRICOS Y ELECTRÓNICOS

MODELO DE CIRCUITO ELÉCTRICO REAL



ELEMENTO DE CIRCUITO



● MAGNITUDES Y VARIABLES IMPLICADAS EN EL ANÁLISIS Y SÍNTESIS DE CIRCUITOS

- Variables básicas asociadas al campo electromagnético

- Carga eléctrica, $q(t)$, Culombios (C)
 - Intensidad de corriente, $i(t) = \frac{d}{dt}q(t)$, Amperio (A)
- Flujo magnético, $\phi(t)$, Webers (Wb)
- Tensión eléctrica, $v(t) = \frac{d}{dq}W(t)$ (Trabajo por unidad de carga) Voltio (V)
 - Ley de Faraday $v(t) = \frac{d}{dt}\phi(t)$


- Variables relacionadas

- Energía, $W(t) = \int_{-\infty}^t p(\tau)d\tau = \int_{-\infty}^t (v(\tau) \cdot i(\tau))d\tau$, Julios (J)
- Potencia, $p(t)$, $p(t) = \frac{d}{dt}W(t) = v(t) \cdot i(t)$, Watios (W)

Prefijos empleados en las unidades

nombre	símbolo	factor multiplicativo
femto	f	$\times 10^{-15}$
pico	p	$\times 10^{-12}$
nano	n	$\times 10^{-9}$
micro	μ	$\times 10^{-6}$
mili	m	$\times 10^{-3}$
kilo	k	$\times 10^3$
mega	M	$\times 10^6$
giga	G	$\times 10^9$
tera	T	$\times 10^{12}$

● CIRCUITO ELÉCTRICO: DEFINICIONES



● ANÁLISIS DE CIRCUITOS:

DETERMINACIÓN DEL VALOR DE LAS VARIABLES DE CIRCUITO:

CORRIENTES Y TENSIONES EN LOS ELEMENTOS DE CIRCUITO

CORRIENTES EN LAS RAMA Y TENSIONES EN LOS NODOS

■ LEYES DE KIRCHHOFF

(LKI)

(LKV)


■ RELACIÓN TENSION-CORRIENTE

EN LOS TERMINALES


DE LOS ELEMENTOS DE CIRCUITO

LEYES DE KIRCHHOFF

LEY DE KIRCHHOFF DE CORRIENTE (LKI)




LEY DE KIRCHHOFF DE TENSION (LKV)



ELEMENTOS DE CIRCUITO

REFERENCIAS DE CORRIENTE Y TENSIÓN
CRITERIO ELEMENTO PASIVO



En un circuito siempre se cumple la ecuación

$$\sum \text{Potencia suministrada} = \sum \text{Potencia consumida}$$

ELEMENTO PASIVO

$$p(t) = v(t) \cdot i(t) > 0 \quad \forall t$$

Consumen energía o es capaz de almacenarla

ELEMENTO ACTIVO

Todo aquel que no es pasivo

Capaz de proporcionar energía

ELEMENTOS DE CIRCUITO BÁSICOS: Relación tensión-corriente

RESISTENCIA (Ω Ohmio)

$R(\Omega) \xrightarrow{i}$
+ v -

Ley de Ohm
 $i(t) = \frac{v(t)}{R}$

$p(t) = \frac{v^2(t)}{R} = R \cdot i^2(t) > 0$
 $p(t) = v(t) \cdot i(t) > 0 \quad \forall t$
Elemento pasivo

CORTOCIRCUITO

$i \rightarrow$
+ v -

$R = 0$
 $V = 0$

CIRCUITO ABIERTO

$i \rightarrow$
+ v -

$R \rightarrow \infty$
 $I = 0$

ELEMENTOS DE CIRCUITO

FUENTE INDEPENDIENTE DE TENSIÓN

Dado $V > 0$ $p(t) = V \cdot i(t)$
 $p(t) > 0$ si $i > 0 \quad \forall t$ Elemento pasivo
 $p(t) < 0$ si $i < 0 \quad \forall t$ Elemento activo

FUENTE INDEPENDIENTE DE INTENSIDAD

Dado $I > 0$ $p(t) = I \cdot v(t)$
 $p(t) > 0$ si $v > 0 \quad \forall t$ Elemento pasivo
 $p(t) < 0$ si $v < 0 \quad \forall t$ Elemento activo

Ej: Determinar los valores de i_1, i_2, v_R e i_R .

¿Qué elementos son pasivos y cuáles activos? Realizar el balance energético

LKV: $V_1 = v_R + V_2$
 $v_R = 2V$

Ley de Ohm $v_R = R i_R$
 $i_R = 2A$

LKI: $i_1 = -i_R$
 $i_2 = i_R$
 $i_1 = -2A$
 $i_2 = 2A$

$p_R = v_R i_R = 4W > 0$ Elemento pasivo
 $p_{V1} = V_1 i_1 = -10W < 0$ Elemento activo
 $p_{V2} = V_2 i_2 = 6W > 0$ Elemento pasivo

MODELADO DE UNA FUENTE DE TENSIÓN REAL

$v = R_s i + E$


MODELADO DE UNA FUENTE DE INTENSIDAD REAL

$i = G_s v + I$

ELEMENTOS DE CIRCUITO

ELEMENTOS DINÁMICOS

CONDENSADOR (F Faradio)




$i = C \frac{dv}{dt}$

*Elemento pasivo
almacenador de energía eléctrica*

$W = \frac{1}{2} C v^2$

INDUCTANCIA (H Henrio)




$v = L \frac{di}{dt}$

*Elemento pasivo
almacenador de energía eléctrica*


$W = \frac{1}{2} L i^2$

FUENTES CONTROLADAS




$I = \beta i_c$

FICI




$V = r_m i_c$

FVCI



$I = g_m v_c$


FICV



$V = k v_c$

FVCV

ANÁLISIS DE CIRCUITOS



Posibles variables incognita en un circuito:

- Intensidades y tensiones en los elementos (en todos o en alguno/os en particular)
- Tensiones entre dos nudos cualesquiera
- Intensidad en cualquiera de las ramas

Algoritmos de solución:


Plantear y resolver un conjunto mínimo de ecuaciones e incógnitas que permitan calcular cualquiera de las posibles incógnitas en un circuito.

ALGORITMO DE RESOLUCIÓN DE CIRCUITOS

Identifica los nudos (son N), las ramas (son R), y las mallas independientes (son $R - (N-1)$).

Da un nombre y un sentido a la intensidad en las ramas sin fuentes de intensidad, y da nombre y polaridad a la caída de tensión en las fuentes de intensidad (ambos tipos de variables son las incógnitas del sistema de ecuaciones mínimo).

Da una polaridad a la caída de tensión en los elementos.



Si hay fuentes controladas, pon la variable de control (i_c o v_c) en función de las incógnitas.

Escribe las ecuaciones de Kirchhoff en los nudos, y descarta una cualquiera.


Escribe las ecuaciones de Kirchhoff en las mallas, sustituyendo al tiempo la relación tensión-intensidad que imponen los elementos de circuito.

Resuelve el sistema de ecuaciones resultante de los dos pasos anteriores.

Escribe la variables incognita del circuito en términos de la solución obtenida en el paso anterior.

ALGORITMO DE RESOLUCIÓN DE CIRCUITOS: EJEMPLO


Ej: Determinar los valores de las corrientes y las tensiones en todos los elementos del circuito de la figura (Cálculo del punto de operación o análisis dc).




Variables cuyo valor hay que calcular:
 - Tensión e Intensidad en cada uno de las resistencias ($v_{R1}, i_{R1}, v_{R2}, i_{R2}, v_{R3}, i_{R3}$).
 - Intensidad en la fuente de tensión E, (i_E)
 - Tensión en la fuente de intensidad I, (v_I).

Aplicación del algoritmo de resolución de circuitos

1°) $N = 2$ ($N0$ y $N1$); $R = 3$ ($R1, R2, R3$) 2°) Selección de variables independientes:
 $M = R - (N-1) = 2$ ($M1$ y $M2$) i_1, i_3, v_I



3°) Elección de Referencias de las Variables de los elementos de circuito 4°) Planteamiento del sistema de ecuaciones



$N - 1$ ecuaciones de nudos y
 M ecuaciones de malla


$$\left. \begin{aligned} \mathbf{N1:} \quad & i_1 - i_3 + I = 0 \\ \mathbf{M1:} \quad & R_1 i_1 + E + R_3 i_3 = 0 \\ \mathbf{M2:} \quad & R_2 I + v_I + R_3 i_3 = 0 \end{aligned} \right\}$$

5°) Cálculo de las variables que pide el enunciado en función de las variables calculadas en 4°)

$$\begin{aligned} v_{R1} &= R_1 i_1 & v_{R2} &= R_2 I & v_{R3} &= R_3 i_3 & v_I & \text{Se calcula en 4°)} \\ i_{R1} &= i_1 & i_{R2} &= I & i_{R3} &= i_3 & i_E &= i_1 \end{aligned}$$

ALGORITMO DE RESOLUCIÓN DE CIRCUITOS: EJEMPLO (continuación)

Ej: Determinar los valores de las corrientes y las tensiones en todos los elementos del circuito de la figura (Cálculo del punto de operación o análisis dc).



4°) Sistema de ecuaciones

$$\left. \begin{aligned} \mathbf{N1:} \quad & i_1 - i_3 + I = 0 \\ \mathbf{M1:} \quad & R_1 i_1 + E + R_3 i_3 = 0 \\ \mathbf{M2:} \quad & R_2 I + v_I + R_3 i_3 = 0 \end{aligned} \right\}$$

5°) Variables que pide el enunciado

$$\begin{aligned} v_{R1} &= R_1 i_1 & v_{R2} &= R_2 I & v_{R3} &= R_3 i_3 \\ i_{R1} &= i_1 & i_{R2} &= I & i_{R3} &= i_3 \\ v_I & \text{Se calcula en 4°)} & i_E &= i_1 \end{aligned}$$

Solución del sistema de ecuaciones y cálculo numérico

● Método de sustitución

De **N1** $i_1 = i_3 - I \Rightarrow$ sustituyendo en **M1**

$$R_1 i_3 - R_1 I + R_3 i_3 = -E \Rightarrow i_3 = \frac{R_1 I - E}{R_1 + R_3}$$

De donde $i_1 = \frac{R_1 I - E}{R_1 + R_3} - I = -\frac{R_3 I + E}{R_1 + R_3}$

De **M2** $v_I = -R_2 I - R_3 i_3 \Rightarrow$ sustituyendo i_3

$$v_I = -R_2 I - \frac{R_3 (R_1 I - E)}{R_1 + R_3}$$

Sustituyendo valores numéricos

$$i_3 = -2A \quad i_1 = -3A \quad v_I = 1V$$

y finalmente

$$\begin{aligned} v_{R1} &= -3V & v_{R2} &= 1V & v_{R3} &= -2V & v_I &= 1V & E &= 5V \\ i_{R1} &= -3A & i_{R2} &= 1A & i_{R3} &= -2A & I &= 1A & i_E &= -3A \end{aligned}$$

ALGORITMO DE RESOLUCIÓN DE CIRCUITOS: EJEMPLO
(continuación)

Ej: Determinar los valores de las corrientes y las tensiones en todos los elementos del circuito de la figura (Cálculo del punto de operación o análisis dc).

Solución del Sistema de ecuaciones

$$\left. \begin{array}{l} \mathbf{N1:} \quad i_1 - i_3 + I = 0 \\ \mathbf{M1:} \quad R_1 i_1 + E + R_3 i_3 = 0 \\ \mathbf{M2:} \quad R_2 I + v_I + R_3 i_3 = 0 \end{array} \right\} \Rightarrow \left. \begin{array}{l} i_1 - i_3 = -I \\ R_1 i_1 + R_3 i_3 = -E \\ v_I + R_3 i_3 = -R_2 I \end{array} \right\} \Rightarrow \begin{bmatrix} 0 & 1 & -1 \\ 0 & R_1 & R_3 \\ 1 & 0 & R_3 \end{bmatrix} \begin{bmatrix} v_I \\ i_1 \\ i_3 \end{bmatrix} = \begin{bmatrix} -I \\ -E \\ -R_2 I \end{bmatrix}$$

● Regla de Cramer

$$\Delta = \begin{vmatrix} 0 & 1 & -1 \\ 0 & R_1 & R_3 \\ 1 & 0 & R_3 \end{vmatrix} = R_1 + R_3$$

$$v_I = \frac{\begin{vmatrix} -I & 1 & -1 \\ -E & R_1 & R_3 \\ -R_2 I & 0 & R_3 \end{vmatrix}}{\Delta} = \frac{-IR_1 R_3 + R_3 E - IR_2 R_3 - IR_2 R_3}{R_1 + R_3}$$

$$i_1 = \frac{\begin{vmatrix} 0 & -I & -1 \\ 0 & -E & R_3 \\ 1 & -R_2 I & R_3 \end{vmatrix}}{\Delta} = \frac{0 - R_3 I - E}{R_1 + R_3}$$

$$i_3 = \frac{\begin{vmatrix} 0 & 1 & -I \\ 0 & R_1 & -E \\ 1 & 0 & -R_2 I \end{vmatrix}}{\Delta} = \frac{0 - E + R_1 I}{R_1 + R_3}$$

Sustituyendo valores numéricos

$$\left. \begin{array}{l} i_1 - i_3 = -I \\ i_1 + i_3 = -5 \\ v_I + i_3 = -1 \end{array} \right\} \Delta = \begin{vmatrix} 0 & 1 & -1 \\ 0 & 1 & 1 \\ 1 & 0 & 1 \end{vmatrix} = 2 \neq 0$$

$$v_I = \frac{\begin{vmatrix} -1 & 1 & -1 \\ -5 & 1 & 1 \\ -1 & 0 & 1 \end{vmatrix}}{\Delta} = \frac{-1 + 4 - 1}{2} = 1V$$


$$i_1 = \frac{\begin{vmatrix} 0 & -1 & -1 \\ 0 & -5 & 1 \\ 1 & -1 & 1 \end{vmatrix}}{\Delta} = \frac{0 - 1 - 5}{2} = -3A$$

$$i_3 = \frac{\begin{vmatrix} 0 & 1 & -1 \\ 0 & 1 & -5 \\ 1 & 0 & -1 \end{vmatrix}}{\Delta} = \frac{0 - 5 + 1}{2} = -2A$$




● Formulación Matricial

$$\mathbf{A} \begin{bmatrix} v_I \\ i_1 \\ i_3 \end{bmatrix} = \begin{bmatrix} -I \\ -E \\ -R_2 I \end{bmatrix} \Rightarrow \begin{bmatrix} v_I \\ i_1 \\ i_3 \end{bmatrix} = \mathbf{A}^{-1} \begin{bmatrix} -I \\ -E \\ -R_2 I \end{bmatrix} \Rightarrow \begin{bmatrix} v_I \\ i_1 \\ i_3 \end{bmatrix} = \frac{1}{R_1 + R_3} \begin{bmatrix} R_1 R_3 - R_3 & R_1 + R_3 \\ R_3 & 1 & 0 \\ -R_1 & 1 & 0 \end{bmatrix} \begin{bmatrix} -I \\ -E \\ -R_2 I \end{bmatrix}$$




ALGUNOS RESULTADOS BÁSICOS DE ANÁLISIS
EQUIVALENCIAS




EQUIVALENTE DE
ELEMENTOS EN SERIE





EQUIVALENTE DE
ELEMENTOS EN PARALELO





EQUIVALENCIAS




DIVISOR DE TENSIÓN




DIVISOR DE INTENSIDAD



ERRORES



EJEMPLO: Si es posible la asociación y obtener un equivalente en el caso de fuentes reales




$$R_{s1} i_{E1} + E_1 = R_{s2} i_{E2} + E_2 \rightarrow R_{s1} i_{E1} + E_1 = R_{s2} (i - i_{E1}) + E_2$$

$$i_{E2} = i - i_{E1}$$




$$v = R_{s1} i_{E1} + E_1 \rightarrow i_{E1} = \frac{R_{s2}}{R_{s1} + R_{s2}} i + \frac{E_2 - E_1}{R_{s1} + R_{s2}}$$

$$v = \frac{R_{s1} R_{s2}}{R_{s1} + R_{s2}} i + \left(\frac{R_{s2} E_1}{R_{s1} + R_{s2}} + \frac{R_{s1} E_2}{R_{s1} + R_{s2}} \right)$$

EQUIVALENTES THEVENIN Y NORTON



Elementos de Circuito
Resistencias,
Fuentes de Tensión
Fuentes de Corriente



E_{TH} TENSIÓN THEVENIN

$E_{TH} = v$ cuando $i = 0$

R_{TH} RESISTENCIA THEVENIN

Es la resistencia equivalente vista desde los terminales A y B cuando se anulan las fuentes independientes


I_N INTENSIDAD NORTON

$I_N = E_{TH} / R_{TH}$


R_N RESISTENCIA NORTON

$R_N = R_{TH}$


EQUIVALENTES THEVENIN Y NORTON: Ejemplo



CÁLCULO DE LA TENSIÓN THEVENIN:



CÁLCULO DE LA RESISTENCIA THEVENIN:



INTENSIDAD Y RESISTENCIA NORTON:


$R_N = R_{TH}$

$I_N = E_{TH} / R_{TH}$

$I_N = V_1 / R_2$

Ejemplo de análisis: Circuito con fuentes controladas

Ej: Determinar la tensión en el nudo 1 (N1) y la corriente i_B en el circuito de la figura.



Variables cuyo valor hay que calcular:



- Tensión en el nudo (N1) (v_{N1})
- Intensidad (i_B)

Aplicación del algoritmo de resolución de circuitos

1°) $N = 2$ (N0 y N1); $R = 3$ (R1, R2, R3) 2°) Selección de variables independientes:


$M = R - (N - 1) = 2$ (M1 y M2)

i_1, i_2, v_I



3°) Elección de Referencias de las Variables de los elementos de circuito 4°) Planteamiento del sistema de ecuaciones


$N - 1$ ecuaciones de nudos y M ecuaciones de malla



$$\left. \begin{aligned} \mathbf{N1:} \quad & i_1 + i_2 + \beta i_1 = 0 \\ \mathbf{M1:} \quad & R_1 i_1 + V_B - v_I - R_3 \beta i_1 = 0 \\ \mathbf{M2:} \quad & R_2 i_2 + V_C - v_I - R_3 \beta i_1 = 0 \end{aligned} \right\}$$

Ejemplo de análisis: Circuito con fuentes controladas

Ej: Determinar la tensión en el nudo 1 (N1) y la corriente i_B en el circuito de la figura (Continuación).



5°) Cálculo de las variables que pide el enunciado en función de las variables calculadas ende 4°)

$i_B = i_1$

$v_{N1} = R_3 \beta i_1 + v_I$

o bien

$v_{N1} = R_1 i_1 + V_B$

o bien

$v_{N1} = R_2 i_2 + V_C$

$R1=2k\Omega \quad R2=0,8k\Omega \quad R3=1k\Omega$
 $V_B=0,7V \quad V_C=5V \quad \beta=50$

¡ Basta con calcular i_1 para evaluar i_B y v_{N1} !

Solución del Sistema de ecuaciones

$$\left. \begin{aligned} \mathbf{N1:} \quad & i_1 + i_2 + \beta i_1 = 0 \\ \mathbf{M1:} \quad & R_1 i_1 + V_B - v_I - R_3 \beta i_1 = 0 \\ \mathbf{M2:} \quad & R_2 i_2 + V_C - v_I - R_3 \beta i_1 = 0 \end{aligned} \right\} \Rightarrow \left. \begin{aligned} \text{(a)} \quad & (\beta + 1) i_1 + i_2 = 0 \\ \text{(b)} \quad & v_I - (R_1 - R_3 \beta) i_1 = V_B \\ \text{(c)} \quad & v_I + R_3 \beta i_1 - R_2 i_2 = V_C \end{aligned} \right\}$$

De (a) $\Rightarrow i_2 = -(\beta + 1) i_1 \Rightarrow$ sustituyendo en (c) se obtiene

(d) $v_I + [R_2 (\beta + 1) + R_3 \beta] i_1 = V_C$

Restando (d) - (b) se obtiene $\{ [R_2 (\beta + 1) + R_3 \beta] + (R_1 - R_3 \beta) \} i_1 = V_C - V_B$

Y finalmente










$$i_1 = \frac{V_C - V_B}{R_2 (\beta + 1) + R_1}$$

Al sustituir los valores numéricos hay que tener cuidado con las unidades en las que vienen expresadas los diferentes elementos

$$i_1 = \frac{5V - 0,7V}{0,8k\Omega \times (50 + 1) + 2k\Omega} = \frac{4,3V}{42,8k\Omega} = 0,10 \text{ mA}$$

Y finalmente

$$\begin{aligned} i_B &= i_1 & i_B &\cong 0,10 \text{ mA} \\ v_{N1} &= R_1 i_1 + V_B & v_{N1} &\cong 2k\Omega \times 0,10 \text{ mA} + 0,7V \cong 0,9V \end{aligned}$$



$$iR + v_C - V = 0 \rightarrow i = \frac{V - v_C}{R}$$

$$i_C = i$$

$$i_C = C \frac{dv_C}{dt} \rightarrow C \frac{dv_C}{dt} = \frac{V - v_C}{R}$$

Ecuación diferencial lineal con coeficientes constantes de primer orden

$$\frac{dv_C}{dt} + \frac{v_C}{RC} - \frac{V}{RC} = 0$$

Solución $v_C = Ke^{-\alpha t} + \beta$ donde K, α y β son constantes por determinar

Dada esta solución y por tanto que $\frac{dv_C}{dt} = -\alpha Ke^{-\alpha t}$, sustituyendo ambas arriba

$$-\alpha Ke^{-\alpha t} + \frac{Ke^{-\alpha t} + \beta}{RC} - \frac{V}{RC} = 0 \rightarrow \left(\frac{K}{RC} - \alpha K\right)e^{-\alpha t} + \frac{\beta}{RC} - \frac{V}{RC} = 0$$

Esta expresión ha de ser válida para cualquier valor de la variable t por lo que se ha de cumplir simultaneamente que

$$\left(\frac{K}{RC} - \alpha K\right) = 0 \rightarrow \alpha = \frac{1}{RC}$$

$$\frac{\beta}{RC} - \frac{V}{RC} = 0 \rightarrow \beta = V$$

Con lo que hemos determinado el valor de dos de las tres constantes de forma que la solución puede escribirse ahora

$$v_C = Ke^{-\frac{t}{RC}} + V$$


K se calcula a partir de la condición inicial $v_C(t=0) = v_0$. $K = v_0 - V$

Finalmente

$$v_C = (v_0 - V)e^{-\frac{t}{RC}} + V$$

$$i_C = \left(\frac{V - v_0}{R}\right)e^{-\frac{t}{RC}}$$

CIRCUITOS CON ELEMENTOS DINÁMICOS
ANÁLISIS TRANSITORIO: Carga y Descarga de Condensadores




$$v_C = (v_0 - V)e^{-\frac{t}{RC}} + V$$

$$i_C = \left(\frac{V - v_0}{R}\right)e^{-\frac{t}{RC}}$$

Carga del condensador



$v_0 = 0$



$$v_C = V\left(1 - e^{-\frac{t}{RC}}\right)$$


$$i_C = \frac{V}{R}e^{-\frac{t}{RC}}$$

$\tau = RC$ constante de tiempo





Descarga del condensador

$V = 0 \quad v_C(t=0) = v_0$



$$v_C = v_0 e^{-\frac{t}{RC}}$$


$$i_C = -\frac{v_0}{R}e^{-\frac{t}{RC}}$$




CIRCUITOS CON ELEMENTOS DINÁMICOS
ANÁLISIS TRANSITORIO: Carga y Descarga de Condensadores

Tiempo de Subida t_r y tiempo de bajada t_f

Tiempo de Subida t_r
Carga del condensador



Tiempo de bajada t_f
Descarga del condensador



Cálculo de t_r

$\tau_r = CR_C$ constante de tiempo durante la carga

$$v_C = V\left(1 - e^{-\frac{t}{\tau_r}}\right)$$

$$0,1V = V\left(1 - e^{-\frac{t_1}{\tau_r}}\right) \rightarrow t_1 \approx 0,1\tau_r$$

$$0,9V = V\left(1 - e^{-\frac{t_2}{\tau_r}}\right) \rightarrow t_2 \approx 2,3\tau_r$$

$$t_r \approx 2,2\tau_r$$

Cálculo de t_f

$\tau_f = CR_D$ constante de tiempo durante la descarga

$$v_C = v_0 e^{-\frac{t}{\tau_f}}$$

$$0,9v_0 = v_0 e^{-\frac{t_3}{\tau_f}} \rightarrow t_3 \approx 0,1\tau_f$$


$$0,1v_0 = v_0 e^{-\frac{t_4}{\tau_f}} \rightarrow t_4 \approx 2,3\tau_f$$

$$t_f \approx 2,2\tau_f$$


CIRCUITOS CON ELEMENTOS DINÁMICOS
ANÁLISIS TRANSITORIO: Ejemplo

Ej: En el circuito de la figura, el interruptor **S1** se cierra en el instante $t=0$ s. y se vuelve a abrir en el instante $t=4$ ms. Si inicialmente el condensador está descargado, encuentra la expresión de $v_C(t)$ para $t \geq 0$


Dibuja esquemáticamente la forma de onda de v_C



Según el enunciado para valores $0 \leq t \leq 4$ el interruptor **S1** está cerrado por lo que se tiene el siguiente circuito, y donde el condensador, que esta inicialmente descargado comenzara a cargarse.




Por otra parte, para $t \geq 4$ el interruptor **S1** se abrirá por lo que se tendrá el siguiente circuito, donde ahora el condensador, que posee una carga inicial que corresponde al valor que en el caso anterior se alcanza en el instante $t=4$, se descargará. Así, en este circuito de descarga, el instante inicial corresponde a $t=4$ y por tanto $v_0 = v_C(4)$ calculada a partir de la expresión obtenida en el caso anterior.



CIRCUITOS CON ELEMENTOS DINÁMICOS
ANÁLISIS TRANSITORIO: Ejemplo (Continuación)


Durante el proceso de carga, $0 \leq t \leq 4$ se tiene,

$v_0 = v_C(0) = 0$




$$v_C(t) = V_{eqc} \left(1 - e^{-\frac{t}{R_c C}} \right)$$


V_{eqc} es la tensión Thevenin, mientras que R_c es la resistencia Thevenin visto desde los terminales **A** y **B**



- Cálculo de V_{eqc}





- Cálculo de R_c



CIRCUITOS CON ELEMENTOS DINÁMICOS
ANÁLISIS TRANSITORIO: Ejemplo (Continuación)

Durante el proceso de descarga, $t \geq 4$ se tiene,

$$v_0 = v_C(4) = V_{eqc} \left(1 - e^{-\frac{4}{R_c C}} \right) = 3 \left(1 - e^{-\frac{4}{12}} \right) = 0,85 \text{ V}$$




Tema 1. Problemas.

1.- En el circuito de la figura 1 encontrar el valor de la resistencia R_L , la diferencia de potencial V_{BA} y la corriente I_{E1} . Indicar qué elementos son pasivos y cuáles activos. Verificar la conservación de la energía.

$$\begin{aligned} V_{E2} &= 6V \\ I_{E2} &= -4mA \\ V_{E1} &= -10V \\ I_{E3} &= 3mA \end{aligned}$$


Figura 1



2.-Para los circuitos de las figuras 2a-e:

- a.-Obtener las intensidades y las tensiones en cada uno de sus elementos.
- b.-Calcular $v(A)-v(B)$ a través de todos los caminos (directos) posibles.
- c.-Calcular los equivalentes Thevenin y Norton desde los terminales A(+) y B(-).


3.-En el circuito de la figura 2f, calcular el valor de la resistencia R_x sabiendo que $I=0.65mA$.



Datos: $V_1=7V$; $V_2=6V$; $I_1=5mA$; $I_2=4mA$; $R_1=1k\Omega$; $R_2=2k\Omega$;
 $R_3=3k\Omega$; $R_4=2k\Omega$; $R_5=1k\Omega$; $R_6=1k\Omega$

Figura 2


4.- En el circuito de la figura 3(a), calcular las intensidades en las ramas y las tensiones en los nodos. Hacer lo mismo en los circuitos (b), (c) y (d) de la misma figura y compara los resultados. Repite el ejercicio para los circuitos de las figuras 3(e) y 3(f).



Datos: $V_1=7V$; $V_2=6V$; $V_3=3V$; $I_1=5mA$; $R_1=1k\Omega$; $R_2=2k\Omega$; $R_3=3k\Omega$; $R_4=2k\Omega$

Figura 3

5.- En los circuitos de las figura 4, calcular las intensidades en las ramas y las tensiones en los nodos.



$R_1=R_2=R_3=1k\Omega$ $V_1=1V$

$R_1=R_2=R_3=1k\Omega$ $I_1=1mA$

$R_1=1k\Omega$ $R_2=2k\Omega$ $V_1=5V$ $I_1=1mA$

$R_1=R_3=1k\Omega$ $R_2=2k\Omega$ $V_1=3V$

Figura 4

6.- En los circuitos de las figura 5, calcular las potencia en las fuentes independientes.





Figura 5

7.-En los circuitos de la figura 6, calcular las intensidades a través de las resistencias utilizando la ley de Ohm. A partir de esos resultados deducir el resto de las intensidades en las ramas sin resistencias utilizando el primer lema de Kirchhoff.



Datos: $R_1=R_2=R_3=R_4=R_5=R_6=1k\Omega, V_1=V_2=V_3=V_4=V_5=1V, I_1=1mA$

Figura 6

8.- En los circuitos de las figuras 7a-7d, el interruptor S_1 se cierra en el instante $t=0s$. En este momento el condensador está descargado. Después de un tiempo suficientemente largo (teóricamente infinito), el interruptor se abre de nuevo. Encontrar las expresiones de la tensión V_c después de cerrarse S_1 y tras volverse a abrir. Dar los valores de los tiempos de subida y bajada de la tensión en el condensador.




Figura 7

SOLUCIONES:

NOTA: Estas soluciones se dan con el propósito de que el alumno pueda comprobar sus propios resultados, y son suficientes para que verifique por sí mismo que cada problema se ha resuelto correctamente. Así, en muchos casos aquí sólo se proporcionan los valores de las variables que permiten calcular las demás incógnitas que pide el problema. Además, dichas soluciones se han dado sin signos, en valor absoluto. Esto es debido a que los signos están ligados a referencias que tiene que fijar la persona que resuelve el problema. Una solución completa ha de incluir los signos (y así se exige en los exámenes) con sus referencias asociadas.

1.- $R_L=4k\Omega$; $V_{BA}=-4V$; $I_{E1}=4mA$.

2.- (a) $i(R_1)=1mA$, $i(R_2)=4mA$, $V_1(I_1)=23V$, $V_T=8V$, $R_T=2/3k\Omega$;

(b) $i(V_1)=2.44mA$, $i(V_2)=1.90mA$, $i(R_1)=2.44mA$, $i(R_2)=2.28mA$, $i(R_3)=0.15mA$,
 $i(R_4)=2.05mA$, $i(R_5)=1.90mA$, $V_T=4.56V$, $R_T=0.56k\Omega$;

(c) $i(R_1)=0.4mA$, $i(R_2)=0.2mA$, $i(R_3)=0.6mA$, $i(R_4)=5mA$, $i(R_5)=2.2mA$,
 $i(R_6)=2.2mA$, $V_T=12.20V$, $V_T=0.4V$, $R_T=0.56k\Omega$;

(d) $i(V_1)=6.57mA$, $i(R_1)=7mA$, $i(R_2)=0.43mA$, $i(R_3)=0.43mA$, $i(R_4)=4.57mA$,
 $V_T=9.14V$, $V_T=7V$, $R_T=0\Omega$;

(e) $i(R_1)=2.17mA$, $i(R_2)=2.83mA$, $i(R_3)=1.17mA$, $V_1(I_1)=2.17V$, $V_1(I_2)=3.5V$,
 $V_T=2.17V$, $R_T=0.83k\Omega$

3.- $R_x=2.5k\Omega$

4.- (a) $i(R_1)=2.3mA$, $i(R_2)=2.3mA$, $i(R_3)=5mA$, $i(R_4)=2mA$, $V_1(I_1)=16V$, $i(V_1)=0.7mA$;

(b) igual que en (a) pero ahora $i(V_1)=2.3mA$;

(c) igual que en (a) pero ahora $i(V_1)=5mA$;

(d) igual que en (a) pero ahora $i(V_1)=2mA$;

(e) $i(R_1)=2mA$, $i(R_2)=5mA$, $i(R_3)=3mA$, $V_1(I_1)=13V$;

(f) igual que en (e) pero ahora $V_1(I_1)=9V$.

5.- (a) $i(R_1)=1/3mA$, $i(R_2)=4/3mA$, $i(R_3)=5/3mA$, $V_1(I_1)=2V$;

(b) $i(R_2)=2mA$, $i(R_3)=1mA$, $V_1(I_1)=0V$;

(c) $i(R_1)=2mA$, $i(R_2)=1mA$, $V_1(I_1)=3V$;

(d) $i(R_1)=3mA$, $i(R_2)=3mA$, $V_1(I_1)=12V$.

6.-(a) $P(V_1)=2.31mW$, $P(I_1)=80mW$;

(b) $P(V_1)=119.14mw$, $P(I_1)=0,055mW$;

(c) $P(V_1)=16.31mW$.

7.-(a) $i(R_1)=4mA$, $i(R_2)=2mA$, $i(R_3)=1mA$, $i(R_4)=0A$, $i(V_3)=0V$, $i(V_2)=1mA$;

(b) $i(R_1)=6mA$, $i(R_2)=1mA$, $i(V_4)=1mA$, $i(V_2)=i(V_3)=6mA$;

(c) $i(R_1)=6mA$, $i(R_2)=7mA$, $i(R_3)=6mA$;

(d) $i(R_1)=i(R_2)=i(V_2)=i(V_1)=i(V_3)=i(R_3)=1mA$;

(e) $i(R_1)=3mA$, $i(R_2)=2mA$, $i(V_1)=9mA$, $i(V_3)=i(V_4)=i(V_5)=4mA$;

(f) $i(R_1)=5mA$, $i(R_2)=1mA$, $i(R_3)=4mA$, $i(R_4)=1mA$, $i(V_1)=6mA$, $i(V_2)=9mA$;

(g) $i(R_1)=1mA$, $i(R_2)=1mA$, $i(V_2)=i(V_1)=2mA$;

(h) $i(R_1)=5mA$, $i(R_2)=1mA$, $i(R_3)=1mA$, $i(V_3)=2mA$, $i(V_1)=i(V_2)=3mA$;

(i) $i(R_3)=i(R_2)=0A$, $V_C=0V$, $i(R_6)=0A$, $i(R_5)=1mA$, $i(R_4)=1mA$, $i(R_1)=5mA$.

8.- (a) Tras cerrarse el interruptor $V_c(t) = 6(1 - e^{-t/(15ms)})$, y tras volverse a abrir (tomamos el instante de apertura como nuevo instante inicial) $V_c(t) = 6e^{-t/(30ms)}$. Los tiempos de subida y bajada son $t_s=33ms$ y $t_b=66ms$.

(b) Tras cerrarse el interruptor $V_c(t) = 1 - e^{-t/(0.5ms)}$, y tras volverse a abrir (tomamos el instante de apertura como nuevo instante inicial) $V_c(t) = 1e^{-t/(1ms)}$.

(c) Tras cerrarse el interruptor $V_c(t) = (1/3)(1 - e^{-t/((2/3)ms)})$, y tras volverse a abrir (tomamos el instante de apertura como nuevo instante inicial) $V_c(t) = (1/3)e^{-t/(1ms)}$..

(d) Tras cerrarse el interruptor $V_c(t) = (1 - e^{-t/((2/3)ms)})$, y tras volverse a abrir (tomamos el instante de apertura como nuevo instante inicial) $V_c(t) = 1e^{-t/(1ms)}$..

PREFIJOS:

nombre	símbolo	factor multiplicativo
femto	f	$\times 10^{-15}$
pico	p	$\times 10^{-12}$
nano	n	$\times 10^{-9}$
micro	μ	$\times 10^{-6}$
mili	m	$\times 10^{-3}$
kilo	k	$\times 10^3$
mega	M	$\times 10^6$
giga	G	$\times 10^9$
tera	T	$\times 10^{12}$

TEMA 2: CONCEPTOS BÁSICOS DE CIRCUITOS DIGITALES

2.1. Señales analógicas y digitales

2.2. Puertas Lógicas y Familias Lógicas

2.3. Caracterización de puertas lógicas

2.3.1 *Característica entrada-salida. Niveles Lógicos*

2.3.2 *Concepto de ruido y márgenes de ruido.*

2.3.3 *Concepto de fan-out.*

2.3.4 *Regeneración de los niveles.*



2.3.5 *Características temporales y consumo.*

2.4. La puerta lógica ideal


Dispositivos Electrónicos

Dep-Leg. N° MA-686-203

Señales Eléctricas




Conversión Analógico/Digital



Dispositivos Electrónicos

Dep-Leg. N° MA-686-203



- Sistemas Electronicos Digitales:

- Las entradas y las salidas son señales digitales.
- Procesan información digital, representada mediante señales digitales

- Sistemas Electronicos Analógicos:

- Las entradas y las salidas son señales analógicas.
- Procesan información analógica, representada mediante señales analógicas

- Sistemas Electronicos Mixtos Digitales - Analógicos

Dispositivos Electrónicos

Dep-Leg. N° MA-686-203

- Sistemas Digitales versus

Sistemas Analógicos

- Técnicas de diseño más simples y estructuradas
- Mayor flexibilidad de los diseños: programabilidad
 - Mayor capacidad de procesamiento
 - Mayor Precisión
 - Mayor Inmunidad a ruido
 - Mayor capacidad y facilidad de integración

- Flexibilidad
- Fiabilidad
- Coste



- Las magnitudes físicas son analógicas

- Los sistemas digitales se fabrican con dispositivos electrónicos reales cuyo comportamiento es analógico

- El interfaz con el mundo real necesita sistemas analógicos


- Integración de sistemas de Señal Mixta

Diseño Analógico




Dispositivos Electrónicos

Dep-Leg. N° MA-686-203









Diseño Analógico: ¡Insustituible en las Entrefases!



Puertas Lógicas y Familias Lógicas

7/22

- **Puertas Lógicas:** Son **Circuitos Electrónicos** cuyo comportamiento, cuando se interpretan adecuadamente las señales eléctricas que se aplican o se miden en sus terminales, se asemeja al de los **operadores lógicos**.
- Se fabrican sobre obleas de material semiconductor, se encapsulan en bloques cerámicos o plásticos, formando (**CI**).
- Según el nº de puertas lógicas incluidas en un IC se habla de circuitos integrados **SSI, MSI, LSI, VLSI, ULSI**.

 <p>$Y = \bar{X}$</p>	
 <p>$Y = X_1 X_2$</p>	
 <p>$Y = X_1 + X_2$</p>	


- **Familias lógicas:** Grupos de circuitos capaces de realizar los diferentes operadores lógicos que se distinguen según:
 - El tipo de elementos empleados en su diseño
 - La estructura del circuito
 - La tecnología de fabricación
- Las familias lógicas más usuales son:
 - **TTL** . Lógica Transistor-Transistor. Usa transistores bipolares.
 - **ECL** . Lógica de Emisor aCoplado. Usa transistores bipolares.
 - **CMOS** . Logica con transistores **Metal-Oxido-Semiconductor**.
 - **BiCMOS** . Lógica con transistores **Bipolares y CMOS**
- Se comparan atendiendo a diferentes características:
 - Características de transferencia:
 - Los **Niveles lógicos** y **Margenes de ruido**.
 - Características de entrada/salida. **Fan-in, Fan-out**.
 - **Velocidad de operación** y **Tiempo de propagación**.
 - **Consumo de potencia**.

Dispositivos Electrónicos

Dep-Leg. N° MA-686-203

Puertas Lógicas: Característica de transferencia ideal. Niveles Lógicos

8/22




Dispositivos Electrónicos

Dep-Leg. N° MA-686-203


Puertas Lógicas: Característica de transferencia real. Niveles Lógicos

9/22

- Los valores concretos de V_H y V_L quedan definidos mediante un intervalo de valores. Así se establecen cuatro valores:




- v_{iH} : Valor de tensión mínimo que es interpretado como nivel alto (H) a la entrada de una puerta lógica.




- v_{oH} : Valor de tensión mínimo que es proporcionado a la salida de una puerta lógica para representar al nivel alto (H).

- v_{iL} : Valor de tensión máximo que es interpretado como nivel abajo (L) a la entrada de una puerta lógica.

- v_{oL} : Valor de tensión máximo que es proporcionado a la salida de una puerta lógica para representar al nivel bajo (L).



$$\begin{aligned} v_{oL} &\leq v_{iL} \\ v_{oH} &\geq v_{iH} \end{aligned}$$




Dispositivos Electrónicos


Dep-Leg. N° MA-686-203

Puertas Lógicas: Márgenes de Ruido y Niveles Lógicos

10/22



El margen de ruido
MR = min (MR_H, MR_L)




$$\begin{aligned} v_{oL} &\leq v_{iL} \\ v_{oH} &\geq v_{iH} \end{aligned}$$

El margen de ruido dice

lo grande que puede ser

este ruido y que el circuito todavía tenga una salida correcta.





Dispositivos Electrónicos

Dep-Leg. N° MA-686-203


Ruido: ejemplo de origen interno al circuito
(ACOPPLAMIENTO CAPACITIVO)

1/1/22




Puertas Lógicas: Ruido y Márgenes de Ruido


1/2/22



Margen de ruido del '1'



Puertas Lógicas: Características entrada-salida: Fan-IN y Fan-OUT




Cuando se conectan puertas lógicas en cascada puede producirse una degradación de los valores de tensión asociados a las variables booleanas. Este hecho impone un límite tanto al número de puertas que pueden conectarse a la salida de una dada, como al número de entradas con las que puede diseñarse una puerta lógica.


Estos conceptos se recogen mediante los parámetros: **Fan-out** y **Fan-in**.

- **Fan-out** o abanico de salida de una puerta lógica es el máximo nº de entradas de otras puertas que se pueden conectar a la salida de dicha puerta garantizando que no se rebasan los valores máximos y mínimos definidos por los niveles lógicos.
- **Fan-in** o abanico de entrada de una puerta lógica se define como el máximo número de entradas con el que es posible diseñar una puerta lógica, para una familia lógica dada.


Puertas Lógicas: Características Temporales



Tiempos de subida y de bajada




Tiempos de propagación




$$t_{PD} = \frac{t_{PLH} + t_{PHL}}{2}$$

Máxima velocidad de operación



$$\frac{1}{f_{max}} = T_{min} = t_r + t_{PD} + t_f$$

Puertas Lógicas: Regeneración de los Niveles Lógicos



Consumo de energía: Producto Consumo de Potencia tiempo de retardo

Potencia estática: Calculada cuando no se producen cambios en la señales de entrada

Potencia dinámica: Calculada cuando se producen cambios en la señales de entrada a un ritmo dado

Además de un mayor gasto energético, un mayor consumo de potencia implica una mayor generación de calor, el cual, si no es adecuadamente disipado, da lugar a un incremento de la temperatura que puede provocar un mal funcionamiento del circuito.


Potencia x t_{pd} : A menor valor, mejor es la familia lógica.

Capacidad de Integración

Consumo de área: Ocupación de una puerta: Número de elementos empleados.

Consumo de Potencia: A mayor consumo, menor capacidad de integración, por mayor necesidad de disipación

Características de la Puerta Lógica Ideal



- Niveles Lógicos: $V_{OH} = V_{DD}$; $V_{OL} = 0$

$$V_{IH} = V_{IL} = V_{DD}/2$$

- Márgenes de Ruido del cero (MR_L) y del uno (MR_H) iguales y máximos: $MR_H = MR_L = V_{DD}/2$

- FAN-IN: Infinito FAN-OUT: Infinito

- Regenera los Niveles Lógicos

- Consumo nulo

- Retrasos nulos: $t_r = t_f = t_{pHL} = t_{pHL} = 0$

TEMA 2: BREVE EXPLICACIÓN DE LAS TRANSPARENCIAS

Transparencia 1: índice

Transparencia 2: Señales Eléctricas

Los sistemas electrónicos se empean fundamentalmente como procesadores de información. Utilizan como señales, representación de la información, magnitudes eléctricas variantes con el tiempo. La tensión eléctrica es la magnitud más utilizada, aunque también hay circuitos diseñados para trabajar con señales eléctricas asociadas a la magnitud intensidad de corriente eléctrica. En la parte izquierda de la transparencia, se representan dos tipos fundamentales de señales eléctricas: **Analógicas** (arriba) que son aquellas que pueden ser descritas mediante una función continua de la variable tiempo. Todos los valores del conjunto imagen de la función son significativos desde el punto de vista de la información. **Digitales** (abajo) para las que sólo son significativos ciertos intervalos del conjunto imagen de la función. (En la transparencia se muestra el caso de una señal digital binaria para la que sólo son significativos dos intervalos de valores.)

En la parte derecha se muestra un esquema del proceso de obtención de señales digitales a partir de señales analógicas: **Conversión Analógico/Digital**. Los pasos más habituales son: **Muestreo de la señal analógica**, obteniéndose una **señal analógica en tiempo discreto**. **Cuantización** de la señal muestreada, obteniéndose una **señal digital multivaluada**. **Codificación** binaria, representada por una sola señal digital binaria (serie), o bien mediante una señal por bit del código, (paralelo).

Transparencia 3: Sistemas Electrónicos. Analógicos, Digitales y de Señal Mixta

La transparencia muestra el esquema de un sistema electrónico como procesador de información, una clasificación (Analógicos/Digitales/Señal Mixta) en función del formato en que procesan la información. Se citan algunos elementos de comparación entre ellos, algunos de los cuales se desarrollan en siguientes transparencias.

Dispositivos Electrónicos

Dep-Leg. N° MA-686-203

Transparencia 4: Diseño analógico

En la parte de arriba de la transparencia se ilustra cómo se suman dos señales analógicas (como la de la izquierda) en el caso ideal en el que no hay ningún problema ni error. En la parte de abajo se ilustra la misma operación en el caso real. En el mundo real, existen factores como las radiaciones, los cambios de temperatura, o el desapareamiento (dos cosas que deben ser iguales no lo son en realidad) que hacen que el resultado de la operación de suma no sea exactamente 10V, sino que esté dentro de una banda, es decir que tiene un error.

Transparencia 5: Diseño digital

En esta transparencia se muestra la misma operación que en la anterior transparencia, pero con señales y circuitos digitales. En este caso, aunque las señales también tienen errores en el mundo real, el resultado es correcto. La razón es que se toma como '1' lógico todo lo que esté por encima de la raya horizontal, y como '0' lógico todo lo que esté por debajo, y aunque la señal tenga ruido (el sombreado oscuro), al subir por encima o bajar por debajo de esa raya o nivel, se identifica como un '1' o '0'. Se puede ver que el resultado es 1010, es decir 10.

Transparencia 6: Diseño analógico en las entrefases

En esta transparencia se ve que los circuitos analógicos son necesarios en muchos casos porque las señales que proporcionan la mayoría de los aparatos en las entrefases son analógicas (por ejemplo la señal que viene de un micrófono y la que va a un altavoz).

Transparencia 7: Puertas Lógicas y Familias Lógicas

En esta transparencia se definen los términos **Puerta lógica** y **Familias Lógicas**. Se citan las principales familias lógicas empleadas en el diseño de circuitos digitales y se listan los principales parámetros que sirven para la comparación entre familias.

Dispositivos Electrónicos

Dep-Leg. N° MA-686-203

Transparencia 8: Puertas Lógicas: Característica de Transferencia ideal. Niveles Lógicos.

En esta transparencia se muestra la **Característica de Transferencia** de un inversor lógico ideal. Esta característica determina los **Niveles Lógicos** que son allí definidos. Se ilustra además cómo con la característica de transferencia ideal, una entrada ruidosa en el inversor se interpreta bien y se da una salida correcta. En la parte de abajo a la derecha se puede ver la característica junto con un esquema explicativo de los niveles lógicos, en el que vemos que todos los valores de entrada por debajo de $V_{DD}/2$ aparecen a la salida como V_{DD} (1 lógico), y todos los valores de entrada por encima de $V_{DD}/2$ aparecen a la salida como 0 (0 lógico).

Transparencia 9: Puertas Lógicas: Característica de Transferencia real. Niveles Lógicos.

Aquí se muestra la **Característica de Transferencia** de un inversor real. Se observa que la salida correspondiente al '1' lógico ya no es V_{DD} , sino un valor llamado V_{OH} , y la salida correspondiente al '0' lógico ya no es 0, sino un valor llamado V_{OL} . También se ve que los valores entre V_{IL} y V_{IH} no se asocian ni a un 'uno' ni a un 'cero' a la salida, y por tanto no sirven. Como se ve en el esquema abajo a la izquierda, los valores a la entrada por encima de V_{IH} se interpretan como 'unos', y a la salida se da V_{OH} , o un valor mejor (el dato V_{OH} es el peor posible de toda una familia de puertas y en las peores condiciones, por tanto en algunos casos puede ser mejor, en el sentido de que se parece más a 0), mientras que los valores por debajo de V_{IL} se interpretan como 'ceros', y a la salida se da V_{OH} , o un valor mejor (también es el peor caso, puede que en realidad sea mejor, es decir se parece más a V_{DD}). Por todo ello los **Niveles Lógicos** se define ahora como intervalos de valores con unos límites máximos y mínimos.

Dispositivos Electrónicos

Dep-Leg. N° MA-686-203

Transparencia 10: Puertas Lógicas: Márgenes de Ruido. Niveles Lógicos.

Vamos suponer que ponemos dos inversores uno detrás de otro. El primero tiene como peores salidas V_{OH} para el '1' y V_{OL} para el '0', y éstas son precisamente las posibles entradas del segundo inversor. Como además el segundo inversor sólo interpreta como 'unos' los valores por encima de V_{IH} , tenemos desde V_{OH} hasta V_{OH} como margen para que la señal se degrade (se estropee por causa del ruido), es decir que mientras que el ruido no sea mayor que la diferencia $V_{OH}-V_{IH}$ la entrada se interpreta como un 'uno', y a la salida se da un 'cero'. A la diferencia $V_{OH}-V_{IH}$ se le llama **margen de ruido del uno lógico (MR_H)**. Igualmente, la diferencia $V_{IL}-V_{OL}$ es el margen que tenemos para que la señal de cero a la entrada se degrade por el ruido, y aún pueda ser tratada correctamente, y a esta diferencia se le llama **margen de ruido del cero lógico (MR_L)**. Finalmente el **margen de ruido** de una puerta lógica se define como el mínimo de los anteriores, esto es **MR = min (MR_H, MR_L)**.

Transparencia 11: Ruido: ejemplo de origen interno al circuito .

Esta la parte izquierda de la transparencia muestra el layout de un circuito, que es el plano de un circuito integrado (chip). En el zoom se ve el cruce de dos tiras de metal, una pasando por encima de la otra. Para que no haya un contacto no deseado entre las tiras se pone un aislante entre ellas. El resultado es que aparece un pequeño condensador no deseado.

En la esquina superior izquierda de la figura de la derecha, vemos el condensador de la Transparencia 11, y también vemos que las tiras de metal que se cruzan conectan inversores. Fijate en la entrada V_i del inversor de la derecha. Cuando la entrada al inversor de arriba cambia, la tensión entre los terminales del condensador cambia bruscamente y eso genera una intensidad a través del condensador. El resultado es que aparece una perturbación que se suma a V_i , como ilustra la parte de abajo de la transparencia.

Dispositivos Electrónicos

Dep-Leg. N° MA-686-203

Transparencia 12: Puertas Lógicas: Ruido y Margen de ruido.

En esta transparencia se ve que si el ruido es demasiado grande puede dar lugar a una salida incorrecta (en la figura de la derecha se ve que hay un momento en el que la salida vale '1', y siempre debería valer '0'). El "tamaño" del ruido que podemos admitir sin que la puerta dé una mala salida está dado por el margen de ruido. Cuanto más grande es el margen de ruido, más robusta es la puerta porque funciona bien aunque haya ruidos grandes. Observa también que el margen de ruido más pequeño de los dos, $\min(MR_H, MR_L)$, es el que limita la calidad de la puerta.

Transparencia 13: Puertas Lógicas: Características entrada-salida.Fan-in y Fan-out.

En la transparencia se definen ambos términos. Y se ilustra uno de los motivos que pueden causar mal funcionamiento si no se respetan los límites que impone estos parámetros. En concreto en la parte derecha de la transparencia se ilustra el problema de no respetar el límite de fan-out, y se ve, cómo conforme conectamos puertas lógicas a la primera el valor de la tensión del '1' a la entrada del inversor de salida, es decir v_{OH} , va disminuyendo. Por lo tanto, el margen de ruido del uno es cada vez más pequeño. En el caso extremo, este valor entra en la zona de transición y no se puede interpretar ni como uno ni como cero.

Transparencia 14: Puertas Lógicas: Características Temporales.

En esta transparencia se definen los parámetros temporales de una puerta, el tiempo de subida t_r , el tiempo de bajada t_f , el tiempo de propagación bajo-alto t_{pLH} , y el tiempo de propagación alto-bajo t_{pHL} . Cuanto más pequeños sean estos valores más rápida será la puerta, y si hacemos un microprocesador con estas puertas éste funcionará a una frecuencia de reloj más alta, es decir "a más MHz.

Dispositivos Electrónicos

Dep-Leg. N° MA-686-203

Transparencia 15: Puertas Lógicas: Regeneración de los Niveles Lógicos. Consumo de Energía. Capacidad de integración.

En esta transparencia se abordan tres cuestiones:

- **Regeneración de los Niveles Lógicos.** En la parte superior de la transparencia se hace notar que una puerta lógica debe funcionar de manera que si se encadenan como se hace en la transparencia, los niveles del '0' y del '1' deben mantenerse, y no degradarse como ocurre en la parte de la derecha. Esto puede ocurrir, por ejemplo, con las puertas con diodos, como veremos más adelante.
- **Consumo de Energía. Producto Potencia tiempo de retardo:** El consumo es la energía que gasta la puerta por unidad de tiempo, es decir se suele dar la potencia consumida. En general se contemplan dos situaciones de **consumo de energía: estática o dinámica.** Cuanto menor sea el consumo mejor es la puerta. Visto de otro modo, si el consumo es bajo la batería del teléfono móvil o del ordenador portátil durará mucho. El consumo de energía es pues un factor importante en el diseño de puertas lógicas. Por otra parte un elevado consumo de energía lleva aparejado una mayor disipación de calor que puede elevar la temperatura y llevar a un mal funcionamiento. Sin embargo, consumo de energía y velocidad de operación son parámetros que también están ligados, de forma que una mayor velocidad exige un mayor consumo de potencia. Por ello se define el parámetro **Potencia x tiempo de retardo.** A menor valor, mejor es la familia lógica.
- **Capacidad de Integración:** Interviene principalmente dos factores: **Consumo de Area y Consumo de Potencia.**

Transparencia 16: Características de la Puerta Lógica Ideal.

Aquí se resumen las características que tiene la mejor puerta posible

Dispositivos Electrónicos

Dep-Leg. N° MA-686-203

Tema 2. Cuestiones y Problemas

- 1.- Explica brevemente por qué una señal digital presenta mayor inmunidad al ruido que una señal analógica.
- 2.- Que es una familia lógica.
- 3.- Indicar cuáles son los principales parámetros que se utilizan para comparar diferentes familias lógicas. Explicar brevemente qué significa cada uno de ellos.
- 4.- ¿Qué son los niveles lógicos y cómo se definen?
- 5.- ¿Qué es el margen de ruido de una familia lógica?. Explica brevemente por qué un margen de ruido grande hace más robusta a una familia lógica.
- 6.- ¿Por qué toda familia lógica debe incluir al menos una puerta NAND o una puerta NOR?
- 7.- ¿Que puede ocurrir en una familia lógica si $V_{IH} > V_{OH}$?
- 8.- Qué característica de una puerta lógica recogen los términos fan-in y fan-out.
- 9.- Se desea realizar la función booleana:

$$f(a, b, c, d) = \bar{a}bc + a\bar{b}\bar{c} + a\bar{d} + cd.$$
 Se dispone de una familia lógica con fan-in igual a 2, y de otra con fan-in igual a 4. Diseñar un circuito mínimo con cada una de dichas familias e indicar las principales diferencias entre ambos diseños.
- 10.- Se desea diseñar un circuito lógico que realice simultáneamente las siguientes funciones
 $f_1(a, b, c) = ab + \bar{a}c$, $f_2(a, b, c, d) = ab + cd$, $f_3(a, b, d) = ab + b\bar{d}$,
 empleando el menor número posible de puertas lógicas. Sabiendo que se dispone de una familia lógica cuyo fan-out es 1, y de otra cuyo fan-out es 5. Realizar una propuesta de diseño para cada una de las familias e indicar sus principales diferencias.
- 11.- Las características de dos familias lógicas son las siguientes:
 -) Familia lógica 1: $V_{OH} = 4,7V$; $V_{OL} = 0,4V$; $V_{IH} = 1,7V$; $V_{IL} = 0,9V$;
 Consumo de potencia = 2mW y $t_{pD} = 8ns$.

-) Familia lógica 2: $V_{OH} = 4,2V$; $V_{OL} = 0,3V$; $V_{IH} = 2,7V$; $V_{IL} = 1,8V$;
 Consumo de potencia = 9mW y $t_{pD} = 1ns$.

- a) ¿Cuál de ellas crees que será la más apropiada para diseñar un sistema digital de control de procesos industriales? Justifica la respuesta.
- b) ¿Y para un sistema de adquisición de datos portátil?
- c) ¿Y para un sistema de procesamiento paralelo de muy alta potencia de cálculo?

12.- Cuáles han de ser las características de una familia lógica ideal.

13.- Obtener el margen de ruido para cada una de las familias lógicas cuya característica de transferencia se muestra en la figura 1(a) y (b). ¿Cuál de ellas presenta una mayor inmunidad al ruido y por qué?




Figura 1

14.- Las dos gráficas de la figura 2 representan las señales de entrada y salida de inversores de dos familias lógicas diferentes. Calcula a partir de la gráfica los tiempos de subida, bajada y propagación de cada uno de dichos inversores. Si el consumo de potencia total del inversor A es de 3mW y el del inversor B 12mW, indica qué familia será mejor en cuanto al parámetro Potencia \times t_{pD} .





Figura 2


TEMA 3: CONCEPTOS BÁSICOS DE SEMICONDUCTORES

- 3.1. Conductores, semiconductores y aislantes.
- 3.2. Semiconductores: modelo de enlace covalente.
- 3.3. Portadores de carga en semiconductores.
- 3.4. Semiconductores intrínsecos y extrínsecos.
- 3.5. Corrientes de arrastre y difusión.


CONDUCTORES, SEMICONDUCTORES Y AISLANTES




CRISTAL SEMICONDUCTOR: MODELO DE ENLACE COVALENTE



PORTADORES DE CARGA EN SEMICONDUCTORES: ELECTRONES Y HUECOS



PORTADORES DE CARGA I: MECANISMO DE CONDUCCIÓN DE LOS HUECOS



SEMICONDUCTOR INTRÍNSECO

$$n \cong p \cong n_i$$


Ej: SILICIO PURO

$$n_i \cong 10^{10} \text{ cm}^{-3} \text{ T (25°C)}$$

LEY DE ACCIÓN DE MASAS


$$n \cdot p = n_i^2$$

PORTADORES DE CARGA II: CORRIENTE TOTAL



SEMICONDUCTORES EXTRÍNSECOS I


se introducen impurezas donadoras



se aumenta la concentración de electrones libres

SEMICONDUCTORES EXTRÍNSECOS II


se introducen impurezas aceptoras



material de tipo p

se aumenta la concentración de huecos

**SEMICONDUCTORES EXTRÍNSECOS III:
ECUACIÓN DE NEUTRALIDAD DE CARGA Y
CONCENTRACIÓN DE PORTADORES.**



material de tipo n

material de tipo p

Neutralidad de la carga

$$n + N_A = p + N_D$$

Ley de Acción de Masa

$$n \cdot p = n_i^2$$

Semiconductor Intrínseco

$$n \cong p \cong n_i \quad N_A \cong N_D$$

Semiconductor Extrínseco tipo n

$$N_A \ll N_D \quad n_i \ll N_D$$

$$\left. \begin{aligned} n &= p + N_D \\ n \cdot p &= n_i^2 \end{aligned} \right\} n - N_D n - n_i^2 = 0$$

$$n = \frac{N_D + \sqrt{N_D^2 + 4n_i^2}}{2} \cong N_D$$

Ej: Típicamente

$$\begin{aligned} n_i &\cong 10^{10} \text{ cm}^{-3} \quad T(25^\circ\text{C}) \\ N_D &\cong 10^{14} \text{ cm}^{-3} \quad T(25^\circ\text{C}) \end{aligned}$$

$$\begin{aligned} n &\cong N_D \\ n_i^2 & \\ p &\cong \frac{n_i^2}{N_D} \end{aligned}$$

Semiconductor Extrínseco tipo p

$$N_D \ll N_A \quad n_i \ll N_A$$

$$\left. \begin{aligned} p &= n + N_A \\ n \cdot p &= n_i^2 \end{aligned} \right\} p - N_D p - n_i^2 = 0$$

$$p = \frac{N_A + \sqrt{N_A^2 + 4n_i^2}}{2} \cong N_A$$

Ej: Típicamente


$$\begin{aligned} n_i &\cong 10^{10} \text{ cm}^{-3} \quad T(25^\circ\text{C}) \\ N_A &\cong 10^{14} \text{ cm}^{-3} \quad T(25^\circ\text{C}) \end{aligned}$$

$$\begin{aligned} p &\cong N_A \\ n_i^2 & \\ n &\cong \frac{n_i^2}{N_A} \end{aligned}$$

CORRIENTES DE ARRASTRE Y DIFUSIÓN I

CORRIENTE TOTAL = CORRIENTE DE ARRASTRE +
+ CORRIENTE DE DIFUSIÓN

CORRIENTE DE ARRASTRE




$$I = \frac{V}{R} = \frac{SV}{l\rho} = \frac{\sigma SV}{l} = \frac{nq\mu SV}{l}$$

CORRIENTES DE ARRASTRE Y DIFUSIÓN II

CORRIENTE TOTAL = CORRIENTE DE ARRASTRE +
+ CORRIENTE DE DIFUSIÓN

CORRIENTE DE DIFUSIÓN



concentración de electrones por unidad de volumen

depende del material y la temperatura

$$I_{Dn} = SD_n q \frac{\partial n}{\partial x}$$

$$I_{Dp} = -SD_p q \frac{\partial p}{\partial x}$$

TEMA 3: BREVE EXPLICACIÓN DE LAS TRANSPARENCIAS

Transparencia 1: Índice

Transparencia 2: Conductores, semiconductores y aislantes.

En esta transparencia se representa esquemáticamente un trozo de materia en el que se distinguen los iones (puntos gruesos) que están formados por los núcleos de los átomos y por los electrones que no forman los enlaces. Alrededor están los electrones (puntos pequeños) que contribuyen a los enlaces. Gracias a estos enlaces se establece una estructura regular tridimensional a la que llamamos **crystal**. A los electrones (puntos pequeños) que están fijos en la estructura participando de un enlace los llamamos **electrones de valencia**. Otros electrones adquieren energía suficiente para "escapar" del enlace (por ejemplo, porque se calienta el cristal), y los llamamos **electrones libres**. Estos electrones libres se pueden mover, y su movimiento ordenado en una dirección constituye la corriente eléctrica. La energía de los electrones en un cristal se puede representar según el esquema de que se muestra en la parte inferior de la transparencia. Representando los diferentes niveles posibles de energía se obtienen los **diagramas** denominados "**de bandas de energía**". En cada diagrama se distingue una **banda de valencia** y una **banda de conducción**. En la banda de valencia están los **electrones de valencia**, los fijos en el cristal, y en la banda de conducción están los **electrones libres**. Observa que, en general, los electrones libres, en la banda de conducción, tienen más energía que los electrones fijos. La disposición de estas bandas de energía para un cristal dado, marcan muchas de sus propiedades físicas, entre ellas su capacidad para conducir la corriente eléctrica. Desde este aspecto se distinguen tres tipos de materiales: **Aislantes, Conductores y Semiconductores**. En los cristales aislantes, la diferencia de energía entre los electrones de valencia y los electrones libres es muy grande, dicho de otro modo, hay que dar mucha energía a los electrones de valencia de un aislante para que puedan "escapar" de un enlace y "saltar" a la banda de conducción, por lo que esta última está prácticamente vacía, y por tanto sin posibilidad de portadores de carga que contribuyan a la corriente eléctrica. Así los materiales aislantes son malos conductores de corriente eléctrica. En los cristales conductores, la diferencia entre la banda de valencia y la banda de conducción es inexistente, de hecho las bandas se solapan, dicho de otro modo, no hay que dar ninguna energía para conseguir que haya electrones en la banda de conducción, de modo que habitualmente hay muchos electrones libres que pueden formar una corriente eléctrica. De ahí su nombre. Finalmente, en el caso de los semiconductores, la situación es intermedia. Si no se le proporciona ninguna energía, un semiconductor

como el silicio (Si) o el germanio (Ge) se asemeja a un aislante, pero si se calienta un poco (por ejemplo, a la temperatura ambiente de 25°C) muchos electrones de valencia tendrán energía suficiente para pasar a la banda de conducción, y el material se vuelve conductor.

Transparencia 3: Cristal semiconductor: modelo de enlace covalente.

Un cristal semiconductor está formado por la repetición de una celda con forma de tetraedro, que se muestra en la parte superior izquierda. Para representarlo más fácilmente se utiliza un dibujo plano, el de la derecha. En este dibujo se puede ver que cada átomo forma un enlace covalente compartiendo un orbital con cada vecino, de manera que se forman enlaces con las parejas de electrones que comparten orbital (líneas discontinuas). Como se dijo en la transparencia anterior, los electrones de los enlaces, o de valencia, pueden adquirir energía suficiente para moverse libremente por el cristal, a este proceso se le llama **generación de un par electrón-hueco**. Se le llama así porque, además del electrón libre aparece el hueco que deja en el enlace, y veremos que este hueco también puede formar corriente eléctrica, es decir es un portador de corriente como el electrón, pero de carga positiva. En los cristales **semiconductores "puros" o intrínsecos**, como el que se dibuja en esta transparencia, continuamente se están generando pares electrón-hueco, y continuamente desaparecen pares al darse el fenómeno inverso, al que llamamos **recombinación de un par electrón-hueco**, y que consiste en que un electrón libre pierde energía y ocupa un hueco de un enlace, con lo que desaparece el hueco y el electrón ya no es libre, sino de valencia. Los procesos de generación y recombinación se producen simultáneamente de forma que, a una temperatura dada, se alcanza una situación de equilibrio dinámico, en la que es posible medir una cierta concentración de **portadores de carga (electrones libres y huecos)**. Si llamamos concentración n y p respectivamente al número de electrones libres y huecos por cm^3 , se encuentra que en un semiconductor intrínseco ambas concentraciones son aproximadamente iguales, por lo que se le nombra como n_i , o **concentración de portadores intrínsecos**. Por otra parte también se encuentra que en cualquier semiconductor se verifica la denominada **ley de acción de masas**.

Transparencia 4: Portadores de carga I; mecanismo de conducción de los huecos.

Ya hemos dicho en la transparencia anterior que en un semiconductor hay electrones libres y huecos como elementos que forman corriente eléctrica, es decir

como portadores de carga. En el caso de los electrones libres, su movimiento en el seno de un campo eléctrico para formar corriente eléctrica es más conocido o intuitivo. Los huecos son portadores de corriente menos conocidos, y en esta transparencia se ilustra cómo es posible que conduzcan corriente. La clave está en que, si se pone al cristal en un campo eléctrico, los electrones de valencia vecinos al hueco, es decir los ligados a los enlaces vecinos al hueco pueden dar el salto y ocupar éste. Fíjate que el electrón salta de un enlace a otro, es decir no se transforma en electrón libre, sino que permanece como electrón de valencia, o visto de otro modo, "se mueve" por la banda de valencia. En la transparencia se ilustra el movimiento del hueco mediante la secuencia 1->2->3 en la que se ve cómo el movimiento de los electrones de valencia se puede interpretar como un desplazamiento del hueco hacia la derecha. Como el hueco se mueve en el mismo sentido que el campo tiene carga positiva. De hecho, podemos entender al hueco como una partícula de igual carga que el electrón pero de signo positivo.

Transparencia 5: Portadores de carga II; corriente total.

En esta transparencia se muestran los dos portadores de corriente en un semiconductor: los electrones libres (\bullet) y los huecos (\circ). Como los electrones tienen carga negativa, se mueven en sentido contrario al campo eléctrico, mientras que los huecos se mueven en el sentido del campo al tener carga positiva. La corriente total está formada por el movimiento de los huecos y de los electrones. Es importante darse cuenta que ambas corrientes, la de huecos y electrones, se suman, aunque los portadores se muevan en sentido contrario. Para entender esto, puede ser útil olvidarse de los huecos y fijarse sólo en el movimiento equivalente de los electrones de valencia de la transparencia 4. Si sólo pensamos en los electrones, tenemos movimiento de electrones de valencia (flecha negra discontinua) y movimiento de electrones libres (flecha negra continua), los dos en el mismo sentido, es decir las dos corrientes se suman.

Transparencia 6: Semiconductores extrínsecos I

Para aumentar el número de portadores de corriente en un semiconductor, y así hacerlo más conductor, se puede utilizar la técnica de introducir átomos de otras clases o "impurezas", (**dopado**), de forma que ya no tenemos un semiconductor puro o *intrínseco*, sino un **semiconductor extrínseco**. En esta transparencia se introducen átomos pentavalentes, como el fósforo (P) o el arsénico (As) a los que llamamos **impurezas donadoras**. Estos átomos tienen cinco electrones de valencia. Cuando se introducen en el cristal semiconductor, cuatro de sus electrones de valencia se utilizan

para formar enlaces, y "sobra" uno, que a la temperatura ambiente queda libre, por tanto aumentamos el número de electrones libres en el cristal. Al material resultante lo llamamos **semiconductor de tipo n**, y es buen conductor porque tiene muchos electrones libres, que en este material pasan a denominarse **portadores mayoritarios**, frente a los huecos que se denominarán **portadores minoritarios**.

Transparencia 7: Semiconductores extrínsecos II

Para aumentar el número de portadores en un cristal semiconductor también se pueden introducir **impurezas aceptoras**, que son átomos trivalentes, es decir con sólo tres electrones de valencia, como el boro (B) o el galio (Ga). Al introducirlos en el cristal, los tres electrones de valencia de la impureza forman enlace, y "falta" uno, por lo tanto se crea un hueco. Estos cristales son ricos en huecos, por tanto buenos conductores, y se llaman **semiconductor de tipo p**. En este material los huecos son los **portadores mayoritarios**, mientras que los electrones se convierten en los **portadores minoritarios**.

Transparencia 8: Semiconductores extrínsecos III: Ecuación de Neutralidad de Carga y Concentración de portadores.

Dado que cualquier material semiconductor en equilibrio es eléctricamente neutro, la suma de todas las cargas presentes en él debe ser nula. Esta condición es la que expresa la **ecuación de neutralidad de carga**. En esa expresión n y p son las concentraciones de electrones libres y huecos, definidas en transparencias anteriores, sólo cabe destacar aquí que en general, ambas concentraciones provienen de una doble aportación. Por una parte la de los electrones libres, y los huecos resultado de la ruptura de enlaces covalente, esto es, generación recombinación de origen térmico, y por otra, de la aportación de impurezas, donadoras para el caso de los electrones, o aceptoras en el caso de los huecos, como hemos visto en las anteriores transparencias. A estas cargas hay que añadir la que aparece ligada a los iones de la red consecuencia de la sustitución de los átomos originales por los átomos de impurezas. Así N_A alude a la **concentración de impurezas aceptoras** introducidas en el cristal, mientras N_D alude a la **concentración de impurezas donadoras**. Ambas, al igual que n y p se expresan en número de elementos por cm^3 . Además en cualquier cristal semiconductor se verifica la **Ley de Acción de Masas**. De ambas se puede evaluar la concentración de portadores en diferentes situaciones. En la transparencia se consideran tres casos: Semiconductor Intrínseco, y Semiconductores extrínsecos n y p . Para el primer caso

la situación es repaso de lo visto en anteriores transparencias. La conclusión para los dos últimos es que a una temperatura dada, y concentraciones de impurezas elevadas comparadas con la concentración intrínseca de portadores, **la concentración de impurezas fija la concentración de portadores mayoritarios** en cada caso.

Transparencia 9: Corrientes de arrastre y difusión I

La **corriente de arrastre** es la debida al movimiento de los portadores de corriente cuando se introduce el cristal semiconductor en un campo eléctrico. Si V es la diferencia de potencial que crea el campo eléctrico, la intensidad I de la corriente eléctrica viene dada por la ley de Ohm.

Transparencia 10: Corrientes de arrastre y difusión II

Además de la corriente de arrastre, en un semiconductor se producen movimientos de portadores por otras causas, en concreto se producen **corrientes de difusión**. La difusión es un fenómeno cotidiano, que se puede observar viendo cómo se deshace una voluta de humo de cigarro, o una gota de tinta en un vaso de agua. Lo que ocurre es que hay una gran concentración de moléculas de tinta o humo en una zona concreta, y en su vecindad la concentración es menor, de forma que poco a poco se van dispersando las moléculas hasta alcanzar una concentración uniforme. En la transparencia se ilustra con el cristal en la parte superior dividido en cuatro zonas, cada una con distinto número de portadores. Al final, debido a la difusión, tendremos la situación de la derecha, y eso quiere decir que habrá habido un movimiento de portadores de izquierda a derecha, es decir una corriente eléctrica. La corriente neta en el seno de un cristal semiconductor es la corriente de arrastre debida al campo eléctrico más la corriente de difusión debida a la diferencia de concentración de portadores.

Tema 3: Cuestiones y Problemas

- 1.- Explica brevemente qué son los electrones de valencia y los electrones libres en un cristal. ¿Cuáles son los que pueden contribuir a la corriente eléctrica y por qué?
- 2.- En base a la Teoría de Bandas, explica brevemente por qué a temperatura ambiente hay cristales aislantes, cristales conductores y cristales semiconductores. Cita algunos ejemplos de cada uno de dichos materiales.
- 3.- ¿ Pueden existir cristales en los que un electrón que ocupe un nivel de energía en la banda de conducción tenga menos energía que otro que ocupe un nivel en la banda de valencia? En caso afirmativo ¿De qué tipo es ese cristal?. ¿En qué cristales nunca es posible encontrar esa situación y por qué?
- 4.- ¿Qué es un semiconductor intrínseco? Indica cuál es la principal diferencia que existe, en cuanto a su naturaleza, entre la corriente eléctrica que circula a través de un cristal conductor y uno semiconductor intrínseco?
- 5.- Indica los diferentes tipos de portadores que pueden encontrarse en un material semiconductor, e indica y explica su origen.
- 6.- Explica brevemente el mecanismo de conducción por huecos en un semiconductor.
- 7.- A una temperatura dada, ¿qué relación hay entre las concentraciones de electrones libres y huecos en un semiconductor intrínseco?, ¿y en un semiconductor extrínseco de tipo P fuertemente dopado?, ¿y en uno de tipo N?
- 8.- ¿Qué es una impureza donadora y para que se introducen en un material semiconductor?
- 9.- ¿Qué son los portadores mayoritarios en un semiconductor N y cuál es su origen?
- 10.- Para el silicio a temperatura ambiente (25°C) $n_i = 10^{10} \text{ cm}^{-3}$. ¿Cuanto valen las concentraciones de electrones libres y huecos en el silicio intrínseco?. ¿Y en silicio dopado con 10^{15} átomos de fósforo por cm^3 ?, ¿Y en silicio dopado con 10^{16} átomos de Galio por cm^3 ?. Indicar que tipo de semiconductor se tendrá en cada caso.

- 11.- Explica el fundamento y las componentes de la corriente de arrastre en un semiconductor.
- 12.- Explica el fundamento de la corriente de difusión en un semiconductor.
- 13.- Se sabe que a una temperatura dada, la conductividad en un cristal es proporcional a la concentración de portadores de carga libre. ¿Qué tipo de semiconductores tienen mayor conductividad, los intrínsecos a los extrínsecos. Razona la respuesta.
- 14.-¿Qué expresa la ecuación de neutralidad de carga?

TEMA 4: EL DIODO

4.1. Unión p-n en equilibrio.

4.2. Polarización directa e inversa.

4.3. Curva característica del diodo; modelos del diodo.

4.4. El diodo como elemento de circuito.

4.4.1 Cálculo del punto de trabajo.

4.4.2 Cálculo de la característica de transferencia.

4.5. Lógica con diodos.



4.6. Otros tipos de diodos:

4.6.1 Diodo Zener


4.6.2 Diodo LED

4.6.3 Fotodiodo


REPRESENTACIÓN SIMBÓLICA DE SEMICONDUCTOR DE TIPO P

*representación simbólica*


REPRESENTACIÓN SIMBÓLICA DE SEMICONDUCTOR DE TIPO N



UNIÓN PN EN EQUILIBRIO



UNIÓN PN POLARIZADA EN INVERSA




- o → Por difusión
- ← o Por el campo total
- ← • Por difusión
- → Por el campo total

Corriente de difusión →
 ← Corriente de arrastre


Las corriente de arrastre supera a la de difusión

La corriente neta está formada por portadores minoritarios huecos en la zona n y electrones en la zona p que se originan por generación-recombinación



Por tanto la corriente es muy pequeña y depende de la temperatura

UNIÓN PN POLARIZADA EN DIRECTA




- o → Por difusión
- ← o Por el campo total
- ← • Por difusión
- → Por el campo total

Corriente de difusión →
 ← Corriente de arrastre


Las corriente de difusión supera a la de arrastre

La corriente neta está formada por portadores mayoritarios huecos en la zona p y electrones en la zona n cuyas concentraciones se controlan por adición de impurezas aceptoras y donadoras respectivamente



corriente grande

DIODO DE UNIÓN PN: CURVA CARACTERÍSTICA. MODELOS DE CIRCUITO



Modelo circuital

Modelo ideal

$I_D \geq 0$ cortocircuito $V_D = 0$

$V_D \leq 0$ circuito abierto $I_D = 0$

Modelo con tensión umbral

$I_D \geq 0$ fuente independiente de tensión $V_D = V_\gamma$

$V_D \leq V_\gamma$ circuito abierto $I_D = 0$

ideal

Modelo linealizado general


$I_D \geq 0$ resistencia en serie con fuente de tensión $V_D = I_D R_D + V_\gamma$

$V_D \leq V_\gamma$ circuito abierto $I_D = 0$

ideal


DIODO COMO ELEMENTO DE CIRCUITO: EJEMPLOS

Ej: Determinar los valores de la corriente y la tensión en el diodo del circuito de la figura. Resolver el problema considerando los tres modelos circuital de diodo y comparar los resultados. (Usar $V_\gamma = 0,4V$ y $R_D = 50\Omega$ en los modelos correspondientes)



1) Modelo ideal

A) Suponemos que el diodo está cortado $i_D = 0$




Sustituyendo valores numéricos

$$v_D = 2V - 1V \geq 0$$

No se cumple que $v_D \leq 0$ luego el diodo no está cortado

B) Suponemos que el diodo conduce $v_D = 0$

Y se verifica si se cumple que $I_D \geq 0$



$$E_{TH1} = \frac{R_2 E}{R_1 + R_2} \quad E_{TH2} = R_3 I$$

$$i_D = \frac{E_{TH1} - E_{TH2}}{R_{TH1} + R_{TH2}} \quad i_D = \frac{2V - 1V}{\frac{4}{3}k\Omega + 2k\Omega}$$


$$R_{TH1} = \frac{R_2 R_1}{R_1 + R_2} \quad R_{TH2} = R_3 + R_4$$

$i_D = 0,3mA \geq 0 \quad v_D = 0$


DIODO COMO ELEMENTO DE CIRCUITO: EJEMPLOS

Ej: (Continuación)


2) Modelo tensión umbral



A) Suponemos que el diodo está cortado $i_D = 0$




B) Suponemos que el diodo conduce $v_D = V_\gamma$




DIODO COMO ELEMENTO DE CIRCUITO: EJEMPLOS

Ej: (Continuación)


2) Modelo linealizado



A) Suponemos que el diodo está cortado $i_D = 0$




B) Suponemos que el diodo conduce $v_D = R_D i_D + V_\gamma$




DIODO COMO ELEMENTO DE CIRCUITO: EJEMPLOS

Ej: Obtener la curva v_o-v_i en el circuito de la figura.
 Resolver el problema considerando los modelos circuitales de diodo ideal y linealizado y comparar los resultados.




1) Modelo ideal


A) Suponemos que el diodo está cortado $i_D = 0 \rightarrow v_o = 0$



B) Suponemos que el diodo conduce $v_D = 0 \rightarrow v_o = v_i$




La característica de transferencia resulta:




DIODO COMO ELEMENTO DE CIRCUITO: EJEMPLOS

Ej: Obtener la curva v_o-v_i en el circuito de la figura. (Continuación)


2) Modelo linealizado




A) Suponemos que el diodo está cortado $i_D = 0 \rightarrow v_o = 0$



B) Suponemos que el diodo conduce $v_D = 0 \rightarrow v_o = Ri_D$




La característica de transferencia resulta:




DIODO COMO ELEMENTO DE CIRCUITO: EJEMPLOS


Ej: Obtener la curva v_o-v_i en el circuito de la figura. Resolver el problema considerando los modelos circuitales de diodo ideal y tensión umbral. Comparar los resultados.




Ej: Obtener la curva v_o-I_i en el circuito de la figura. Resolver el problema considerando los modelos circuitales de diodo ideal y tensión umbral. Comparar los resultados.



Ej: Obtener la curva v_o-I_i en el circuito de la figura. Resolver el problema considerando los modelos circuitales de diodo ideal y tensión umbral. Comparar los resultados.



CÁLCULO DEL PUNTO DE TRABAJO: UN ALGORITMO



1. Identificar el modelo circuitual que hay que emplear para analizar el circuito. Si el modelo a utilizar es el de tensión umbral o bien el linealizado, se sustituyen por su equivalente con el diodo ideal, y a partir de aquí todos los diodos del circuito son ideales.


2. Se consideran todas las situaciones posibles, que son $M = 2^N$, si $N = 2$, $M = 4$, en concreto:

- $i=1$: D1 ON D2 ON
- $i=2$: D1 ON D2 OFF
- $i=3$: D1 OFF D2 ON
- $i=4$: D1 OFF D2 OFF

inicializo la variable $i=0$

3. Tomo el caso $i = i + 1$ y sustituyo los diodos por los modelos:
 Diodo ON \rightarrow cortocircuito
 Diodo OFF \rightarrow circuito abierto


4. Para todos los diodos compruebo las condiciones bajo las cuales los modelos son válidos, o sea:



FIN: CÁLCULO LO QUE QUIERO DEL CIRCUITO

CÁLCULO DEL PUNTO DE TRABAJO: EJEMPLO

Ej: Determinar los valores de la intensidad de corriente en las fuentes de tensión del circuito de la figura. Usar el modelo de tensión umbral para los diodos.




$$E1=3V \quad E2=1V \quad E3=4V$$

$$V_\gamma = 0,7V \quad R2=2k\Omega \quad R3=4k\Omega$$

Variables cuyo valor hay que calcular:
- Intensidad en E1, E2 y E3 (i_{E1}, i_{E2}, i_{E3})

1) Asignamos nombre y referencia a las variables del circuito que se van a emplear en los cálculos. Y consideramos todos los casos posibles para el estado de los diodos:




CASOS	MODELO	CONDICIONES DE VALIDEZ
A) D1 OFF D2 OFF	$i_{D1} = 0$ $i_{D2} = 0$	$v_{D1} - V_\gamma \leq 0$ $v_{D2} - V_\gamma \leq 0$
B) D1 OFF D2 ON	$i_{D1} = 0$ $v_{D2} = V_\gamma$	$v_{D1} - V_\gamma \leq 0$ $i_{D2} \geq 0$
C) D1 ON D2 ON	$v_{D1} = V_\gamma$ $v_{D2} = V_\gamma$	$i_{D1} \geq 0$ $i_{D2} \geq 0$
D) D1 ON D2 OFF	$v_{D1} = V_\gamma$ $i_{D2} = 0$	$i_{D1} \geq 0$ $v_{D2} - V_\gamma \leq 0$

2) Se analizan los diferentes casos sustituyendo el modelo y verificando sus condiciones de validez hasta encontrar la situación verdadera

A) D1 OFF $i_{D1} = 0$ $v_{D1} - V_\gamma \leq 0$ (a)
D2 OFF $i_{D2} = 0$ $v_{D2} - V_\gamma \leq 0$ (b)

N1: $i_{E2} = 0$
M1: $v_{D1} = E1 - E2$
M2: $v_{D2} = E2 - E3$

$v_{D1} = 3V - 1V = 2V$
 $v_{D2} = 1V - 4V = -3V$
 $v_{D1} - V_\gamma = 2V - 0,7V > 0$
 $v_{D2} - V_\gamma = -3V - 0,7V < 0$




aunque se cumple (b), no se cumple (a),
luego ésta no es la situación real de los diodos

CÁLCULO DEL PUNTO DE TRABAJO: EJEMPLO

Ej: (Continuación) Variables cuyo valor hay que calcular:

- Intensidad en E1, E2 y E3 (i_{E1}, i_{E2}, i_{E3})




$$E1=3V \quad E2=1V \quad E3=4V$$

$$V_\gamma = 0,7V \quad R2=2k\Omega \quad R3=4k\Omega$$

B) D1 OFF $i_{D1} = 0$ $v_{D1} - V_\gamma \leq 0$ (a)
D2 ON $v_{D2} = V_\gamma$ $i_{D2} \geq 0$ (b)

M1: $v_{D1} = E1 - (E2 + R2 i_{E2})$
N1: $i_{D2} = i_{E3} = -i_{E2}$




M2: $V_\gamma + R3 i_{D2} + E3 - R2 i_{E2} - E2 = 0$
 $V_\gamma + R3 i_{D2} + E3 + R2 i_{D2} - E2 = 0$
 $i_{D2} = \frac{E2 - E3 - V_\gamma}{R2 + R3} = \frac{1 - 4 - 0,7}{6k\Omega} < 0$

aunque se pudiera cumplir (a), (b) no se cumple,
luego ésta tampoco es la situación real de los diodos

C) D1 ON $v_{D1} = V_\gamma$ $i_{D1} \geq 0$ (a)
D2 ON $v_{D2} = V_\gamma$ $i_{D2} \geq 0$ (b)

N1: $i_{D1} - i_{D2} - i_{E2} = 0$
M1: $R2 i_{E2} = E1 - E2 - V_\gamma$
M2: $R3 i_{D2} - R2 i_{E2} = E2 - E3 - V_\gamma$




M1+M2: $R3 i_{D2} = E1 - E3 - 2V_\gamma$
 $i_{D2} = \frac{E1 - E3 - 2V_\gamma}{R3} = \frac{3 - 4 - 1,4}{4k\Omega} < 0$

aunque se pudiera cumplir (a), (b) no se cumple,
luego ésta tampoco es la situación real de los diodos

CÁLCULO DEL PUNTO DE TRABAJO: EJEMPLO

Ej: (Continuación) Variables cuyo valor hay que calcular:



- Intensidad en E1, E2 y E3 (i_{E1}, i_{E2}, i_{E3})

$$E1=3V \quad E2=1V \quad E3=4V$$

$$V_\gamma = 0,7V \quad R2=2k\Omega \quad R3=4k\Omega$$

D) D1 ON $v_{D1} = V_\gamma \quad i_{D1} \geq 0$ (a)
D2 OFF $i_{D2} = 0 \quad v_{D2} - V_\gamma \leq 0$ (b)

M2: $v_{D2} = (E2 + R_2 i_{E2}) - E3$

N1: $i_{D1} = i_{E2} = -i_{E1}$

M1: $V_\gamma + E2 + R_2 i_{E2} - E1 = 0$

$V_\gamma + E2 + R_2 i_{D1} - E1 = 0$

$$i_{D1} = \frac{E1 - E2 - V_\gamma}{R_2}$$

$$i_{D1} = \frac{3 - 1 - 0,7}{2k\Omega} = 0,65mA$$

$$v_{D2} = 1V + 2k\Omega \times 0,65mA - 4V = -1,7V$$

Hemos verificado que cumple tanto (a) como (b),

luego la situación D) es la situación real de los diodos, de modo que el punto de operación de los diodos queda determinado por los valores

$$v_{D1} = 0,7V \quad v_{D2} = -1,7V$$

$$i_{D1} = 0,65mA \quad i_{D2} = 0$$


3) A partir de estos datos se obtiene los valores requeridos en el enunciado

De **N1:** $i_{D1} = i_{E2} = -i_{E1}$ $i_{E1} = -0,65mA$
 $i_{E2} = 0,65mA$

Del circuito: $i_{D2} = i_{E3}$ $i_{E3} = 0$

Ejercicio: Encuentra el valor mínimo de tensión de la fuente E1 y la potencia que ha de suministrar para que ambos diodos conduzcan el este circuito

CÁLCULO DE CARACTERÍSTICA DE TRANSFERENCIA:




1. Si los diodos son con tensión umbral o linealizado, los sustituyo por su equivalente con el diodo ideal, y a partir de aquí todos los diodos del circuito son ideales.



2. Se consideran todas las situaciones posibles, que son $M = 2^N$, es decir si $N = 2$, $M = 4$, en concreto:
 i=1: D1 ON D2 ON
 i=2: D1 ON D2 OFF
 i=3: D1 OFF D2 ON
 i=4: D1 OFF D2 OFF
 inicializo la variable i=0

3. Tomo el caso $i = i+1$ y sustituyo los diodos por los modelos: Diodo ON -> cortocircuito, Diodo OFF-> circuito abierto

4. Para todos los diodos impongo las condiciones bajo las cuales los modelos son válidos, o sea:




5. De las condiciones sobre I y V obtengo las condiciones sobre V_i : $I \geq 0$ and $V \leq 0$ } $\rightarrow a \leq V_i \leq b$




CÁLCULO DE CARACTERÍSTICA DE TRANSFERENCIA: EJEMPLO

Ej: Determinar la característica de transferencia v_o-v_i para el circuito de la figura. Usar el modelo de tensión umbral para los diodos.



$E2=1V \quad E3=4V$
 $V_\gamma=0,7V \quad R2=2k\Omega \quad R3=4k\Omega$

Hay que obtener la gráfica v_o-v_i




CASOS	MODELO	CONDICIONES DE VALIDEZ
A) D1 OFF D2 OFF	$i_{D1} = 0$ $i_{D2} = 0$	$v_{D1} - V_\gamma \leq 0$ $v_{D2} - V_\gamma \leq 0$
B) D1 OFF D2 ON	$i_{D1} = 0$ $v_{D2} = V_\gamma$	$v_{D1} - V_\gamma \leq 0$ $i_{D2} \geq 0$
C) D1 ON D2 ON	$v_{D1} = V_\gamma$ $v_{D2} = V_\gamma$	$i_{D1} \geq 0$ $i_{D2} \geq 0$
D) D1 ON D2 OFF	$v_{D1} = V_\gamma$ $i_{D2} = 0$	$i_{D1} \geq 0$ $v_{D2} - V_\gamma \leq 0$

3) Se analizan los diferentes casos sustituyendo el modelo y se busca la condición que ha de cumplir v_i para que se cumplan las condiciones de validez del modelo. Se obtiene la expresión de v_o en función de v_i . Se repite el análisis para todos los casos posibles.


A) D1 OFF $i_{D1} = 0 \quad v_{D1} - V_\gamma \leq 0$ (a)
 D2 OFF $i_{D2} = 0 \quad v_{D2} - V_\gamma \leq 0$ (b)

N1: $i_{E2} = 0$
 M1: $v_{D1} = v_i - E2$
 M2: $v_{D2} = E2 - E3$




$v_o = E3$
 $v_{D1} = v_i - 1V$
 $v_{D2} = 1V - 4V = -3V$
 (a): $v_{D1} - V_\gamma = v_i - 1V - 0,7V \leq 0$
 (b): $v_{D2} - V_\gamma = -3V - 0,7V < 0$

(b) Se cumple siempre;
 (a) Se cumple si $v_i \leq 1,7V$
 En ésta situación $v_o = 4V$




CÁLCULO DE CARACTERÍSTICA DE TRANSFERENCIA: EJEMPLO

Ej: (Continuación)



$E2=1V \quad E3=4V$
 $V_\gamma=0,7V \quad R2=2k\Omega \quad R3=4k\Omega$

B) D1 OFF $i_{D1} = 0 \quad v_{D1} - V_\gamma \leq 0$ (a)
 D2 ON $v_{D2} = V_\gamma \quad i_{D2} \geq 0$ (b)




M1: $v_{D1} = v_i - (E2 + R2 i_{E2})$
 N1: $i_{D2} = -i_{E2}$
 M2: $V_\gamma + R3 i_{D2} + E3 - R2 i_{E2} - E2 = 0$
 $V_\gamma + R3 i_{D2} + E3 + R2 i_{D2} - E2 = 0$
 $i_{D2} = \frac{E2 - E3 - V_\gamma}{R2 + R3} = \frac{1 - 4 - 0,7}{6k\Omega} < 0$

Aunque se pudiera imponer una condición a v_i para cumplir (a), (b) no se cumplirá nunca, luego situación no se dará y por tanto no le corresponderá ningún tramo de la característica de transferencia.

C) D1 ON $v_{D1} = V_\gamma \quad i_{D1} \geq 0$ (a)
 D2 ON $v_{D2} = V_\gamma \quad i_{D2} \geq 0$ (b)

N1: $i_{D1} - i_{D2} - i_{E2} = 0$
 M1: $R2 i_{E2} = v_i - E2 - V_\gamma$
 M2: $R3 i_{D2} - R2 i_{E2} = E2 - E3 - V_\gamma$



M1+M2: $R3 i_{D2} = v_i - E3 - 2V_\gamma$
 (b) $i_{D2} = \frac{v_i - E3 - 2V_\gamma}{R3} \geq 0$
 $v_i \geq E3 + 2V_\gamma = 5,4V$


(a) $i_{D1} = \frac{(R2 + R3)v_i - R2E3 - R3E2 - (2R2 + R3)V_\gamma}{R2R3} > 0 \rightarrow v_i \geq 2,93V$

para que (a) y (b) se cumplan simultáneamente $v_i \geq 5,4V$

y se tiene que $v_o = R3 i_{D2} + E3 = v_i - 2V_\gamma$


CÁLCULO DE CARACTERÍSTICA DE TRANSFERENCIA: EJEMPLO

Ej: (Continuación)



$E2 = 1V \quad E3 = 4V$

$V_\gamma = 0,7V \quad R2 = 2k\Omega \quad R3 = 4k\Omega$



- D) D1 ON** $v_{D1} = V_\gamma \quad i_{D1} \geq 0$ (a)
- D2 OFF** $i_{D2} = 0 \quad v_{D2} - V_\gamma \leq 0$ (b)


M2: $v_{D2} = (E2 + R_2 i_{E2}) - E3$

N1: $i_{D1} = i_{E2}$

M1: $V_\gamma + E2 + R_2 i_{E2} - v_i = 0$

$V_\gamma + E2 + R_2 i_{D1} - v_i = 0$

(a) $i_{D1} = \frac{v_i - E2 - V_\gamma}{R_2} \geq 0 \rightarrow v_i \geq 1 + 0,7 = 1,7V$



$v_{D2} = (E2 + R_2 i_{E2}) - E3 = v_i - E3 - V_\gamma \rightarrow$ (b) $v_{D2} - V_\gamma = v_i - E3 - 2V_\gamma \leq 0$


$v_i \leq E3 + 2V_\gamma = 5,4V$

Tanto (a) como (b) se cumplen en el intervalo $1,7V \leq v_i \leq 5,4V$

luego el caso D) es la situación en dicho intervalo


y se tiene que $v_o = E3 = 4V$

Así definitivamente la característica resulta:




CÁLCULO DE CARACTERÍSTICA DE TRANSFERENCIA: EJEMPLO

Ej: Determinar la característica de transferencia v_o-v_i para el circuito de la figura. Usar el modelo ideal para los diodos.



Hay que obtener la gráfica v_o-v_i




CASOS	MODELO	CONDICIONES DE VALIDEZ
A) D1 ON D2 OFF D3 ON D4 OFF	$v_{D1} = 0$ $i_{D2} = 0$ $v_{D3} = 0$ $i_{D4} = 0$	$i_{D1} \geq 0$ $v_{D2} \leq 0$ $i_{D3} \geq 0$ $v_{D4} \leq 0$
B) D1 OFF D2 ON D3 OFF D4 ON	$i_{D1} = 0$ $v_{D2} = 0$ $i_{D3} = 0$ $v_{D4} = 0$	$v_{D1} \leq 0$ $i_{D2} \geq 0$ $v_{D3} \leq 0$ $i_{D4} \geq 0$

- A) D1 ON** $v_{D1} = 0 \quad i_{D1} \geq 0$ (a)
- D2 OFF** $i_{D2} = 0 \quad v_{D2} \leq 0$ (b)
- D3 ON** $v_{D3} = 0 \quad i_{D3} \geq 0$ (c)
- D4 OFF** $i_{D4} = 0 \quad v_{D4} \leq 0$ (d)


M: $v_i = v_o = Ri$

- (a): $i_{D1} = i = \frac{v_i}{R} \geq 0 \rightarrow v_i \geq 0$
- (b): $v_{D2} = -v_o = -v_i \leq 0 \rightarrow v_i \geq 0$
- (c): $i_{D3} = i = \frac{v_i}{R} \geq 0 \rightarrow v_i \geq 0$
- (d): $v_{D4} = -v_o = -v_i \leq 0 \rightarrow v_i \geq 0$





(a),(b),(c) y (d) Se cumplen si $v_i \geq 0$

En ésta situación $v_o = v_i$



CÁLCULO DE CARACTERÍSTICA DE TRANSFERENCIA: EJEMPLO

Ej: Determinar la característica de transferencia v_o-v_i para el circuito de la figura. Usar el modelo ideal para los diodos. (Continuación)




- B) D1 OFF $i_{D1} = 0$ $v_{D1} \leq 0$ (a)
- D2 ON $v_{D2} = 0$ $i_{D2} \geq 0$ (b)
- D3 OFF $i_{D3} = 0$ $v_{D3} \leq 0$ (c)
- D4 ON $v_{D4} = 0$ $i_{D4} \geq 0$ (d)


$$i = -i_{D2} = -i_{D4} \left\{ \begin{array}{l} \text{M: } v_i = -v_o = Ri \end{array} \right.$$

- (a): $v_{D1} = -v_o = v_i \leq 0 \rightarrow v_i \leq 0$
- (b): $i_{D2} = -i = -\frac{v_i}{R} \geq 0 \rightarrow v_i \leq 0$
- (c): $v_{D3} = -v_o = v_i \leq 0 \rightarrow v_i \leq 0$
- (d): $i_{D4} = -i = -\frac{v_i}{R} \geq 0 \rightarrow v_i \leq 0$


(a),(b),(c) y (d) Se cumplen si $v_i \leq 0$
 En ésta situación $v_o = -v_i$





Así definitivamente la característica resulta:



Circuito rectificador de onda completa



LÓGICA CON DIODOS





PUERTA AND

NIVELES LÓGICOS (CON DIODOS IDEALES)

VA(V)	VB(V)	VO(V)
0	0	0
0	VDD	0
VDD	0	0
VDD	VDD	VDD

TABLA DE VERDAD

A	B	O
0	0	0
0	1	0
1	0	0
1	1	1



PUERTA OR

NIVELES LÓGICOS (CON DIODOS IDEALES)


VA(V)	VB(V)	VO(V)
0	0	0
0	VDD	VDD
VDD	0	VDD
VDD	VDD	VDD

TABLA DE VERDAD

A	B	O
0	0	0
0	1	1
1	0	1
1	1	1

LÓGICA CON DIODOS


NIVELES LÓGICOS (DIODOS TENSION UMBRAL (V_γ))




VA(V)	VB(V)	VO(V)
0	0	V_γ
0	VDD	V_γ
VDD	0	V_γ
VDD	VDD	VDD

$i_{DA} = i_{DB} \geq 0$ $i_{DA} = \frac{1}{2} \frac{V_{DD} - V_\gamma}{R}$ $v_o = V_\gamma$	$i_{DA} = \frac{V_{DD} - V_\gamma}{R} \geq 0$ $v_{DB} = V_\gamma - V_{DD} \leq 0$ $v_o = V_\gamma$	$v_{DA} = V_\gamma - V_{DD} \leq 0$ $i_{DB} = \frac{V_{DD} - V_\gamma}{R} \geq 0$ $v_o = V_\gamma$	$v_{DA} - V_\gamma \leq 0$ $v_{DB} - V_\gamma \leq 0$ $v_o = V_{DD}$



CARACTERÍSTICA DE TRANSFERENCIA (DIODOS TENSION UMBRAL (V_γ))



CALIDAD DE LA LÓGICA CON DIODOS



Margen de ruido nulo





Cuanto más grande es N, más grande es la salida, en lugar de un "cero" me da un "uno" !!!

No se regeneran los niveles

OTROS TIPOS DE DIODOS

DIODO ZENER



Modelo matemático


Si $V_Z \leq V_D$
 $I_D = I_0(e^{V_D/V_T} - 1)$

$V_T = \frac{kT}{q}$


Si $I_D \leq 0 \quad V_D = -V_Z$

Modelo circuital

Modelo con tensión umbral




DIODO EMISOR DE LUZ (LED)




- Emiten luz cuando se polarizan en directo
- Polarizado en inverso se comporta como diodo normal
- Tensión Umbral algo superior a diodo normal

FOTODIODO



- Polarizado en inverso, al iluminar la union aumenta la corriente inversa de saturación en proporción a la luz incidente.



TEMA 4: BREVE EXPLICACIÓN DE LAS TRANSPARENCIAS

Transparencia 1: Índice

Transparencia 2: Material de tipo p

Al objeto de simplificar los dibujos, en lugar de la representación del cristal de tipo p que vimos en el tema anterior y que se reproduce en la parte de arriba de la transparencia, vamos a utilizar la de la parte de abajo de la transparencia, en la que se ven un conjunto de puntos gruesos con carga negativa (que no se mueven), y un conjunto de huecos (que sí se mueven). Para entender la relación entre este nuevo dibujo y el anterior, sobre todo la aparición de las cargas fijas, basta volver al dibujo de arriba y ver el detalle de una de estas cargas negativas o "puntos gruesos". En realidad, son las impurezas aceptoras que habíamos introducido para aumentar el número de huecos, que al aceptar un electrón libre han quedado cargadas negativamente.

Transparencia 3: Material de tipo n

Igual que en la transparencia anterior, para el material de tipo n utilizaremos el dibujo de la parte de abajo de la transparencia. Hay una serie de cargas fijas (no se mueven) positivas, y muchos electrones libres. Para entender el origen de las cargas positivas fijas, basta irse a la representación anterior en la parte de arriba de la transparencia, y notar que las impurezas donadoras quedan cargadas positivamente cuando donan el electrón "sobrante" para así aumentar el número de electrones libres.

Transparencia 4: Unión pn en equilibrio

En esta transparencia se empieza a hablar de la unión pn, que es lo que da lugar a un diodo. Vamos a suponer que pudiéramos coger dos trozos de material semiconductor, uno de tipo p y otro de tipo n, y que los unimos tal como se ilustra en la parte de arriba de la transparencia. Dado que en la parte de la izquierda hay muchos huecos y en la parte de la derecha hay muchos electrones libres, la tendencia natural es que los huecos tiendan a ocupar también la parte de la derecha y los electrones la parte de la izquierda, es decir se origina una **corriente de difusión**. Este proceso continuaría y daría lugar a un cristal uniforme en concentración de huecos y electrones, si no fuera porque hay un "efecto secundario" que cancela la corriente de difusión. Este "efecto secundario" es una **corriente de arrastre** que aparece en sentido contrario a la corriente de difusión. Para entender el origen de esta corriente de arrastre recordamos el proceso de recombinación (tema 3, transparencia 3), y

observamos que cada vez que un electrón libre "se encuentra" con un hueco lo ocupa, y desaparecen tanto el electrón libre (deja de ser libre) como el hueco. Este proceso hace que en las inmediaciones de la frontera entre la parte p y la n haya muy pocos portadores de corriente, y queda una **zona** en la que sólo están las **cargas fijas**, positivas a la derecha y negativas a la izquierda. Esta situación hace que **aparezca un campo eléctrico interno** hacia la izquierda (orientado desde las cargas fijas positivas a las negativas.) Este campo es el responsable de que haya movimiento de huecos hacia la izquierda y de electrones hacia la derecha, justo al contrario que el movimiento originado por difusión. En resumen, llega un momento en el que **se alcanza un equilibrio** entre la corriente originada por difusión y la de arrastre, originada por el campo eléctrico interno.

Transparencia 5: Unión pn polarizada en inversa

Vamos a ver qué pasa si colocamos la unión en equilibrio de la transparencia anterior en un campo eléctrico creado externamente, con una fuente independiente de tensión. Si la fuente la colocamos de manera que la **caída de tensión esté entre la parte n y la parte p**, como en la transparencia, **el campo resultante** va hacia la izquierda, y por tanto se **suma al campo eléctrico interno**. Esto origina un **desequilibrio entre las corrientes de arrastre y difusión**, en concreto **favorece la corriente de arrastre**, que es la debida al campo eléctrico. En resumidas cuentas, el desequilibrio originado por el campo externo obliga a un movimiento neto de huecos hacia la izquierda y electrones hacia la derecha. Sin embargo, los electrones y huecos que se pueden mover son muy escasos en las zonas de origen, por ejemplo en la zona p hay muy pocos electrones que puedan viajar hacia la derecha. Se dice que **la corriente está formada por portadores minoritarios**, porque son minoría en sus zonas de origen, **y como son pocos la corriente es pequeña**. Estos pocos portadores minoritarios, por ejemplo los electrones en la zona p, no se originan por introducción de impurezas, sino por el proceso de generación (tema 3, transparencia3) de pares electrón-hueco, que es tanto más intenso cuanto mayor sea la temperatura (se da más energía), por eso esta corriente **depende de la temperatura**.

Transparencia 6: Unión pn polarizada en directa

Supongamos que ahora le doy la vuelta a la fuente independiente externa, de forma que la **caída de tensión se produce desde la parte p a la n**. En estas condiciones, **el campo externo** se orienta hacia la derecha, y por tanto **se contrapone al interno**. Esto origina un **desequilibrio** que favorece el paso de huecos hacia la derecha y de

electrones hacia la izquierda, es decir **se favorece la corriente de difusión** frente a la de arrastre. Como los huecos que deben moverse netamente de izquierda a derecha son mayoría en la zona de la izquierda, que es material p, habrá una gran cantidad de huecos moviéndose hacia la derecha. De igual forma, habrá una gran cantidad de electrones moviéndose hacia la izquierda. En otras palabras, **la corriente está formada por portadores mayoritarios, que son muchos, y por tanto es grande**.

Transparencia 7: Curva característica y modelos de diodo como elemento de circuito

La unión pn dotada de contactos para poder colocarla en un circuito es un **diodo**. Su comportamiento se resume en su **curva característica** de corriente I frente a tensión V que se muestra en la parte de arriba de la transparencia. Puedes comprobar que la corriente es muy pequeña en el eje negativo de V , es decir con polarización inversa (como hemos visto en la transparencia 5), y crece mucho en el eje positivo de V , es decir con polarización directa (como hemos visto en la transparencia 6). Esta curva obedece a la ecuación de la transparencia, donde I_0 es la corriente inversa de saturación, V_T es la tensión térmica, k es la constante de Boltzmann y q la carga del electrón (sin signo).

Para poder trabajar "a mano" con los circuitos con diodos, necesitamos reproducir el comportamiento de la gráfica de arriba de la transparencia con elementos que conocemos y repasamos en el tema 1, es decir necesitamos **modelar el diodo**. Este modelado puede ser más o menos preciso, según se parezca más o menos el resultado al que aparece reflejado en la curva de arriba. En la transparencia se muestran **tres modelos: ideal, con tensión umbral y linealizado**.

En el **modelo ideal** se simplifica al máximo el comportamiento del diodo, y se utiliza la característica I frente a V de la transparencia. Observa que la gráfica (tema 1, transparencia 1) es la misma que la de un **cortocircuito** en la parte positiva del eje I , es decir para $I_D \geq 0$, y coincide con la de un **circuito abierto** en la parte negativa del eje V , es decir para $V_D \leq 0$. El **modelo con tensión umbral** desplaza un poco la curva del modelo hacia la derecha, para que se parezca más a la "real" de arriba de la transparencia. El resultado se puede modelar con **una fuente independiente de tensión** para $I_D \geq 0$, y como un **circuito abierto** para $V_D \leq 0$, aunque también se puede modelar con **una fuente de tensión en serie con un diodo ideal**, tal y como se muestra a la derecha. Por último, un paso más en el sentido de acercarnos al comportamiento real es el **modelo linealizado** que consiste en modelar el diodo como aparece en la parte de abajo de la transparencia, donde el diodo se comporta como **una resistencia en serie con una fuente independiente de tensión** cuando

$I_D \geq 0$ y como un **circuito abierto** si $V_D \leq 0$, o bien **como una fuente independiente de tensión en serie con una resistencia y un diodo ideal**, como se muestra a la derecha. Al valor V_γ en esta transparencia se le llama **tensión umbral**.

Transparencia 8: Diodo como elemento de circuito: Ejemplos

En esta transparencia y las siguientes se presentan un ejemplo de análisis de circuitos con diodos. Cálculo de punto de operación

Transparencia 9: Diodo como elemento de circuito: Ejemplos

Continuación transparencia 8

Transparencia 10: Diodo como elemento de circuito: Ejemplos

Continuación transparencia 9

Transparencia 11: Diodo como elemento de circuito: Ejemplos

En esta transparencia y las siguientes se presentan un ejemplo de análisis de circuitos con diodos. Cálculo de la característica de transferencia. Rectificador de media onda.

Transparencia 12: Diodo como elemento de circuito: Ejemplos

Continuación transparencia 11

Transparencia 13: Diodo como elemento de circuito: Ejemplos

En esta transparencia se proponen algunos ejercicios

Transparencia 14: Cálculo del punto de trabajo; un algoritmo

En esta transparencia se da un método para resolver problemas con diodos. Para empezar, si tenemos diodos con tensión umbral o linealizados los sustituimos por sus equivalentes con un diodo ideal, que se muestran en la transparencia 7. Suponemos a continuación que los diodos están de un determinado estado (ON o cortocircuito u OFF o circuito abierto), y luego comprobamos que esta suposición es coherente calculando la intensidad a través de los diodos en ON y la caída de tensión si los diodos están en OFF. Como vimos en la transparencia 7, debe cumplirse que $I_D \geq 0$ para los diodos en ON y $V_D \leq 0$ para los diodos en OFF (con las referencias de signo de la transparencia 7). Si no es así, los diodos no están en la situación que hemos

supuesto, y debemos suponer otra, hasta encontrar la correcta. En esta transparencia se sugiere un procedimiento ordenado en el que se contemplan todos los casos posibles, y se comprueban uno a uno hasta dar con el correcto. A medida que se adquiere experiencia en el análisis de este tipo de circuitos, la intuición que desarrolle el alumno le podrá permitir descartar a priori algunos de los casos teóricamente posibles, y empezar analizando tan solo los caso más probables.

Transparencia 15: Cálculo del punto de trabajo: Ejemplo

En esta transparencia y las siguientes se presentan un ejemplo de análisis de circuitos con diodos, empleando el algoritmo descrito en la transparencia 14. Cálculo de punto de operación.

Transparencia 16: Cálculo del punto de trabajo: Ejemplo

Continuación transparencia 15

Transparencia 17: Cálculo del punto de trabajo: Ejemplo

Continuación transparencia 16

Transparencia 18: Cálculo de la característica de transferencia

En esta transparencia se muestra un procedimiento para resolver otro tipo de ejercicio de circuitos con diodos, que es muy interesante si se quiere saber la característica de transferencia de una puerta lógica con diodos (tema 2). Se trata de calcular alguna variable eléctrica, por ejemplo la V_o de la transparencia, para cada posible valor de otra variable eléctrica, por ejemplo V_i en la transparencia. El procedimiento se parece al de la transparencia anterior, salvo que ahora supongo que los diodos están en una situación, impongo las condiciones de esa situación, $I_D \geq 0$ para ON y $V_D \leq 0$ para OFF, y de las inecuaciones que obtengo despejo los valores de V_i para los cuales la situación de los diodos es la supuesta. A continuación calculo V_o en esa situación. Al final tengo una gráfica de V_o frente a V_i en la que habrá en general M zonas (4 zonas si tenemos 2 diodos). Puede que la salida V_o sea la misma en varias zonas, o que haya situaciones de los diodos imposibles, cosa que se detecta porque las condiciones no se cumplen para ningún valor de V_i .

Transparencia 19: Cálculo de la característica de transferencia: Ejemplo

En esta transparencia y las siguientes se presentan un ejemplo de análisis de circuitos con diodos, empleando el algoritmo descrito en la transparencia 18. Cálculo de la característica de transferencia.

Transparencia 20: Cálculo de la característica de transferencia: Ejemplo

Continuación transparencia 19.

Transparencia 21: Cálculo de la característica de transferencia: Ejemplo

Continuación transparencia 20.

Transparencia 22: Cálculo de la característica de transferencia: Ejemplo

En esta transparencia y las siguientes se presentan un ejemplo de análisis de circuitos con diodos, empleando el algoritmo descrito en la transparencia 18. Cálculo de la característica de transferencia. Rectificador de onda completa.

Transparencia 23: Cálculo de la característica de transferencia: Ejemplo

Continuación transparencia 22.

Transparencia 24: Lógica con diodos. Diodos leales

Aquí se muestran dos puertas lógicas, una AND y otra OR hechas con diodos. Si suponemos que V_{DD} es el valor del '1' lógico y 0V es el valor del '0' lógico, se puede comprobar que los circuitos de la figura realizan las operaciones lógicas.

Transparencia 25: Lógica con diodos. Diodos Tensión Umbral.

Aquí se analiza el caso de la puerta lógica AND hechas con diodos, empleando el modelo de tensión umbral. Se calculan los niveles lógicos y la característica de transferencia.

Transparencia 26: Calidad de la lógica con diodos

A partir de la característica de transferencia de la puerta AND obtenida en la transparencia anterior, gráfica del centro de la parte de arriba de la transparencia, y teniendo en cuenta que el comportamiento ideal es que se muestra a la derecha de esta gráfica, podemos ver que el resultado es pobre. Para empezar, notamos que el margen de ruido del cero es nulo. Además, esta forma de la característica tiene una consecuencia aún más grave, y que se muestra en la parte de abajo de la transparencia. Esta consecuencia es que el encadenamiento de varias puertas puede dar lugar a un valor lógico incorrecto. Dicho de otra forma, los niveles lógicos no se regeneran (transparencia 12 del tema 2). Aún así, la lógica con diodos se puede utilizar si añadimos algunos elementos, como veremos en el tema que sigue.

Transparencia 27: Otros Tipos de Diodos: Diodo Zener, Diodo LED y Fotodiodo

El **diodo Zener** es un dispositivo electrónico formado por una unión p-n, diseñada para conducir polarizada en inversa. Aprovecha el fenómeno denominado **ruptura Zener**. Para un diodo normal esta situación provoca la ruptura de la unión p-n, produciendo un fenómeno denominado **ruptura** en el que se produce una reacción en **avalancha** en la que a partir de la ruptura de algunos de los enlaces covalentes del cristal semiconductor, consecuencia de la aplicación del campo eléctrico externo intenso, se produce una generación de gran cantidad de portadores libres, que provocan a su vez la ruptura de nuevos enlaces covalente y aumento de portadores por generación de pares electrón-hueco, todo ello como reacción en cadena. Este fenómeno, perjudicial en un diodo normal, es aprovechado en el diodo Zener. En estas condiciones, el diodo es capaz de fijar la tensión en sus terminales a un valor V_Z denominado **tensión Zener** cuando la tensión V_D en sus terminales supera dicho valor y conducir en inversa una corriente importante. En la transparencia se considera el modelo de circuito más habitual para este diodo, que parte del modelo de tensión umbral para el diodo normal, y que distingue dos zonas diferentes en la zona de polarización inversa.

El **diodo emisor de luz (LED)** es un dispositivo basado en una unión pn, fabricado con un compuesto semiconductor denominado Arseniuro de Galio (AsGa) y se caracteriza por que es capaz de **emitir fotones de luz visible o infrarroja cuando conduce en polarización directa**. La intensidad de la radiación luminosa es proporcional a la intensidad de corriente eléctrica, aunque suele presentar un valor de tensión umbral superior al diodo normal. Polarizado en inversa se comporta también

como un diodo normal.

El **fotodiodo**, es un dispositivo electrónico basado en la unión p-n, y que aprovecha el siguiente fenómeno. Cuando una unión p-n polarizada en inversa se ilumina, se observa un incremento en el valor de la corriente inversa de saturación I_0 . Este aumento es proporcional a la intensidad de la luz incidente, y es consecuencia de la ruptura de enlaces covalentes y por tanto de la generación de parejas electrón - hueco, que tiene lugar por la absorción de fotones, y por tanto de su energía, por parte de los electrones que forman parte de dichos enlaces.

Tema 4: Cuestiones y Problemas

Cuestiones

- 1.- Explica brevemente los fenómenos que caracterizan a la unión P-N en equilibrio, en polarización directa y en polarización inversa.
- 2.- Cuál es el hecho fundamental que explica la gran diferencia entre el valor de la intensidad que circula por un diodo de unión P-N en polarización directa y en polarización inversa.
- 3.- Cúal es la corriente predominante en una unión P-N polarizada en directo.
- 4.- Explica brevemente los tres modelos de diodo como elemento de circuito: ideal, tensión umbral y linealizado.
- 5.- ¿Qué es un diodo LED? ¿Y un fotodiodo? Cuáles son sus principales características.
- 6.- Qué es un diodo Zener. Cuáles son sus principales características.

Problemas

1.- Determinar V_o y I_D para los circuitos de las Figuras 1(a),1(b),1(c) y 1(d). Suponer diodos con tensión umbral $V_\gamma = 0.7V$. Justificar la respuesta verificando el estado de los diodos.




Figura 1

2.- Determinar la tensión de salida v_o , en los circuitos de la Figura 2. Considerar el modelo ideal para los diodos. Justificar la respuesta verificando el estado de los diodos.




Figura 2

- 3.- En los circuitos de la Figura 2, sustituir la fuente de tensión constante V_i por una fuente variable v_i , y determinar la curva de transferencia entrada-salida, v_o frente a v_i . Considerar un modelo ideal para los diodos. Justificar la respuesta verificando el estado de los diodos en cada caso.
- 4.- Repetir el problema 2 considerando para los diodos un modelo con tensión umbral, con un valor $V_\gamma = 0,7V$.
- 5.- Repetir el problema 3 considerando para los diodos un modelo con tensión umbral, con un valor $V_\gamma = 0,7V$.
- 6.- Determinar V_o en la puerta de la Figura 3a si ambas entradas son 0V.
- 7.- Determinar V_o en la puerta de la Figura 3a si ambas entradas son 10V.
- 8.- Determinar V_o en la puerta de la Figura 3b si ambas entradas son 0V.
- 9.- Determinar V_o en la puerta de la Figura 3b si ambas entradas son 10V.




Figura 3

(suponer todos los diodos con tensión umbral $V_\gamma = 0.7V$ y justificar la respuesta verificando el estado de los diodos)

10.-Para las puertas lógicas OR y AND de las Figuras 4(a) y (b) respectivamente calcular la característica de transferencia, V_o frente a V_{in} . Considerar todos los diodos con tensión umbral $V_\gamma=0.7V$ y que $V_{DD} \geq V_{in} \geq 0V$. Determinar sus niveles lógicos y sus correspondientes márgenes de ruido.




Figura 4

11.-Supón que el terminal de salida de la puerta AND se conecta a la entrada de una puerta OR como se muestra en la Figura 5(a). La segunda entrada de la puerta OR está a 0V. Considera diodos ideales, $V=4V$, y $R=1k\Omega$. Muestra que si $A=B=4V$ para la puerta AND, la tensión de salida V_o no es 4V, como sería si los circuitos no estuvieran conectados. ¿Cuál es la razón?.

12.-Supón que el terminal de salida de la puerta OR se conecta a la entrada de una puerta AND como se muestra en la Figura 5(b). La segunda entrada de la puerta AND es 4V. Toma diodos ideales, $V=4V$, y $R=1k\Omega$. Muestra que si $A=B=0V$ para la puerta OR, la tensión de salida V_o no es 0V, como sería si los circuitos no estuvieran conectados. ¿Cuál es la razón?.




Figura 5

Soluciones:



NOTA: Estas soluciones se dan con el propósito de que el alumno pueda comprobar sus propios resultados, y son suficientes para que verifique por si mismo que cada problema se ha resuelto correctamente. Así, en muchos casos aquí sólo se proporcionan los valores de las variables que permiten calcular las demás incógnitas que pide el problema. Salvo en aquellas situaciones en las que la referencia se indica en el enunciado del problema, dichas soluciones se han dado sin signos, en valor absoluto. Esto es debido a que los signos están ligados a

referencias que tiene que fijar la persona que resuelve el problema. Una solución completa ha de incluir los signos (y así se exige en los exámenes) con sus referencias asociadas.

1.- a) $I_D=1.93mA$, $V_o=-7.3V$; b) $I_D=0mA$, $V_o=-20V$; c) $I_D=1.9mA$, $V_o=10.6V$; d) $I_D=0A$, $V_o=0V$.



2.- a) $V_o=3V$; b) $V_o=1V$.

3.-



4.- a) $V_o=2.77V$; b) $V_o=1V$.

5.-





6.- $V_o=0V$.

7.- $V_o=9.3V$.

8.- $V_o=0.7V$.

9.- $V_o=10V$.

10.-



11.- $V_o=2V$.

12.- $V_o=2V$.

TEMA 5: EL TRANSISTOR BIPOLAR

5.1. Estructura física.

5.2. Regiones de operación.

- 5.2.1. Región activa directa.
- 5.2.2. Región de saturación.
- 5.2.3. Región de corte.
- 5.2.4. Región activa inversa.


5.3. El transistor bipolar como elemento de circuito:

- 5.3.1. Variables de Circuito y configuraciones básicas: emisor común, base común y colector común.
- 5.3.2. Configuración emisor común: Curvas características: condiciones en las regiones de trabajo. Modelos básicos.
- 5.3.3. Circuitos con transistores: Cálculo del punto de trabajo.
- 5.3.4. Circuitos con transistores: Cálculo de la característica de transferencia.

5.4. Familias lógicas bipolares.

- 5.4.1. Familia RTL.
- 5.4.2. Familia DTL.
- 5.4.3. Familia TTL.


ESTRUCTURA FÍSICA



EL ÁREA DE CONTACTO BASE-EMISOR ES MENOR QUE EL ÁREA DE CONTACTO BASE-COLECTOR:

 EL EMISOR INYECTA PORTADORES QUE RECOGE EL COLECTOR



LA BASE ES ESTRECHA:

 MUCHOS PORTADORES "SOBREVIVEN" A LA RECOMBINACIÓN


EL EMISOR ESTÁ MÁS DOPADO QUE EL COLECTOR Y LA BASE:

 ES EL QUE INYECTA PORTADORES

REGIONES DE OPERACIÓN



REGIÓN ACTIVA




EL EMISOR INYECTA PORTADORES QUE RECOGE EL COLECTOR
MUCHOS PORTADORES "SOBREVIVEN" A LA RECOMBINACIÓN

$$I_C = \alpha I_E, \quad \alpha \approx 1$$




$$I_B \propto e^{V_{BE}/V_T}$$

$$I_E \propto e^{V_{BE}/V_T}$$



$$I_E \propto I_B \implies I_C \propto I_B$$



EL EMISOR ESTÁ MUCHO MÁS DOPADO QUE LA BASE:
I_E ES MUCHO MÁS GRANDE QUE I_B, ES DECIR beta ES GRANDE



TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO



Elemento de tres terminales: seis variables de circuito

$$I_B, I_C, I_E \quad V_B, V_C, V_E \text{ o bien } V_{BC}, V_{EC}, V_{EB} \text{ (PNP)}$$

$$V_{BE}, V_{CE}, V_{CB} \text{ (NPN)}$$

sólo cuatro variables son independientes:

$$\text{LKI: } I_B + I_C + I_E = 0$$


$$\text{LKV: } V_B + V_C + V_E = 0$$

$$\text{LKV: } V_{BC} - V_{EC} + V_{EB} = 0 \text{ (PNP)}$$

$$\text{LKV: } V_{BE} - V_{CE} + V_{CB} = 0 \text{ (NPN)}$$



Tres configuraciones:



TRANSISTOR BIPOLAR EN EMISOR COMÚN
CURVAS CARACTERÍSTICAS
CONDICIONES EN LAS REGIONES DE TRABAJO









TABLA RESUMEN DE MODELOS Y CONDICIONES



NPN	PNP
REGIÓN DE CORTE	
REGIÓN ACTIVA	
REGIÓN DE SATURACIÓN	
REGIÓN ACTIVA INVERSA	

TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO

Ejemplos: En este circuito, determinar el valor de las variables de emisor común que determinan el punto de trabajo del transistor.





Ej: Verificar que la curva v_o-v_i en este circuito es la siguiente




$$V_A = \frac{R_{BB}}{\beta R_C} (V_{DD} - V_{CESAT}) + V_{BEON}$$

TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO

CÁLCULO DEL PUNTO DE TRABAJO: UN ALGORITMO



TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO CÁLCULO DE CARACTERÍSTICA DE TRANSFERENCIA:





1. Se consideran todas las situaciones posibles, que son $M = 3^N$, es decir si $N = 1$, $M = 3$, en concreto:
 i=1: Q1 CORTE
 i=2: Q1 ACTIVA
 i=3: Q1 SATURACIÓN
 inicializo la variable $i = 0$

2. Tomo el caso $i = i+1$ y sustituyo los transistores por los modelos


3. Para todos los transistores impongo las condiciones bajo las cuales los modelos valen.

4. De las condiciones anteriores obtengo las condiciones sobre V_i :


$$\left. \begin{array}{l} V_{BE} \leq V_{BEon} \\ I_B \geq 0 \\ \beta I_B \geq I_C \\ V_{CE} \geq V_{CEsat} \end{array} \right\} \rightarrow a \leq V_i \leq b$$


FAMILIAS LÓGICAS BIPOLARES: RTL

Inversor RTL



Puerta básica: NOR




Calidad:

- ◆ Fan-out: 5 puertas
- ◆ Margen de ruido: 0.13V (con las cinco puertas conectadas)
- ◆ Retraso: 12ns
- ◆ Consumo: 11mW

☞ POBRES FAN-OUT Y MARGEN DE RUIDO


FAMILIAS LÓGICAS BIPOLARES: DTL

Inversor DTL



mejora el fan-out

Puerta básica: NAND



Calidad:


- ◆ Fan-out: 8 puertas
- ◆ Margen de ruido: 1V (con las cinco puertas conectadas)
- ◆ Retraso: 30ns
- ◆ Consumo: 13mW

☞ MEJORES FAN-OUT Y MARGEN DE RUIDO QUE RTL

☞ PEOR RETRASO QUE RTL

FAMILIAS LÓGICAS BIPOLARES: TTL


☞ DESARROLLADAS PARA MEJORAR EL RETRASO DE LA DTL SIN EMPEORAR LO DEMÁS



TTL	7400	74S00	74LS00	74AS00	74ALS00
Fan-out	10	10	10	10	10
$V_{IL}-V_{OL}$ (peor caso)	0.8-0.4V	0.8-0.5V	0.8-0.5V	0.8-0.5V	0.8-0.5V
$V_{OH}-V_{IH}$ (peor caso)	2.4-2V	2.7-2V	2.7-2V	2.7-2V	2.7-2V
Retraso	10ns	3ns	10ns	1.5ns	4ns
Consumo	10 mW	19 mW	2 mW	20 mW	1 mW

FAMILIAS LÓGICAS BIPOLARES: Ejemplos

Ej: En las puerta lógicas de la figura, verificar la tabla que recoge los valores de V_o para las diferentes combinaciones de las entradas. ¿De qué puerta lógica se trata? Calcular el consumo en cada caso.






$V_{I1}(V)$	$V_{I2}(V)$	$V_O(V)$	$P(mW)$
0	0	5	4,3
0	5	5	4,3
5	0	5	4,3
5	5	0,2	5,875

$V_{DD} = 5V$
 $R_A = R_C = 5K\Omega$
 $R_B = 15K\Omega$
 $V_{BEON} = V_\gamma = 0.7 \text{ volt.}$
 $V_{BEON} = V_{BEact} = V_{BEsat}$
 $V_{CESAT} = 0.2 \text{ volt.}$
 $\beta = 100$



$V_{I1}(V)$	$V_{I2}(V)$	$V_O(V)$	$P(mW)$
0	0	5	4,3
0	5	5	4,3
5	0	5	4,3
5	5	0,2	8,4

Ej: Para las puerta lógicas de la figura, verificar su curva característica. Determinar sus niveles lógicos y sus margen de ruido





FAMILIAS LÓGICAS BIPOLARES: Ejemplos


Ej: En las puerta lógicas de la figura, comprobar como influye su interconexión sobre los niveles lógicos. ¿Calcular el máximo número de puerta lógicas que pueden ser conectadas a la salida de una dada, sin que estos se degraden?



DOS CASOS




CASO (A)




FAMILIAS LÓGICAS BIPOLARES: Ejemplos

17/26

Ej: (Continuación)



CASO (B) 0 1 0



Sin conexión

$$V_x = V_{DD} > V_{IH}$$

Con conexión

$$V_x = \frac{(V_{DD} - V_{BEON}) R_{BB}}{R_{BB} + R_C} + V_{BEON} < V_{DD}$$


Hay degradación del uno lógico

Siempre que $V_x > V_{IH}$ todo irá bien

$$\frac{(V_{DD} - V_{BEON}) R_{BB}}{R_{BB} + R_C} + V_{BEON} > V_{IH}$$

¿Cuál es el máximo nº de puertas que se pueden conectar?

$$\frac{R_C}{R_{BB}} < \frac{V_{DD} - V_{IH}}{V_{IH} - V_{BEON}}$$



$$R_{Beq} = \frac{R_{BB}}{n}$$



$$V_x = \frac{(V_{DD} - V_{BEON}) R_{Beq}}{R_{Beq} + R_C} + V_{BEON}$$

$$n < \frac{V_{DD} - V_{IH}}{V_{IH} - V_{BEON}} \frac{R_{BB}}{R_C}$$

FAMILIAS LÓGICAS BIPOLARES: Ejemplos

18/26


Ej: En las puertas lógicas de la figura, comprobar como influye su interconexión sobre los niveles lógicos. ¿Calcular el máximo número de puertas lógicas que pueden ser conectadas a la salida de una dada, sin que estos se degraden?




DOS CASOS

(A) 0 1 0

(B) 1 0 1



CASO (A)




No hay degradación del uno lógico

$$V_x = V_{DD}$$


No importa cuantas

puertas se conecten

Ej: (Continuación)




CASO (B)



¿Cuál es el máximo nº de puertas

que se pueden conectar?



TEMA 5: BREVE EXPLICACIÓN DE LAS TRANSPARENCIAS

Transparencia 1: Índice

Transparencia 2: Estructura física del transistor bipolar de unión.

Un transistor de unión bipolar (BJT) consiste en un cristal semiconductor en el que se distinguen tres zonas diferentes: dos de tipo p separadas por una de tipo n (**transistor pnp**) o dos de tipo n separadas por una de tipo p (**transistor npn**). Por tanto existen dos tipos de transistores bipolares, aunque su funcionamiento es similar, y su símbolo y estructura se muestra en la transparencia.

Observa que cada una de las tres zonas se conecta al exterior por medio de un terminal (un cable), por lo tanto es un **dispositivo de tres terminales**, que se llaman: **emisor (E)**, **base (B)** y **colector (C)**.

La estructura física real del transistor se parece a la del centro de la parte de arriba de la transparencia. Tiene algunas características que son importantes para explicar el funcionamiento del transistor:

1.- Las zonas de emisor y colector no son iguales, **el área de contacto de colector con la base es mucho mayor que la del emisor con la base**. Esto es así porque la función del emisor es inyectar (emitir) portadores de corriente, electrones o huecos, que el colector tiene que recolectar.

2.- La **anchura de la base es muy pequeña**. Esto hace que muchos portadores de corriente puedan pasar del emisor al colector a través de la base sin recombinarse en la misma. Por ejemplo, si en un transistor pnp un hueco viaja desde el emisor al colector y se "encuentra" con un electrón en la base (que es de tipo n y por tanto tiene muchos electrones libres), se recombina y desaparece. Sin embargo, como la base es muy estrecha, lo más seguro es que le dé tiempo a atravesarla sin desaparecer.

3.- El **emisor está más dopado** que la base, y también que el colector.

Transparencia 3: Regiones de operación.

Se distinguen **cuatro zonas de trabajo** o **regiones de operación**, según estén inversa o directamente polarizadas las dos uniones pn existentes en el transistor: la unión pn B-E (base-emisor) y la unión pn B-C (base-colector). Estas zonas son:

- 1.- **Activa directa:** Unión B-E en directa y unión B-C polarizada en inversa.
- 2.- **Corte:** ambas uniones inversamente polarizadas.
- 3.- **Saturación:** ambas uniones directamente polarizadas.
- 4.- **Activa inversa:** Unión B-E inversamente polarizada y unión B-C directamente polarizada.

Transparencia 4: Región Activa.

Aunque la unión B-C esté inversamente polarizada, no se modela con un circuito abierto (transparencia 7, tema4), como se indica arriba de la transparencia. La razón es que muchos portadores de corriente se difunden a través de la base hasta alcanzar el colector. Hay que tener en cuenta que el emisor emite muchos portadores porque está muy dopado, y casi todos "sobreviven" a la recombinación en la base porque ésta es muy estrecha. Además, los portadores que sobreviven quedan atrapados por el campo eléctrico creado en la unión base-colector. El resultado es que las corrientes de emisor y colector son muy parecidas, se escribe $I_C = \alpha I_E$ con $\alpha \approx 1$.

Por otra parte, como las corrientes de base y de emisor son básicamente corrientes a través de una unión p-n se pueden escribir como (transparencia 7, tema 4) $I_B \approx I_{B0} e^{V_{BE}/V_T}$ y $I_E \approx I_{E0} e^{V_{BE}/V_T}$, es decir son proporcionales entre sí ($I_E \propto I_B$). Como I_C e I_E también son proporcionales, la conclusión es que I_C e I_B son proporcionales, y se puede escribir $I_C = \beta I_B$, siendo β la constante de proporcionalidad. Por lo tanto, como conclusión tenemos que en lugar de $I_C = 0$ en el colector tenemos $I_C = \beta I_B$, que se modela con una fuente de intensidad controlada por intensidad, y el modelo completo que podemos utilizar está en la parte de abajo de la transparencia, o bien su equivalente de la derecha, que es el más usual.

Para terminar, el hecho de que el emisor esté mucho más dopado que la base, es decir tenga muchos más portadores de corriente, hace que $I_E \gg I_B$, y como $I_C \approx I_E$ debe ser $I_C \gg I_B$, es decir β en $I_C = \beta I_B$ suele ser grande. Este es el principio que permite construir amplificadores, es decir circuitos que toman una señal pequeña (por ejemplo I_B) y devuelven la misma señal multiplicada por un factor grande (por ejemplo $I_C = \beta I_B$).

Transparencia 5: Regiones de saturación, de corte y activa inversa.

En la **región de saturación** tenemos las dos uniones p-n directamente polarizadas, es decir se comportan como dos diodos en ON, y si las modelamos con una tensión umbral cada una (transparencia 7, tema 4, modelo de diodo con tensión umbral), tenemos el modelo de la parte de la derecha, y su equivalente de abajo.

En la **región de corte** tenemos a las dos uniones p-n inversamente polarizadas, y, como hacíamos con el diodo, las podemos modelar con un circuito abierto.

Finalmente, la **zona activa inversa** se puede entender exactamente igual que la zona activa directa, pero el colector y el emisor cambian sus papeles, el colector emite portadores y el emisor los recolecta. La consecuencia principal es que, dado que el colector está poco dopado comparado con el emisor, la corriente resultante va a ser menor que en la región activa directa, o dicho de otro modo $\beta_{inv} \ll \beta$.

Transparencia 6: El transistor bipolar como elemento de circuito

El transistor bipolar, como elemento de circuito, es **un elemento de tres terminales**. En esta transparencia se destacan las principales **variables de circuito** que se emplean para caracterizar su comportamiento. Estas variables son en general **seis**; las tres intensidades de corriente y las tres tensiones en cada uno de sus terminales. También es posible, como alternativa a las variables de tensión en los terminales, escoger la diferencia de potencial en sus terminales dos a dos. Ambos conjuntos se ilustran en la parte superior de la transparencia para los dos tipos de transistores bipolares posibles (pnp y npn).

Ahora bien, de estos conjuntos de variables, **sólo cuatro de ellas** (dos intensidades y dos tensiones) **son independientes**, dado que las leyes de Kirchhoff imponen dos condiciones de ligadura entre dichas variables.

Se tienen pues tres posibilidades para escoger dichas variables independientes. Esto da lugar a **tres** posibles **configuraciones** para el transistor bipolar, (ya sea pnp o npn), según se muestra en la parte inferior de la transparencia (sólo para transistor npn): Configuración en **emisor común**, donde se elige el terminal de emisor como referencia de tensiones. Configuración en **base común**, donde es el terminal de base el escogido como referencia y configuración en **colector común** donde hace lo propio el terminal de colector. Todas ellas son empleadas en circuitos electrónicos, aunque en este curso prestaremos más atención a la configuración en emisor común.

Transparencia 7: Transistor bipolar en emisor común: Curvas características y condiciones en las regiones de trabajo.

En esta transparencia se ilustra como se obtiene un modelo sencillo de transistor bipolar, útil para poder resolver problemas de circuitos en los que intervenga este dispositivo. En transparencias anteriores se ha avanzado algo a cerca del modelado del transistor; sin embargo, allí no se han precisado cuales son las condiciones de validez del modelo. Al igual que hemos hecho en el tema anterior con los diodos, tenemos que saber cuándo los modelos son válidos, es decir tenemos que encontrar unas condiciones en las regiones de operación que me permitan saber si efectivamente estoy en ella, y si puedo por tanto utilizar su modelo. En esta transparencia se parte de las curvas características del transistor bipolar en configuración de emisor común y se modelan gráficamente, linealmente a tramos. De la interpretación de este modelo gráfico surge el modelo analítico en cada región de funcionamiento, que será empleado en el análisis de circuitos.

Supongamos que cojo un transistor bipolar en el laboratorio y obtengo las curvas que se muestran en la transparencia. En la parte de arriba se puede ver la curva de

la intensidad de base para distintos valores de V_{BE} . Puedes comprobar que esta curva es muy similar a la del diodo (transparencia 7, tema 4), y podemos modelarla como hacíamos con el diodo. Es decir, si está en OFF lo modelo como un circuito abierto y debe ser $V_{BE} \leq V_{BEon}$, que es donde la intensidad I_B vale cero. Como esta intensidad vale cero en la zona de corte, *podemos tomar la condición $V_{BE} \leq V_{BEon}$ para comprobar si realmente estamos en corte.*

Supongamos que $I_B \geq 0$, no estoy en corte y tengo que decidir si estoy en activa directa o en saturación (vamos a suponer que nunca estamos en zona activa inversa). De las curvas de la parte de abajo de la transparencia *podemos deducir que $I_C = \beta I_B$ si $V_{CE} \geq V_{CEsat}$, siendo $\beta = 100$, es decir estaremos en la región activa.*

Por otra parte, en la zona no sombreada de la gráfica se observa que $I_C \leq \beta I_B$ (toma por ejemplo la curva de arriba, con $I_B = 0.4mA$, y observa que en la zona no sombreada la curva baja y es menor que $I_C = \beta I_B = 40mA$). Además, aquí $V_{CE} \approx V_{CEsat}$, que es lo que ocurre en saturación (mira la transparencia anterior, donde hay una fuente de tensión independiente entre el colector y el emisor en el modelo equivalente en saturación). Por lo tanto, *podemos concluir que si $I_C \leq \beta I_B$ estamos en la región de saturación y es válido el modelo.*

Transparencia 8: Transistor bipolar en emisor común: Tabla resumen de modelos y condiciones.

En esta transparencia se resumen los modelos y las condiciones para las distintas regiones de operación de los transistores bipolares npn y pnp, en configuración de emisor común.

Transparencia 9: El transistor bipolar como elemento de circuito: Ejemplos.

Esta transparencia propone dos ejemplos sencillos de cálculo de punto de operación, y cálculo de curva de transferencia, que han sido completados en clase.

Transparencia 10: El transistor bipolar como elemento de circuito: Cálculo del punto de trabajo

Esta transparencia muestra el algoritmo en la transparencia 14 del tema 4 particularizado para los transistores bipolares. Como es básicamente el mismo algoritmo, se omite aquí su explicación.

Transparencia 11: El transistor bipolar como elemento de circuito: Cálculo de la característica de transferencia

Esta transparencia muestra el algoritmo en la transparencia 18 del tema 4 particularizado para los transistores bipolares. Como es básicamente el mismo algoritmo, se omite aquí su explicación.

Transparencia 12: Familias lógicas bipolares; RTL.

En esta transparencia se muestra una primera familia de **puertas lógicas hecha con transistores bipolares y resistencias**, la RTL. Puedes ver el inversor y la puerta lógica básica, que es una NOR. Recuerda que a partir de puertas NOR se puede construir cualquier circuito combinacional. Puedes ver en la transparencia la característica de transferencia, y abajo una serie de valores ejemplo que ilustran la calidad de las puertas que se consiguen con esta familia.

Estas puertas regeneran los niveles (no como los diodos - transparencia 26 del tema 4), y tienen datos de retraso y consumo relativamente buenos.

El problema fundamental es que el fan-out es pequeño (ver transparencia 13 del tema 2), **y el margen de ruido también** (el que se da de 0.13V es el peor caso, con 5 puertas conectadas a la salida).

Los esfuerzos para mejorar estos datos dan lugar a la familia DTL, que se explica en la siguiente transparencia.

Transparencia 13: Familias lógicas bipolares; DTL.

La familia DTL se construye con **diodos y transistores**, además de **resistencias**. Estas puertas **tratan de mejorar los datos de margen de ruido y fan-out** de las puertas RTL.

En la transparencia puedes ver que hay una versión más básica que sólo tiene un transistor, y otra (inversor de abajo) que tiene dos transistores. Esta última tiene mejor fan-out. La puerta básica de la familia es la NAND, con la que se puede construir cualquier circuito combinacional. En la transparencia puedes ver la característica de transferencia y algunos datos para evaluar la calidad de las puertas de esta familia.

Su principal **inconveniente es que son lentas**, tienen un retraso bastante grande, razón por la cual se trabajó para conseguir la familia TTL, que vemos en la siguiente transparencia.

Transparencia 14: Familias lógicas bipolares: TTL.

Como se ha dicho ya, **esta familia se diseña para conseguir un menor retraso, y al mismo tiempo preservar o mejorar el resto de los parámetros de calidad que da la familia DTL** de la transparencia anterior.

Existen muchas versiones de esta familia, que también tiene como puerta básica la NAND, ya que en realidad es una evolución de la familia DTL. En la transparencia se muestran los esquemas de dos puertas, una estándar, la 7400, y una de bajo consumo con transistores Schottky (una variante del transistor bipolar), la 74LS00. En la parte de abajo de la transparencia puedes ver una tabla con los datos de varias familias lógicas TTL comerciales.

Transparencia 15: Familias lógicas bipolares: Ejemplos

Esta transparencia propone dos ejemplos de cálculo de los niveles lógicos, consumo estático de potencia, característica de transferencia y márgenes de ruido de de puertas lógicas DTL, en concreto puertas NAND. Por lo que respecta a los niveles lógicos, se obtiene que en ambas puertas son idénticos, aunque el consumo es mayor en el segundo ejemplo, - arriba a la derecha en la transparencia - para el caso en que ambas entradas están a nivel alto. Por lo que respecta a la curva característica y a los márgenes de ruido la diferencia resulta mucho más apreciable. En el primero de los casos, - abajo a la izquierda - la curva característica es tal que se tiene un margen de ruido para el cero negativo. Esta situación se mejora para el segundo caso - abajo a la derecha -, donde la curva característica se asemeja más a la curva ideal, aunque el margen de ruido del cero resulta pequeño. Una ulterior mejora para este tipo de puertas se consigue añadiendo algún diodo más en serie con el diodo D_B . (Ver transparencia 13 y problema 6 de la quinta relación).

Transparencia 16: Familias lógicas bipolares: Ejemplos

Esta transparencia y la siguiente se ilustra de forma cuantitativa y mediante un ejemplo qué ocurre cuando se interconectan dos puertas lógicas RTL, en particular dos inversores de esta familia.

Se presentan dos situaciones:

- Caso A propagación de un cero lógico, y
- caso B propagación de un uno lógico.

En la parte inferior de esta transparencia se analiza el primero de los casos y se concluye que no hay degradación del cero lógico.

Transparencia 17: Familias lógicas bipolares: Ejemplos

Esta transparencia es continuación de la anterior. En ella se analiza en primer lugar el caso B y se concluye que hay degradación del uno lógico siempre que no se cumpla la condición que aquí se establece.

En la parte inferior de la transparencia se responde a la pregunta de cuál es el máximo número (n) de puertas lógicas de esta familia que pueden ser conectadas a la salida de una dada, sin que se degrade el uno lógico. En base a la anterior condición se obtiene una expresión para n.

Transparencia 18: Familias lógicas bipolares: Ejemplos

Esta transparencia y la siguiente se ilustra de forma cuantitativa y mediante un ejemplo qué ocurre cuando se interconectan dos puertas lógicas DTL, en particular dos inversores de esta familia.

Se presentan dos situaciones:

- Caso A propagación de un uno lógico, y
- caso B propagación de un cero lógico.

En la parte inferior de esta transparencia se analiza el primero de los casos y se concluye que no hay degradación del uno lógico.

Transparencia 19: Familias lógicas bipolares: Ejemplos

Esta transparencia es continuación de la anterior. En ella se analiza en primer lugar el caso B y se concluye que hay degradación del cero lógico siempre que no se cumpla la condición que aquí se establece.

En la parte inferior de la transparencia se responde a la pregunta de cuál es el máximo número (n) de puertas lógicas de esta familia que pueden ser conectadas a la salida de una dada, sin que se degrade el cero lógico. En base a la anterior condición se obtiene una expresión para n.


Tema 5: Cuestiones y Problemas

Cuestiones


- 1.- Explica brevemente la estructura física de un transistor bipolar pnp, y de un transistor npn.
- 2.- Describe brevemente las regiones de funcionamiento de un transistor bipolar (pnp o npn). Explica como funciona el transistor en cada una de ellas.
- 3.- ¿Cuáles son las variables que definen el punto de operación de un transistor bipolar como elemento de circuito en configuración de emisor común. Caracteriza en función de ellas sus diferentes zonas de operación.
- 4.- Dibuja el esquema del inversor y la puerta NOR de la familia RTL y describe brevemente su funcionamiento, en términos de las zonas de operación de los transistores bipolares que los constituye. Indicar cuáles resultan ser sus características más débiles.
- 5.- ¿Qué característica de las puertas lógicas supone una mejora en la familia DTL respecto de la familia RTL, y cuál es su principal inconveniente?
- 6.- ¿Cuál es la principal mejora en cuanto a características de las familias lógicas que introduce la familia TTL respecto a la DTL?

Problemas

- 1.- Calcular las intensidades en las ramas y las tensiones en los terminales de los transistores en los circuitos de la Figura 1.



- 2.- En el circuito de la Figura 2, encontrar la condición que ha de cumplir R_a para que:
 - a) El transistor Q esté en corte.
 - b) El transistor Q trabaje en su región de saturación.
 - c) El transistor Q trabaje en su región activa.



$V_{BEON} = 0.7 \text{ volt.}$
 $V_{CESAT} = 0.2 \text{ volt.}$
 $\beta = 10$

Figura 2

- 3.- Para las puertas RTL de la Figura 3(a) y (b). Calcular el consumo en cada una de las combinaciones de las entradas posibles (suponer que no hay ninguna puerta conectada a la salida). Repite los cálculos tomando $R_c=3k\Omega$ y compara con el resultado anterior. Haz lo mismo con $V_{cc}=3V$. Responde ahora cómo cambia el consumo con el cambio del valor de la resistencia R_c , y el de la tensión de alimentación.
- 4.- Para el inversor de la Figura 3(b). Obtener la característica de transferencia (v_o en función de v_i). Calcular también los márgenes de ruido.




Figura 3a




Figura 3b

$\beta=50$
 $V_{BEact}=V_{BEon}=0.7V$
 $V_{BEsat}=0.7V$
 $V_{CESat}=0.2V$

- 5.- Verifica que una puerta OR con diodos conectada a un inversor RTL, tal y como se muestra en la Figura 4, se comporta como una puerta NOR, es decir: Comprueba que el circuito de la Figura 4 es una puerta NOR.




Figura 4

$\beta=50$
 $V_{BEact}=V_{BEon}=0.7V$
 $V_{BEsat}=0.7V$
 $V_{CESat}=0.2V$
 $V_{\gamma}=0.7V$

6.-Calcular los márgenes de ruido para las tres puertas lógicas de la Figura 5. ¿En qué influye el número de diodos (D_1, D_2, D_3)? Considerar diodos con tensión umbral $V_\gamma=0.7V$.




Figura 5

7.-Dados los inversores DTL y RTL de la Figura:





Figura 6a




Figura 6b




Figura 6c




Figura 6d

- Calcula V_{01}, V_{02} y V_{03} en el circuito de la Figura 6a. Compara con la situación que se da cuando se conectan en cadena puertas básicas con diodos, como las vistas en el tema anterior.
- Calcula V_{01}, V_{02} y V_{03} en el circuito de la Figura 6b. Compara con la situación que se da cuando se conectan en cadena puertas básicas con diodos, como las vistas en el tema anterior.

- En la Figura 6c, supón que hay 2 puertas conectadas a la primera, y comprueba que cuando la entrada de la primera puerta es '1' (5V), y por tanto la de las otras es '0', es $\beta I_B \gg I_C$ en Q_0 de la primera puerta (debe estar en saturación). ¿Se cumple la condición si hay 40 puertas conectadas a la primera?
- Sabiendo que $V_{IH}=0.83V$, calcula el margen de ruido del uno lógico en el circuito de la Figura 6d para 2 y 5 puertas conectadas a la salida. ¿Cuál es el margen de ruido del uno lógico si hay 60 puertas conectadas a la primera? ¿Es posible esa situación? Considerar diodos con tensión umbral $V_\gamma=0.7V$.


SOLUCIONES:

- $I_B=0.0215mA, I_C=2.15mA, I_E=2.17mA, V_B=0.7V, V_C=3.55V, V_E=0V;$
 - $I_B=0.0107mA, I_C=1.07mA, I_E=1.08mA, V_B=2.86V, V_C=6.79V, V_E=2.16V;$
 - $I_B=I_C=I_E=0, V_B=1.5V, V_C=10V, V_E$ indeterminada.
- $R_a \leq 8.75K\Omega$
 - $R_a \geq 21.87k\Omega$
 - $8.75K\Omega \leq R_a \leq 21.87k\Omega$
- $P_{00}=0W, P_{01}=P_{10}=P_{11}=4mW.$
Si $R_c=3k\Omega, P_{00}=0W, P_{01}=P_{10}=P_{11}=8mW.$
Si $V_{cc}=3V, P_{00}=0W, P_{01}=P_{10}=P_{11}=1.4mW.$
 - $P_0=0W, P_1=4mW.$
Si $R_c=3k\Omega, P_0=0W, P_1=8mW.$
Si $V_{cc}=3V, P_0=0W, P_1=1.4mW.$
- $V_{OH}=5V, V_{OL}=0.2V, V_{IL}=0.7V, V_{IH}=0.94V, NM1=4.06V, NM0=0.5V.$
- Para $V_A=0V, V_B=0V, V_o=5V,$
Para $V_A=0V, V_B=5V, V_o=0.2V,$
Para $V_A=5V, V_B=0V, V_o=0.2V,$
Para $V_A=5V, V_B=5V, V_o=0.2V.$
- $NM1=4.2V, NM0=0.4V;$
 - $NM1=3.5V, NM0=1.1V;$
 - $NM1=2.8V, NM0=1.8V.$
- Para $V_{in}=5V, V_{o1}=0.2V, V_{o2}=5V, V_{o3}=0.2V.$
Para $V_{in}=0.2V, V_{o1}=5V, V_{o2}=0.2V, V_{o3}=5V.$
Los niveles no se degeneran como ocurría con las puertas básicas con diodos.
 - Para $V_{in}=5V, V_{o1}=0.2V, V_{o2}=3.39V, V_{o3}=0.2V.$
Para $V_{in}=0.2V, V_{o1}=3.39V, V_{o2}=0.2V, V_{o3}=3.39V.$
Los niveles no se degeneran como ocurría con las puertas básicas con diodos.
 - (c) $\beta I_B = 51mA, I_C = 3.52mA$ para dos puertas a la salida y $I_C = 55.2mA$ para 40 puertas, luego en este caso no se cumple $\beta I_B \geq I_C,$ el transistor de salida

de la primera puerta no está en saturación y no garantizamos que a la salida haya un '0' (V_{CEsat}).

7.- (d) NM1=1.82V con dos puertas a la salida, NM1=0.94V con 5 puertas a la salida, NM1= -0.01V con 60 puertas a la salida, el margen de ruido es negativo y por tanto no hay ningún valor que se pueda reconocer como '1', por lo que la puerta no funciona.

FORMULARIO:



TEMA 6: EL TRANSISTOR MOS

6.1. Estructura física.

- 6.1.1. Estructura Metal Oxido Semiconductor (MOS)
- 6.1.2. El transistor MOS de enriquecimiento. Transistor de canal N y de canal P
- 6.1.3. El transistor MOS de empobrecimiento. Transistor de canal N y de canal P.

6.2. Regiones de operación.

- 6.2.1. Región de corte.
- 6.2.2. Región lineal u óhmica.
- 6.2.3. Región saturación.




6.3. El transistor MOS como elemento de circuito:

- 6.3.1. Variables de circuito y configuraciones básicas: drenador común, fuente común y puerta común.
- 6.3.2. Curvas características: condiciones en las regiones de trabajo y modelos básicos.
- 6.3.3. Circuitos con transistores: Cálculo del punto de trabajo.

6.4. Familias lógicas MOS.

- 6.4.1. Familia NMOS: Puertas Lógicas y Funciones Booleanas
- 6.4.2. Familia CMOS: Puertas Lógicas y Funciones Booleanas


ESTRUCTURA METAL-ÓXIDO-SEMICONDUCTOR




EL TRANSISTOR MOS DE ENRIQUECIMIENTO

3/34

TRANSISTOR MOS de canal n: NMOS




Símbolos del elemento de circuito




EL TRANSISTOR MOS DE EMPOBRECIMIENTO

4/34


TRANSISTOR MOS de canal n: NMOS




Símbolos del elemento de circuito




TRANSISTOR MOS de canal p: PMOS




Símbolos del elemento de circuito



TRANSISTOR MOS de canal p: PMOS



Símbolos del elemento de circuito




EL TRANSISTOR MOS DE ENRIQUECIMIENTO: REGIONES DE OPERACIÓN

5/34


ZONA DE CORTE

Para que el transistor conduzca hacemos $V_{GS} \geq V_T$




Tensión Umbral

Aparece un canal rico en electrones (tipo n)



Pero si $V_{GS} \leq V_T$ no hay canal. $I_D = 0$, y estamos en CORTE



EL TRANSISTOR MOS DE ENRIQUECIMIENTO: REGIONES DE OPERACIÓN

6/34

ZONA LINEAL U ÓHMICA

El transistor conduce $V_{GS} \geq V_T$

V_{DS} POSITIVA Y PEQUEÑA


$$V_{GD} = V_{GS} - V_{DS}$$

V_{DS} PEQUEÑA


$$V_{GD} \approx V_{GS}$$

CAMPO ELÉCTRICO UNIFORME

Aparece un canal n uniforme



La anchura del canal depende de V_{GS}



Corriente de arrastre a través de un conductor cuya sección y conductividad (resistencia) se controla con V_{GS}

EL TRANSISTOR MOS DE ENRIQUECIMIENTO: REGIONES DE OPERACIÓN

7/34

ZONA DE SATURACIÓN

El transistor conduce $V_{GS} \geq V_T$

V_{DS} POSITIVA Y GRANDE



$$V_{GD} = V_{GS} - V_{DS}$$

V_{DS} GRANDE

$$V_{GD} < V_{GS}$$

CAMPO ELÉCTRICO **NO** UNIFORME

Se tiene un canal n no uniforme





$$V_{GD} = V_T$$

$$V_{GD} = V_{GS} - V_{DS} \implies V_{DS} = V_{GS} - V_T$$

Corriente de difusión que no depende de V_{DS}

TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO

8/34




Elemento de tres terminales: seis variables de circuito


I_G, I_D, I_S V_G, V_D, V_S o bien V_{GS}, V_{DS}, V_{DG} (NMOS)
 V_{GD}, V_{SD}, V_{SG} (PMOS)

sólo cuatro variables independientes:

LKI: $I_G + I_D + I_S = 0$ LKV: $V_G + V_D + V_S = 0$
 LKV: $V_{GS} - V_{DS} + V_{DG} = 0$ (NMOS)
 LKV: $V_{GD} - V_{SD} + V_{SG} = 0$ (PMOS)




Tres configuraciones:




TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO

MODELOS Y CONDICIONES


CORTE | ÓHMICA Ó SATURACIÓN




CORTE




SATURACIÓN



ÓHMICA



$V_{DS} \ll V_{GS} - V_T$
 $I_D \approx \beta(V_{GS} - V_T)V_{DS} = \frac{V_{DS}}{R}$





TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO

TABLA RESUMEN DE MODELOS Y CONDICIONES

 $V_T > 0$	 $V_T < 0$	 $V_T > 0$	 $V_T < 0$
<p>REGIÓN DE CORTE</p> si $V_{GS} \leq V_T$		<p>REGIÓN DE CORTE</p> si $V_{SG} \leq V_T$	
<p>REGIÓN DE SATURACIÓN</p> $I_D = \frac{\beta}{2}(V_{GS} - V_T)^2$ si $V_{GS} \geq V_T$ y $V_{DS} \geq V_{GS} - V_T$		<p>REGIÓN DE SATURACIÓN</p> $I_S = \frac{\beta}{2}(V_{SG} - V_T)^2$ si $V_{SG} \geq V_T$ y $V_{SD} \geq V_{SG} - V_T$	
<p>REGIÓN ÓMICA</p> $I_D = \beta \left[(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2} \right]$ si $V_{GS} \geq V_T$ y $V_{DS} \leq V_{GS} - V_T$		<p>REGIÓN ÓMICA</p> $I_S = \beta \left[(V_{SG} - V_T)V_{SD} - \frac{V_{SD}^2}{2} \right]$ si $V_{SG} \geq V_T$ y $V_{SD} \leq V_{SG} - V_T$	

TRANSISTOR DE EMPOBRECIMIENTO


campo eléctrico con $V_{GS} < 0$



no hay canal para $V_{GS} = V_T < 0$

TRANSISTOR DE CANAL P


PMOS




cambia la polaridad de los portadores

TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO

Ejemplo 1: En este circuito, determinar el valor de las variables de fuente común que determinan el punto de trabajo del transistor.





Ejemplo 2: En este circuito, se sabe que $I_S = 0,5 \text{ mA}$. Determinar el valor de β_P del transistor



Ej. 1 Sol. $I_D = 0,38\text{mA}$ $V_{GS} = 5 \text{ volt.}$ $V_{DS} = 1,58\text{volt.}$

TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO


Un algoritmo de Análisis



TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO

13/34

Ej 3: En este circuito, determinar el valor de V_O y el consumo para $V_i=0$ y $V_i=V_{DD}$.



MOS M2: NMOS de empobrecimiento $V_{TM2} < 0$
 Como $V_{GS2} = 0 \rightarrow V_{GS2} > V_{TM2} \rightarrow$ M2 siempre conduce
 Conducirá en su zona óhmica o en saturación dependiendo de si se verifica que $V_{DS2} \leq -V_{TM2}$ o bien $V_{DS2} \geq -V_{TM2}$
 Como $V_{DS2} = V_{DD} - V_O$
 M2 conducirá en su zona óhmica siempre que $V_O \geq V_{DD} + V_{TM2}$
 M2 conducirá en su zona de saturación siempre que $V_O \leq V_{DD} + V_{TM2}$

MOS M1: NMOS de enriquecimiento $V_{TM1} > 0$
 Como $V_{GS1} = V_i = 0 \rightarrow V_{GS1} < V_{TM1} \rightarrow$ M1 está en corte $\rightarrow I_{D1} = 0$
 Para el nudo O se tiene $I_{D2} = I_{D1} + I_{G2}$ y dado que $I_{G2} = 0 \rightarrow I_{D2} = I_{D1} = 0$

La situación es tal que M1 está en corte y M2 conduce pero con corriente nula.

¡Esto solo es posible si M2 conduce en óhmica!

$$M2 \text{ no puede estar en saturación por que en ese caso } I_{D2} = \frac{\beta_{M2}}{2}(V_{GS2} - V_{TM2})^2$$

$$I_{D2} = \frac{\beta_{M2}}{2}(-V_{TM2})^2 > 0 \text{ por lo que no puede ser } I_{D2} = 0$$

$$\text{Con M2 en zona óhmica } I_{D2} = \beta_{M2} \left[(V_{GS2} - V_{TM2})V_{DS2} - \frac{V_{DS2}^2}{2} \right] = 0$$

$$\left[(-V_{TM2})(V_{DD} - V_O) - \frac{(V_{DD} - V_O)^2}{2} \right] = 0 \quad \left| \begin{array}{l} \nearrow V_{DD} + 2V_{TM2} \\ \searrow V_{DD} \end{array} \right. \quad \begin{array}{l} \text{En óhmica} \\ V_O \geq V_{DD} + V_{TM2} \end{array}$$

$$V_O^2 - 2(V_{DD} + V_{TM2})V_O + (V_{DD}^2 + 2V_{DD}V_{TM2}) = 0$$

SOLUCIÓN


$$V_O = V_{DD} \quad P_{V_{DD}} = 0$$

TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO

14/34

Ej 3: En este circuito, determinar el valor de V_O y el consumo para $V_i=0$ y $V_i=V_{DD}$.

(Cont.)



MOS M2: NMOS de empobrecimiento $V_{TM2} < 0$
 Como $V_{GS2} = 0 \rightarrow V_{GS2} > V_{TM2} \rightarrow$ M2 siempre conduce
 M2 conducirá en su zona óhmica siempre que $V_O \geq V_{DD} + V_{TM2}$
 M2 conducirá en su zona de saturación siempre que $V_O \leq V_{DD} + V_{TM2}$

MOS M1: NMOS de enriquecimiento $V_{TM1} > 0$
 Como $V_{GS1} = V_i = V_{DD} \rightarrow V_{GS1} > V_{TM1} \rightarrow$ M1 conduce
 Conducirá en su zona óhmica o en saturación dependiendo de si se verifica que $V_{DS1} \leq V_{GS1} - V_{TM1}$ o bien $V_{DS1} \geq V_{GS1} - V_{TM1}$
 Como $V_{DS1} = V_O$
 M1 conducirá en su zona óhmica siempre que $V_O \leq V_{DD} - V_{TM1}$
 M1 conducirá en su zona de saturación siempre que $V_O \geq V_{DD} - V_{TM1}$

La situación es tal que tanto M1 como M2 conducen,

pero hay que determinar en qué zona lo hace cada uno de ellos

Se tienen cuatro posibilidades:

- a) M1 óhmica - M2 óhmica $V_O \leq V_{DD} - V_{TM1} \quad V_O \geq V_{DD} + V_{TM2}$
- b) M1 óhmica - M2 saturación $V_O \leq V_{DD} - V_{TM1} \quad V_O \leq V_{DD} + V_{TM2}$
- c) M1 saturación - M2 óhmica $V_O \geq V_{DD} - V_{TM1} \quad V_O \geq V_{DD} + V_{TM2}$
- d) M1 saturación - M2 saturación $V_O \geq V_{DD} - V_{TM1} \quad V_O \leq V_{DD} + V_{TM2}$

En cualquier caso para el nudo O se tiene $I_{D2} = I_{D1} + I_{G2}$


y dado que $I_{G2} = 0 \rightarrow I_{D2} = I_{D1}$

Por lo tanto hay que estudiar esta igualdad en cada uno de los cuatro casos

y ver cuál de ellos se verifica

TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO 15/34

Ej 3: En este circuito, determinar el valor de V_O y el consumo para $V_i=0$ y $V_i=V_{DD}$.
(Cont.)



$V_{DD} = 5 \text{ volt.}$ $V_{TM1} = 1 \text{ volt.}$ $V_{TM2} = -1 \text{ volt.}$
 $\beta_{M1} = 20 \mu\text{A/V}^2$ $\beta_{M2} = 75 \mu\text{A/V}^2$

$V_i = V_{DD}$ (Continuación)

b) M1 óhmica - M2 saturación

$$\left. \begin{aligned} V_O &\leq V_{DD} - V_{TM1} \\ V_O &\leq V_{DD} + V_{TM2} \end{aligned} \right\} \Rightarrow V_O \leq 4V$$

Analizamos $I_{D1(ohm)} = I_{D2(sat)}$

$$\beta_{M1} \left[(V_{GS1} - V_{TM1})V_{DS1} - \frac{V_{DS1}^2}{2} \right] = \frac{\beta_{M2}}{2} (V_{GS2} - V_{TM2})^2$$

$$\beta_{M1} \left[(V_{DD} - V_{TM1})V_O - \frac{V_O^2}{2} \right] = \frac{\beta_{M2}}{2} (-V_{TM2})^2$$

$$\frac{\beta_{M1}}{2} [2(V_{DD} - V_{TM1})V_O - V_O^2] = \frac{\beta_{M2}}{2} (-V_{TM2})^2$$

$$V_O^2 - 2(V_{DD} - V_{TM1})V_O + \frac{\beta_{M2}}{\beta_{M1}} V_{TM2}^2 = 0$$

Sustituyendo valores numéricos

$$V_O^2 - 8V_O + 3,75 = 0 \Rightarrow V_O = \begin{cases} 7,5V \\ 0,5V \end{cases}$$


Dado que se ha de cumplir $V_O \leq 4V$ la solución válida es $V_O = 0,5V$

Para el cálculo de la potencia se tiene

$$\left. \begin{aligned} P_{V_{DD}} &= V_{DD} \cdot I_{D2(sat)} \\ I_{D2(sat)} &= \frac{\beta_{M2}}{2} (-V_{TM2})^2 = 37,5 \mu\text{A} \end{aligned} \right\} \Rightarrow P_{V_{DD}} = 0,1775 \text{ mW}$$

TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO 16/34

Ej 4: En este circuito, determinar el valor de V_O y el consumo para $V_i=0$ y $V_i=V_{DD}$.



$V_{DD} = 5 \text{ volt.}$
 $V_{TM1} = 1 \text{ volt.}$
 $V_{TM2} = 1 \text{ volt.}$
 $\beta_{M1} = 20 \mu\text{A/V}^2$
 $\beta_{M2} = 75 \mu\text{A/V}^2$

$V_i=0$

MOS M2: PMOS de enriquecimiento $V_{TM2} > 0$

Como $V_{SG2} = V_{DD} - V_i = V_{DD} \Rightarrow V_{SG2} > V_{TM2} \Rightarrow$ M2 conduce

Conducirá en su zona óhmica o en saturación dependiendo de cual sea la relación

$$V_{SD2} \leq V_{DD} - V_{TM2} \quad \text{o bien} \quad V_{SD2} \geq V_{DD} - V_{TM2}$$

Como $V_{SD2} = V_{DD} - V_O$

M2 conducirá en su zona óhmica siempre que $V_O \geq V_{TM2}$

M2 conducirá en su zona de saturación siempre que $V_O \leq V_{TM2}$

MOS M1: NMOS de enriquecimiento $V_{TM1} > 0$

Como $V_{GS1} = V_i = 0 \Rightarrow V_{GS1} < V_{TM1} \Rightarrow$ M1 está en corte $\Rightarrow I_{D1} = 0$

Para el nudo O se tiene $I_{D2} = I_{D1}$ y dado que $I_{D1} = 0 \Rightarrow I_{D2} = 0$

La situación es tal que M1 está en corte y M2 conduce pero con corriente nula.

¡Esto solo es posible si M2 conduce en óhmica!

M2 no puede estar en saturación por que en ese caso $I_{D2} = \frac{\beta_{M2}}{2} (V_{SG2} - V_{TM2})^2$

$$I_{D2} = \frac{\beta_{M2}}{2} (V_{DD} - V_{TM2})^2 > 0 \quad \text{por lo que no puede ser } I_{D2} = 0$$

$$\text{Con M2 en zona óhmica } I_{D2} = \beta_{M2} \left[(V_{SG2} - V_{TM2})V_{SD2} - \frac{V_{SD2}^2}{2} \right] = 0$$

$$\left[(V_{DD} - V_{TM2})(V_{DD} - V_O) - \frac{(V_{DD} - V_O)^2}{2} \right] = 0 \quad V_O \leq \begin{cases} -(V_{DD} - 2V_{TM2}) & \text{En óhmica} \\ V_{DD} & V_O \geq V_{TM2} \end{cases}$$


$$(V_{DD} - V_O) \cdot ((V_{DD} - 2V_{TM2}) + V_O) = 0$$

SOLUCIÓN


$$V_O = V_{DD} \quad P_{V_{DD}} = 0$$

TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO 17/34

Ej 4: En este circuito, determinar el valor de V_O y el consumo para $V_i=0$ y $V_i=V_{DD}$.
(Cont.)



$V_{DD} = 5$ volt.
 $V_{TM1} = 1$ volt.
 $V_{TM2} = 1$ volt.
 $\beta_{M1} = 20 \mu A/V^2$
 $\beta_{M2} = 75 \mu A/V^2$



$V_i=V_{DD}$)

MOS M2: PMOS de enriquecimiento $V_{TM2} > 0$

Como $V_{SG2} = V_{DD} - V_i = 0 \rightarrow V_{SG2} < V_{TM2} \rightarrow$ M2 está en corte $\rightarrow I_{D2} = 0$

MOS M1: NMOS de enriquecimiento $V_{TM1} > 0$

Como $V_{GS1} = V_i = V_{DD} \rightarrow V_{GS1} > V_{TM1} \rightarrow$ M1 conduce

Conducirá en su zona ómica o en saturación dependiendo de cual sea la relación

$$V_{DS1} \leq V_{DD} - V_{TM1} \quad \text{o bien} \quad V_{DS1} \geq V_{DD} - V_{TM1}$$

Como $V_{DS1} = V_O$

M1 conducirá en su zona óhmica siempre que $V_O \leq V_{DD} - V_{TM1}$

M1 conducirá en su zona de saturación siempre que $V_O \geq V_{DD} - V_{TM1}$

Para el nudo O se tiene $I_{D2} = I_{D1}$ y dado que $I_{D2} = 0 \rightarrow I_{D1} = 0$

La situación es tal que M2 está en corte y M1 conduce pero con corriente nula.

¡Esto solo es posible si M1 conduce en óhmica!

M1 no puede estar en saturación por que en ese caso $I_{D1} = \frac{\beta_{M1}}{2}(V_{GS1} - V_{TM1})^2$

$$I_{D1} = \frac{\beta_{M1}}{2}(V_{DD} - V_{TM1})^2 > 0 \quad \text{por lo que no puede ser} \quad I_{D1} = 0$$

Con M1 en zona óhmica $I_{D1} = \beta_{M1} \left[(V_{GS1} - V_{TM1})V_{DS1} - \frac{V_{DS1}^2}{2} \right] = 0$

$$\left[(V_{DD} - V_{TM2})V_O - \frac{V_O^2}{2} \right] = 0$$

$$V_O \leq \frac{2(V_{DD} - V_{TM1})}{2} \quad \text{En óhmica} \quad V_O \leq V_{DD} - V_{TM1}$$







$$V_O \cdot (2(V_{DD} - V_{TM1}) - V_O) = 0$$

SOLUCIÓN


$$V_O = 0 \quad P_{V_{DD}} = 0$$

FAMILIAS LÓGICAS CON TRANSISTORES MOS 18/34

Familia lógica NMOS



M_t puede ser de enriquecimiento





Calidad:

- ◆ Fan-out: cuantas más puertas, más retraso
- ◆ Margen de ruido: 1.3V
- ◆ Retraso: 10ns
- ◆ Consumo: 0.312mW (crece con la frecuencia)



Se utiliza para hacer circuitos grandes en un chip

Familia lógica CMOS




Calidad:

- ◆ Fan-out: cuantas más puertas, más retraso
- ◆ Margen de ruido: 2.25V
- ◆ Retraso: 8ns


Comparación TTL/MOS en cuanto a consumo:

V _{cc} =5V, C _L =50pF	100kHz	5 MHz	100MHz
Consumo 74LS00 (TTL)	3 mW	3.5 mW	5 mW
Consumo 74HC00 (CMOS)	0.250 mW	3.5 mW	150 mW


Funciones Booleanas NMOS




Estructura básica NMOS



Ejemplos de funciones NMOS







$$f(A, B, C, D) = (A + B)C + D$$





$$f(A, B, C, D) = (AB + C)D$$



Funciones Booleanas CMOS




Estructura básica CMOS




Funciones Booleanas CMOS



Ejemplos de funciones CMOS



$$f(A, B, C, D) = (A + B)C + D$$




$$f(A, B, C, D) = (AB + C)D$$


Comparación entre implementaciones

Ejemplo: Función $f(A, B, C, D) = \overline{(AB + C)D}$

Función Booleana NMOS
(5 transistores)




Función Booleana CMOS
(8 transistores)



Circuito lógico con puertas lógicas diversas:

NMOS (13 transistores)
CMOS (16 transistores)


$$f(A, B, C, D) = \overline{(AB + C)D}$$



Circuito lógico con puertas lógicas NAND:

NMOS (12 transistores)
CMOS (16 transistores)

$$f(A, B, C, D) = \overline{\overline{\overline{ABD}} \cdot \overline{CD}}$$



TEMA 6: BREVE EXPLICACIÓN DE LAS TRANSPARENCIAS

Transparencia 1: Índice

Transparencia 2: Estructura física Metal Óxido Semicondutor(MOS)

En esta transparencia se ilustra la estructura física Metal Óxido Semicondutor (MOS) denominada de "enriquecimiento o acumulación" y su comportamiento en condiciones de reposo y polarización, que resulta ser la base del dispositivo electrónico denominado transistor MOS.

Como se ilustra en las figuras, se tienen dos posibilidades a la hora de construir esta estructura, que dan lugar a su vez a dos tipos distintos de transistores MOS, según se tenga que el material semiconductor que la constituye sea de tipo P (mitad izquierda de la transparencia) o de tipo N (mitad derecha).

En el estado de equilibrio, no polarización, ilustrado en la parte superior, cada uno de los materiales está en equilibrio. En particular, en el material semiconductor (sea cual sea su tipo N o P) ambos tipos de portadores, (electrones y huecos), se encuentra aleatoriamente distribuidos por todo el material.

Cuando cualquiera de estas estructuras se polariza adecuadamente, aplicando una diferencia de potencial entre las capas de metal y semiconductor, según se muestra en la parte central e inferior de la transparencia, se crea un campo eléctrico E. Dado que el material óxido sirve de aislante e impide el paso de portadores de carga, el campo eléctrico generado actúa sobre los portadores del material semiconductor cambiando su distribución en dicho material. La situación es tal que los portadores mayoritarios son alejados de la interfase óxido-semiconductor, mientras que los portadores minoritarios son atraídos hacia dicha interfase.

Si la tensión de polarización es suficientemente elevada, el fenómeno resultante es la creación de una región próxima a la interfase óxido-semiconductor caracterizada por un predominio de los portadores minoritarios frente a los mayoritarios, produciéndose de hecho una "inversión" en cuanto al tipo de portadores que son mayoritarios en dicha región. Se dice entonces que se ha inducido un canal. Esta circunstancia, esto es, la formación del canal por acumulación de portadores, es la que justifica la denominación de enriquecimiento o acumulación que adjetiva a esta estructura MOS.

Cuando el semiconductor es de tipo P, en el canal que se genera hay predominio de electrones, por lo que se le denomina canal N. Cuando el semiconductor es de tipo N, en el canal que se genera hay predominio de huecos por lo que se le denomina entonces canal P.

La tensión aplicada capaz de inducir el canal es denominada tensión umbral V_T .

Transparencia 3: Estructura física del Transistor MOS de Enriquecimiento o Acumulación

Esta transparencia ilustra la estructura física de los transistores MOS de enriquecimiento o acumulación. Esta denominación se debe al hecho de que es el tipo de estructura MOS, para la que el canal es inducido por acumulación de portadores, la estructura que sirve de base para su construcción.

Se tiene dos tipos de transistores, el **transistor MOS de canal N o NMOS** en la parte superior y **transistor MOS de canal P o PMOS** en la parte inferior.

Como puede apreciarse en la figura, cada uno de estos transistores se construye añadiendo a ambos extremos de la estructura MOS correspondiente, estudiada en la transparencia anterior, dos zonas fuertemente dopadas de material semiconductor del mismo tipo que el del canal que será inducido (el signo '+' en la figura recuerda ese fuerte dopado en dicha región) y por tanto de distinto tipo de el del material semiconductor de la estructura MOS que sirve de soporte. Sobre cada una de estas zonas se crea un terminal de contacto externo, que junto a los contactos en la zona metálica y semiconductor que se emplean para polarizar la estructura MOS, constituyen los terminales de que consta un transistor MOS.

Se tiene pues un dispositivo de cuatro terminales: **drenador (D)**, **puerta (G)**, **fuelle (S)** y **substrato (B)**. En la mayor parte de los casos el terminal de substrato (B) suele estar conectado a la fuente (S) o a una tensión constante, y se puede obviar para operar en muchos circuitos, por lo que el dispositivo se trata en muchos casos como si tuviera tres terminales. Los símbolos para el dispositivo considerado como de cuatro o tres terminales se encuentran debajo del dibujo de la estructura física.

Al margen del funcionamiento, que veremos más adelante con más detalle, es importante hacer notar de nuevo que entre la puerta (G) y el resto del dispositivo hay un aislante, lo que quiere decir que **no pasa corriente por el terminal de puerta**, es decir $I_G = 0$ siempre, lo que es una cualidad muy importante y apreciada en estos transistores.

Por otra parte, cuando se crea el canal se establece una conexión entre las dos zonas fuertemente dopadas, de forma que si se fuerza una diferencia de potencial entre sus terminales, fuente (S) y el drenador (D), se tendrá una corriente eléctrica entre ellos. En ambos casos la tensión entre la puerta (G) y el substrato (S) controla tanto la formación del canal como su geometría y por lo tanto la magnitud de dicha corriente eléctrica.

Finalmente, cabe mencionar que, a diferencia de lo que ocurren en un transistor bipolar, la corriente que circula entre el drenador y la fuente de estos transistores está formada por un solo tipo de portadores, de ahí que a los transistores MOS se les denomine también como transistores unipolares. Para el transistor NMOS la corriente

está formada por electrones, mientras que para el transistor PMOS la corriente está formada por huecos.

Transparencia 4: Estructura física del Transistor MOS de Empobrecimiento o Depleción

Esta transparencia ilustra la estructura física de los transistores MOS de empobrecimiento o depleción. La principal diferencia entre un **transistor de empobrecimiento** y otro de enriquecimiento, como los vistos en la transparencia anterior, radica en que un transistor del primer tipo, como los que se muestran en esta transparencia, **esta diseñado de tal forma que presenta un canal inducido debajo de la zona de puerta (G) cuando está sin polarizar**. Para el transistor NMOS se trata de un canal de tipo N que une las dos islas de tipo n+ (drenador y fuente) como se ilustra en la parte superior de la transparencia; mientras que para el transistor PMOS se trata de un canal P que une las islas de tipo p+, abajo en la transparencia.

Se tiene pues que éste es también un dispositivo de cuatro terminales: drenador (D), puerta (G), fuente (S) y substrato (B). En la transparencia se muestran los símbolos para este dispositivo considerado como de cuatro o tres terminales.

En cuanto a su funcionamiento, al margen del detalle, es importante hacer notar de nuevo que al igual que en el caso del transistor de enriquecimiento, entre la puerta (G) y el resto del dispositivo hay un aislante, lo que quiere decir que no pasa corriente por el terminal de puerta, es decir $I_G = 0$ siempre.

Por otra parte, dado que en ausencia de polarización entre la puerta (G) y el substrato (S) existe un canal que establece una conexión entre las dos zonas fuertemente dopadas, se tendrá una corriente eléctrica entre los terminales de fuente (S) y drenador (D) si se fuerza una diferencia de potencial entre ellos. **Por tanto para eliminar el canal en este dispositivo es necesario aplicar una tensión de polaridad contraria a la aplicada en el caso del transistor de enriquecimiento**, de ahí la denominación de transistor de depleción o empobrecimiento empleada.

Para este tipo de transistores, a la tensión mínima para eliminar este canal se denomina en inglés **tensión de "pinch off" V_p** .

Transparencia 5: El Transistor MOS de enriquecimiento: Regiones de operación: zona de CORTE

Esta transparencia trata de ilustrar el **principio más básico de la operación** de un transistor MOS, y de paso introducir la primera zona de operación: la región de CORTE. Vamos a usar como ejemplo un transistor NMOS de enriquecimiento, porque los principios de funcionamiento son iguales en todos los casos.

Observa el dibujo de la parte de arriba de la transparencia. El sustrato (B) se ha conectado a la fuente (S), y se ha puesto una fuente de tensión entre la puerta (G) y la fuente (S). De esta manera, la tensión en la puerta es mayor que la tensión en el sustrato (o fuente), y aparece un campo eléctrico E hacia abajo. Como consecuencia, muchos electrones del sustrato (recuerda que aunque sea de tipo p hay electrones, que son los portadores minoritarios) se desplazan hacia arriba y se agolpan debajo de la puerta, entre las islas n+ de drenador y fuente. Si la tensión V_{GS} supera un cierto umbral V_T , es decir para $V_{GS} \geq V_T$ el número de electrones entre las islas es tan grande que en realidad el semiconductor ya no es p, sino n. Se dice que se ha creado un *canal* n entre el drenador y la fuente. En estas condiciones, si ahora ponemos una fuente $V_{DS} \geq 0$ entre el drenador y la fuente, habrá un flujo de electrones a través del canal, es decir se establece una corriente eléctrica I_D , como puedes ver en la figura del centro de la transparencia.

Si $V_{GS} \leq V_T$ no hay canal, y aunque pongamos una fuente $V_{DS} \geq 0$ no habrá movimiento de electrones, es decir $I_D = 0$. En este caso, decimos que el transistor trabaja en CORTE.

Transparencia 6: El Transistor MOS de enriquecimiento: Regiones de operación: zona ÓHMICA

Supongamos que $V_{GS} \geq V_T$, es decir tenemos un canal n y no estamos en corte. Si hacemos $V_{DS} > 0$ habrá una corriente a través del canal, como vimos en la transparencia anterior. Supongamos ahora que V_{DS} es muy pequeña, de forma que $V_{GD} = V_{GS} - V_{DS} \approx V_{GS}$, es decir la caída de tensión entre la puerta y el drenador (V_{GD}) es aproximadamente igual a la caída de tensión entre la puerta y la fuente (V_{GS}), o dicho de otra forma, el campo eléctrico cerca del drenador es aproximadamente igual al campo cerca de la fuente. Tenemos por tanto un número parecido de electrones atraídos en los extremos de drenador y fuente, y **el canal es aproximadamente igual en ambos lados, es uniforme**.

En estas condiciones, el canal se comporta como un trozo de conductor real (con una resistencia asociada), el transistor conduce la corriente según la ley de Ohm, es decir es corriente de arrastre (cuando se aplica el campo creado por V_{DS} aparece la corriente I_D). Observa la gráfica de la parte de abajo de la transparencia. Verás que la relación entre I_D y V_{DS} es la de una resistencia, cuyo valor es la inversa de la pendiente de la recta. Observa que la pendiente crece conforme crece V_{GS} . La razón es que cuanto mayor es V_{GS} mayor es el número de electrones y mayor la sección del canal, es decir el canal conduce mejor, su resistencia es menor.

Cuando estamos en estas circunstancias (recuerda que V_{DS} es pequeña) decimos que estamos en zona ÓHMICA o LINEAL.

Transparencia 7: El Transistor MOS de enriquecimiento: Regiones de operación: zona de SATURACIÓN

Supongamos que $V_{GS} \geq V_T$, es decir tenemos un canal n y no estamos en corte. Si hacemos $V_{DS} > 0$ y grande, será $V_{GD} = V_{GS} - V_{DS} < V_{GS}$, es decir la caída de tensión entre la puerta y el drenador (V_{GD}) es más pequeña que la caída de tensión entre la puerta y la fuente (V_{GS}), por tanto el campo eléctrico cerca del drenador será más pequeño que el campo eléctrico cerca de la fuente, se atraen más electrones en el extremo de la fuente y por tanto **el canal no es uniforme**, sino que su sección es mayor en las proximidades de la fuente que en las del drenador. Esto es lo que se ilustra en la figura de la parte de arriba de la transparencia.

Observa ahora la figura de abajo. Conforme crece V_{DS} se hace V_{GD} cada vez más pequeño, hasta que llega un momento en que $V_{GD} \leq V_T$, y el canal desaparece en el extremo del drenador. La corriente no es nula, lo que ocurre es que ahora no es de arrastre, sino de difusión, es decir los electrones no llegan al drenador a través del canal, sino que se difunden por el sustrato p hasta llegar al drenador. Esta corriente no depende de V_{DS} , como se puede ver en la gráfica que relaciona I_D y V_{DS} . Se dice entonces que el transistor se "satura", o que trabaja en la zona de SATURACIÓN.

Transparencia 8: El Transistor MOS como elemento de circuito

En primer lugar comentar que aunque en la transparencia solo representan los transistores NMOS y PMOS de enriquecimiento, lo que aquí se dice es igualmente válido para los transistores MOS de empobrecimiento.

Como ya se ha indicado, el transistor MOS, como elemento de circuito, puede ser considerado en la mayoría de los casos como **un elemento de tres terminales**. En esta transparencia se destacan las principales **variables de circuito** que se emplean para caracterizar su comportamiento. Estas variables son en general **seis**; las tres intensidades de corriente y las tres tensiones en cada uno de sus terminales. También es posible, como alternativa a las variables de tensión en los terminales, escoger la diferencia de potencial en sus terminales dos a dos. Ambos conjuntos se ilustran en la parte superior de la transparencia para los dos tipos de transistores MOS posibles (NMOS y PMOS).

Ahora bien, de estos conjuntos de variables, **sólo cuatro de ellas** (dos intensidades y dos tensiones) **son independientes**, dado que las leyes de Kirchhoff imponen dos condiciones de ligadura entre dichas variables.

Se tienen pues tres posibilidades para escoger dichas variables independientes. Esto da lugar a **tres posibles configuraciones** para el transistor MOS, (ya sea NMOS o PMOS), según se muestra en la parte inferior de la transparencia (sólo para

transistor NMOS): Configuración en **fuentes común**, donde se elige el terminal de emisor como referencia de tensiones. Configuración en **puerta común**, donde es el terminal de base el escogido como referencia y configuración en **drenador común** donde hace lo propio el terminal de colector. Todas ellas son empleadas en circuitos electrónicos, aunque en este curso prestaremos más atención a la configuración en fuente común.

Transparencia 9: El Transistor MOS como elemento de circuito: Modelos y condiciones

En esta transparencia se dan los modelos y las condiciones en las regiones de operación. Como en otros dispositivos, tratamos de obtener condiciones que nos digan cuándo un modelo es válido, y lo hacemos utilizando las gráficas que relacionan las intensidades y las tensiones en el dispositivo.

En primer lugar, en la parte de arriba a la izquierda podemos ver la gráfica de I_D frente a V_{GS} . Observa que para $V_{GS} \leq V_T$ es $I_D = 0$, es decir estamos en CORTE. Tomamos pues la condición $V_{GS} \leq V_T$ para comprobar que estamos en corte. Como modelo, dado que $I_G = 0$ (eso ocurre siempre en el transistor MOS) y $I_D = 0$ podemos tomar el de la transparencia, es decir todos los terminales en circuito abierto (arriba a la derecha en la transparencia).

Si $V_{GS} \geq V_T$ estaremos en corte o saturación. Para decidir entre una y otra recurrimos a la gráfica de I_D frente a V_{DS} (en el centro a la izquierda). Recuerda de la transparencia anterior que la frontera estaba en el momento en que el canal desaparece en el extremo de drenador, es decir cuando $V_{GD} = V_T \Rightarrow V_{GS} - V_{DS} = V_T \Rightarrow V_{DS} = V_{GS} - V_T$.

Para V_{DS} grande, es decir para $V_{DS} \geq V_{GS} - V_T$ el transistor está en saturación, y para V_{DS} pequeña, es decir para $V_{DS} \leq V_{GS} - V_T$ el transistor está en óhmica.

Los modelos en corte y saturación no se obtienen fácilmente de las expresiones que ya conocemos, y los pondremos directamente en esta transparencia. Observa que el terminal de puerta sí se modela fácilmente mediante un circuito abierto, ya que hemos dicho que $I_G = 0$ siempre, por haber un aislante entre la puerta y el resto del transistor. La intensidad I_D la podemos modelar como una fuente de intensidad controlada por tensión, con las ecuaciones que se dan en la transparencia.

En el caso particular de V_{DS} muy pequeña, que es el caso que se ilustra en la parte de abajo de la transparencia 6, podemos modelar al transistor como una resistencia, lo que también se muestra abajo de esta transparencia.

Transparencia 10: El Transistor MOS como elemento de circuito: Tabla resumen

Aquí se resumen los modelos y condiciones para los transistores de empobrecimiento, de enriquecimiento, PMOS y NMOS. Su explicación es similar a la hecha en las transparencias anteriores, donde tomamos como ejemplo el NMOS de enriquecimiento.

Sólo hay dos diferencias significativas. En primer lugar, para los transistores de empobrecimiento (mira la parte de abajo de la transparencia), podemos considerar que poseen una tensión umbral V_T negativa. La razón es que el canal existe de partida "viene de fábrica", y no hay que hacerlo aumentando V_{GS} . Por tanto, si queremos poner al transistor en corte, tenemos que destruir el canal, y eso implica crear un campo hacia arriba (mira la figura) que haga que los electrones se muevan hacia abajo, y el canal "se vacíe" de electrones. (En el comentario a la transparencia 4 se ha denominado a esta tensión, tensión de "pinch-off" V_P , con la consideración que aquí se hace podemos simplificar y unificar el tratamiento de ambos tipos de transistores y emplear el mismo conjunto de ecuaciones para modelarlos)

En segundo lugar, observa que en los modelos y las ecuaciones de los transistores PMOS la D aparece donde aparecía la S en los transistores NMOS, y viceversa. Este cambio se debe a que los transistores PMOS crean un canal p rico en huecos, es decir conducen utilizando huecos como portadores. Como los huecos tienen carga positiva, y los electrones negativa, para reproducir los comportamientos que hemos conseguido con los transistores NMOS de las transparencias anteriores (que utilizan electrones como portadores) tenemos que invertir los campos eléctricos, lo que equivale a invertir los lugares de D y S y de G y S en las ecuaciones. Por ejemplo, para atraer huecos hacia arriba en la parte de arriba de la transparencia 4 tendríamos que crear un campo hacia arriba, lo que significa hacer $V_{GS} < 0$, o lo que es igual $V_{SG} > 0$.

Transparencia 11: El Transistor MOS como elemento de circuito: Ejemplos.

Esta transparencia propone dos ejemplos sencillos de circuitos que incluyen transistores MOS, sobre los que se realizan diversos cálculos, que han sido completados en clase.

Transparencia 12: El transistor MOS como elemento de circuito

Esta transparencia resume el algoritmo de resolución de circuitos que incluyen transistores MOS. Como es un algoritmo conocido, no se comentará aquí.

Transparencia 13: El Transistor MOS como elemento de circuito: Ejemplos

En esta transparencia se propone un nuevo ejemplo de circuito que incluye dos transistores MOS. La solución se desarrolla aquí y en las siguientes transparencias. Cabe señalar que este circuito es utilizado como inversor lógico. Concretamente como elemento de la familia lógica NMOS que se presenta en transparencias posteriores. También es importante observar los datos de consumo.

Transparencia 14: El Transistor MOS como elemento de circuito: Ejemplos

Esta transparencia es continuación de la solución del ejemplo de la transparencia anterior.

Transparencia 15: El Transistor MOS como elemento de circuito: Ejemplos

Esta transparencia es continuación de la solución del ejemplo de la transparencia anterior.

Transparencia 16: El Transistor MOS como elemento de circuito: Ejemplos

En esta transparencia se propone un nuevo ejemplo de circuito que incluyen transistores MOS. Uno de ellos NMOS y otro PMOS conectados en una configuración que se denomina complementaria. Nótese que las puertas de ambos transistores están conectadas entre sí, así como sus drenadores, mientras que la fuente del transistor NMOS se conecta a tierra y la del transistor PMOS lo hace a la alimentación V_{DD} . La solución se desarrolla aquí y en la siguiente transparencia. Y en ella se hace patente también la complementariedad o simetría en cuanto a funcionamiento. Cabe señalar que este circuito es utilizado como inversor lógico. Concretamente, como elemento de la familia lógica CMOS que se presenta en transparencias posteriores. También es importante observar que el consumo es nulo en cada una de las situaciones consideradas.

Transparencia 17: El Transistor MOS como elemento de circuito: Ejemplos

En esta transparencia se completa la solución del ejemplo propuesto en la transparencia anterior.

Transparencia 18: Familias lógicas con transistores MOS: Puertas lógicas NMOS

En esta transparencia se muestra un inversor de la familia NMOS, y su característica de transferencia. También puedes ver cómo se hacen puertas NOR y NAND, así como algunos datos que dan una idea de la calidad de las puertas.

De la comparación de los esquemas de las tres puertas se desprende la sistematicidad de su estructura. Vemos que el circuito puede dividirse en dos partes, una constituida por un transistor NMOS de empobrecimiento, con la puerta y la fuente cortocircuitadas, denominado transistor de carga; y un bloque constituido por una red transistores NMOS de enriquecimiento que implementa la función que se desea implementar negada. En esta red la operación OR se hace corresponder a una asociación en paralelo de elementos, mientras que la operación AND se hace corresponder a una asociación en serie. Esta idea es explotada como veremos en transparencias posteriores para realizar funciones booleanas de forma muy compacta que se denominan funciones NMOS.

Por otra parte, el transistor de carga (M_t) podría ser también un transistor de enriquecimiento, con la configuración que se ilustra en la transparencia, esto es, con la puerta y el drenador cortocircuitados.

Las puertas y funciones lógicas implementadas con transistores NMOS ocupan muy poca área, lo que las hace ideales para implementar circuitos muy grandes en un chip. Su consumo de potencia en condiciones estáticas es pequeño. Resultando más importante cuando hay transiciones en las entradas, esto es, hay consumo de potencia dinámica. Por esta razón el consumo de potencia depende de la frecuencia de trabajo.

Transparencia 19: Familias lógicas con transistores MOS: Puertas lógicas CMOS

Si utilizamos transistores NMOS y PMOS en un esquema denominado complementario, tenemos las puertas de esta transparencia, que se llaman CMOS. Observa que la gráfica del inversor es la más parecida a la ideal que hemos visto en la asignatura, lo que se traduce en un margen de ruido muy bueno.

De la comparación de los esquemas de las tres puertas se desprende la sistematicidad de su estructura. Vemos que el circuito puede dividirse en dos partes, un bloque constituido por una red de transistores PMOS, y un bloque constituido por una red transistores NMOS ambos de enriquecimiento. La red NMOS implementa la función que se desea implementar negada. En esta red, al igual que ocurre en el caso de la familia NMOS, la operación OR se hace corresponder a una asociación en paralelo de elementos, mientras que la operación AND se hace corresponder a una

asociación en serie. Por su parte la red de transistores PMOS sigue una estructura complementaria a esta, esto significa que en ella la operación OR se hace corresponder a una asociación en serie de elementos, mientras que la operación AND se hace corresponder a una asociación en paralelo. Esta idea es explotada como veremos en transparencias posteriores para realizar funciones booleanas de forma muy compacta que se denominan funciones CMOS.

En estas puertas y en las de la transparencia anterior, gracias a que la puerta está aislada y se modela como un circuito abierto, podemos conectar un número en teoría infinito de puertas sin "estropear" las tensiones de '0' y '1', es decir V_{OH} y V_{OL} , como ocurría con las puertas bipolares o con diodos. La limitación viene ahora dada por la velocidad de operación, ya que la respuesta es más lenta conforme conectamos más y más puertas a una dada.

Las puertas y funciones lógicas implementadas con transistores CMOS ocupan más área que las realizadas con la familia NMOS, lo que resulta una desventaja frente a estas. Sin embargo el consumo de potencia en condiciones estáticas para la familia CMOS es nulo, consumiendo potencia sólo cuando hay transiciones en las entradas, esto es, como en el caso de la familia NMOS, hay consumo de potencia dinámica. Por esta razón el consumo de potencia depende de la frecuencia de trabajo.

Observa la tabla de la parte de abajo de la transparencia, donde se compara una puerta CMOS con otra TTL, las dos puertas más utilizadas para hacer circuitería de interfaz entre microcontroladores y microprocesadores y elementos de sistema como buses de comunicación de datos. Nota que el consumo depende de la frecuencia del reloj. Observa también que a bajas frecuencias las puertas CMOS consumen menos que las TTL, pero a altas frecuencias es al revés.

Transparencia 20: Familias lógicas con transistores MOS: Funciones Booleanas NMOS

En esta transparencia se ilustra la capacidad diseñar funciones lógicas complejas con transistores NMOS. En la parte superior se muestra como se puede aumentar el fan-in de una puerta lógica. En el caso de una puerta NOR, arriba a la izquierda, añadir una entrada adicional supone añadir a su vez un transistor NMOS en paralelo. Para el caso de una puerta NAND, arriba a la derecha, añadir una entrada adicional supone añadir un transistor NMOS en serie.

La estructura básica de las funciones booleanas NMOS, presentada también en el comentario de la transparencia 18, se ilustra aquí en la parte central de la transparencia.

En la parte inferior de la transparencia se ilustra esa idea con funciones booleanas ejemplo.

Transparencia 21: Familias lógicas con transistores MOS: Funciones Booleanas CMOS

En esta transparencia se ilustra la capacidad diseñar funciones lógicas complejas con transistores NMOS y PMOS complementarios, o funciones CMOS. En la parte superior se muestra como se puede aumentar el fan-in de una puerta lógica. En el caso de una puerta NOR, arriba a la izquierda, añadir una entrada adicional supone añadir a su vez un transistor NMOS en paralelo y un transistor PMOS en serie. Para el caso de una puerta NAND, arriba a la derecha, añadir una entrada adicional supone añadir un transistor NMOS en serie y un transistor PMOS en paralelo.

La estructura básica de las funciones booleanas CMOS se ilustra en la parte inferior de la transparencia y ya ha sido comentado en la transparencia 19.

Transparencia 22: Familias lógicas con transistores MOS: Funciones Booleanas CMOS

Esta transparencia se ilustran estas ideas con las mismas funciones booleanas ejemplo empleadas en la transparencia 20.

Transparencia 23: Familias lógicas con transistores MOS: Comparación entre Implementaciones

Esta transparencia compara el número de transistores empleados en diferentes posibilidades de implementación de una de las funciones booleanas ejemplo vistas en las anteriores transparencias. Se destaca principalmente el número de transistores empleado en cada una de ellas, para ilustrar así la ventaja que podrías suponer la implementación directa de funciones booleanas con transistores.

Tema 6: Cuestiones y Problemas

Cuestiones

- 1.- Explica brevemente la estructura física de los transistores MOS. Describe su tipología y sus principales rasgos característicos.
- 2.- Describe brevemente las regiones de funcionamiento de un transistor MOS (NMOS o PMOS). Explica como funciona el transistor en cada una de ellas.
- 3.- ¿Cuáles son las variables que definen el punto de operación de un transistor MOS como elemento de circuito en configuración de fuente común. Caracteriza en función de ellas sus diferentes zonas de operación.
- 4.- ¿Cuáles son las principales diferencias entre un transistor NMOS y un transistor PMOS en cuanto a su estructura física y en cuanto a su funcionamiento como elemento de circuito?
- 5.- Dibuja el esquema del inversor y la puerta NOR de la familia NMOS y describe brevemente su funcionamiento, en términos de las zonas de operación de los transistores que los constituye. Indicar cuáles son las características más destacables de esta familia lógica.
- 6.- Dibuja el esquema de la puerta NAND de la familia NMOS y describe brevemente su funcionamiento, en términos de las zonas de operación de los transistores que los constituye.
- 7.- Dibuja el esquema del inversor y la puerta NOR de la familia CMOS y describe brevemente su funcionamiento, en términos de las zonas de operación de los transistores que los constituye. Indicar cuáles son las características más destacables de esta familia lógica.
- 8.- Dibuja el esquema de la puerta NAND de la familia CMOS y describe brevemente su funcionamiento, en términos de las zonas de operación de los transistores que los constituye.
- 9.- Realiza una comparación entre las familias lógicas NMOS y CMOS.

Problemas

- 1.- Averiguar la región en que trabajan los transistores MOS de la Figura 1 si $V_A - V_B > V_T$. ¿Es decisiva esta última condición en los casos de las figuras 1b y 1c?.




Figura 1a **Figura 1b** **Figura 1c** **Figura 1d**

- 2.- Calcular el punto de operación del transistor MOS de la Figura 2. Indicar cuál es la potencia consumida por el circuito. ¿Cuál es la potencia disipada en el transistor?




Figura 2

- 3.- En el circuito de la Figura 3, calcular el valor de β_p sabiendo que la corriente I_S es de 50mA. Calcular también el valor de v_o y la potencia aportada por la fuente de alimentación.




Figura 3

- 4.- Calcular v_o en los circuitos de la Figura 4 para los valores de entrada $v_i = 0V$ y $v_i = 5V$. Indicar cual es el consumo en cada caso. Probar que los dispositivos trabajan en las regiones que se suponen. Comparar los resultados.




Figura 4a





Figura 4b

5.-Calcula los valores eléctricos asociados a los valores lógicos a la salida de las puertas NOR de la Figura 5 para cada una de las cuatro combinaciones posibles de las entradas. Calcula también el consumo en cada caso. Probar que los dispositivos trabajan en las regiones que se suponen.



$K=50\mu A/V^2$ $V_{TA}=V_{TB}=1V$

6.- En el circuito de la Figura 6, calcular los valores de salida y el consumo para los valores de entrada $V_i=5V$ y $V_i=0V$. Probar que los dispositivos trabajan en las regiones que se suponen.






Figura 6

7.- Para los cuatro inversores de la Figura 7, calcular los valores de salida V_o asociados a las entradas alta $V_i=5V$ y baja $V_i=0V$.



$V_{BEON}=V_{BEACT}=V_{BESAT}=0.7V$ $V_{CESAT}=0.2V$ $\beta_Q=30$ $\beta_M=50\mu A/V^2$

8.- Para los circuitos de la Figura 8, indicar a que familia lógica pertenecen y cuál es la función booleana que realizan, siendo 'O' la salida. Justificar adecuadamente la respuesta.



Formulario:

$I_D = \frac{\beta}{2}(V_{GS} - V_T)^2$ si $V_{GS} \geq V_T$ $y V_{DS} \geq V_{GS} - V_T$		$I_D = \frac{\beta}{2}(V_{SG} - V_T)^2$ si $V_{SG} \geq V_T$ $y V_{SD} \geq V_{SG} - V_T$	
$I_D = \beta \left[(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2} \right]$ si $V_{GS} \geq V_T$ $y V_{DS} \leq V_{GS} - V_T$		$I_D = \beta \left[(V_{SG} - V_T)V_{SD} - \frac{V_{SD}^2}{2} \right]$ si $V_{SG} \geq V_T$ $y V_{SD} \leq V_{SG} - V_T$	

SOLUCIONES:

- 1a.- saturación,
 1b.- corte,
 1c.- corte,
 1d.- saturación.

2.- $I_D = 0,352 \text{ mA}$; $V_{GS} = -0,704$; $V_{DS} = 0,776 \text{ V}$; $P_{DD} = 1,76 \text{ mW}$; $P_M = 0,23 \text{ mW}$.

3.- $\beta_p = 28 \text{ mA/V}^2$; $v_o = 4,33 \text{ V}$; $P_{DD} = 250 \text{ mW}$.

4a.- ($V_o(0) = 5 \text{ V}$, $P(0) = 0 \text{ W}$); ($V_o(1) = 0.89 \text{ V}$, $P(1) = 1,57 \text{ mW}$).

4b.- ($V_o(0) = 4 \text{ V}$, $P(0) = 0 \text{ W}$); ($V_o(1) = 0.42 \text{ V}$, $P(1) = 0,80 \text{ mW}$).

5a.- ($V_o(00) = 5 \text{ V}$, $P(00) = 0 \text{ W}$); ($V_o(01) = 0.025 \text{ V}$, $P(01) = 24,875 \mu\text{W}$);
 ($V_o(10) = 0.025 \text{ V}$, $P(10) = 24,875 \mu\text{W}$); ($V_o(11) = 0.0125 \text{ V}$, $P(11) = 24,937 \mu\text{W}$).

5b.- ($V_o(00) = 5 \text{ V}$, $P(00) = 0 \text{ W}$); ($V_o(01) = 0.13 \text{ V}$, $P(01) = 0,125 \text{ mW}$);
 ($V_o(10) = 0.13 \text{ V}$, $P(10) = 0,125 \text{ mW}$); ($V_o(11) = 0.063 \text{ V}$, $P(11) = 0,125 \text{ mW}$).

5c.- ($V_o(00) = 4 \text{ V}$, $P(00) = 0 \text{ W}$); ($V_o(01) = 1.17 \text{ V}$, $P(01) = 1 \text{ mW}$);
 ($V_o(10) = 1.17 \text{ V}$, $P(10) = 1 \text{ mW}$); ($V_o(11) = 0.73 \text{ V}$, $P(11) = 1,33 \text{ mW}$).

6.- ($V_i = 5 \text{ V}$, $V_o = 0.015 \text{ V}$, $P = 24,925 \mu\text{W}$); ($V_i = 0 \text{ V}$, $V_o = 5 \text{ V}$, $P = 0 \text{ W}$).

7a.- ($V_i = 5 \text{ V}$, $V_o = 0.2 \text{ V}$), ($V_i = 0 \text{ V}$, $V_o = 4 \text{ V}$);

7b.- ($V_i = 5 \text{ V}$, $V_o = 0.2 \text{ V}$), ($V_i = 0 \text{ V}$, $V_o = 5 \text{ V}$);

7c.- ($V_i = 5 \text{ V}$, $V_o = 0.2 \text{ V}$), ($V_i = 0 \text{ V}$, $V_o = 5 \text{ V}$);

7d.- ($V_i = 5 \text{ V}$, $V_o = 0.2 \text{ V}$), ($V_i = 0 \text{ V}$, $V_o = 5 \text{ V}$).

8a.- NMOS, $O = \overline{A(B+C+D)}$;

8b.- NMOS, $O = \overline{(A+B)(C+D)}$;

8c.- CMOS, $O = \overline{ABC}$;

8d.- CMOS, $O = \overline{AB+C}$.

TEMA 7: MEMORIAS SEMICONDUCTORAS

7.1. Introducción


7.2. Memorias ROM.

- 7.1.1. ROM con diodos o BJTs.
- 7.1.2. ROM con MOS.
- 7.1.3. Programación de las memorias ROM.


7.3. Memorias RAM.

- 7.2.1. RAM estática.
- 7.2.2. RAM dinámica.



MEMORIAS SEMICONDUCTORAS




TIPOLOGÍA



MEMORIAS DE SOLO LECTURA (ROM)




ROM CON DIODOS O BJTs




	SALIDAS							
entrada 0(decimal)	1	0	1	0	0	1	0	1
entrada 1(decimal)	0	0	0	1	0	0	0	0
entrada 2(decimal)	1	0	0	0	1	0	1	0
entrada 3(decimal)	0	1	0	0	0	0	0	0
entrada 4(decimal)	1	0	0	1	0	0	0	1
entrada 5(decimal)	0	0	0	0	0	1	0	0
entrada 6(decimal)	0	0	1	0	0	0	0	1
entrada 7(decimal)	1	0	0	0	1	0	0	0

ROM CON MOS - MATRIZ NOR



entrada 0(decimal)	0	1	0	1	1	0	1	0
entrada 1(decimal)	1	1	1	0	1	1	1	1
entrada 2(decimal)	0	1	1	1	0	1	0	1
entrada 3(decimal)	1	0	1	1	1	1	1	1
entrada 4(decimal)	0	1	1	0	1	1	1	0
entrada 5(decimal)	1	1	1	1	1	0	1	1
entrada 6(decimal)	1	1	0	1	1	1	1	0
entrada 7(decimal)	0	1	1	1	0	1	1	1

ROM CON MOS - MATRIZ NAND




entrada 0(decimal)	1	0	1	0	0	1	0	1
entrada 1(decimal)	0	0	0	1	0	0	0	0
entrada 2(decimal)	1	0	0	0	1	0	1	0
entrada 3(decimal)	0	1	0	0	0	0	0	0
entrada 4(decimal)	1	0	0	1	0	0	0	1
entrada 5(decimal)	0	0	0	0	0	1	0	0
entrada 6(decimal)	0	0	1	0	0	0	0	1
entrada 7(decimal)	1	0	0	0	1	0	0	0

PROGRAMABILIDAD EN LAS ROM


rom programada por usuario
(field programmable)

CON BJTs




Fusible


CON MOS





Dispositivo de puerta flotante



Dispositivo sin programar





Dispositivo programado



PROGRAMACIÓN EN LAS ROM MOS



Celda FAMOS (floating avalanche MOS)

Rayos Ultravioleta





128K x 8 celdas: 13.1 segundos para programar,
y 20 minutos para borrar

Celda FLOTOX (floating-gate tunnel-oxide)





Celda FLASH





256K x 8 celdas: 2.6 segundos para programar,
y 1 segundo para borrar

MEMORIAS DE ACCESO ALEATORIO (RAM)


MEMORIAS DE LECTURA Y ESCRITURA (RD/WR Memory)




RAM ESTÁTICA: PRINCIPIO




EL MOS COMO LLAVE ANALÓGICA




RAM ESTÁTICA: CELDA Y ARQUITECTURA



RAM ESTÁTICA: OPERACIÓN



RAM DINÁMICA



TEMA 7: BREVE EXPLICACIÓN DE LAS TRANSPARENCIAS

Transparencia 1: Índice

Transparencia 2: Memorias Semiconductoras

En sentido amplio, al hablar de la memoria de un computador cabe distinguir entre dos tipos: La **memoria principal** y la **memoria de almacenamiento masivo**. A la primera se le exige un acceso rápido y flexible, y es la encargada de almacenar las instrucciones y los datos de los programas en ejecución, mientras que a la segunda se le exige gran capacidad de almacenamiento.

Las memorias llamadas de **acceso aleatorio** (RAM) resultan ser las más adecuadas para cumplir con las características exigidas a la memoria del primer tipo, dado que para ellas el tiempo de acceso a la información es independiente de la posición y/o secuencia de almacenamiento. La regularidad de su estructura y de la de los circuitos empleados en su realización, las hace buenos candidatos para ser integradas en circuitos VLSI. Así pues, las **memorias semiconductoras**, entendidas éstas como dispositivos de almacenamiento de información realizados con tecnología de circuitos integrados, son elementos fundamentales en los sistemas basados en microprocesador, sobre todo como elemento del que se requiere flexibilidad y tiempo de acceso reducidos, aportando además la ventaja de su bajo consumo y una capacidad de almacenamiento cada vez más elevada, sobre todo a partir de los últimos avances tecnológicos en cuanto a fabricación de circuitos integrados que están permitiendo la fabricación de chip de memoria con gran capacidad de almacenamiento, del orden de gigabit.

En la transparencia se muestra un diagrama de bloques de uno de estos sistemas en el que aparecen bloques de memoria RAM de diferentes tipos. Estos en general son fabricados con diferentes tecnologías y presentan diferentes condiciones y tiempos de acceso.

Frente a las anteriores, las memorias de **acceso secuencial** son empleadas como elementos de almacenamiento masivo. Así, aunque el tiempo de acceso es superior y depende de la posición que ocupe la información requerida en el sistema de almacenamiento, ya que en ellas los datos son accesible en la misma secuencia en la que fueron almacenados, esto se compensa con su gran capacidad de almacenamiento. La tecnología de fabricación es muy variada, en incluye la de los soportes magnéticos, (cintas magneticas, discos duros y disquets,etc.) u ópticos (CD, CDROM, DVD, etc.).

En la parte inferior de la transparencia se muestra un esquema que recoge una clasificación de distintos tipos de memorias semiconductoras, atendiendo a diferentes

criterios.

Así, junto a la distinción inicial entre **memorias de acceso aleatorio** RAM y de **acceso secuencial**. En cada una da estas a su vez cabe establecer las siguientes:

Desde un punto de vista conceptual, entre las memorias de tipo secuencial cabe distinguir: las **memorias FIFO** (First Input - First Output) y las **memorias FILO** (First Input - Last Output). En las primeras el orden de acceso a los datos es el mismo en el que fueron escritos, mientras que en las segundas éste se invierte.

Por su parte dentro de la categoría de **memorias RAM** cabe establecer dos tipos fundamentales. Las **memorias de sólo lectura (ROM)** y las **memorias de lectura y escritura (R/W Memory)**. Las primeras caen también dentro de la categoría de las denominadas **memorias no volátiles**, esto es, dispositivos de almacenamiento que mantienen la información en ausencia de alimentación eléctrica. Por su parte las segundas pierden la información en ausencia de alimentación, por lo que caen en la categoría de las llamadas **memorias volátiles**.

Aunque originariamente todas las ROMs eran memorias **programadas por máscara**, esto es, su programación queda establecida durante el proceso de fabricación. Posteriores desarrollos tecnológicos han permitido fabricar **dispositivos ROM programables por el usuario**, dando lugar a las denominadas **memorias PROM** (memorias ROM programables en campo). A su vez, cabe distinguir dos tipos de memorias PROM. Una de ellas de un solo uso, basada en tecnología que emplea fusibles, son las PROM propiamente dichas; y por otra parte las memorias PROM grabables u borrables, que permiten reprogramación, denominadas **memorias EPROM**. Por último existen diferentes mecanismos para realizar el proceso de grabado y borrado de una EPROM, de forma que cabe distinguir a su vez dos tipos de memorias PROM borrables: las EPROM propiamente dichas, por una parte, que emplean irradiación con luz ultravioleta para el proceso de borrado; y las **EEPROM**, que emplean procedimiento eléctrico.

Dentro de la categoría de las **memorias RAM volátiles**, cabe distinguir a su vez entre las **memorias RAM estáticas (SRAM)** y las **memorias RAM dinámicas (DRAM)**. La principal diferencia entre ambas recae en el circuito que constituye la celda básica de almacenamiento. Siendo la base de este un circuito biestable en el primer caso, y un elemento capacitivo en el segundo.

En las siguientes transparencias se precisan algo más algunos de los conceptos y elementos aquí mencionados.

Transparencia 3: Memoria de solo lectura (ROM)

Las memorias ROM fueron concebidas para ser sólo leídas (Read Only Memory) y guardar la información incluso cuando no están alimentadas, por lo que se dice que son **no volátiles**. Hoy en día hay memorias ROM que se programan con señales eléctricas fácilmente, es decir se pueden escribir desde el sistema, como se ha indicado en el comentario de la transparencia anterior y se estudiará con más detalle en posteriores transparencias..

Como bloque de diseño digital, una memoria ROM de 2^n palabras de m bits ($2^n \times m$ bits) como la que se ilustra en esta transparencia, puede ser considerada como un bloque combinacional que agrupa a un decodificador de n entradas y un conjunto de m puertas OR, estos es, una por salida, y de 2^n entradas cada una.

La conexión entre las salidas del decodificador y las entradas de las puertas OR pueden ser especificadas de diferente manera de modo que el sistema resultante queda configurado como un elemento de almacenamiento de información de modo permanente.

Así, cada combinación de entrada es una dirección de memoria, y la correspondiente salida una palabra de m bits.

Desde el punto de vista del diseño lógico, una ROM $2^n \times m$ bits programada implementa m funciones booleanas de n variables.

En una memoria ROM integrada el array de puertas OR puede ser realizado partiendo de diferentes realizaciones de puertas OR con diferentes dispositivos semiconductores como los estudiados en temas precedentes, así se tiene memorias ROM construidas a partir de matrices OR con diodos, transistores bipolares o MOS.

Transparencia 4: ROM con diodos o BJT

En la transparencia se muestra una memoria ROM hecha con diodos. Observa que si la salida del decodificador selecciona una fila, es decir tiene un valor de tensión alto (por ejemplo 5V), a la salida de la memoria tendremos un valor alto si hay un diodo en la fila, y bajo si no lo hay. De esta manera, si vamos seleccionando las filas una a una podemos leer a la salida los datos almacenados en la memoria.

Otra forma de ver la memoria es como un conjunto de puertas OR con diodos, una por columna. Fijate por ejemplo en la columna que está rodeada de una línea discontinua. Las entradas de la puerta son las salidas del decodificador de filas. Por lo tanto, sólo una de las entradas de la puerta OR tendrá un '1', la de la fila seleccionada, mientras que el resto tendrán el '0' correspondiente a las filas no seleccionadas. En definitiva, a la salida de la puerta OR, que es la salida de la columna de la memoria, habrá un '1' si en alguna de las entradas hay un uno, es decir si una de las filas en las que hay un diodo de la puerta OR se selecciona.

Fijate en la memoria y en su contenido de debajo, compara y observa que hay un '1' por cada diodo, y un '0' en el resto de la memoria.

En lugar de diodos suele haber transistores BJTs, como se muestra en la esquina superior izquierda de la transparencia, aunque el funcionamiento es similar.

La ROM de la transparencia es programable por máscara, que quiere decir que las conexiones de los diodos están hechas por el fabricante. El usuario pide la ROM con un contenido de datos determinado, y el fabricante la sirve con ese contenido.

Transparencia 5: ROM con MOS- matriz NOR

Aquí se muestra una memoria ROM hecha con transistores MOS. Como ves, se llama matriz NOR, y la razón es que cada columna es una puerta NOR hecha con transistores MOS. Así, si una fila es seleccionada y hay un transistor en la columna que miramos (fijate por ejemplo en la señalada con línea discontinua) se realiza la operación NOR y aparece un '0' a la salida de la puerta, es decir a la salida de la columna.

Fijate en la memoria y en su contenido de debajo, compara y observa que hay un '0' por cada transistor, y un '1' en el resto de la memoria.

Transparencia 6: ROM con MOS- matriz NAND

Esta memoria funciona igual que la anterior, pero ahora se implementa una función NAND en cada columna. Otra diferencia importante para entender su funcionamiento es que las filas se seleccionan con un '0' (fijate en los inversores en las salidas del decodificador), por lo tanto la fila que se selecciona (entrada de la puerta NAND si hay un transistor MOS) tendrá entrada '0' y la del resto de las filas será '1'. Así, al ser seleccionada una de las entradas de la puerta NAND (cero en su entrada) aparecerá un '1' a la salida.

Fijate en la memoria y en su contenido de debajo, compara y observa que hay un '1' por cada transistor, y un '0' en el resto de la memoria.

Transparencia 7: Programación de las ROM

En esta transparencia podemos ver cómo se puede hacer que una memoria ROM como las vistas anteriormente se programe por el usuario. En el caso de las memorias con diodos o transistores BJT se puede añadir un fusible, como se indica en la parte de arriba de la transparencia. Para programarla, se hace pasar una corriente grande por el fusible, de manera que éste se funde y se rompe, quedando desconectado el diodo o transistor. Por lo tanto, en aquellos lugares en los que se

haya fundido el fusible, será como si no hubiera transistor o diodo, y en aquellos en los que el fusible permanezca habrá que considerar que hay transistor.

Cuando tenemos transistores MOS se utiliza un recurso diferente, que consiste en añadir una segunda puerta, es decir un trozo de conductor dentro del aislante que separa la primera puerta del resto del transistor. A esta puerta, que se puede ver en la parte de abajo (izquierda) de la transparencia, se le llama *puerta flotante*. Para programar el dispositivo, conseguimos introducir cargas dentro de la puerta flotante, de forma que se crea un campo eléctrico que dificulta que los electrones se acumulen para formar el canal (recuerda que las cargas del mismo signo se repelen). El resultado es que la tensión umbral de este transistor con la puerta cargada es muy grande, como se ve en la parte de la derecha, y el transistor estará normalmente en corte, por tanto será como si no estuviera. En conclusión, para programar una memoria como la de la transparencia 3, introduciré carga en la puerta flotante de los transistores que quiero "quitar", y dejaré tal cual al resto de los transistores.

Transparencia 8: Programación de las ROM MOS

En esta transparencia se ilustra cómo se puede introducir y retirar la carga de una puerta flotante, para poder programar una ROM.

Un primer método (celda FAMOS) crea campos intensos (V_G y V_D del orden de 12V) que hacen que los electrones sean capaces de atravesar la barrera del aislante y alojarse en la puerta flotante. Para retirar la carga y poder programar de nuevo la memoria, hay que iluminar la memoria con luz ultravioleta, que da a los electrones energía suficiente para volver a atravesar la barrera del aislante y descargar la puerta. Esta segunda operación es lenta, necesita varios minutos, y borra toda la memoria, con lo que es imposible cambiar sólo un dato de la memoria. La memoria es una EPROM (Erasable Programmable ROM), que quiere decir que se puede borrar y escribir otra vez, cosa que no ocurre si utilizamos fusibles, ya que una vez rotos no se pueden recomponer.

Para conseguir cargar y descargar la puerta sólo con señales eléctricas (sin utilizar luz ultravioleta), acelerando el proceso y permitiendo cambiar un solo dato sin borrar toda la memoria, se hizo muy delgado el aislante entre la puerta flotante y el canal, creando la celda FLOTOX, que permite el paso de los electrones para cargar y descargar la puerta gracias al *efecto túnel*.

La celda FLASH, de abajo de la transparencia, también se borra y programa con señales eléctricas, pero es una mezcla de las anteriores. Se escribe como la celda FAMOS (acelerando los electrones) y se borra como la FLOTOX (por efecto túnel). El resultado es una memoria que se programa más rápidamente, es más compacta y consume menos. A estas memorias y a las de celda FLOTOX se les llama en general

EEPROMs (Electrically Erasable PROMs), porque se borran con señales eléctricas.

La rapidez de programación de las EEPROM hace que a menudo se utilicen como memorias de escritura y lectura no volátiles.

Transparencia 9: Memorias de acceso aleatorio (RAM)

En la parte superior de esta transparencia se muestra un esquema de la organización de una memoria de acceso aleatorio de lectura y escritura (R/W RAM memory). Los elementos básicos de memoria se organizan en forma de **matriz de celdas de memoria** cada una de las cuales puede ser seleccionada individualmente a partir de una línea de **selección de columna y una de fila**, cuyo esquema se muestra en la parte inferior izquierda de la transparencia. El conjunto de líneas de selección se obtiene de la decodificación de las líneas de dirección de acceso a memoria. Una **línea** adicional denominada \overline{WE} indica si el acceso a las celdas de memoria es de **lectura** de la información almacenada, o de modificación de dicha información, esto es de **escritura** de la celda de memoria. El dato a escribir o leer llega a todas las celdas del array por medio de la **línea de dato**, D_N para escritura, D_O para lectura. En la parte inferior derecha se muestra el esquema del elemento básico de memoria estática. Cuyo principio de funcionamiento se ilustra en la siguiente transparencia.

Transparencia 10: RAM estática: principio

Una memoria RAM es tradicionalmente una memoria volátil, es decir que pierde su información si se desconecta de la fuente de tensión que la alimenta. Para construir una memoria de este tipo, lo más sencillo es utilizar como celda básica dos inversores y conectar la salida del primero con la entrada del segundo y la salida del segundo con la entrada del primero, como se indica en la transparencia. De esta manera, en v_{ia} (o v_{ob}) tendré un cero o un uno que se mantienen. Es decir, si externamente "pongo" un '1' en v_{ia} , este '1' se mantendrá y podré leerlo más tarde si quiero.

En la parte de abajo de la transparencia puedes ver la celda básica de una memoria RAM estática. En este caso tienes dos inversores NMOS conectados como se indica arriba, y dos transistores MOS que controlan el acceso a la información de la memoria, actuando como "llaves analógicas". En la transparencia que sigue veremos cómo funcionan estas llaves.

Transparencia 11: El MOS como llave analógica

En esta transparencia se quiere explicar por qué podemos entender el transistor

MOS como un interruptor o llave dentro de las memorias cuando controlan el acceso a las celdas, como por ejemplo en el caso de los transistores de la izquierda y derecha de la celda básica de la transparencia anterior.

Como se ve en esta transparencia, si en la puerta (terminal de control) del transistor MOS tenemos un '0', vamos a tomar al transistor como un circuito abierto, porque estará en corte. En el caso de tener un '1' en la puerta lo vamos a tomar como un cortocircuito. La razón de esto último es que el transistor va a trabajar "muy" en óhmica, o sea que $v_{DS} \approx 0$ o $v_D \approx v_S$, es decir que la caída de tensión entre D y S es aproximadamente 0, como ocurre con un cortocircuito (en realidad, en un cortocircuito es exactamente 0).

Transparencia 12: RAM estática; celda y arquitectura

En esta transparencia se muestra cómo se disponen las celdas de una RAM estática dentro de una memoria, y cómo se accede a los datos que almacenan. Observa que cada celda se puede identificar por unas coordenadas correspondientes a su fila X_j y su columna Y_j . Si ponemos las líneas de fila y columna a '1' seleccionamos la celda y podemos leer o escribir su contenido a través de las llaves controladas por las señales de lectura (R) y escritura (W). En la siguiente transparencia podemos ver cómo se hacen ambas acciones.

Transparencia 13: RAM estática; operación

En esta transparencia se ilustra cómo se lee y escribe la memoria RAM estática. Observa la parte de arriba de la transparencia. Si $X_j = '0'$ (izquierda) la celda de memoria está aislada del exterior (hay circuitos abiertos en el camino hacia el exterior de la memoria) independientemente de lo que valga Y_j , y si $Y_j = '0'$ (derecha) ocurre lo mismo independientemente de lo que valga X_j .

Sólo en el caso en que $X_j = '1'$ y $Y_j = '1'$, como se muestra abajo, podemos acceder a la celda. En esta situación, si $W = '1'$ escribimos la memoria, y a la entrada pondremos un cero o un uno, dependiendo de lo que queramos escribir. Para leer el contenido ponemos $R = '1'$ y tomamos el dato que aparece a la salida. Hay que utilizar un inversor a la salida porque en la parte derecha de la celda tenemos el dato escrito por la parte izquierda, pero invertido.

Transparencia 14: RAM dinámica

La memoria RAM dinámica permite almacenar muchos más datos que la memoria estática, en el mismo espacio. La razón es que su celda básica es sólo un

pequeño condensador y un transistor que actúa como llave para acceder al contenido de la celda.

En la parte de arriba de la transparencia se puede ver el principio de funcionamiento de la memoria, que se reduce a cargar al condensador para almacenar un '1' y descargarlo para almacenar un '0'. Observa la arquitectura de la parte de abajo, si $X_j = '1'$ y $Y_j = '1'$ a la salida podremos leer el dato ($R = '1'$) que hay en la celda o escribir ($W = '1'$) el contenido de la celda.

Esta memoria tiene el inconveniente de que los condensadores se van descargando debido a pequeñas fugas de carga. Por esta razón, se utilizan los circuitos que aparecen en la transparencia como "Amplificador sensor", y que sirven para regenerar los datos y ponerlos a la salida de forma que se puedan reconocer correctamente. Además de regenerar los datos cada vez que se leen, periódicamente hay que *refrescar* la memoria, para que los condensadores que tengan almacenado un '1' no se descarguen totalmente. Para refrescar la memoria, se accede a todas las filas de forma secuencial, y los amplificadores sensores se encargan de regenerar los valores almacenados en las celdas. Esta operación supone sólo un pequeño porcentaje del tiempo de uso de la memoria.

Tema 7: Cuestiones

Cuestiones

- 1.- Realiza una clasificación de las memorias semiconductoras y describe brevemente sus principales rasgos característicos.
- 2.- Qué es una memoria de acceso secuencial. Qué es una memoria FIFO y qué una memoria FILO.
- 3.- Qué es una memoria de acceso aleatorio. Cuál es su principal ventaja frente a una memoria secuencial.
- 4.- Qué tienen en común y en qué se diferencian los dispositivos denominados ROM, RAM dinámica y RAM estática.
- 5.- Dibuja y describe el esquema básico de una memoria ROM. Explica brevemente cuáles son las principales semejanzas y diferencias entre los sistemas que representan los términos ROM, PROM, EPROM y EEPROM.
- 6.- Describir brevemente las diferentes realizaciones de memorias ROM que se han estudiado.
- 7.- Explicar brevemente los diferentes métodos empleados para obtener memorias ROM reconfigurables.
- 8.- Qué es un transistor MOS de puerta flotante y para que se utiliza.
- 9.- Dibuja y describe el esquema básico de una memoria RAM, de lectura y escritura (R/W memory). Explica brevemente cuáles son las principales semejanzas y diferencias entre los sistemas que representan los términos RAM estática y RAM dinámica.
- 10.- Explica brevemente el principio de funcionamiento de la celda básica de la memoria RAM estática.
- 11.- Describe brevemente la celda básica de las memorias RAM estática NMOS. Ilustra cómo se lee y escribe una memoria RAM estática NMOS.
- 12.- Explicar brevemente el principio de funcionamiento de una celda básica de la memoria RAM dinámica. Ilustra cómo se lee y escribe una memoria RAM dinámica.