УДК 004.056 doi: 10.26583/bit.2024.2.10

Денис И. Сотсков¹, Владислав Н. Котов², Алексей В. Зубаков³, Николай А. Усачев⁴, Александр Ю. Никифоров⁵, Дмитрий В. Бойченко⁶ ¹⁻⁶Национальный исследовательский ядерный университет «МИФИ», Каширское ш., 31, Москва, 115409, Россия ^{1-4,6}Акционерное общество «Экспериментальное научно-производственное объединение СПЕЦИАЛИЗИРОВАННЫЕ ЭЛЕКТРОННЫЕ СИСТЕМЫ», Каширское ш., 31, Москва, 115409, Россия ¹e-mail: disotskov@mephi.ru, https://orcid.org/0000-0003-2047-2008 ²e-mail: vnkot@spels.ru, https://orcid.org/0009-0000-7212-8829 ³e-mail: avzub@spels.ru, https://orcid.org/0009-0008-0926-2134 ⁶e-mail: aynikiforov1@mephi.ru, https://orcid.org/0000-0002-2427-663X ⁶e-mail: dvboy@spels.ru, https://orcid.org/0000-0002-8382-4675

МЕТОДИКА ПРОЕКТИРОВАНИЯ БЛОКА УПРАВЛЕНИЯ ПИТАНИЕМ МИКРОСХЕМЫ РАДИОЧАСТОТНОЙ МЕТКИ СИСТЕМ ЦИФРОВОЙ МАРКИРОВКИ И ИДЕНТИФИКАЦИИ ОБЪЕКТОВ КРИТИЧЕСКОЙ ИНФРАСТРУКТУРЫ*

Аннотация. Представлена методика проектирования основной части блока управления питанием (БУП) микросхемы радиочастотной метки (РЧМ) УВЧ-диапазона. Методика представляет собой пошаговый алгоритм проектирования БУП и состоит из пяти взаимосвязанных этапов. На первом этапе осуществляется формирование требований к параметрам БУП (выходное напряжение, мощность постоянного тока на выходе, коэффициент полезного действия, емкость выходного конденсатора) и значению добротности аналогового тракта РЧМ. На втором этапе осуществляется проектирование электрической схемы умножителя напряжения (УН), предназначенного для преобразования напряжения входного радиочастотного (РЧ) сигнала в нестабилизированное постоянное напряжение. В ходе третьего этапа осуществляется проектирование электрической схемы ограничителя постоянного напряжения, необходимого для снижения уровня выходного напряжения УН до безопасного уровня. Результатом выполнения четвертого этапа является электрическая схема защиты от перенапряжения, предназначенной для обеспечения требуемого уровня стойкости микросхемы РЧМ к воздействию электростатического разряда и РЧ сигнала высокой мощности. В рамках заключительного этапа осуществляется оценка и приведение в соответствие с требуемым значением добротности аналогового тракта РЧМ. Предложенная методика может быть использована для оперативной разработки отечественных микросхем РЧМ УВЧ-диапазона (стандарты ISO 18000-6С, GJB 7377.1 и др.) на основе КМОП технологических процессов, в т.ч. микросхем РЧМ, предназначенных для применения на объектах критической инфраструктуры. С использованием представленной методики выполнено проектирование БУП с расчетным значением коэффициента полезного действия 70%, оценочной добротностью аналогового тракта РЧМ менее 15 при мощности входного РЧ сигнала 12,7 дБм.

Ключевые слова: методика проектирования, радиочастотная метка, блок управления питанием, КМОП, УВЧ, цифровая маркировка, радиочастотная идентификация.

<u>Для цитирования:</u> СОТСКОВ, Денис И. и др. МЕТОДИКА ПРОЕКТИРОВАНИЯ БЛОКА УПРАВЛЕНИЯ ПИТАНИЕМ МИКРОСХЕМЫ РАДИОЧАСТОТНОЙ МЕТКИ СИСТЕМ ЦИФРОВОЙ МАРКИРОВКИ И ИДЕНТИФИКАЦИИ ОБЪЕКТОВ КРИТИЧЕСКОЙ ИНФРАСТРУКТУРЫ. Безопасность информационных технологий, [S.l.], m. 31, № 2, c. 142–158, 2024. ISSN 2074-7136. URL: https://bit.spels.ru/index.php/bit/article/view/1641. DOI: http://dx.doi.org/10.26583/bit.2024.2.10.

<u>*Благодарности.</u> Работа выполнена при поддержке Министерства науки и высшего образования Российской Федерации (код (шифр) научной темы «FSWU-2022-0019», рег. № НИОКТР 122121600004-3).

Denis I. Sotskov¹, Vladislav N. Kotov², Alexey V. Zubakov³, Nikolay A. Usachev⁴, Alexander Y. Nikiforov⁵, Dmitry V. Boychenko⁶ ¹⁻⁶National Research Nuclear University MEPhI (Moscow Engineering Physics Institute), Kashirskoe sh., 31, Moscow, 115409, Russia ^{1-4,6}Joint Stock Company "Experimental Research and Production Association SPECIAL ELECTRONIC SYSTEMS", Kashirskoe sh., 31, Moscow, 115409, Russia ¹e-mail: disotskov@mephi.ru, https://orcid.org/0000-0003-2047-2008 ²e-mail: vnkot@spels.ru, https://orcid.org/0009-0000-7212-8829 ³e-mail: avzub@spels.ru, https://orcid.org/0009-0008-0926-2134 ⁵e-mail: aynikiforov1@mephi.ru, https://orcid.org/0000-0002-2427-663X ⁶e-mail: dvboy@spels.ru, https://orcid.org/0000-0002-8382-4675

<u>The Design Technique for Power Management Unit of the Tag IC</u> for Radio Frequency Identification of Critical Infrastructure Objects*

Abstract. The ultra-high frequency (UHF) tag IC's main part of the power management unit (PMU) design technique is presented. The technique is a step-by-step algorithm for designing a PMU and consists of five interrelated stages. At the first stage, the requirements for the parameters of the PMU (output voltage, output DC power, efficiency, output capacitor capacity) and the Q-factor of the tag analog front-end are determinates. At the second stage, the design of an electrical circuit of a voltage multiplier (VM) is carried out. VM is required to convert the voltage of the input radio frequency (RF) signal into an DC voltage. During the third stage, the design of the electrical circuit of the DC voltage limiter is carried out, which is necessary to reduce the output voltage of VM to a safe level. The result of stage 4 is an electrical circuit of surge protection designed to provide the required level of immunity of the tag IC to the effects of electrostatic discharge and a high-power RF signal. As part of the final stage, the evaluation and alignment with the required Q-factor value of the tag IC analog front-end is carried out. The proposed technique can be used for the development of domestic UHF tag ICs (ISO 18000-6C, GJB 7377.1, etc.) based on CMOS technological processes, including ICs designed for radio frequency identification of critical infrastructure objects. Using the presented technique, the design of a PMU with an estimated efficiency value of 70%, an estimated Q-factor of the analog front-end of less than 15 at an RF input signal power of -12.7 dBm was performed.

Keywords: design technique, tag, power management unit, CMOS, UHF, tagging, radiofrequency identification.

For citation: SOTSKOV, Denis I. et al. The Design Technique for Power Management Unit of the Tag IC for Radio Frequency Identification of Critical Infrastructure Objects. IT Security (Russia), [S.l.], v. 31, no. 2, p. 142–158, 2024. ISSN 2074-7136. URL: https://bit.spels.ru/index.php/bit/article/view/1641. DOI: http://dx.doi.org/10.26583/bit.2024.2.10.

<u>*Acknowledgement.</u> This work was supported by the Ministry of Science and Higher Education of the Russian Federation (code of the scientific topic "FSWU-2022-0019", project registration number 122121600004-3).

Введение

Системы беспроводной (радиочастотной) маркировки и идентификации УВЧ диапазона широко применяются для задач автоматизации учета, управления складскими запасами, отслеживания технологических процессов в режиме реального времени, многих других, в т.ч. в составе объектов критической инфраструктуры. Подобные системы состоят из считывателя (одного или нескольких), задачей которого является излучение радиочастотного сигнала и детектирование отраженного от метки сигнала, и множества радиочастотных меток [1–3].

Радиочастотные метки (РЧМ) в составе данных систем представляют собой, как правило, пассивные устройства (отсутствует источник питания. энергия для функционирования РЧМ поступает от считывателя посредством передачи немодулированного радиочастотного (РЧ) сигнала). РЧМ состоит из микросхемы, изготовленной в большинстве своем по КМОП технологическим процессам с проектными нормами 0,25...0,09 мкм, и антенны. К РЧМ предъявляются повышенные требования в части потребляемой мощности в активном режиме работы (чтение информации, запись информации), объема доступной энергонезависимой памяти, площади кристалла и стоимости.

Типовая структура микросхемы РЧМ УВЧ-диапазона, показанная на рис. 1, включает в своем составе аналоговый тракт, цифровой тракт и энергонезависимую память [4, 5]. Аналоговый тракт микросхемы РЧМ, как правило, содержит два укрупненных блока: (1) блок управления питанием, предназначенный для формирования напряжения питания аналоговых и цифровых функциональных блоков (V_{DD}), а также напряжения питания энергонезависимой памяти (V_{VM}) микросхемы; (2) сигнальный интерфейс, включающий модулятор, демодулятор, генератор тактового сигнала, схему запуска («Power-on Reset»).



Рис. 1. Типовая структурная схема микросхемы РЧМ УВЧ-диапазона

Ведущими мировыми производителями РЧМ УВЧ-диапазона являются такие компании как Impinj Inc. (США), Alien Tech. Inc. (США), NXP (Нидерланды), которые предлагают широкую номенклатуру микросхем, основные параметры некоторых представителей которых обобщены в табл. 1.

В настоящее время серийно выпускаемые и доступные для применения в составе систем цифровой маркировки и идентификации (в т.ч. объектов критической инфраструктуры) отечественные микросхемы РЧМ УВЧ-диапазона представлены в весьма ограниченном объеме, что делает актуальной задачу по их разработке и последующему серийному производству.

Таблица 1. Значения основных пар	аметров выпускаемых серийно	микросхем па	ссивных РЧМ
	стандарта ЕРС (Class 1 Gen2 /	ISO 18000-6C

	Monza	Monza		Higgs-	UCODE	UCODE
Наименование кристалла РЧМ	4QT	R6	Higgs 4	EC	7xm	8m
Производитель	Impinj Inc.		Alien Tech. Inc.		NXP	
Диапазон частот входного РЧ сигнала, МГц	860 - 960	860 - 960	840 - 960	840 - 960	840 - 960	840 - 960
Чувствительность, дБм (режим чтения)	-16,9	-20	-16,8	-17,8	-18,5	-22,9
Чувствительность, дБм (режим записи)	-14,1	-16,7	-13,8	-14,8	-12,0	-17,8
Объем пользовательской памяти, бит	512	_	128	128	1024	32
Максимальная входная мощность, дБм	20	20	н.д.	н.д.	20	20
Эквивалентное параллельное сопротивление, Ом	1650*	1200	1800	2500	—	-
Эквивалентная параллельная ёмкость, п Φ	1,0	1,23	0,95	0,85	0,63	0,69
D ODADLI KOMOTOLIJO MM^2	0,59 ×	0,47 ×	0,59 ×	0,49 ×	0,57 ×	$0,47 \times$
і азмеры кристалла, мм	0,59	0,40	0,59	0,48	0,63	0,48

Примечание: при однопортовом включении.

В рамках настоящей работы рассмотрен методический подход к проектированию ключевого блока аналогового тракта РЧМ – блока управления питанием, характеристики которого во многом определяют значения основных параметров микросхемы РЧМ: диапазон частот входного РЧ сигнала (ΔF_{P4}), чувствительность (S) в режиме чтения и записи, максимальную входную мощность (P_{MAKC}), эквивалентное параллельное соединение (R_P) и эквивалентную параллельную емкость (C_P), а также размеры кристалла.

1. Архитектура блока управления питанием

В соответствии со структурной схемой микросхемы РЧМ УВЧ-диапазона, показанной на рис. 1, блок управления питанием (БУП) состоит из двух частей, первая из которых (часть А на рис. 1) формирует нестабилизированное напряжение (V_{VM}) посредством преобразования радиочастотной мощности на входе микросхемы РЧМ, тогда как вторая (часть Б на рис. 1) обеспечивает стабилизированное напряжение (V_{DD}), формируемое из напряжения V_{VM} посредством применения регулятора напряжения с источником опорного напряжения.

Часть А БУП (БУП-А) включает в своем составе следующие функциональные блоки (ФБ):

a) защиту от перенапряжения на радиочастотных выводах микросхемы (RF+, RF-), предназначенную для обеспечения требуемого уровня стойкости микросхемы РЧМ к воздействию электростатического разряда и РЧ сигнала высокой мощности. В простейшем случае данный ФБ реализуется посредством применения четырех диодов, образующих две встречновключенные диодные структуры [6]. В ряде случаев, с целью дополнительного снижения напряжения радиочастотного сигнала на выводах RF+, RF- (при высоком уровне входной мощности, вплоть до 20 дБм), помимо рассмотренной диодной структуры применяется ограничитель напряжения на основе МОП-транзисторов, функционирующих в ключевом режиме и управляемых напряжением, формируемым встроенным умножителем напряжения (УН, см. рис. 2) [7];

б) умножитель напряжения, предназначенный для преобразования напряжения входного РЧ сигнала в нестабилизированное напряжение постоянного тока. Умножитель напряжения, как правило, выполняется с использованием одного или нескольких (N) последовательно включенных ядер (рис. 3). Примеры типовых схемотехнических реализаций умножительного ядра в рамках КМОП технологических процессов показаны на рис. 4 [8];



Рис. 2. Типовая электрическая схема защиты от перенапряжения на радиочастотных выводах



Рис. 3. Типовая электрическая схема умножителя напряжения



Рис. 4. Типовые электрические схемы умножительного ядра на основе МОП-транзисторов в диодном включении (а), с перекрестными связями (б)



Рис. 5. Типовая электрическая схема ограничителя постоянного напряжения

в) ограничитель постоянного напряжения, необходимый для снижения выходного уровня напряжения умножителя напряжения до безопасного уровня. Пример типовой схемы построения ограничителя постоянного напряжения показан на рис. 5 [9]. Входное (ограничиваемое) напряжение подается на вывод V_{BX}.

2. Методика проектирования блока управления питанием

Подходы к проектированию БУП-Б широко описаны в [10, 11]. Отличительной особенностью данных блоков для микросхем пассивных РЧМ является повышенное требование к току потребления, который не должен превышать несколько сотен нА [6].

С другой стороны, при разработке микросхемы РЧМ наиболее трудоемкой задачей является проектирование БУП-А, который отвечает за формирование напряжения V_{VM}, т.к. его характеристики вместе с потребляемой мощностью остальных блоков микросхемы определяют ключевые параметры аналогового тракта и микросхемы РЧМ в целом.

Некоторые подходы к проектированию отдельных функциональных блоков БУП-А представлены в открытых научно-технических источниках [7, 12]. Между тем, не представлена пошаговая методика, позволяющая выполнить оперативное проектирование БУП-А в целом с учетом заданных требований к параметрам микросхемы РЧМ.

На рис. 6. представлен предложенный алгоритм проектирования БУП-А, состоящий из 5 этапов.

На первом этапе формируются требования к параметрам БУП-А:

а) с использованием выражения (1) определяется значение требуемой минимальной мощности постоянного тока на выводе VVM (Р_{VМмин_Т3}). Следует отметить, что значение Р_{VMмин_T3} будет отличаться для режимов чтения и записи микросхемы РЧМ.

$$P_{VM_{MHH}_{T3}} = V_{VM_{MHH}} \times I_{VM},$$

$$V_{VM_{MHH}} = \max\{V_{DDMH} + V_{DROP-OUT}; V_{NVM_{MHH}}\},$$
(1)

где V_{VMмин} – минимальное значение напряжения на выводе VVM; I_{VM} – ток потребления в цепи VVM при напряжении на выводе равном V_{VMмин}; V_{DDмин} – минимальное значение напряжения питания цифровой части, для которого она охарактеризована; V_{DROP-OUT} – падение напряжения регулятора напряжения; V_{NVMмин} – минимальное напряжение питания энергонезависимой памяти, при котором она работоспособна (в режиме чтения / записи);

б) с использованием выражений (2) и (3) соответственно проводится оценка требуемого значения коэффициента полезного действия БУП-А (η_{T3}), а также значения его нагрузочного сопротивления (R_L), необходимого для расчета характеристик в САПР.

$$\eta_{T3} = [P_{VM_{MUH}_T3} / (S_{T3} \times M)] \times 100 \%, \tag{2}$$

$$R_{L} = (V_{VM_{MHH}} / I_{VM}) \times M, \qquad (3)$$

где S_{T3} – требуемое значение чувствительности микросхемы РЧМ в Вт (для режимов чтения и записи, как правило, принимает различное значение); M ≤ 1 – коэффициент, отражающий, снижение средней мощности РЧ сигнала при передаче данных от считывателя. Например, микросхемы РЧМ стандарта 18000-6C для ISO (ГОСТ Р 58701-2019 (ИСО/МЭК 18000-63:2015). Информационные технологии. Идентификация радиочастотная для управления предметами. Параметры радиоинтерфейса для связи в диапазоне частот от 860 МГц до 960 МГц (Тип С)) критичным случаем с энергетической точки зрения является передача данных, содержащих исключительно символы «0» при глубине амплитудной модуляции равной 100% максимальной длительности импульса радиочастотного И сигнала (PW = 0,525×Tari). Таким образом, оценка значения η_{T3} на наихудший случай будет дана при М = 0,475;

в) с использованием технической документации на ΦF энергонезависимой памяти, определяется максимально-допустимое выходное напряжение умножителя напряжения (V_{VMmarc});

г) с использованием выражения (4) проводится расчет минимальной емкости (С_{VMмин}) выходного конденсатора умножителя напряжения [6] (С_{VM} на рис. 3).

$$C_{VM_{MHH}} = (I_{VM} / \Delta V_{VM}) \times t_{U}, \qquad (4)$$

где ΔV_{VM} – максимальное изменение напряжения VVM на выходе умножителя напряжения при приеме данных от считывателя; t_H – максимальная длительность импульса радиочастотного сигнала низкого уровня для бита передаваемых считывателем данных. Например, с целью обеспечить значение ΔV_{VM} не более 100 мВ при I_{VM} = 8 мкА и

 $t_{\rm H} = PW_{\rm макс} \approx 0.5 \times Tari_{\rm макc} = 12.5$ мкс (для стандарта ISO 18000-6С), значение ёмкости С_{VMмин} должно быть не менее 1 нФ;



Рис. 6. Предложенный алгоритм проектирования БУП-А

д) с использованием выражения (4) определяется максимальное значение добротности аналогового тракта микросхемы РЧМ (Q_{макс T3}) [13].

$$Q_{\text{Make}_{T3}} = 2 \times f_0 / \Delta f_{-3 \text{JB}}, \tag{5}$$

где f_0 – центральная частота; Δf_{-3db} – полоса пропускания по уровню снижения входной мощности на 3 дБ. Следует учитывать, что выражение (5) справедливо для случая, когда РЧМ согласована с антенной [13].

На <u>втором этапе</u> осуществляется проектирование электрической схемы умножителя напряжения с целью достижения значения коэффициента полезного действия (η), превышающего η_{T3} при мощности РЧ сигнала (P_{P4}) равной S_{T3} и нагрузочном сопротивлении R_L :

а) выбирается построения ядра УH. Для стандартных КМОП схема широкое распространение технологических наиболее процессов, получила дифференциальная схема построения ядра на основе МОП-транзисторов с перекрестными связями (рис. 4,б) [6, 9], позволяющая обеспечить высокий уровень η при малых значениях Ррч. Расчетные зависимости η от Ррч для ядра на основе МОП-транзисторов в диодном включении (рис. 4,а) и с перекрестными связями (рис. 4,б) показаны на рис. 7,а. Следует отметить, что в случае наличия технологической опции изготовления изолированных (DNW) п-канальных МОП-транзисторов (nMOПT), актуальным является их применение в составе ядра в конфигурации с объединенными контактами к «телу» и истоку. Данный подход позволяет добиться более высокого значения п при последовательном каскадировании (N > 2) ядер (рис. 7,6);

б) выполняется расчет зависимости η от P_{P4} (рис. 7,а) для выбранной схемы построения ядра и заданного значения R_L ; оценивается максимальное значение η ($\eta_{\text{макс}}$). В случае если $\eta_{\text{макс}}$ существенно (более 20 %) превышает η_{T3} , целесообразно пересмотреть значение S_{T3} в сторону его уменьшения с одновременным увеличением значения η_{T3} (выражение (2)). Если расчетное значение $\eta_{\text{макс}} < \eta_{T3}$ осуществляется возврат к исходным значения S_{T3} и η_{T3} (в случае их коррекции) или выбор иной схемы построения ядра для достижения соотношения $\eta_{\text{макс}} > \eta_{T3}$.



Рис. 7. Расчетные зависимости η от Р_{РЧ}: а) для умножительных ядер на основе МОП-транзисторов в диодном включении и с перекрестными связями; б) для умножителя напряжения на основе двух последовательно-включенных ядер с перекрестными связями

в) с использованием полученной зависимости η от P_{P4} для выбранной схемы построения ядра осуществляется оценка значения P_{P4} , при котором достигается $\eta_{\text{макс}}$ ($P_{P4}(\eta_{\text{макс}})$). В случае, если данное значение располагается вблизи S_{T3} и значение η при $P_{P4} = S_{T3}$ превышает η_{T3} , осуществляется переход к следующему этапу методики. В обратном случае рекомендуется либо (если $P_{P4}(\eta_{\text{макс}}) < S_{T3}$) увеличить число (N) последовательно включенных ядер, либо (если $P_{P4}(\eta_{\text{макс}}) > S_{T3}$) выполнить одно или несколько из следующих действий: (1) выбрать МОП-транзисторы из состава ядра с меньшим значением порогового (Vth) напряжения (в случае наличия таковых в составе библиотеки технологического процесса); (2) ввести схему компенсации (CK) [6, 12] порогового напряжения МОП-транзисторов из состава ядра / увеличить значение выходного напряжения (Vb) СК (если СК уже введена).

Расчетные зависимости η от P_{P4} для умножителя напряжения с различным числом последовательно включенных ядер с перекрестными связями показаны на рис. 8,а. На рис. 8,б показаны расчетные зависимости η от P_{P4} для ядра с перекрестными связями без и с введенной СК порогового напряжения МОП-транзисторов. Как видно из рис. 7 эффективным способом увеличения значения $P_{P4}(\eta_{\text{макс}})$ является увеличение числа последовательно включенных ядер, а введение СК порогового напряжения МОП-транзисторов из состава ядра и увеличение значения Vb СК позволяет уменьшить значение $P_{P4}(\eta_{\text{макс}})$. Следует отметить, что с увеличением значения Vb происходит снижение $\eta_{\text{макс}}$.

Как будет показано далее (этап 5 настоящей методики) построение УМ на основе большого числа (N \geq 3) последовательно-включенных ядер позволяет существенно снизить добротность аналогового тракта микросхемы РЧМ за счет уменьшения значения эквивалентного последовательного сопротивления. В этой связи приоритетным является решение, основанное на использовании N \geq 3 последовательно-включенных ядер.



 а) для умножителя напряжения с разным количеством (N) последовательно-включенных умножительных ядер с перекрестными связями;
 б) для умножителя напряжения на основе ядра с перекрестными связями без и с введенной СК

порогового напряжения МОП-транзисторов

На <u>третьем этапе</u> осуществляется проектирование электрической схемы ограничителя постоянного напряжения (ОПН):

а) с использованием документации на выбранный технологический процесс определяются предельно-допустимые рабочие напряжения (V_{ЗИмакс}, V_{СИмакс}) МОП-транзисторов из состава ядра УН;

б) выполняется расчет выходного тока (I_{VMмакс}) УН при максимальной амплитуде дифференциального РЧ сигнала (А_{РЧмакс}) на радиочастотных выводах (RF+, RF-) и значении его выходного напряжения V_{VMмин}. Для УН на основе ядра с перекрестными связями (см. рис. 4,6) значение А_{РЧмакс} = V_{3Имакс};

в) посредством расчета значения η УН при $P_{P4}=S_{T3}$, нагрузочном сопротивлении R_L и добавочном токе потребления ($I_{\Pi_O\Pi H}$), моделирующем потребление ОПН, определяется максимальное значение $I_{\Pi \text{макс_OIIH}}$, при котором выполняется соотношение $\eta > \eta_{T3}$. Следует учитывать, что полученное $I_{\Pi \text{макс_OIIH}}$ должно быть не менее нескольких сотен нА – в противном случае требуется обеспечить больший запас η на этапе 2 настоящей методики;

г) выбирается схема построения ОПН. Классическая схема ОПН, показанная на рис. 5, имеет двухкаскадную структуру и включает в своем составе: р-канальный МОП-транзистор в схеме включения «общий затвор» (VT1), выходной п-канальный МОП-транзистор (VT2) и формирователь опорного напряжения (V_{OП}). С целью снижения чувствительности параметров ОПН к температуре среды из-за изменения порогового напряжения МОП-транзисторов, напряжение $V_{O\Pi}$, как правило, делают пропорциональным абсолютной температуре (PTAT) [9];

д) осуществляется расчет зависимости тока потребления ОПН ($I_{\Pi_{O}\Pi H}$) от входного напряжения (V_{BX}) и определяются её характерные токи и напряжения (рис. 9):

- I_{П_VVMмин} – ток потребления ОПН при V_{BX} = V_{VMмин};

– V_A – максимальное напряжение на входе ОПН при котором оба транзистора (VT1 и VT2) находятся в подпороговой области;

– V_Б – напряжение на входе ОПН, соответствующее значению тока потребления $I_{\Pi_V b} = k \times I_{VM_{Makc}}$, где $k \ge 1$ – коэффициент, обеспечивающий запас (как правило, принимает значение от 1 до 2);

– V_B и I_{Π_VB} – соответственно значения V_{BX} и $I_{\Pi_O\Pi H}$, определяющие границу перехода транзистора VT1 в линейный режим работы (снижение крутизны вольтамперной характеристики (BAX) на рис. 9).



Проводится оценка выполнения условий (6) - (9) и, при необходимости, коррекция схемы ОПН в соответствии с алгоритмом, показанным на рис. 6 и поясняющими зависимостями (рис. 10). Выполнение условий (6) и (8) в общем случае не является обязательным, но строго рекомендуется, т.к. обеспечивает ОПН с лучшими характеристиками (меньшим значением I_{Π_VVMMuH} и большим средним значением крутизны ВАХ в рабочем диапазоне входных напряжений от V_A до V_b).

$$\mathbf{I}_{\Pi_VB} < \mathbf{I}_{\Pi_VB},\tag{6}$$

$$\mathbf{V}_{\mathrm{F}} < \mathbf{V}_{\mathrm{VMMakc}},\tag{7}$$

$$V_{VM_{MUH}} < V_A, \tag{8}$$



 $I_{\Pi_VVM_{MUH}} < I_{\Pi_{Makc}O\Pi H};$

*Puc. 10. Расчетные зависимости I*_{П_ОПН} от V_{BX} для различных значений Von (a); W/L VT1 (б); R1 (в); W/L VT2 (г);

е) для заданных значений R_L , C_L и входного тока $I = I_{\Pi_L V b}$ выполняется расчет амплитудно-фазовой частотной характеристики (рис. 11) ОПН с разомкнутой цепью обратной связи (цепь стока VT2). Определяется запас устойчивости по фазе ($\Delta \phi$) и, при

(9)

необходимости ($\Delta \phi < 45...50^{\circ}$), корректируется схема ОПН и/или подключаемая нагрузка (R_L, C_{VM}). Значение R_L определяется и фиксируется на этапе 1 настоящей методики, тогда как для C_{VM} определено только минимальное значение (C_{VMмин}), т.е. значение C_{VM} может быть увеличено.

Реализация интегрального конденсатора высокой емкости (сотни пФ...единицы нФ) требует применения специализированных решений, позволяющих сократить занимаемую площадь. Известным является подход [14], заключаюшийся в построении конденсатора, составного сочетающего на единой площади плоско-параллельные (MIM) И встречно-штыревые (MOM) конденсаторы типа «металлдиэлектрик-металл» (МДМ) [15], а также конденсатор на основе МОП-структуры (MOS). Упрощенная электрическая схема и фрагмент топологии подобного конденсатора КМОП для технологического процесса с расчетным значением удельной емкости $C_{y_{\Pi}} = 6, 7...8, 1 \ \phi \Phi / \text{мкм}^2$ (в зависимости от приложенного напряжения) показан на рис. 12.



Рис. 11. Расчетная амплитудно-фазовая частотная характеристика ограничителя постоянного напряжения



Рис. 12. Упрощенная электрическая схема (а) и фрагмент топологии (б) конденсатора

На <u>четвертом этапе</u> выполняется проектирование электрической схемы защиты от перенапряжения:

а) имеющаяся электрическая схема УН с ОПН дополняется двумя встречновключенными диодными структурами (диоды VD1 – VD2 и VD3 – VD4 на рис. 2), предназначенными для защиты микросхемы РЧМ от электростатического разряда;

б) выполняется оценка амплитуды напряжения дифференциального РЧ сигнала (А_{PЧ}) на радиочастотных выводах (RF+, RF-) при максимальном уровне входной РЧ мощности (Р_{MAKC}). В случае если, полученное значение А_{PЧ} < А_{PЧмакс}, осуществляется переход к следующему этапу методики. В противном случае выполняется проектирование РЧ ограничителя напряжения (РЧОН) на основе МОП-транзисторов, функционирующих в ключевом режиме и управляемых напряжением, формируемым встроенным УН (рис. 2). РЧОН должен обладать низким значением эквивалентного параллельного (R_P) сопротивления (единиц...десятки Ом) при А_{PЧ} = А_{PЧмакс} и высоким значением (десятки...сотни кОм) при А_{PЧ} соответствующей Р_{BX} = S_{T3} [7]. Типовые расчетные зависимости R_P от А_{PЧ} для схемы защиты от перенапряжения, выполненной как на основе диодов VD1 – VD4, так и дополненной PЧOH, показаны на рис. 13;



Рис. 13. Расчетная зависимость Rp от A_{P4} для схемы защиты от перенапряжения

в) проектирование схемы защиты от перенапряжения завершается при одновременном выполнении БУП-А следующих условий: $\eta > \eta_{T3}$ и $A_{P4} < A_{P4_{Make}}$.

На <u>пятом этапе</u> проводится оценка соответствия Q аналогового тракта РЧМ предъявленным требованиям:

а) электрическая схема БУП-А дополняется паразитной емкостью $(C_{\Pi AP} = C_{MOQ} + C_{ДЕМОД})$, моделирующей эквивалентную параллельную ёмкость модулятора (C_{MOQ}) и демодулятора ($C_{ДЕМОQ}$) из состава аналогового тракта РЧМ.

б) с использованием выражений (10) – (12) проводится оценка значений эквивалентного параллельного сопротивления (R_P), эквивалентной параллельной ёмкости (C_P) и Q аналогового тракта РЧМ для значения P_{P4} = S_{T3}.

$$\mathbf{R}_{\mathbf{P}} = 1 / \operatorname{Re}(\mathbf{Y}_{11}(f_0)), \tag{10}$$

$$C_{P} = Im(Y_{11}(f_{0})) / (2 \times \pi \times f_{0}), \qquad (11)$$

$$\mathbf{Q} = 2 \times \boldsymbol{\pi} \times \mathbf{f}_0 \times \mathbf{C}_{\mathbf{P}} \times \mathbf{R}_{\mathbf{P}},\tag{12}$$

где $\text{Re}(Y_{11}(f_0))$ и $\text{Im}(Y_{11}(f_0))$ – соответственно действительная и мнимая часть компоненты Y11 матрицы проводимости аналогового тракта РЧМ на частоте f_0 .

в) выполняется сопоставление полученного значение Q с максимально допустимым ($Q_{\text{макс_T3}}$). Если Q < $Q_{\text{макс_T3}}$, то осуществляется финализация спроектированной электрической схемы и проектирование топологии БУП-А. В обратном случае выполняется сопоставления полученного значения C_P с типовыми значениями для

серийно-выпускаемых микросхем. В соответствии с табл. 1, значение C_P, как правило, не превышает 1,0 пФ. Таким образом, в случае если расчетное значение C_P аналогового тракта не превышает указанное значение, эффективный подход к снижению значения Q заключается в уменьшении значения эквивалентного последовательного сопротивления основного УН (R_{P_УH}) одним или несколькими из приведенных способов: (1) увеличение значения блокирующей емкости (C_C) из состава ядра умножителя напряжения (C_C = C2 = C3 на рис. 4); (2) увеличение количества (N) последовательно-включенных ядер. Типовые расчетные зависимости значения R_{P_УH} при максимальном значении η ($\eta_{макс}$) от значений C_C и N показаны на рис. 14.

В случае если расчетное значение C_P аналогового тракта превышает 1,0 пФ, актуальной является также задача по снижению паразитной ёмкости одного или нескольких следующих критичных ФБ: (1) защиты от перенапряжения за счет уменьшения площади применяемых диодов (VD1 – VD4 на рис. 2) и/или ширины выходных транзисторов (VT2, VT3 на рис. 2); (2) модулятора за счет снижения ширины применяемых транзисторов.



Рис. 14. Расчетная зависимость $R_{P YH}$ от C_{C} (a) и N (б)

3. Результаты проектирования блока управления питанием

В ходе апробации представленной методики в рамках КМОП технологического процесса выполнено проектирование блока управления питанием микросхемы РЧМ УВЧ-диапазона. БУП-А (часть А БУП) выполнена с применением рассмотренных схемотехнических решений. БУП-Б (часть Б БУП), электрическая схема которой показана на рис. 15, представляет собой регулятор напряжения с интегрированным источником опорного напряжения (ИОН).

В качестве термочувствительных элементов ИОН применены n-канальные МОП-транзисторы VT8, VT11, работающие в подпороговой области. Опорное напряжение, формируемое ИОН, преобразуется до необходимого уровня при помощи выходного каскада, состоящего из операционного усилителя A2 и силового p-канального МОП-транзистора VT16 [10]. В качестве делителя напряжения в выходном каскаде использованы транзисторы VT17, VT18, что позволяет значительно снизить занимаемую на кристалле площадь по сравнению с традиционным резистивным делителем. С целью снижения тока потребления в схеме БУП-Б применены n-канальные транзисторы с низким током утечки, а для расширения диапазона входных напряжений использованы р-канальные транзисторы с толстым подзатворным диэлектриком.

Расчетные значения основных параметров БУП обобщены в табл. 2. Внешний вид топологии БУП показан на рис. 16.



Наименование параметра	Электрический режим	Значение
	FFF	параметра
Коэффициент полезного действия, %	P _{BX} = минус 12,7 дБм;	70
Добротность, ед.	$R_{L_VVM} = 128$ кОм;	14,7
	$R_{L_VDD} = 67 $ кОм	
Выходное нестабилизированное напряжение, В		1,25 - 1,65
Выходное опорное напряжение, В	$\mathbf{D}_{\rm res} = \mathbf{x}_{\rm restrict} + 12$	0,58
Выходное напряжение регулятора напряжения, В	$P_{BX} - MUHyC IS - 20 \pi Evc$	1,1
Нестабильность выходного напряжения регулятора	$20 \text{ JDM},$ $R_{L} = 128 \text{ kOM}.$	0.07
напряжения от температуры, мВ/°С	$\mathbf{R}_{L_{v}} = 67 \text{ kOm},$	0,07
Нестабильность выходного напряжения регулятора	\mathbf{R}_{L}	5
напряжения от выходного напряжения питания, мВ/В		5
Максимальный ток нагрузки регулятора напряжения,	$\mathbf{D}_{\rm res} = \mathbf{x}_{\rm restructure}$	25
мкА	$F_{BX} - MUHYC 13 - 20 \pi E_{X}$	23
Ток потребления регулятора напряжения, нА	20 дрм	600

Таблица 2. Расчетные значения параметров БУП



Рис. 16. Внешний вид топологии БУП

Заключение

Представлена методика проектирования основной части блока управления питанием (БУП) микросхемы радиочастотной мети (РЧМ) УВЧ-диапазона. Методика ИЗ ПЯТИ взаимосвязанных этапов, предполагающих последовательное состоит функциональных блоков: проектирование ключевых умножителя напряжения, ограничителя постоянного напряжения и защиты от перенапряжения. Методика прошла успешную апробацию в ходе проектирования БУП с расчетным значением коэффициента полезного действия 70%, оценочной добротностью аналогового тракта РЧМ менее 15 при мощности входного РЧ сигнала -12,7 дБм. Предложенная методика может быть разработки оперативной отечественных РЧМ использована для микросхем УВЧ-диапазона (стандарты ISO 18000-6С, GJB 7377.1 и др.) на основе КМОП технологических процессов, в т.ч. микросхем РЧМ, предназначенных для применения на объектах критической инфраструктуры.

СПИСОК ЛИТЕРАТУРЫ:

- 1. Daniel M. Dobkin. The RF in RFID. The RF in RFID. UHF RFID in Practice. Newnes 2nd ed. 2013. 540 p.
- 2. Сотсков Денис И. и др. Доверенный УВЧ тракт приемника систем цифровой маркировки и идентификации объектов критической инфраструктуры. Безопасность информационных технологий, [S.I.], т. 30, № 4, с. 114–127, 2023. ISSN 2074-7136. DOI: http://dx.doi.org/10.26583/bit.2023.4.07. EDN: UZLYRP.
- Usachev N.A., Elesin V.V., Nikiforov A.Y. and Telets V.A. Behavioral approach to design universal UHF RFID reader transceiver ICs. 29th International Conference on Microelectronics Proceedings - MIEL 2014, Belgrade, Serbia. 2014, p. 405–408. DOI: 10.1109/MIEL.2014.6842176.
- Lee J. -W., Phan N.D., Vo D. H. -T. and Duong V. -H. A Fully Integrated EPC Gen-2 UHF-Band Passive Tag IC Using an Efficient Power Management Technique. IEEE Transactions on Industrial Electronics. 2014. v. 61, no. 6, p. 2922–2932. DOI: 10.1109/TIE.2013.2278519.
- 5. Shen J. et al. Fully integrated passive UHF RFID transponder IC with a sensitivity of -12 dBm. IEEE International Symposium on Circuits and Systems (ISCAS). 2013, p. 289–292. DOI: 10.1109/ISCAS.2013.6571839.
- 6. Li S. et al. A -20 dBm Passive UHF RFID Tag IC With MTP NVM in 0.13-μm Standard CMOS Process. IEEE Transactions on Circuits and Systems I: Regular Papers. Dec. 2020, v. 67, no. 12, p. 4566–4579. DOI: http://dx.doi.org/10.1109/TCSI.2020.3007952.
- 7. Zoscher L., Grosinger J., Muehlmann U., Watzinger H. and Bösch W. RF voltage limiters for passive differential UHF RFID front-ends in a 40 nm CMOS technology. IEEE MTT-S International Microwave Symposium, Phoenix, AZ, USA. 2015, p. 1–4. DOI: http://dx.doi.org/10.1109/MWSYM.2015.7166839.
- Gomez-Casseres E.A., Arbulú S.M., Franco R.J., Contreras R. and Martínez J. Comparison of passive rectifier circuits for energy harvesting applications. IEEE Canadian Conference on Electrical and Computer Engineering (CCECE), Vancouver, BC, Canada. 2016, p. 1–6. DOI: http://dx.doi.org/10.1109/CCECE.2016.7726840.
- Zöscher L., Herkess P., Grosinger J., Muehlmann U., Amschl D., and Bösch W. Passive differential UHF RFID front-ends in a 40 nm CMOS technology. 47th European Microwave Conference (EuMC), Nuremberg, Germany. Oct. 2017, p. 105–108. DOI: 10.23919/EuMC.2017.8230810.
- Li Q., Xu Y., Li Q. and Zhang X. Design of a LDO Circuit Based on RFID Technology. IEEE 3rd International Conference on Circuits and Systems (ICCS), Chengdu, China. 2021, p. 1–5. DOI: http://dx.doi.org/10.1109/ICCS52645.2021.9697199.
- 11. Golhani M., Khatri R. and Bansod P.P. A Low Voltage Low Power Wide Supply CMOS Current Mode Bandgap Voltage Reference. IEEE Bombay Section Signature Conference (IBSSC), Gwalior, India. 2021, p. 1–5. DOI: http://dx.doi.org/10.1109/IBSSC53889.2021.9673414.
- Papotto G., Carrara F. and Palmisano G. A 90-nm CMOS Threshold-Compensated RF Energy Harvester. IEEE Journal of Solid-State Circuits. Sept. 2011, v. 46, no. 9, p. 1985–1997. DOI: http://dx.doi.org/10.1109/JSSC.2011.2157010.
- 13. Qian Ma, Waffaoui R. El, Baltus P. and van Roermund A. H. M. A broadband frontend design for UHF RFID tag. 19th IEEE Symposium on Communications and Vehicular Technology in the Benelux (SCVT), Eindhoven, Netherlands. 2012, p. 1–12. DOI: 10.1109/SCVT.2012.6399406.

- Rikan, B.S.; Kim, D.; Choi, K.-D.; Hejazi, A.; Yoo, J.-M.; Pu, Y.; Kim, S.; Huh, H.; Jung, Y.; Lee, K.-Y. T/R RF Switch with 150 ns Switching Time and over 100 dBc IMD for Wideband Mobile Applications in Thick Oxide SOI Process. Sensors. 2022, 22, no. 2: 507. DOI: https://doi.org/10.3390/s22020507.
- 15. Сотсков Денис И. и др. Специализированная СВЧ библиотека для разработки приемопередающей доверенной ЭКБ. Безопасность информационных технологий, [S.I.], т. 30, № 3, с. 104–115, 2023. ISSN 2074-7136. DOI: http://dx.doi.org/10.26583/bit.2023.3.07. EDN: FFKHYD.

REFERENCES:

- [1] Daniel M. Dobkin. The RF in RFID. The RF in RFID. UHF RFID in Practice. Newnes 2nd ed. 2013. 540 p.
- [2] Sotskov D.I. et al. The Trusted UHF Receiver for Radio Frequency Identification of Critical Infrastructure Objects. IT Security (Russia), [S.1.], v. 30, no 4, p. 114–127, 2023. ISSN 2074-7136 DOI: http://dx.doi.org/10.26583/bit.2023.4.07 (in Russian). – EDN: UZLYRP.
- [3] Usachev N.A., Elesin V.V., Nikiforov A.Y. and Telets V.A. Behavioral approach to design universal UHF RFID reader transceiver ICs. 29th International Conference on Microelectronics Proceedings - MIEL 2014, Belgrade, Serbia. 2014, p. 405–408. DOI: 10.1109/MIEL.2014.6842176.
- [4] Lee J. -W., Phan N.D., Vo D. H. -T. and Duong V. -H. Duong. A Fully Integrated EPC Gen-2 UHF-Band Passive Tag IC Using an Efficient Power Management Technique. IEEE Transactions on Industrial Electronics. 2014. v. 61, no. 6, p. 2922–2932. DOI: 10.1109/TIE.2013.2278519.
- [5] Shen J. et al. Fully integrated passive UHF RFID transponder IC with a sensitivity of -12 dBm. IEEE International Symposium on Circuits and Systems (ISCAS). 2013, p. 289–292. DOI: 10.1109/ISCAS.2013.6571839.
- [6] Li S. et al. A -20 dBm Passive UHF RFID Tag IC With MTP NVM in 0.13-μm Standard CMOS Process. IEEE Transactions on Circuits and Systems I: Regular Papers. Dec. 2020, v. 67, no. 12, p. 4566–4579. DOI: http://dx.doi.org/10.1109/TCSI.2020.3007952.
- [7] Zoscher L., Grosinger J., Muehlmann U., Watzinger H. and Bösch W. RF voltage limiters for passive differential UHF RFID front-ends in a 40 nm CMOS technology. IEEE MTT-S International Microwave Symposium, Phoenix, AZ, USA. 2015, p. 1–4. DOI: http://dx.doi.org/10.1109/MWSYM.2015.7166839.
- [8] Gomez-Casseres E.A., Arbulú S.M., Franco R.J., Contreras R. and Martínez J. Comparison of passive rectifier circuits for energy harvesting applications. IEEE Canadian Conference on Electrical and Computer Engineering (CCECE), Vancouver, BC, Canada. 2016, p. 1–6. DOI: http://dx.doi.org/10.1109/CCECE.2016.7726840.
- [9] Zöscher L., Herkess P., Grosinger J., Muehlmann U., Amschl D., and Bösch W. Passive differential UHF RFID front-ends in a 40 nm CMOS technology. 47th European Microwave Conference (EuMC), Nuremberg, Germany. Oct. 2017, p. 105–108. DOI: 10.23919/EuMC.2017.8230810.
- [10] Li Q., Xu Y., Li Q. and Zhang X. Design of a LDO Circuit Based on RFID Technology. IEEE 3rd International Conference on Circuits and Systems (ICCS), Chengdu, China. 2021, p. 1–5. DOI: http://dx.doi.org/10.1109/ICCS52645.2021.9697199.
- [11] Golhani M., Khatri R. and Bansod P.P. A Low Voltage Low Power Wide Supply CMOS Current Mode Bandgap Voltage Reference. IEEE Bombay Section Signature Conference (IBSSC), Gwalior, India. 2021, p. 1–5. DOI: http://dx.doi.org/10.1109/IBSSC53889.2021.9673414.
- [12] Papotto G., Carrara F. and Palmisano G. A 90-nm CMOS Threshold-Compensated RF Energy Harvester. IEEE Journal of Solid-State Circuits. Sept. 2011, v. 46, no. 9, p. 1985–1997. DOI: http://dx.doi.org/10.1109/JSSC.2011.2157010.
- [13] Qian Ma, Waffaoui R. El, Baltus P. and van Roermund A. H. M. A broadband frontend design for UHF RFID tag. 19th IEEE Symposium on Communications and Vehicular Technology in the Benelux (SCVT), Eindhoven, Netherlands. 2012, p. 1–12. DOI: 10.1109/SCVT.2012.6399406.
- [14] Rikan, B.S.; Kim, D.; Choi, K.-D.; Hejazi, A.; Yoo, J.-M.; Pu, Y.; Kim, S.; Huh, H.; Jung, Y.; Lee, K.-Y. T/R RF Switch with 150 ns Switching Time and over 100 dBc IMD for Wideband Mobile Applications in Thick Oxide SOI Process. Sensors. 2022, 22, no. 2: 507. DOI: https://doi.org/10.3390/s22020507.
- [15] Sotskov D.I. et al. The Specialized RF Elements Library for Trusted Transceiver VLSI Design. IT Security (Russia), [S.1.], v. 30, no 3, p. 104–115, 2023. ISSN 2074-7136 DOI: http://dx.doi.org/10.26583/bit.2023.3.07 (in Russian). – EDN: FFKHYD.

Поступила в редакцию – 06 апреля2024 г. Окончательный вариант – 28 Мая 2024 г. Received – April 06, 2024. The final version – May 28, 2024.