

Ontwerp en realisatie van een breedbandige integrator voor hoogspanningsmeettechnieken

Citation for published version (APA):

Verbakel, J. W., van Deursen, L., Lemmens, R. H. P., & Noij, R. G. (1991). *Ontwerp en realisatie van een breedbandige integrator voor hoogspanningsmeettechnieken*. Technische Universiteit Eindhoven.

Document status and date:

Gepubliceerd: 01/12/1991

Document Version:

Uitgevers PDF, ook bekend als Version of Record

Please check the document version of this publication:

- A submitted manuscript is the version of the article upon submission and before peer-review. There can be important differences between the submitted version and the official published version of record. People interested in the research are advised to contact the author for the final version of the publication, or visit the DOI to the publisher's website.
- The final author version and the galley proof are versions of the publication after peer review.
- The final published version features the final layout of the paper including the volume, issue and page numbers.

[Link to publication](#)

General rights

Copyright and moral rights for the publications made accessible in the public portal are retained by the authors and/or other copyright owners and it is a condition of accessing publications that users recognise and abide by the legal requirements associated with these rights.

- Users may download and print one copy of any publication from the public portal for the purpose of private study or research.
- You may not further distribute the material or use it for any profit-making activity or commercial gain
- You may freely distribute the URL identifying the publication in the public portal.

If the publication is distributed under the terms of Article 25fa of the Dutch Copyright Act, indicated by the "Taverne" license above, please follow below link for the End User Agreement:

www.tue.nl/taverne

Take down policy

If you believe that this document breaches copyright please contact us at:

openaccess@tue.nl

providing details and we will investigate your claim.

F A C U L T E I T E L E K T R O T E C H N I E K
V a k g r o e p H o o g s p a n n i n s t e c h n i e k (EHC)

Titel: Ontwerp en realisatie van
een breedbandige integrator
voor Hoogspanningsmeet-
technieken.

Door: J.W. Verbakel
EH.91.A.120 HBO

Datum: dec 1991

De faculteit Elektrotechniek van de
Technische Universiteit Eindhoven
aanvaardt geen verantwoordelijkheid
voor de inhoud van stage- en
afstudeerverslagen.

Afstudeerwerk verricht o.l.v.
dr. A.P.J. van Deursen, TUE;
ing R.H.P. Lemmens, TUE;
ing. R.G. Noij, TUE en
ir. W. Coppoolse, Hogeschool
Eindhoven

SAMENVATTING

De vakgroep 'Hoogspanningstechniek en EMC' EHC van de Technische Universiteit Eindhoven maakt gebruik van een differentiërend-integrerend meetsysteem voor het lineair meten van stromen en spanningen in hoogspanningstoepassingen.

De voordelen van een D/I-meetsysteem zijn onder andere:

- de karakteristiek afgesloten kabel vormt een onderdeel van het meetsysteem
- bij het gedifferentieerde signaal neemt het signaalnivo evenredig toe met de frequentie waardoor de hoogfrequente signalen minder gevoelig zijn voor storingen
- vanwege het differentiërende karakter van capacatieve of inductieve sensoren kunnen deze worden gebruikt zodat er geen galvanische verbinding met de hoogspanning hoeft te zijn

In de loop der jaren is er al veel onderzoek aan de integratoren verricht.

Een ideale integrator zou een schakeling zijn die over de gehele frequentieband een integrerende overdracht had.

De nieuwe integratoren worden uitgebreid in de hoge en in de lage frequenties.

In de hoge frequenties wordt dit verwezenlijkt door het toepassen van een hoogfrequente bufferschakeling en in de lage frequenties door de actieve schakeling uit te breiden.

Omdat het D/I meetsysteem in een ruimte wordt gebruikt waar hoge transiënte spanningen voorkomen, die veel storing veroorzaken, is het noodzakelijk om de schakeling goed tegen deze storingen te beschermen.

De huidige integratoren bestaan uit twee afzonderlijke delen, het passieve en het actieve deel. De nieuwe integratoren zijn in één behuizing gemonteerd.

De belangrijkste veranderingen met de voorgaande integratoren zijn:

- de complete schakeling is in één behuizing gebouwd
- er is een actieve offsetregeling toegepast (uitbreiding lage frequenties)
- er is een hoogfrequente buffer toegepast (hoge frequenties)

Bij het testen en afregelen van het D/I-meetsysteem is gebleken dat de schakeling goed integreert voor lage frequenties. Voor hoge frequenties is de verzwakking van de schakeling zo groot dat er geen signaal aanwezig is om het D/I-meetsysteem te testen.

De schakeling blijkt ook nog steeds gevoelig te zijn voor dc-componenten. Hierdoor wordt het signaal gesuperponeerd op een wisselspanning met een hele lage frequentie.

VOORWOORD

Dit verslag over het ontwerp van een breedbandige integrator voor hoogspanningsmeettechnieken heb ik geschreven in het kader van mijn afstuderen aan de Hogeschool Eindhoven bij de vakgroep Hoogspanningstechniek en EMC van de TU Eindhoven.

Bij de vakgroep Hoogspanningstechniek en EMC 'EHC', de projectgroep meettechnieken en EMC ben ik werkzaam geweest tijdens mijn afstudeerperiode.

Deze projectgroep maakt veelvuldig gebruik van een differentiërend/integrerend meetsysteem.

Tijdens het afstuderen heb ik me gericht op het ontwerpen en realiseren van een snelle, breedbandige bufferschakeling die toegepast wordt in het D/I-meetsysteem.

De ontworpen buffer wordt toegepast achter het passieve deel van de integrator, dat gebruikt wordt voor de hoge frequenties.

Ook heb ik veel tijd besteed aan het monteren en testen van de integratoren.

De montage van de afsluitweerstand moest erg nauwkeurig gebeuren. De afsluitweerstand moet nagenoeg gelijk zijn aan 50Ω . Bij de montage, plaatsing van de weerstanden moest er rekening gehouden worden met de hoogspanning die op dit deel van de schakeling aangeboden kan worden en het voorkomen van Corona (gasontlading, zonder dat er doorslag optreedt).

Als laatste heb ik enige tijd besteed aan het testen en afregelen van de integratoren. Hierbij stuitte ik op enkele problemen die ontstonden door de grote verzwakking van de integrator bij hoge frequenties. Voor het afregelen is namelijk een bekend signaal nodig. Dit signaal moet hoogfrequent zijn, met een zeer grote amplitude.

De meetresultaten voor hoge frequenties zijn hierdoor niet in het verslag opgenomen, deze zullen alsnog gemeten worden om de specificaties van de integrator te kunnen opstellen.

Graag spreek ik mijn dank uit aan alle werknemers van de vakgroep EHC voor hun medewerking en ondersteuning. In het bijzonder bedank ik mijn begeleiders ing. R. G. Noij en ing R.Lemmens, mijn projectverantwoordelijke dr. A.P.J. van Deursen en mijn afstudeermentor van de Hogeschool ir. W. Coppoolse voor hun samenwerking.

5	DE HOOGFREQUENTE BUFFERSCHAKELING	19
5.1	Het toepassen van een bufferschakeling	19
5.2	De eisen waaraan de bufferschakeling moet voldoen	19
5.3	Het ontwerp van de bufferschakeling	20
6	DE BEHUIZING VAN DE INTEGRATOR	22
6.1	De EMC-kast	22
6.2	De behuizing van de integrator	24
7	CONCLUSIES EN AANBEVELINGEN	26
	LITERATUURLIJST	27
	BIJLAGEN :	
1	Schema van het D/I-meetsysteem	28
2	Overdrachtsfunctie van de integrator	29
3	Overdrachtsfunctie van het D/I meetsysteem	30
4	Berekening van de overdrachtsfunctie van de integrator	31
5	Tekeningen van de behuizing van de integrator	34
6	Specificaties van de EI2031C buffer amplifier	36
7	Specificaties van de LH0033 buffer amplifier	39
8	Specificaties van de spanningsregelaar LM317/337	41
9	Specificaties van de mini-BNC connectoren	43
10	Publikaties over D/I-meetsystemen en aarding	44

INLEIDING

De vakgroep 'Hoogspanningstechniek en EMC' EHC van de Technische Universiteit Eindhoven maakt gebruik van een differentiërend-integrerend meetsysteem voor het lineair meten van stromen en spanningen in hoogspanningstoepassingen.

Het D/I-meetsysteem werkt volgens de volgende principes:

- Spanningsmeting waarbij met een capacitieve opnemer naar een hoogspanningsveld wordt 'gekeken' en de meetkabel wordt afgesloten met 50Ω .
- Stroommeting waarbij met een Rogowskispoel de magnetische flux rond een geleider wordt gemeten, waarbij ook hier de kabel wordt afgesloten met 50Ω .

Bij deze meetmethoden wordt het signaal gedifferentieerd en moet geïntegreerd worden om het te kunnen verwerken. Hiervoor wordt een breedbandige integrator gebruikt.

In het ideale geval had men een integrator ter beschikking die over de gehele frequentieband kon integreren. Omdat dit niet te realiseren is heeft men gekozen om een breedbandige integrator te ontwikkelen. Een andere mogelijkheid zou zijn om meerdere integratoren te bouwen, ieder met een andere frequentieband. Het nadeel hiervan is dat men soms te maken heeft met onbekende signalen, waarvan de stijgtijden en dergelijke niet bekend zijn. Het signaal zou in dat geval enkele keren moeten worden aangeboden om de juiste integrator te kiezen voor het desbetreffende signaal. Omdat dit lastig is, is er gekozen om een integrator te ontwerpen met een brede frequentieband.

De huidige integratoren worden al geruime tijd toegepast maar zijn op de eerste plaats erg offset-gevoelig en op de tweede plaats zijn ze maar voor een beperkte frequentieband te gebruiken.

Bij het ontwerpen van nieuwe integratoren is gebruik gemaakt van de theorieën van voorgaande integratoren. De bruikbare delen en onderzoeken zijn bij het ontwerp van deze integrator meegenomen. Bij het ontwerpen van de nieuwe schakeling is gebruik gemaakt van het simulatie-programma Microcap.

De nieuwe integratoren zijn uitgebreid met een actieve offset-regeling voor de lage frequenties en een hoogfrequente bufferschakeling voor de hoge frequenties. Verder is de complete schakeling in één behuizing gebouwd om de schakeling minder gevoelig voor storingen te maken.

De integratoren worden toegepast in een EMC-kast, een kast die zo ontworpen is dat men er geen storingen in de kast ingekoppeld kunnen worden.

Door het toepassen van dit meetsysteem kan men de signalen onvervormd, verzwakt meten met digitale oscilloscopen. Het signaal wordt door deze meetmethode erg verzwakt, wat voor hoogspanningsmetingen noodzakelijk is.

Als nadeel heeft dit dat we erg grote bekende signalen met hoge frequenties aan de schakeling moeten aanbieden om deze goed te kunnen afregelen. Voor de lage frequenties is de verzwakking minder. De afregeling op deze frequenties levert geen problemen op.

HOOFDSTUK 2

HET DIFFERENTIËREND - INTEGREREND MEET-SYSTEEM

2.1 Het differentiërend/integrerend meetsysteem

Binnen de vakgroep EHC van de TU Eindhoven is een differentiërend/integrerend (D/I) meetsysteem ontworpen voor het meten van snelle transiënte spanningen.

Het differentiërend/integrerend (D/I) meetsysteem werkt volgens de volgende principes:

- Spanningsmeting: Er wordt met een capacitieve opnemer, een grote plaat, met een capaciteit van ongeveer 10pF naar een hoogspanningsveld "gekeken". Deze condensator wordt via een coax-kabel afgesloten met een weerstand van 50Ω. De combinatie van deze componenten vormt een differentiator.
- Stroommeting: Er wordt een Rogowskispoel, een spoel die thoroïdevormig is, om een stroomvoerende geleider gelegd. De spoel omsluit gedeeltelijk de magnetische flux die wordt gevormd door de stroom door de geleider. Hierdoor wordt er in de spoel een spanning opgewekt die evenredig is met de stroomverandering.

Om het signaal hierna weer in de oorspronkelijke vorm terug te krijgen, moet het signaal geïntegreerd worden. Het uitgangssignaal is dan wel sterk verzwakt, maar dat is gewenst. Dit proces wordt verwezenlijkt met een integrator. Deze integrator bestaat uit twee delen, een passief deel voor de hoge frequenties en een actief deel voor de lage frequenties.

De voordelen van een D/I-meetsysteem zijn onder andere:

- de karakteristiek afgesloten kabel vormt een onderdeel van het meetsysteem (de kabel moet dan voor iedere frequentie karakteristiek afgesloten zijn)
- bij het gedifferentieerde signaal neemt het signaalnivo evenredig toe met de frequentie waardoor de hoogfrequente signalen minder gevoelig zijn voor storingen
- vanwege het differentiërende karakter van capacitieve of inductieve sensoren kunnen deze worden gebruikt zodat er geen galvanische verbinding met de hoogspanning hoeft te zijn

In de onderstaande Figuur is schematisch de opbouw van het passieve deel van het D/I-meetsysteem geschetst.

Cd: capaciteit gevormd door het oppervlak van de opnemer

Cp: de parasitaire capaciteit tussen het oppervlak van de opnemer en de aarde

Rd: karakteristiek afsluiting van de kabel

Ri, Ci: de passieve integrator




Fig. 2.1 Schema van het D/I-meetsysteem

2.2 De differentiator

De differentiator wordt gevormd door de capacitieve sensor, de parasitaire capaciteit naar aarde en de kabel met zijn afsluitweerstand.




Fig. 2.2 Schema v/d differentiator




Fig. 2.3 Bodediagram van de differentiator

Het bovenstaande schema kunnen we vertalen volgens de volgende formule:

$$\frac{V_1}{V_2} = \frac{j\omega C_d R_d}{1 + j\omega R_d (C_d + C_p)} \quad (2.2) \quad \text{met } \tau_d = R_d (C_d + C_p)$$

Uit de formule kunnen we aflezen dat deze schakeling tot de frequentie $1/(2\pi\tau_d)$ werkt als een differentiator. Boven die frequentie gedraagt de schakeling zich als een capacitieve deler.

Het signaal wordt opgenomen met een inductieve of een capacitieve sensor dat via een coax-kabel met een karakteristieke impedantie van 50Ω aan de schakeling aangeboden. De coax-kabel wordt afgesloten met zijn karakteristieke impedantie, in dit geval 50Ω . Deze afsluitweerstand van 50Ω is opgebouwd uit meerde weerstanden. In dit deel van de schakeling is ook een triggeruitgang gemaakt.

2.3 De integrator

De integrator die gebruikt wordt in het D/I-meetsysteem bestaat uit een passief en een actief deel.

Het toepassen van een actief en een passief gedeelte is gedaan omdat de integrator pas begint te werken bij een frequentie τ_i , die afhankelijk is van de gebruikte condensator en weerstand. Omdat de vakgroep ook is geïnteresseerd in frequenties van enkele Hertz, is aan deze schakeling een actief gedeelte toegevoegd, dat een zuivere integrator vormt voor de lage frequenties.




Fig. 2.4 Blokschema van de integrator

In het blokschema is te zien dat er eerst passief geïntegreerd wordt, waarna het signaal afgetakt wordt. Het eerste deel van het signaal wordt aan een hoogfrequente bufferschakeling aangeboden. Het uitgangssignaal hiervan wordt via een weerstand aan de uitgang van de schakeling aangeboden. Het andere deel wordt aan een actieve integrator, die de signalen met de lage frequenties integreert aangeboden. De twee signalen worden daarna in een optelschakeling weer samengevoegd. In het passief gedeelte wordt echter eerst passief geïntegreerd, zodat de signalen verzwakt worden voordat ze aan de actieve integrator worden aangeboden.

2.3.2 Het passief gedeelte

Het passief deel bestaat uit een weerstand, met in serie een capaciteit naar aarde. Het schema en het bodediagram zijn in de onderstaande tekeningen weergegeven.




Fig. 2.5 Schema van de integrator




Fig. 2.6 Bodediagram van de integrator

Het schema van de integrator op de vorige pagina kunnen we vertalen naar de volgende formule:

$$\frac{V_2}{V_1} = \frac{1}{1 + j\omega R_i C_i} = \frac{1}{1 + j\omega T_i} \quad (2.2)$$

Uit deze formule kunnen we aflezen dat de schakeling maar werkt als een integrator vanaf de frequentie $1/\tau_i$.

Voor de lage frequenties moet de actieve schakeling de integrerende werking overnemen.

2.3.2 Het actief gedeelte

Het actief gedeelte van de schakeling bestaat uit een actieve integrator die is opgebouwd met een operationele versterker, een buffergedeelte en een offsetregeling.

Het ingangssignaal wordt eerst nog een keer passief geïntegreerd. Dit wordt gedaan om de hoge frequenties in het signaal te verzwakken. (Het is een laagdoorlaat filter.) Dit signaal wordt aan een actieve integrator aangeboden, waar ook signalen met een kleine frequentie geïntegreerd kunnen worden. Dit uitgangssignaal wordt gebufferd en opgeteld bij het uitgangssignaal van de passieve integrator.

Verder wordt deze uitgang teruggekoppeld naar een operationele versterker die de offset bijregelt. Het uitgangssignaal wordt daarna weer aangeboden aan de actieve integrator. Hierdoor wordt de offset dus langzaam bijgesteld.

2.4 Het buffergedeelte

Bij hoogfrequent signalen wordt meestal gemeten met een oscilloscoop met een ingangsimpedantie van 50Ω . Omdat dit een grote belasting is voor het uitgangssignaal wordt er een buffer aan de uitgang van de schakeling geplaatst. Een buffer heeft namelijk een hoge ingangsimpedantie en een lage uitgangsimpedantie. Deze buffer is achter de passieve uitgang van de integrator geplaatst.

Het uitgangssignaal van de buffer wordt, via een weerstandsdeling opgeteld, bij het uitgangssignaal van de actieve integrator. Ook aan de actieve uitgang is een buffer geplaatst. Dit levert echter minder problemen op omdat aan die uitgang geen hoogfrequente signalen voorkomen.

2.5 De totale overdracht

De totale overdracht van het systeem is in het bodediagram, figuur 2.5, weergegeven. In het frequentiegebied van $1/(2\pi\tau_i)$ tot $1/(2\pi\tau_d)$ werkt de totale schakeling als een spanningsdeler, een verzwakker. In dit gebied wordt de schakeling voor de metingen gebruikt.

Boven de frequentie $1/(2\pi\tau_d)$ gedraagt de totale overdracht zich als een integrator, een laagdoorlaat-filter. Onder de frequentie $1/(2\pi\tau_i)$ gedraagt de schakeling zich als een differentiator, een hoogdoorlaatfilter.

Omdat de schakeling een grote bandbreedte heeft kan men uit de relatie $B=0.35/\tau_r$ aflezen dat de schakeling snelle signalen, signalen met hoge frequenties kan verwerken.

Bij het differentiëren neemt het signaalnivo evenredig toe met de frequentie en worden de hoge frequenties veel versterkt. De hoogfrequent-signalen worden hierdoor dus minder gevoelig voor storingen. De integrator dempt de hoogfrequente signalen weer sterk. Ook hier worden de eventuele storingen nog eens verzwakt.




Fig. 2.7 Bodediagram van de totale overdracht

HOOFDSTUK 3: HET PASSIEVE DEEL VAN DE INTEGRATOR

Het passieve gedeelte van de integrator bestaat uit de volgende onderdelen:

- de 50Ω afsluitweerstand van de integrator
- een triggeruitgang
- de integratieweerstand
- de integratie-capaciteit
- een buffer-schakeling (hoofdstuk 5)

3.1 De afsluitweerstand van 50Ω

De afsluitweerstand van 50Ω is gelijk aan de karakteristieke impedantie van de coax-kabel. Omdat deze weerstand voor iedere frequentie 50Ω moet zijn, is het ontwerp van deze weerstand voor de hoge frequenties zeer belangrijk.

De ideale weerstand zou een schijfweerstand van 50Ω zijn.

Bij het ontwerpen van de afsluitweerstand is er op gelet dat er zo weinig mogelijk elektrische en magnetische velden worden uitgestraald. Tevens is het weerstandsnetwerk zo uitgevoerd dat er geen corona-verschijnselen kunnen optreden.

Het weerstandsnetwerk is opgebouwd uit vier parallelle takken met ieder twee weerstanden van 100Ω in serie. Er is gekozen om hiervoor koolkomposietweerstand van het merk Allen Bradley te gebruiken. Dit zijn 2 Watt weerstanden, die goed hoogspanningsvast zijn. Ze bezitten een typische parasitaire capaciteit van 0.25pF .

Er is gekozen voor koolkomposietweerstand in plaats van metaal-of koolfilmweerstand, omdat deze weerstanden breedbandig geschikt zijn voor gepulste signalen.

Uit voorgaande metingen is gebleken dat door het inkapselen van de weerstanden in krimpous de spanningsvastheid niet verbetert. Het nadeel van het inkapselen is dat men een defecte weerstand alleen door meting kan opsporen, de krimpous camoufleert het defect. Om deze redenen is ervoor gekozen, de weerstanden niet in te kapselen.

De magnetische en elektrische velden kunnen het beste worden tegengegaan door de opbouw van het weerstandsnetwerk zo symmetrisch mogelijk te maken. Hierdoor werken de velden die ontstaan elkaar namelijk tegen en heffen elkaar, voor een groot deel, op. In Figuur 3.1 is de opstelling van de weerstanden weergegeven.

Corona is een gasontlading zonder dat er doorslag ontstaat (sproeien). Corona ontstaat ten gevolge van inhomogene elektrische velden. Inhomogene velden kunnen met name ontstaan, doordat er scherpe uitsteeksels aan een vlak zitten waardoor er veldverstrooiingen ontstaan.

Om te zorgen dat er geen corona ontstaat, zijn de weerstanden in de weerstandstakken verbonden met een messing pijpje met een diameter van 4 mm. Verder zijn de weerstanden aan de hoogspanningskant op een rond schijfje soldeert. Dit schijfje is zo gemaakt dat er geen scherpe op randen voorkomen.

Uit de berekening van de corona-verschijnselen blijkt dat deze maatregelen ruim voldoende zijn om corona te voorkomen.




Fig. 3.1 De opbouw van het weerstandsnetwerk

In dit deel van de schakeling is ook een triggeruitgang opgenomen.

Bij het meten van pulsen heeft men een extern trigger-sigitaal nodig om de oscilloscoop of de digitizer te triggeren.

Het triggernetwerk bestaat uit de volgende componenten:

- een weerstand van $10K\Omega$ tussen de signaalingang en de triggeruitgang
- twee keer twee diodes antiparallel tussen de triggeruitgang en massa

De antiparallel geschakelde diodes zorgen ervoor dat er nooit teveel spanning op de triggeruitgang kan komen.




Fig. 3.2 Schema van de triggeruitgang

3.2 De integratieweerstand

De integratieweerstand van $5K\Omega$ is samengesteld uit vier weerstanden in serie. Er zijn 2 Watt weerstanden van het fabrikaat Allen Bradley gebruikt.

Uit voorgaande metingen is namelijk gebleken dat het opdelen van de weerstand de parasitaire capaciteit reduceert.

Uit diezelfde metingen is gebleken dat het vergroten van de diameter van de behuizing de parasitaire capaciteit met de behuizing reduceert.

Bij de nieuwe integrator zijn de weerstanden in een messing pijp met een diameter van 20 mm gemonteerd.

De weerstanden zijn met elkaar verbonden met messing pijpjes waar de aansluitdraden van de weerstanden ingesoldeerd zijn.

Dit is vooral voor de stabiliteit van het netwerkje gedaan.

Uit een voorgaand verslag [LAT] is gebleken dat het voor hoge frequenties van belang is uit welke waarde weerstanden de serieschakeling is opgebouwd en in welke volgorde deze weerstanden worden geplaatst in de serieschakeling.

Hiervoor zou men een model van de serieschakeling kunnen maken met alle paracitaire capaciteiten en dit in een simulatieprogramma simuleren. Een andere mogelijkheid is om hoog-frequente metingen te doen en hierbij de vervorming en de reflecties van het signaal te bekijken. Door steeds de weerstanden in waarde en volgorde te veranderen kan men dan de meest geschikte serieschakeling vaststellen.

3.3 De integratie-capaciteit

Als integratie-capaciteit is een keramische doorvoer-condensator van 10nF gekozen. Wegens de goede hoogfrequent-eigenschappen wordt een condensator van het klasse 2-type gebruikt. Deze condensatoren hebben het minste lekgeleiding en weinig inductiviteit.

Aan de uitgang van de integrator is een bufferschakeling geplaatst omdat, in verband met hoogfrequente metingen, een oscilloscoop met een ingangsimpedantie van 50Ω wordt gebruikt.

Als er geen buffer toegepast wordt zal de 50Ω een te grote belasting vormen voor de schakeling. Hiervoor zal het uitgangssignaal in amplitude en bandbreedte in moeten leveren.

HOOFDSTUK 4: DE AKTIEVE DELEN VAN DE INTEGRATOR

Het actieve deel van de integrator is onder te verdelen in drie delen namelijk; de actieve integrator voor lage frequenties, de buffer amplifier en de actieve offsetregeling.

Ook is de integrator voorzien van een eigen voedingsprint, die is aangebracht om de integrator (en de bufferschakeling) te voeden met een 'schone' voedingsspanning. Een tweede reden is het beveiligen van de integrator tegen het aansluiten van een externe, te hoge voedingsspanning waardoor er componenten kunnen beschadigen.

4.1 Het ontwerp van het actieve deel

De eerste integrator die bij de vakgroep ontworpen is, bestond alleen uit een passief deel, gevolgd door een bufferschakeling. Deze schakeling had echter een beperkte bandbreedte, de schakeling was namelijk alleen geschikt voor de hogere frequenties.




Fig. 4.1 Schema van de oude integrator




Fig. 4.2 Overdracht van de oude integrator

Bij het volgende ontwerp werd de integrator uitgebreid met een actieve schakeling. Deze schakeling zorgde ervoor dat de integrator ook voor lagere frequenties kon integreren. Het nadeel van deze integrator was dat deze een enorme versterking had voor de hele lage frequenties. Daardoor had men erg veel last van de offset, die door het actieve deel enorm versterkt werd.

De afleiding van de integrator is uitgewerkt in Bijlage 4, blz 30.




Fig. 4.3 Schema 2e integrator




Fig. 4.4 Overdracht van de tweede integrator

Om deze offset enigszins terug te dringen werd er een weerstand parallel aan de actieve schakeling voor lage frequenties geplaatst. Deze weerstand zorgt ervoor dat de versterking voor lage frequenties beperkt blijft. De versterking was hierdoor teruggebracht tot ongeveer een versterking van 80dB bij een frequentie kleiner of gelijk aan 1Hz.

Deze integrator is in productie genomen en doet nog steeds dienst in de vakgroep. Het nadeel van deze integrator is echter dat de offset-regeling erg kritiek is. Een tweede nadeel is dat het passief deel en het actief deel niet in één behuizing zijn geplaatst.

Dit vormt namelijk een verbinding die storing kan opleveren. Een ander probleem is dat bij ieder actief deel een vast passief deel hoort. Deze delen worden voor een goede overdracht namelijk op elkaar ingeregeld.




Fig. 4.5 De huidige integrator




Fig. 4.6 Overdracht van de huidige integrator

Bij het ontwerp van de nieuwe integratoren zijn er twee uitbreidingen gemaakt. De eerste uitbreiding is de uitbreiding in de hoge frequenties door het toepassen van een buffer amplifier met een bandbreedte van ongeveer 500MHz. De bandbreedte van de huidige integratoren is namelijk maar ongeveer 20MHz.

Een tweede uitbreiding is gemaakt in de lage frequenties. In het actieve deel is op de eerste plaats de passieve integrator voor de actieve integrator voor lage frequenties geplaatst. Dit mag omdat de schakeling lineair is, in zo'n geval mag een blok verplaatst worden. Op de tweede plaats is een actieve offsetregeling aangebracht door de uitgang via een grote weerstand aan een actieve integrator aan te bieden met een integratietijd van ongeveer 10sec. Dit signaal wordt op de ingang van de integrator voor lage frequenties aangeboden.

Deze schakeling zorgt ervoor dat er voor de laagste frequenties een duidelijke afname van de versterking plaatsvindt waardoor de schakeling minder gevoelig wordt voor offset. Hierdoor kan men tot frequenties van ongeveer 1Hz meten.




Fig. 4.7 De actieve integrator

In het bovenstaande schema is het actieve deel van de schakeling weergegeven. De bijbehorende overdrachtskarakteristiek, die door het simulatieprogramma Microcap is berekend, kunt u vinden in Bijlage 2, blz 28.

In deze schakeling is voor de buffer amplifler het type LH0033 van National Semiconductor gekozen. Bij het ontwerp is voor deze buffer gekozen omdat deze een stabiele uitgangsweerstand heeft. Dit is namelijk erg belangrijk voor het afregelen van de optelschakeling. De uitgangsweerstand van de actieve en de passieve schakeling mag in geen geval verlopen, omdat dit de optelling 'scheef trekt'. De specificaties van deze buffer amplifler staan in Bijlage 7, blz 40.

4.2 Het afregelen (testen) van de actieve integrator

Voordat men de actieve integrator in de behuizing bouwt en afregeld moet ervoor gezorgd worden dat de print goed zuiver is. In de schakeling worden namelijk zeer grote weerstanden gebruikt. Als men de soldeervlekken op de print niet verwijderd, kunnen er lekweerstanden ontstaan door de vervuiling. Het beste is dan ook om de print na het solderen goed te reinigen met alcohol.

Bij het afregelen van de integrator wordt op de ingang van de integrator een blokspanning aangesloten via een condensator. De condensator moet zo gekozen worden dat de kantelfrequentie van de condensator en de weerstand minimaal tien maal zo groot is als de afregelfrequentie. Als we dit niet doen werkt het netwerk namelijk niet als een differentiator maar als een hoogdoorlaatfilter.

Het afregelen van de integrator gebeurt door het instellen van 3 potentiometers. Hiervoor zijn 27-slagen potentiometers gebruikt zodat deze nauwkeurig afgeregeld kunnen worden. Op de ingang van de schakeling wordt een blokspanning aangeboden. Het uitgangssignaal wordt op de oscilloscoop over het ingangssignaal gezet. Als de integrator goed is afgeregeld, passen deze signalen precies op elkaar. Het signaal mag namelijk niet vervormen, het mag alleen verzwakt zijn.

Deze procedure kunnen we gebruiken tot een frequentie van ongeveer 100KHz. Boven deze frequentie is de verzwakking van de schakeling zo groot geworden dat het uitgangssignaal niet meer meetbaar is op de oscilloscoop.

Het belangrijkste gebied waarin de integrator moet worden afgeregeld is het gebied waarin het passieve deel en het actieve deel elkaar gaan 'overnemen'. Dit overnamegebied ligt ongeveer bij een frequentie van 7KHz.

In het frequentiegebied tussen 10KHz en 10MHz is de werking van de integrator te testen met behulp van een sinusvormige spanning. De ingang van de integrator wordt door middel van een ontkoppelcondensator voor de dc-component op het signaal aangesloten. Als signaalbron wordt een sinusgenerator gebruikt, waarachter een 100W versterker wordt geplaatst. Als uitgangssignaal vinden we nu het geïntegreerde signaal van de aangeboden sinus, een cosinus. De faseverschuiving die door het integreren optreedt moet negentig graden zijn. Na meting blijkt dit niet helemaal te kloppen.

De faseverschuiving blijkt namelijk frequentieafhankelijk te zijn. De gemeten fase kan als volgt opgesplitst, namelijk $\varphi = (\omega t + \varphi_{\text{sys}} + 90)$. In deze optelling is de 90 graden fasedraaiing ontstaan door het integreren. Er is een vaste φ_{sys} die ontstaat door de impedantie van het meetsysteem en een frequentie-afhankelijk deel dat ontstaat door het niet ideaal zijn van de gebruikte componenten.

Voor het meten van hoge frequenties wordt er gebruik gemaakt van een reedrelais voor het genereren van een puls en een digitizer voor het meten van het uitgangssignaal.

Als digitizer wordt gebruik gemaakt van de 7912AD, een programmeerbare digitizer van het merk Tektronix. Deze digitizer wordt voor het meten van hoogfrequente signalen voorzien van een 50Ω plug-in. Dit apparaat heeft met de 50Ω plug-in een bandbreedte van 500MHz.

Het reedrelais is in twee uitvoeringen op de vakgroep aanwezig. Een laagspanningsuitvoering en een hoogspanningsuitvoering. Het laagspannings-reedrelais geeft een puls af van 300V aan belasting van 50Ω. De werking van deze pulsbron is als volgt. Er wordt een kabel die aan het uiteinde 'open' is opgeladen via een laadweerstand, tot maximaal 600V. Door het reedrelais aan te sturen wordt de kabel ontladen over de belasting van 50Ω. De puls die hierdoor wordt opgewerkt heeft een gemeten stijgtijd van ongeveer 0,6nsec. De werkelijke stijgtijd van de puls zal kleiner zijn. Deze kan berekend worden met de volgende formule.

$$T_s = \sqrt{T_m^2 - T_a^2}$$

Ts = werkelijke stijgtijd
Tm = gemeten stijgtijd
Ta = stijgtijd v/h meet-systeem

Deze puls kan single shot of repeterent tot een frequentie van 400Hz worden gebruikt. De lengte van de puls is afhankelijk van de aangesloten 'open' kabel.

Het hoogspannings-reedrelais is pas ontwikkelt. Het relais kan een puls afleveren aan 50Ω van ongeveer 3KV, bij een laadspanning van 6KV. De oplaadkabel wordt gevoed met een hoogspanningsbron. De actieve elektronica om het signaal repeterend te maken is nog in de ontwikkelingsfase.

Bij het testen van het D/I-meetsysteem is gebruik gemaakt van het hoogspannings-reedrelais. De verzwakking van het meetsysteem ligt in de orde van 120dB, een verzwakking van 10⁶, als we een differentiatie-capaciteit van 10pF in de schakeling opnemen.

In de eerste testfase is gebleken dat het signaal wat aan de uitgang komt onmeetbaar klein is. De test die wel beschikbaar is, is het aanbrenen van een dc-scheiding in plaats van een differentiatie-capaciteit. Bij het aanbrenen van een puls aan de ingang van de schakeling ontstaat nu een 'ramp' aan de uitgang. De verzwakking die de schakeling veroorzaakt is nu vele malen kleiner geworden.

Als het verloop van de puls bekend is kan men ook uit de vorm van de 'ramp' bepalen of de integrator goed werkt voor de hoge frequenties.

4.3 De voedingsprint

Deze voedingsprint is in de schakeling opgenomen om het actieve deel en de buffer amplifier van een voedingsspanning te voorzien.

Dit is gedaan om te zorgen dat de actieve componenten niet defect kunnen raken door het aansluiten van een te hoge voedingsspanning en ervoor te zorgen dat schakeling gevoed wordt door een 'schone' voedingsspanning.




Fig. 4.2 Schema van de voeding

De uitgangsspanning wordt met behulp van twee potentiometers afgeregeld op +10V en -10V.

Deze potentiometers koppelen het uitgangssignaal van de spanningsregelaars terug aan de regelingang. Voor deze schakeling zijn twee regelaars van National semiconductor gebruikt, de LM337 en LM317, waarvan de specificaties in Bijlage 8 staan.

De ingangsspanning voor de voedingsprint mag 40V varieëren met de af te regelen spanning.

HOOFDSTUK 5: DE HOOGFREQUENTE BUFFERSCHAKELING

5.1 Het toepassen van een bufferschakeling

Aan de uitgang van het passief gedeelte wordt een hoogfrequente bufferschakeling geplaatst. Dit om de volgende redenen:

Het meetsysteem wordt toegepast voor hoge frequenties, waardoor de meetkabels met 50Ω moeten worden afgesloten.




Fig. 5.1 Belasting van de integrator

Dit in verband met reflecties van meetsignalen. Het aanbrengen van een afsluitweerstand van 50Ω of het gebruiken van een apparaat met een ingangswaerstand van 50Ω betekent echter een grote belasting voor de schakeling. Hierdoor zal de uitgangsspanning en de bandbreedte kleiner worden, wat zeker voorkomen moet worden.

Dit kan voorkomen worden door een bufferschakeling achter de passieve integrator te schakelen.

5.2 De eisen waaraan de bufferschakeling moet voldoen

De toe te passen buffer moet aan een aantal eisen voldoen.

Het uitgangssignaal mag niet vervormen door het toepassen van de bufferschakeling.

Enkele eisen waaraan de buffer moet voldoen zijn:

- grote slewrate
- hoge ingangsimpedantie
- lage uitgangsimpedantie
- grote bandbreedte
- grote uitgangsstroom

Deze parameters moeten ook geldig zijn voor hoge frequenties. Ook dan moeten de in- en uitgangsimpedantie hun waarde behouden.

Voor de waarde van de parameters zijn geen eisen gesteld in de opdracht. Enkele streefwaarden voor de bufferschakeling zijn echter een bandbreedte van 500MHz , een slewrate van enkele duizende Volts per microseconde en een stijgtijd van 1 nsec .

5.3 Het ontwerp van de bufferschakeling

Bij de bouw van de bufferschakeling was als streefwaarde een bandbreedte van 500MHz opgegeven.

Uit voorgaande experimenten is gebleken dat de schakeling gerealiseerd moet worden met een hoogfrequente buffer amplifier. Bij de opbouw van de schakelingen voor hoge frequenties uit losse componenten gaan de hoogfrequent-eigenschappen van de componenten en verbindingen hiertussen een grote rol spelen.

Een voorgaande afstudeerder had geprobeerd om een bufferschakeling te bouwen met de LH0033C fast buffer amplifier van National Semiconductor [JUL]. Deze buffer heeft echter maar een -3dB bandbreedte van 80MHz. Voor de hogere frequenties was geprobeerd de werking van de buffer over te nemen door een capacitieve deler toe te passen. Dit bleek echter een onhaalbare kaart in verband met de hoogfrequent-eigenschappen van de gebruikte componenten. Het beste resultaat werd echter bereikt met het gebruik van SMD-componenten.

Als conclusie werd dan ook gegeven dat:

- SMD-componenten het meest geschikt waren voor hoge frequenties
- de behuizing van de schakeling een belangrijke rol speelt
- bij hoge frequenties gaan de paracitaire effecten een belangrijke rol vertegenwoordigen.

Deze bufferschakeling is echter zo complex dat deze niet praktisch te realiseren is.

Om deze bufferschakeling te realiseren is gebruik gemaakt van een buffer amplifier van het merk Elantec. Deze firma heeft namelijk een uitgebreid aanbod aan schakelingen die geschikt zijn voor hoge frequenties.

Er is gekozen voor de EL2031C buffer amplifier, een bufferschakeling met een -3dB bandbreedte van 550MHz en een slewrate van 7000 V/ μ s. De buffer amplifier is voorzien van een FET-ingang, die een schakeling van een hoge ingangsweerstand voorziet.




fig. 5.2 De EL2031C schematisch

Voor deze buffer amplifier is een testprint ontworpen. Na het bouwen en testen van deze bufferschakeling is gebleken dat deze bufferschakeling goed geschikt was voor de toepassing in de nieuwe integratoren. De buffer amplifier is getest door verscheidene signalen op de ingang aan te bieden en daarna te vergelijken met het uitgangssignaal. Bij deze metingen was de ingang van de buffer amplifier voorzien van een 50Ω afsluitweerstand. Het definitieve ontwerp is gemaakt voor een ronde print die in de ronde integratorbehuizing geplaatst kon worden. Hierbij is er rekening mee gehouden dat de ingang van de bufferschakeling op het midden van de print moest liggen in verband met de aanvoer van het signaal (vanaf de doorvoercondensator). Deze afstand is kort gehouden in verband met reflecties die op die verbinding zouden kunnen ontstaan. Bij het ontwerp van de print is rekening gehouden met het aanbrengen van ontkoppelcondensatoren voor de voedingspanning. De overige ruimte van de print is zoveel mogelijk als massa-vlak benut. De specificaties van de buffer amplifier staan in Bijlage 6, blz 35 afgebeeld.

Echter bij de uitvoering van de bufferschakeling in het geheel ontstonden er toch nog wat problemen. De bufferschakeling bleek namelijk te oscilleren. De eerste oscillatie is verholpen door een keramische condensator van 120pF parallel aan de ingang te plaatsen. Hierdoor komt de condensator van 120pF parallel zitten aan de integratie-condensator van 10nF . Dit is dus enkel een afwijking van ongeveer 1%.

Een tweede oscillatie die erg hoogfrequent was is verholpen door een weerstand van 30Ω in serie met de ingang van de buffer amplifier te schakelen. Omdat de buffer amplifier een zeer hoge ingangsimpedantie heeft, heeft dit geen consequenties voor het ingangssignaal.

Op de vakgroep was al enig onderzoek gedaan naar buffer amplifiers. De keuze was gevallen op de EL2002 buffer amplifier van het merk Elantec. Dit is een 180MHz buffer amplifier met een slewrate van $2000\text{V}/\mu\text{sec}$. Deze buffer bleek echter na meting niet geschikt om toe te passen in de nieuwe integratoren. Vooral bij repeterende signalen kon deze buffer de flanken van het ingangssignaal niet volgen. Voor gepulst gebruik echter was de buffer te gebruiken tot frequenties van 150MHz . Ook de ingangsimpedantie bleek voor hoge frequenties aanmerkelijk kleiner te worden.

Omdat voor de huidige integratoren een bandbreedte van 500MHz gewenst was, is er besloten om de integratoren te bouwen met de EL2031C buffer amplifier.

HOOFDSTUK 6: DE BEHUIZING VAN DE INTEGRATOR

De behuizing van de integrator bestaat uit een messing bus, waarin de gehele schakeling is ingebouwd.

Deze messing bus is uit verschillende delen opgebouwd. In ieder deel van de bus is een bepaald deel van de schakeling opgebouwd.

De totale integrator-schakeling is in deze bus ingebouwd om de schakeling goed te kunnen laten werken in een omgeving met veel intense storingen.

Het ontwerp is gemaakt aan de hand van de EMC- en aardingsfilosofie van de vakgroep.[HEE], [LAN]

6.1 De EMC-kast

De integrator is een onderdeel van het D/I-meetsysteem. De integratoren worden toegepast bij verschillende metingen, waarbij telkens gebruik wordt gemaakt van een 'EMC-kast'.

Een 'EMC-kast' is een kast die ontworpen is om in een EM-milieu met intense storingen goed te kunnen meten, zonder dat de zeer gevoelige meetapparatuur beschadigd kan worden.

Ook bij het testen van de integrator is gebleken dat het erg belangrijk is dat de integrator in de EMC-kast wordt geplaatst. De digitizer die voor de metingen aan de integratoren is gebruikt voldoet ook aan de normen van een EMC-kast.

Enkele kenmerken van een 'EMC-kast' zijn:

- continu achterpaneel, waaraan alle kabels zijn verbonden
- een open voorkant voor de bediening
- een integrator
- een netfilter
- een 50 Ω afsluiting tegen de achterwand
- digitale data-opslag

Uit metingen aan de integrator, waarbij de integrator en de voeding van de integrator buiten de EMC-kast waren geplaatst, is gebleken dat er in dat geval erg veel signalen ongewenst op de kabels ingekoppeld worden. Dit zijn duidelijk meetbare signalen die het werkelijke meetsignaal totaal vervormen. Het is dan ook noodzakelijk om de voeding in de EMC-kast te plaatsen en deze te voeden via het netfilter van de EMC-kast.

Ook de signaalverbindingen moeten via een doorvoer BNC-plug binnen de kast worden gebracht. Dit moet zoveel mogelijk centraal, op één punt gebeuren. Hierdoor worden de common-mode stromen die over de buitenmantel van de kabel lopen via 'aarde' afgevoerd.

Bij de metingen aan de integrator met behulp van de digitizer bleek het noodzakelijk om de deur van de kast te sluiten. Hierdoor werd alle storing buiten de kast gehouden en werd er een onvervormt, betrouwbaar signaal gemeten.




Fig. 6.1 Lay-out van een EMC-kast

De kast is gemaakt van staal, waarbij erg belangrijk is dat de lassen, waar de verschillende panelen verbonden zijn, goed dicht zijn. Er mogen beslist geen kieren tussen de verschillende panelen ontstaan. Dit in verband met de magnetische flux die anders ingekoppeld kan worden. De 50 Ω afsluitweerstand zit bij de nieuwe integratoren in de behuizing van de integratoren verwerkt.

De metingen worden uitgevoerd met digitale Nicolet-oscilloscopen. Met deze apparaten is het mogelijk om de metingen uit te voeren met een gesloten kast. Ook kunnen de meetresultaten op een diskette worden opgeslagen en later verwerkt worden met speciale computerprogramma's. Met behulp van deze programma's kunnen diverse bewerkingen op de signalen worden uitgevoerd.

6.2 De behuizing van de integrator

De behuizing van de integrator bestaat uit verschillende delen. De tekeningen van de verschillende delen staan in Bijlage 5, blz 23 verwerkt.

De verschillende delen zijn zo gemaakt dat ze precies in elkaar passen. Dit is gedaan om luchtspleten te voorkomen, waardoor eventueel magnetische flux ingekoppeld kan worden. De behuizing wordt met drie draadeinden aan de kast gemonteerd. Dit moet zorgvuldig worden gedaan, waarbij er goed op gelet moet worden dat de integrator goed contact maakt met de kast, er moet gezorgd worden voor een goede aarding.

De ingang van de integrator is uitgevoerd met een N-connector die door de kast naar buiten wordt gevoerd, waaraan de signaal-kabel gemonteerd kan worden.

In de deksel van de bus bevindt zich het weerstandsnetwerk dat de 50Ω afsluiting vormt. In de eerste 'pot' is de triggeruitgang gemonteerd. De triggeruitgang is uitgevoerd met een BNC-konnektor.

Aan deze 'pot' is een pijp gesoldeerd waarin de integratie-weerstand en de integratie-capaciteit zijn verwerkt.

De signaalverbinding tussen de deksel en de eerste 'pot' wordt gevormd door een banaan-plug en contraplug.

Aan het einde van de pijp is de tweede 'pot' geplaatst. In deze 'pot' bevindt zich de bufferschakeling op een ronde printplaat. De signaalverbinding wordt gevormd door een pootje van de doorvoercapaciteit, dat door een kunststof busje wordt ondersteund. Dit pootje wordt direct op de print, aan de ingang van de bufferschakeling gesoldeerd.

Dit wordt gedaan om reflecties te voorkomen. De buffer-print wordt op twee messing beugels geschroefd, die aan de wand van de tweede 'pot' gesoldeerd zijn. Dit is gedaan om een goede massa-verbinding tussen de print en de behuizing te maken.

Op deze tweede 'pot' is een deksel geplaatst waarin zich een BNC-connector bevindt (uitgangssignaal). Deze BNC-connector is door middel van een coax-kabel met de uitgang van de bufferschakeling verbonden.

Vanuit de bufferschakeling wordt het signaal via een dunne coax-kabel (RG 174 U) naar het actieve deel van de schakeling gevoerd, die zich tussen de eerste en tweede 'pot' bevindt. Ook de voedingsprint bevindt zich in dit gedeelte.

Deze twee printen zijn evenwijdig aan elkaar geplaatst in een kunststof voet. Deze printen passen precies in de behuizing van de integrator.

De signaalverbindingen zijn allemaal uitgevoerd met behulp van mini-coax pluggen en stekkers van het merk Radial. (De specificaties van deze pluggen staan op bijlage 9.) Dit is gedaan, omdat deze pluggen erg veel plaats besparen en omdat ze een zeer goede signaalverbinding vormen voor hoge frequenties.

Bij het gebruiken van connectoren moet de gevlochten mantel van de coax-kabel rondom goed contact maken met de connector.

Dit gaf problemen bij het monteren van het chassisdeel van de BNC-konconnector voor het uitgangssignaal. Hier wordt de gevlochten buitengeleider namelijk vaak op één punt vastgemaakt ('pig tail'). De problemen die hierbij kunnen optreden zijn:

- de binnengeleider is direct te bereiken voor capacatieve overspraak
- de karakteristieke impedantie van de kabel verandert op die plaats
- in de lus die ontstaat tussen de binnengeleider en de 'pig tail' kunnen bij hoge frequenties makkelijk stoorspanningen geïnduceert worden.

Om dit probleem te verhelpen is er een taps busje van messing gemaakt wat op de connector wordt geschroefd. De binnengeleider wordt vastgesoldeert aan de BNC-plug, waarna dit deel omhuld wordt met een stukje krimpkous. Hierna wordt het tapse busje aan de konconnector geschroefd. De gevlochten mantel wordt aan het uiteinde van het busje, rondom gesoldeert.

Alle massa-verbindingen van de schakeling zijn verbonden met de behuizing zodat alle printen hetzelfde referentie-nivo bezitten.

De voedingsdraden zijn alle getwist en de voedingsdraden tussen de actieve integrator en de bufferschakeling zijn in een omhulling van litze gelegd. Deze litze is aan beide uiteinden aan het massa-vlak op de print gesoldeerd.

Nadat alle printen zijn geplaatst en alle verbindingen zijn gemaakt wordt er over het geheel een messing bus geschoven die ook de voedings- en actieve integrator-print van de buitenwereld afsluit. Deze bus wordt aan de beide 'potten' geschroefd.

In deze bus wordt de voedingsplug gemonteerd, hiervoor is ook een mini-plug gebruikt omdat er geen plaats is voor een grote plug en omdat deze in een ronde bus gemonteerd moet worden. De contraplug wordt met een stevige schroefverbinding op het chassis-deel geschroefd.

De instel-potentiometers die gebruikt zijn, kunnen afgesteld worden door een gat in de behuizing. Deze gaten zijn precies boven deze potentiometers geboord. Na het afregelen van de schakeling kunnen in deze gaten bouten worden geschroefd om het geheel goed af te dichten.

Bij dit alles is rekening gehouden met de EMC-filosofie van de vakgroep.

HOOFDSTUK 7: CONCLUSIES EN AANBEVELINGEN

Als er terug gekeken wordt naar de huidige integratoren kunnen we concluderen dat de nieuwe integrator verbeterd is ten opzichte van de huidige integratoren.

Door de actieve offsetregeling en de mechanische constructie is de dc-stabiliteit van de integrator verbeterd. Bij de huidige integratoren ligt de grens bij ongeveer 10Hz. Bij de nieuwe integratoren ligt deze grens bij 0,1Hz. Dit is een duidelijke verbetering. De actieve offsetregeling heeft enige tijd nodig om zichzelf in te stellen en bij het aanbieden van een dc-spanning op de ingang wordt deze spanning weggeregeld aan de uitgang, maar dit duurt ongeveer een halve minuut.

De huidige integratoren zijn temperatuurgevoelig waardoor ze een offsetspanning op de uitgang krijgen. Bij de nieuwe integratoren wordt deze offset weggeregeld.

Door het toepassen van de hoogfrequente bufferschakeling zou het mogelijk zijn om de integrator te gebruiken tot frequenties van 500MHz. Bij deze frequenties is de verzwakking van het D/I-meetsysteem echter zo groot dat hetingangssignaal zo verzwakt wordt dat er aan de uitgang nog niets gemeten is met de beschikbare apparatuur.


Er wordt nu over een nieuwe meetmethode nagedacht.

Als test-aanbeveling kan gegeven worden het systeem te testen door een puls rechtstreeks op de integrator aan te bieden, zonder de differentiator ertussen te schakelen, alleen de integrator. Met deze meting zou men een onvervormde 'ramp' aan de uitgang meten. Aan de vorm, al dan niet vervormt, van dit signaal kunnen we zien of de integrator werkt voor de hoge frequenties.


LITERATUURLIJST


- [SWB] Adolf J. Schwab; Hochspannungstechnik; Springer-Verlag; 1969
- [KUF] E. Kuffel + W.S.Zaengl; High-Voltage Engineering;
Pergamon Press
- [JUL] P.J.M. Julicher; Realisatie van een hoogfrequente bufferschakeling voor frequenties tot 500 MHz; Afstudeerverslag TUE, nr EH.91.A.111 HTS
- [LIN] J.H. Linders; Breedbandige driefasen meetsysteem voor hoge spanningen; Afstudeerverslag TUE, nr EH.89.A.105.(HBO)
- [LAN] K.H. Langeveld; Breedbandige integrator voor Hoogspanningsmeettechnieken; Afstudeerverslag TUE, nr EH.87.A.91 HTS
- [LAT] A.G.A. Lathouwers; Ontwerp van een D/I meetsysteem voor het meten van snelle transiënte spanningen in GIS; Afstudeerverslag TUE, nr EH.88.A.97
- [HEN] A. Henderson; Elektische en magnetische velden; Delftse Uitgevers Maatschappij; 1988
- [LAN] Prof.dr.ir.P.C.T. van der Laan, dr.A.P.J. van Deursen, ir.M.A. van Houten; Een nieuwe kijk op aarding nodig; publicatie Elektrotechniek 66, 12 dec 1988
- [LAA] P.C.T. van der Laan, M.A. van Houten en A.P.J. van Deursen
Grounding Philosophy; publicatie 7th intern. EMC symposium; Zurich, maart 1987
- [HEE] E.J.M. van Heesch, A.P.J. van Deursen, M.A. van Houten, G.A.P. Jacobs, W.F.J. Kersten en P.C.T. van der Laan;
Field tests and response of the D/I H.V. measuring system; publicatie 6th intern. symposium of H.V. Engineering; New Orleans 1989
- [HOU] M.A. van Houten; Elektromagnetic compatibility in High-Voltage Engineering; proefschrift TU Eindhoven; Eindhoven, 23 okt 1990

SCHEMA VAN HET D/I-MEETSISTEEM




BILAGE 1: Schema van het D/I-meetsysteem






BIJLAGE 4: Berekening van de overdrachtsfunctie van de integrator



Hierboven is het schema van de integrator afgebeeld. Voor het berekenen van de overdracht wordt de schakeling als volgt opgesplitst:

- 1 Passief deel + belasting, $U1/Ud$;
- 2 De actieve integrator, $U2/U1$;
- 3 Optelling van de twee takken, $Uout/U2$ en $Uout/Ub$;
- 4 Berekenen van de totale overdracht.

1 Passief deel + belasting



$$\frac{U1}{Ub} = \frac{1}{j\omega R_2 C_2 + 1} = \frac{1}{1 + X_2}$$

$$\frac{Ub}{Ud} = \frac{(R_2 + 1/j\omega C_2) // (1/j\omega C_1)}{[(R_2 + 1/j\omega C_2) // (1/j\omega C_1)] + R_1}$$


$$\frac{Ub}{Ud} = \frac{j\omega R_2 C_2 + 1}{[j\omega]^2 R_1 C_1 R_2 C_2 + j\omega [R_2 C_2 + R_1 C_1 + R_1 C_2] + 1}$$

$$\frac{U_b}{U_d} = \frac{X_2 + 1}{1 + X_2 + X_1 [1 + X_2 + C_2 / C_1]}$$

$$\frac{U_1}{U_d} = \frac{1}{1 + X_2 + X_1 [1 + X_2 + C_2 / C_1]}$$

2 De actieve integrator

Om de berekening te vereenvoudigen is de terugkoppelweerstand van 47MΩ weggelaten.




$$U_2 = A[U_1 - U_2 [j\omega R_0 C_0 / (j\omega R_0 C_0 + 1)]]$$

$$\frac{U_2}{U_1} = \frac{A}{1 + A[j\omega R_0 C_0 / (j\omega R_0 C_0 + 1)]}$$

$$\frac{U_2}{U_1} = \frac{j\omega R_0 C_0 + 1}{j\omega R_0 C_0} \frac{1}{[(j\omega R_0 C_0 + 1) / j\omega R_0 C_0] 1/A + 1}$$

$$\frac{U_2}{U_1} = \frac{X_0 + 1}{X_0} g$$

3 Optellen van de takken



$$\frac{U_{out}}{U_2} = \frac{50 // 50}{50 // 50 + 50x} = \frac{1}{1 + 2x}$$

$$\frac{U_{out}}{U_b} = \frac{50 // 50x}{50 // 50x + 50} = \frac{x}{1 + 2x}$$

4 Berekening van de totale overdracht

$$\frac{V_{out}}{U_d} = \frac{U_1}{U_d} \left[\frac{X_0+1}{X_0} \frac{1}{1+2x} + \frac{[1+X_2]x}{1+2x} \right]$$

$$\frac{V_{out}}{U_d} = \frac{1}{X_0[1+2x]} \left[\frac{1+X_0[1+x]+X_0X_2x}{1+X_2+X_1+X_2X_1+X_1[C_2/C_1]} \right]$$

$$\frac{V_{out}}{U_d} = \frac{1}{j\omega R_0 C_0 [1+2x]} \left[\frac{1+j\omega R_0 C_0 [1+x] + [j\omega]^2 R_0 C_0 R_2 C_2 x}{1+j\omega [R_1 C_1 + R_2 C_2 + R_1 C_2] + [j\omega]^2 R_1 C_1 R_1 C_2} \right]$$

Voor de werking als een integrator moet aan de volgende voorwaarden worden voldaan:

$$R_0 C_0 [1+a] = R_1 C_1 + R_2 C_2 + R_1 C_2$$

$$R_0 C_0 R_2 C_2 x = R_1 C_1 R_2 C_2$$



$$x = \frac{R_1 C_1}{R_0 C_0}$$



$$\frac{R_1}{R_2} = \frac{R_0 C_0}{R_2 C_2} - 1$$

Bij het afregelen van de overdracht worden de waarden van x en R1/R2 ingesteld.

$$\frac{U_{out}}{U_d} = \frac{1}{j\omega R_0 C_0 [1+2x]}$$

BIJLAGE 5: Tekeningen v/d behuizing v/d integrator





BIJLAGE 6: Specificaties van de EL2031C buffer amplifier

Features

- Wide bandwidth—350 MHz
- High slew rate—7000 V/ μ s
- Low quiescent power
- FET input
- 100 mA peak output current

Applications

- Current booster
- Cable/line driver for high resolution graphics
- Flash A/D input buffer
- Isolation buffer
- A.T.E. pin driver

Ordering Information


Part No. Temp. Range Pkg. Outline
 EL2031CG 0°C to +70°C TO-8 MDP0028

General Description

The EL2031C is an extremely high speed hybrid buffer amplifier which can drive 100 Ω loads at frequencies from DC to 350 MHz and with large signal slew rates greater than \approx 8000 V/ μ s. The FET input insures minimal loading of the input signal and optimum transient performance. It can output peak currents of \approx 100 mA. To minimize power supply coupling effects, 0.015 μ F supply bypass capacitors are included inside the EL2031C.

These extremely high speed buffers may be used in a broad range of analog or digital applications requiring extremely fast, high current outputs. Examples include high resolution graphics terminal R-G-B line drivers, ATE pin drivers or pin receiver buffers, flash A/D converter input buffers, and oscilloscope input stages. The pinout is similar to earlier generation EL2004 and ELH0033 buffers.

Connection Diagram



Top View

Absolute Maximum Ratings (T_A = 25°C)

(V ₊) - (V ₋)	Supply Voltage	-0.3V to +25V	I _{OUT}	Output current (Continuous)	\approx 70 mA
(V _{C+}) - (V _{C-})	Output Device Collector Supplies	-0.3V to +25V		(Peak)	\approx 100 mA
(V ₊) - (V _{C+}) or (V _{C-}) - (V ₋)	Supply Differential	-0.3V to +25V	(V _{C+}) - Gnd or (V _{C-}) - Gnd	Output device supply to gnd	\approx 50V
(V ₊) - (V _{IN}) or (V _{IN}) - (V ₋)	Input Range	17.5V	T _J	Operating Junction Temperature	175°C
I _{IN}	Input (fault) Current	\approx 20 mA	T _A	Operating Temperature Range	0°C to +70°C
			T _{ST}	Storage Temperature Range	-65°C to +150°C
				Lead Temperature (Soldering, 10 seconds)	300°C

Important Note

All parameters having Min/Max specifications are guaranteed. The Test Level column indicates the specific device testing assembly implemented during production and Quality inspection. Classes perform most electrical tests using modern high-speed automatic test equipment, specifically the LTX77 Series system. Unless otherwise noted, all tests are pulsed tests, therefore T_J = T_C = T_A.

Test Level	Test Procedure
I	100% production tested and QA sample tested per QA test plan QCK0002.
II	100% production tested at T _A = 25°C and QA sample tested at T _A = 25°C. T _{MAX} and T _{MIN} per QA test plan QCK0002.
III	QA sample tested per QA test plan QCK0002.
IV	Parameter is guaranteed (but not tested) by Design and Characterization Data.
V	Parameter is typical value at T _A = 25°C for information purposes only.

DC Electrical Characteristics V₊ = V_{C+} = 10V, V₋ = V_{C-} = -10V, R_S = 50 Ω

Parameter	Description	Conditions	Min	Typ	Max	Test Level	Units
V _{OS}	Offset Voltage	V _{IN} = 0, T _A = 25°C T _{MIN} , T _{MAX}		3	10	I	mV
I _B	Input Bias Current	V _{IN} = 0.5V, T _A = 25°C, T _{MIN} , T _{MAX} V _{IN} = 5V, T _A = 25°C, T _{MIN} , T _{MAX}			10	II	nA
R _{IN}	Input Impedance	V _{IN} = \pm 1V, T _A = 25°C, T _{MIN} , T _{MAX}		4000		V	M Ω
V _O	Output Voltage Swing	V _{IN} = \pm 7.5V, T _A = 25°C, T _{MIN} , T _{MAX} No Load R _L = 100 Ω	\approx 6.6 \approx 6.0	\approx 7.2 \approx 6.8		II	V
A _V	Voltage Gain	V _{IN} = \pm 5V, T _A = 25°C, T _{MIN} , T _{MAX} No Load R _L = 100 Ω	0.96 0.86	0.985 0.93	1.0 0.96	II	V/V
R _O	Output Impedance	V _{IN} = \pm 5V, I _L = 0 mA to 50 mA T _A = 25°C, T _{MIN} , T _{MAX}	3	6	11	II	Ω
I _S	Total Supply Current	V _{IN} = 0, T _A = 25°C, T _{MIN} , T _{MAX}		22	26	II	mA

EL2031C

550 MHz Buffer Amplifier

EL2031C

550 MHz Buffer Amplifier

DC Electrical Characteristics $V_{CC} = +10V, V_{EE} = -10V, R_L = 50\Omega$ — Contd.


Parameter	Description	Conditions	Min	Typ	Max	Test Level	Units
PSRR	Power Supply Rejection	$V_{IN} = 0, T_A = 25^\circ C$ (Note 1)		61		V	dB
V_S	Sensitivity	$V_{IN} = 0, T_A = 25^\circ C, V_{CC} = +10V$ and $V_{EE} = -V_{CC}$ from $+5V$ to $+12V$		1	25	I	mV/V
V_S	Sensitivity	$V_{IN} = 0, T_A = 25^\circ C, V_{CC} = +10V$ and $V_{EE} = -V_{CC}$ from $-5V$ to $-12V$		9	25	I	mV/V

AC Electrical Characteristics (Note 2) $V_{CC} = +10V, V_{EE} = -10V, R_L = 50\Omega, T_A = 25^\circ C$

Parameter	Description	Conditions	Min	Typ	Max	Test Level	Units
t_r	Rise Time	$V_{IN} = 0.5V$ to $0.5V, R_L = 100\Omega$, 10% to 90%		65p	100p	I	ps
t_f	Fall Time	$V_{IN} = 0.5V$ to $-0.5V, R_L = 100\Omega$, 10% to 90%		65p	100p	I	ps
t_{pd}	Propagation Delay	$V_{IN} = 0.5$ to $0.5V$ or $0.5V$ to $-0.5V, R_L = 100\Omega$, 10% of V_{IN} to 10% of V_{OUT}		50p		V	ps
t_{HL}	Large Signal Rise Time	$V_{IN} = 5V$ to $5V, R_L = 100\Omega$, 10% to 90%		65p		V	ps
t_{LH}	Large Signal Fall Time	$V_{IN} = 5V$ to $5V, R_L = 100\Omega$, 10% to 90%		120p		V	ps
SR+	Positive Slew-rate	$V_{IN} = 5V$ to $5V, R_L = 100\Omega$, 25% to 75%	500p	1000p		I	V/ μ s
SR-	Negative Slew-rate	$V_{IN} = 5V$ to $-5V, R_L = 100\Omega$, 25% to 75%	500p	700p		I	V/ μ s
BW	-3 dB Bandwidth	$V_{IN} = 1V_{pp}, R_L = 100\Omega$		55p		V	MHz
	Gain Peaking	$V_{IN} = 1V_{pp}, R_L = 100\Omega$, 0.5 MHz to 500 MHz		0.5		V	dB
	Group Delay	$V_{IN} = 1V_{pp}, R_L = 100\Omega$, 5 MHz to 125 MHz		0.5		V	ps
	Phase Linearity	$V_{IN} = 1V_{pp}, R_L = 100\Omega$, 5 MHz to 125 MHz		1.0		V	
A_V	Voltage Gain	$V_{IN} = 1V_{pp}, R_L = 100\Omega$, 10 MHz		0.91		V	V/V
Z_{OUT}	Output Impedance	$V_{IN} = 1V_{pp}, 10 MHz$		6		V	Ω
C_{IN}	Input Capacitance	10 MHz		3		V	pF

Note 1: PSRR tests are performed with $V_{CC} = +10V$ and $V_{EE} = -10V$. The supplies are simultaneously changed from $\pm 5V$ to $\pm 12V$.
 Note 2: AC tests are done using an Avtech AVMP-3 C pulse generator and a Tektronics 11402 digitizing oscilloscope with an 11A71, 1 GHz plug-in. The device under test has 50 Ω input termination, 100 Ω output load, and a Tektronics Pb6501 750 MHz probe buffers the output for cabling to the oscilloscope. The system rise time is removed from all device reading.






AC Test Fixture



EL2031C



550 MHz Buffer Amplifier

Typical Performance Curves



37

Typical Performance Curves — Contd.



38

EL2031C

550 MHz Buffer Amplifier

Application Information

The EL2031 is a very pure buffer amplifier—a wire with good reverse isolation, so to speak, and as such is very easy to use. Obtaining its ultimate performance, though, requires attention to operating limits and construction details.

Operating Voltages

The transistors used within the EL2031 have f_T 's of several GHz, and are consequently limited in voltage range. As seen in the absolute rating table, the input voltage is restricted to within 17.5V of any supply rail. Thus, if the supplies are $\pm 10V$ the input must not exceed $\pm 7.5V$. With the highest supplies allowed ($\pm 12.5V$), the input is restricted to $\pm 5V$.

A practical approach might be to supply the power to the EL2031 via two inexpensive 3-terminal adjustable voltage regulators. The Input Voltage Range versus Supply Voltage curve shows the maximum supply and input voltage range along with the input range that does not exceed 1% linearity error with a 100 Ω load.

Design Example: Buffering Logic


Outputs in an Automatic IC Test System

The output of logic circuits can range from a 2V low ECL level to a +5V high CMOS level. It would be desirable to buffer the output pin from the 50 Ω transmission system so that the test head electronics need not be packed with pin receivers and switches to route signal locally.

The 1% linear input range of the EL2031 should be set to at least $-2.5V$ to $+6V$, or an 8.5V span. If this span was based symmetrically around ground, it would require supplies that support $\pm 4.25V$ swings with 1% linearity. Referring to the Input Voltage Range versus Supply Voltage curve, we would need at least $\pm 7.5V$ supplies. Offsetting the supplies to match the input range offset, we arrive at $+9.25V$ and $-5.75V$ supplies.

Figure 1 shows a practical ATE interface. Note the 1 M Ω resistor at the input of the EL2031, providing a known input level to the buffer in the

absence of a device or standard load being connected. A second benefit from the buffer driving a 50 Ω environment is that the full logic swing is halved before being monitored by the comparators in the measuring system, and their input range is not exceeded.



*4511 — 50 Ω output impedance of EL2031 matches 50 Ω load.

Figure 1. EL2031C Pin Buffer for an IC Test System

Circuit and Construction Techniques

In any circuit that operates above 100 MHz, parasitic capacitance and inductance will limit AC performance. Although the EL2031 is quite stable with source resistance as high as 500 Ω , only 64 MHz of -3 dB bandwidth would be possible with a practical 5 pF circuit and parasitic input capacitance. Generally, all signals should be kept in a 50 Ω environment to preserve bandwidth. Given such a 50 Ω system (presenting a 25 Ω source if doubly terminated), even 12 pF of stray capacitance can be tolerated while preserving the 550 MHz bandwidth of the EL2031.

EL2031C

550 MHz Buffer Amplifier

Application Information — Contd.

Parasitic inductance is perhaps more of a problem than capacitance at these frequencies. An inch of straight #34 wire has an inductance of 50 nH. This apparently small inductance has a reactance of 173 Ω at 550 MHz! Clearly, signals should be connected with traces shorter than 1/4 inch (6 mm) wherever possible. Use low inductance leadless resistors and capacitors in the signal path.

To ease the power supply decoupling, two 0015 μF capacitors are mounted inside the EL2031. External high frequency capacitors (0.1 μF in parallel with 1 μF), should be connected from the power supply pins of the buffer to the ground plane (See Figure 1), as close to the buffer as possible. A solid ground plane and stripline layout techniques will help realize the potential performance of the buffer. The ground plane below the strip intercepts and diminishes magnetic fields from the wire, greatly reducing its inductance. In general, a ground plane should always be used with the EL2031. It is better to have only one plane, the one on the opposite side of the signal interconnect, as the return of bypass and signal components. A second ground plane will not be at the same "ground" potential as the first ground plane, and the pulse quality and frequency flatness of the circuit will be compromised. Finally, gold plating reduces skin effect resistances of all circuit traces and improves AC performance.

A socket will add parasitic inductance and magnetic coupling, degrading AC characteristics. The EL2031 comes with short 1/4" leads, but it is still better to mount the device as close to the circuit board as possible. Pin sockets are a good compromise.

The case is unconnected, but less ringing from pulses will result from grounding the case. Just where on the circuit board ground should be connected is found experimentally. A small degradation in speed results from grounding the case. For extended temperature operation, a Thermalloy 2240A (33°C/W), Wakefield 215CB (30°C/W) or IERC 848CB (15°C/W) heat sink can be used to reduce the nominal 100°C/W case to ambient thermal resistance.

Pinout Consideration

The pinout of the EL2031 is similar to that of the EL2004 and E1.H0033 buffers, except that the Offset Adjust pins 6 and 7 are not brought out, to maintain the frequency response of the device. Pin 2 and 8 are being used in the EL2031 package as a ground return for the internal bypass capacitors and should be tied to the ground plane as close to the package as possible. V+ appears on both pin 3 and pin 12.

Short Circuit Protection

As stated before, the transistors within the EL2031 are fairly delicate and can only output 100 mA peak. Short-circuit protection circuitry inevitably would have slowed the performance of the device, and was not included.

The traditional use of resistors in series with the power supply lines limits the short-circuit (see the application section of the EL2004 buffer) but does not allow a full loaded output swing. Restricting the input voltage range allows the resistors to be a higher value while allowing adequate loaded swing. Back-termination to 50 Ω source working into an unterminated load) maximizes the swing with higher valued resistors.

Finally, a series 50 Ω output resistor will help reduce the short-circuit current. Note that if the output of the buffer is shorted and a positive input applied to the input, input current will rise if the output transistor saturates against the supply line resistor. Maximum input as well as output currents must be observed.

Example: A worst case short-circuit and some remedies

Figure 2 shows a simplified schematic of the EL2031. For the worst short circuit situation, let V_+ and V_- be $\pm 10V$, $R_{SC} = 0$, $R_S = 0$, $R_O = 0$ and $V_{IN} = +7.5V$.

When the output is shorted, large and uncontrolled currents flow through Q2's collector and emitter. Uncontrolled currents also flow through Q1's gate and source and Q2's base, since Q1's gate is now forward biased. The input current maximum rating is also violated. Actually, even normal operation can violate the maximum

EL2031C

550 MHz Buffer Amplifier

Application Information — Contd.
current ratings of the part. If the input is a realistic 5V level, the output current will be almost 100 mA, not sustainable continuously.

Setting R_O to 50 Ω will have the output current to safe levels and provide better impedance match to the 50 Ω cable and load, although the voltage gain is reduced to 1.

We can set R_{SC} to 140 Ω in an attempt to limit Q2's collector current. With $R_O = 0$ and an output short to ground, Q2 will saturate with a collector current of about 70 mA. This will again cause large input currents to flow from V_{IN} if R_S is small. With the output shorted, the input voltage (at the maximum 20 mA of input current) will be about 1.8V. To tolerate an input of -5V, set R_S to 160 Ω . To preserve frequency response, R_S should be paralleled with a 100 pF to 1000 pF capacitor. This approach will save the buffer from shorts, but it can only output 2.5V before Q2 or Q3 saturates.

At this point the values need to be refined. The I_{dss} of Q1 is added to the 20 mA of input current and sent to the output. Thus, there is a total output current of 110 mA into a short. We can revise the value of R_S to 300 Ω and R_{SC} to 250 Ω to reduce currents. The maximum output swing is now diminished to 1.5V.

Another approach is to set R_O to 50 Ω . Now an output short leaves 50 Ω at the EL2031 output to ground rather than 0 Ω . The 70 mA maximum output current sets 3.5V at the buffer output and V_{IN} may rise to about 5.3V before an input R_S is needed to limit input current. At $V_{IN} = 5V$, no input current flows, so only I_{dss} adds to the output. R_{SC} is set to 130 Ω (10V supply minus the 3.5V output, since Q2 is saturated, all divided by 70 mA minus the 20 mA I_{dss}). Thus a 3.5V maximum output can be generated, or 1.7V at the load.

Clearly, not shorting the device output will obviate the need for R_S and R_{SC} and allow maximum output swing. When buffers are mounted on a board and are physically protected from shorts, no electrical protection should be needed.

Obtaining Optimum Frequency Responses

The EL2031, like all other amplifiers, has an input impedance that changes with frequency. At 750 MHz, the input impedance falls to about 15 Ω , and has a negative real component. This means that a very fast input edge will cause a transient response at the input of the device, although this is not observed at the EL2031 output. A one to two dB peak can be seen in the frequency response curve at about 480 MHz as well, and it is affected by input wire inductance and source resistance and capacitance. A 30 Ω resistor in series with the input will "de-Q" the EL2031 and provide the extremely well-behaved responses shown in the Bode and phase linearity plots.




Figure 2. Simplified EL2031 Buffer Schematic



LH0033/LH0033A/LH0033C/LH0033AC/LH0063/LH0063C Fast and Ultra Fast Buffer Amplifiers

General Description

The LH0033/LH0033A and LH0063 are high speed FET input voltage follower/buffers designed to provide high current drive at frequencies from DC to over 100 MHz. The LH0033/LH0033A will provide 110 mA into 1 k Ω loads (± 100 mA peak) at slew rates of 1500V/ μ s. The LH0063 will provide ± 250 mA into 50 Ω loads (± 500 mA peak) at slew rates up to 8000V/ μ s. In addition, both exhibit excellent phase linearity up to 20 MHz.

Both are intended to fulfill a wide range of buffer applications such as high speed line drivers, video impedance transformation, nuclear instrumentation amplifiers, op amp isolation buffers for driving reactive loads and high impedance input buffers for high speed A to Ds and comparators. In addition, the LH0063 can continuously drive 50 Ω coaxial cables or be used as a yoke driver for high resolution CRT displays. For additional applications information, see AN-48.

These devices are constructed using specially selected junction FETs and active laser trimming to achieve guaranteed performance specifications. The LH0033/LH0033A and LH0063 are specified for operation from -55°C to +125°C, whereas the LH0033C/LH0033AC and LH0063C are specified from -25°C to +85°C. The LH0033/

LH0033A is available in either a 1.5W metal TO 8 package or an 8-pin ceramic dual-in-line package. The LH0063 is available in a 5W 8-pin TO 3 package.

Features


- Ultra fast (LH0063) 6000 V/ μ s
- Wide range single or dual supply operation
- Wide power bandwidth DC to 100 MHz
- High output drive ± 10 V into 50 Ω load
- Low phase non-linearity 2 degrees
- Fast rise times, 2 ns
- High current gain 120 dB
- High input resistance 10¹⁰ Ω

Advantages

- Only 10V supply needed for 5 Vp-p video out
- Speed does not degrade system performance
- Wide data rate range for phase encoded systems
- Output drive adequate for most loads
- Single pre calibrated package


Connection Diagrams

LH0033G Metal Can Package




Case is electrically grounded

LH0033J Dual-In-Line Package




Case is electrically grounded

LH0063K Metal Can Package



Case is electrically grounded

Leadless Chip Carrier



Case is electrically grounded

Order Number LH0033G, LH0033AG, LH0033CG, LH0033ACG, LH0063K, LH0063CK, LH0033J or LH0033CJ

See NS Package Number G (28, HY08A or K08A)

Order Number LH0033E See NS Package Number E48B

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications (Notes 5 & 7)

Supply Voltage (V ⁻ - V ⁺)	40V
Maximum Power Dissipation (See Curves)	
LH0063/LH0063C	5W
LH0033A/LH0033AC/LH0033/LH0033C	1.5W
Maximum Junction Temperature	175°C
Input Voltage	$\pm V_S$
Continuous Output Current	
LH0063/LH0063C	± 250 mA
LH0033A/LH0033AC/LH0033/LH0033C	± 100 mA

Peak Output Current	
LH0063/LH0063C	± 500 mA
LH0033A/LH0033AC/LH0033/LH0033C	± 250 mA
Operating Temperature Range	
LH0033A/LH0033 and LH0063	-55°C to +125°C
LH0033AC/LH0033C and LH0063C	-25°C to +85°C
Storage Temperature Range	-65° to +150°C
Lead Time (Soldering 10 seconds)	307°C
ESD rating to be determined	

DC Electrical Characteristics V_S = ± 15 V, T_{MIN} = T_A = T_{MAX}, unless otherwise specified. (Note 1)

Parameter	Conditions	LH0033A			LH0033AC			LH0033			LH0033C			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Output Offset Voltage	R _S = 100 Ω , T _J = 25°C, V _{IN} = 0V (Note 2)	1	5	15	5	15	5	10	10	12	20	20	mV	
	R _S = 100 Ω		10		20		15		25				mV	
Average Temperature Coefficient of Offset Voltage	R _S = 100 Ω , V _{IN} = 0V (Note 3)	50	100		50	100	50	100		50	100		μ V/°C	
Input Bias Current	V _{IN} = 0V													
	T _J = 25°C (Note 2)		100		250		250		500		500		pA	
	T _A = 25°C (Note 4)		15		25		25		50		50		nA	
	T _J = T _A = T _{MAX}		75		10		10		20		20		nA	
Voltage Gain	V _O = ± 10 V, R _S = 100 Ω , R _L = 1 k Ω	0.97	0.98	1.00	0.96	0.98	1.00	0.97	0.98	1.00	0.96	0.98	1.00	V/V
	R _L = 1 k Ω	10 ¹⁰	10 ¹¹		10 ¹⁰	10 ¹¹		10 ¹⁰	10 ¹¹		10 ¹⁰	10 ¹¹		Ω
Output Impedance	V _{IN} = ± 10 V, R _L = 1 k Ω	6.0	10		6.0	10		6.0	10		6.0	10	Ω	
Output Voltage Swing	V _S = ± 14 V, R _L = 1 k Ω , V _I = ± 10 mV, R _S = 100 Ω , T _A = 25°C	± 12			± 12			± 12			± 12		V	
	V _{IN} = 0V (Note 5)	20	22		21	24		20	22		21	24	mA	
Power Consumption	V _{IN} = 0V	600	650		630	720		600	660		620	720	mW	

AC Electrical Characteristics T_J = 25°C, V_S = ± 15 V, R_S = 50 Ω , R_L = 1 k Ω (Note 6)

Parameter	Conditions	LH0033A			LH0033AC			LH0033			LH0033C			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Slew Rate	V _{IN} = ± 10 V	1000	1500		1000	1400		1000	1500		1000	1400		V/ μ s
Bandwidth	V _{IN} = 1.0 Vrms	100			100			100			100			MHz
Phase Non Linearity	BW = 1 MHz to 20 MHz	2.0			2.0			2.0			2.0			degrees
Rise Time	$\Delta V_{IN} = 0.5$ V	2.9			3.2			2.9			3.2			ns
Propagation Delay	$\Delta V_{IN} = 0.5$ V	1.2			1.5			1.2			1.5			ns
Harmonic Distortion	f > 1 kHz	< 0.1			< 0.1			< 0.1			< 0.1			%

Note 1: LH0033 and LH0033A are 100% production tested as specified at 25°C, 125°C, and -55°C. LH0033AC/C are 100% production tested at 25°C only. Specifications at temperature extremes are verified by sample testing, but these values are not used to calculate outgoing quality level.

Note 2: Specifications at 25°C junction temperature due to requirements of high speed automatic testing. Actual values at operating temperatures will exceed the value at T_J = 25°C. When supply voltages are ± 15 V, no load operating junction temperature may rise to 60°C above ambient, and more under load conditions. Accordingly, V_{OS} may change 0.4 to several mV, and I_B will change significantly during warm up. Refer to I_B vs temperature graph for expected values.

Note 3: LH0033 and LH0033A are 100% production tested for the parameters. LH0033AC/C are sample tested only. Limits are not used to calculate outgoing quality level. $\Delta V_{OS}/\Delta T$ is the average value calculated from measurements at 25°C and T_{MAX}.

Note 4: Measured in μ A or fA unless after application of power. Guaranteed through correlated automatic pulse testing.

Note 5: Guaranteed through correlated automatic pulse testing at T_J = 25°C.

Note 6: Not 100% production tested, verified by sample testing only. Limits are not used to calculate outgoing quality level.

Note 7: Refer to RE180033AG for the LH0033AG and RE180033CQ for the LH0033C military specifications.

BILAGE 7: Specifications van de LH0033 buffer amplifier

DC Electrical Characteristics $V_S = \pm 15V$, $T_{MIN} > T_A \leq T_{MAX}$ unless otherwise specified (Note 1)

Parameter	Conditions	LH0063			LH0063C			Units
		Min	Typ	Max	Min	Typ	Max	
Output Offset Voltage	$R_S \leq 100k\Omega$, $T_J = 25^\circ C$, $R_L = 100\Omega$ (Note 2)		10	25		10	50	mV
				100			100	mV
Average Temperature Coefficient of Output Offset Voltage	$R_S \leq 100k\Omega$		300		300		$\mu V/^\circ C$	
Input Bias Current	$T_J = 25^\circ C$ (Note 2)		10	30		10	30	nA
				100			100	nA
Voltage Gain	$V_{IN} = \pm 10V$, $R_S \leq 100k\Omega$, $R_L = 1k\Omega$	0.94	0.96	1.0	0.94	0.96	1.0	V/V
Voltage Gain	$V_{IN} = \pm 10V$, $R_S \leq 100k\Omega$, $R_L = 50\Omega$, $T_J = 25^\circ C$	0.92	0.93	0.98	0.91	0.93	0.98	V/V
Input Capacitance	Case Shorted to Output		8.0		8.0		pF	
Output Impedance	$V_{OUT} = \pm 10V$, $R_S \leq 100k\Omega$, $R_L = 50\Omega$		1.0	4.0		1.0	4.0	Ω
Output Current Swing	$V_{IN} = \pm 10V$, $R_S \leq 100k\Omega$	0.2	0.25		0.2	0.25		A
Output Voltage Swing	$R_L = 50\Omega$	± 1.0	± 1.3		± 1.0	± 1.3		V
Output Voltage Swing	$V_S = \pm 5.0V$, $R_L = 50\Omega$, $T_J = 25^\circ C$	5.0	7.0		5.09	7.0		Vp-p
Supply Current	$T_J = 25^\circ C$, $R_L = \infty$, $V_S = \pm 15V$ (Note 3)		35	65		35	65	mA
Supply Current	$V_S = \pm 5.0V$ (Note 3)		50		50			mA
Power Consumption	$T_J = 25^\circ C$, $R_L = \infty$, $V_S = \pm 15V$		1.05	1.95		1.05	1.95	W
Power Consumption	$V_S = \pm 5.0V$		500		500			mW

AC Electrical Characteristics $T_J = 25^\circ C$, $V_S = \pm 15V$, $R_S = 50\Omega$, $R_L = 50\Omega$ (Note 4)

Parameter	Conditions	LH0063			LH0063C			Units
		Min	Typ	Max	Min	Typ	Max	
Slew Rate	$R_L = 1.0k\Omega$, $V_{IN} = \pm 10V$		6000			6000		V/ μs
Slew Rate	$R_L = 50\Omega$, $V_{IN} = \pm 10V$, $T_J = 25^\circ C$	2000	2400		2000	2400		V/ μs
Bandwidth	$V_{IN} = 1.0V_{rms}$		200			200		MHz
Phase Non-Linearity	BW = 1.0 Hz to 20 MHz		2.0			2.0		degrees
Rise Time	$\Delta V_{IN} = 0.5V$		1.6			1.9		ns
Propagation Delay	$\Delta V_{IN} = 0.5V$		1.9			2.1		ns
Harmonic Distortion			< 0.1			< 0.1		%

Note 1: LH0063 is 100% production tested as specified at $25^\circ C$, $125^\circ C$, and $-55^\circ C$. LH0063C is 100% production tested at $25^\circ C$ only. Specifications at temperature extremes are verified by sample testing but these units are not used to calculate outgoing quality level.

Note 2: Specification is at $25^\circ C$ junction temperature due to requirements of high speed automatic testing. Actual values at operating temperature will exceed the value at $T_J = 25^\circ C$ when supply voltages are $\pm 15V$. No-load operating junction temperature may rise 40-60°C above ambient, and more under load conditions. Accordingly, V_{OS} may change one to several mV, and I_B and I_{CS} will change significantly during warm-up. Refer to I_B and I_{CS} vs temperature graph for expected values.


Note 3: Guaranteed through correlated automatic pulse testing at $T_J = 25^\circ C$.

Note 4: Not 100% production tested, verified by sample testing only. Limits are not used to calculate outgoing quality level.


Note 5: Refer to RE15063K for the LH0063K military specifications.

Typical Performance Characteristics


LH0033 Power Dissipation




LH0063 Power Dissipation




LH0063 DC Safe Operating Area




LH0033 Supply Current vs Supply Voltage




LH0063 Supply Current vs Supply Voltage




LH0033 Output Voltage vs Supply Voltage




LH0063 Output Voltage vs Supply Voltage




LH0033 Negative Pulse Response




LH0033 Positive Pulse Response




LH0033 Frequency Response



LH0033 Rise and Fall Time vs Temperature



LH0063 Large Signal Pulse Response





LM137/LM337 3-Terminal Adjustable Negative Regulators

General Description

The LM137/LM337 are adjustable 3 terminal negative voltage regulators capable of supplying in excess of -1.5A over an output voltage range of -1.2V to -37V. These regulators are exceptionally easy to apply, requiring only 2 external resistors to set the output voltage and 1 output capacitor for frequency compensation. The circuit design has been optimized for excellent regulation and low thermal transients. Further, the LM137 series features internal current limiting, thermal shutdown and safe area compensation, making them virtually blowout proof against overloads.

The LM137/LM337 serve a wide variety of applications including local on-card regulation, programmable output voltage regulation or precision current regulation. The LM137/LM337 are ideal complements to the LM117/LM317 adjustable positive regulators.

Features


- Output voltage adjustable from -1.2V to -37V
- 1.5A output current guaranteed -55°C to +150°C
- Line regulation typically 0.01%/V
- Load regulation typically 0.3%
- Excellent thermal regulation 0.002%/°W

- 77 dB ripple rejection
- Excellent rejection of thermal transients
- 50 ppm/°C temperature coefficient
- Temperature independent current limit
- Internal thermal overload protection
- 100% electrical burn-in
- Standard 3 lead transistor package
- Output is short circuit protected

LM137 Series Packages and Power Capability

Device	Package	Rated Power Dissipation	Design Load Current
LM137/337	TO-3	20W	1.5A
	TO-39	2W	0.5A
LM337T	TO-220	15W	1.5A
LM337M	TO-202	7.5W	0.5A

Typical Applications



Full output current not available at high output voltages.

$$V_{OUT} = -1.25V \left(1 + \frac{R_2}{R_1} \right) + (-I_{ADJ} \cdot R_2)$$

C_1 = 1 μ F solid tantalum or 10 μ F aluminum electrolytic required for stability.

C_2 = 1 μ F solid tantalum is required only if regulator is more than 4" from power supply filter capacitor.

Output capacitors in the range of 1 μ F to 1000 μ F of aluminum electrolytic or a commonly used polymer electrolytic capacitor are recommended to provide improved output impedance and rejection of transients.

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

(Note 4)

Power Dissipation	Internally Limited
Input Output Voltage Differential	40V
Operating Junction Temperature Range	-55°C to +150°C
LM137	0°C to +125°C
LM337	

Storage Temperature	-65°C to +150°C
Lead Temperature (Soldering 10 sec)	300°C
Plastic Package (Soldering 4 sec)	260°C
ESD Rating	2k Volts

Preconditioning

Burn-In Thermal Limit 100% All Devices

Electrical Characteristics (Note 1)

Parameter	Conditions	LM137			LM337			Units
		Min	Typ	Max	Min	Typ	Max	
Line Regulation	$T_J = 25^\circ\text{C}$, $3V \leq V_{IN} - V_{OUT} \leq 40V$ (Note 2), $I_L = 10\text{ mA}$	0.01	0.02		0.01	0.04		%/V
Load Regulation	$T_J = 25^\circ\text{C}$, $10\text{ mA} \leq I_{OUT} \leq I_{MAX}$	0.3	0.5		0.3	1.0		%
Thermal Regulation	$T_J = 25^\circ\text{C}$, 10 ms Pulse	0.002	0.02		0.002	0.04		%/W
Adjustment Pin Current		65	100		65	100		μ A
Adjustment Pin Current Change	$10\text{ mA} \leq I_L \leq I_{MAX}$ $3\text{ DV} \leq V_{IN} - V_{OUT} \leq 40V$ $T_A = 25^\circ\text{C}$	2	5		2	5		μ A
Reference Voltage	$T_J = 25^\circ\text{C}$ (Note 3) $3V \leq V_{IN} - V_{OUT} \leq 40V$, (Note 3) $10\text{ mA} \leq I_{OUT} \leq I_{MAX}$, $P \leq P_{MAX}$	-1.225	-1.250	-1.275	-1.213	-1.250	-1.287	V
		-1.200	-1.250	-1.300	-1.200	-1.250	-1.300	V
Line Regulation	$3V \leq V_{IN} - V_{OUT} \leq 40V$ (Note 2)	0.02	0.05		0.02	0.07		%/V
Load Regulation	$10\text{ mA} \leq I_{OUT} \leq I_{MAX}$ (Note 2)	0.3	1		0.3	1.5		%
Temperature Stability	$T_{MIN} \leq T_J \leq T_{MAX}$	0.6			0.6			%
Minimum Load Current	$ V_{IN} - V_{OUT} \geq 40V$ $ V_{IN} - V_{OUT} \leq 10V$	25	5		25	10		mA
		12	3		15	6		mA
Current Limit	$ V_{IN} - V_{OUT} = 15V$ K and T Package H and P Package $ V_{IN} - V_{OUT} = 40V$, $T_J = 25^\circ\text{C}$ K and T Package H and P Package	1.5	2.2	3.5	1.5	2.2	3.7	A
		0.5	0.8	1.8	0.5	0.8	1.9	A
		0.24	0.4		0.15	0.4		A
		0.15	0.17		0.10	0.17		A
RMS Output Noise, % of V_{OUT}	$T_J = 25^\circ\text{C}$, 10 Hz $\leq f \leq$ 10 kHz	0.003			0.003			%
Ripple Rejection Ratio	$V_{OUT} = -10V$, $f = 120\text{ Hz}$ $C_{D2} = 10\text{ }\mu\text{F}$	66	60		66	60		dB
			77			77		dB
Long Term Stability	$T_J = 125^\circ\text{C}$, 1000 Hours	0.3	1		0.3	1		%
Thermal Resistance, Junction to Case	H Package K Package T Package P Package	12	15		12	15		°C/W
		23	3		23	3		°C/W
					4			°C/W
					7			°C/W
Thermal Resistance, Junction to Ambient (No Heat Sink)	H Package K Package T Package P Package	140			140			°C/W
		35			35			°C/W
					50			°C/W
					80			°C/W

Note 1: Unless otherwise specified, these specifications apply -55°C $\leq T_J \leq$ +150°C for the LM137, 0°C $\leq T_J \leq$ +125°C for the LM337, $V_{IN} - V_{OUT} = 5V$, and $I_{OUT} = 0.1A$ for the TO-39 and TO-202 packages and $I_{OUT} = 0.5A$ for the TO-3 and TO-220 packages. Although power dissipation is internally limited, these specifications are applicable for power dissipations of 2W for the TO-39 and TO-202 and 20W for the TO-3 and TO-220. $I_{MAX} = 1.5A$ for the TO-3 and TO-220 packages and 0.5A for the TO-202 package and 0.3A for the TO-39 package.













Note 2: Regulation is measured at constant junction temperature using pulse loading with a low duty cycle. Changes in output voltage due to heating effects are allowed under the specification for thermal regulation. Load regulation is measured on the output pin at a point 1" below the base of the TO-3 and TO-220 packages.

Note 3: Specified devices with optional hermetic (shrouded) voltage regulator.

Note 4: Refer to RET5127H drawing for LM137M or RET5127K drawing for LM137M military specifications.


BILAGE 8: Specifications v/d spanningregelaar LM137/337

Typical Performance Characteristics (K Steel and T Packages)




11/77/9087-15


Connection Diagrams




Bottom View
 Order Number LM137K STEEL or LM337K STEEL
 See NS Package Number K02A



Order Number LM137H or LM337H
 See NS Package Number H03B



Front View
 Order Number LM337T
 See NS Package Number T03B



Front View
 Order Number LM337MP
 See NS Package Number P03A

11/77/9087-8

BIJLAGE 9: Specificaties van de mini-BNC connectoren

REQUIREMENT	MIL - C - 39012 paragraph	GENERAL SPECIFICATIONS	
ELECTRICAL			
Impedance		50 Ω	
Frequency range		0 - 4 GHz	
V.S.W.R.	3 - 14	cable 2/50	2,6/50
		straight	1,30 - 0,04 F (GHz)
		right angle	1,45 - 0,06 F (GHz)
Insertion loss	3 - 27	straight	0,3 dB max. at 1,5 GHz
		right angle	0,6 dB max. at 1,5 GHz
RF leakage	3 - 26	- 55 dB min. between 2 and 3 GHz	
Insulation resistance	3 - 11	1000 megohms min.	
Contact resistance	3 - 16		Initial After environment
		Centre contact (mΩ)	6 3
		Outer contact (mΩ)	1 1,5
Voltage rating (volts RMS)		cable 2/50 : at sea level	250 V, at 70000 ft 60 V
		cable 2,6/50 : at sea level	335 V, at 21000 m 85 V
Dielectric withstanding voltage	3 - 17	cable 2/50 : at sea level	750 V, at 70000 ft 185 V
		cable 2,6/50 : at sea level	1000 V, at 21000 m 250 V
RF high potential withstanding voltage (Frequency 5 MHz)	3 - 23	cable 2/50 : at sea level	500 V
		cable 2,6/50 : at sea level	700 V
MECHANICAL			
Life	3 - 15	500 matings	
Force to engage and disengage	3 - 5 - 1	14 Lbs max. = 62 N max. 9 N min.	
Mating torque		Not applicable	
Coupling nut proof torque		Not applicable	
Coupling nut retention force	3 - 25	Not applicable	
Cable retention force	3 - 24	cable 2/50 : 13 Lbs = 58 N, and cable 2,6/50 : 25 Lbs = 110 N.	
Contact crimpation		axial force : 4 Lbs = 15 N ; torque : not applicable.	
ENVIRONMENTAL			
Operating temperature range		standard models	- 65°C - 165°C
		hermetic	- 65°C - 165°C
		semi rigid cables	- 65°C - 105°C
Temperature cycling		MIL - STD - 202, method 102, condition C	
Thermal shock	3 - 20	MIL - STD - 202, method 107, condition B	
High temperature test		MIL - STD - 202, method 108	
Corrosion (salt spray)	3 - 13	MIL - STD - 202, method 101, condition B, 5%	
Vibration	3 - 18	MIL - STD - 202, method 204, condition B, 15 g	
Shock	3 - 19	MIL - STD - 202, method 213, condition B, 75 g	
Moisture resistance	3 - 21	not applicable	
Barometric pressure	3 - 22	MIL - STD - 202, method 105, condition C	
Hermetic test		down to 10 ⁻⁶ mm Hg (Torr)	
		leak rate 1 x 10 ⁻⁶ atm/cm ² /sec	
MATERIALS			
Bodies and male contacts		brass, half hard per QQ - 8 - 626	
Female contacts and interfaces		beryllium copper per QQ - C - 530	
Ferrules		brass	
Insulators		PTFE teflon	
Gaskets		silicone rubber	
PLATING			
Body		gold to satisfy the corrosion requirements	
Center contacts		gold	

BIJLAGE 10: Publicaties over D/I-meetsystemen en aarding

Sixth International Symposium on High Voltage Engineering, New Orleans, 1989.

FIELD TESTS AND RESPONSE OF THE D/I H.V. MEASURING SYSTEM

E.J.M. van Heesch, A.P.J. van Deursen, M.A. van Houten,
G.A.P. Jacobs, W.F.J. Kersten and P.C.T. van der Laan.

High-Voltage Group and Energy Systems Group
Eindhoven University of Technology
P.O. Box 513, 5600 MB Eindhoven, The Netherlands

Abstract

The differentiating/integrating H.V. measuring system has been improved and applied to measure GIS substation switching events. Recorded high-voltage transients are in agreement with computer simulations by the EMTP program. An analysis is given of the frequency response of the D/I system. The system has operated adequately and has shown its excellent EMC qualities.

INTRODUCTION

The D/I measuring system is based on the concepts of closed current loops, proper EMC design and differentiating sensors. Analog integrators and digital apparatus are used for signal recovery and recording. A paper by Van Houten et al. [1] describes the philosophy underlying the development of the system. An earlier version of the system has been reported on in [2]. Important features are linearity, low cost, wide frequency range and insensitivity to interference. The system is easy to install and does not need any optical coupling or isolation.

Measurements with the improved and extended D/I system were carried out on switching events in the 280 kV substation 'Maasvlakte' (MVL). The substation (EZH, power company of Zuid-Holland) is equipped with GIS, gas insulated, metal enclosed switchgear and is located on the sea near the city of Rotterdam.

The D/I system was equipped with new integrators developed to cover a wide frequency band and to have excellent EMC qualities. The high-voltage sensors are flat metal plates, present inside the GIS equipment but normally serving other purposes. Connected, in some cases, to a terminated coaxial cable, they form a capacitive, differentiating sensor. The cable is connected to the EMC cabinet that houses the integrators and digital oscilloscopes.

During any tests in the substation as well as in the lab, the system has shown excellent performance. The paper presented by Zhang et al. at this symposium [3], contains detailed information on the sensor response during lightning impulse tests in the laboratory.

In addition to the measurements, the substation switching events were simulated with an EMTP computer model. Comparison of the measured and calculated waveforms offers an interesting cross-check.

MEASURING SYSTEM

The GIS equipment, located in the high-voltage hall of the station, is constructed on a large interconnected metal structure. All connections to the power grid and to transformers are via H.V. cables entering the GIS via a separate hall in the basement below it. A simplified scheme of part of the GIS is given in Fig. 1. During the tests, one ('B') of the two parallel busbars remained in normal operation while the other one ('A') was used for tests. Busbar 'A' was isolated or energized via the circuit breaker denoted by # 2 in Fig. 1. An overhead line was connected (via circuit breaker # 2) to the 'A' busbar. Other lines, transformers and generators had been connected via busbar 'B'.




Fig. 1 Basic circuit diagram of part of the GIS.

Figure 2 shows the basic geometry of the sensors. The capacitance C_s of the sensor to the high voltage V_h together with the 50 Ω impedance R_0 of the terminated coaxial cable form a differentiator. The high frequency response of this differentiator is also limited by the capacitance to ground C_g of the sensor. The resulting overall response of the sensor thus becomes:

$$V_{out} = \frac{1}{(1 + j\omega R_0(C_s + C_g))} \times R_0 C_s \frac{dV_h/dt}$$




Fig. 2 Voltage sensor in the GIS.

With C_0 being 200 pF or less and $C_h \ll C_0$ the differentiator will have a bandwidth of 16 MHz.

The coaxial signal cable was grounded locally at the GIS outer shell near the sensor. The cable was guided closely along the GIS and other uninterrupted metal structures towards the EMC cabinet in the control room of the substation (see Fig. 3). Digital oscilloscopes, Nicolet 4094 with four 200 MS/s 8 bit channels and two 2 MS/s 12 bit channels were used to record the signals and to store them onto floppy disks.

Proper design and layout of EMC cabinet and cabling as well as inputs and integrators (as described in /2/) is of major importance to avoid interference.




Fig. 3 Layout of measuring system and EMC cabinet.

A new design was used for the active section of the combined passive/active integrator. A novel idea worked out with the help of computer programs has led to the development of a single unit covering the frequency range 0.5 Hz - 23 MHz. To obtain measurements on the response of the integrator various approaches had to be employed in order to cover the entire frequency band:

- 1 Hz to 4 MHz: gain and phase characteristics from sine-wave response
- 0.5 Hz - 20 MHz: comparison of the measured gain/phase characteristics with an electronic circuit simulation
- low frequency response: measurement of the decay after a short pulse excitation
- high frequency response: measurement of the response to a 30 ns wide 500 V rectangular pulse.

Results are, with reference to above list:

- Between 1 Hz and 4 MHz the phase error is less than 5° and the gain error is less than 1dB. A smaller phase error of 2° is achieved in the range 4 Hz - 1 MHz. (See Fig. 4).
- Comparison indicates that the phase error is 10° or less between 0.6 Hz and 20 MHz.
- The measured $1/e$ decay time is 2 s.
- Fig. 5 shows the response to a fast input signal. Due to the low signal level and the 1mV noise from the integrator's electronics the test conditions are not ideal. The recordings indicate however correct response within 15 ns or less. This corresponds to a gain bandwidth (3 dB) of 23 MHz (if one uses $f = 1/(2.86 t(10\%-90\%))$).




Fig. 4 Measured and calculated AC response of the integrator.




Fig. 5 Integrator response to fast input pulse (pulse from reed relays via coupling capacitor).

The measured 1 dB gain error and smooth peak in the phase characteristic near 4 kHz are caused mainly by a slight mismatch between active and passive integrator. It is expected that improved tuning techniques may decrease this error to below 0.2 (30 Hz - 1 MHz) and down to 0.1 dB (1 Hz - 1 MHz).

Due to the desired low frequency response some DC drift of the integrator cannot easily be avoided. When accurately tuned however, the offset voltage at the output remains within ± 1 mV. The dynamic range of the combined differentiator/integrator is limited by the supply voltage and the 1mV noise level. Demanding 26 dB (5%) signal to noise ratio we have a dynamic range of 54 dB.

Some modifications to the passive section of the integrator were not implemented yet at the time of the substation measurements. The active integrator section however remained unaltered during the entire program.

SUBSTATION TESTS

Recorded switching events are energization of a 66.2 km 380 kV overhead line and energization and disconnection of an isolated GIS section. Both receiving end and sending end recordings of the open ended line are presented in the next section 'simulation'.

The recordings of the three phase high voltages in Figs. 9 and 10 clearly display the transit time effects of the line in the form of reflections at 443 μ s time intervals. The measurements and the comparison with the calculated waveforms indicate the absence of interference from the switching transients. Noticable is the measured 620 kV voltage peak. It obviously does not disturb the D/I system and it corresponds to the calculated response of the H.V. line. (See Figs. 10a and 10b).

Closing and opening of the circuit breaker to the isolated GIS section causes intermittent arcing in the switch due to the small capacitive load. Measurements are presented in Figs. 6 and 7. Each step in the recorded voltage corresponds to a new strike. After the arc extinguishes, the voltage across the gap can rise again while the contacts are approaching each other. Therefore new strikes will occur until the switch has fully closed.

The flat voltage traces in phase R and S during the interstrike period indicate correct low frequency behavior of the D/I system and absence of contact in the circuit breaker. The phase T trace however displays slowly rising voltages between strikes. Integrator 1/e-decay would consistently cause voltages decaying towards zero. Since this is not the case for all restrikes, actual coupling parallel to the switch may be responsible for this continuing voltage rise.

The first jump in the voltage of phase S is expanded in time in Fig. 7. It represents the simultaneous recording at a faster digitizing rate (200 MS/s). A slow ringing frequency with a period of 170 ns and a faster one with 35 ns period (not well visible in Fig. 7) can be observed. The fast oscillation may be related to the GIS section transit time. The slower oscillation can be caused by the current during the strike. The abrupt end to the oscillation at $t = 3.35 \mu$ s then would correspond to the full extinction of the arc.




Fig. 6 Measured voltages upon energization of an isolated GIS section.




Fig. 7 Voltage phase S recorded simultaneously with the ones of Fig. 6 but at a higher sampling rate.

SIMULATION BY EHTP.

The energization of one circuit of the line MVL-CST (substations "Maasvlakte" and "Crayestein") from substation MVL as well as from substation CST was simulated by the Electro Magnetic Transient Program (EHTP). For the switching moments estimated from the field records, the overvoltages at the line-entrance in substation MVL were calculated.




Fig. 8 Circuit used for the EHTP simulation.




Fig. 9a Measured sending end voltages.




Fig. 9b Calculated sending end voltages.




Fig. 10a Measured receiving end voltages.




Fig. 10b Calculated receiving end voltages.

L1	66.4 km	2*3*(4*591/52 mm ² Al/St)
L2	14.8 km	2*3*(4*591/52 mm ² Al/St)
C1	2.8 km	2*3*(2000 mm ² Cu)
C2	225 m	1*3*(2000 mm ² Cu), black
	170 m	1*3*(2000 mm ² Cu), white
C3	375 m	2*3*(2000 mm ² Cu)
C4	150 m	2*3*(800 mm ² Cu)
C5	225 m	2*3*(800 mm ² Cu)

Table 1 line- and cable data

station	I _{sc,3f}	X ₀ /X ₁	termination
KIJ	26 kA	1.28	Z ₁ = 65 Ω Z ₀ = 175 Ω
DRD	13 kA	23	C = 6.6 μF
MVL-150	10 kA	10	C = 10.7 μF
MVL-G	2.7 kA	0.36	

Table 2 data of feeding networks

The line in question connects power plant MVL to the Dutch 380 kV network in substation "Krispen" (KIJ) which in turn is part of the West-European grid. From both substations regional 150 kV networks are fed through 2 x 450 MVA transformers. In order to reduce the computation time the detailed modelling of the components was limited to the network given in Fig. 8. Some data of lines and cables are listed in Table 1. For the lines the J. Marti model was employed whereas all single phase cables were represented by distortionless uncoupled single-phase lines. The networks behind the substations were represented by positive - and zero-sequence impedances based on infeeding short-circuit currents as listed in Table 2. To these equivalent networks either the resulting surge impedance of outgoing lines or the total capacitance of outgoing cables were added. The GIS itself has not been incorporated in the network modelling.

The measured voltages and the calculated voltages at substation MVL are plotted in Figs. 9 and 10. Figure 9 shows the sending-end voltages during line-energization from substation MVL whereas Fig. 10 shows the receiving-end voltages during

line-energization from substation CST. A good resemblance of measured and calculated overvoltages can be observed despite the difficulty to estimate the exact closing moments.

CONCLUDING REMARKS

Various tests clearly demonstrate the capabilities of the D/I measuring system. Over a wide range of frequencies and voltages problemfree high-voltage measurements can be done in high interference surroundings. The newly developed integrator is shown to have a large bandwidth. It has operated successfully.

Good agreement is found between numerical simulation and measurement of transients that are caused by energization of a 380 kV overhead line.

General purpose digital apparatus, not specifically designed for high-voltage applications can be used. The EMC cabinet, the differentiating sensors and most of all, a proper lay-out are of crucial importance to the performance of the reported measuring system.

Acknowledgements

The investigations are supported partially by the Netherlands Technology Foundation (STW). The authors gratefully acknowledge "N.V. Electriciteitsbedrijf Zuid-Holland" and the "Samenwerkende Electriciteits Producenten" (SEP) for the permission given to carry out the measurements and to present data of the grid. We also would like to thank R.G. Nolj and N.C.M. van Benten for their skilful contributions.

References

1. M.A. van Houten, et al., Proc. 8th Int. Zurich Symp. on EMC, paper 84N2, Zurich, 1989.
2. E.J.M. van Heesch, et al., Proc. 5th Int. Symp. on High-Voltage Eng., Vol.3, 73.06, Braunschweig, 1987.
3. W.Y. Zhang, A.P.J. van Deursen, P.C.T. van der Laan, "Digital Measurements on High Voltage Surge Generators", this conf., New-Orleans, 1989.

GROUNDING PHILOSOPHY

P.C.T. van der Laan, M.A. van Houten and A.P.J. van Deursen

High-Voltage Group, Eindhoven University of Technology

Eindhoven, The Netherlands

Two aspects of commonly used definitions of the ideal ground are inconsistent with Maxwell's laws. First, a ground cannot be a "perfect sink or source for currents"; not even the large capacitance of our globe acts as a sink.

Secondly, a "perfect equipotential point or plane" can be a reality for small dc currents only. For alternating currents however, distributed magnetic fluxes near ground leads make the potential concept, as used in Kirchhoff's laws, meaningless. In this situation where network theory fails, we should concentrate on the ground currents and on the circuits in which these currents flow.

Examples are given how these current loops should be designed to minimize impedance and interference. A proper design leads to compact and local grounding and to much reduced currents flowing to Mother Earth.

1. Introduction

Grounding can be interpreted as all design and actual construction work on the low-voltage side of electrical circuits. This makes grounding a very broad subject essential for widely different fields as lightning protection, power engineering and microelectronics. We may nevertheless formulate a simple and general objective of grounding: "Grounding should reduce dangerous voltages to safe values". By grounding correctly we want to achieve the following:

- a. Interference voltages across sensitive inputs or across other critical terminals of our circuits should remain low, so that the correct operation of the circuits is not affected.
- b. The safety of people must be guaranteed.
- c. Breakdown between adjacent circuits should be avoided, by grounding "floating" parts which otherwise could reach high voltages.

Historically the objectives b) and c) were recognized first. With the growing use of electronics the typical EMC objective a) is becoming increasingly important. Since often only very low interference voltages can be tolerated in microelectronics objective a) poses difficult engineering challenges. Of all the literature on the resulting grounding

problems we quote here only Jones and Bridgwood [1] who cite many older references.

The technical expertise on grounding available is impressive, but is often more a product of art than of science. A major obstacle for the development of a more scientific description of grounding is - in our view - the deplorable situation that the generally accepted definition of "ground" is incorrect.

In this paper we criticize this definition and describe improved strategies for the activity grounding. Elements of this grounding philosophy have appeared in earlier publications [2,3,4,5].

2. Criticism on standard definitions of "ground"

Most standard definitions of "ground" contain two elements:

1. A ground can absorb or supply current without any change in voltage; in other words the ground should be a perfect sink or source for current.
2. A ground is an equipotential point or plane which serves as a reference for the circuit considered.

2.1 Ground, a perfect sink or source?

A ground can only act as a sink or source for current when charges can accumulate, in other words when a capacitor with sufficient capacity is present. This also follows from the continuity equation for charges

$$\operatorname{div} \vec{j} + \partial \rho / \partial t = 0 \quad (1)$$

When current is absorbed or supplied $\operatorname{div} \vec{j}$ differs from zero and consequently the charge density must change.

In the search for the capacitor which collects this charge we first consider the Earth. As an isolated sphere with an average radius of 6367 km the earth has a capacitance of

$$C_A = 4\pi\epsilon_0 r \quad (2)$$

which turns out to be 708 μF . The problem is however that although comets, solar wind or spaceships may carry charges to the earth, all "down-to-earth" electrical engineering activities do not influence the complete E-field

around the earth at all. Our electrical engineering only produces charge displacements in a small part of the earth surface; consequently we cannot expect any benefit from C_A in our grounding.

We may also consider the capacitance between the earth and the lower layers of the ionosphere at for instance 50 km height. The capacitance between these concentric spheres is

$$C_{AI} = 4\pi\epsilon_0 \frac{r_1 r_2}{r_2 - r_1} \quad (3)$$

With $r_1 = 6367$ and $r_2 = 6417$ km we find $C_{AI} = 91$ nF. This large capacitor is indeed present, carries a charge (ionosphere positive) and causes the so-called fair-weather field. Also this capacitor cannot play a role in our grounding because our local engineering activities do no influence the total E-field in this capacitor. That is not true for lightning storms; the charge separation in thunderclouds and lightning transport predominantly negative charges to the earth. On a world wide scale the thunderstorms charge capacitor C_{AI} [6].




Fig. 1: Electric fields on different scales. For our electrical engineering we use only a minute part of the Earth.

When we summarize the situation, (Fig. 1) we conclude that only a small capacitor, that between our charged objects and the earth, may absorb some current. The magic capacitor which could make our ground a perfect sink or source is however absent. The first element of the standard definition of ground is based on an unrealistic fiction.

To arrive at a correct picture we rewrite Eq. 1 with Gauss' law

$$\text{div}(\vec{j} + \partial\vec{D}/\partial t) = 0 \quad (4)$$

Obviously the combined quantity, $\vec{j} + \partial\vec{D}/\partial t$ is divergence-free and has therefore no sink or source. This leads to Kirchhoff's current law (KCL) from circuit theory: the sum of all currents, including the capacitive currents, into any node is zero. An equally correct statement is that any current - if we properly include the capacitive current - must flow in a closed loop.

As a consequence of these (embarrassingly obvious) statements, which are of course also true for grounding currents, we must specify more clearly what a grounding system is supposed to do (see Fig. 2).




Fig. 2: Incorrect (a) and correct (b) picture of a grounding system. The thickness of the lines corresponds to the magnitude of the current.

A grounding system never resembles a sewer system where more and more sewagepipes converge into one main pipe with "unknown" destination. Instead a grounding system is a group of interlinked current loops (Fig. 2b). We make two observations. First of all, Fig. 2b shows only the low-voltage parts of all the circuits and is in that sense incomplete. Secondly the connection to the Earth in Fig. 2b is not unique anymore, but is only another part of a current loop [3,5]. Therefore the connection to Earth is not essential, as is daily demonstrated by digital watches, portable radios, airplanes and satellites. If a connection to the Earth is made we must realize that whenever a current flows into the Earth, this current must leave the Earth somewhere else.

2.2 Ground, a point of equal potential?

This second element of standard definitions of ground implies that a connection to ground fixes the potential of the connected point of the circuit, where the potential value is often taken to be zero. A first, relatively simple complication is caused by the resistivity of the soil; we may correct for that by using the correct grounding resistance, which depends on shape and size of the grounding rod.




Fig. 3: The voltage between the points A and B of an airplane, caused by lightning current, cannot be described by a potential difference; each of the three voltmeters gives a different reading, depending on the loop enclosed by the leads.

A more basic question is whether a highly conducting, say a metal "Earth" would form an equipotential surface. Since the size of the sphere is not important (see Section 2.1) we may consider any metal object, such as a ship, an oil tank, a screen room or an airplane (Fig. 3). In electrostatics such an object forms an equipotential surface. This is also true according to the network theory, where even wires are assumed to "transport" potentials faithfully.

However, in reality, when we connect three voltmeters between the points A and B we obtain different readings as a result of the distributed time-varying magnetic flux. Voltmeter 2, close to the surface reads $\rho j(r_2)$, where ρ is the specific resistivity, l the length between the contacts and $j(r_2)$ the current density at the outer surface. Voltmeter 1 sees in addition to that the voltage induced in the outside loop. When the lightning currents are evenly distributed around the tubular body the magnetic field inside the airplane is zero. Voltmeter 3 then reads only $\rho j(r_1)$, where r_1 is the inner radius. In Fig. 4 the general behavior of these three voltmeter readings is shown. This picture shows




Fig. 4: Voltmeter readings as in Fig. 3 as a function of frequency. At low frequencies the dc-resistance determines the voltages; at frequencies where the skindepth is smaller than the wall thickness d the readings V_2 and V_3 are different. For a steel hull this takes place at quite low frequencies because of the smaller skindepth. The calculations were done with equations given by Kaden [7].

first of all the strong relation with the transfer-impedance of coaxial structures and is secondly most reassuring for airplane electronics since the V_3 reading drops quickly to zero at higher frequencies.

For our argument here, it is important to realize that in the loops formed by the voltmeter leads, Kirchhoff's voltage law (KVL) is not obeyed. This is not even true for the small loops in the skin (shown enlarged in Fig. 3) where j and E vary with depth.

2. Distributed inductance and grounding

The failure of the KVL is an immediate consequence of the presence of distributed time-varying flux, as we see from Maxwell's induction law in integral form

$$\oint_C \vec{E} \cdot d\vec{l} = - \frac{d}{dt} \int_S \vec{B} \cdot d\vec{S} = - \frac{d\Phi}{dt} \quad (5)$$

valid for any surface s bounded by contour c . With enclosed flux the closed line integral of E differs from zero and the KVL fails: the sum of the voltages in a circuit loop is not zero. Potentials, as used in electrostatics and in network theory also cease to exist, when we consider distributed inductances, as in Fig. 3.




Fig. 5: Regions within electrical engineering where different descriptions are required; network theory at the left, the full Maxwell laws at the right. Grounding often falls in the difficult middle region.

One may wonder whether the KVL does not fail much more often in electrical engineering. If electrical engineering can be represented by the large rectangle in Fig. 5 we may distinguish three regions. At low frequency, in region I, network theory can be used, whereas at high frequencies when wavelength effects become important, the full Maxwell description is required, to describe for instance antennas and wave guides (region III). Distributed fluxes are already important at intermediate frequencies (region II), for instance in transmission lines, eddy currents and grounding. In transmission line one avoids the problem by the introduction of an equivalent network and by measuring the voltage only in the perpendicular cross-section. Eddy currents cause the skin-effect, and are also important enough to make thin laminations necessary in 50 Hz transformers. In grounding, the present subject, the leads are often long and have an irregular structure. Since also large currents may flow we are evidently not any more in region I of our diagram and cannot use the standard network theory.

As is demonstrated in Fig. 3 we still have voltage differences even though potentials have lost all meaning. The voltage differences may lead to interference, to breakdown or to a voltmeter reading. With Eq. 5 we can always calculate voltages differences; the outcome depends on the lay-out of the leads.

Equation 5 also shows that inductance can only be defined for a closed, or almost closed, current loop. Inductance is a property of the entire loop, and therefore one cannot unambiguously localize the "lumped" impedance or the voltage source which simulates the induced e.m.f.

With the failure of the KVL we have lost the duality of current and voltage we were used to in network theory. Since the KCL remains correct we now concentrate on the current and on the circuit in which the current flows (compare Ott's statement in [3]).

4. Grounding philosophy

To design a ground system, based on current circuits we follow a number of steps.

- We must ignore potentials, particularly when they seem to behave wildly, according to the naive picture of network theory.
- We concentrate on the currents in our various circuits.
- We design new, or modify existing current loops such that impedances and coupling to neighboring circuits are minimized. We do this by closing the circuits as compactly and locally as the circumstances allow; this also results in a clearer design.
- We start closing the circuits for the grounding currents in the smallest subsystem. Only after we have solved the local grounding problems we move outward to the next larger system.
- The largest and final ground system (see Fig. 2b) is often partly formed by Mother Earth. We limit the currents to and from Mother Earth as much as possible and let her only play a role when it is absolutely necessary.
- Finally we check by means of Eq.5 whether the voltages at critical inputs are indeed low enough.

Our design method kept magnetic fluxes (self and mutual) small so that we will have fewer deviations from the KVL, than a less compact design would give. Moreover the compact and local approach reduces capacitive or resistive coupling. Generally speaking we may expect the interfering voltages to be small; if not we retrace the steps outlined above.

5. Grounding in various cases

When working outwards from inside the circuits increase physically in size. Induction of currents in ground loops becomes appreciable at ever lower frequencies. The impedance of ground circuits rises, and it becomes increasingly difficult to transport higher frequencies, except by coaxial cables or other transmission lines. These regular structures transport high frequency signals quite well, but may introduce grounding problems at lower frequencies. Well known in this respect is the shield of coaxial cables. The role of this shield and the associated problem of ground loops are discussed in more detail in [5].

5.1 Grounding inside an integrated circuit (IC) or on a printed circuit board (PCB).

In the lay-out of an IC or PCB one designs the current circuits to be closed by a good ground return, as short as possible. Wide ground tracks reduce the impedance and can act as an electrostatic screen between adjacent leads. Decoupling capacitors e.g. for digital circuits must be mounted in close proximity to the IC in order to provide a compact path for the switching currents [8].




Fig.6: A circuit above a plane, with two connections to the ground. For dc and hf the current patterns in the ground are different.

A common solution of the grounding problem is a plane. In Fig. 6 the return current for dc will flow in the plane according to a pattern that minimizes the resistance. At high frequency the current minimizes the inductance and returns preferentially underneath the corresponding wire (or land) on top. The frequency at which the inductive effects take over depends a.o. on the thickness of the ground plane with respect to the skin depth and on the height of the wire above the plane. Any interruption of the ground plane crossing the signal path clearly enhances the susceptibility of the circuit, since it forces the current to deviate from the natural path. However, at the cost of an increased dc resistance one can reduce the plane to strips parallel to the signal leads, thus forming transmission lines, especially on high speed digital PCB's where a continuous ground plane may not be feasible.

5.2 Grounding in an equipment cabinet

Current loops cannot be closed locally at the inputs and outputs of a piece of electronic equipment. In these situations one grounds the low voltage side preferentially to a large sheet of metal; this introduces only little extra resistance and inductance and provides in addition some shielding. In the special case of a continuous metal box, fully enclosing the equipment, one has a good separation between the inside and outside world, the better at higher frequencies. The cabinet then provides the best possible grounding opportunity for both worlds.

5.3 Grounding in a larger system

Larger distances which prohibit local closing, cannot always be avoided between components of a larger system. The ground return leads for power and signal then form loops. The area of the loops can be kept small by putting the leads closely together. In addition one can reduce the flux in the loop

by screening, by a closed or U-shaped metal duct between the cabinets.




Fig.7: Power and signal leads in a U-shaped metal duct between cabinets.

The combination of the duct and the cabinets (Fig. 7) is topologically identical to a single "wasp-waisted" screen room. A separate safety ground on both cabinets may be imposed by regulations, but it creates another loop, which must be carefully considered [9].

5.4 Grounding on Mother Earth

Here we often deal with loops that only close during fault conditions. For safety reasons one provides a separate, low impedance return lead to earth. This minimizes the voltage between equipment and surroundings in case of failure or short circuit of live lines to earth before switches or fuses interrupt the power.

Lightning is a special case; due to the brilliance of the flash one tends to believe that all current just disappears in the soil. Based on this Franklin developed the lightning protection, a grounded iron rod. Thus an incorrect conception of grounding was firmly rooted; it lived for more than 200 years and generates even nowadays a major problem in EMC. In fact, also in the case of lightning the loop closes, by means of the displacement current between cloud and earth.

In addition the rise time of the current in the flash is short, of the order of 1 us. Inductive effects must therefore be taken into account and may even be more important than resistive ones, especially close to regions of current concentration, i.e. near impact points. The use of potentials and also the notion of potential equalization by bonding is misleading.

A related misconception shows up when a "clean" Earth connection is requested for expensive equipment. The long separate new connection to Earth introduces interference voltages with respect to the old "dirty" Earth and the building. Local current paths of course provide a much better shorting of interference voltages than the costly foray through resistive soil.

5.5 Single point versus local grounding

A comparison between our proposal of local grounding and the much recommended method of single point grounding reveals the differences in conception. In single point grounding one attempts to minimize coupling between circuits by separate returns for the ground current from each circuit to some point. Thereby the ground circuit is incomplete, the source of interference and, more seriously, a possibly larger common part of the ground circuit is neglected.




Fig.8: Single point grounding, with source and current path largely unspecified.

In Fig. 8 a compact local ground circuit would be a better choice. In general it is very difficult to decide on a ground system without complete knowledge of circuits and sources. Clearly, grounding on a large metal sheet, as commonly used at high frequencies, closes circuits compactly and locally.

6. Discussion

As is demonstrated in Fig. 5 grounding problems fall often in the difficult intermediate region between the full Maxwell description and the networktheory. On the one hand, networktheory where all fields are conveniently assumed to be hidden inside the impedance symbols, cannot deal with the distributed inductances, which often show up in grounding. On the other hand, we cannot hope to solve the full Maxwell equations for the complicated boundary conditions of the circuits and systems where we encounter grounding problems.

In the resulting situation we have to be careful with our descriptions, our models and also with the words we use. The plea for a correct terminology in grounding discussions is therefore more than an exercise in semantics.

The nouns "ground" or "earth" should be avoided; the "ideal ground" does not exist. (Section 2) and should not exist, even in an "ideal" world, because it would contradict Maxwell's laws.

The activity of designing or constructing the circuits in which grounding currents can flow, is better described by the verb "to ground". In "grounding" we use the basic property of conducting wires or sheets, the ability to carry currents (compare [3]).

The word "potential" should be avoided, since it suggests a unique property of a point in a circuit. Instead voltages depend on the lay-out of the leads of the voltmeter and the leads in the circuit. An appreciable mental effort is required to accept this deviation from network theory, where we indeed label wires according to their potential. In this situation, of a non-conservative E-field, the more restricted word "voltage" should replace the word "potential".

References

1. Jones J.W.E. and Bridgwood M.A.: 'The Use of Magnetic Cores in Controlling Earth-loop Currents', Int. EMC Conf. Southampton, IERE Publ. no. 47 (1980) p. 387
2. van der Laan P.C.T.: 'Voltages in Toroidal Pinch Experiments', Los Alamos Report LA-7335-MS (1978)
3. Ott H.W.: 'Ground, a Path for Current Flow', IEEE Int. Symp. on EMC (1979) p. 167
4. Jones J.W.E.: 'The Conceptual Problems of Ground-planes', EMC Symp. Zuerich (1983) p. 303
5. van der Laan P.C.T. and van Houten M.A.: 'Design Philosophy of Grounding', Int. EMC Conf. York, IERE Publ. no. 71 (1986) p. 267
6. Volland H.: Handbook of Atmospheric, Vol. 1, CRC Press, Boca Raton USA (1982).
7. Kaden H.: 'Wirbelstroeme und Schirmung in der Nachrichtentechnik', Springer Berlin (1959) 2. Auflage
8. Danker B.: 'New Measures to Decrease Radiation from Printed Circuit Boards', EMC Symp. Zuerich (1985) p. 115
9. Gunn R.: 'A Common Approach to Signal Separation', EMC Technology 5 no. 4 (1986) Don White Consultants, Gainesville, USA

Correcties per 19-12-91 van het afstudeerverslag 'Ontwerp en realisatie van een breedbandige integrator voor hoogspanningsmeettechnieken' geschreven door J.W. Verbakel

Pagina ii, alinea 4, regel 2: Hierbij stuitte ik op enkele problemen....

Pagina 6, alinea 2, regel 3: weerstand

Pagina 10, alinea 1, regel 5: triggeruitgang

Pagina 12, alinea 4, regel 6: Bijlage 4, blz 30.

Pagina 14, alinea 1, regel 3: Bijlage 2, blz 28.
alinea 2, regel 6: Bijlage 7, blz 40.

Pagina 15, alinea 2, regel 4: integrator moet vervangen worden door differentiator

Pagina 16, alinea 3, regel 2: van de aangesloten....
alinea 4, regel 2: ongeveer 3KV, bij een laadspanning....
readrelais moet worden vervangen door regdrelais

Pagina 20, alinea 1, regel 4: vergelijken vervangen door vergelijken
regel 13: bijlage 6 vervangen door Bijlage 6, blz 35
alinea 2, regel 4: integratie-condensator
alinea 3, regel 7: aanmerkelijk

Pagina 21, alinea 2, regel 7: dat het erg belangrijk is (2*), 1* weglaten

Pagina 23, alinea 1, regel 2: Bijlage 5, blz 23