カスケード・マルチレベル変換器のコンデンサ電圧 セル間バランス制御に関する考察

著者	平瀬 祐子
著者別名	Yuko HIRASE
雑誌名	工業技術
巻	45
ページ	79-83
発行年	2023-02
URL	http://doi.org/10.34428/00013940



カスケード・マルチレベル変換器のコンデンサ電圧セル間バランス制御に関する考察 平瀬 祐子¹*

A Study on Capacitor Voltage Balancing Control of Cascaded Multilevel Converters Yuko HIRASE^{1*}

Abstract: Modern power systems are becoming increasingly high-voltage, and power converters capable of operating at those voltage levels are required. In high-voltage cascaded multilevel converters, it has been difficult to achieve both one-pulse control for reducing switching losses and capacitor voltage balancing control at the DC side. In this paper, the characteristics of two types of capacitor voltage balancing controls are compared and evaluated by applying one-pulse or pulse width modulation (PWM) controls to each cell, and the guidelines for setting program parameters are obtained.

1. はじめに

現代の電力系統の中でエネルギー変換の中心的な役 割を果たすものが変圧器である。最近では、電力変換 器 (インバータ・コンバータ) を用いたソリッドステー ト変圧器 (solid state transformer : SST) 等が、民 生用・産業用を問わず幅広く電力向け用途に用いられ ており、電圧変換だけではなく、従来のトランスでは 実現できない交直変換、電力補償などの機能も併せ持 つ。SST の特筆すべき傾向は、高電圧化する電力変 換器においても従来の半導体素子を使用して高耐圧を 得ることが可能になる点であり、その一つの方式が、 複数の単位変換器(セル)を直列接続する、カスケー ド・マルチレベル方式である¹⁾。素子自体を直列接続 するのではなく、独立した DC 電圧源を持つフルブ リッジ構成のセル(単位変換器)を直列接続すること が特徴である。電力変換器の課題の1つに損失低減の 問題があり、本方式の場合は、負荷電流の経路に多数 の素子が存在するため導通損失が比較的大きく、高調 波を小さくできるためフィルタ損失は比較的小さい。 また、カスケード数の増加で高調波に対応すれば、各 セルの周波数を低く設定し、スイッチング損失を低減 可能である。各セルの周波数は、最も低い場合で1パ ルス制御(半周期に1度だけパルス出力を行う)まで 減少可能である。一方で、カスケード・マルチレベル 方式では、各セルの DC 電圧源であるコンデンサ電圧 が不平衡の場合に出力となる AC 電流が歪む恐れがあ

るため、コンデンサ電圧バランス制御が必須であるも のの、各セルに上述の1パルス制御を適用した場合に は、パルス幅変調(pulse width modulation:PWM) 方式を適用した場合のような一般的なバランス制御手 法²⁾を適用できない。

そこで、カスケード・マルチレベル方式の SST を 視野に入れ、1パルス制御を行うセル、PWM 制御を 行うセル、および動作しないセルを組み合わせて使用 するハイブリッド変調を使用した場合と、全セルに PWM 制御を使用した場合において、その入力部分の コンデンサ電圧バランス制御の特性を比較検討する。 詳細な損失解析は次期課題とし、本論文では、実コン トローラに搭載する制御プログラムの作成と、プログ ラムパラメータの設定指針を得ることを目標とする。

2. 対象システム

2.1 ソリッドステート変圧器(SST)の回路構成

一般的な SST の回路構成例を図1に示す³⁾。文献(3) では図1の構成の SST を、低周波から中周波の鉄道 用トラクショントランスの代用として応用することを 想定している。H-ブリッジ回路のフルブリッジセル (HBC)を単位構成とし、各コンバータの AC 側を直 列に接続している。各コンバータの DC 側にはコンデ ンサが接続され、その電圧を v_{dc,k} (V) としている。

*Corresponding Author: hirase028@toyo.jp

東洋大学 理工学部 電気電子情報工学科
Department of Electrical, Electronic, and Communications
Engineering, Faculty of Science and Engineering, Toyo
University



例えば k (1 $\leq k \leq n$) 段目のコンバータ (Conv_k) の DC 側では、三相誘導モータ (IM_k) がインバータ (Inv_k) で駆動されるとし、Conv_k と Inv_k が DC/DC 変圧器を 介して接続されている。ここで、 e_s (V) はコンバー タ入力 (電源)の瞬時電圧で位相や振幅は変化しない と仮定し、 v_s (V) はセルコンバータアーム電圧 $v_{ac,k}$ (V) の n 段の合計である。 L_s (H) は入力 (フィルタ) リ アクトルで線路抵抗は無視し、 i_s (A) はリアクトル に流れる瞬時電流でコンバータに流れ込む向きを正と 仮定している。ここで、負荷駆動の部分は議論の対象 範囲外とし、本論文の目的は、各段のコンデンサ電圧 $v_{dc,k}$ (V) を全て等しくかつ一定に維持するための制 御手法の検討とする。

2.2 入力コンバータ制御理論

カスケード・マルチレベル方式の場合、各段の負荷 電力の過渡的な変動や、機器や部品の特性個体差など により、コンバータ各段のコンデンサ電圧 $v_{dc,k}$ (1 $\leq k \leq n$) は、各コンバータを個別に制御するだけでは同 一の値にならない。さらに、入力電圧が三相 AC 電圧 で不平衡成分を僅かに含む場合などには、相間におけ るコンデンサ電圧は不平衡となる。本論文では議論を 簡単化するため、入力電圧 e_s は単相 AC 電圧と仮定 して相間バランス制御については議論せず、コンバー タ各段のコンデンサ電圧 $v_{dc,k}$ (1 $\leq k \leq$ 3) を同一に維 持するためのセル間バランス制御について検討する。

図2と図3にそれぞれ、各段に共通のコンデンサ電 圧一定制御および電流制御のブロック図を示す。ここ で、変数に上付きの*は、該当変数の目標値を示し、 v^{*}_aは1セルにおけるコンデンサ電圧目標値、*I*^{*}_sはリ アクトル電流振幅目標値、v^{*}_sはセルコンバータアー







ム電圧3段の合計の目標値を示す。図3から出力され る v_s^* に従って各段のコンバータゲート信号が決定さ れる。図2、図3中の記号 PI は、比例積分補償器 (proportional-integral compensator)であり、図2の PI の比例定数と積分時間を K_{pv} と T_{iv} 、図3の PI の比 例定数と積分時間を K_{pi} と T_{ii} とすれば、図2と図3は それぞれ数式(1)、(2)で表される。ここでは議論を 簡単化するため、回路の線路抵抗を無視することで、 電流 i_s が力率1であると仮定している。



2.3 セル間バランス制御理論

各セルコンバータを PWM 制御する場合には、各 セルコンバータのアーム電圧目標値は、セルコンバー タのアーム電圧 3 段の合計の目標値である ν^{*} を 段数 3 で除した値 ν^{*}/3となる。バイポーラ変調では、こ の目標値を搬送波(三角波)と比較し、得られた信号 およびその反転信号を上下ゲート信号とするが、各セ ルコンバータの搬送波の位相を、2π/3 (rad) ずつ ずらすことで、搬送波周波数を3倍に上げて高調波を 低減することが可能である。この場合のセル間バラン ス制御では、各段のセルに正の有効電力が流入するよ うに、アーム電流の極性に応じてその極性を変更した 補正量 (\hat{v}_{sk}) を算出し、アーム電圧目標値の平均値 ($v_{s}^{s}/3$) に加算する²⁾。バランス制御補正を含むアー ム電圧目標値 (\hat{v}_{sk}) 生成のブロック図を図4に、数 式を (3) に示す。ここで、 K_{pb} は本セル間バランス制 御で使用する比例定数である。

次に、PWM 制御と比較検討する1パルス制御はい くつか手法が提案されている¹⁾が、本論文では、文献 (4) に述べられている手法を採用する。図5は入力電 圧をカスケード数nの電圧領域に分割するイメージ図 である。入力電圧が最大振幅のときにカスケード数n 個のセルコンバータを1パルス制御するとすると、図 5における領域k (1 $\leq k \leq n$)の((k-1) $v_{ds}^* \leq v_s \leq$ *kv*^{*}_{dc})のアーム電圧合計(*v*_s)のときには、*k*個のセル コンバータのみをスイッチング(充放電)してコンデ ンサ電圧を制御すれば良い。しかし、1パルス制御に よりスイッチング損失低減の利点が得られるものの、 高調波歪みが大きくなるという欠点が生じるため、本 論文では、スイッチング(充放電)を行う k 個のセル コンデンサの中で、コンデンサ電圧の絶対値が最大の セルコンバータのみ PWM 制御を行い、それ以外の セルコンバータは1パルス制御を行うハイブリッド変 調³⁾を採用する。これにより効率的に、スイッチング 損失と高調波の両方を低減させることが期待できる。

ハイブリッド変調においても、コンデンサ電圧の低 いセルコンバータに正の有効電力が充電されるように、



図 4. 全段 PWM 制御に適用するセル間バランス制御補 正を含む各段アーム電圧目標値生成のブロック図.



図5.1パルス制御の入力電圧領域区分イメージ図.

または、コンデンサ電圧の高いセルコンバータから正 の有効電力が放電されるように、スイッチング(充放 電)を行う k 個のセルコンデンサを選択動作させる。 力率1の仮定の下ではコンデンサ電圧の低いセルコン バータに正の有効電力が充電されるアルゴリズムだけ で十分であるため、コンデンサ電圧の低い順番に正の 有効電力が充電されてセル間電圧がバランスするよう に、バランス制御にコンデンサ電圧のソートアルゴリ ズムを組み合わせて使用する。表1に、1パルス制御 を行うセルコンバータのゲート信号を示す。ここで、 su、sl はそれぞれ正の電圧を出力するレグの上アーム と下アームのゲート信号を表し、ゲート信号1でス イッチオン (High Enable) とする。

表1 1パルス制御を行うセルコンバータのゲート信号

\square	$v_s \ge 0$	$v_s < 0$
$i_s \ge 0$	充電 <i>su</i> =1, <i>sl</i> =0	放電(力率1で未使用) su = 0, sl = 1
$i_{s} < 0$	放電(カ率 1 で未使用) su = 0, sl = 1	充電 $su=1, sl=0$

3. セル間バランス制御の特性評価

3.1 シミュレーション試験環境

MATLAB Simulink R2022 a を用いてシミュレー ション回路を作成し、数値シミュレーションを行った。 ここで、ハイブリッド変調に用いるソート・バランス 制御(表1)など、ブロック図の構築が難しいシーケ ンス処理部分は、実コントローラにそのまま転用でき るようにC言語でソースコードを作成し、コンパイ ルした実行プログラムブロックを Simulink 回路中に 配置した。シミュレーション時間刻みは1 µs で固定 とし、制御周期に合わせ、計測データのサンプル・ホー ルドやC言語ブロックの実行タスクを考慮した。

試験対象回路は図1でセル段数 n = 3とし、バラン ス制御の効果を確認する目的で、上段、中段、下段の コンデンサ 電 圧 初 期 値 を そ れ ぞ れ、定 格 電 圧 (150 V)、定格電圧 + 20 (V) (170 V)、定格電圧 - 20 (V) (130 V) に設定してシミュレーションを開始した。 全段 PWM 制御を用いて図 2、図 3の DC 電圧一定制 御を 1 s 間実行し、セル間のコンデンサ電圧が不平衡 で整定した後に、PWM 制御 + 図 4 のセル間バランス 制御、または、ハイブリッド制御 (PWM 制御 + 1 パ ルス制御) + ソート・バランス制御を開始した。 表2にシミュレーション回路に用いる回路定数を、 表3に制御変数を示す。但し、表2と表3に記載の値 は基準設定値であり、次節の試験では、これらの中の 一部のパラメータ値を変更して比較を行った。

表 2 回路定数

定数名	意味	値
row	カスケード段数	3 (-)
vdc_n	目標セル DC 電圧	150 (V)
C_dc	セルコンデンサ容量	480×10 ⁻⁶ (F)
fr_n	定格系統周波数	60 (Hz)
vac_n	定格系統電圧	60 (V)
L_flt	入力リアクトル	20×10 ⁻³ (H)

表3 制御変数

変数名	意味	値
fr_pwm	PWM 周波数	10×10 ³ (Hz)
dt	制御周期	100×10^{-6} (s)
dc_flt	DC 電圧計測フィルタ時定数	25×10^{-3} (s)
$K_{_{pv}}$	電圧 PI 比例定数(図 2)	0.1061 (-)
T_{iv}	電圧 PI 積分時間(図 2)	0.2 (s)
$K_{_{pi}}$	電流 PI 比例定数(図 3)	392.7 (-)
T_{ii}	電流 PI 積分時間(図 3)	0.2 (s)
K_{pb}	セル間バランス制御比例定数 (図 4)	0.1 (-)

3.2 シミュレーション試験結果と考察

3.2.1 セル間バランス制御比例定数の影響

まず表3における K_{pb} の指標を得るため、この値を 変化させて PWM 制御 + セル間バランス制御の試験 を行った。この結果を図6に示す。その他のパラメー タの値は、図2と図3のとおりとする。



図6. セル間バランス制御比例定数の影響の結果.

図6を見ると、 $K_{pb} = 0.025$ の場合はオーバーシュート が大きくかつ整定時に不平衡量が僅かに残り、一方で、 $K_{pb} = 1.0$ の場合は制御が崩壊する。この結果より、以降 のセル間コンデンサ電圧バランス制御比較では、PWM 制御を用いた場合の比例定数を Kpb = 0.1 に設定する。

3.2.2 DC コンデンサ電圧計測フィルタ時定数の影響

セルコンデンサ電圧に表れる定格周波数の2倍の単 相脈動成分を除去する目的でフィルタを使用するが、 フィルタの遅れ時間が制御特性へ及ぼす影響を確認し ておく必要がある。そこで、表3における dc ft を変 更してシミュレーションを行った結果を図7に示す。 その他のパラメータの値は、図2と図3のとおりで、 図7(a)はPWM 制御+セル間バランス制御の結果を、 図7(b)はハイブリッド制御+ソート・バランス制 御の結果を示している。図7(a)と図7(b)を比較 すると、図7(a)のPWM 制御+セル間バランス制 御の方が図7(b)のハイブリッド制御+ソート・バ ランス制御に比較して、フィルタ時定数を凡そ1/5 から1/10に小さく設定できることが判る。但し、い ずれの手法の方が良いかについては、PWM 制御の方 がスイッチング損失が大きくなることや、n = 3のよ うな低いカスケード段数ではハイブリッド制御の方が 高調波が大きくなることも含めて総合的に判断し、今 後の研究において明らかにする必要がある。

図7(a)を見ると、フィルタ時定数が大きすぎる



(b) ハイブリッド制御+ソート・バランス制御の結果 図7. DC 電圧計測フィルタ時定数の影響の結果. と制御が追従できずオーバーシュートすると共に、整 定までに時間を要する。一方で、図7(b)を見ると、フィ ルタ時定数が小さすぎるが制御特性が悪くなる。これ は、図7(b)下段のフィルタのカットオフ周波数が 31.8 Hz であり、120 Hz の残留単相脈動成分が、ソー トや1パルス制御(表1)のアリゴリズムに影響した と考察する。

3.2.3 入力リアクトルのリアクタンスの影響

表2における *L_ftt* と、これに応じて決定する表3 の*T_{ii}* を変更してシミュレーションを行った結果を図 8に示す。その他のパラメータの値は、図2と図3の とおりで、図8(a) と図8(b) は前節と同様とする。

セル間バランス制御では、数式(3)に示すように 各段のセルに正の有効電力が流入するような制御を行 うため、図8(a)と図8(b)共に、リアクタンスが 小さすぎると制御が難しくなる。一方で、リアクタン スが大きすぎると装置全体に対する体積比や重量比が 大きくなるため、今後の実験では、20mH 程度の大 きさのリアクトルを使用することとした。



(a) PWM 制御+セル間バランス制御の結果



(b) ハイブリッド制御+ソート・バランス制御の結果 図8.入力リアクトルのリアクタンスの影響の結果.

4. まとめ

本研究においてカスケード・マルチレベル変換器の コンデンサ電圧セル間バランス制御の制御プログラム を作成し、複数手法を比較検討することで、パラメー タ設定の指針を得ることができた。今後は、フィルタ と移動平均との性能の比較、損失や高調波含有量の評 価も含め、総合的な設計手法の調査を継続する。

謝辞

本研究は、2022 年度岩谷科学技術研究の助成を受けた結果得られたものである。

参考文献

- 児山裕史:「単位電力変換器を多直列接続したカスケード・ マルチレベル変換器の性能向上に関する研究」,博士学位 論文,筑波大学大学院 数理物質科学研究科(2019)
- M. Hagiwara and H. Akagi: "PWM control and experiment of modular multilevel converters", in *Proc. 2008 IEEE Power Electronics Specialists Conference*, Rhodes, pp. 154-161 (2008)
- Y. Abe, H. Kobayashi and K. Kondo : "Implementation and Analysis of DC-link voltage Balancing Control on PET Railway Vehicle Traction System", in Proc. 2021 IEEE 12 th Energy Conversion Congress & Exposition-Asia (ECCE-Asia) 2021, Singapore, pp. 2235-2241 (2021)
- 4) H. Iman-Eini, S. Farhangi, J.-L. Schanen and J. Aime : "Design of power electronic transformer based on cascaded H-bridge multilevel converter", in *Proc. 2007 IEEE International Symposium on Industrial Electronics*, Vigo, pp. 877-882 (2007)