

Multi-Stage Switching Networks for Waveguide Optical Technology

Dario G. Garao, Guido Maier, *Senior Member, IEEE*, Achille Pattavina, *Senior Member, IEEE*

Politecnico di Milano, Dept. of Electronics, Information and Bioengineering, P.za Leonardo Da Vinci 32, 20133 Milano, ITALY
Tel.: +39-02-2399.3575 – Fax: +39-02-2399.3413 – E-mail: {guido.maier,achille.pattavina}@polimi.it

Abstract — Multi-stage switching is very suitable for implementing interconnection systems operating at different physical scale (from rack-to-rack to on-chip) and with several technologies (either photonics or electronics). Several multistage architectures have been proposed to design these systems in a highly modular and efficient way. Since these proposals are general and applicable to a vast range of technologies, optimizations are possible once a specific technology is considered. In this work we aim at optimizing multi-stage banyan and EGS architectures in case of optical waveguide technology implementation. We propose a method to decrease the number of waveguide crossovers, while avoiding an excessive increase of waveguide bends.

Index Terms — Optical interconnections, optical switching architectures, extended generalized shuffle, waveguide technology.

I. INTRODUCTION

Hoy en día la interconexión es la nueva frontera de las comunicaciones ópticas. La *interconexión óptica* es un término convencional que indica el uso de sistemas fotónicos para interconectar varios transmisores y receptores ópticos electrónicos de alta velocidad ubicados a una corta distancia uno del otro. “Corta” en general significa el rango de distancias que separan subsistemas dentro un sistema, y las formas de realización de tal definición abarcan un espectro muy amplio de aplicaciones: rack-to-rack (p.ej. dentro del centro de datos, supercomputación o servicios de instalación de primera línea), shelf-to-shelf (p.ej. backplane de un rack de servidores o laminas de pc o módulos de tarjetas), board-to-board (p.ej. el bus dentro de un computador), chip-to-chip (p.ej. sobre una tarjeta de circuito impreso), on-chip (p.ej. interconexión de cores sobre un procesador multicore). Para todas estas aplicaciones, la luz ofrece fuertes ventajas sobre el actual electrón como medios para propagar información. Estos son: ancho de banda extremadamente grande; la atenuación no incrementa con la frecuencia; ausencia de interferencia electromagnética; bajo costo; alta robustez y pequeña huella en los medios de transmisión; bajo consumo de potencia; etc.

Si observamos en el contexto de los centros de datos, por ejemplo, el mayor desafío hoy viene de una necesidad imperiosa para el agregación de almacenamiento y el procesamiento de potencia para las nuevas aplicaciones en la nube en la misma ubicación para incrementar la eficiencia en el sistema (compartir refrigeración, fuente de alimentación, alojamiento, etc.). Las interconexiones ópticas proporcionan una solución efectiva, no solo para la conexión remota de los

data-centers [1], [2] (que se esperaba) pero también para la infraestructura de los intra data-center [3]–[6] (que todavía es un tema de investigación). La interconexión óptica para redes en los data-centers es una solución factible, que puede proporcionar un alto ancho de banda de transmisión con bajo consumo de energía [7].

En el otro extremo en la escala de distancia de la interconexión, tenemos las aplicaciones on-chip. Recientemente, la evolución de la tecnología de silicio permitió el desarrollo del concepto System-on-Chip (SoC), en que las decenas de subsistemas (CPU, memoria, I/O interfaces, etc.) pueden estar integrados en un solo chip. La complejidad de las comunicaciones entre estos subsistemas es tan alta que una funcionalidad de una red completa (Network-on-Chip- NoC) tiene que ser implementada para manejar los intercambios [8], [9]. Gracias a los avances mencionados anteriormente, las guías de onda de silicio y la fotonica puede garantizar una buena escalabilidad en la tasa de bits de transmisión, el número de nodos y el consumo de potencia [10].

En este nuevo escenario de aplicación, la eficiencia de energía y la escalabilidad [11], en lugar de la velocidad de conmutación, son problemas más críticos, y la fuerte integración con la electrónica pueden ser aprovechados para el buffering. Esto está lanzando una nueva luz en la conmutación óptica, y en particular en las redes ópticas multi-etapa.

La implementación óptica de la conmutación en redes multi-etapa ha sido ampliamente estudiado por los investigadores. Varios medios de transmisión (incluyendo fibra, guías de onda y la óptica en espacio libre) han sido investigados, para que coincidan varios tipos de componentes (p.ej. MEMS, micro-ring resonadores, acopladores direccionales, etc.) para implementar elementos de conmutación. Muchas arquitecturas han sido propuestas, algunas similares a las arquitecturas conocidas desde la teoría clásica de conmutación, algunas otras desarrollan ad-hoc para ópticas.

Muchos trabajos proponen el diseño de redes multi etapa desarrollando técnicas interesantes pero más bien genéricas en como interconectar físicamente las etapas y conmutar los elementos [12], [13]. Estos estudios van más profundo a pesar de la geometría del sistema, proponiendo soluciones que son específicas para la implementación de tecnologías específicas, como por ejemplo, ópticas en el espacio libre [14]–[16] o una implementación basada en guías de onda [17]–[19].

Para llenar el espacio en la literatura, desarrollamos en

anteriores trabajos [20], [21] una técnica de diseño para redes ópticas conmutadas multi-etapa que tiene como propósito alcanzar los siguientes objetivos: que puedan usarse tanto en la arquitectura óptica integrada y de espacio libre, y así compatible con varios elementos tecnológicos de conmutación (incluyendo, p.ej MEMS y resonadores micro-anillo); aplicables a una amplia clase de tecnologías (p.ej. todos los banyan y the Extended Generalized Shuffle (EGS) networks); teniendo cuidado de la arquitectura de etapa interna y en las interconexiones entre etapas, permitiendo una implementación modular alta de la red; mostrando una baja complejidad pero basarse en un análisis sistemático de las propiedades de la arquitectura.

Si la arquitectura propuesta en [20], [21] define un sistema geométrico especialmente concebido para la implementación de tecnología independiente, una vez que una implementación física ha sido elegida, la tecnología se convierte relevante en las restricciones de ajuste que inevitablemente unido en la practica en la escalabilidad de las redes. Perdida, diafonía, distorsión espectral y otros fenómenos contribuyen al limitar el tamaño máximo que asegura una transmisión libre de errores de una señal óptica de alta velocidad.

Cada tecnología de implementación tiene uno o un conjunto de impedimentos que predominan en la limitación de escalabilidad. En este trabajo consideramos una tecnología específica llamada, óptica integrada y realiza el análisis de escalabilidad, identificando las mayores limitaciones. Entonces, mejoramos el procedimiento de construcción de la arquitectura general presentada en [20], [21] específicamente para esta implementación, a fin de tener en cuenta las deficiencias identificadas y mitigando su impacto en la escalabilidad, de modo de lograr un mayor tamaño en la red.

La estructura de este trabajo viene descrita a continuación. Sec. II revisa el concepto principal de la arquitectura general multi etapa propuesta en [20], [21]. La Sec. III analiza las principales limitaciones de escalabilidad relacionadas a una óptica integrada y la implementación basados en las guía de onda. La Sec. IV propone un enfoque de diseño mejorado que permite mejorar la escalabilidad en la implementación de óptica integrada.

II. ARQUITECTURA GENERAL MULTI ETAPA

Como es conocido en la teoría de conmutación [22], una *red multi etapa* esta compuesta por elementos de conmutación elementales (*switching elements* - SEs) organizado como una secuencia de *switching-element stages* (SESs), interconectados por enlaces entre etapas. Aquí sólo redes con elementos de conmutación 2×2 (SEs) son considerados, cada elemento tiene dos posibles estados: barra y cruz. Los enlaces entre los estados de conmutación adyacentes forman un *interstage-link stage* (ILS). Consideramos solo N entradas y $(N \times N)$ salidas con S etapas de conmutación, numeradas desde el 1 hasta S y $N/2$ SEs por etapa. El numero de enlaces interstage es $S-1$, cada una numerada después de su etapa de conmutación upstream (ver Fig. 1).




Fig. 1: Esquema general de una red multi etapa.

Las propiedades de enrutamiento, bloqueo y accesibilidad de la red multi etapa depende del numero de SESs y de los patrones de conexión construidos en los ILSs. Tanto como SESs y ILSs realizan *permutaciones*. En general, una etapa $N \times N$ realiza una permutación $o = \eta(i)$ mediante la asignación de sus entradas $i \in \{0, N-1\}$ una-a-una sobre sus salidas o , con $0 \leq o \leq N-1$.

SES realiza una *permutación de conmutación* π que cambia con el tiempo según el estado de la red, mientras que el ILS representa una *permutación interstage* fija μ .

La teoría de conmutación tiene identificado un numero de permutaciones interstage que puede ser usado como elementos básicos en la construcción de redes multi etapa. Estas redes son clasificadas sobre las bases de tipo μ ellos adoptan en sus ILSs. Dos tipos básicos de ILS pueden ser identificados [22]: las permutaciones *bit-exchanging* y *Extended Generalized Shuffle* (EGS).

En trabajos anteriores [20], [21] hemos definido una técnica sistemática para diseñar redes ópticas multi etapas basadas en las "clásicas" arquitecturas de conmutación, conocida por la teoría de conmutación. Nuestro enfoque nos deja especifica precisamente la estructura de los módulos de los estados de conmutación y como interconectarlos, y es compatible con la óptica integrada y en el espacio libre y varias tecnologías fotónicas del dispositivo.

Dicha técnica es basa en el concepto *superstage* (SuS), un conjunto compuesto de conmutadores en cascada en una etapa de conmutación y la etapa adyacente interstage-link. La técnica de diseño sistemático permite definir la disposición de los SuS dada la permutación que ha realizado la etapa interstage-link. Un ejemplo es representan en la Fig. 2.




Fig. 2: SuS Ópticos: 8×8 permutación bit-exchanging (perfecto-unshuffle)

Cualquier red multi etapa puede ser descompuesta en cascadas de SuSs. Dualmente, una red multi etapa puede ser

montada en módulos en cascadas de SuS modules, como se muestra en la Fig. 3. Tenemos demostrando que el aprovechamiento de una disposición del tipo representado en la Fig. 2 es una condición suficiente para implementar cualquier posible red banyan basada en las permutaciones bit-exchanging, o en una red EGS.




Fig. 3: Óptica SuS: red de tres etapas SuS con su correspondiente implementación

III. ANALISIS DE ESCALABILIDAD DE LA DIMPLEMENTACION INTEGRADA-OPTICA

Hasta ahora hemos revisado que trabajos han sido ya presentados en trabajos anteriores. Desde este punto de, explicaremos como estas arquitecturas pueden ser optimizadas para una implementación óptica específica, que es el objetivo principal de este trabajo. Por lo tanto vamos a analizar el caso de la implementación de integración óptica y la propagación por guías de onda. Podemos identificar dos principales causas de deterioro que afectan a una señal óptica que cruza la matriz de conmutadores: pérdida de inserción y diafonía. La pérdida de inserción es la potencia perdida experimentada por la señal. Similarmente, la diafonía es la potencia óptica total a la salida de la red que viene de todas las entradas excepto el que está destinado a ser conectado a la salida.

Los resultados de pérdida de atenuación se deben a: rugosidad de la superficie de guía de ondas, cruces de guía de ondas y curvas de guía de ondas [23]. Las tres atenuaciones respectivamente dependen de: longitud de la trayectoria del haz, el numero de puntos de cruce, el numero de curvas en la guía de onda y los radios de curva. Las pérdidas debido a los dos primeros factores son predominantes mientras que la pérdida debido a las curvas de las guías de onda son despreciables si los radios de las curvas no son muy pequeños. Por otra parte, cabe señalar que en nuestra arquitectura general descrita en la Sec. II, todas las guías de onda cruzadas son de 90°, que es el caso con el mejor ángulo para la atenuación de puntos cruzados.

Mientras que la pérdida por inserción puede ser compensada por la amplificación, la diafonía es nuestra mayor preocupación, ya que puede limitar severamente la escalabilidad, especialmente si una longitud de onda es usada para todas las señales ópticas (diafonía coherente).

La diafonía es generada para cada guía de onda cruzada y dentro de cada elemento de conmutación (SE). El ultimo depende del numero de SEs cruzados por la señal, así mismo en la tecnología de conmutación óptica adoptada en la red; former es una función del numero de puntos cruzados y también depende del proceso de fabricación para cada guía de

onda cruzada.

Técnicas tales como estructuras multi modo cónico [24], [25], o doble capa vertical de transición puntos fronterizos [26] son capaces de mejorar la diafonía en un punto cruzado (mitigando las pérdidas al mismo tiempo). No discutiremos acerca de la tecnología SE mas lejos, desde que la diafonía generada dentro de un SE puede variar mucho de un caso a otro: solo mencionaremos que los SEs con una gran relación de radio son muy comunes en la óptica integrada (p.ej. the Mach-Zhender basado en SEs), y por lo tanto el impacto de la diafonía del SE en la escalabilidad puede ser limitada.

En lugar de optimizar el desempeño de un solo SE o de los puntos cruzados mejorando el diseño de los dispositivos y el proceso de fabricación, podemos enfocarnos en reducir el numero de ítems que genera la diafonía a lo largo del camino de la señal a lo largo de la matriz de conmutación. Mientras el numero cruzado de SEs es fija (igual al numero de etapas en el tejido de conmutación), podemos sustancialmente reducir la diafonía disminuyendo el numero de guías de ondas cruzadas. Esto es lo que sigue en la siguiente sección.

Cabe señalar que reduciendo el numero de puntos cruzados, también disminuimos la pérdida por inserción, ya que los puntos cruzados son una fuente dominante de atenuación, como mencionamos anteriormente.

IV. MEJORAS DE LA TECNICA

Las guías de onda cruzadas son fundamentalmente construidas en bloques en una arquitectura óptica de conmutación. Para un gran numero de ellas, la diafonía puede causar un potencia sustancial de la señal no deseada en una guía de onda dada, conduciendo a una penalidad de potencia y al incremento de errores de comunicación. Aquí describimos las modificaciones a la técnica reportada en [20], [21] para reducir el numero de puntos cruzados en la red multi etapa conmutada no esenciales en la óptica integrada.

Sin ninguna pérdida de generalidad, consideramos una red Baseline óptica de 8×8 [22] mostrada en la Fig. 4. El primer SuS es el mismo mostrado en la Fig. 2. Todos los puntos cruzados enfrente de la primera etapa SE y después de la etapa final SE de la red no son esenciales; así ellos son removidos acortando las entradas/salida de las guías de onda, como se muestra en la Fig. 5. Esto implica un sencillo reposicionamiento de las entradas y salidas de las redes.




Fig. 4: Red Baseline de 8×8




Fig. 5: Red Baseline acortada de 8×8

Mediante el desarrollando de procedimientos presentados en [20], [21] asumimos asociar convencionalmente la logia de los estado de cada SE a un estado físico representado en la Fig. 6a. Como es evidente, el estado barra corresponde a la señal óptica que pasa a través del SE, mientras que el estado barra corresponde a la señal desviada.

La inversión de dicha asociación, como se muestra en la Fig. 6b, todos los caminos cambian sus rutas, pero todas las propiedades de permutaciones y conectividad de la red no cambian. invirtiendo en la convención del estado del SE, la red óptica Baseline mostrada anteriormente es transformada en una como se muestra en la Fig. 7.




Fig. 6: Elementos de conmutación de estados lógicos vs físicos: a) correspondencia como en [20], [21]; b) nueva correspondencia física.




Fig. 7: Red Baseline SEs 8×8 invertido.

Comparando las dos redes Baseline mostradas en la Fig. 5 y en la Fig. 7 podemos inferir las siguientes mejoras:

- El numero de puntos cruzados decrece desde 30 hasta 22 (-26.7%);
- El numero de turnos no cambia.

Por lo tanto, invirtiendo en el estado SE podemos reducir el numero de puntos cruzados, sin incrementar el numero de turnos, para cada red de conmutación óptica multi etapa. Llamemos este método Switching Element Inversion (SEI).

Examinando la disposición de la red en la Fig. 7 otros puntos cruzados removibles y no esenciales pueden ser encontrados. Por ejemplo, en el primer ILS, los dos puntos cruzados del camino de entrada 3 y 4 podría ser removido sustituyéndolos con dos pares de turnos. Esto puede ese repetido cada dos veces. Desenredando todos los pares de rutas podemos adicionalmente reducir el numero no esencial de puntos cruzados, la red resultando se muestra en la Fig. 8.

Comparando las redes Baseline mostradas en la Fig. 7 y en la Fig. 8 las siguientes mejoras pueden ser inferidas.

- El numero de puntos cruzados disminuye desde 22 hasta 8 (-63.6%);
- El numero de turno incrementa desde 24 hasta 52 (+116.6%). Llamemos este método Crossing-point Reduction (CR).

Como se dijo anteriormente, la degradación de la señal debido a las curvas de la guía de onda es despreciable: así, el incremento sustancial en el numero de curvas en la guía de onda no es un problema. Además la mayoría de los turnos adicionales son no esenciales. Ellos pueden ser sustituidos por segmentos rectos de guías de onda, como se muestra en la Fig. 9. El numero de turnos se convierte en 32 (+33.3%). El procedimiento de enderezamiento puede ser aplicado cada vez que los caminos tiene $2n + 1$ ($n \geq 1$) turnos consecutivos, mientras la salida de la primera curva y la salida de la ultima curva son alineadas. Por lo tanto, por desenredar y enderezar los caminos ópticos podemos reducir el numero de guías de onda cruzadas, incrementando el numero de curvas en las guías de onda por una cantidad moderada. Vamos a llamar a este método Turn Reduction (TR).




Fig. 8: Red Baseline 8×8 desenredado e invertido




Fig. 9: Red Baseline 8×8 mejorada

CR y TR, para las redes Banes y las redes SW Banyan networks [22], para incrementar el tamaño de N (y consecuentemente incrementando el numero de etapas). Cada valor porcentual Δ es dado por: $\Delta = 100 \cdot (X_n - X_g)/X_g$, donde:

- X_g es el numero de guías de onda cruzadas (curvas) de la arquitectura general resumida en la Sec. II y obtenida con

el método propuesto en [20], [21];

- X_n es en numero de guías de onda cruzadas (curvas) de la nueva arquitectura modificada obtenida aplicando la combinación de las SEI, CR, TR descritas en esta sección.

Cabe notar que, en el caso general, SEI, CR y TR pueden ser aplicados en diferentes orden y combinación en comparación para el ejemplo simple de Baseline 8×8 descritas anteriormente.

N	CR	CR+TR	SEI	SEI+CR	SEI+CR+TR
<i>Crossing points</i>					
8	-46.67%	-46.67%	-26.67%	-73.33%	-73.33%
16	-65.31%	-65.31%	-12.24%	-77.55%	-77.55%
32	-74.81%	-74.81%	-5.93%	-80.74%	-80.74%
64	-80.35%	-80.35%	-2.93%	-83.28%	-83.28%
128	-83.88%	-83.88%	-1.47%	-85.35%	-85.35%
256	-86.30%	-86.30%	-0.73%	-87.03%	-87.03%
<i>Turns</i>					
8	+116.67%	+16.67%	0.00%	+116.67%	+33.33%
16	+355.56%	+83.33%	0.00%	+355.56%	+75.00%
32	+841.67%	+96.88%	0.00%	+841.67%	+85.42%
64	+1826.67%	+105.83%	0.00%	+1826.67%	+91.25%
128	+3816.67%	+112.33%	0.00%	+3816.67%	+95.14%
256	+7828.57%	+117.26%	0.00%	+7828.57%	+97.99%

Table I: Variación de parámetros: red Benes

N	CR	CR+TR	SEI	SEI+CR	SEI+CR+TR
<i>Crossing points</i>					
8	-43.75%	-43.75%	-37.50%	-68.75%	-68.75%
16	-60.38%	-60.38%	-26.42%	-71.70%	-71.70%
32	-69.18%	-69.18%	-20.55%	-74.66%	-74.66%
64	-74.66%	-74.66%	-16.89%	-77.38%	-77.38%
128	-78.42%	-78.42%	-14.38%	-79.79%	-79.79%
256	-81.19%	-81.19%	-12.54%	-81.88%	-81.88%
<i>Turns</i>					
8	+116.67%	-33.33%	0.00%	+83.33%	0.00%
16	+355.56%	+13.89%	0.00%	+266.67%	-2.78%
32	+841.67%	+26.04%	0.00%	+658.33%	0.00%
64	+1826.67%	+33.75%	0.00%	+1480.00%	+3.75%
128	+3816.67%	+39.06%	0.00%	+3183.33%	+7.29%
256	+7828.57%	+42.93%	0.00%	+6685.71%	+10.34%

Table II: Variación de parámetros: red SW Banyan

Como se ve en las tablas, aplicando el método CR a la red regular o a la red SEI, se reduce significativamente el numero de puntos cruzados. La reducción crece con el numero de entradas. Contrariamente, esto causa un dramático incremento en el numero de turnos. Mas grande en numero de entradas, peor es el efecto incremental.

La gran diferencia entre la mejora en el numero de puntos cruzados y el empeoramiento en el numero de turnos radica en un hecho simple: el método CR convierte los puntos cruzados en turnos dobles y el numero de puntos cruzados es muy mayor que en numero de turnos. Por ejemplo, una red Banes de 256×256 tiene 243,840 puntos cruzados y 5,376 turnos, por lo tanto el 86.3% de los puntos cruzados se convierten en 420,864 turnos, conduciendo a un incremento de 7828.57%. además, la diferencia entre el numero de puntos cruzados y el numero de turnos crece con el numero de entradas.

El método SEI mejora solo el numero de puntos cruzados, dejando el numero de turnos sin cambios. Este desciende por

la propiedad de la técnica presentada en [20], [21] de enrutamiento de caminos ILS con 2 turnos como mucho. El porcentaje decreciente es debido a la complejidad de la ruta crece por el numero de entradas de aumento.

El método TR no afecta a las redes regulas y SEI, porque, como se indico anteriormente, el numero de turnos para la ruta ILS es siempre como mucho dos, mientras el método TR necesita al menos tres turnos consecutivos para enderezar el camino. Si el método TR es aplicado después del método CR, se reduce considerablemente el numero de turnos generados durante el método CR. El numero de puntos cruzados no se ven afectados por el método TR porque actúa en las secuencias de turnos consecutivos y así no pueden ser modificados los puntos cruzados.

Vale la pena señalar que usando estos tres métodos se conduce a una reducción de guías de onda cruzadas pero también resulta en un aumento en las curvas de las guías de onda cruzadas. Esto no es un problema desde el punto de vista de la perdida de potencia, como mencionamos anteriormente, y también no es un problema bajo el punto de vista del costo de producción, porque las curvas en las guías de onda no tienen un costo adicional respecto a la guía de onda recta.

Teniendo en cuenta lo que se ha mostrado hasta el momento para mejorar el desempeño de la escalabilidad de las técnicas presentadas en [20], [21]), en el caso de la implementación de la tecnología óptica de la guía de onda,

El algoritmo presentado en los trabajos previos deben ser modificados de la siguiente manera:

1. Invirtiendo la lógica del elemento de conmutación mediante el método SEI;
2. Reduciendo el numero de guías de onda cruzadas mediante el método CR;
3. Reduciendo el numero de curvas en la guías de onda mediante el método TR;

como se muestra en la Fig. 10, donde el subprograma "Design Network with SEI method" representa el antes mencionado algoritmo modificado para ser compatible con el método SEI. Los detalles de algoritmo son omitidos aquí para brevedad y serán mostrados en futuros trabajos.




Fig. 10: Algoritmo diseñado para la tecnología óptica de guía de ondas.

V. CONCLUSIONES

Hemos presentado un método para mejorar la escalabilidad en redes ópticas conmutadas multi etapas mediante ópticas integradas y el aprovechamiento de las guías de onda como enlaces interstage. El procedimiento modifica la geometría de la arquitectura a fin de reducir el número de guías de onda cruzadas con un incremento moderado de curvas en las guías de onda. Esto tiene un impacto beneficioso en la diafonía, identificada como la mayor fuente de deterioro en este tipo de tejido de conmutación.

El método es aplicable a una amplia clase de redes multi etapa, es decir, aquellas basadas en banyan bit-switching y en los patrones interstage EGS (aquellos abarcados en trabajos anteriores [20], [21]).

Vale la pena señalar que a pesar de la integración fotónica está siendo estudiado extensivamente, el número de componentes que se pueden integrar en un solo chip es aún pequeño. Por lo tanto, aunque teóricamente posible y válida, todavía no se sabe si la arquitectura propuesta, en donde muchos switches 2×2 son requeridos para construir un interruptor de gran tamaño, es aplicable en los futuros conmutadores ópticos.

REFERENCES

- [1] L. Chen, E. Hall, L. Theogarajan, and J. Bowers, "Photonic switching for data center applications," *Photonics Journal, IEEE*, vol. 3, no. 5, pp. 834–844, Oct. 2011.
- [2] M. Chen, H. Jin, Y. Wen, and V. Leung, "Enabling technologies for future data center networking: a primer," *Network, IEEE*, vol. 27, no. 4, pp. 8–15, July 2013.
- [3] M. Taubenblatt, "Optical interconnects for high-performance computing," *Journal of Lightwave Technology*, vol. 30, no. 4, pp. 448–457, Feb. 2012.
- [4] S. Yoo, Y. Yin, and K. Wen, "Intra and inter datacenter networking: The role of optical packet switching and flexible bandwidth optical networking," in *ONDM 2012*, Apr. 2012, pp. 1–6.
- [5] L. Chen, A. Sohdi, J. Bowers, L. Theogarajan, J. Roth, and G. Fish, "Electronic and photonic integrated circuits for fast data center optical circuit switches," *Communications Magazine, IEEE*, vol. 51, no. 9, pp. 53–59, September 2013.
- [6] C. Kachris, K. Kanonakis, and I. Tomkos, "Optical interconnection networks in data centers: recent trends and future challenges," vol. 51, no. 9, September 2013, pp. 39–45.
- [7] W. Ni, C. Huang, Y. Liu, W. Li, K.-W. Leong, and J. Wu, "Poxn: A new passive optical cross-connection network for low-cost power-efficient datacenters," *Journal of Lightwave Technology*, vol. 32, no. 8, pp. 1482–1500, April 2014.
- [8] S. Pasricha and N. Dutt, *On-Chip Communication Architectures: System on Chip Interconnect*. San Francisco, CA, USA: Morgan Kaufmann Publishers Inc., 2008.
- [9] L. Benini and G. De Micheli, "Networks on chips: a new SoC paradigm," *Computer*, vol. 35, no. 1, pp. 70–78, Jan. 2002.
- [10] ITRS, "The international technology roadmap for semiconductors - 2005 edition." Semiconductor Industry Association. [Online]. Available: <http://www.itrs.net/Links/2005ITRS/Home2005.htm>
- [11] A. Saleh and J. Simmons, "All-optical networking: Evolution, benefits, challenges, and future vision," *Proceedings of the IEEE*, vol. 100, no. 5, pp. 1105–1117, May 2012.
- [12] S.-C. Chau and A. W.-C. Fu, "An optical multistage interconnection network for optimal all-to-all personalized exchange," in *Parallel and Distributed Computing, Applications and Technologies, 2003*, Aug. 2003, pp. 292–295.
- [13] G. Shen, T. H. Cheng, S. K. Bose, C. Lu, and T. Y. Chai, "Architectural design for multistage 2-D MEMS optical switches," *Journal of Lightwave Technology*, vol. 20, no. 2, pp. 178–187, Feb. 2002.
- [14] K. Noguchi, T. Sakano, and T. Matsumoto, "A rearrangeable multichannel free-space optical switch based on multistage network configuration," *Journal of Lightwave Technology*, vol. 9, no. 12, pp. 1726–1732, Dec. 1991.
- [15] M. Taylor and J. Midwinter, "Optically interconnected switching networks," *Journal of Lightwave Technology*, vol. 9, no. 6, pp. 791–798, Jun. 1991.
- [16] A. Cassinelli, M. Naruse, and M. Ishikawa, "Multistage network with globally controlled switching stages and its implementation using optical multi-interconnection modules," *Journal of Lightwave Technology*, vol. 22, no. 2, pp. 315–328, Feb. 2004.
- [17] R. A. Spanke and V. Benes, "An N-stage planar optical permutation network," *Applied Optics*, vol. 26, Apr. 1987.
- [18] R. Spanke, "Architectures for guided-wave optical space switching systems," *Communications Magazine, IEEE*, vol. 25, no. 5, pp. 42–48, May 1987.
- [19] C.-C. Lu and R. A. Thompson, "The double-layer network architecture for photonic switching," *Journal of Lightwave Technology*, vol. 12, no. 8, pp. 1482–1489, Aug. 1994.
- [20] D. G. Garao, G. Maier, and A. Pattavina, "Modular architectures of optical multi-stage switching networks," in *Proceedings of INFOCOM 2013*, 2013.
- [21] —, "Modular EGS architectures for optical interconnections," in *Proceedings of ICCN 2013*, 2013.
- [22] A. Pattavina, *Switching Theory: Architectures and Performance in Broadband ATM Networks*, 1st ed. Baffin Lane, Chichester, West Sussex, England: John Wiley & Sons, 1998.
- [23] Y. Vlasov and S. McNab, "Losses in single-mode silicon-on-insulator strip waveguides and bends," *Opt. Express*, vol. 12, no. 8, pp. 1622–1631, Apr. 2004.
- [24] C.-H. Chen and C.-H. Chiu, "Taper-integrated multimode-interference based waveguide crossing design," *Journal of Quantum Electronics, IEEE*, vol. 46, no. 11, pp. 1656–1661, 2010.
- [25] C.-H. Chen, "Waveguide crossings by use of multimode tapered structures," in *Wireless and Optical Communications Conference (WOCC), 2012 21st Annual*, 2012, pp. 130–131.
- [26] A. M. Jones, C. T. DeRose, A. L. Lentine, D. C. Trotter, A. L. Starbuck, and R. A. Norwood, "Ultra-low crosstalk, CMOS compatible waveguide crossings for densely integrated photonic interconnection networks," *Opt. Express*, vol. 21, no. 10, pp. 12 002–12 013, May 2013.