



Università degli Studi di Padova

Facoltà di Ingegneria Corso di Laurea Magistrale in Ingegneria Elettronica

Studio ed applicazione delle tecniche di Real Number Modeling e Assertion Based Verification al progetto di circuiti mixed-signal

Study and application of Real Number Modeling and Assertion Based Verification techniques to mixed-signal circuit design

RELATORE
Ch.mo Prof. Andrea Neviani
CORRELATORE AZIENDALE

Ing. Andrea Scenini

TESI DI LAUREA DI Pietro Vallese Matr. N. 1036150

Anno Accademico 2014/2015

Indice

Prefazione				7	
I.	Re	al Nur	mber Modeling	9	
1.	Elementi di teoria				
	1.1.	Preme	essa	11	
	1.2.	Introd	uzione alla		
		Model	lizzazione MS	13	
		1.2.1.	FastSPICE	13	
		1.2.2.	Behavioral Analog Mixed Signal Modeling	13	
		1.2.3.	Real Number Modeling	14	
		1.2.4.	Considerazioni generali	15	
	1.3.	Studio	del RNM	16	
		1.3.1.	Panoramica sui linguaggi disponibili	17	
			1.3.1.1. Verilog	17	
			1.3.1.2. VHDL	18	
			1.3.1.3. Specman/ e	19	
			1.3.1.4. Verilog-AMS (wreal)	19	
			1.3.1.5. SystemVerilog	20	
		1.3.2.	Casi particolari	22	
		1.3.3.	Limiti della tecnica	24	
		1.3.4.	Ricapitolazione	25	
2.	Caso	o di apı	plicazione	27	
		• •	zione del prodotto	27	
			Power States	30	
		2.1.2.	Funzioni di regolazione	31	
		2.1.3.	Soft Start	31	

Indice

	2.2.	Topologia Buck-Boost	
		sincrono non invertente	32
		2.2.1. Modalità di funzionamento BOOST	33
		2.2.2. Modalità di funzionamento BUCK	35
		2.2.3. Modalità di funzionamento BUCK-BOOST	37
3.	VHE	DL – ANALOG PACKAGE	39
4.	Netl	ister VHDL	43
	4.1.	Cadence VHDL Toolbox	43
	4.2.	Vantaggi e setup del Netlister	44
5.	Eser	mpi di modelli VHDL	49
	5.1.	Regolatore ideale	
		di tensione	
		Comparatore	
	5.3.	Blocco di Soft Start	55
6.	Mod	dello del	
			61
		Sistema di partenza	
		MATLAB	
		MuPAD	
	6.4.	VHDL	70
7.	Risu	Itati e conclusioni	71
8.	Арр	endice	79
	8.1.	Codice VHDL	79
II.		sertion Based Verification r la simulazione di circuiti Mixed Signal	37
9.			89
	9.1.	Mixed-Signal Verification	89
	9.2.	Universal Verification	
		Methodology	92
		9.2.1. Flusso MDV	92

Indice	Indice

9.3. Mixed Signal - MDV	0.4
9.4. Assertion Based Verification	
J.I. Absortion Based verification	91
SystemVerilog	
Assertions	101
10.1. Introduzione	101
10.2. Linguaggio SVA	102
10.2.1. Asserzioni	102
10.2.1.1. Immediate Assertions	102
10.2.1.2. Concurrent Assertions	104
10.2.1.3. Operatore implicazione	106
10.2.1.4. Properties and Sequencies	106
10.2.1.5. Clock nelle asserzioni	108
10.2.1.6. Reset asincrono	109
10.2.1.7. Assertion System Functions	109
10.2.2. Istruzione di Bind	110
SVA	
asserzioni analogiche	113
11.1. analog package	113
11.2. Eventi di attivazione	115
11.2.1. Utilizzo di un segnale di clock	115
11.2.2. Comparazione dei segnali con livelli di riferimento	115
11.3. Esempi	
Conclusioni	119
Acronimi	121

Elenco delle figure

1.1.	Compromesso performance accuratezza [2]	15
1.2.	UDT & UDR [2]	18
1.3.	Sintassi System Verilog per la definizione di UDT ed UDR [2]	22
2.1.	Diagramma a blocchi semplificato del dispositivo [4]	29
2.2.	Macchina a stati delle macro condizioni di funzionamento [4] $\ \ldots \ \ldots \ \ldots$	30
2.3.	Architettura a 4 interruttori Buck-Boost sincrono non invertente [4]	32
2.4.	Modalità di regolazione BOOST[4]	33
2.5.	Confronto con il circuito in configurazione BOOST asincrono standard [4]	34
2.6.	Modalità di regolazione BUCK [4]	35
2.7.	Confronto con il circuito in configurazione BUCK asincrono standard $[4]$.	36
2.8.	Modalità di regolazione BUCK-BOOST [4]	37
2.9.	Tabella di riassunto dello stato dei transistor nelle configurazioni di lavoro	
	[4]	37
4.1.	Schermata iniziale del Cadence VHDL Toolbox	43
4.2.	Schema di funzionamento del Netlister [7]	46
4.3.	Setup del netlister 1 – Intestazione del file VHDL	47
4.4.	Setup del netlister 2 – Percorso dei modelli	47
4.5.	Setup del netlister 3 – Skip Design Unit	48
5.1.	Schema del Regolatore di tensione	49
5.2.	Schema del comparatore	52
5.3.	Schema del blocco di Soft Start	55
6.1.	Schema del PLANT	62
6.2.	Schema del modello del PLANT	63

<i>(</i> .1.	Avvio e regolazione dei dispositivo – si noti, guardando i segnali di controllo	
	degli interruttori, come il dispositivo passi dalle modalità BUCK, BUCK-	
	BOOST a BOOST. Nell'ultima riga si può osservare l'andamento della	
	resistenza del Diodo	73
7.2.	Dettaglio del passaggio dalle modalità BUCK-BOOST alla modalità BOO-	
	ST	74
7.3.	Dettaglio di alcuni cicli dei segnali nella modalità di regolazione BOOST	75
7.4.	Dettaglio di alcuni cicli dei segnali nella modalità di regolazioneBUCK-	
	BOOST	76
7.5.	Confronto della fase di partenza tra i segnali dela tensione sul carico, della corrente di uscita da regolare e della corrente che attraversa l'induttore. A sinistra dell'immagine sono presenti i segnali risultanti dalla simulazione	
7.6.	FastSPICE , a destra invece i segnali del modello RNM	77
	Fast SPICE , a sinistra invece i segnali del modello RNM	78
9.1.	Verifica in ambito Mixed-Signal [2]	90
9.2.	Rappresentazione schematica del flusso MDV [14]	93
9.3.	Controlli automatici sui segnali analogici [2]	95
9.4.	Ambiente di simulazione MS-MDV [2]	96
9.5.	L'asserzione rileva l'errore nella prossimità della causa di origine $[15]$	99
9.6.	Dispositivo in fase di verifica con asserzioni integrate [1]	100
10.1.	Esempio di valutazione in maniera sequenziale [15]	105
10.2.	Ciclo di campionamento e valutazione delle asserzioni nel SVA [15] 1	105

Prefazione

L'elaborato che si va ad introdurre, tratta principalmente dello studio delle due tecniche del Real Number Modeling e dell'Assertion Based Verification, che recentemente stanno emergendo nel settore della verifica dei dispositivi Mixed-Signal.

Nel testo, inoltre, si presentano brevemente alcuni aspetti legati alla loro implementazione nell'ambito del progetto di un dispositivo in fase di sviluppo presso Infineon Technologies.

La prima parte della tesi svolge l'analisi della tecnica del Real Number Modeling. In particolare il primo capitolo contiene un approfondimento teorico, che in un primo momento introduce all'argomento dei modelli per le simulazioni in ambito Mixed-Signal e le tipologie di realizzazione attualmente disponibili.

Successivamente si sviluppa il soggetto principale presentando i presupposti di partenza, i linguaggi HDL – che costituiscono i mezzi di sviluppo –, alcuni casi particolari di applicazione ed i limiti della tecnica del Real Number Modeling.

Nel prosieguo si riportano alcuni elementi relativi all'attività di modellizzazione svolta, partendo da una presentazione sintetica, all'interno del Capitolo 2, delle caratteristiche del dispositivo di controllo per convertitori DC/DC scelto per il progetto.

I capitoli successivi illustrano due strumenti alla base dell'attività di modellizzazione svolta. Il primo è il package VHDL che definisce i tipi di dato utilizzati per rappresentare i segnali analogici. Ed il secondo è il netlister VHDL presente nel Cadence VHDL Toolbox, usato per generare in maniera efficiente la gerarchia del dispositivo, estraendo le informazioni dalle librerie già presenti in Cadence Virtuoso.

Infine, si espongono alcuni semplici esempi selezionati dai blocchi che compongono il dispositivo, e si descrive il metodo impiegato per la creazione del modello in VHDL di un convertitore DC/DC BUCK-BOOST con topologia a 4 interruttori, realizzato per ottimizzare la verifica del sistema.

Nella seconda parte l'esposizione si focalizza sull'introduzione dell'Assertion Based Verification nel campo dei circuiti Mixed-Signal.

Si avvia la trattazione descrivendo le attuali esigenze ad organizzare le tecniche di verifica anche nei progetti analogici ed effettuando una breve rassegna del'Universal Verification Methodology, che si sta imponendo nell'ambito digitale come standard per la Metric-Driven Verification (MDV).

Si prosegue la discussione andando a presentare le caratteristiche generali di una componente fondamentale del MDV, ovvero l'Assertion Based Verification

Nel Capitolo 10 si è voluto riportare una breve introduzione degli aspetti più significativi del SystemVerilog Assertion, il linguaggio scelto per la scrittura delle asserzioni.

Infine, si illustrano sinteticamente i risultati della ricerca trattata volta ad implementare lo strumento delle asserzioni per la valutazione dei segnali analogici.

Parte I. Real Number Modeling

1. Elementi di teoria

1.1. Premessa

Nell'ambito della progettazione di circuiti integrati, l'attività di verifica ha subito una crescita esponenziale parallelamente all'aumento della complessità dei circuiti stessi. Nella verifica dei SoC la maggior parte del tempo impiegato, e del numero di calcoli eseguiti dai computer, sono occupati dalle simulazioni.

Nel settore dei circuiti digitali la verifica funzionale impiega in media il 70% del tempo della progettazione logica, ed anche in questo caso le simulazioni non sono sufficientemente veloci. Eppure le simulazioni RTL digitali sono di molti ordini di grandezza più veloci rispetto alle simulazioni analogiche basate su SPICE.

La maggioranza dei SoC odierni comprendono però sia componenti digitali che analogiche, e per questo si parla di categoria Mixed Signal (MS). Nelle simulazioni di circuiti MS, il tempo impiegato viene influenzato prevalentemente dalle componenti analogiche del progetto.

Ciò è dovuto al fatto che simulazioni analogiche e digitali utilizzano fondamentalmente diversi paradigmi. Mentre i simulatori digitali calcolano espressioni logiche (algebra booleana) basandosi su sequenze di eventi, i simulatori analogici, in ogni istante temporale considerato, risolvono matrici di equazioni differenziali rappresentanti il circuito analogico, in cui ogni componente del sistema può istantaneamente influenzare qualsiasi altro elemento nella matrice.

I test incentrati sui circuiti analogici richiedono pochi stimoli e grande precisione: essi hanno una ridotta velocità di esecuzione a causa appunto delle complesse equazioni richieste per questo livello di accuratezza. D'altro canto, i design digitali necessitano di molte sequenze di ingresso, atte a coprire il maggior numero di possibilità per verificarne il comportamento, ma necessitano di un minor livello di precisione.

Per i motivi appena sottoposti, la verifica di un intero SoC mixed-signal risulta essere un compito impegnativo ed all'aumentare della complessità non è più sufficiente accostare la pre-verifica dei singoli blocchi analogici e l'approccio a "black-box" tipicamente digitale.

Sempre più frequentemente gli errori funzionali sono causati da errori nelle interazioni tra i domini analogico e digitale causando ritardi nei tapeouts e silicon re-spins che possono causare un'ingente perdita economica.

In risposta a tale problematica si sono sviluppate varie tipologie di soluzioni, tra cui una vasta gamma di approcci alla modellizzazione dei circuiti MS. Le simulazioni SPICE sono ancora necessarie per la verifica dei singoli blocchi analogici, mentre nel momento in cui si passa a livello di sottosistema o di chip, si possono utilizzare modelli che ne emulano il comportamento (behavioral) in grado di fornire fino ad un 100x di aumento delle prestazioni.

Per quanto riguarda la verifica top-level di SoC, invece, gli ingegneri possono convertire i modelli analogici in Real Number Model (RNM), ovvero modelli che utilizzano il simulatore ad eventi dei sistemi digitali ma con segnali a valori reali. Questi modelli consentono di rimanere completamente all'interno dell'ambiente di simulazione ad eventi, che permette una velocità quasi alla pari delle simulazioni digitali.

1.2. Introduzione alla Modellizzazione MS

Prima di passare ad analizzare più approfonditamente la tecnica di Real Number Modeling, si vuole presentare brevemente il contesto generale della simulazione AMS. Come già enunciato precedentemente, in questo ambito si creano dei modelli per emulare il comportamento delle componenti analogiche le cui semplificazioni permettono ai simulatori di ridurre il tempo di calcolo.

1.2.1. FastSPICE

La necessità di velocizzare le simulazione analogiche era alla base dello sviluppo dei simulatori FastSPICE. Tuttavia, i risultati ottenuti raggiungevano un miglioramento massimo dell'1 o 2 ordini di grandezza rispetto ai modelli SPICE tradizionali. Questo non è risultato sufficiente per ridurre significativamente il tempo di simulazione della fase di verifica, in quanto si cerca di raggiungere almeno i 4-5 ordini di grandezza al fine di ottenere un livello sufficiente di verifica nei limiti di tempo assegnati.

1.2.2. Behavioral Analog Mixed Signal Modeling

Per raggiungere velocità di simulazione considerate ragionevoli, molti team di progetto MS impiegano il "Behavioral AMS Modeling". Esso è uno stile di modellizzazione che utilizza appositi linguaggi descrittivi, con i quali i simulatori possono risolvere equazioni differenziali algebriche (DAE). Con questo metodo si utilizzano gli stessi principi dei simulatori analogici ma si possono semplificare notevolmente le descrizioni circuitali e, di conseguenza, ridurre i tempi di simulazione.

Tipicamente viene utilizzato uno dei seguenti linguaggi:

- Verilog-AMS Un linguaggio per modelli MS, basato sullo standard IEEE-1364
 Verilog, che definisce comportamenti analogici e digitali, la cui semantica dispone di elementi sia per i modelli a tempo continuo che per simulatori ad eventi
- Verilog-A È il sottoinsieme del Verilog-AMS esclusivamente per il tempo continuo, teso ai progetti analogici
- VHDL-AMS Concettualmente simile al Verilog-AMS, questo linguaggio fornisce le estensioni per l'analogico e MS allo standard IEEE-1076 VHDL

Questo approccio può risultare dalle 5 alle 100 volte più veloce rispetto a SPICE. L'effettivo miglioramento dipende fortemente dall'applicazione e dal livello di dettaglio utilizzato nel modello. In quanto gli obiettivi di sviluppo dei modelli potrebbero spaziare dal delineare con precisione i comportamenti critici del circuito al descrivere il comportamento del circuito solo al livello di dettaglio necessario per verificare la corretta funzionalità del progetto.

1.2.3. Real Number Modeling

Il Real Number Modeling (RNM) simula le componenti analogiche esprimendo i valori con dati di tipo reale (numeri a virgola mobile), e considera il tempo come discreto utilizzando i meccanismi tipici dei simulatori ad eventi, impiegati nelle simulazioni digitali. A fronte di quanto appena detto, l'RNM è a tutti gli effetti un modello digitale e con questo metodo si possono guadagnare diversi ordini di grandezza (è realistico parlare di un vantaggio di più di 1000x in termini di velocità).

Per la verifica dei blocchi analogici e MS, il RNM può essere utilizzato per accelerare porzioni del percorso del segnale analogico ad alta frequenza – che può occupare la maggior parte delle simulazioni di verifica – mentre DC bias e porzioni a bassa frequenza rimangono modelli SPICE. Ma il più grande vantaggio del RNM è rappresentato dalla verifica globale del SoC, dove gli ingegneri possono rappresentare tutti i segnali elettrici con equivalenti in RNM e rimanere all'interno dell'ambiente di simulazione digitale. In quest'ultimo caso l'RNM consente di realizzare test di regressione per coprire la funzionalità dell'intero chip, pur mantenendo prestazioni elevate di simulazione.

La figura 1.1 mostra il grado di compromesso che intercorre tra la precisione di simulazione e le prestazioni di SPICE, FastSPICE, Behavioral AMS Models (Verilog-A / AMS e VHDL-AMS), RNM (SV-RNM), e simulazioni puramente digitali. Questi valori sono generici e possono variare in modo significativo in base alle diverse applicazioni.

Si noti la vasta gamma di precisione e le prestazioni che è possibile raggiungere con modelli comportamentali Verilog-AMS e VHDL-AMS. La simulazione puramente digitale può rappresentare un segnale analogico solo come un valore logico, ma potrebbe essere sufficiente per effettuare controlli sulla connettività nei SoC MS.




Figura 1.1.: Compromesso performance accuratezza [2]

1.2.4. Considerazioni generali

La creazione dei modelli analogici può risultare onerosa. I progettisti analogici sono avvantaggiati nella creazione di questi modelli, in quanto hanno familiarità con i propri circuiti. Ma a molti designer mancano le competenze di programmazione o le conoscenze richieste per costruire modelli comportamentali, ed un numero limitato di essi ha esperienza con il Verilog o il VHDL. I designer digitali possiedono tali competenze, ma hanno meno padronanza della progettazione dei circuiti analogici.

Un ulteriore fattore di considerevole importanza è l'impegno necessario a predisporre una simulazione e creare il modello. Mentre le simulazioni SPICE sono lente nell'esecuzione, esse sono relativamente facili da configurare. Il tempo necessario per creare un modello di alta qualità, richiede l'impiego di diverse ore di lavoro, fino a raggiungere la durata di alcune settimane nei casi più complessi e/o estesi.

Indipendentemente dal metodo scelto o dal tipo di astrazione, ogni approccio alla modellizzazione comporta una riduzione dell'accuratezza dei risultati che si ottengono dalla simulazione. Inoltre, i modelli scritti a diversi livelli di astrazione non sono equivalenti: più il livello di astrazione aumenta più ci si avvicina ad una descrizione del circuito priva della rappresentazione degli effetti non ideali. È fondamentale per chi si accinge alla formulazione dei modelli, capire e sapere quali dettagli vengono tralasciati, poiché in fase di utilizzo questi modelli non potranno mettere in evidenza situazioni e/o fallimenti, che non siano stati previsti durante la progettazione del modello.

Quanto appena enunciato implica che più di un livello di astrazione deve essere impiegato nel processo di verifica di un design, a seconda di ciò che deve essere controllato.

1.3. Studio del RNM

L'utilizzo del Real Number Modeling per la verifica di design MS non è un approccio totalmente innovativo. È stato già impiegato intorno al 1988, nello stesso periodo in cui veniva standardizzato il VHDL-AMS. A quel tempo le esigenze erano diverse: non erano disponibili simulatori MS pertanto prima della fabbricazione, l'unico modo per risolvere problemi critici nelle interconnessioni tra le porzioni analogiche e quelle digitali di un design, era quello di creare dei modelli di alcune delle componenti analogiche in un simulatore ad eventi.

Oggi, invece, si possiedono linguaggi e simulatori che simulano accuratamente la parte analogica in ambiente MS. Di conseguenza, l'RNM viene principalmente impiegato per ottenere un aumento significativo di velocità durante la simulazione dei design AMS, anche se implica una perdita di precisione.

Grazie all'elevato livello di precisione ottenibile utilizzando altre tecniche di modellizzazione all'interno dell'intero flusso di verifica, tale perdita di accuratezza dei modelli RN non risulta essere così significativa come lo era un tempo.

I linguaggio attualmente disponibili per l'RNM consentono delle descrizione di tipologia signal dataflow, le quali appartengono ad un concetto della programmazione per cui l'esecuzione delle istruzioni è esclusivamente determinata dalla disponibilità degli argomenti d'ingresso delle istruzioni stesse.

In queste rappresentazioni i segnali rappresentano o un valore di tensione o un valore di corrente, ovvero si può imporre in una net una delle due informazioni ma non entrambe contemporaneamente.

Nei modelli per i simulatori analogici, le equazioni, comunque esse siano formulate, sono risolte solo implicitamente. Mentre il RNM richiede allo sviluppatore di scrivere sempre una soluzione esplicita, questo comporta che solo i sistemi con un'esplicita soluzione –

o almeno una buona approssimazione – possano essere modellati, e di conseguenza si devono formulare delle ipotesi sulle impedenze d'ingresso e/o uscita del blocco.

È possibile, con funzioni di risoluzione definite dall'utente, emulare alcuni effetti di impedenza, ma quando ciò è possibile le alternative tra cui poter scegliere sono le due seguenti: o la tensione è considerata indipendentemente dall'impedenza e la corrente è fissa; o è la corrente ad essere considerata indipendentemente dall'impedenza e la tensione è fissa. In altri termini, l'interdipendenza tra corrente e tensione non può essere modellata, ovvero il comportamento del modello non può essere influenzato dagli elementi a cui è connesso e quindi non è possibile descrivere gli effetti di accoppiamento tra i blocchi.

In compenso, in assenza di simulatori analogici, ci si deve preoccupare molto poco dei problemi legati alla convergenza.

1.3.1. Panoramica sui linguaggi disponibili

Molti linguaggi di descrizione dell'hardware supportano i tipi di dati real e wire-real, o wreal. Di seguito viene proposto per ogni linguaggio considerato una sintetica presentazione ed un breve elenco delle caratteristiche interessanti in relazione al RN modeling:

1.3.1.1. Verilog

Il Verilog fu inventato nel 1985 presso la Automated Integrated Design Systems (più tardi denominata Gateway Design Automation) come linguaggio proprietario. Nel 1990 l'azienda fu acquisita da Cadence Design Systems la quale rese di pubblico dominio il linguaggio, ottenendo uno standard con il nome IEEE 1364, con revisioni nel 1995, 2001 e 2005.

Gli inventori del Verilog volevano un linguaggio con una sintassi simile al C così che fosse familiare agli utilizzatori e facilmente accettato.

Allo stato attuale il Verilog assieme al più moderno ma assai più rigido VHDL possono venire considerati gli unici linguaggi utilizzati nel mondo della progettazione e simulazione digitale, con rispettivamente una quota di mercato pari a circa il 50%.

Vantaggi/svantaggi in relazione col RNM:

- Il tipo di dato real si può utilizzare solo come variabile all'interno dei moduli
- Non permette di definire porte di tipo real (richiede l'utilizzo di funzioni real2bits/bits2real)

- Non supporta gli stati X/Z (indeterminato/alta impedenza)
- Non permette più driver su net di tipo wreal

1.3.1.2. VHDL

VHDL è l'acronimo di VHSIC Hardware Description Language, dove VHSIC è la sigla di Very High Speed Integrated Circuits. Viene rilasciato nel 1987 come standard IEEE 1076; subisce il maggior aggiornamento nel 1993.

Esso è stato sviluppato in un progetto del Dipartimento della Difesa Statunitense con lo scopo di documentare il comportamento delle ASIC fornite da ditte esterne, il VHDL ha preso ispirazione dal linguaggio di programmazione Ada per necessità del dipartimento. Successivamente gli sviluppatori dei simulatori logici e degli strumenti di sintesi hanno fatto in modo che i loro strumenti leggessero ed utilizzassero direttamente le informazioni presenti in questa documentazione.

Vantaggi/svantaggi in relazione col RNM:

- Possibilità di definire porte di tipo real
- L'utente può definire nuovi tipi di dato (User-defined types UDT)
- L'utente può definire nuove funzioni di risoluzioni (User-defined resolutions UDR)
- Permette le connessioni a driver multipli
- Ha delle limitazioni sulle connessioni che si interfacciano ai blocchi analogici




Figura 1.2.: UDT & UDR [2]

1.3.1.3. Specman/e

Specman è stato originariamente sviluppato da Verisity, una società con sede in Israele, acquisita da Cadence nel 2005. Ora è parte della suite di verifica funzionale del Cadence, "Incisive Enterprise Simulator", anche se Specman può ancora essere concesso in licenza come prodotto autonomo.

Specman è un tool EDA (Eletronic Design Automation) che fornisce uno strumento automatico per una verifica funzionale avanzata dei progetti hardware. Esso fornisce un ambiente per lavorare, compilare e debuggare testbench scritti nel linguaggio di verifica del'hardware e.

Vantaggi/svantaggi in relazione col RNM :

- Principalmente utilizzato per i testbench
- Presenta istruzioni predisposte alla generazione casuale, alla controllo della copertura della verifica e al test automatico
- Accesso diretto ai valori analogici (receive/drive)

1.3.1.4. Verilog-AMS (wreal)

Il Verilog-AMS è un derivato del Verilog, esso include estensioni per l'Analog Mixed Signal per definire il comportamento dei sistemi analogici e/o a segnale misto.

Anche se in questo particolare frangente interessa principalmente il tipo di dato wreal che può essere utilizzato nel simulatore ad eventi, nel linguaggio è disponibile la sintassi per simulatori analogici a tempo continuo.

Vantaggi/svantaggi in relazione col RNM:

- Facili interazioni con gli elementi analogici
- Connessioni dirette alla net di tipo electrical mediante i connect modules E2R and R2E (per l'utilizzo dei modelli in simulazioni con schematici analogici)
- Il compilatore partiziona le net del progetto tra i due risolutori analogico o digitale tramite il processo dell'associazione delle discipline Disciplines association che l'utente può eventualmente definire altrimenti risulta completamente automatico
- Supporto per driver multipli su net di tipo wreal

- Possibilità di specificare nuove funzioni di risoluzioni per il tipo di dati wreal
- Identifica gli stati X/Z

1.3.1.5. SystemVerilog

Il SystemVerilog combina in un unico linguaggio la sintassi per la descrizione dell'hardware e per la verifica hardware.

Lo sviluppo del SystemVerilog è iniziato con la donazione del linguaggio Superlog ad Accellera nel 2002. La maggior parte delle funzionalità di verifica si basa sul linguaggio OpenVera fornito da Synopsys.

Nel 2005, SystemVerilog è stato adottato come standard IEEE 1800-2005. Nel 2009, la norma è stata unificata con lo standard Verilog (IEEE 1364-2005), creando lo standard IEEE 1800-2009. La versione attuale è lo standard IEEE 1800-2012.

L'insieme di caratteristiche del SystemVerilog può essere diviso in due ruoli distinti:

- il sottoinsieme per la progettazione RTL è un'estensione del Verilog-2005; tutte le caratteristiche di tale linguaggio sono disponibili in SystemVerilog.
- il sottoinsieme per la verifica utilizza ampiamente tecniche di programmazione object-oriented ed è più legato a Java che al Verilog.

Un serio ostacolo all'adozione dell'utilizzo del RNM per la verifica a livello di SoC, sono le lacune del linguaggio SystemVerilog standard IEEE 1800-2009. Alcune delle limitazioni di questo standard includono:

- Non dispone di generazione di numeri pseudocasuali o strumenti per analizzare la copertura della verifica su segnali del tipo di dato real
- Non consente la definizione di porte bidirezionali di tipo real
- È consentito un solo driver per ogni porta (Non supporta le funzioni di risoluzione RN per più driver)
- Non consente connessioni tra le porte definite come real con altri linguaggi (Verilog-AMS, SPICE, VHDL)

A causa di queste limitazioni, le implementazioni RNM in SystemVerilog richiedevano più codice rispetto alle stesse realizzazioni che utilizzavano il wreal.

Per superare le lacune dello standard IEEE 1800-2009, la commissione ha rilasciato un nuovo manuale di riferimento del linguaggio (Language Reference Manual – LRM) con lo standard IEEE 1800-2012.

Le più interessanti si possono riassumere in:

- User-defined types (UDTs)
 - Permettono la definizione di net di tipo real
 - Permettono la definizione di net con più campi
- User defined resolution (UDRs)
 - Funzioni per risolvere gli UDT
 - Possibilità di associare funzioni particolari alle net di UDT
- Explicit Interconnects
 - nets senza il tipo di dato
 - Utile per connettere solo le porte

Il SystemVerilog (IEEE 1800-2012) risulterebbe uno dei linguaggi più indicati per l'applicazione della tecnica del Real Number Modeling, ma è da notare che attualmente non tutti gli ambienti di simulazione supportano completamente le nuove caratteristiche di questo standard.




Figura 1.3.: Sintassi SystemVerilog per la definizione di UDT ed UDR [2]

1.3.2. Casi particolari

Quando si utilizzano tecniche di RNM, per default i segnali non sono continui, anche se i segnali sono di tipo a virgola mobile, così vengono utilizzati dei regimi di campionamento per rappresentare un segnale continuo nel dominio discreto.

Questo richiede una conoscenza a priori della massima frequenza di interesse poiché una rappresentazione a dati campionati contiene tutte le informazioni fino ad una data frequenza.

Inoltre la scelta del periodo di campionamento è una questione di compromesso, esso deve essere sufficientemente alto per prevenire effetti di aliasing e per produrre una buona approssimazione, ma non troppo elevato per evitare di gravare sul tempo di simulazione I modelli AMS sono idonei a formulare il comportamento di un sistema in modo tale che il simulatore possa rappresentarli in termini di un insieme di equazioni algebriche differenziali (DAE) formulati sulla base delle leggi di Kirchhoff, e che presentano tempi e valori continui.

Questi paradigmi di modellizzazione non sono direttamente disponibili in RN modeling. Alcuni di essi possono essere approssimati, ma richiedono un lavoro notevole da parte di coloro ai quali è affidata la scrittura del modello.

Ad esempio per realizzare un valore continuo, è necessario approssimarlo con una funzione polinomiale. Tali approssimazioni sono definite dal numero di coefficienti costanti. Una rappresentazione chiamata Piece Wise Constant (PWC) richiede un valore a virgola mobile per ogni net o porta. Questi modelli sono semplici da scrivere e usare, al contrario di una rappresentazione Piece Wise Linear (PWL) che richiede due valori in virgola mobile per ogni net o porta: uno per il valore e uno per la sua derivata.

Questo non può essere fatto in tutti i linguaggi HDL, perché richiede che esso permetta dichiarazioni di record o strutture. Esistono delle alternative con altri coefficienti, ma sono troppo complessi da impiegare in applicazioni pratiche.

Nella simulazione analogica è possibile calcolare la risposta in frequenza di un circuito. Se la risposta in frequenza è nota, tale informazione può essere adoperata per formulare un approssimazione nel modello RN. Quando risulta possibile scrivere la funzione analogica come trasformata di Laplace (solo per alcuni sistemi lineari), si può ottenere una versione nel dominio della trasformata Z, campionando i segnali di ingresso e di uscita ad una certa frequenza. A questo scopo viene utilizzata la trasformazione bilineare:

$$s = \frac{2}{T} \frac{z - 1}{z + 1}$$

dove s è l'operatore complesso in frequenza e T il periodo di campionamento.

La limitazione intrinseca legata alla formulazione di un modello RN in termini della trasformata Z derivata da parametri misurati s, è l'assunzione di un sistema lineare: questo richiede la conoscenza a priori delle linearizzazioni che il progettista intende utilizzare. Se il sistema viola l'ipotesi di linearità, produrrà un comportamento errato, che non corrisponde affatto al circuito originale.

1.3.3. Limiti della tecnica

Come è già stato riportato, il Real Number modeling è limitato a rappresentazioni signalflow, in cui deve essere presente una formulazione esplicita della funzione di trasferimento e si assumono l'impedenza di ingresso come infinita e l'impedenza di uscita pari a zero.

Il RNM non è tuttavia un sostituto per la simulazione analogica: non è adatto per le interazioni di basso livello che coinvolgono feedback in tempo continuo.

Non è previsto per i sistemi che sono molto sensibili alle interazioni non lineari delle impedenze d'ingresso/uscita.

In aggiunta, le conversioni real-to-electrical richiedono un'attenta considerazione: se una conversione è troppo conservativa, si riscontrerà un gran numero di punti temporali; se una è troppo lasca, si potrebbe verificare una perdita di precisione del segnale.

Questi casi appena enunciati costituiscono il motivo per cui risulta essere così importante capire quando l'RNM deve o non deve essere utilizzato in termini di limiti tecnici e di tipologie di informazioni (ad esempio, la precisione) che si perdono rispetto ad altre tecniche di modellizzazione.

Questo può essere fatto utilizzando un modello di riferimento che non perde alcun dettaglio, come ad esempio SPICE. Le descrizioni SPICE rappresentano il modello indipendentemente da come verrà impiegato, e forniscono un riferimento con il quale queste diverse astrazioni possono essere verificate.

È anche altamente raccomandato l'utilizzo delle asserzioni all'interno dei modelli al fine di evitare un uso improprio durante la verifica come, ad esempio, un controllo sulla massima frequenza in cui può essere utilizzato il modello.

1.3.4. Ricapitolazione

L'RN modeling produce enormi miglioramenti in termini di prestazioni, nei casi in cui funzioni correttamente. Questo è un avvertimento critico, poiché l'RN modeling è limitato nella sua applicabilità ed è difficile da eseguire con precisione.

Andando a riassumere:

- Il primo passo è quello di definire gli effetti da modellare e garantire che vi sia un modo esplicito per descriverli, dato che gli ingressi e le uscite saranno segnali digitali.
- Quando si calcola la soluzione del sistema, si è a conoscenza solamente di ciò che sta all'interno del modello, non di quello che sarà ad esso collegato.
- Tranne utilizzando qualche formalismo VHDL o SV-2012 con rapporti tensione/corrente, gli ingressi dei modelli sono considerati come alte impedenze e le uscite basse impedenze.
- Gli ingressi e le uscite dei modelli devono essere univocamente distinguibili (niente porte bidirezionali).
- Spesso, il progettista non può scegliere il linguaggio durante la modellizzazione. Ma, come si è potuto osservare in precedenza, tutti i linguaggi disponibili non sono applicabili a tutte le caratteristiche che devono essere descritte. Quindi se il progettista ha la facoltà di scegliere il linguaggio, non dovrebbe poterlo fare fino a che non sia certo di quali effetti sono in procinto di essere modellati.
- Poiché i simulatori per l'RN Modeling eseguono solo al variare degli ingressi del modello o a seconda di passi temporali predefiniti, a volte risulta necessario inserire nelle descrizioni delle istruzioni per l'aggiornamento dei valori.

Si sono identificate tre diverse circostanze in cui le descrizioni in RN modeling possono essere utilizzate senza correre rischi:

- Modelli signal-flow che non richiedono un sistema conservativo.
- Modelli conservativi dove è sufficiente la modellizzazione solo della tensione o della corrente.
- Modelli per controllare la corretta propagazione dei dati, segnali di controllo e segnali di potenza durante la simulazione senza alcun dettaglio implementativo.

2. Caso di applicazione

Si è scelto di applicare la tecnica di Real Number Modeling ad un dispositivo in fase di progetto presso Infineon Technologies, realizzando la modellizzazione in linguaggio VHDL di ogni blocco analogico legato alla funzionalità del dispositivo. Di seguito si procede con una breve sintesi delle caratteristiche del prodotto

2.1. Descrizione del prodotto

Il dispositivo è un circuito integrato progettato per il controllo di un convertitore DC/-DC Buck-Boost non invertente realizzato con MOSFET ed un singolo induttore. Esso incorpora varie funzioni di diagnostica e protezione ed un'interfaccia SPI. Questo sistema è particolarmente indicato per pilotare LED ad alta potenza $(V_{LED} = 2 \div 52 [V])$ con la massima efficienza ed il minimo numero di componenti esterni.

Il circuito offre più modalità di dimming sia analogiche che digitali. Esso presenta un generatore di clock interno configurabile o sincronizzabile ad una sorgente esterna e la frequenza di switching può essere impostata in un range compreso tra i 200 [kHz] ed i 700 [kHz].

Inoltre, il sistema nella modalità di regolazione di corrente dispone di un anello stabile gestito grazie a semplici componenti esterni di compensazione. Il dispositivo possiede anche una funzione di Soft Start per limitare i picchi di corrente ed overshoot di tensione all'avvio del sistema.

2.1. DESCRIZIONE DEL PRODOTTO CAPITOLO 2. CASO DI APPLICAZIONE

Riassunto delle principali funzioni:

• di protezione

- dai sovraccarichi dei MOSFET dei ponti
- dalla condizione di cortocircuiti del carico per scariche elettrostatiche (ESD)
- dal sovrariscaldamento con spegnimento del dispositivo e riavvio automatico

• di diagnostica

- informazioni di diagnostica attraverso le lettura delle "Error Flags" del SPI
- rilevamento della condizione di assenza del carico (circuito aperto) durante il funzionamento
- preavviso sulle condizioni di temperature del dispositivo e dello spegnimento per sovrariscaldamento
- monitoraggio intelligente e funzioni avanzate fornite dalle informazioni sulla corrente che attraversa i LED e la corrente dal generatore d'ingresso




Figura 2.1.: Diagramma a blocchi semplificato del dispositivo [4]

2.1.1. Power States




Figura 2.2.: Macchina a stati delle macro condizioni di funzionamento[4]

La macchina a stati presente in figura 2.2 riassume i quattro macro-stati di funzionamento del circuito, dove si possono vedere anche le possibili transizioni in funzione dei segnali interessati.

Quando il dispositivo è in stato di **SLEEP**, tutte le uscite sono spente ed i registri del SPI sono in stato di reset, indipendentemente dalle tensioni VIN, VDD IVCC e IVCC_EXT. Per la condizione di 'Power-up' è sufficiente che una delle tensioni di alimentazione VIN e VDD superino la propria soglia minima.

Nello stato di **IDLE** i regolatori delle alimentazioni interne stanno lavorando, ma non c'è attività di switching a prescindere dai valori delle tensioni di VIN, VDD IVCC e IVCC_EXT. In questo stato le funzioni di diagnostica non sono disponibili e se in presenza di VDD con un valore sufficiente la comunicazione SPI è attiva.

Lo stato di **LIMP HOME** permette di soddisfare determinati requisiti di sicurezza del sistema e fornisce la possibilità di mantenere un livello di corrente/tensione in uscita definita tramite un circuito di controllo di riserva. Il sistema di riserva permette di pilotare il carico durante un malfunzionamento dell'eventuale microcontrollore collegato al dispositivo.

Nello stato **ACTIVE** il sistema è pronto a far partire l'attività di switching, non appena il segnale PWMI va alto.

2.1.2. Funzioni di regolazione

Il controllore integra tutte le funzioni necessarie per regolare una corrente costante al carico – il caso ideale per applicazioni LED –, opzionalmente è possibile utilizzarlo per regolare una tensione costante.

Il sistema dispone di due ingressi analogici (IIN1, IIN2) per il controllo sulla corrente di ingresso per limitarne il valore ed un secondo loop con rilevamento di corrente, connesso ai pin FBL e FBH, per regolare la corrente erogata al carico.

La logica del dispositivo regola la corrente erogata fornendo un segnale PWM (Pulse Width Modulated) ai 'gate driver', figura 2.1 a pagina 29. I pin (HSGD1,2 e LSGD1,2) connessi ai gate driver vengono utilizzato per pilotare i MOSFET esterni. È anche possibile fornire il segnale PWM esternamente tramite il pin PWMI.

2.1.3. Soft Start

Il comportamento della Soft Start limita le correnti che attraversano l'induttore e i MO-SFET esterni durante l'inizializzazione (alla prima accensione e dopo aver rivelato le condizioni di cortocircuito o di circuito aperto del carico). La funzione di Soft Start incrementa gradualmente la corrente nell'induttore e nei MOSFET durante $t_{SOFT-START}$ per evitare di fornire una tensione troppo elevata al carico. La rampa di Soft Start è definita da un capacitore ($C_{SOFT-START}$) connesso al pin SOFT_START. La scelta del valore di capacità per $C_{SOFT-START}$ dipende dalla seguente equazione:

$$t_{SOFT-START} = \frac{1.4 \, [V]}{I_{SOFT-START-PU}} C_{SOFT-START}$$

Il pin SOFT_START è anche utilizzato per definire un filtro temporale per le condizioni di guasto. Quando viene rilevato sull'output un circuito aperto o un cortocircuito, viene attivato un generatore di corrente di pull-down $I_{SOFT-START-PD}$. Questa corrente abbassa il valore di $V_{SOFT-START}$ fino a che non viene raggiunta una soglia di reset che riattiva la corrente $I_{SOFT-START-PU}$ la quale innesca un nuovo ciclo fino all'uscita della condizione di guasto.

2.2. Topologia Buck-Boost sincrono non invertente

Il dispositivo è progettato per controllare i segnali che pilotano i terminali di gate di 4 MOSFET esterni disposti in una topologia Buck-Boost sincrono non invertente a singolo induttore. Questa topologia consente di operare in modalità BOOST, BUCK-BOOST o BUCK in applicazioni ad alta potenza con la massima efficienza.

I passaggi tra le differenti modalità di regolazione sono eseguiti automaticamente dal dispositivo, in funzione delle condizioni al contorno dell'applicazione.




Figura 2.3.: Architettura a 4 interruttori Buck-Boost sincrono non invertente [4]

La figura 2.3 presenta lo schema della configurazione con l'induttore L_{OUT} e i 4 MOSFET a canale n (M1, M2, M3 e M4).

I transistor M1 e M3 quando sono accesi formano un percorso tra V_{IN} e massa che attraversa L_{OUT} in una direzione (pilotati dai due PIN HSGD1 e LSGD2). Mentre l'accensione di M2 e M4 forma un percorso tra V_{OUT} e massa che attraversa L_{OUT} in direzione opposta (pilotati dai due PIN HSGD2 e LSGD1).

Il dispositivo monitora i nodi SWN1, SWN2, la tensione su R_{SWCS} e le correnti d'ingresso e di uscita.

2.2.1. Modalità di funzionamento BOOST

$V_{\rm OUT} > V_{\rm IN}$

Per lavorare in questa modalità i transistor che compongo il ponte 1, M1 e M2 vengono rispettivamente tenuti sempre acceso e spento, e l'attività di switching avviene sul ponte 2. In ogni ciclo si avvia prima M3 – in questa fase il dispositivo di controllo valuta la corrente che attraversa l'induttore (controllo dei picchi di corrente) – e rimane acceso finchè la tensione su R_{SWCS} non raggiunge la soglia massima di riferimento. Allo spegnimento di M3 si accende M4 per il tempo del ciclo residuo.

Nella figura 2.4 è rappresentato graficamente quanto appena esposto sinteticamente ed in figura 2.5 nella pagina successiva si mostra un confronto semplificato con l'approccio asincrono del Boost tradizionale.






Figura 2.4.: Modalità di regolazione BOOST[4]



a) 4 switch architecture BOOSTER



b) standard asynchronous BOOSTER

Figura 2.5.: Confronto con il circuito in configurazione BOOST asincrono standard [4]

2.2.2. Modalità di funzionamento BUCK

$V_{IN} > V_{OUT} \\$

Per lavorare in questa modalità i transistor che compongo il ponte 2, M4 e M3 vengono rispettivamente tenuti sempre acceso e spento, e l'attività di switching avviene sul ponte 1. In ogni ciclo si avvia prima M2 – in questa fase il dispositivo di controllo valuta la corrente che attraversa l'induttore – e rimane acceso finchè la tensione su R_{SWCS} non raggiunge la soglia minima di riferimento. Allo spegnimento di M2 si accende M1 per il tempo del ciclo residuo.

Nella figura 2.6 è rappresentato graficamente quanto appena esposto sinteticamente ed in figura 2.7 nella pagina successiva si mostra un confronto semplificato con l'approccio asincrono del Buck tradizionale






Figura 2.6.: Modalità di regolazione BUCK [4]



a) 4 switch architecture BUCK



b) standard asynchronous BUCK

Figura 2.7.: Confronto con il circuito in configurazione BUCK asincrono standard [4]

2.2.3. Modalità di funzionamento BUCK-BOOST

Il controllore è in modalità Buck-Boost quando la V_{IN} è vicina alla V_{OUT} .

In questa modalità tutti e quattro i MOSFET vengono accessi alternativamente combinando le due modalità descritte precedentemente e come mostrato in figura 2.8




Figura 2.8.: Modalità di regolazione BUCK-BOOST [4]

	BOOST MODE	BUCK-BOOST MODE	BUCK MODE
M1	ON	PWM	PWM
M2	OFF	PWM	PWM
M3	PWM	PWM	OFF
M4	PWM	PWM	ON

Figura 2.9.: Tabella di riassunto dello stato dei transistor nelle configurazioni di lavoro [4]

2.2. TOPOLOGIA BUCK-BOOST SINCRONO NON INVERTENTE CAPITOLO 2. CASO DI APPLICAZIONE

3. VHDL – ANALOG PACKAGE

Il punto di partenza per l'attività di modelizzazione è definire adeguatamente i tipi di dato da utilizzare.

Tipicamente le porte dei blocchi sono di tre tipologie differenti: pin digitali (segnali di abilitazione, clock, etc), pin analogici che rappresentano tensioni (alimentazione, tensione di riferimento) e pin analogici che rappresentano correnti (correnti di bias, sensed currents).

Ad ognuna di queste tipologie si assegna un tipo di dato diverso, andando a scegliere tra STD_ULOGIC, ANALOG_UT e CURRENT_UT.

Il primo è definito nel package 'std_logic_1164' della 'libreria' IEEE mentre gli altri due si sono definiti nel package 'analog_pack' della libreria 'analog_hw'. Pertanto è importante dichiarare nell'intestazione del modello VHDL le due librerie e l'uso del package come in figura 3.1:

```
LIBRARY IEEE;
USE ieee.std_logic_1164.ALL
LIBRARY analog_hw;
USE analog_hw.analog_pack.ALL
Listing 3.1: Intestazione dei file VHDL
```

```
type std_ulogic is ( 'U', — bit non inizializzato/indefinito 'X', — valore sconosciuto (forte) '0', — valore logico basso (forte) '1', — valore logico alto (forte) 'Z', — stato di alta impedenza 'W', — valore sconosciuto (debole) 'L', — valore logico basso (debole) 'H', — valore logico alto (debole) '-'); — don't care
```

Listing 3.2: Dichiarazione del tipo di dato std ulogic

```
type analog_ut is range real 'low to real 'high;
subtype current_ut is analog_ut;
Listing 3.3: Dichiarazione del tipo di dato analog ut e current ut
```

In figura 3.2 nella pagina precedente è possibile vedere come viene dichiarato il tipo di dati STD_ULOGIC, mentre si sono definiti ANALOG_UT e CURRENT_UT fondamentalmente come tipo di dato REAL – figura 3.3 – con la particolarità di aver assegnato uno specifico significato ad alcuni valori.

Questi sono:

```
'ANALOG_U'/'CURRENT_U' (valore di tensione/corrente indefinito)

'ANALOG_X'/'CURRENT_X' (valore di tensione/corrente sconosciuto)

'ANALOG_Z' (valore di alta impedenza)

constant ANALOG_U : analog_ut := analog_ut 'left;
constant ANALOG_X : analog_ut := analog_ut (real(analog_ut 'left) / 2.0);
constant ANALOG_Z : analog_ut := analog_ut (real(analog_ut 'left) / 4.0);
   Listing 3.4: Dichiarazione di ANALOG_U, ANALOG_X e ANALOG_Z

constant CURRENT_U : current_ut := current_ut 'left;
constant CURRENT_X : current_ut := current_ut 'left) / 2.0);
   Listing 3.5: Dichiarazione di CURRENT_U e CURRENT_X
```

Come mostrato in figura 3.4 ANALOG_U è definito come il minimo valore che può assumere il tipo di dati REAL, si noti che nel VHDL il valore iniziale – se non specificato nella dichiarazione – dell'oggetto, variabile o signal, di tipo T è T'left, quindi ANALOG_U/CURRENT_U è il valore iniziale al momento della dichiarazione del segnale.

ANALOG_X e ANALOG_Z sono definiti rispettivamente la metà e un quarto di ANALOG_U.

Nella tabella 3.2 sono mostrati i valori di ANALOG_U, ANALOG_X, ANALOG_Z che si sono ottenuti nelle nostre applicazioni, ma per come sono stati definiti essi possono cambiare al variare del simulatore.

Per questo motivo sono state implementate due funzioni di nome 'analog_known' e 'current_known', le quali restituiscono il valore booleano TRUE quando il segnale passato come argomento assume uno dei valori tra ANALOG_U, ANALOG_X, ANALOG_Z o CURRENT_U e CURRENT_X.

ANALOG_U	-1e+308
ANALOG_X	-5e + 307
ANALOG_Z	-2,5e+307

Tabella 3.2.: Valore di default di ANALOG_U, ANALOG_X e ANALOG_Z

Tra gli altri tipi dati definiti all'interno del package sono da citare le versioni vettoriali:

```
type analog_vector_ut is array (natural range <>) of analog_ut;
type current_vector_ut is array (natural range <>) of current_ut;
Listing 3.6: Dichiarazione di anaog_vector_ut e current_ut_vector
```

e le versioni 'resolved' ANALOG T e CURRENT T.

Quando viene usato un tipo di dati 'resolved' viene richiamata un funzione di risoluzione per decidere quale tra i segnali driver ha la priorità nell'assegnazione al segnale ricevente.

La figura 3.7 illustra la funzione di risoluzione per il tipo di dato std_logic resolved dello std_ulogic. Per il tipo di dati ANALOG_T, viene implementata una tabella simile.

	Value_2	ANALOG_Z	ANALOG_X	ANALOG_U
Value_1	'ANALOG_X'	'Value_1'	'ANALOG_X'	'ANALOG_X'
ANALOG_Z	'Value_2'	'ANALOG_Z'	'ANALOG_X'	'ANALOG_X'
ANALOG_X	'ANALOG_X'	'ANALOG_X'	'ANALOG_X'	'ANALOG_X'
ANALOG_U	'ANALOG_X'	'ANALOG_X'	'ANALOG_X'	'ANALOG_X'

Tabella 3.4.: Tabella di risoluzione di ANALOG_T

```
type stdlogic_table is array(std_ulogic, std_ulogic) of std_ulogic;
constant resolution_table : stdlogic_table := (
```

```
U
                                       Ζ
              Χ
                       0
                               1
                                               W
                                                        L
                                                                Н
     'U'
                      'U'
                              'U'
                                       'U'
                                               'U'
                                                       'U'
                                                                'U'
                                                                        'U
                                                                                           U
                              'X'
                                       'X'
                                               'Χ'
     'U'
                      'Χ'
                                                       'X'
                                                                'X
                                                                        'X
     'U'
             'Χ'
                      ' 0 '
                              'Χ'
                                       '0'
                                               0'
                                                       '0'
                                                                ' 0
                              1'
                                                       '1'
                                                                ' 1 '
     'U'
              'Χ'
                      'Χ'
                                       '1'
                                               1'
                                                                        'X
                                                                                           1
     'U'
                      ' 0 '
                              ' 1
                                       'Z '
                                               'W'
                                                                'H
                                                                                           Z
              'Χ'
                              1'
     'U'
                      '0
                                      'W'
                                               'W'
                                                       'W'
                                                                'W'
                                                                        'X
                                                                                           W
                              '1'
                                      ' L '
                      '0'
                                               'W'
                                                       L'
                                                                'W'
                                                                        'X
                                                                                           L
                              1'
     'U'
                      '0'
                                      'H'
                                               'W'
                                                       'W'
                                                                'H
                                                                        'X
                                                                                           Н
                      'X'
                              'Χ′
                                       'Χ'
                                               'X'
                                                       'Χ'
                                                                'X
);
```

Listing 3.7: Funzione di resoluzione del std logic (look-up table)

Essa può essere interpretata molto semplicemente considerando ANALOG_Z come la condizione più debole e se un altro driver sta imponendo una tensione quest'ultimo avrà priorità maggiore. Altrimenti verrà assegnato il valore ANALOG_X in quanto non è possibile avere un nodo con più livelli di tensione.

La tabella di risoluzione del tipo di dati CURRENT_T è molto simile a quell'ANA-LOG_T, dove la principale differenza sta nell'implementazione della legge di Kirchhoff delle correnti, quindi un segnale connesso a più driver risulterà la somma algebrica dei valori imposti dai driver.

	Value_2	CURRENT_X	CURRENT_U
Value_1	'Value_1 + Value_2'	'CURRENT_X'	'CURRENT_X'
CURRENT_X	'CURRENT_X'	'CURRENT_X'	'CURRENT_X'
CURRENT_U	'CURRENT_X'	'CURRENT_X'	'CURRENT_X'

Tabella 3.6.: Tabella di risoluzione di CURRENT T

Ad eccezione di alcuni casi in cui avere più driver è imposto dal circuito da modellizzare, si consiglia l'utilizzo di tipi di dati unresolved. Questo permette di evitare eventuali cortocircuiti indesiderati tra 2 segnali, poichè in fase di compilazione vengono segnalate le net pilotate da più di un driver.

4. Netlister VHDL

4.1. Cadence VHDL Toolbox

Come esposto precedentemente si intende creare il modello Real Number di un prodotto in fase di progetto, i cui schematici analogici sono stati in precedenza predisposti in librerie di Virtuoso[®] Cadence.

Questo permette l'utilizzo del Netlister disponibile nella VHDL Toolbox di Virtuoso[®].




Figura 4.1.: Schermata iniziale del Cadence VHDL Toolbox

Nella schermata iniziale – figura 4.1 – nel campo 'Run Directory' è neccessario introdurre il percorso di una cartella con permesso di scrittura, mentre nel campo 'Top Level Design' si inserisce la view dell'elemento di gerarchia superiore di cui si intende creare il modello.

Dopo aver impostato alcune opzioni, di cui alcune si parlerà in seguito, il Netlister andrà a generare due file contenenti entity ed architecture per ogni blocco di ciascun livello gerarchico inferiore, ed un unico file di configurazione per il blocco superiore.

Il Netlister utilizza il metodo in tre fasi per istanziare i componenti del VHDL'87:

• dichiarazione:

- serve a specificare le caratteristiche dell'interfaccia del componente
- la sintassi compare nella parte dichiarativa (prima di BEGIN) delle entity dell'architecture del blocco che istanzia il componente

• specificazione (binding)

- per ogni componente istanziato, definisce la entity e l'architecture da utilizzare
- anch'esso nella parte dichiarativa o, come in questo caso, in un file di configurazione

• istanza

- è l'istruzione concorrente con cui si inserisce il componente figlio, all'interno del modello VHDL del genitore
- elenca implicitamente o esplicitamente le connessioni dei terminali dell'istanza ai segnali interni del genitore
- nella parte assertiva dell'architecture (tra BEGIN ed END)

4.2. Vantaggi e setup del Netlister

Il primo vantaggio che il netlister offre è la capacità di recuperare automaticamente i blocchi delle porte logiche ed altri elementi puramente digitali dalle librerie presenti nel progetto. In questo passaggio si può intuire l'uso del file di configurazione infatti, nell'eventualità che le stesse celle venissero compilate in librerie con nome diverso, è sufficiente modificare le istruzione di binding presenti in un unico file. Questo fatto favorisce la portabilità e la riusabilità del lavoro.

Inoltre nel Setup – figura 4.3 – è possibile inserire il percorso delle cartelle utilizzate per salvare i modelli già realizzati, ed allo stesso modo delle porte logiche il programma li andrà automaticamente ad istanziare all'interno del blocco gerarchico superiore.

```
ARCHITECTURE <architecture father name > OF <entity father name > IS
-- [...]
  component <entity son name>
    [generic(<generic-list >); ]
    port (A, B, CI: in std logic;
    port(<port-list >);
  end component;
 - [...]
BEGIN
  <label >: <component name>
     PORT MAP (<port-association-list >);
END
CONFIGURATION < configuration name > OF < entity father name > IS
  FOR <architecture son name>
    FOR < label >: < component name >
      USE ENTITY <library name >.<entity son name >(architecture son name);
      FOR <architecture son name>
            [...]
      END FOR:
    END FOR;
  END FOR;
END <configuration name >;
```

Listing 4.1: Sintassi per l'istanza di un componente e di una configurazione in VHDL'87

In definitiva il Netlister permette di ridurre in due modi le cause di errore. Primo, creando la possibilità di atomizzare il lavoro di modellizzazione concentrandosi solo su piccoli/medi blocchi analogici che compongono i livelli gerarchici inferiori e semplificando quindi le funzioni da realizzare coi modelli. In secondo luogo, creando automaticamente le connessioni nelle gerarchie superiori.




Figura 4.2.: Schema di funzionamento del Netlister [7]

Un'altra funzionalità del programma, è la possibilità di personalizzare l'intestazione dei file VHDL, permettendo così di linkare i package delle librerie IEEE e analog_hw come visto in figura 3.1 a pagina 39.

Questo consente di definire le porte dei modelli con i tipi di dato che si desiderano, ed esse verranno riconosciute dal blocco che li istanzia. Inoltre il netlister propaga il tipo di dato utilizzato per una porta in tutte le net e porte dei blocchi gerarchici superiori, ad eccezione del caso in cui un segnale risulti connesso a due porte di tipo diverso. In questa occasione lancia un warning sulla console, indicando il pin e le net responsabili e richiama una funzione di conversione predefinita, che nell'eventualità, si può modificare. Data la difficoltà di generalizzare quale sia la corretta procedura di conversione, si consiglia di provvedere manualmente alla risoluzione di tali problemi.




Figura 4.3.: Setup del netlister 1 – Intestazione del file VHDL




Figura 4.4.: Setup del netlister 2 – Percorso dei modelli

Come ultima nota sull'utilizzo del netlister si vuole indicare la possibilità di indicare al programma gli "Skip Design Unit". Questo elenco permette di far sostituire automaticamente gli elementi indicati – anche intere librerie – con dei circuiti aperti come potrebbe avvenire per alcuni capacitori. È anche possibile indicare in un modo diverso gli elementi che si vogliono sostituire con un cortocircuito, come può succedere per i resistori.




Figura 4.5.: Setup del netlister 3 – Skip Design Unit

5. Esempi di modelli VHDL

5.1. Regolatore ideale di tensione




Figura 5.1.: Schema del Regolatore di tensione

Lo schema in figura 5.1 si riferisce ad un regolatore di tensione presente nella Power Management Unit (PMU) del dispositivo.

Lo scopo della modellizzazione di questo elemento è quello di velocizzare la simulazione e quindi ridurre al minimo il numero di calcoli che il simulatore deve eseguire. Per questo il modello assegna semplicemente alle uscite del blocco il valore di tensione che idealmente dovrebbero avere, non appena si verificano le condizioni di abilitazione.

```
LIBRARY IEEE, STD;
  USE IEEE.std logic 1164.all;
  LIBRARY analog hw;
   USE analog_hw.analog_pack.all;
5
  ENTITY pmu vref 2v IS
  PORT(
7
         vdd 5v a
                        : IN
                              analog ut;
8
         vdd 3v3 a
                        : IN
                              analog ut;
9
                              analog_ut;
         VSS
                        IN
10
                              analog ut;
         vss sense
                        : IN
11
                        : IN
                              analog ut;
         vin
12
         ibp 5u
                              current ut;
                        : IN
13
         sleep_3v_n
                        : IN
                              std ulogic;
14
         spi version n : IN
                              std ulogic;
15
         vref_2v
                        : OUT analog ut;
16
         vref 2v pad
                        : OUT analog ut;
17
         vref 1v75
                        : OUT analog ut;
                        : OUT analog ut;
         vref 1v46
19
         vref 1v34
                        : OUT analog ut;
20
         vref 1v28
                        : OUT analog ut;
21
         vref_0v32
                        : OUT analog_ut;
22
         vref 0v2
                        : OUT analog ut;
23
                        : OUT analog_ut
         vref 0v175
24
        );
25
  END pmu vref 2v;
26
27
  ARCHITECTURE schematic of pmu vref 2v IS
28
  - Local SIGNALS and CONSTANTS -
29
     constant vin th
                                  : analog ut
                                               := 1.0;
30
     constant vref 2v value
                                  : analog ut
                                              := 2.0;
31
     constant vref_2v_pad_value : analog_ut
                                              := 2.0;
32
     constant vref 1v75 value
                                 : analog ut := 1.75;
33
                                  : analog_ut := 1.46;
     constant vref_1v46_value
34
     constant vref 1v34 value
                                : analog ut := 1.34;
35
     constant vref 1v28 value
                                : analog ut
                                              := 1.28;
36
     constant vref 0v32 value
                                 : analog ut
                                               := 0.32;
                                 : analog ut
     constant vref 0v2 value
                                               := 0.2;
38
     constant vref 0v175 value : analog ut
                                               := 0.175;
39
              en internal
                                  : std ulogic := '0';
     signal
40
  BEGIN
```

```
— Concurrent Signal Assignments —
     en internal <= '1' when (
                                     analog_known(vdd_5v_a)
43
                                 and analog known (vdd 3v3 a)
44
                                 and analog_known(vin)
45
                                                               and (vin > vin_th)
46
                                 and current known (ibp 5u)
                                 and (sleep 3v n = '1')
48
                         else '0';
49
     vref 2v
                 <= vref 2v value
                                        when en internal = '1' else analog ut(0.0);
50
     vref_2v_pad <= vref_2v_pad_value when en_internal = '1' else analog_ut(0.0);</pre>
51
     vref 1v75
                 <= vref_1v75_value</pre>
                                        when en_internal = '1' else analog_ut(0.0);
52
                                        when en internal = '1' else analog ut (0.0);
     vref 1v46
                 <= vref 1v46 value
53
     vref 1v34
                 <= vref_1v34_value</pre>
                                        when en_internal = '1' else analog_ut(0.0);
54
     vref 1v28
                 <= vref_1v28 value
                                        when en internal = '1' else analog ut(0.0);
55
                                        when en_internal = '1' else analog_ut(0.0);
     vref_0v32
                 <= vref 0v32 value
56
     vref_0v2
                 <= vref_0v2_value
                                        when en_internal = '1' else analog_ut(0.0);
57
     vref_0v175 \le vref_0v175_value
                                        when en_internal = '1' else analog_ut(0.0);
58
```

5.2. Comparatore




Figura 5.2.: Schema del comparatore

Quest'esempio è un comparatore di due livelli di tensione ed uscita digitale. In esso è possibile osservare che si è riportato un'isteresi simmetrica sulla soglia di transizione ed il tempo di propagazione dagli ingressi all'uscita.

Come si può vedere il modello ignora gli effetti delle impedenze connesse ai suoi PIN. Inoltre può essere interessante notare che l'istruzione VHDL 'after' fornisce un filtro temporale sulle transizioni degli ingressi, questo evita che il comparatore riporti in uscita variazioni con durata inferiore al tempo di propagazione.

```
LIBRARY IEEE, STD;
  USE IEEE.std logic 1164.all;
  LIBRARY analog hw;
  USE analog_hw.analog_pack.all;
5
  ENTITY comparator pmos medium IS
6
     PORT(
7
           in m
                    : IN
                           analog ut;
8
           in p
                    : IN
                           analog ut;
9
           ibp_5u
                   : IN
                          current_ut;
10
           ibp 2u5 : IN
                           current ut;
11
                    : IN
                           std ulogic;
           en n
12
           hyst n
                          std ulogic;
                   : IN
13
           out o
                    : OUT std ulogic
14
           );
15
  END comparator_pmos_medium;
16
17
  ARCHITECTURE beh of comparator pmos medium IS
19
  — Local SIGNALS and CONSTANTS ——
20
   constant ibp 5u treshold
                              : current ut := 4.5e-6;
21
   constant ibp_2u5_treshold : current_ut := 2.0e-6;
22
   signal
            enable cond
                               : boolean;
23
   signal
            v a
                               : analog ut;
            d int
                               : std logic
   signal
                                            := '0';
   signal
            out o temp
                               : std logic;
26
  — hysteresis, threshold margin
27
  constant v_hys
                              : analog_ut := 0.04;
28
            threshold
                               : analog_ut := v_hys;
   signal
29
  — propagation delay
   constant t delay
                              : time
                                             := 100 \text{ ns};
31
32
  BEGIN
33
  — Concurrent Signal Assignments —
34
     enable cond <= TRUE when ( analog known(ibp 5u)
                                                                    and
35
                                  ( ibp 5u > ibp 5u treshold )
                                                                    and
36
                                  analog known(ibp 2u5)
                                                                    and
37
                                  ( ibp_2u5 > ibp_2u5_treshold ) and
38
                                  (en_n = '0')
39
                           else FALSE;
40
     -- Differential signal input
41
```

```
<= (in_p - in_m) when enable_cond</pre>
42
     v_a
                                      else analog_ut(0.0);
43
     - Treshold valutation
44
     threshold
                 <= -v_hys when ( out_o_temp = '1' )</pre>
45
                              else v_hys;
46
  -- Processes ----
47
   comp:
48
     process( v_a, enable_cond )
49
50
       if enable_cond then
51
         if (v_a > threshold) then
                                             — input above reference
52
            d int <= '1';
53
                                             — input below reference
          else
54
            d int <= '0';
55
         end if;
56
       else
57
          d_int <= '0';
58
       end if; — enable cond
     end process; -- comp
60
61
     out o temp <= d int after t delay;
62
63
     out\_o
                 <= out_o_temp;</pre>
64
65
  END beh;
```

5.3. Blocco di Soft Start




Figura 5.3.: Schema del blocco di Soft Start

In figura 5.3 viene riportato uno schema semplificato del blocco di Soft Start, il cui funzionamento è sinteticamente descritto nel paragrafo 2.1.3 a pagina 31.

Nel modello è stata riportata la generazione della rampa di tensione in funzione delle correnti che caricano o scaricano il capacitore, il cui valore di capacità è stato posto come un segnale all'interno dell'architecture.

Il blocco inoltre presenta l'istanza di due comparatori per segnalare alla logica che gestisce i segnali di controllo, l'attraversamento della tensione sul capacitore delle due soglie di riferimento.

```
LIBRARY IEEE, STD;
  USE IEEE.std logic 1164.all;
   LIBRARY analog hw;
   USE analog_hw.analog_pack.all;
  ENTITY soft_start_block IS
  PORT(
                                   analog_ut;
        vdd 3v3 a
                            : IN
7
        vss a
                            : IN
                                   analog ut;
8
                            : IN
                                   current ut;
9
        ibp 5u rpp ss
        vref
                            : IN
                                   analog_ut;
10
                                  std ulogic;
        ss enable
                            : IN
11
        ss finish latch n : IN
                                  std ulogic;
12
        ss disch cap
                                  std ulogic;
                            : IN
13
        vref 1v75
                            : IN
                                  analog ut;
14
                            : IN
        ss pad
                                  std ulogic;
15
        ss_pad_sense
                            : IN
                                  analog_ut;
16
        ss enable n
                            : IN
                                  std ulogic;
17
        ss keep low
                            : IN
                                  std ulogic;
                            : IN
        vref 0v2
                                  analog ut;
19
        pok
                            : IN
                                  std ulogic;
20
        ss latch
                            : OUT std ulogic;
21
        ss\_reset
                            : OUT std_ulogic;
22
        ss int
                            : OUT analog ut
23
24
        );
   END soft start block;
25
26
   ARCHITECTURE beh of soft start block IS
27
           COMPONENT comparator_pmos_medium
28
           PORT(
29
                    out o
                             : OUT std ulogic;
30
                             IN
                    in m
                                    analog ut;
31
                    hyst n
                            :
                               IN
                                    std ulogic;
32
                    ibp 2u5 : IN
                                   current ut;
33
                    en n
                             : IN
                                    std_ulogic;
34
                    ibp_5u : IN
                                    current ut;
35
                    in p
                             IN
                                    analog ut
36
           END COMPONENT;
38

    Local SIGNALS and CONSTANTS

39
     constant vdd_3v3_a_threshold
                                         : analog_ut := 3.0;
40
     constant ibp_5u_rpp_ss_threshold : current_ut := 4.5e-6;
41
```

```
signal
               net33
                                         : current ut;
42
     signal
               net35
                                         : current ut;
43
     signal
               net36
                                         : current ut;
44
     signal
               net37
                                         : current ut;
45
     signal
               hyst n
                                         : std_ulogic := '0';
46
     signal
               enable cond
                                         : boolean;
47
     -- Passo temporale fisso per la generazione della rampa
48
     signal
               ss time step
                                         : time
                                                       := 5 \text{ ns};
49
     constant one psec
                                         : time
                                                       := 1 ps;
50
                                         : analog_ut;
     signal
               charge_ampl_step
51
               discharge_ampl_step
                                         : analog ut;
     signal
52
     signal
               vcap temp
                                         : analog_ut := 0.0;
53
     signal
               v cap
                                         : analog ut := 0.0;
54
     signal
               comp reset in m
                                         : analog ut;
55
                                         : analog_ut;
     signal
               comp latch in p
56
     — Soft Start pull up current
57
     constant i ss PU
                                         : analog ut := 20.0e-6;
58
     — Soft Start pull down current
59
     constant i ss PD
                                         : analog ut :=
                                                           2.0e-6;
60
     signal
               cap ss value
                                         : analog ut := 32.0e-9;
61
     signal
               cap s step
                                         : analog ut;
62
   BEGIN
63
   — Concurrent Signal Assignments —
64
     enable cond
                          <= TRUE when ( analog known(vdd 3v3 a)
65
                                           and ( vdd 3v3 a > vdd 3v3 a threshold)
66
                                           and current known(ibp 5u rpp ss)
67
                                           and ( ibp 5u rpp ss > ibp 5u rpp ss threshold)
68
                                           and analog_known(vref)
69
                                           and ( vref > analog ut(0.0))
70
                                           and (pok = '1')
71
                                          else FALSE;
72
                          <= v cap when (ss finish latch <math>n = '1')
     ss_int
73
                                     else vdd 3v3 a;
74
                          <= cap_ss_value /
     cap_step
75
                              (analog ut(ss time step / one psec)/1.0e+12);
76
                          <= i ss PU / cap step;
     charge ampl step
77
     discharge ampl step <= i ss PD / cap step;
78
   -- Processes ----
79
   current mirror:
80
     process(vdd_3v3_a, ibp_5u_rpp_ss, ss_enable)
81
     begin
82
```

```
if ( analog known(vdd 3v3 a)
83
             and ( vdd 3v3 a > vdd 3v3 a threshold)
84
             and current known (ibp 5u rpp ss)
85
             and ( ibp_5u_rpp_ss > ibp_5u_rpp_ss_threshold)
86
             and (ss_enable = '1')
87
          net33 \leq current ut(5.0e-6);
                                                       -- i comp reset
          net35 \le current ut(2.5e-6);
89
          net36 \le current ut(5.0e-6);
                                                       -- i comp latch
90
          net37 \le current ut(2.5e-6);
91
       else
92
          net33 \le current ut(0.0);
93
          net35 \le current ut(0.0);
          net36 \le current ut(0.0);
          net37 \le current ut(0.0);
96
          end if
97
       end process; -- current_mirror
98
99
    cap reg:
      process (enable cond, ss keep low, ss disch cap, v cap, vcap temp, vref, vss a)
100
      begin
101
        if enable cond then
102
          if (ss keep low = '1') then
                                                        — fast discharge condition
103
            vcap_temp <= vss_a;</pre>
104
          else
105
            if (ss disch cap = '1') then
                                                        - slow discharge condition
106
               vcap_temp <= ( v_cap - discharge_ampl_step ) after ss_time_step;</pre>
107
             elsif (ss enable = '1')
                                          then
                                                        — charge condition
108
               vcap temp <= ( v_cap + charge_ampl_step )</pre>
                                                                 after ss time step;
109
            end if:
110
          end if; -- ss keep low
111
          if (vcap temp > vref) then
            v cap <= vref;</pre>
113
          elsif (vcap temp < vss a) then
114
            v cap <= vss a;
115
          else
116
            v_cap <= vcap_temp;</pre>
117
          end if:
118
        end if; — enable_cond
      end process; — cap reg
120
   pmos M ESD:
121
      process(pok, v_cap, vss_a)
122
      begin
123
```

```
if (pok = '1') then
124
           comp_reset_in_m <= v_cap;</pre>
125
           comp_latch_in_p <= v_cap;</pre>
126
         else
127
           comp_reset_in_m <= vss_a;</pre>
128
           comp latch in p <= vss a;
129
         end if;
130
      end process; — pmos M ESD
131
    — Instances in the design ——
132
    i_comp_reset:
133
      comparator_pmos_medium
134
      PORT MAP(
135
                  out_o
                           => ss_reset,
136
                  in m
                           => comp_reset_in_m,
137
                  hyst n \Rightarrow hyst n,
138
                  ibp_2u5 \Rightarrow net35,
139
                  en n
                           => ss_enable_n,
140
                  ibp 5u \Rightarrow net33,
141
                           => vref 0v2
142
                  in_p
                  );
143
    i_comp_latch:
144
      comparator_pmos_medium
145
      PORT MAP(
146
                           => ss latch,
147
                  out o
                           \Rightarrow vref_1v75,
                  in m
148
                  hyst n \Rightarrow hyst n,
149
                  ibp_2u5 \Rightarrow net37,
150
                           => ss_enable_n,
                  en_n
151
                  ibp_5u \implies net36,
152
                           => comp latch in p
                  in p
153
                  );
154
    END beh;
155
```

Modello del convertitore BUCK-BOOST

6.1. Sistema di partenza

Dopo che si è completato il lavoro di creazione dei modelli dei blocchi analogici interni del dispositivo si tratta ora di verificarne il funzionamento.

Come primo approccio si sarebbe potuto andare a pilotare i PIN d'ingresso del sistema con valori opportuni e poi andare a controllare manualmente che i valori in risposta dai PIN di uscita fossero quelli che si aspettavano. Questa possibilità può funzionare per i primi test base di funzionamento, ma sul lungo periodo si dimostra molto onerosa e poco naturale nella valutazione dei risultati.

Dunque risulta conveniente sviluppare un modello a tempi discreti per la tipologia BUCK-BOOST non invertente presentata nella sezione 2.2 a pagina 32, e inserire come carico una serie di diodi per emulare una catena di LED, ovvero trasportare in linguaggio VHDL lo schema in figura 6.1 il quale è il circuito utilizzato nelle simulazioni SPECTRE di riferimento:

Nel seguito della trattazione ci si riferirà al circuito appena presentato con il termine inglese PLANT, preso in prestito dalla teoria del controllo dove indica il sistema di cui si vuole ottenere una regolazione tramite il loop di feedback.

Nel nostro caso il dispositivo analizzato – di cui si è già realizzato il modello – rappresenta il sistema di controllo e la grandezza che si vuole regolare è la corrente che attraversa i diodi di carico tramite il sensing della tensione della resistenza R_F .




Figura 6.1.: Schema del PLANT

Per lo sviluppo del modello si sono utilizzati come base di partenza due concetti: il primo è di utilizzare come variabili di stato le tensioni dei capacitori e le correnti degli induttori, il secondo è di sostituire gli interruttori con dei resistori il cui valore di resistenza varia in funzione del gate driver.

Confrontando lo schema rappresentato in figura 6.1 con lo schema in figura 2.3 si può notare che si sono sostituiti i MOSFET con il parallelo d'interruttori ideali e diodi.

Questi diodi rappresentano i diodi parassiti di Body-Drain, essi sono essenziali alla simulazione in quanto la logica anticrossing interna al dispositivo prevede dei dead time in cui tutti gli interruttori dei ponti in fase di switching sono spenti.

Nei dead time i diodi permettono la formazione di un percorso per la corrente che attraversa l'induttore. La quale altrimenti subirebbe una brusca interruzione e questo nelle simulazioni analogiche di SPICE non permetterebbe alla simulazione di convergere, mentre nelle simulazioni discrete che si vogliono realizzare, si andrebbe ad annullare una variabile di stato del sistema.

Si è scelto di rappresentare anche il diodo come un resistore, il cui valore di resistenza viene aggiornato ad ogni passo temporale in funzione della corrente secondo le formule 6.1 e 6.2

$$V_D = \ln\left(\frac{I_D + I_S}{I_S}\right) \cdot \eta V_{th} \tag{6.1}$$

$$R_D = \frac{V_D}{I_D + 1 \cdot 10^{-12}} \cdot R_S \tag{6.2}$$

Il passo temporale a cui si acccenna non è il periodo di switching del dispositivo, ma un periodo di campionamento diverso e necessariamente più breve. Si è scelto di inserire nel modello un fattore di sovraccampionamento che l'utilizzatore può modificare.

Per semplificare il modello, il parallelo d'interruttori e diodi e la serie dei diodi di carico vengono trattati come un'unica impedenza il cui valore viene calcolato ad ogni iterazione. Quindi lo schema in figura 6.1 diventa:




Figura 6.2.: Schema del modello del PLANT

Il quale si può rappresentare anche con il sistema:

Hatare anche con it sistema.

$$\begin{cases}
V_{rg} - I_{g}R_{g} = 0 \\
V_{Rcg} - I_{cg}R_{cg} = 0
\end{cases}$$

$$V_{cg} - I_{cg}/C_{g} = V_{cg0}$$

$$V_{hbu} - I_{hbu}R_{hbu} = 0$$

$$V_{lbu} - I_{lbu}R_{lbu} = 0$$

$$I_{L} - V_{L}/L = I_{L0}$$

$$V_{hbo} - I_{hbo}R_{hbo} = 0$$

$$V_{lbo} - I_{lbo}R_{lbo} = 0$$

$$V_{C} - I_{C}/C = V_{C0}$$

$$V_{RC} - I_{C}R_{C} = 0$$

$$V - IR = 0$$

$$-V_{Rg} - V_{cg} - V_{rcg} = -V_{g}$$

$$-V_{Rg} - V_{hbu} - V_{hbu} = -V_{g}$$

$$V_{lbu} - V_{l} - V_{lbo} = 0$$

$$-V_{hbo} - V_{lbo} + V = 0$$

$$-V_{C} - V_{RC} + V = 0$$

$$I_{g} - I_{cg} - I_{hbu} = 0$$

$$I_{hbu} - I_{lbu} - I_{l} = 0$$

$$I_{l} - I_{hbo} - I_{lbo} = 0$$

$$-I_{hbo} - I_{c} - I = 0$$

$$(6.3)$$

6.2. MATLAB

Prima di creare il modello in VHDL, si è deciso di realizzare un riferimento in MATLAB. MATLAB® (contrazione di MATrix LABoratory) è un linguaggio di alto livello e un ambiente interattivo per il calcolo numerico, l'analisi e la visualizzazione dei dati e la programmazione. MATLAB consente di analizzare dati, sviluppare algoritmi e creare modelli e applicazioni.

Il linguaggio, gli strumenti e le funzioni matematiche incorporate consentono di esplorare diversi approcci e di raggiungere una soluzione più velocemente rispetto all'uso di fogli di calcolo o di linguaggi di programmazione tradizionali, quali C/C++ o JavaTM.

Inoltre, i sistemi di equazioni a tempo discreto in linguaggio MATLAB sono – escludendo qualche differenza nella sintassi – completamente trasportabili in VHDL.

In MATLAB per rappresentare il sistema 6.3 nella pagina precedente si è utilizzato una rappresentazione matriciale. Ad ogni ciclo vengono aggiornati i parametri della matrice e si calcola il risultato.

```
function [V, iL, Vsw buck, Vsw boost, Iload, debug]=
       plant model buck boost led v 0 0 (Vg, hs drv buck, Is drv buck,
       hs_drv_boost, Is_drv_boost, ShortTrigger, parameters);
  %% 'parameters' è un argomento di tipo struct che contiene tutti valori
       numerici
3
  % DEFINIZIONE DELLE VARIABILI DI STATO
   persistent Vcgo Vco IIo
   persistent Rh on Rh off Rl on Rl off Rg Rcg Cg L C Rc R
   %% INIZIALIZZAZIONE DELLE VARIABILI DI STATO
     if isempty (Vco)
       Vco = 0;
9
       Ilo = 0;
10
       Vcgo = 0;
11
12
       Rh on = parameters.BB.Rp on;
13
       Rh off = parameters.BB.Rp off;
14
       Rl_on = parameters.BB.Rn_on;
15
       RI_off = parameters.BB.Rn_off;
16
17
18
       Rg = parameters.BB.Rg;
       Rcg = parameters.BB.Rcg;
19
       Cg = parameters.BB.Cg*parameters.Fsw*parameters.analog OS;
20
21
           = parameters.BB.L*parameters.Fsw*parameters.analog OS;
22
       C
           = parameters.BB.C*parameters.Fsw*parameters.analog OS;
23
       Rc = parameters.BB.Rc;
24
       R
           = 1e6;
25
     end
26
  % CODICE
27
   % ASSEGNAZIONE DELLE RESISTENZE DEGLI INTERRUTTORI
28
     ls = 1e-4;
     n = 1;
30
```

```
Vt = 25e-3;
31
32
      if hs drv buck > 0.5
33
         Rhbu=Rh on;
34
35
        Rhbu = Rh_off;
36
      end
37
      if Is drv buck > 0.5
38
         Rlbu= Rl on;
39
40
         Rlbu = Rl_off;
41
42
      if hs drv boost > 0.5
43
        Rhbo=Rh on;
44
45
        Rhbo = Rh_off;
46
47
      end
      if Is_drv_boost > 0.5
48
         Rlbo= Rl on;
49
50
      else
         Rlbo = Rl off;
51
52
   %% RAPPRESENTAZIONE DEL SISTEMA A MATRICE
53
   % X =[ Ig; Vrg; Vcg; Vrcg; Icg; Vhbu; Ihbu; Vlbu; Ilbu; Il;
54
            VI; Vhbo; Ihbo; Vlbo; Ilbo; Ic; Vc; Vrc; I; V]
55
   BB = [
56
        -Rg 1
                 0
                          0
                                    0
                                         0
                                                                         0
                                                                                   0
                                                                                          0 0;
57
             0
                 0
                               0
                                    0
                                         0
                                                   0
                                                      0
                                                           0
                                                               0
                                                                     0
                                                                               0
                                                                                   0
                                                                                      0
          0
                     1 - Rcg
                                            0
                                                                         0
                                                                                          0 0;
58
          0
             0
                 1
                       -1/Cg 0
                                    0
                                         0
                                            0
                                                   0
                                                      0
                                                           0
                                                                         0
                                                                               0
                                                                                   0
                                                                                      0
                     0
                                                                     0
                                                                                          0 0;
59
          0
             0
                          0
                               1 -Rhbu 0
                                            0
                                                   0
                                                                                   0
                 0
                     0
                                                                     0
                                                                         0
                                                                               0
                                                                                          0 0;
60
                                         1 -Rlbu 0
                                                      0
          0
             0
                 0
                     0
                          0
                               0
                                    0
                                                           0
                                                               0
                                                                     0
                                                                               0
                                                                                   0
                                                                                          0 0;
61
          0
             0
                 0
                     0
                               0
                                    0
                                         0
                                            0
                                                   1 - 1/L 0
                                                               0
                                                                     0
                                                                         0
                                                                               0
                                                                                   0
62
                          0
                                                                                          0 0;
          0
             0
                 0
                               0
                                    0
                                         0
                                            0
                                                   0
                                                      0
                                                           1 -Rhbo 0
                                                                         0
                                                                               0
                                                                                   0
                                                                                      0
                     0
                          0
                                                                                          0 0;
63
          0
             0
                 0
                     0
                          0
                               0
                                    0
                                         0
                                             0
                                                   0
                                                      0
                                                           0
                                                               0
                                                                     1 - Rlbo 0
                                                                                   0
                                                                                      0
                                                                                          0 0;
64
             0
                 0
                     0
                                    0
                                                   0
                                                                         0
                                                                             -1/C 1
          0
                          0
                               0
                                         0
                                             0
                                                      0
                                                           0
                                                               0
                                                                     0
                                                                                          0 0;
65
          0
             0
                 0
                     0
                          0
                               0
                                    0
                                         0
                                            0
                                                   0
                                                      0
                                                           0
                                                               0
                                                                     0
                                                                         0
                                                                              -Rc 0
                                                                                       1
                                                                                          0 0;
66
             0
                 0
          0
                     0
                          0
                               0
                                    0
                                         0
                                            0
                                                   0
                                                      0
                                                           0
                                                               0
                                                                     0
                                                                         0
                                                                               0
                                                                                   0
                                                                                      0 -R 1:
67
          0 \ -1 \ -1
                               0
                                    0
                                         0
                                                   0
                                                      0
                                                                     0
                                                                         0
                                                                               0
                                                                                   0
                                                                                          0 0;
                                            0
68
          0 \ -1
                 0
                     0
                          0
                              -1
                                    0
                                       -1
                                             0
                                                   0
                                                      0
                                                           0
                                                               0
                                                                     0
                                                                         0
                                                                               0
                                                                                   0
                                                                                      0
                                                                                          0 0;
69
             0
                 0
                     0
                          0
                               0
                                    0
                                         1
                                                   0 - 1
                                                           0
                                                               0
                                                                         0
                                                                               0
                                                                                   0
                                                                                      0
                                                                                          0 0;
          0
                                            0
                                                                    -1
70
             0
                                                                                   0
          0
                 0
                     0
                          0
                               0
                                    0
                                         0
                                            0
                                                   0
                                                      0
                                                          -1
                                                               0
                                                                    -1
                                                                         0
                                                                               0
                                                                                      0
                                                                                          0 1;
71
             0
                 0
                     0
                          0
                               0
                                    0
                                         0
                                            0
                                                   0
                                                      0
                                                           0
                                                               0
                                                                     0
                                                                         0
                                                                               0 \ -1 \ -1
                                                                                          0 1;
72
          1
             0
                 0
                     0
                         -1
                               0
                                  -1
                                         0
                                            0
                                                   0
                                                      0
                                                           0
                                                               0
                                                                     0
                                                                         0
                                                                               0
                                                                                   0
                                                                                      0
                                                                                          0 0;
73
          0
             0
                 0
                                                                                   0
                                                                                      0
                     0
                          0
                               0
                                         0 - 1
                                                      0
                                                           0
                                                               0
                                                                     0
                                                                         0
                                                                               0
                                                                                          0 0;
                                    1
                                                 -1
74
```

```
0
                 0
                     0
                          0
                              0
                                   0
                                        0 0
                                                  1 0
                                                          0 1
                                                                   0 - 1
                                                                             0 0 0 0 0;
75
          0
             0
                0
                          0
                              0
                                   0
                                        0 0
                                                 0 0
                                                          0 - 1
                                                                   0 0
                                                                          -1 \quad 0 \quad 0 \quad -1 \quad 0;
76
77
     E=[ 0; 0; -Vcgo; 0; 0; -IIo; 0; 0; -Vco;
78
          0; 0; Vg; Vg; 0; 0; 0; 0; 0; 0];
79
80
    X=BB\setminus(-E);
81
82
    %% USCITE
83
      iL
                  = X(10);
84
      Vsw\_buck = X(8);
85
      Vsw\_boost = X(14);
86
                  = X(20);
87
      lload
                  = X(19);
88
     %debug = [lin; -lrn; lp];
89
      debug = [X(1); X(3)+X(4)];
90
    % CALCOLO DELLE RESISTENZE DEI LED
92
                = parameters.LED ls;
93
      Ν
                = parameters.LED N;
94
      Vth
               = parameters.LED Vth;
95
                = parameters.LED Rs;
96
       Rschain = parameters.LED Rschain;
97
98
       if ShortTrigger < 0.5
99
         LED Nled = parameters.LED Nled;
100
101
         \mathsf{LED} \ \mathsf{Nled} = \mathsf{parameters}.\mathsf{LED} \ \mathsf{Nled} - \mathsf{parameters}.\mathsf{LED} \ \mathsf{Nshorted};
102
      end
103
       Iled=X(19);
104
       if lled > 0
105
        Vd = log((Iled + Is)/Is) * N * Vth;
106
         Rled = Vd / (Iled+1e-12) + Rs;
107
       else
108
         Rled = 1e6;
109
      end
110
      R = LED Nled * Rled + Rschain;
111
    %% AGGIORNAMENTO DELLE VARIABILI DI STATO
112
      Vc
            = X(17);
113
      П
            = X(10);
114
      Vcg = X(3);
115
      Vco = Vc;
116
117
      IIo = II;
      Vcgo = Vcg;
118
```

La funzione presentata è stata simulata all'interno in un modello Simulink, ottenendo una buona approssimazione dei risultati attesi dal modello ideale del PLANT.

In seguito si è convertito il modello MATLAB in forma matriciale in linguaggio VHDL e si è inserito in una simulazione di prova, grazie anche ad un package esterno per i calcoli sulle matrici. Quest'ultimo però contiene solo algoritmi base in alcun modo paragonabili agli algoritmi ottimizzati di MATLAB. In particolare il calcolo d'inversione della matrice – necessario ad ogni ciclo – viene realizzato ricorsivamente e nel caso presentato (matrice 20x20) il simulatore non stato in grado di raggiungere una soluzione.

Anche nell'ipotesi di riuscire a migliorare l'algoritmo, è evidente quanto la tecnica adottata non sia conveniente poiché il numero dei calcoli richiesti ad ogni passo temporale andrebbero ad aumentare il tempo di simulazione, facendo perdere il vantaggio guadagnato col modello.

6.3. MuPAD

Dopo queste considerazioni si è deciso di cambiare strategia. Il nuovo approccio è quello di scrivere all'interno del modello VHDL la soluzione esplicita del sistema di equazioni 6.3 a pagina 64. A questo scopo si è utilizzato MuPAD.

MuPAD comprende un linguaggio ottimizzato per operare su espressioni matematiche in forma simbolica ed un efficiente risolutore. Questo strumento è disponibile all'interno del Symbolyc Math Toolbox di MATLAB.

Listing 6.1: File MuPAD

```
n11 := V R load - I R load * R load = 0
  n12 := -V R gen - V C cap g - V R cap g + V gen = 0
  n13 := -V R gen - V R mos hbu - V R mos lbu + V gen = 0
  n14 := V R mos lbu - V L ind - V R mos lbo = 0
  n15 := -V R mos hbo - V R mos lbo + V R load = 0
  n16 := - V C cap c - V R cap c + V R load = 0
  n17 := I\_gen - I\_C\_cap\_g - I\_R\_mos\_hbu = 0
  n18 := I R mos hbu - I R mos lbu - I L ind = 0
  n19 := I L ind + I R mos hbo - I R mos lbo = 0
  n20 := -I R mos hbo - I C cap c - I R load = 0
21
  S := linsolve(\{n01, n02, n03, n04, n05, n06, n07, n08, n09, n10,
      n11, n12, n13, n14, n15, n16, n17, n18, n19, n20}, {V R gen,
      I gen, V R cap g, V C cap g, I C cap g, V R mos hbu,
     I R mos hbu, V R mos lbu, I R mos lbu, I L ind, V L ind,
     V R mos hbo, I R mos hbo, V R mos lbo, I R mos lbo, V C cap c
      , I C cap c, V R cap c, V R load, I R load })
  fprint(Unquoted, Text, "solve 5.txt", S)
  fprint (Unquoted, Text, "solve BUCK-BOOST uPAD 5.txt", generate
      :: MATLAB(S))
```

Listing 6.2: Frammento del codice VHDL generato dal file MuPAD

```
-- [...]
  I C cap c \leftarrow - ( C cap c*L ind*R gen*R load*V C cap c0
                   + C cap c*L ind*R gen*R mos hbo*V C cap c0
3
                   + C cap c*L ind*R gen*R mos Ibo*V C cap c0
                   + C cap c*L ind*R load*R mos hbu*V C cap c0
5
                   + C cap c*L ind*R load*R mos lbu*V C cap c0
6
                   + C cap c*L ind*R mos hbo*R mos hbu*V C cap c0
                   + C cap c*L ind*R mos hbo*R mos lbu*V C cap c0
                   + C cap c*L ind*R mos lbo*R mos hbu*V C cap c0
                   + C cap c*L ind*R mos Ibo*R mos Ibu*V C cap c0
10
                   + C_cap_c*R_gen*R_load*R_mos lbo*V C cap c0
11
                   + C_cap_c*R_gen*R_load*R_mos_lbu*V_C_cap_c0
12
                   + C cap c*R gen*R mos hbo*R mos lbo*V C cap c0
13
                   + C cap c*R gen*R mos hbo*R mos lbu*V C cap c0
14
```

```
+ C cap c*R gen*R mos Ibo*R mos Ibu*V C cap c0
15
                   + C cap c*R load*R mos lbo*R mos hbu*V C cap c0
16
                   + C cap c*R load*R mos lbo*R mos lbu*V C cap c0
17
                   + C cap c*R load*R mos hbu*R mos lbu*V C cap c0
18
                   + C_{cap_c*R_mos_hbo*R_mos_lbo*R_mos_hbu*V_C_{cap_c0}
19
                   + C cap c*R mos hbo*R mos lbo*R mos lbu*V C cap c0
20
                   + C cap c*R mos hbo*R mos hbu*R mos lbu*V C cap c0
21
                 [...]
22
```

Questo espediente presenta alcuni svantaggi rispetto alla versione matriciale. Il più evidente guardando il frammento 6.2 è la quasi totale perdita della leggibilità del codice e conseguenza diretta è che la ricerca di eventuali errori si può attuare solo sui risultati delle simulazioni. A titolo di esempio si pensi a cosa potrebbe comportare riportare nel sistema un segno invertito.

Inoltre si perde la riutilizzabilità del codice, ovvero in seguito ad una semplice modifica del sistema le equazioni devono essere riscritte in MuPad e riportate in VHDL, mentre in forma matriciale si sarebbe potuti andare a modificare direttamente il codice VHDL del blocco.

6.4. VHDL

Nella sua versione finale si è deciso di dividere il codice del modello del PLANT in due blocchi VHDL, il primo contiene le equazioni ricavate tramite MuPAD, il secondo istanzia il primo blocco e contiene quanto necessario per il suo utilizzo. Viene riportato nell'appendice a pagina 79, il codice del secondo blocco, in cui si può notare l'inizializzazione delle variabili che gestisce anche il reset delle stesse, il clock di aggiornamento del sistema, i registri per gestire le variabili di stato ed alcune funzioni di conversione per i segnali da passare al modello del dispositivo.

7. Risultati e conclusioni

Gli obiettivi che in fase di progetto tendevano ad una buona approssimazione dei segnali analogici in simulazioni con velocità molto superiori al simulatore SPICE, sono stati pienamente raggiunti ed approvati.

Con i modelli realizzati si riescono ad ottenere simulazioni top-level rappresentanti decine di millisecondi in appena qualche minuto, anche salvando tutti i segnali di ogni livello gerarchico.

Dalla figura 7.1 a pagina 73 alla figura 7.4 a pagina 76 vengono riportate diverse schermate del simulatore con i segnali tratti dal modello RN del convertitore DC/DC in diverse configurazioni del dispositivo.

In seguito si è sperimentata una simulazione equivalente con i blocchi analogici interamente a schematico SPICE per confrontare i tempi di elaborazione. Quello che ne è conseguito è stato l'impiego di alcuni giorni di tempo per infine concludere le simulazioni prima che riuscissero a completare la fase di Soft Start.

Infine, per avere comunque un termine di paragone, si è ricorso all'utilizzo del tool CustomSim-XA di Synopsys – il quale rientra nella categoria dei simulatori FastSPICE – con cui si è lanciata una simulazione dell'intero dispositivo a livello di transistor. In questa prova si è configurato il dispositivo affinché rimanesse nella modalità di regolazione BUCK, essendo essa la più rapida da raggiungere, inoltre si sono salvati solo i segnali dei livelli gerarchici superiori e si sono fissati livelli di risoluzione sufficientemente bassi per aumentare la velocità. Anche in queste condizioni la simulazione ha richiesto poco più di 20 ore per ottenere circa due millisecondi.

Nelle figure 7.5 e 7.6 a pagina 77 e 78 vengono proposti alcuni confronti tra le forma d'onde ricavate dal simulatore CustomSim-XA e il modello realizzato con la tecnica RN.

In generale gli esiti ottenuti con il modello RN si sono rivelati particolarmente validi da essere considerati per il loro utilizzo nel processo di verifica per le modifiche future del circuito – in particolare del blocco della logica –, con uno speciale interesse alla possibilità

di svolgere simulazioni top level e contemporaneamente salvare ogni segnale interno al dispositivo.

Nello specifico il modello è stato utilizzato per sviluppare una sequenza di test di alcuni casi particolari la cui durata complessiva di simulazione è $250 \ [ms]$ ed il tempo di esecuzione poco superiore ai trenta minuti.

Con questo lavoro si è dimostrato che il Real Number Modeling dei circuiti a segnale analogici e MS, risulta essere alquanto accessibile ed intuitivo, nonostante sussistano numerose precauzioni e controlli da assumere al fine di garantire l'esecuzione col minimo rischio in un flusso di verifica.

Inoltre, questi modelli consentono di rimanere completamente all'interno dell'ambiente di simulazione digitale, permettendo di sfruttare in maniera più efficace le caratteristiche MDV quali la generazione randomica di test, le misure di coverage e le asserzioni.

Alcuni esempi sono stati presentati per illustrare i concetti di base della modellizzazione a numeri reali in simulatori digitali. Nonostante questi esempi risultino essere notevolmente semplici, si è brevemente illustrato come gli stessi concetti possano essere facilmente estesi a modelli più complessi.

Lo svolgimento di questo caso studio ha richiesto una particolare attenzione ed impegno nel momento in cui si è dovuta attuare la conversione di ogni schematico analogico in un insieme di soluzioni esplicite – soprattutto in questo caso in cui la stesura dei modelli non è stata effettuata dalla medesima persona che si è occupata degli schematici – e sempre mantenendo la stessa interfaccia dei blocchi analogici.

In aggiunta a quanto illustrato nel paragrafo precedente, la tecnica adottata per la generazione delle soluzioni delle equazioni del modello del convertitore BUCK-BOOST presenta una buona approssimazione dei segnali e può essere vantaggiosa per strutture facenti parte del testbench, come in questo caso analizzato. Ma è sconsigliabile da utilizzare per i modelli interni del sistema, poiché devono risultare facilmente modificabili per essere adeguati a possibili variazioni future del progetto.

Inoltre, si ribadisce che lo scopo principe rimane la velocità di simulazione e per questo dove possibile – senza compromettere la funzionalità globale del dispositivo – si è cercato di realizzare modelli semplici come quello visto per il regolatore ideale di tensione. Tuttavia, ogni semplificazione richiede comunque un esame che verifichi che quanto viene trascurato non sia una fonte di errore in simulazione.




Figura 7.1.: Avvio e regolazione del dispositivo – si noti, guardando i segnali di controllo degli interruttori, come il dispositivo passi dalle modalità BUCK, BUCK-BOOST a BOOST. Nell'ultima riga si può osservare l'andamento della resistenza del Diodo




Figura 7.2.: Dettaglio del passaggio dalle modalità BUCK-BOOST alla modalità BOOST




Figura 7.3.: Dettaglio di alcuni cicli dei segnali nella modalità di regolazione BOOST




Figura 7.4.: Dettaglio di alcuni cicli dei segnali nella modalità di regolazioneBUCK-BOOST




Figura 7.5.: Confronto della fase di partenza tra i segnali dela tensione sul carico, della corrente di uscita da regolare e della corrente che attraversa l'induttore. A sinistra dell'immagine sono presenti i segnali risultanti dalla simulazione FastSPICE , a destra invece i segnali del modello RNM




Figura 7.6.: Confronto più dettagliato tra i segnali dela tensione sul carico, della corrente di uscita da regolare e della corrente che attraversa l'induttore. A destra dell'immagine sono presenti i segnali risultanti dalla simulazione FastSPICE , a sinistra invece i segnali del modello RNM

8. Appendice

8.1. Codice VHDL

```
LIBRARY IEEE,STD;
  USE IEEE.std logic 1164.all;
  USE IEEE.math real.all ;
  LIBRARY analog hw;
  USE analog hw.analog pack.all;
  ENTITY plant_model_buck_boost_led IS
    PORT(
          — Tensione del generatore di ingresso
                     : IN analog ut;
          V in gen
         -- Numero di LED da pilotare
11
          LED Nled
                        : IN
                             integer;
12
         - Numero di LED che il comando short trigger cortocircuita
13
          LED Nshorted : IN integer;
14
         — gate driver del MOS M1 (= HSGD1)
          hs drv buck
                      : IN std ulogic;
         — gate driver del MOS M2 (= LSGD1)
17
          ls_drv_buck
                      : IN std_ulogic;
18
         — gate driver del MOS M4 (= HSGD2)
19
          hs_drv_boost : IN std_ulogic;
         — gate driver del MOS M3 (= LSGD2)
          Is drv boost : IN
                              std ulogic;
          reset n
                       : IN std ulogic;
23
         — se '1' cortocircuita (LED_Nshorted) LED
24
          short trigger: IN std ulogic;
25
         - Sensing di tensione del nodo intermedio del ponte 1
26
                       : OUT analog_ut;
         SWN buck
         — Sensing di tensione del nodo intermedio del ponte 2
28
                        : OUT analog_ut;
29
         — Sensing di tensione per la misura della corrente sull'induttore
30
```

```
SWCS
                           : OUT analog ut;
31
           - Feedback di tensione del carico
32
           VFB
                           : OUT analog ut;
33
           — Feedback di corrente positivo del carico
34
           FBH
                           : OUT analog_ut;
35
           - Feedback di corrente negativo del carico
36
           FBL
                           : OUT analog ut
37
           );
38
   END plant model buck boost led;
39
40
   ARCHITECTURE beh of plant model buck boost led IS
41
     COMPONENT BB plant solved system
42
       PORT(
43
            V R gen
                          : OUT real;
44
            I\_gen
                          : OUT real;
45
            R_gen
                          : IN
                                real;
46
            V R cap g
                          : OUT real;
47
            I C cap g
                          : OUT real;
            R_cap_g
                          : IN
                                real;
49
            V C_cap_g
                          : OUT real;
50
            V C cap g0
                         : IN
                                real;
51
            C_{cap_g}
                          : IN
                                real;
52
            V R mos hbu : OUT real;
53
            I R mos hbu : OUT real;
54
            R mos hbu
                          : IN
                                real;
55
            V R mos lbu : OUT real;
56
            I R mos lbu : OUT real;
57
            R_{mos_{lbu}}
                          : IN
                                real;
58
            I L ind
                          : OUT real;
59
            I L_ind0
                          : IN
                                real;
            V L ind
                          : OUT real;
61
            L ind
                          : IN
                                real;
62
            V R mos hbo : OUT real;
63
            I_R_mos_hbo : OUT real;
64
            R mos hbo
                          : IN
                                real;
65
            V_R_mos_lbo : OUT real;
            I R mos lbo : OUT real;
67
            R mos Ibo
                          : IN
                                real;
68
            V C cap c
                          : OUT real;
69
            V_C_{cap_c0}
                         IN
                                real;
70
            I_C_cap_c
                          : OUT real;
71
```

```
C cap c
                          : IN
                                 real;
72
             V R cap c
                          : OUT real;
73
             R cap c
                          : IN
                                 real;
74
             V R load
                          : OUT real;
75
             I_R_{load}
                          : OUT real;
76
             R load
                           : IN
                                 real;
77
             V gen
                           IN
                                 real
78
             );
79
      END COMPONENT:
80

    Local SIGNALS and CONSTANTS —

81
      -- PARAMETRI DEL CLOCK INTERNO
82
      signal
                semiperiod
                               : time;
83
                int clk
                               : std ulogic := '0';
      signal
84
      signal
                freq sw
                               : real;
                                                            - Frequenza di Switching
85
                                 '/' operation for type time is an Euclidean division
      — this is 1 ns because
86
      constant one nsec
                               : time := 1 ns;
87
      -- LED
88
                LED Num led
      signal
                              : real;
89
                I_led
      signal
                               : real;
90
      constant LED Is
                               : real := 15.538e-15;
91
      constant LED N
                               : real :=
                                           2.8911;
92
      constant LED_Vth
                               : real :=
                                           0.026;
93
      constant LED Rs
                               : real :=
                                           0.7484;
94
      constant LED Rschain
                               : real :=
                                           0.25;
95
      signal
                Rled
                                           1.0e6;
96
                                 real :=
      — PARAMETRI DEL PLANT
97
      constant Rh on
                                           1.5e-2;
                               : real :=
98
      constant Rh off
                               : real :=
                                           10.0e6;
99
      constant RI on
                                           1.5e-2;
                               : real :=
100
      constant RI off
                               : real :=
                                           10.0e6;
101
      constant MOS diode Is : real :=
                                             1.0e-14;
102
      constant MOS diode N
                               : real :=
                                             2.0;
103
      signal
                Cg value
                               : real :=
                                           1.0e-6;
104
                L_value
                               : real := 10.0e-6;
      signal
105
                C value
                               : real := 10.0e-6;
      signal
106
      signal
                               : real :=
                                           0.0;
                Rg
107
      signal
                Rcg
                               : real :=
                                           0.0;
108
      signal
                Cg
                               : real;
109
      signal
                Rhbu
                               : real;
110
                Rlbu
      signal
                               : real;
111
      signal
                L
                               : real;
112
```

```
signal
                Rhbo
                                : real;
113
      signal
                Rlbo
                                : real;
114
      signal
                C
                                : real;
115
      signal
                Rc
                                : real :=
                                            0.0;
116
      signal
                R
                                : real;
117
      signal
                Vcgo
                                : real;
118
      signal
                 Πo
                                : real;
119
      signal
                Vco
                                  real;
120
      signal
                Vg
                                : real;
121
      -- SEGNALI PER il SISTEMA DEL PLANT
122
                V R gen
      signal
                                : real;
123
      signal
                I gen
                                : real;
124
                V R cap g
      signal
                                : real;
125
      signal
                I C cap g
                                : real;
126
      signal
                V C cap g
                                : real;
127
                V R mos hbu
      signal
                                : real;
128
      signal
                I R mos hbu
                                : real;
129
                V R mos Ibu
      signal
                                : real;
130
                I_R_{mos_lbu}
      signal
                                : real;
131
      signal
                I L ind
                                : real;
132
      signal
                V L ind
                                : real;
133
      signal
                V_R_{mos_hbo}
                               : real;
134
      signal
                I R mos hbo
                                : real;
135
      signal
                V R mos Ibo
                               : real;
136
                I R mos Ibo
      signal
                                : real;
137
                V C cap c
      signal
                                : real;
138
      signal
                I_C_{cap_c}
                                : real;
139
                V R_cap_c
      signal
                                : real;
140
      signal
                V R load
                                : real;
141
                I R load
      signal
                                : real;
142
      -- PARAMETRI PER LE USCITE
143
                R SWCS
                                : analog ut := 4.0e-3;
      signal
144
      signal
                R VFBH
                                : analog ut := 1.2e4;
145
      signal
                R VFBL
                                : analog\_ut := 1.58e5;
146
   BEGIN
147
   — Concurrent Signal Assignments —
      -- Generatore del clock interno
149
      semiperiod \leq osc period / (2.0 * OS factor);
150
                  <= not(int clk) after semiperiod when reset n = '1' else '0';
      int clk
151
                  <= 1.0 / (real(osc_period / one_nsec)/1.0e+9);
      freq_sw
152
                  <= real(V in gen);</pre>
      Vg
153
```

```
-- Normalizzazione al passo temporale delle componenti L e C
154
                 <= Cg value * freq sw * OS factor;
      Cg
155
                 <= L value * freq sw * OS factor;
      L
156
                 <= C value * freq sw * OS factor;
      C
157
     -- Calcolo o connessioni alle uscite
158
     SWN buck
                 <= analog ut(V R mos lbu);
159
      SWN boost <= analog ut(V R mos lbo);
160
                 <= analog ut( I R mos lbo + I R mos lbu ) * R SWCS
     SWCS
161
                                    analog known(analog ut(I R mos Ibo))
162
                                    or analog_known(analog_ut(I_R_mos_lbu))
163
                            else analog ut(0.0);
164
                 \leq analog ut(V R load) * ( R VFBL / ( R VFBH + R VFBL ));
      VFB
165
                 <= analog ut(V R load);
      FBH
166
      FBL
                 <= analog ut(V R load) - analog ut(I R load * LED Rschain);</pre>
167
      processes -
168
      process(int clk, reset n)
169
        variable Vd
                         : real;
170
        variable Vd hbu : real;
171
        variable Vd lbu : real;
172
        variable Vd hbo : real;
173
        variable Vd lbo : real;
174
      begin
175
        if not(reset n = '1') then
176
          LED Num led <=
                            real(LED Nled);
177
          I led
                           0.0;
                       <=
178
          Rled
                       <=
                           1.0e6;
179
          Rhbu
                       <=
                           Rh off;
180
          Rlbu
                       <=
                           Rh off;
181
                           Rh off;
          Rhbo
                       <=
182
          Rlbo
                       <=
                           Rh off;
          R
                       <=
                           1.0e6;
184
          Vcgo
                       <=
                            0.0;
185
          Πo
                            0.0;
                       <=
186
                           0.0;
          Vco
                       <=
187
        elsif (int clk'event and int clk = '1') then
188
          - Aggiornamento del valore assunti dagli interruttori nel prossimo ciclo
          if ( hs drv buck = '1' ) then
190
          - interruttore chiuso
191
            Rhbu \le Rh on;
192
          elsif I R mos hbu < 0.0 then
193
          -- conduzione del diodo
194
```

```
Vd hbu := log(((-l R mos hbu) + MOS diode ls)/ MOS diode ls
195
                              * MOS diode N * LED Vth ;
196
                   <= Vd hbu / (-I R mos hbu) ;
197
                 (I L ind < 0.0) and (Is drv buck = '0') then
          elsif
198

    conduzione forzata del diodo

199
            Vd hbu := log(((-l L ind) + MOS diode ls)/MOS diode ls)
                              * MOS diode N * LED Vth ;
201
            Rhbu
                   \leftarrow Vd_hbu / (-I_L_ind) ;
202
          else
203
          -- interruttore aperto
204
            Rhbu \le Rh \ off;
205
          end if;
206
          if ( ls drv buck = '1' ) then
207
            Rlbu \le Rl on;
208
          elsif I R mos lbu < 0.0 then
209
            Vd_lbu := log(((-l_R_mos_lbu) + MOS_diode_ls)/MOS_diode_ls)
210
                              * MOS diode N * LED Vth ;
211
                   \leq Vd Ibu / (-I R mos Ibu);
            Rlbu
                (I L ind > 0.0) and (hs drv buck = '0') then
213
            Vd lbu := log(((I L ind) + MOS diode ls)/MOS diode ls)
214
                              * MOS diode N * LED Vth ;
215
            Rlbu
                   <= Vd_lbu / (I_L_ind) ;
216
          else
217
            Rlbu \le Rl off;
218
          end if
219
          if ( hs drv boost = '1' ) then
220
            Rhbo \le Rh on;
221
          elsif I_R_mos_hbo < 0.0 then
222
            Vd_hbo := log(((-I_R_mos_hbo) + MOS_diode_Is)/ MOS_diode_Is)
223
                              * MOS diode N * LED Vth ;
            Rhbo
                   <= Vd hbo / (-I R mos hbo) ;
225
                 (I L ind > 0.0) and (Is drv boost = '0') then
226
            Vd_hbo := log(((I_L_ind) + MOS_diode_ls)/MOS_diode_ls)
227
                              * MOS diode N * LED Vth ;
228
                   <= Vd_hbo / (I_L_ind) ;
            Rhbo
229
          else
230
            Rhbo <= Rh off;
231
          end if;
232
          if ( ls drv boost = '1' ) then
233
            Rlbo \le Rl on;
234
          elsif | R mos | bo < 0.0 then
235
```

```
Vd\ lbo := log(((-I R mos lbo) + MOS diode ls)/ MOS diode ls)
236
                             * MOS diode N * LED Vth ;
237
                    <= Vd lbo / (-I R mos lbo) ;
238
                  (I L ind < 0.0) and (hs drv boost = '0') then
239
             Vd_lbo := log(((-l_L_ind) + MOS_diode_ls)/MOS_diode_ls)
240
                             * MOS diode N * LED Vth ;
             Rlbo
                    \leftarrow Vd Ibo / (-I L ind);
242
           else
243
             Rlbo <= Rl off;
244
           end if;
245
          - Aggiornamento delle variabili di stato per il ciclo successivo
246
           Vco \le V C cap c;
247
           Ilo <= I L ind;
248
           Vcgo <= V C cap g;
249
          — Aggiornamento del valore di resistenza del carico per il ciclo successivo
250
           if short_trigger = '1' then
251
             LED Num led \leftarrow real (LED Nled - LED Nshorted);
252
           else
253
             LED Num led <= real(LED Nled);
254
           end if;
255
           I led <= I R load;
256
           if I_led > 0.0 then
257
            Vd := log(( l_led + LED_ls) / LED_ls ) * LED_N * LED_Vth ;
258
             Rled \ll Vd / (I led + 1.0e-12) + LED Rs;
259
260
           else
             Rled <= 1.0e6;
261
          end if.
262
             R <= LED_Num_led * Rled + LED_Rschain;</pre>
263
        end if; — int clk
264
      end process;
265
266
     – Instances in the design –
267
    plant system:
268
      BB_plant_solved_system
269
      PORT MAP(
270
                              => V R gen,
                V R gen
271
                I gen
                              \Rightarrow I gen,
                R gen
                              \Rightarrow Rg,
273
                V R cap g
                             => V_R_cap_g,
274
                I_C_cap_g
                              => I_C_cap_g,
275
                R_cap_g
                              \Rightarrow Rcg,
276
```

```
V C_cap_g
                                          V_C_{cap_g}
277
                                     =>
                    V_C_{\rm cap}g0
                                     => Vcgo ,
278
                    C_{cap}g
                                     \Rightarrow Cg,
279
                    V_R_{mos_hbu} =>
                                          V_R_{mos_hbu}
280
                    I_R_{mos_hbu} \Rightarrow I_R_{mos_hbu}
281
                    R mos hbu
                                     \Rightarrow Rhbu,
282
                    V R mos Ibu \Rightarrow V R mos Ibu,
283
                                          I_R_mos lbu,
                    I R mos lbu \Rightarrow
284
                    R mos Ibu
                                     => Rlbu,
285
                    I_L_{ind}
                                          I_L_{ind}
286
                    I\_L\_ind0
                                     => Ilo ,
287
                    V L ind
                                          V L ind,
                                     =>
288
                    L ind
                                     \Rightarrow L,
289
                    V R mos hbo \Rightarrow
                                          V R mos hbo,
290
                                          I_R_{mos_hbo},
                    I R mos hbo \Rightarrow
291
                    R_{mos_hbo}
                                     => Rhbo,
292
                                          V_R_{mos_lbo},
                    V R mos Ibo =>
293
                    I R mos lbo =>
                                          I R mos Ibo,
294
                    R mos Ibo
                                     => Rlbo,
295
                    V_C_{cap_c}
                                     =>
                                          V_C_cap_c,
296
                    V C cap c0
                                     => Vco,
297
                                     \Rightarrow I_C_cap_c,
                    \mathsf{I}_{-}\mathsf{C}_{-}\mathsf{cap}_{-}\mathsf{c}
298
                    C_cap_c
                                     \Rightarrow C,
299
                    V R cap c
                                          V R cap c,
                                     =>
300
                    R cap c
                                     \Rightarrow Rc,
301
                    V R load
                                     \Rightarrow V R load,
302
                    I R load
                                     \Rightarrow I_R_load,
303
                    R_load
                                     \Rightarrow R,
304
                    V_gen
                                     => Vg
305
                    );
306
    END beh;
307
```

Parte II.

Assertion Based Verification per la simulazione di circuiti Mixed Signal

9. Elementi di teoria

9.1. Mixed-Signal Verification

Il percorso di sviluppo di un circuito integrato parte dalla definizione delle specifiche del progetto, le quali possono derivare dall'applicazione finale, dal settore commerciale e dalle normative.

Parallelamente all'ideazione ed alla successiva implementazione del circuito, una parte del team di progettazione viene impiegata nello sviluppo della fase di verifica del prodotto. In questo ramo si pianificano e realizzano una serie di test al fine di garantire che le specifiche di progetto vengano rispettate nel prodotto finale.

La fase di verifica inizia con la scrittura di un programma o piano di verifica – maggiormente noto con i termini inglesi verification plan –, esso contiene gli obiettivi di progetto, espressi in termini misurabili, e definisce la strategia da adottare nella realizzazione delle prove che andranno a verificare il dispositivo, prima ancora di scendere nel dettaglio dell'implementazione.

Inoltre nel verification plan si delineano i termini per la valutazione di quanto il dispositivo venga controllato nella fase di verifica. Si identifica questo aspetto con l'espressione coverage metric – metrica della copertura –, esso viene utilizzato per determinare il completamento della verifica e per calcolarne il progresso durante la progettazione.

Il processo di verifica differisce significativamente tra dominio analogico e quello digitale, presentando diversi aspetti e considerazioni. In aggiunta osservando l'attuale tendenza ad integrare i due domini, e quindi parlando di ambito Mixed-Signal (MS), la complessità aumenta notevolmente.




Figura 9.1.: Verifica in ambito Mixed-Signal [2]

Attualmente nel campo digitale sono presenti delle metodologie standardizzate per la pianificazione ed esecuzione della verifica. Tra le varie funzioni messe a disposizione sono comprese la generazione pseudo-casuale degli stimoli, l'automazione dei testbench, le asserzioni e gli strumenti per la valutazione della coverage.

Queste tecniche di verifica, come ad esempio l'Universal Verification Methodology (UVM), permettono agli ingegneri di determinare abbastanza accuratamente il livello di verifica e di potenziarlo fino a raggiungere l'obiettivo di coverage richiesto.

Per quanto riguarda, invece, l'ambito analogico, il processo di verifica è tradizionalmente costruito ad-hoc e viene realizzato tramite test diretti eseguiti su analisi del punto di lavoro, dei transitori, della risposta in frequenza, sweep, corner e Monte Carlo. Diversi simulatori analogici forniscono i dispositivi di verifica di basso livello, ma i supporti esistenti scarseggiano per un'adeguata pianificazione della verifica o una valida stima della coverage.

Durante il Design Automation Conference (DAC) tenutosi nel giugno 2011, si è discusso riguardo la necessità che la progettazione analogica e la sua verifica debbano diventare più affini alla progettazione digitale, più strutturate e più top-down – la concezione top-down prevede la descrizione iniziale della finalità principale senza scendere nel dettaglio delle

sue parti, le quali si andranno a rifinire in seguito; essa è una metodologia consolidata in ambito digitale.

Da quanto appena affermato si può concludere che l'ambiente della progettazione analogica abbia bisogno di strumenti di pianificazione della verifica come la Metric-Driven Verification (MDV) o la Universal Verification Methodology (UVM) e di metodologie di debug simili all'Assertion-Based Verification (ABV). In definitiva, si riscontra l'esigenza di introdurre testbench con controlli automatici anche per l'ambito analogico e Mixed-Signal.

Inoltre, una buona pianificazione della verifica del dispositivo permette di stabilire quali aspetti delle specifiche del progetto MS considerato, possano essere verificati nei livelli di astrazione più elevati e quali invece debbano necessariamente essere controllati a livello di transistor.

In questo modo gli ingegneri possono gestire i problemi derivanti dalla vasta quantità di dati richiesti dalle simulazioni per la verifica, e conseguentemente dall'elevata quantità di tempo necessario per generarli, rivolgendosi a tecniche di modellizzazione per aumentare la velocità di simulazione delle componenti analogiche. Queste includono l'utilizzo di Verilog-A, Verilog-AMS, e/o sono basate su tecniche di simulazione ad eventi come il Real Number Modeling (RNM).

Quindi, il partizionamento del progetto e la programmazione delle simulazioni risultano essere stadi fondamentali nella pianificazione della verifica. Oltre a ciò, nella stesura del piano di simulazione occorre prestare particolare attenzione ai test di regressione, poiché i progetti raramente presentano delle specifiche di sistema stabili nella parte iniziale del progetto.

9.2. Universal Verification Methodology

L'Universi Verification Methodology (UVM) rappresenta un procedimento che raggruppa le migliori applicazioni per una verifica efficiente ed esaustiva dei sistemi digitali.

Sotto lo stesso nome si presenta un libreria di classi appositamente realizzate per l'automazione ed il riutilizzo del lavoro nel processo di verifica.

Uno dei principi alla base dell'UVM è l'applicazione del flusso Metric-Driven Verification (MDV) che a sua volta si fonda sulla valutazione della coverage.

A questo proposito si vuole accennare che nei sistemi digitali si possono analizzare due tipologie di coverage.

La prima conosciuta col nome di 'code coverage' considera se nei test si è utilizzato ogni elemento del codice (assegnazioni, espressioni, stati, blocchi procedurali, etc) che descrive il circuito; il principale svantaggio di questo sistema è il fatto che non tiene in considerazione le intenzioni del progetto.

La seconda tipologia invece, chiamata 'functional coverage', prende come riferimento l'insieme delle specifiche del progetto e misura quanto il circuito rispecchia l'intento definito dal progettista.

9.2.1. Flusso MDV

Come già accennato il primo passaggio prevede la pianificazione delle attività di verifica e la redazione di un verification plan.

Dopodiché si passa alla creazione dei testbench, i quali devono presentare le seguenti caratteristiche comuni: generazione pseudo-casuale degli stimoli e disposizione di elementi per il monitoraggio dei segnali. Questi ultimi devono sia misurare la coverage ma anche controllare ed identificare comportamenti indesiderati.

In funzione del verification plan si procede alla disposizione dei riferimenti per la coverage, ed infine si eseguono le simulazioni.

Ciclicamente si analizza la coverage risultante dalle simulazioni e nell'eventualità si regolano i vincoli del verification plan e/o si aggiungono nuovi elementi di controllo nei testbench per sopperire le mancanze fino a raggiungere il grado di copertura auspicato.




Figura 9.2.: Rappresentazione schematica del flusso MDV [14]

In questo flusso di verifica i test si devono prestare ad un'ampia possibilità di riutilizzo, e per conseguire ciò vengono scritti in modo indipendente dalla gerarchia – ovvero, si rendono i test riutilizzabili dal singolo blocco al sistema completo – e quindi, si risparmia la necessità di ridefinire la topologia per ogni nuova verifica.

Infine, si cerca di eseguire il maggior numero di simulazioni di test compilando una sola volta, ed evitando in questo modo la rielaborazione dell'ambiente di simulazione.

Uno degli obiettivi dell'UVM è quello di fornire dei test realizzati in maniera semplice per velocizzarne la lettura ed agevolarne la comprensione da parte degli utenti. Inoltre, in questo modo si riduce il background di conoscenze necessarie a creare i testbench basati su tali prove.

Così facendo si procura ai team di verifica un'interfaccia di base, facile e intuitiva per la scrittura dei test, offrendo comunque delle indicazioni orientative per cogliere eventuali casi limite e/o particolari.

Queste metodologie dunque, consentono di accellerare il processo di verifica, andando a ridurre la necessità di ricreare ogniqualvolta centinaia di test. La libreria di sviluppo UVM fornisce le classi di base e i meccanismi automatici per generare velocemente i testbench.

Inoltre, una delle qualità maggiormente apprezzata della metodologia UVM è la sua capacità di riutilizzo di queste componenti: su più livelli di astrazione dello stesso progetto – dal blocco funzionale al RTL – (riutilizzo verticale), o da un progetto al seguente (riutilizzo orizzontale).

9.3. Mixed Signal - MDV

Come accennato precedentemente, per via dell'andamento incrementale della complessità nella verifica dei circuiti MS, si ricorre ad un numero crescente di cicli di simulazione.

Per questo motivo si sta studiando come realizzare l'estensione del MDV nell'ambito Mixed-Signal (MS-MDV), e quindi di permettere al progettista di automatizzare il debug delle simulazioni e la verifica del successo o fallimento su tutte le prove applicate. La figura 9.3 mostra una rappresentazione schematica di alcuni esempi di controlli automatici che si vogliono implementare.

In aggiunta questo approccio presenta una maggiore capacità nel condurre adeguatamente il flusso di verifica nella catalogazione dei fallimenti e nella compilazione dei report.




Figura 9.3.: Controlli automatici sui segnali analogici [2]

In definitiva l'obiettivo del metodo MS-MDV è quello di aumentare la capacità di verifica funzionale del SoC Mixed-Signal introducendo sistemi di ispezione nell'ambito analogico per misurare la copertura della verifica. Per ottenere un tale esito la prima operazione da svolgere considera di misurare nel tempo i valori della tensione, della corrente, della frequenza e del guadagno. Ed il secondo passo riguarda la scrittura di asserzioni che includono electrical e real number.

Inoltre ci si può eventualmente servire del RNM per i blocchi analogici, ed usufruire della verifica basata sull'UVM nei progetti MS attuali.

Un ambiente che supporta MS-MDV (Figura 9.4) permette di eseguire i modelli RNM in un simulatore esclusivamente digitale. Dunque gli utenti possono effettuare la verifica funzionale dell'intero circuito e delle sue interconnessioni con risolutori digitali per la simulazione. Quando si rende necessario un maggior grado di precisione, gli utenti possono comunque eseguire la simulazione a livello di transistor, o i modelli comportamentali analogici nello stesso ambiente.




Figura 9.4.: Ambiente di simulazione MS-MDV [2]

9.4. Assertion Based Verification

Si passa ora ad introdurre uno dei possibili procedimenti atti ad applicare le teorie presentate nei paragrafi precedenti, l'Assertion Based Verification (ABV).

L'Assertion Based Verification è una metodologia che indipendentemente dagli strumenti di supporto e dai linguaggi utilizzati, mira a rendere le asserzioni parte integrante del progetto e del processo di verifica.

Le tecniche dell'ABV sono state sviluppate prevalentemente per l'ambito digitale, dove sono state impiegate con successo, e solo recentemente le relative organizzazioni responsabili degli standard hanno cominciato a sviluppare le estensioni per il Property Specification Language (PSL) e il SystemVerilog Assertion (SVA) – che attualmente risultano essere i principali linguaggi di sviluppo dell'ABV – da utilizzare nell'ambito MS.

All'interno di questo metodo si fa largo uso di alcuni termini tecnici di cui riportiamo le definizioni tradotte da il Language Reference Manual (IEEE 1850-2005) del PSL:

Proprietà È una raccolta di relazioni logiche e temporali tra due o più espressioni booleane concorrenti, espressioni sequenziali, o altre proprietà che, nel loro insieme, rappresentano un insieme di comportamenti.

Una proprietà viene valutata attraverso un booleano TRUE o FALSE, ma di per sé è completamente passiva.

Asserzione È la dichiarazione che una data proprietà debba necessariamente essere mantenuta vera ed una direttiva rivolta agli strumenti di test affinché controllino che essa venga verificata.

Coverage È la misura dell'occorrenza di determinate proprietà durante la valutazione della funzionalità (tipicamente dinamica) e quindi un criterio della completezza del processo di verifica della funzionalità.

L'adozione della tecnica ABV presenta alcuni svantaggi, a partire dal fatto che aggiungono codice non sintetizzabile ai file del progetto, e le asserzioni rendono il codice RTL più difficile da leggere ai progettisti. In generale rendono più gravosa la manutenzione del codice, e perdere leggibilità aumenta la probabilità di commettere errori.

Si deve anche tenere conto che le valutazioni delle asserzioni rappresentano per l'ambiente di sviluppo dei calcoli aggiuntivi che rallentano le simulazioni.

Inoltre, le asserzioni potrebbero accidentalmente interagire con i segnali sotto osservazione e modificare la funzionalità del progetto. Quest'aspetto rappresenta un'eventualità sufficientemente remota, ma è da tenere in considerazione e comporta necessariamente che anche il codice per la verifica venga controllato.

Considerando quanto detto finora risulta evidente che lo scrivere e debuggare le asserzioni comporta l'impiego di ulteriore tempo rispetto a quanto strettamente necessario per lo sviluppo del progetto, ed eventualmente questo può causare ritardi nei tapeout.

Tuttavia nel corso del tempo si è più volte dimostrato che un'applicazione sistematica di queste tecniche permette di ridurre il tempo totale speso per ricerca degli errori funzionali poichè le asserzioni consentono di rilevarli vicino alla loro causa di origine. La figura 9.5 nella pagina seguente rende visivamente ed in maniera molto semplice il concetto appena espresso.

Le asserzioni consentono anche di aumentare l'osservabilità durante le simulazioni di un progetto, andando ad esaminare condizioni ed elementi, causa di errori, che in situazioni normali di funzionamento non si propagano alle uscite.

Per giunta esse forniscono delle valutazioni continue durante tutte le simulazioni, portando a scoprire eventuali difetti anche in modo casuale.

Grazie alle asserzioni è possibile formalizzare in un linguaggio di programmazione le specifiche del blocco realizzato, precedentemente espresse solo in un linguaggio naturale.

Questo porta al miglioramento dell'integrazione e del riutilizzo degli IP realizzando un protocollo di conformità che controlla il corretto comportamento, e previene che il modulo venga utilizzato in maniera impropria.

Per rendere chiaro quanto appena affermato si pensi, come esempio, di scrivere asserzioni riguardanti l'intervallo di frequenza ammissibile, o nel caso in cui il modulo presenti dei parametri quali valori non possono essere accettati.

In definitiva l'approccio di verifica ABV ha dimostrato nello sviluppo dei circuiti integrati digitali di aiutare gli ingegneri a migliorare la qualità della progettazione e di ridurre il time to market.




Figura 9.5.: L'asserzione rileva l'errore nella prossimità della causa di origine [15]

Le asserzioni vengono scritte sia durante la fase di progettazione che in fase di verifica del sistema, perciò sia progettisti che coloro che si occupano della verifica possono essere coinvolti nell'individuazione dei requisiti e nella traduzione in forma di asserzioni.

A questo proposito il progettista di un determinato blocco è particolarmente avvantaggiato:

- nell'individuare e scrivere le proprietà riguardanti le interfacce del blocco ed il resto del progetto (ad esempio prima, terza e quinta asserzioni in ordine da sinistra a destra in figura 9.6 nella pagina successiva)
- nel documentare sotto forma di asserzioni ulteriori ipotesi formulate sull'utilizzo del blocco
- nello scrivere asserzioni che vadano a verificare le previsioni sulle principali interazioni tra le gli elementi instanziati all'interno del blocco
- nello scrivere asserzioni che evitino l'incorrere in errori prevedibili derivanti dalla funzionalità nominale, dalle condizioni al contorno, dai comportamenti di avvio, o da altri elementi

• nella creazione di elementi per la coverage col fine di garantire che i casi limite e le aree più complesse del progetto vadano verificate adeguatamente.

L'ingegnere che si occupa della verifica è invece più portato a definire le asserzioni e i punti di coverage che derivano dalle specifiche globali sulla funzionalità del dispositivo.

Ad esempio, può andare a controllare se:

- Il dispositivo è sempre in una configurazione valida
- Il dispositivo e l'ambiente comunicano correttamente
- Il dispositivo risponde regolarmente agli ingressi (seconda e quarta asserzione in ordine da sinistra a destra in figura 9.6)




Figura 9.6.: Dispositivo in fase di verifica con asserzioni integrate [1]

10. SystemVerilogAssertions

10.1. Introduzione

Il SystemVerilog Assertion (SVA) è un sottoinsieme delle componenti per la verifica del linguaggio SystemVerilog, presentato brevemente a pagina 20.

Il SVA è, insieme al PSL, uno dei principali linguaggi per la scrittura delle asserzioni; le quali si possono semplicemente pensare come un controllo delle specifiche all'interno del progetto.

Questo concetto, alla base delle asserzioni, è possibile implementarlo con qualsiasi linguaggio di programmazione, ricorrendo ad esempio a strutture if...else... come nel seguente codice Verilog:

l'istruzione è stata inserita tra 'ifdef e 'endif per eventualmente escluderla durante la compilazione.

Perché allora passare al SVA?

Mentre nel Verilog alcuni tipi di controlli risultano facili esso presenta degli svantaggi tra cui il fatto che non esegue una buona valutazione delle tempistiche della dinamica, e rende difficile testare eventi paralleli nello stesso periodo.

Inoltre il Verilog è un linguaggio prolisso ed all'aumentare del numero delle asserzioni si complica la manutenzione del codice, e non ha al suo interno meccanismi per fornire la coverage funzionale.

Il SVA è un linguaggio dichiarativo che viene usato per specificare e verificare il comportamento del progetto. La natura dichiarativa lo rende particolarmente adatto a descrivere e controllare le relazioni temporali che intercorrono tra i segnali.

Il linguaggio è molto conciso e di più facile manutenzione, inoltre viene tenuto in considerazione solo dai simulatori ed ignorato automaticamente dagli strumenti di sintesi. Il SVA può essere utilizzato per fornire coverage funzionale ed eventualmente come input di strumenti per la Formal Verification.

10.2. Linguaggio SVA

10.2.1. Asserzioni

I principali elementi costitutivi di un'istruzione del SVA si possono riassumere in:

verification-directive (property) actions

La direttiva stabilisce l'azione da intraprendere per la proprietà che istanzia. La proprietà di per sé è completamente passiva e non viene mai considerata autonomamente.

Nel SVA sono presenti cinque differenti direttive:

assert Definisce la proprietà come un controllore, ovvero stabilisce che la proprietà debba risultare sempre verificata.

cover Monitora l'occorrenza della proprietà per la coverage.

assume Specifica la proprietà come un'assunzione per l'ambiente, ovvero assume che la proprietà venga verificata (in simulazione: assume = assert).

restrict Specifica la proprietà come un vincolo per la Formal Verification (non considerato in simulazione).

expect blocca l'esecuzione fino al completamento della proprietà.

Nel SystemVerilog sono presenti due tipologie di asserzioni: immediate (assert) e concorrenti (assert property).

10.2.1.1. Immediate Assertions

Le immediate assertions sono istruzioni procedurali e possono essere comparate all'istruzione di if.

La differenza si ha nel fatto che l'istruzione if non dichiara che un espressione deve essere vera, ma fa solo un controllo se è vera, ad esempio:

Se la condizione espressa nell'asserzione risulta essere X, Z, o 0, l'asserzione fallisce ed il simulatore, di default, segnala un messaggio di errore.

Nell'esempio precedente non presenta altre istruzioni, ma anche le immediate assertions possono includere delle azioni da eseguire sia nel caso la valutazione abbia successo (pass) o che fallisca (fail). Ad esempio:

```
assert (A == B) $display ("OK. A è uguale B");
assert (A == B) $display ("OK. A è uguale B");
else $error("L'asserzione è fallita");
assert (A == B) else $error("L'asserzione è fallita");
```

Se è presente l'istruzione di pass, essa viene eseguita immediatamente dopo la valutazione dell'espressione. L'istruzione di fail è associata ad un **else**, e si può utilizzare anche omettendo l'istruzione precedente.

Inoltre è possibile associare alle azioni un livello di gravità grazie ai system task:

\$fatal segnala l'errore e termina la simulazione

Serror segnala l'errore ma non interrompe la simulazione (opzione di default)

\$warning segnala un warning

\$info segnala un messaggio senza una gravità associata

```
ReadCheck: assert (data === correct_data)

else Serror("Errore nella lettura dalla memoria");

Input10: assert (Input > 10)

else Swarning("Input è minore o uguale a 10");
```

Qualsiasi istruzione del SystemVerilog può essere inserita nella sezione actions delle asserzioni. Ad esempio si può stampare un messaggio di errore a console, pilotare una flag di errore, incrementare un contatore degli errori o segnalare un fallimento ad un'altra parte del testbench

10.2.1.2. Concurrent Assertions

Da un punto di vista semantico ciò che distingue le concurrent assertions è la presenza della parola chiave **property** property che segue immediatamente l'assert.

Ad esempio

```
assert property (!(read en && write en));
```

asserisce che l'espressione read_en && write_en non deve mai risultare uguale a '1' durante la simulazione. Oppure:

```
assert property (\mathbb{Q}(posedge\ clock)\ Req\ |->\ \#\#[1:2]\ Ack);
```

dove Req è una sequenza semplice (è giusto un espressione booleana) e ##[1:2] Ack è leggermente più complessa il cui significato è che il segnale Ack deve essere alto nel prossimo o successivo fronte di clock (o entrambi). E |-> è l'operatore d'implicazione.

Nel primo esempio, l'asserzione viene valutata ad ogni punto della simulazione, mentre nella seconda viene controllata solo sui fronti positivi del clock e tiene in considerazione più cicli.

Dunque rispetto alla immediate assertions le cui proprietà possono solo essere delle semplici espressioni booleane, nelle concurrent assertions si possono utilizzare sequenze che descrivono le relazioni temporali dei segnali.

Inoltre si può lavorare su segnali campionati sulla base degli eventi di un segnale di riferimento (tipicamente un clock) ed eventualmente condizionarne l'abilitazione.

In caso di asserzioni che considerano più cicli di campionamento, le valutazioni sono fatte in maniera sequenziale e quindi si possono presentare diverse code di valutazione

in parallelo. La figura 10.1 è presenta un semplice esempio per aiutare a capire questo punto.

A questo concetto bisogna prestare attenzione in quanto ritardi molto lunghi, lunghe ripetizioni, in definitiva lunghe sequenze possono incidere sulle performance di simulazione.




Figura 10.1.: Esempio di valutazione in maniera sequenziale [15]




Figura 10.2.: Ciclo di campionamento e valutazione delle asserzioni nel SVA [15]

10.2.1.3. Operatore implicazione

Un'implicazione può essere utilizzata per creare una precondizione per la valutazione di una certa proprietà.

Un'implicazione consiste di una sequenza, un operatore di implicazione e un'ulteriore sequenza. La sequenza a sinistra dell'operatore è chiamata antecedente o condizione di abilitazione, mentre la sequenza a destra è chiamata conseguente o condizione di adempimento.

Se nel momento in cui viene valutata la proprietà che comprende l'implicazione c'è una corrispondenza dell'antecedente allora comincia la valutazione del conseguente. In questo caso l'implicazione ha successo, se la valutazione del conseguente restituisce un TRUE.

Se invece non c'è la corrispondenza dell'antecedente la valutazione ritornerà TRUE senza controllare il conseguente.

Ci sono due tipi di implicazione: l'implicazione sovrapposta il cui operatore è |->, e quella non sovrapposta con l'operatore |=>.

```
s1 \mid -> s2;

s1 \mid => s2;
```

Nel primo caso il conseguente incomincia ad essere valutato immediatamente conclusa la sequenza dell'antecedente, mentre nel secondo caso la valutazione del conseguente comincia sul fronte di clock successivo.

L'implicazione non sovrapposta è equivalente a:

```
s1 \mid -> \#\#1 \ s2;
```

10.2.1.4. Properties and Sequencies

Negli esempi visti finora, le proprietà asserite sono dichiarate e specificate nell'istruzione di asserzione. Ma le proprietà e le sequenze che le compongono possono essere dichiarate separatamente, per esempio:

```
sequence request
  req;
endsequence
```

```
sequence acknowledge
  ##[1:2] ack;
endsequence

property property_1;
  @(posedge clock) request |-> acknowledge;
endproperty

assert property (property_1);
```

Una sequenza è una lista di espressione booleane in un ordine crescente di tempo. Essa corrisponde se le espressioni booleane coincidono nell'ordine temporale. Si noti che una sequenza non fallisce o ha successo ma solo corrisponde o meno.

L'operatore per eccellenza delle sequenze è il ritardo ##N , dove N rappresenta il numero di eventi di campionamento che intercorrono tra la sequenza che sta a sinistra dell'operatore con quella che sta a destra.

N può essere zero (caso particolare usato per unire le sequenze) o un numero naturale superiore o anche un intervallo chiuso o aperto; esso deve essere definito al momento della compilazione perciò può essere una costante o un parametro, e non può essere un intervallo di tempo - per intendere non può essere 5ns.

Alcuni esempi, in cui se consideriamo a e b dei segnali logici affinché la sequenza totale corrisponda:

L'operatore * è usato per specificare una ripetizione consecutiva dell'elemento a sinistra dell'operatore.

```
a ##1 b [*3] ##1 c // Equivalente: a ##1 b ##1 b ##1 b ##1 c

(a ##2 b) [*2] // Equivalente: (a ##2 b ##1 a ##2 b)

(a ##2 b)[*1:3] // Equivalente: (a ##2 b)

// o (a ##2 b ##1 a ##2 b)

// o (a ##2 b ##1 a ##2 b ##1 a ##2 b)
```

Ci sono molti altri operatori per le sequenze tra cui quelli per specificare una sequenza o una ripetizione non consecutiva ([->, [=, ...) e gli operatori per combinare le sequenze (and, or, intersect, first_match, ...) ma non è pretesa di questa breve introduzione al linguaggio di essere esaustiva e si rimanda a corsi specifici.

10.2.1.5. Clock nelle asserzioni

Le asserzioni concorrenti utilizzano gli eventi di un segnale per valutare le proprietà, esso può essere un singolo segnale clk , un gated clock ((clk && GatingSig)) o altre espressioni più complesse.

Tipicamente si sceglie un fronte di un clock per avere un passo temporale fisso per la valutazione dei segnali. Il clock per un proprietà può essere specificato in differenti modi:

• specificandolo esplicitamente in una sequenza:

```
sequence s;
  @(posedge clk) a ##1 b;
endsequence
property p;
  a |-> s;
endproperty
assert property (p);
```

• Specificandolo esplicitamente nella proprietà:

```
property p;
  @(posedge clk) a ##1 b;
endproperty
assert property (p);
```

• Specificandolo direttamente nell'asserzione:

```
assert property (@(posedge clk) a ##1 b);
```

• Inserendo l'asserzione in un blocco procedurale:

```
property p;
   a ##1 b;
endproperty
always @(posedge clk) assert property (p);
```

10.2.1.6. Reset asincrono

L'istruzione disable iff permette di specificare un reset asincrono per le asserzioni, come in esempio:

10.2.1.7. Assertion System Functions

Il SystemVerilog fornisce delle funzioni di sistema da utilizzare all'interno delle asserzioni. **\$rose**, **\$fell**, **\$changed** e **\$stable** indicano se il valore dell'espressione ha cambiato o meno valore tra due eventi del clock adiacenti. Per esempio

```
assert property
  (@(posedge clk) $rose(in) |=> detect);
```

si asserisce che se in cambia da 0 a 1 tra un fronte di clock positivo ed il successivo, detect deve essere 1 sul fronte di clock successivo. In questa asserzione,

```
assert property
  (@(posedge clk) enable == 0 |=> $stable(data));
```

lo stato del segnale data non deve cambiare mentre enable è uguale a 0.

La funzione **\$past** ritorna il valore di un'espressione nel ciclo di clock precedente. Per esempio l'asserzione:

controlla che ${\sf q}$ incrementi, mentre reset reset è basso ed enable enable alto.

Si noti che l'argomento di **\$past** può essere un espressione, come mostrato sopra.

10.2.2. Istruzione di Bind

Come si è detto il codice del SVA si può includere nel codice sorgente dei moduli in cui si applicano. Alternativamente il SVA fornisce l'istruzione **bind**, la quale consente di scrivere le asserzioni in un modulo separato.

```
// modulo contenente il progetto da testare
module designModule (da, db, dclk);
  input logic da, dclk;
 output logic db;
 // segnali interni
  logic rda, rdb;
// [...]
    always @(posedge dclk) db <= da;</pre>
    always @(posedge dclk) rdb <= rda;</pre>
// [...]
endmodule
// modulo contenente le asserzioni
module propertyModule (pa, pb, pclk);
input pa, pb, pclk;
  property property_example1;
    pa |-> pb;
  endproperty
```

```
assert example:
  assert property (
                   @(posedge pclk)
                     (property example1)
                   )
         else $error("L'asserzione è fallita ");
endmodule
// modulo che lega il propertyModule con il designModule
module test bindProperty;
 // l'istruzione di bind necessita del nome del modulo o
 // dell'istanza contenente il codice del progetto, il nome
 // del modulo delle asserzioni e del nome dell'istanza di bind
 // Negli esempi dpM n è il nome dell'istanza di bind.
 // Per la compilazione è inoltre necessario che ogni
 // porta dell'interfaccia del modulo delle asserzioni
 // siano connesse ad un segnale del modulo del progetto
 //
 // L'istruzione sotto lega le asserzioni ad ogni istanza
 // del designModule all'interno del sistema
 bind designModule propertyModule dpM 1 (.pa(da), .pb(db), .pclk(dclk) );
 // mentre questa contiene il nome di una specifica istanza (dM)
 // ed il modulo delle asserzioni sarà legato solo ad essa
 bind dM propertyModule dpM 2 (.pa(da), .pb(db), .pclk(dclk) );
 // Nelle istruzioni precedenti si sono connesse le relative
 // interfacce dei moduli. Però l'istruzione di bind ha
 // piena visibilità all'interno del modulo connesso;
 // a questo proposito l'istruzione seguente mostra come
 // si possano anche collegare i segnali interni (rda ed rdb)
  bind dM propertyModule dpM 3 (.pa(rda), .pb(rdb), .pclk(dclk) );
```

endmodule

L'operazione di bind presenta alcuni vantaggi tra cui permettere:

- di mantenere il codice del progetto privo di costrutti non sintetizzabili
- il riutilizzo del codice delle asserzioni su più livelli di astrazione ed anche su altri progetti
- di rendere il codice delle asserzioni indipendente dal nome e dal percorso gerarchico dei segnali del progetto, facilitando la manutenzione
- di utilizzare l'SVA anche con altri linguaggi che non siano SystemVerilog come ad esempio il VHDL
- al team di verifica di lavorare contemporaneamente al progettista potendo scrivere su file diversi senza le restrizioni del sistema di gestione dei file
- di verificare le asserzioni separatamente

11. SVA

asserzioni analogiche

Quando si parla di asserzioni analogiche, si sta parlando di essere in grado di monitorare i valori continui di segnali a tempo continuo.

I recenti miglioramenti del SystemVerilog consentono di utilizzare nelle asserzioni segnali a valori reali, ma ancora nel dominio del tempo discreto digitale.

11.1. analog package

Nel momento in cui si è cercato di legare le asserzioni scritte in SVA con i modelli VHDL realizzati si è riscontrato che l'ambiente di simulazione Incisive di Cadence non consente la comunicazione diretta tra i segnali dichiarati col tipo di dati real tra moduli VHDL ed i moduli SystemVerilog.

Tuttavia al suo interno presenta dei sistemi di conversione per il tipo di dato wreal del VerilogAMS sia per il real del VHDL che per il real del SystemVerilog.

Come prima soluzione allora si è pensato di realizzare degli involucri (wrapper) in VerilogAMS per i moduli VHDL in modo da forzare le conversioni in wreal – procedimento comunque necessario nel caso si voglia utilizzare un modello VHDL all'interno di una simulazione mista con schematici SPICE – con questa soluzione però si perde la visibilità dei segnali interni in quanto, nel wrapper si considerano solo i segnali delle interfacce dei blocchi.

Nel cercare un soluzione alternativa si è venuti a conoscenza che Cadence mette a disposizione un package di nome cds_rnm_pkg che al suo interno definisce alcuni tipi di dato che emulano il tipo di dato wreal per il SystemVerilog.

Alla fine si è deciso di creare un package che riporta il codice fornito da Cadence e di modificarlo minimamente per uniformare i nomi con l'analog package presentato nel capitolo 3 a pagina 39. Per utilizzarlo all'interno dei moduli in cui si dichiarano le asserzioni sarà sufficiente aggiungere ad inizio del file l'istruzione import analog_package::*;

Si riporta come ultima nota che l'attuale versione del SVA non consente l'utilizzo di UDT all'interno delle asserzioni, e per questo come si potrà vedere negli esempi nel paragrafo 11.3 a pagina 116 si rende necessario l'assegnazione a segnali temporanei dichiarati col tipo di dato real prima del loro utilizzo all'interno delle asserzioni.

```
/* cds rnm pkg — wreal equivalent SystemVerilog nettypes
 * REVISION HISTORY:
 * Created: 9/4/12 aspratt
 */
// changed name from cds_rnm_pkg
package analog_package;
   // Equivalent to VAMS wreal1drv
   nettype real wreal1driver with CDS res wreal1driver;
   // Equivalent to VAMS wreal4state
   nettype real wreal4state with CDS res wreal4state;
   // Equivalent to VAMS wrealmin
   nettype real wrealmin with CDS res wrealmin;
   // Equivalent to VAMS wrealmax
   nettype real wrealmax with CDS_res_wrealmax;
   // Equivalent to VAMS wrealsum
   nettype real wrealsum with CDS_res_wrealsum;
   // Equivalent to VAMS wrealavg
   nettype real wrealavg with CDS_res_wrealavg;
                    nettype wreal1driver analog ut;
                    nettype wrealsum
                                         current ut;
endpackage: analog package
```

11.2. Eventi di attivazione

Come accennato precedentemente le asserzioni analogiche hanno ancora bisogno di un segnale digitale per essere attivate. A questo proposito si sono individuate due soluzioni.

11.2.1. Utilizzo di un segnale di clock

Poichè si stanno considerando dispositivi MS, non è raro che i blocchi analogici che si vogliono verificare posseggano una logica di controllo digitale, e spesso in questa situazione si utilizza il segnale di clock di quest'ultima per campionare i segnali analogici sotto osservazione.

È comunque possibile utilizzare un segnale di clock anche in caso di segnali continui che non dipendono da un controllore digitale, e qui è a discrezione di colui che scrive le asserzioni scegliere una frequenza appropriata. Solitamente, si applica il criterio di Nyquist: la frequenza di campionamento è scelta per essere il doppio della frequenza maggiore che possono assumere i segnali del componente.

Chiaramente in questo modo si trascura qualsiasi instabilità inattesa tra i due fronti del clock e sfortunatamente, quando un segnale non si comporta come previsto (individuare queste eventualità è l'obiettivo della verifica), la frequenza massima teorica potrebbe non essere nota in anticipo.

Inoltre bisogna considerare che l'aumentare la frequenza di clock delle asserzioni può influire pesantemente sul tempo di simulazione.

11.2.2. Comparazione dei segnali con livelli di riferimento

Con questa soluzione si intende muovere al di fuori delle asserzioni tutte le valutazioni dei segnali analogici esprimendo i risultati come valori logici, in modo da poter valutare facilmente questi ultimi con le asserzioni.

Per farlo si realizzano delle soglie da poter confrontare con il segnale analogico da verificare, ed i segnali digitali rappresentano l'attraversamento o meno di questi livelli di riferimento.

Questo approccio risulta particolarmente adatto per costruire delle soglie di allerta, o per valutare proprietà statiche o quasi statiche (come ad esempio l'uscita di un regolatore di tensione). Ma lo stesso principio può essere utilizzato per generare soglie dinamiche, che rappresentano i limiti del comportamento atteso del segnale considerato.

Se nella soluzione precedente si perde visibilità temporale, in questo caso si tralasciano tutti quei valori di ampiezza del segnale intermedi ai vari livelli scelti.

11.3. Esempi

L'asserzione nell'esempio seguente è stata pensata per essere inserita tra i controlli di un amplificatore.

Operativamente essa controlla che al variare della differenza delle tensione agli ingressi, l'uscita risponda rispettando le tolleranza di ampiezza e tempo previste.

Per questo ultimo aspetto la proprietà è legata ad un segnale di campionamento dei segnali (clk) e la sequenza viene valutata in un intervallo definibile dal parametro N.

Non viene presentata la dichiarazione dell'interfaccia del modulo che contiene l'asserzione, ma i segnali dell'amplificatore sono stati dichiarati col tipo di dati analog_ut e per questo si devono necessariamente assegnare ad un segnale di tipo real – il cast è implicito – , poiché all'interno della property non sarebbero considerati validi

```
real out_temp;
real v_in_diff;
real v_out_ideal;
real tol;
assign out temp
                   = out;
assign v_in_diff = (in_p - in_n);
assign v_out_ideal = ((in_p - in_n) * G_ideal);
assign tol
                   = 0.2;
// property
property prop out value;
 @(posedge clk)
  disable iff (reset)
  $changed(v_in_diff) |->
            ##[0:N]
            ((out\_temp >= ((1-tol)*v\_out\_ideal)) \&\&
```

```
(out_temp <= ((1+tol)*v_out_ideal)));
endproperty: prop_out_value
// assertion
assert property (prop_out_value);</pre>
```

Nell'esempio successivo viene considerato un segnale di ingresso del modulo la cui funzione è di fornire un riferimento fisso di tensione.

L'obiettivo dell'asserzione è controllare che durante il funzionamento del blocco – ovvero mentre il segnale di reset non è uguale a 1 – il riferimento rimanga all'interno della massima tolleranza consentita.

Concretamente si è comparato il segnale di ingresso con le soglie di riferimento e tradotto l'informazione in un segnale logico il quale si è poi utilizzato all'interno dell'asserzione.

```
logic vref_2v_value_flag;
      real vref 2v value tol;
const real vref 2v value ref = 2.0; // 2 [V]
assign vref_2v_value_tol = 0.2;
// comparison
always comb
begin
  if ((vref_2v < (1-vref_2v_value_tol)*vref_2v_value_ref) ||</pre>
      (vref 2v > (1+vref 2v value tol)*vref 2v value ref))
                vref 2v value flag = 1;
               vref 2v value flag = 0;
end
// property
property prop vref 2v value;
  disable iff (reset)
    vref_2v_value_flag === 0;
endproperty: prop_vref_2v_value
// assertion
assert property ( prop vref 2v value );
```

Di seguito si riporta un asserzione pensata per la valutazione dell'uscita di un Convertitore Digitale-Analogico (Digital-to-Analog Converter – DAC).

Prima della property il segnale d'ingresso digitale adim_range_i viene convertito nel corrispettivo reale e moltiplicato per il LSB al fine di ottenere il valore ideale della tensione in uscita dal DAC.

Nella property si esamina che l'uscita effettiva del DAC set_dac_adim sia all'interno della tolleranza rappresentata in questo caso dall'intervallo dell'LSB.

La valutazione è anche in questo caso in un intervallo di eventi di clock definibile tramite il parametro DAC_vout_value_N, poichè il segnale clk di riferimento è appositamente a frequenza maggiore rispetto a quella di adim_range_i perchè il tempo di risposta che si vuole ottenere dal blocco è strettamente minore il periodo del segnale digitale.

```
real set dac adim_temp;
      real DAC vout ideal;
const real DAC LSB = 0.008;
                                         // 8 [mV]
assign set dac adim temp = set dac adim;
assign DAC vout ideal = ( real '(adim range i) * DAC LSB);
// property
property prop DAC vout value;
 @(posedge clk)
  disable iff (!pok)
    changed(set dac adim temp) \mid ->
      ##[0:DAC vout value N]
      ((set\_dac\_adim\_temp >= (DAC\_vout\_ideal - (DAC\_LSB/2))) \&\&
       (set dac adim temp <= (DAC vout ideal + (DAC LSB/2))));
endproperty: prop DAC vout value
// assertion
assert property ( prop DAC vout value );
```

12. Conclusioni

Come supportato da alcuni rapporti di introduzione dell'Assertion Based Verification in azienda, si è potuto constatare che l'adozione di questa tecnica richiede un elevato costo iniziale per via del tempo necessario allo studio del linguaggio e degli strumenti a disposizione per applicarla, soprattutto nel caso in cui non si presenti già una famigliarità con il SystemVerilog.

E per questo, con il tempo a disposizione si è riusciti solo ad impostare il lavoro di applicazione dell'ABV al dispositivo presentato nel capitolo 6 a pagina 61.

Solitamente nei progetti l'investimento porta dei benefici aumentando le capacità della fase di verifica. Le quali possono essere il fornire dei controlli automatici utili per continuare a monitorare tutti gli aspetti del progetto durante le simulazioni di test o anche mettere a disposizione una formalizzazione delle specifiche del dispositivo utili nelle prove di regressione in caso di modifiche.

In particolare nel lavoro si è analizzato come applicare lo strumento tipicamente digitale delle asserzioni anche in ambito Mixed-Signal, e riuscire a monitorare i segnali analogici delle simulazioni dei dispositivi.

Si sono riscontrate ancora delle pesanti carenze nell'applicazione delle asserzioni analogiche, rispetto all'utilizzo in ambito digitale che presenta già degli standard e librerie di componenti riutilizzabili.

Ma considerando che è ancora campo di ricerca per le commissioni di sviluppo dei linguaggi – come il SystemVerilog o il VerilogAMS –, è quindi molto probabile che con i prossimi aggiornamenti dei manuali di riferimento si presentino delle funzioni di verifica analogiche che consentano di aumentare efficacia ed efficienza di questi controlli.

Durante l'applicazione si è potuto constatare che l'aspetto delle asserzioni che necessita la maggiore attenzione, è la difficoltà di definire proprietà che devono risultare essere in totale corrispondenza delle specifiche di progetto.

A. Acronimi

ABV Assertion Based Verification

AMS Analog Mixed-Signal

ASIC Application Specific Integrated Circuit
CM E2R Connect module Electrical to Real
CM R2E Connect module Real to Electrical

DAC Digital to Analog Converter
 DAE Differential Algebraic Equation
 Equazione differenziale Algebrica

DC Direct Current

EDA Eletronic Design Automation

ESD Electrostatic discharge

HDL Hardware Description Language

IEEE Institute of Electrical and Electronics Engineers

LED Light Emitting Diode

LRM Language Reference Manual MDV Metric-Driven Verification

MS Mixed-Signal

PMU Power Management Unit

PSL Property Specification Language

PWC Piece-Wise ConstantPWL Piece-Wise Linear

PWM Pulse-Width ModulationRNM Real Number ModelingRTL Register Transfer Level

SoC System on Chip

SPI Serial Peripheral Interface

SPICE Simulation Program with Integrated Circuit Emphasis

SV SystemVerilog

SVA SystemVerilog Assertions

UDR User-Defined ResolutionUDT User-Defined Types

UVM Universal Verification Methodology
 VHDL VHSIC Hardware Description Language
 VHSIC Very High Speed Integrated Circuit

Bibliografia

- [1] Chen J., et al., 2012. *Mixed-Signal Methodology Guide*. 1° ed. USA: Cadence Design Systems, Inc. (Lulu Enterprises, Inc.)
- [2] BALASUBRAMANIAN S., HARDEE P.; CADENCE DESIGN SYSTEMS, 2013. Solutions for Mixed-Signal SoC Verification Using Real Number Models. Disponibile su http://www.cadence.com/rl/Resources/white_papers/Mixed_Signal_ Verification_wp.pdf [Data di accesso 04/12/2014]
- [3] SERGE GARCIA SABIRO; MENTOR GRAPHICS. 2013. Event-Driven (RN) Modeling for AMS Circuits. IEEE. Published in Specification & Design Languages (FDL), 2013 Forum on. ISSN:1636-9874.
- [4] Datasheet del dispositivo: 4-Switch Synchronous DC/DC Controller with SPI Interface for High Power LED Lighting
 Documentazione aziendale interna: INFINEON TECHNOLOGIES, AG.
- [5] BIZJAK L., ET AL., 2013. VHDL Modeling and Coding guidelines for AMS systems Documentazione aziendale interna: Infineon Technologies, AG.
- [6] BIZJAK L., ET AL., 2013. VHDL Modeling and Coding guidelines for AMS systems Documentazione aziendale interna: Infineon Technologies, AG.
- [7] SCHAFFER B., 2008. Modeling analog and mixed signal blocks with VHDL Documentazione aziendale interna: Infineon Technologies, AG.
- [8] Cadence Design Systems, Inc., 2013. Virtuoso VHDL Toolbox User Guide, Product Version 6.1.5

Bibliografia Bibliografia

[9] MARSILI S., 2010. Building time discrete System Models with Matlab/Simulink
 Documentazione aziendale interna: Infineon Technologies, AG.

- [10] Capodivacca G., 2014. Discrete time simulation for DC/DC Documentazione aziendale interna: Infineon Technologies, AG.
- [11] ASHOK B., 2014. SystemVerilog Assertions and Functional Coverage
 Guide to Language, Methodology and Applications. 1° ed. New York:
 Springer
- [12] NEVIANI A., 2012. Materiale del Corso di Progettazione e Sintesi di Circuiti Digitali DIPARTIMENTO DI INGEGNERIA DELL'INFORMAZIONE - UNIVERSITÀ DI PADOVA.
- [13] SRIKANTH VIJAYARAGHAVAN, MEYYAPPAN RAMANATHAN, 2005. A Practical Guide for SystemVerilog Assertions. 1° ed. USA: Springer
- [14] Cadence Design Systems, Inc., 2013. UVM-SV Introduction RAK UVM Overview
- [15] Zinn A., 2013. Assertion-based Verification Documentazione aziendale interna: Infineon Technologies, AG.
- [16] AXEL ENGLERT, 2008. Assertion-based Verification (ABV Workshop SMARTi LU)
 Documentazione aziendale interna: Infineon Technologies, AG.
- [17] DOULOS: SystemVerilog Assertions Tutorial. Disponibile su https://www.doulos.com/knowhow/sysverilog/tutorial/assertions/ [Data di accesso 04/12/2014]
- [18] Cadence Design Systems, Inc., 2013. SystemVerilog Real Number Modeling (SV-RNM) RAK
- [19] REGIS SANTONJA; FREESCALE SEMICONDUCTOR. 2012. Re-usable continuous-time analog SVA assertions.

Ringraziamenti

Desidero ringraziare tutti coloro che mi hanno aiutato nella stesura della presente tesi con suggerimenti, critiche ed osservazioni, anche se solo a me spetta la responsabilità per ogni errore in essa contenuto.

Vorrei esprimere la mia gratitudine al mio relatore professor Andrea Neviani per il supporto e la pazienza dimostratami nel lavoro di tesi portato avanti in questi mesi.

Stesso riconoscimento vorrei rivolgerlo a Infineon Tecnhologies, presso la quale ho svolto il progetto di cui tratta questa tesi: ringrazio sinceramente tutti i colleghi che mi hanno accompagnato in questa avventura.

In particolar modo vorrei esprimere la mia riconoscenza verso l'Ing. Andrea Scenini, mio tutor all'interno dell'azienda e correlatore per la tesi, per avermi supportato e sopportato durante lo svolgimento del tirocinio.

Un sentito grazie ai miei genitori, per il sostegno fornitomi; senza il loro incoraggiamento e la loro perseveranza, probabilmente, oggi non sarei qui.

Ringrazio mio fratello Lorenzo e mia sorella Maria per il loro costante aiuto e per tutti i preziosi consigli.

Vorrei inoltre ringraziare Marco Serpelloni e tutti i compagni di studio che mi hanno aiutato durante questo percorso accademico.

Infine, a tutti gli amici semplicemente grazie.