集成电路设计与开发 Design and Development of IC

doi :10. 3969/ j. issn. 1003-353x. 2010. 03. 023

光收发器中光电集成接收芯片的实现

芦晶,程翔,颜黄苹,李继芳,柯庆福,陈朝 (厦门大学物理与机电工程学院 机电工程系, 福建 厦门 361005)

摘要:针对应用于850 nm光通信中的10/100 Mbit/s收发器,提出采用0.5 µm标准 CMOS 工艺 对其光接收芯片实现 Si 基单片集成。整体芯片面积为0.6 mm²,共集成了一个双光电二极管的 (DPD)光电探测器和一个跨阻前置放大电路,功耗为100 mW,并给出了具体的测试性能结果。 结果表明,在850 nm光照下,光接收芯片带宽达到53 MHz,工作速率为72 Mbit/s。重点介绍了 DPD 光电探测器的原理和结构,并给出了相应的制造过程和电路等效模型,对整个光接收芯片进 行了多种实用性测试,可以满足系统的性能要求。

关键词:单片集成; 互补型金属氧化物晶体管; 双光电二极管; 光接收芯片; 850 nm 光通信 中图分类号: TN491 **文献标识码**: A **文章编号**: 1003-353X (2010) 03-0291-04

Realization of a Monolithic Optoelectronic Integrated Receiver Chip for Optical Communication Transceiver

Lu Jing, Cheng Xiang, Yan Huangping, Li Jifang, Ke Qingfu, Chen Chao (Dept. of Mechanical and Electrical, Xiamen University, Xiamen 361005, China)

Abstract : Monolithically integrated optical receiver was designed in 0.5 μ m standard CMOS technology, used in 850 nm optical transceivers of 10/100 Mbit/s. The chip size is 0.6 mm², integrating a double photodiode (DPD) detector and a transimpedance preamplifier. The power dissipation is 100 mW, and the result of test about OEIC was given. Test results show that the optical receiver has a bandwidth of 53 MHz and the bit rate of 72 Mbit/s in 850 nm light. The principle and structure of the DPD was introduced, the corresponding manufacturing process and circuit equivalent model were given. The OEIC meets the system performance requirements.

Key words : OEIC; CMOS; DPD; optical receiver chip; 850 nm optical transceivers **EEACC :** 4270

0 引言

随着光纤通信的飞速发展,传统混合集成工艺的成本高、可靠性低的劣势越来越明显,影响了光纤通信向高速、宽带方向的发展。Si 基 IC 工艺(Bipolar,CMOS,BiCMOS,SOI等)的日渐成熟,进一步推动了 Si 基单片光电集成(OEIC)技术快速发展,特别是采用相对成本低、技术成熟的CMOS 工艺来制作 OEIC 成为近年的一个研究热点^[1]。本文针对 Si OEIC 的一个重要的应用领域——850 nm甚短距离光通信中的10/100 Mbit/s单片集成光接收芯片的实现进行了深入研究。

基金项目: 厦门市科技计划项目 (3502Z20063002)

March 2010

在标准 CMOS 工艺下, pn 结探测器的结深约 为2 μm, 而 Si 在 850 nm光照下的吸收长度约为 15 μm。由于缺少电场作用,处于衬底深处的光生 载流子要经过纳秒甚至微秒级的延迟才能到 pn 结 的空间电荷区边缘,从而产生光生电流。正是由于 这个原因, pn 结构的探测器带宽很难达到高速通 信的要求^[2]。在此设计选用 DPD 结构的光电探测 器,利用其中的屏蔽 pn 二极管吸收衬底深处的光 生载流子以提高探测器的带宽,建立了 DPD 结构 的等效电路模型和设计相应的前置放大电路。采用 国内华润上华公司的0.5 μm标准 CMOS 工艺制备 OEIC 芯片,测试 OEIC 的性能,将其应用在850 nm 光通信的10/100 Mbit/s收发器中。 1 OEIC 的设计

1.1 DPD 的结构与建模

DPD 器件属于光伏探测器,它的制作方法是在 衬底上做一个 n 阱,再在 n 阱内制作叉指状 p^+ 扩 散电极, n 阱的引出采用 n⁺扩散电极,器件外围 用 p^+ 扩散制作一个保护环。它的二维剖面图如图 1 所示。



图 1 DPD 结构二维剖面图

Fig. 1 Two-dimensional profiles of DPD structure

这种结构存在两个 pn 结。n 阱与 p⁺ 区构成一 个 pn 结,称工作二极管 D₀。n 阱与衬底构成一个 pn 结,称屏蔽二极管 D_s。光照时,在衬底深处的 光生载流子被屏蔽二极管的耗尽区所吸收,不能扩 散到工作二极管内。工作二极管内没有长距离扩散 的光生载流子,只有 n 阱内短途扩散的载流子,从 而提高了工作二极管的速度。由此可见,DPD 结构 不仅与标准 CMOS 工艺相兼容,且具有较高速度, 这是本文选取 DPD 结构光电探测器的原因。

为了预测 DPD 探测器的性能并进行后续 OEIC 的整体仿真,必须建立其电路模型。本文建立的 DPD 小信号等效电路模型在传统的 PIN 探测器模 型^[3]基础上进行了一定的修改。该模型包含由电流 源、电阻和电容构成的子电路,如图 2 所示。



图 2 DPD 结构等效电路模型 Fig. 2 DPD circuit model

由等效电路模型中可以得出关于 *I*_{op}, *I*_p以及 *I*_j的有关公式,即

$$I_{\rm op} = C_{\rm n0} \frac{{\rm d}V_{\rm p}}{{\rm d}t} + \frac{V_{\rm p}}{R_{\rm p}} + \frac{V_{\rm p}}{R_{\rm pd}} + I_{\rm p0} + {}_{\rm p}P_{\rm in}$$
$$I_{\rm p} = \frac{V_{\rm p}}{R_{\rm pd}} + I_{\rm p0} + {}_{\rm p}P_{\rm in}$$

 $I_{j} = I_{p} + I_{i} + I_{d} + C_{j} \frac{dV_{j}}{dt}$

式中: Im是 n 阱光生电流; Cm是一个归一化常数 电容; $V_p = qp_n / C_{n0}$, 其中 $p_n \ge n$ 阱的过剩空穴. q是单位电荷电量; $R_p = p/C_{n0}$, 其中 p 是 n 阱 空穴寿命; $R_{pd} = R_p [ch(n/L_p) - 1], 其中$ 是 n 阱的空穴载流子的扩散距离, L_p是 n 阱空穴的 扩散长度, ch $x = (e^{x} + e^{-x}) / 2; I_{n0}$ 是输入光稳 态电流, $I_{p0} = qP_{n0}L_p$ [ch(n/L_p) +1]/[n p × sh($_{n}/L_{p}$)],其中 sh x = ($e^{x} - e^{-x}$) /2; p 是一 个与器件有关的常数: Pin是输入光功率: 从稳态 中选取 L_0 作为 V_0 和 P_{in} 的函数; V_i 是 D_0 的结电压; I;是 DPD 的输出电流; I;是在二极管 D₀ 的耗尽层 形成的光生电流; I_{d} 是在反向电压 V_{i} 下的暗电流; C_i 是二极管 D_0 的结电容, $C_i = 0_s A/_i$, 其中 0 是真空介电常数、 s是相对介电常数, A 是二极 管 Do 的结电容有效面积,;是二极管 Do 耗尽层 **厚度**。

该光电探测器模型模拟了光电二极管的绝大部 分效应,其中包括暗电流、光电流和寄生特性,与 以往存在的模型相比较,考虑了探测器端电压的影 响。但也有一些现象没有设计到模型当中,如探测 器的击穿。这也是下一步要继续研究的工作,以便 更加完善探测器的模型。

为了满足光纤接入网10/100 Mbit/s的应用,需 要 OEIC 的带宽至少为75 MHz。带宽频率上限 f_u 需 满足: f_u 0.75 f_b ,其中 f_b 为传输码率^[4]。根据叉 指状 DPD 的带宽与叉指的宽度和叉指的面积负相 关,响应度与叉指的宽度和面积正相关^[5],本次设 计 DPD 的面积为50 μ m ×50 μ m, p⁺叉指的宽度为 5 μ m,叉指间距为5 μ m。通过 DPD 等效电路模型, 模拟了探测器的交流特性:DPD 低频响应度为 62 mA/W, - 3 dB带宽约为100 MHz,可以满足光 纤接入网10/100 Mbit/s的应用。

1.2 电路设计

整个 OEIC 包含 DPD 光电探测器等效模型电路,一个宽带放大器 TIA,一个用于单双端转换的 RC 滤波器,三个同样结构的一级差分放大器用于 信号的进一步放大。这是因为 DPD 光探测器的响 应度只有62 mA/W,为了提高整个 OEIC 的光响应 度,必须在跨阻放大器后面增加放大电路进行二次 放大。缓冲输出级用于实现与传输线的阻抗匹配。 图 3 就是整个 OEIC 的原理框图。

292 半导体技术第 35 卷第 3 期



图 3 OEIC 电路原理图 Fig. 3 OEIC schematic

其中 TIA 的电路结构如图4(a) 所示。由于光 电探测器产生的光电流非常小(通常为微安量级), 如果采用一般放大器进行放大,就会引入噪声;同 时噪声会进入下一级放大器,进一步影响信噪比, 所以必须采用低噪声、高增益的宽带前置放大器。 综合考虑采用了 RCC^[6](regulated cascode)结构作 为互阻前置放大电路。图4(a)所示的灰色区域 就是 RCC 结构,它由 M_1 , M_b , R_s , R_b , R_1 组成。 通过晶体管 M_b 引入了增益提高技术,使得输入电 阻在低频时变得更小,从而能更好地抑制光电探测 器寄生电容对带宽的影响。同时这种结构也引入了 反馈机制,使得直流偏置更稳定。 M_2 和 R_2 构成了 一个源极跟随器,与未采用这种结构相比可以有效 隔离后续电路的密勒电容,提高带宽。 M_3 和 R_3 构 成了一个共漏极放大器,进一步放大信号。 M_4 和



(a) 前置放大电路



图 4 招作电路图 Fig. 4 Topology of circuit

March 2010

R₄同样也是一个源极跟随器,不仅可以实现阻抗的转变,而且还使后一级的直流电压稳定在电源电压中点附近,利于后续电路的级联。

DA 电路结构如图 4(b)所示。其中差分放大 电路采用了并联峰化技术,与普通差分电路相比负 载换成了有源电感(图 4(b)中灰色区域),有效 地拓宽了主极点的带宽。

图 4 (c) 所示的是原理框图中 OB 的电路结构。其中 R 为100 , 能够传输的压降为0.4 V_{pp}。

利用 CADENCE SPECTRE 仿真可得到 OEIC 电路的频率响应图,如图 5 所示。从图中可得出电路的增益约为20.5 k ,下限截止频率为2.8 kHz,上限截止频率为610 MHz。远大于 DPD 探测器的100 MHz的带宽,可以得出整个 OEIC 的带宽受限于DPD 探测器约为100 MHz,可以满足10/100 Mbit/s 光纤接入网的传输要求。



2 OEIC 的测试

为便于收发器中点对点的实验测试,OEIC芯 片采用了标准的 ROSA 封装。对单独的 DPD 光电探 测器进行了响应度测试,直流响应度约为 40 mA/W。

采用网络分析仪进行 OEIC 小信号带宽的测 试,分别测试了四个 OEIC 样品,编为 1 号~4 号。 测试获得了 OEIC 的 s 参数,其中 S_{21} 反映了 OEIC 的小信号带宽。测试结果如图 6 所示,横坐标为测 试的频率,扫描频率为10~200 MHz,纵坐标为 S_{21} (单位为 dB)。从 S_{21} 的初始值下降3 dB处的节点是 节点 3,它所描述的就是 OEIC 的小信号带宽,图 6 中所示的 1 号样品带宽为50 MHz。

从表 1 中可以得出 OEIC 的带宽约在53 MHz, 满足了60~80 Mbit/s码传输的要求。OEIC 的带宽 远小于电路仿真时的带宽,而与 DPD 探测器的带 宽相近。因此,可以得出 DPD 探测器的带宽限制 了整个 OEIC 的带宽。

表 1 1 号 ~ 4 号芯片的测试带宽(f)				
Tab. 1 Test result of the $1 \# \sim 4 \#$ chip				
OEIC 样品	1号	2号	3号	4号
f/ MHz	50	54.6	54.5	55.5



图 6 S₂₁的频率特性 Fig. 6 S₂₁ frequency characteristic

图 7 为 OEIC 的50 Mbit/s伪随机序列信号眼图, 图中上方为光调制输入信号眼图,下方波形图是输 出信号眼图。从图中可以看出,眼图张开度较大, 输出信号眼图的上升沿眼皮较细较薄,而下降沿眼 皮较厚。零点(上升沿与下降沿的交点)偏移了中 间点,靠近眼图上方。初步分析,这是由于两个输 出端的输出特性不匹配以及测试时为单端输出造成 的。为此,测试了输出直流点,发现两个输出端有 约50 mV的失调。由此认为直流失调是引起上述眼 图畸变的原因。





294 半导体技术第 35 卷第 3 期

试,以本文研制的 ROSA 封装工艺的 OEIC 替换掉 台湾 Netlink 公司生产的光收发器中光收发模块的 原有 ROSA。进行点对点互联,利用 TICPW 软件可 以测试得到 OEIC 的传输码率可达72 Mbit/s。

3 结论

在0.5 µm标准 CMOS 工艺条件下,提出与工艺 兼容的 DPD 结构光探测器,进行850 nm光接收单 片集成芯片的设计。构建 DPD 探测器的等效电路 模型并设计了前置放大电路。针对该探测器较低的 响应度,在电路中多加了三个一级差分放大电路以 提高增益并克服输入噪声的影响。通过电路仿真和 测试表明,整个 OEIC 的带宽受限于 DPD 器件。 DPD-OEIC 的小信号带宽约为53 MHz,传输码率可 达72 Mbit/s, DPD 的直流响应度为40 mA/W,由此 在低成本 CMOS 工艺下实现了 850 nm 通信中 10/100 Mbit/s接收芯片的单片集成。

参考文献:

- YU C L, MAO L H, XIAO X D. Standard CMOS implementation of a novel, fully differential optoelectronic integrated receiver [J]. J of Optoelectronics Laser, 2009, 20 (4) :432-435.
- [2] HUANG B J, LIU H J.A monolithically integrated optical receiver with spatially modulated light detector in CMOS technology [C] Proc of 8th Int Conf on Solid-State and Integrated Circuit Technology. Shanghai ,China ,2006:209-211.
- [3] CHEN W Y,LIU S Y. PIN avalanche photodiodes model for circuit simulation [J]. IEEE Journal of Quantum Electronics, 1996,32(12):2105-2111.
- [4] 王志功.光纤通信集成电路设计[M].北京:高等教育出版社,2003:60-66.
- [5] HAN J Z,NI G G,MAO L H. Small signal circuit model of double photodiodes [J]. Semiconductor Photonics and Technology ,2004 ,10(3) :164-167.
- [6] MIN S, YOO H J. 1.25 Gb/s regulated cascode CMOS transimpedance amplifier for gigabit ethernet applications [J]. IEEE J SSC, 2004, 39(1):112-121.

(收稿日期:2009-09-14)

作者简介:

芦晶(1983→),男,山西人,硕士研究生,主 要从事光电单片集成的研究;

