

学校编码: 10384

密级\_\_\_\_\_

学号: 23320081153295

# 厦 门 大 学

## 硕 士 学 位 论 文

### 基于 PC 与 FPGA 的软件无线电若干关键技术研究

Research on Key Techniques for PC and FPGA based Software Defined Radio

林志坚

指导教师姓名: 王京教授

专业名称: 通信与信息系统

论文提交日期: 2011 年 6 月

论文答辩日期: 2011 年 6 月

2011 年 6 月

## 厦门大学学位论文原创性声明

本人呈交的学位论文是本人在导师指导下,独立完成的研究成果。本人在论文写作中参考其他个人或集体已经发表的研究成果,均在文中以适当方式明确标明,并符合法律规范和《厦门大学研究生学术活动规范(试行)》。

另外,该学位论文为( )课题(组)的研究成果,获得( )课题(组)经费或实验室的资助,在( )实验室完成。(请在以上括号内填写课题或课题组负责人或实验室名称,未有此项声明内容的,可以不作特别声明。)

声明人(签名):

年 月 日

## 厦门大学学位论文著作权使用声明

本人同意厦门大学根据《中华人民共和国学位条例暂行实施办法》等规定保留和使用此学位论文，并向主管部门或其指定机构送交学位论文（包括纸质版和电子版），允许学位论文进入厦门大学图书馆及其数据库被查阅、借阅。本人同意厦门大学将学位论文加入全国博士、硕士学位论文共建单位数据库进行检索，将学位论文的标题和摘要汇编出版，采用影印、缩印或者其它方式合理复制学位论文。

本学位论文属于：

1. 经厦门大学保密委员会审查核定的保密学位论文，  
于 年 月 日解密，解密后适用上述授权。

2. 不保密，适用上述授权。

（请在以上相应括号内打“√”或填上相应内容。保密学位论文应是已经厦门大学保密委员会审定过的学位论文，未经厦门大学保密委员会审定的学位论文均为公开学位论文。此声明栏不填写的，默认为公开学位论文，均适用上述授权。）

声明人（签名）：

年 月 日

## 摘要

人们对无线通信服务需求的快速增长，极大促进了无线通信技术的迅速发展。软件无线电是一种用软件来实现信号处理的无线通信系统设计方法，基于通用处理器的软件无线电以其可重配置性、扩展性、低成本和灵活性等各种优势成为未来无线通信系统的主流设计方法之一。

在基于通用处理器的软件无线电系统中，通常采用可编程逻辑门阵列(FPGA)与个人电脑(PC)相结合的架构。由于目前通信系统中往往需要处理宽带、多频带、多模式信号，这就要求模数转换器(ADC)具有较高的采样率，为了克服数字信号较高采样率给后续基带处理带来的压力，具有灵活、可配置功能以实现灵活的采样率变换及滤波操作的数字前端就成了本论文研究的关键技术之一；而为了把基带信号从 FPGA 传输到 PC 机进行相应处理或实现 PC 对 FPGA 的灵活在线控制，则需要在两者之间建立起高速传输通道，所以千兆以太网接口的设计是本论文研究的关键技术之二。本论文针对这两部分关键技术进行深入的研究与设计。

本文首先介绍软件无线电的设计思想及课题研究项目的硬件平台，提出基于 PC 与 FPGA 软件无线电平台的两项关键技术；其次分别介绍数字前端及千兆以太网(GE)接口的原理及实现，并提出灵活可重配置的数字前端实现方案，它通过 PC 机的软件配置及 GE 接口的传送来实现自身的实时在线配置，从而满足不同通信系统的不同需求；最后，通过综合考虑软件无线电架构中软硬件的资源、处理能力及接口约束，给出软硬件资源平衡设计的基本准则，并针对具体课题需求给出合理的功能模块划分实例。

本文设计的宽带数字前端及千兆以太网接口均通过 FPGA 仿真工具(modelsim)仿真验证、并完成上板测试，且能满足项目的实际需求。本设计主要应用于两个静止轨道卫星数字收发信机项目中，并通过对数字前端重新配置及模块选择成功应用于国家 863 重点项目“高频段(6-15G)无线通信示范系统”的集成和开发中。

**关键词：**软件无线电；数字前端；千兆以太网；个人电脑；FPGA

## Abstract

People's rapid growth demand for wireless communication services has greatly contributed to the rapid development of wireless communication technologies. Software defined radio (SDR) is a type of design method to implement signal processing by software for wireless communication systems. Due to the advantages of its re-configurability, scalability, low cost and flexibility, General-purpose processor (GPP)-based SDR has become one of the design mainstream of future wireless communication systems

In GPP-based SDR systems, the major components generally include personal computer (PC) and Field Programmable Gate Array (FPGA). In order to process wideband, multi-band and multi-mode signals, the sampling rate of analog-digital convertor (ADC) needs to be set to very high frequency, for the sake of overcoming the difficulties of the baseband processing, the FPGA-based digital front-end requires flexible, re-configurable capabilities to adapt sampling rates and filters, which builds up the first key technique investigated in this thesis. In order to transfer baseband signals from PC to FPGA, or feedback control signals from PC to FGPA for on-line configuration, the high-speed transmission channel between FPGA and PC should be established. The Gigabit Ethernet (GE) interface is chosen as this channel, which is the second key technique in this thesis.

Firstly, the basic ideas of SDR and the hardware platform used in the projects are introduced, and the two key technologies of PC and FPGA based SDR are proposed. Then the principles and implementations of digital front-end and GE interface are presented, in which a flexible and reconfigurable digital front-end scheme is proposed. In above digital front-end scheme, the on-line configuration is implemented by performing PC's software configuration instructions through GE interface to meet the requirements of different communication systems. Finally, considering the constraints of hardware and software resources, processing capabilities and interfaces in SDR systems, a principle of joint software and hardware balance design is proposed, which

guides to a function-partition example in actual projects.

The wideband digital front-end and GE interface modules designed in this thesis are both verified by the simulation tools (modelsim) and hardware trials, which meet the actual requirements of several projects. All the above achievements have been used in two Geosynchronous Orbit (GEO) Satellites digital transceiver projects, and also been applied in the national 863 key project-“Fundamentals Research, Development and Demostration for Wireless Communications over Higer Spectrum Band (6-15GHz)”, by the re-configuration and modules selection of digital front-end.

**Key Words:** Software defined radio; digital front-end; Gigabit Ethernet; personal computer; FPGA.

# 目 录

<b>第 1 章 绪论 .....</b>	<b>1</b>
<b>1.1 课题背景 .....</b>	<b>1</b>
1.1.1 无线通信技术的发展.....	1
1.1.2 软件无线电.....	2
1.1.3 课题需求.....	3
<b>1.2 论文章节安排 .....</b>	<b>4</b>
<b>第 2 章 PC 与 FPGA 结合的 GPP-SDR 软件无线电平台 .....</b>	<b>6</b>
<b>2.1 概述 .....</b>	<b>6</b>
<b>2.2 软件无线电硬件平台 .....</b>	<b>7</b>
2.2.1 FPGA .....	8
2.2.2 中频接口电路.....	9
2.2.2.1 中频输入接口.....	10
2.2.2.2 中频输出接口.....	11
2.2.3 外围电路.....	12
2.2.3.1 SDRAM .....	12
2.2.3.2 FLASH.....	12
2.2.3.3 EEPROM .....	12
2.2.3.4 网络接口（10/100/1000M 自适应） .....	12
<b>2.3 软件无线电关键技术 .....</b>	<b>12</b>
<b>第 3 章 数字前端设计与实现 .....</b>	<b>14</b>
<b>3.1 数字前端概述 .....</b>	<b>14</b>
<b>3.2 数字前端原理与设计 .....</b>	<b>15</b>
3.2.1 AD/DA 接口设计 .....	15
3.2.1.1 AD 接口设计 .....	15
3.2.1.2 DA 接口设计.....	16
3.2.2 数字下变频.....	17

3.2.2.1 数字控制振荡器.....	18
3.2.2.2 Cordic 原理与实现.....	18
3.2.3 分数倍抽取与插值.....	21
3.2.3.1 功能模块设计.....	21
3.2.3.2 频率特性及仿真分析.....	23
3.2.4 整数倍抽取与插值.....	25
3.2.4.1 CIC 滤波器.....	26
3.2.4.2 半带滤波器.....	29
3.2.5 基带滤波与脉冲成形.....	31
3.2.5.1 根升余弦滤波器原理.....	31
3.2.5.2 根升余弦滤波器设计.....	32
<b>3.3 灵活可重配置数字前端 .....</b>	<b>34</b>
<b>3.4 设计结果及分析 .....</b>	<b>35</b>
<b>第 4 章 基于 FPGA 的千兆以太网口设计与实现.....</b>	<b>36</b>
<b>4.1 概述 .....</b>	<b>36</b>
<b>4.2 帧头及传输协议 .....</b>	<b>37</b>
4.2.1 帧头格式及说明.....	37
4.2.2 包头协议设计.....	37
<b>4.3 千兆以太网口设计与实现 .....</b>	<b>40</b>
4.3.1 Triple-Speed Ethernet 配置 .....	40
4.3.1.1 MII/GMII 接口 .....	40
4.3.1.2 Triple-Speed Ethernet 总体架构 .....	41
4.3.2 FPGA 数据收发及以太网包解析 .....	43
4.3.2.1 通用总线接口.....	43
4.3.2.2 FPGA 收发包解析 .....	45
<b>4.4 设计结果测试及分析 .....</b>	<b>46</b>
4.4.1 测试平台.....	46
4.4.2 测试结果.....	46
4.4.3 测试结果分析.....	50



<b>第 5 章 基于 PC 与 FPGA 的软硬件功能平衡设计</b> .....	<b>51</b>
<b>5.1 概述</b> .....	<b>51</b>
<b>5.2 复杂度分析及软硬件功能平衡设计</b> .....	<b>51</b>
5.2.1 软硬件功能平衡设计一般原则.....	51
5.2.2 软解调算法分析.....	53
5.2.3 LDPC 译码算法分析 .....	56
<b>5.3 总结</b> .....	<b>57</b>
<b>第 6 章 未来工作展望</b> .....	<b>58</b>
6.1 全文总结 .....	58
6.2 研究展望 .....	58
<b>参考文献</b> .....	<b>60</b>
<b>攻读硕士学位期间发表论文</b> .....	<b>62</b>
<b>攻读硕士学位期间参与的科研项目</b> .....	<b>63</b>
<b>致谢</b> .....	<b>64</b>

# Table of Contents

<b>Chapter 1 Introduction.....</b>	<b>1</b>
<b>1.1 Research Background.....</b>	<b>1</b>
1.1.1 Developments of wireless communication technologies.....	1
1.1.2 Soft Defined Radio .....	2
1.1.3 Requirements of projects .....	3
<b>1.2 Thesis Organization .....</b>	<b>4</b>
<b>Chapter 2 PC and FPGA based GPP-SDR platform .....</b>	<b>6</b>
<b>2.1 Chapter introduction .....</b>	<b>6</b>
<b>2.2 The hardware platform of soft defined radio.....</b>	<b>7</b>
2.2.1 FPGA .....	8
2.2.2 Circuits of Intermediate Frequency interface .....	9
2.2.2.1 Input interface of Intermediate Frequency.....	10
2.2.2.2 Output interface of Intermediate Frequency .....	11
2.2.3 Peripheral circuits .....	12
2.2.3.1 SDRAM .....	12
2.2.3.2 FLASH.....	12
2.2.3.3 EEPROM .....	12
2.2.3.4 Network interface(10/100/1000M adaption) .....	12
<b>2.3 Key techniques of soft defined radio .....</b>	<b>12</b>
<b>Chapter 3 Design and implementation of digital front-end.....</b>	<b>14</b>
<b>3.1 Introduction of digital front-end .....</b>	<b>14</b>
<b>3.2 Principle and design of digital front-end .....</b>	<b>15</b>
3.2.1 Design of AD/DA interface.....	15
3.2.1.1 Design of AD interface .....	15
3.2.1.2 Design of DA interface .....	16
3.2.2 Digital down converter .....	17

3.2.2.1 Numerical controlled oscillator.....	18
3.2.2.2 Principle and implementation of Cordic modules .....	18
3.2.3 Extraction and interpolation of non-integer factor.....	21
3.2.3.1 The design of functional modules.....	21
3.2.3.2 The character of frequency and analysis of simulation.....	23
3.2.4 Extraction and interpolation of integer factor.....	25
3.2.4.1 CIC filter .....	26
3.2.4.2 Half band filter .....	29
3.2.5 Baseband filtering and Pulse shaping .....	31
3.2.5.1 Principle of Square-root Raised Cosine Filter .....	31
3.2.5.2 Design of Square-root Raised Cosine Filter .....	32
<b>3.3 Flexible reconfigurable digital front-end.....</b>	<b>34</b>
<b>3.4 The result of design and analysis.....</b>	<b>35</b>
<b>Chapter 4 The design and implementation of Gigabit Ethernet based on FPGA .....</b>	<b>36</b>
<b>4.1 Chapter introduction .....</b>	<b>36</b>
<b>4.2 Package header and tranfer protocols .....</b>	<b>37</b>
4.2.1 Header format and description.....	37
4.2.2 Design of header protocols .....	37
<b>4.3 Design and implementation of Gigabit Ethernet interface .....</b>	<b>40</b>
4.3.1 Configuration of Triple-Speed Ethernet.....	40
4.3.1.1 MII/GMII interface .....	40
4.3.2.2 General framework of Triple-Speed Ethernet.....	41
4.3.2 Transceiver on FPGA and analysis of Ethernet package .....	43
4.3.2.1 Universal bus interface .....	43
4.3.2.2 Analysis of sending and receiving packets .....	45
<b>4.4 Design and analysis of test results .....</b>	<b>46</b>
4.4.1 Test platform .....	46
4.4.2 Test results.....	46

4.4.3 Analysis of test results .....	50
<b>Chapter 5 Balanced design between software and hardware for PC and FPGA .....</b>	<b>51</b>
<b>5.1 Chapter introduction .....</b>	<b>51</b>
<b>5.2 Complexity analysis and balanced design of hardware and software..</b>	<b>51</b>
5.2.1 General principles of balanced design of hardware and software .....	51
5.2.2 Analysis of soft demodulation algorithm.....	53
5.2.3 Analysis of LDPC decoding algorithm .....	56
<b>5.3 Conclusion .....</b>	<b>57</b>
<b>Chapter 6 Summary and Outlook.....</b>	<b>58</b>
6.1 Summary of this Thesis .....	58
6.2 Future Work .....	58
<b>Reference.....</b>	<b>60</b>
<b>Paper Published .....</b>	<b>62</b>
<b>Projects Participated .....</b>	<b>63</b>
<b>Acknowledgements .....</b>	<b>64</b>

## 第1章 绪论

### 1.1 课题背景

#### 1.1.1 无线通信技术的发展

在过去的 20 年中，中国的移动通信产业在历次的技术变革中，都准确把握了技术方向，在适当的时机引入了适当的技术，保证了整个产业的良性发展。当前，移动宽带化和宽带移动化的趋势已经愈加明显。同时无线通信领域的技术发展速度加快，技术竞争加剧，未来的移动无线通信将呈现网络日趋融合、多种接入技术综合应用、新业务不断推出的发展趋势。如今，移动、无线技术领域正处在一个高速发展的时期，各种创新移动、无线技术不断涌现并快速步入商用，移动、无线应用市场异常活跃，移动、无线技术自身也在快速演进中不断革新。在网络融合的大趋势下，3G、WiMAX、WLAN 等各种移动、无线技术在演进中相互融合。

人类对通信需求的迅速增长，极大的促进了通信事业的发展，也同时促进了卫星通信在我国电信事业中的应用<sup>[1]</sup>。特别对于我国的西部地区，那里疆域广阔，但多为荒漠和戈壁，人烟稀少，卫星移动通信将显示出其独特的优势。尤其是对于发生重大毁灭性自然灾害的地区，比如最近几年连续的地震灾害，地面网络多数会遭到破坏，而卫星个人移动通信可能是唯一幸存的通信手段。卫星通信具有覆盖面广、通信容量大、通信距离远、不受地理环境限制、质量优、经济效益高等优点，不论用户处于什么样的位置、运动状态和气候条件中，卫星通信都能为其提供信息服务。事实上，重要工业国家的武装部队指挥机构都将卫星通信能力视为任何战场上最重要和最优先的信息优势。因此，他们向国防卫星通信系统投入了大量资金用于开发和升级。军事卫星系统的潜在能力，占据着某些尖端优势，如宽带传输信道，高可靠性、高质量、远距离、不受地形影响、高度灵活等，这些都使其能满足各个层次用户的需求。卫星通信于 1972 年在我国首次应用并迅速发展，与光纤通信、数字微波通信一起成为我国当代远距离通信的支柱。随着信息化社会的到来，卫星通信已经渗透到社会生活的各个方面。移动卫星全球个

人通信的产生和发展是全球通信的重要变革，意义深远且具有巨大的市场潜力。据调查，到本世纪末，世界上可能有多于 80% 的陆地，大约 40% 的人口不在蜂窝网的覆盖范围之内。而世界上蜂窝覆盖范围内的通信技术标准不统一，不能实现全球个人通信，这给卫星移动通信的发展提供了巨大的市场，发展远景十分美好。

卫星通信需求的快速增长，也极大的促进了卫星通信技术的发展，而支持多标准，灵活的软件无线电为卫星通信系统的地面站设备或终端平台提供了一个快速发展的平台。

### 1.1.2 软件无线电

现有无线通信用户端设备的各模块大多由专用芯片以及专用的硬件电路实现，其不足之处在于：

- 1) 功能单一：专用芯片为了压低成本，仅具有相对单一的功能，无法兼容其它系统。比如，GSM 的基带信号处理芯片无法完成 WCDMA 的基带信号处理功能。如果需要实现多个系统的功能，则需要用户端设备同时拥有多个系统的专用芯片，导致成本上升。
- 2) 升级困难：硬件产品难以升级换代，随着通信系统以及通信协议的升级换代，用户端设备的硬件需要进行相应的更换，旧的用户端设备在新系统中无法继续使用。
- 3) 开发成本高、周期长：专用芯片和硬件电路的开发过程复杂，尤其是芯片的开发需要流片、生产制造等过程，成本难以降低，开发周期难以缩短，测试困难。

近年来，软件无线电技术的出现为解决上述问题提供了思路。软件无线电<sup>[2]</sup>是一种用软件来实现信号处理的无线通信系统设计方法，其主要优点是它的灵活性。首先在软件无线电中，诸如信道带宽、调制以及编码等都可以动态调整以适应不同的标准和环境。各通信标准对应各自的软件模块，多模通信设备的实现可以简单地转化为对于多个软件模块的灵活调用。其次，软件的灵活性使得通信设备随通信标准的开发、升级、测试、以及问题解决的周期显著缩短。

在众多的软件无线电平台中，基于通用处理器的软件无线电 (General-purpose processor -Software Definition Radio,简称 GPP-SDR) 以其各种优势，成为未来的无线通信系统设计主流之一。在基于 GPP-SDR 无线通信系统中，绝大部分的信

号处理都通过软件编程在通用的运算单元 GPP（例如通用 CPU、GPU 等）上实现，一般情况下，GPP 还承担除通信模块以外的其它软件执行任务，这种多软件模块复用 GPP 的方式赋予软件无线电低成本极大的可能性。

使用基于 GPP-SDR 架构的无线通信系统具有以下优势：

#### (1) 可重配置性

软件无线电最根本的特性是可重配置性，就是系统功能随着需求而改变的能力，也可称为可编程性。基于通用处理器的软件无线电架构在软件和硬件两方面都支持系统重配置，可以使用高级语言（C/C++）在 PC 上直接进行软件编程，它具有通过改变软件来定义系统功能的能力。

#### (2) 灵活性

工作模式可由软件编程改变，包括射频频段宽带信号接入方式和调制方式。通过软件编程可任意更换信道接入方式，改变调制方式或切换不同系统信号的接收；可通过软件工具来扩展业务、分析无线通信环境、定义所需增强的业务和实时环境测试；能使升级更为便捷，设备费用更为节约，因而大大降低了整个网络的成本。

#### (3) 低成本和扩展性

随着技术的进步，目前无线通信产品的生命周期越来越短，针对单一产品线的投资风险很大，而基于 GPP-SDR 的软件无线电架构由于采用个人电脑作为处理单元，使其具有成本低、产品寿命长、易于开发和维护等优点。

正是因为软件无线电技术具有灵活性、开放性、低成本、开发短周期等优势，使得其非常适用于具有研究性、试验性和前瞻性的无线通信设备与网络的研发。

### 1.1.3 课题需求

本论文以基于个人电脑（PC）和现场可编程门阵列（FPGA）相结合的软件无线电若干关键技术为研究课题，以清华大学卫星数字收发信机项目和高频段无线通信示范系统为研究背景。

在所研究的两个卫星通信系统中，有多种不同带宽、多种不同调制解调方式等配置方式，此差异性分别对应于不同的数字前端配置，包括不同的抽取插值倍数，不同的滤波器特性及不同的模块组合。而基于 GPP-SDR 的设计平台架构能

满足所研究项目对灵活可重配置，多模式等特性的需求。在 GPP-SDR 的设计平台中，本课题的研究目标为设计出能满足多种不同带宽需求的可灵活配置的数字前端；以及在 PC 机与 FPGA 之间建立起灵活可扩展性强的 GE 高速交换接口，从而实现业务信息及其他控制信息的配置；同时根据现有的软硬件条件及系统设计需求，合理分配软硬件资源，从而使系统设计性能达到最佳。

高频段无线通信示范系统是延续卫星数字收发信机之后的研究课题，该系统要求在 245.76M 的系统时钟下稳定工作，184.32M 中频采样，100M 信号带宽，这些指标对数字前端和 GE 口的设计提出了更高的要求。在卫星数字收发信机的基础上，我们通过优化代码提高了数字前端的工作频率，使其能够稳定工作在 280M 左右的系统时钟下，提高了该设计的适用范围；同时我们通过修改模块的配置信息及组合模式，使其能更好的被运用于高频段项目，为高频段提供一个更加完善的通信接口。

## 1.2 论文章节安排

本文主要围绕基于 PC 与 FPGA 相结合的软件无线电若干关键技术展开全面的讨论与研究，全文主要包括以下内容：

第一章是本文的绪论部分，从课题背景入手，分析了无线通信技术的发展，软件无线电的思想及其优缺点；同时分析本论文的课题需求，最后给出本论文的章节安排。

第二章介绍了本研究课题的软件无线电硬件平台，引出本课题所研究设计的两大关键技术。

第三章重点介绍数字前端每个功能模块的原理及设计，最后提出具有灵活可重配置特性的数字前端，此为本科课题的关键研究与设计之一

第四章着重介绍基于 FPGA 的以太网接口设计与实现，以太网口是连接 FPGA 与 PC 机的中间桥梁，是本科课题的关键研究与设计之二。

第五章通过分析卫星数字接收机项目，在综合考虑软硬件资源和处理能力的基础上提出软硬件平衡设计方案，把本科课题从功能模块的设计提升到系统的整体方案设计层面。

第六章回顾了整个系统的设计与实现，对研发工作取得的成果进行了总结与



Degree papers are in the "[Xiamen University Electronic Theses and Dissertations Database](#)". Full texts are available in the following ways:

1. If your library is a CALIS member libraries, please log on <http://etd.calis.edu.cn/> and submit requests online, or consult the interlibrary loan department in your library.
2. For users of non-CALIS member libraries, please mail to [etd@xmu.edu.cn](mailto:etd@xmu.edu.cn) for delivery details.

厦门大学博硕士论文摘要库