

学校编码：10384
学号：19820091152530

分类号____密级____
UDC____

厦门大学

硕士 学位 论文

超薄氧化锗制备、性质及退火对 HfO₂/GeO₂/Ge MOS 结构的影响

Growth and properties of ultra-thin Ge oxide and thermal
annealing effect on HfO₂/GeO₂/Ge MOS structures

路长宝

指导教师姓名：李成教授
专业名称：凝聚态物理
论文提交日期：2012年5月
论文答辩时间：2012年6月
学位授予日期：2012年月

答辩委员会主席：_____
评 阅 人：_____

2012年5月

厦门大学学位论文原创性声明

本人呈交的学位论文是本人在导师指导下,独立完成的研究成果。本人在论文写作中参考其他个人或集体已经发表的研究成果,均在文中以适当方式明确标明,并符合法律规范和《厦门大学研究生学术活动规范(试行)》。

另外,该学位论文为()课题(组)的研究成果,获得()课题(组)经费或实验室的资助,在()实验室完成。(请在以上括号内填写课题或课题组负责人或实验室名称,未有此项声明内容的,可以不作特别声明。)

声明人(签名):

年 月 日

厦门大学学位论文著作权使用声明

本人同意厦门大学根据《中华人民共和国学位条例暂行实施办法》等规定保留和使用此学位论文，并向主管部门或其指定机构送交学位论文（包括纸质版和电子版），允许学位论文进入厦门大学图书馆及其数据库被查阅、借阅。本人同意厦门大学将学位论文加入全国博士、硕士学位论文共建单位数据库进行检索，将学位论文的标题和摘要汇编出版，采用影印、缩印或者其它方式合理复制学位论文。

本学位论文属于：

- () 1. 经厦门大学保密委员会审查核定的保密学位论文，于 年 月 日解密，解密后适用上述授权。
() 2. 不保密，适用上述授权。

(请在以上相应括号内打“√”或填上相应内容。保密学位论文应是已经厦门大学保密委员会审定过的学位论文，未经厦门大学保密委员会审定的学位论文均为公开学位论文。此声明栏不填写的，默认为公开学位论文，均适用上述授权。)

声明人（签名）：

年 月

厦门大学博硕士论文摘要库

摘要

随着硅集成电路特征尺寸接近其物理极限，具有高迁移，且与硅工艺兼容性好的 Ge 成为下一代高性能集成电路的候选材料之一。然而由于 Ge 表面本征氧化层稳定性差，采用高介电常数（高 k）介质栅往往会在界面引入高的界面态密度，成为影响器件性能的重要因素之一。研究表明超薄氧化锗可以有效降低高 k 介质与 Ge 界面处的界面态密度和界面散射，提高沟道载流子迁移率和器件性能。因此，制备超薄氧化锗并研究其在器件中的界面钝化效果对实现高性能 Ge-MOSFET 器件具有重要意义。

本文研究了氧化锗对高 k 介质 Ge MOS 结构界面钝化机理，采用快速热氧化法制备了超薄氧化锗且分析了其生长规律、退火机理，制备了 4nm 氧化锗/HfO₂ 双层栅介质的 MOS 电容，获得了 $10^{11} \text{ cm}^{-2} \text{ e V}^{-1}$ 量级的界面态密度。本文的主要内容包括以下三个方面：

1、采用快速热氧化锗衬底的方法研究了氧化锗初始生长阶段的规律，发现在氧化锗厚度较小时，其生长速率呈现两段的线性关系。第一阶段生长速率较 Deal-Grove 模型预言的结果高出一个数量级；而第二阶段的生长速率与 Deal-Grove 模型预言的线性生长速率基本一致。氧化最初阶段由于氧扩散在界面附近形成反应区，导致高的生长速率。X 射线光电子能谱（XPS）结果表明氧化过程中氧化锗中存在四种价态的 Ge 氧化物，且随氧化时间的增加，GeO₂ 含量在逐渐提高。

2、研究了干湿法退火过程对 HfO₂/GeO₂/Ge MOS 结构性质的影响，结果表明干法退火过程中金属能促使单层氧化锗膜中的 GeO 低温挥发，并定性解释其作用机理；湿法退火过程使 HfO₂/GeO₂/Ge MOS 结构中氧化锗的厚度减薄、氧化程度提高，提高了 MOS 结构的电学和界面特性；通过氧气和臭氧氧化的对比说明在氧化锗膜厚度相同的情况下臭氧氧化过程可提高氧化锗膜的氧化程度，从而有效降低 MOS 结构界面态密度。

3、探索了利用前栅工艺制备 HfO₂/GeO₂/Ge 结构的肖特基源漏结 Ge MOSFET 器件的工艺过程，通过器件电学特性说明了工艺过程的可行性及存在的问题。

关键词：界面钝化、超薄氧化锗、退火、MOSFET

厦门大学博硕士论文摘要库

Abstract

As down scaling over the past several decades has pushed Si-based integrated circuits to its technical and fundamental scaling limits, germanium (Ge) is renewed as one of the promising candidate channel materials for next generation high performance integrated circuits due to its high carrier mobility and good compatibility with silicon technology. However, high dielectric constant (high k) deposited on Ge usually introduces high interface state density at the interface due to the poor stability of Ge native oxide, seriously deteriorating the device performance. Previous studies have shown that ultra-thin Ge oxide can effectively suppress the interface state density and interface scattering at the interface between high-K dielectric and Ge, improving the channel carrier mobility. However, the impacts of the ultra-thin germanium oxide on Ge-MOSFET devices needs further investigated.

In this thesis, the effects of germanium oxide layer on the high-k dielectric Ge MOS structure are investigated. The ultra-thin germanium oxide were prepared by rapid thermal oxidation and the dependence of oxidation rate on oxidation temperature and time were obtained. The Ge MOS capacitors with 4nm $\text{GeO}_2/\text{HfO}_2$ gate stacks were fabricated and the interface state density of the $10^{11} \text{ cm}^{-2}\text{e V}^{-1}$ order of magnitude was achieved with thermal treatments. The main contents include the following three aspects:

1. The dependence of oxidation rate of Ge oxide on oxidation temperature and time are investigated. Two distinct linear regimes are observed during the initial oxidation of germanium. At the very beginning the oxidation rate is higher than that predicted by Deal-Grove model by one order of magnitude, and then decreases rapidly to the values following Deal-Gove model when the oxide thickness reaches a temperature-dependent critical value. The formation of reaction volume zone, rather than reaction interface is proposed to result in the higher oxidation rate. X-ray photoelectron spectroscopy (XPS) results show that four chemical states germanium oxides exist in the oxidation process and GeO_2 content gradually increases with oxidation time.

2. The effects of dry and wet thermal annealing processes on the HfO₂/GeO₂/Ge MOS structure are investigated. The results show that metal directly contacting to GeO₂ can promote the generation and evaporation of GeO at relatively low temperature during dry annealing process; While wet thermal annealing process decreases the germanium oxide thickness and improve the oxidation degree of germanium oxide in the HfO₂/GeO₂/Ge MOS structure, improving the electrical performance of the devices; Comparison of electrical properties of Ge MOS capacitors made by oxygen and ozone oxidation shows that ozone oxidation gives rise to the higher oxidation degree in the oxide films and the lower the interface state density at the GeO₂/Ge interface.

3、HfO₂/GeO₂/Ge MOSFET device with schottky barrier source/drain junction are fabricated using gate first technology. The key processes determining in the electrical properties of the devices are discussed.

Keywords: interface passivation, ultra-thin germanium oxide, annealing, MOSFET

目 录

第一章 绪 论	1
1.1 棚介质/锗界面钝化技术研究进展.....	1
1.1.1 氮化物棚介质.....	1
1.1.2 Si 薄膜钝化锗表面技术.....	2
1.1.3 高 k 介质/稀土氧化物叠层栅技术.....	4
1.1.4 高 k 介质/氧化锗叠层栅技术.....	4
1.2 本论文的主要工作.....	7
参考文献.....	9
第二章 超薄氧化锗的制备、表征及生长机理.....	12
2.1 氧化锗样品的制备和主要表征方法.....	12
2.1.1 氧化锗样品的制备过程.....	12
2.1.2 XPS 表征氧化锗膜成份.....	12
2.1.3 椭偏仪测试超薄氧化锗膜厚度.....	13
2.2 薄层氧化锗的生长机理.....	15
2.2.1 锗的氧化速率及氧化模型.....	15
2.2.2 氧化过程中氧化膜成份的变化.....	18
2.3 本章小结.....	20
参考文献.....	21
第三章 退火对 HfO₂/GeO₂/Ge MOS 结构界面与电学特性影响	22
3.1 干法退火对 Ge MOS 结构界面和电学性质的影响.....	22
3.1.1 干法退火对 GeO ₂ 棚 MOS 结构电学性质的影响.....	22
3.1.2 干法退火对 HfO ₂ /GeO ₂ 叠栅 MOS 结构电学性质的影响	24
3.1.3 金属电极促使 GeO 低温挥发的机理	26
3.2 湿法退火对 HfO ₂ /GeO ₂ 叠栅 MOS 结构性质的影响	27
3.2.1 湿法退火对 HfO ₂ /GeO ₂ 叠栅 MOS 结构电学性质的影响	27
3.2.2 湿法退火对 HfO ₂ /GeO ₂ 叠栅 MOS 结构中氧化锗的影响	29
3.3 臭氧氧化对 Ge MOS 电学性能的影响.....	30
3.4 本章小结.....	33
参考文献.....	34
第四章 HfO₂/GeO₂/Ge MOSFET 的原理、制备及特性分析.....	36
4.1 HfO ₂ /GeO ₂ /Ge MOSFET 的基本工作原理	36
4.2 HfO ₂ /GeO ₂ /Ge MOSFET 的设计与制备	37
4.3 HfO ₂ /GeO ₂ /Ge MOSFET 的特性分析	40
4.4 本章小结	42
参考文献	43
第五章 总结与展望	44
附录	45
致谢	46

厦门大学博硕士论文摘要库

Contents

Chapter 1 Introduction.....	1
1.1 Progress of gate dielectric/Ge interface passivation technology	1
1.1.1 Nitride gate dielectric	1
1.1.2 Si thin-film for passivation of Ge surface	2
1.1.3 High k dielectric/rare earth oxide stack gate technology	4
1.1.4 High-k dielectric/germanium oxide stack gate technology	4
1.2 Main works of this thesis.....	7
Reference.....	9
Chapter 2 Growth and properties of ultra-thin Ge oxide.....	12
2.1 Growth and characterization methods of ultra-thin Ge oxide	12
2.1.1 Growth of ultra-thin Ge oxide	12
2.1.2 XPS characterization of Ge oxide film.....	12
2.1.3 Characterization of ultra-thin Ge oxide film by Ellipsometer.....	13
2.2 Growth mechanism of thin Ge oxide layer.....	15
2.2.1 Oxidation rate and oxidation model	15
2.2.2 Composition changes of Ge oxide film during the oxidation process.....	18
2.3 Conclusion.....	20
Reference.....	21
Chapter 3 Annealing effect on interface and electrical properties of HfO₂/GeO₂/Ge MOS structure	22
3.1 Dry annealing effect on interface and electrical properties of Ge MOS structure.....	22
3.1.1 Dry annealing effect on electrical properties of GeO ₂ gate MOS structure	22
3.1.2 Dry annealing effect on electrical properties of HfO ₂ /GeO ₂ stacked gate MOS structure.....	24
3.1.3 Low-temperature catalysis of metal electrodes on Ge oxide film.....	26
3.2 Wet annealing effect on properties of HfO ₂ /GeO ₂ stacked gate MOS structure	27
3.2.1 Wet annealing effect on electrical properties of HfO ₂ /GeO ₂ stacked gate MOS structure.....	27
3.2.2 Wet annealing effect on GeO ₂ in HfO ₂ /GeO ₂ stacked gate MOS structure	29
3.3 Ozone oxidation effect on Ge oxide of Ge MOS structure.....	30
3.4 Conclusion.....	33
References	34
Chapter 4 Fabrication and characteristics of ultra-thin Ge oxide passivated HfO₂/GeO₂/Ge MOSFET	36
4.1 The principle of ultra-thin Ge oxide passivated HfO ₂ /GeO ₂ /Ge MOSFET.....	36
4.2 Design and fabrication of ultra-thin Ge oxide passivated HfO ₂ / GeO ₂ /Ge MOSFET	37
4.3 Characteristics of ultra-thin Ge oxide passivated HfO ₂ / GeO ₂ /Ge MOSFET.....	40
4.4 Conclusion.....	42
References	43
Chapter 5 Summary and future work.....	44
Appendix	45
Acknowledgements	46

厦门大学博硕士论文摘要库

第一章 绪 论

随着硅集成电路特征尺寸接近其物理极限，传统的 Si CMOS 集成电路技术面临严峻考验。一方面栅介质层随器件等比例缩小而减薄至几个纳米，导致栅极隧穿漏电流恶化，因此人们研究并发展了高 k 介质材料作为栅介质层来取代传统的 SiO_2 。另一方面，需要寻找具有高迁移率的沟道材料代替硅材料，以进一步提高器件速度。由于 Ge 材料有着所有半导体材料中最高的本征空穴迁移率和 2.5 倍于 Si 的电子迁移率，是非常有希望取代或部分取代 Si 的新一代沟道材料之一，因而高 k 介质栅 Ge 沟道 MOSFET 成为了近年来人们研究的热点。

然而，实验发现将高 k 介质直接淀积在 Ge 表面制备 Ge-MOSFET，在高 k 介质与 Ge 界面处往往存在高的界面态，严重恶化了 Ge MOSFET 器件特别是 nMOSFET 的性能，因此高 k 介质与 Ge 材料的界面钝化成为提高 Ge-MOSFET 器件性能的关键技术之一。目前各种界面处理技术被用于高 k 介质和 Ge 材料界面，包括氮化技术、Si 薄层技术、稀土氧化物栅介质技术、氧化锗栅介质技术等。这些钝化方法可有效减小界面态密度，提高 Ge-MOSFET 器件性能，下面对各种界面处理技术进行详细介绍。

1.1 栅介质/锗界面钝化技术研究进展

在对栅介质/锗界面钝化的初期研究中，人们期望锗/锗氧化物结构能像硅/硅氧化物结构一样，能够获得稳定、低界面态密度值的界面特性。但随着深入研究，人们发现锗氧化物结构疏松、易潮解、性质不稳定，使 Ge-MOS 器件反向电流、击穿电压等性能恶化^[1-2]，因此提出利用其他物质来代替锗氧化物对栅介质/锗界面进行钝化。基于上述思想，开展了各种各样的钝化锗表面技术研究，其中将氮化物栅介质、Si 薄层钝化、稀土氧化物栅介质等技术用于制备 Ge MOS 结构，并获得了较好的界面特性。

1.1.1 氮化物栅介质

在制备栅介质/锗 MOSFET 器件过程中，发现锗氧化物性质不稳定，且界面态密度偏高。人们首先想到对锗氧化物进行氮化处理来获得稳定的氮化物作为栅介质，以提高器件的热稳定性和电学性能。J. Rosenberg 等人在 1988 年第一次用氮化氧化锗栅介质制作锗 MOS 电容结构，获得了较低的界面态密度。具体实验过程如下：首先在锗衬底上生长一层氧化锗，然后对氧化锗进行 600°C 下 NH_3

处理，获得了 $\text{Ge}_2\text{N}_2\text{O}$ 栅介质，并制备了 $\text{Ge}_2\text{N}_2\text{O}$ 栅 MOS 电容结构。计算出的界面态密度在 $10^{12}\text{--}10^{11}\text{cm}^{-2}\text{eV}^{-1}$ 的量级，虽然该方法制备的 MOS 电容漏电流仍较大，有效氧化层厚度（EOT）也比较厚，但是其重要意义在于发现氮化物栅用于锗 MOS 器件对栅界面具有较好的钝化作用^[3]。

随着研究的深入，2004 年，C. O. Chui 通过对比发现了利用快速氮化法制备的薄层 GeO_xN_y 栅介质，界面态密度为 $10^{12}\text{cm}^{-2}\text{eV}^{-1}$ 量级，CV 曲线的迟滞仅为 6 mV，栅极漏电流仅为 10^{-7}A/cm^2 (@ $V_{gt}=-1\text{V}$) 量级^[4-5]。同年 S. Tsui 等人^[6]也发现氮化处理后的器件有较好的漏电流特性，且 GeO_xN_y 层中的 N 组分有增加薄膜稳定性特点，但 GeO_xN_y 中 N 组份含量的最大比例仅为 20%，氮氧化锗介质的热稳定性有待进一步提高。

为了获得更高的氮组份含量来提高氮化物稳定性，2008 年，K. Kutsuki 等^[7]直接在 Ge 衬底上进行氮气的等离子处理，获得了纯的 Ge_3N_4 介质，如图 1.1 中左图所示， Ge_3N_4 和锗具有平整清晰的界面。Y. Fukuda 等^[8]利用该方法制备的 Ge_3N_4 栅 MOS 电容，获得的界面态密度最小值接近于 $10^{11}\text{cm}^{-2}\text{eV}^{-1}$ 量级，如图 1.1 中右图所示。




图 1.1 Au/ Ge_3N_4 /Ge MOS 结构的 TEM 图及提取的界面态密度 D_{it}

可以看出，采用氮氧化锗作栅介质，比氧化锗具有好的热稳定性和低的界面态密度，有利于锗 MOS 器件电学性能的提高。

1.1.2 Si 薄膜钝化锗表面技术

在进行氮化物栅介质研究的同时，对 Ge 表面的 Si 薄层钝化技术也得到了很

好的发展，人们试图将成熟的 Si/高 k 介质结构引入 Ge 器件，希望利用 Ge、Si 材料的兼容性获得好的 Ge MOS 器件界面特性和电学性能。1981 年，M. D. Jack^[9]首次在 580 °C 下采用 SiH₄对 Ge 表面进行了钝化，在锗表面形成超薄的 Si 薄膜，然后制备 HfO₂/Si/Ge MOS 电容结构，得到较小的界面态密度，D_{it} 值为 $5 \times 10^{11} \text{ cm}^{-2} \text{ eV}^{-1}$ 。2004 年，Nan Wu^[10]也报道了利用 SiH₄钝化 Ge 表面的研究结果，发现硅钝化可有效抑制 GeO_x 的生成，从而减小 Ge MOS 器件的界面态密度，获得好的器件性能。2008 年，B. D. Jaeger 等^[11]优化了 Si 薄层厚度对 Ge MOS 器件界面态影响，并发现生长 Si 薄层的关键是减少 Ge 原子在 Si 钝化层中的扩散。Si 层太薄时 Si-Ge 互扩散明显；Si 层太厚时不利于器件 EOT 的降低。图 1.2 示出外延 Si 钝化层的温度对器件性能的影响，通过不同温度下的实验对比发现低温下制备的 Si 薄层可有效减小 Si-Ge 互扩散，提高器件性能。图 1.3 示出了外延 Si 钝化层的厚度对器件性能的影响，得出 Si 层厚度为 8 个单原子层时驱动电流较大，此时器件的开态电流密度为 360uA/um ($@V_g = V_T - 0.67V$)，开关比大于 10^4 量级。




图 1.2 外延 Si 钝化层的温度对器件性能的影响




图 1.3 外延 Si 钝化层的厚度对器件性能的影响

1.1.3 高 K 介质/稀土氧化物叠层栅技术

近年来一系列实验发现 CeO_2 、 La_2O_3 等稀土氧化物与 Ge 材料有好的界面特性，可以作为 Ge 材料表面的钝化层，但 CeO_2 的带隙只有 3.3 eV，而 La_2O_3 具有吸湿等特性，因此需要采用稀土氧化物和高 k 介质双层结构作为 MOS 器件的栅介质^[12-14]。

2007 年，G. Nicholas 等人^[15]报道了 $\text{CeO}_2/\text{HfO}_2$ 双层栅介质的优化温度为 225 °C；中带的界面态密度 D_{it} 可以达到了 $10^{11} \text{ cm}^{-2} \text{ eV}^{-1}$ 量级，漏电流降至 10^{-6} A/cm^2 量级 (@ $V_g = -1 \text{ V}$)。

2008 年，S. Abermann 等人^[16]给出了沉积 $\text{La}_2\text{O}_3/\text{ZrO}_2$ 双层栅介质的优化温度是 360 °C，图 1.4 示出 $\text{La}_2\text{O}_3/\text{ZrO}_2$ 双层栅介质的 TEM 图和 C-V 特性，从 TEM 图中看出 La_2O_3 与 Ge 衬底界面平整， La_2O_3 和 Ge 衬底之间不存在 GeO_x 夹层，从得出的 MOS 结构 C-V 曲线算出界面态密度最小值约为 $9 \times 10^{11} \text{ cm}^{-2} \text{ eV}^{-1}$ 。




图 1.4 $\text{La}_2\text{O}_3/\text{ZrO}_2$ 双层栅介质的 TEM 图和 C-V 特性

虽然稀土氧化物与 Ge 衬底界面特性较好，但稀土氧化物与高 k 介质间互扩散明显，这样造成整层栅介质 k 值降低，不利于器件性能的提高；且稀土的开采过程中对环境造成诸多不利影响，这些因素都制约着稀土氧化物栅介质 MOS 器件的进一步发展与应用。

1.1.4 高 K 介质/氧化锆叠层栅技术

在氮化物栅介质、Si 钝化等界面钝化方法发展的同时，借助于新的生长方法和表征手段，人们又对氧化锆的性质进行了深入的研究，采用氧化锆栅制备的

Degree papers are in the "[Xiamen University Electronic Theses and Dissertations Database](#)". Full texts are available in the following ways:

1. If your library is a CALIS member libraries, please log on <http://etd.calis.edu.cn/> and submit requests online, or consult the interlibrary loan department in your library.
2. For users of non-CALIS member libraries, please mail to etd@xmu.edu.cn for delivery details.

厦门大学博硕士论文摘要库