片上系统的设计技术及其研究进展*

慈艳柯1,陈秀英2,吴孙桃1,郭东辉1

(1. 厦门大学技术物理研究所, 福建 厦门 361005; 2. 厦门厦新电子公司, 福建 厦门 361005)

摘要: 综述了微电子领域中集成电路以及片上系统目前的发展情况, 详细介绍了片上系统的设计方法、 设计技术及其设计过程中亟待解决的问题,并对其研究进展做了展望。

关键词: 片上系统: 电子设计自动化: 集成电路设计

中图分类号: TN492; TN401 文献标识码: A 文章编号: 1003-353X(2001)07-0012-05

Reviews of SOC design technology

CI Yan-ke¹, CHEN Xiu-ying², WU Sun-tao¹, GUO Dong-hui¹

(1. Institute of Technical Physics, Xiamen University, Xiamen 361005 China; 2. Amoisonic Inc., Xiamen 361005 China)

Abstract: This paper is to review on the design technology of Integrated Circuit and System on a Chip (SOC) in the area of microelectronics, and detail on the methods and techniques of SOC design. The problems of future research in this area are as well analyzed and concluded in this paper.

Keywords: SOC; EDA; IC design

1 引言

目前,随着多媒体、网络化、移动化的发 展,过去利用印刷板技术和IC芯片来实现的系统, 由于芯片之间延迟过长、电压较高、体积较大等因 素,使其无法满足市场对整机系统越来越高的性能 要求。正是在市场需求和集成电路技术发展的双重 作用下,出现了将整个电子系统集成在单个芯片上 的技术[1], 即"片上系统"(System on a Chip, 简称 SOC)。

1995 年 Dataquest 对片上系统下了一个定义: SOC 包括计算单元(微处理器、微控制器或数字信 号处理器)、至少10万门和相当大的片上存储器[2]。 现在的 SOC 能够在单一硅芯片上集成存储器、信 号采集和转换电路、MCU、MPU、DSP等模拟与 数字混合电路,从而构成一个完整的系统。SOC直 接实现的系统具有集成度提高、体积减小、功耗降 低、成本下降等优点,因此被广泛应用于计算机、通

*国家自然科学基金项目 69886002;福建省科技项目: 98-I-7

信、消费类电子产品、工业、军事等许多领域。

片上系统的设计与传统的集成电路设计有很大 的区别,它需要在能够支持混合信号的设计环境 下,运用自上至下的设计方法,并采用复用IP 核、软硬件协同设计以及DFT/BIST综合测试验证 等技术来实现。本文就片上系统的主要设计方法和 设计技术加以讨论,并指出实现SOC中亟待解决的 问题。

片上系统的设计方法

集成电路设计指得是从硬件的一种描述形式到 另一种描述形式的变换,设计的最终目标是得出 集成电路的某种可制造的描述形式[3]。传统的硬件 系统设计多采用自下至上的方法: 首先根据系统 对硬件的要求, 合理划分功能模块; 然后进行各 子电路及系统设计、调试;最后,当电路设计完 成后,再根据工艺线的具体工艺条件进行物理设 计、制作掩模版及制造芯片。采用自下至上的设

12 半导体技术第 26 卷第 7 期

二00一年七月



计方法,整个系统的功能验证只能在所有底层模块 设计完成后进行。如果系统功能不符合设计要求,就 有可能要对所有的底层模块进行重新设计,使得设 计时间延长。

随着深亚微米技术的不断发展, 芯片的规模 逐渐扩大,芯片内的线路也越来越复杂。目前的 超大规模集成电路(VLSI),特别是片上系统, 采用传统的硬件设计方法根本无法完成其功能设 计。因此 IC 设计者必须在先进的 EDA 开发工具的 基础上,采用自上至下、结构化设计、设计再利 用和软硬件协同设计的方法来完成 SOC 的系统功 能设计。

2.1 自上至下的方法

就是从系统总体出发, 先确定系统的技术要 求; 然后自上至下将设计内容细化, 选择和设计 构造系统所需要的单元;最后完成系统硬件的整 体设计。在整个设计过程中,不论是总体的行为 设计,还是最终的逻辑综合,每一步都要进行仿 真测试。在版图设计完成后,还要进行版图验 证,包括设计规则检查(DRC)、版图的电路提 取(NE)、电学规则检查(ERC)和寄生参数 提取(PE)等,以确保版图满足制造工艺要求 和符合系统的设计规范。采用自上至下的设计方 法有利于在设计早期发现问题, 这时发现的问题 比较容易改正且花费较少。设计中的多次仿真测 试可以保证设计的正确性,减少设计的反复次 数,从而缩短产品进入市场的时间。

2.2 结构化设计的方法

将一个复杂系统分解成多个层次独立的子模 块, 然后分别进行设计, 这样将大大降低设计的复 杂度。由于每个层次独立于其上层的设计进程,使 得IC设计者们能够并行地进行子模块的设计与仿 真,并且对各个子模块的设计修改只影响该子模块 本身, 而不会影响其它的子模块。

2.3 设计再利用的方法

现在片上系统的规模大致为 1000 万等效门左 右,而IC工程师的设计能力平均为200门/(人· 天),如果仅靠设计者本身从头完成一个片上系 统几乎是不可行的。这样,不仅需要很长的设计

开发时间和大量的 NRE (Non-recurring Engineering)费用,产品还可能会彻底失去市 场。为了解决设计能力跟不上制造能力的矛盾, IC设计者在设计过程中大量复用自行设计开发或其 它第三方拥有知识产权的IP(Intelligent Property) 模块。基于 IP 模块的 SOC 设计技术已 经成为设计片上系统的主要方法, 建立功能模块 和子系统IP库也成为实现系统级芯片的关键之一。 设计再利用使得 IC 设计者只需要考虑系统的其它 功能部分以及与IP模块的接口部分,就能在系统 级完成电路设计。

2.4 软、硬件协同设计的方法

片上系统中通常要包含 CPU、DSP 等核心模 块, 因此必然包含软件, 所以充分考虑如何合理 划分软件和硬件所实现的系统功能以及如何实现 软、硬件之间的信息传递是十分必要的。目前软 件与硬件进行联合设计、协同开发也已经成为 IC 设计者所关注的热点。系统中软件实现功能的增 加可降低升级费用,还增强了设计的灵活性,并 进一步缩短了芯片的设计时间。

3 片上系统的设计技术

设计片上系统是一项十分艰难的任务,利用 已验证的、可重复使用的 IP 模块参加 SOC 芯片设 计,可以使得设计变得容易。因此,如何设计可重 复使用、可重复综合的 IP 模块,如何重复使用过 去自行设计或第三方的IP模块以及如何对系统级进 行验证,在片上系统的设计技术中都是十分关键 的。

3.1 IP 模块

IP 模块不同于传统意义上的单元库,它是指 具有很高知识含量、规模更大并被系统设计者认 可的具有知识产权的功能单元块。IP模块主要有 三种不同的存在形式:

(1) 利用 HDL 语言描述并能够被完全综合的 称为软件 IP (soft core) 模块。SOC 设计者可以 将其重新布局布线,方便地重复使用于各种不同 的工艺技术上,也可以根据不同应用加以修改, 在片上系统设计中表现出了很大的灵活性。但是 软核的时序不能准确预测,增加了系统设计后测

Semiconductor Technology Vol. 26 No. 7 13

July 2001



试的难度;

(2) 由 IP 提供者完成版图设计的 IP 模块称为 硬件 IP (hard core) 模块。它与硅工艺、时序 等紧密联系,并对芯片密度、速度和功率等进行 了最优化设计。但是对于硬件 IP 模块,例如,存 储器和大多数的微处理器等,系统设计者不允许 对其进行任何改动,而只能被当成一个完整的库 单元处理。因此,系统设计中的布局布线以及与 其它 IP 的接口变得很困难:

(3)以RTL代码和对应具体工艺网单的混合 描述形式提供给设计者的IP模块称为固件IP (crusty core) 模块,象一些模拟电路或射频电 路等。固件 IP 模块通常以逻辑门层次的网单形式 提供,系统设计者可以根据特殊需要对其做一定 的修改。但是固件 IP 模块的知识产权不易保护, 因此缺乏其提供商。

3.2 片上系统的复用技术

实际中无论设计或复用何种形式的 IP 模块, IC 设计者都要充分考虑 IP 模块的综合、搭配和调 试 (mix and match)。设计 IP 模块时,应该采 用标准接口、可重复使用的策略,还要在不公开 IP 模块核心技术的前提下构造出足够精确的 IP 模 块的仿真模型。复用第三方提供的 IP 模块时,要 先对其性能、功能和工作情况进行评估。例如, 验证软件 IP 模块是否能在实际的硅芯片上正常工 作,验证 IP 模块是否确实能够完成 IP 提供商所给 出的功能以及验证IP模块是否符合片上系统工作时 的速度、容量等要求[4]。另外,还应该针对单个 IP、模块先进行测试,确保其具有可测性。当然, 复用多个 IP 模块设计片上系统时, 也要保证整体 的可测性[5]。为了使复用的多个模块更容易匹配和 调试,IC设计者必须要先确定带有总线的系统结 构框架和该系统所服从的总线协议,这样可以使 得各个模块能够通过片上总线与 MCU、MPU 或 DSP 进行有效的信息传递[6]。

3.3 片上系统的测试技术

随着集成度的提高,测试在集成电路设计中 所占的比重越来越大,已经成为制约设计周期缩 短的主要障碍。对于片上系统来说,由于所需的 测试矢量数量太多,仅采用早期的扫描技术完成

SOC 的测试任务变得越来越困难,而且十分耗时。 另外,设计片上系统时大量复用 IP 模块,而这些 预先设计好的IP模块会影响片上系统的测试, 所以 要求片上系统设计者较早地从宏观上进行验证和测 试技术的考虑,并寻找能够使用较少测试矢量证明 芯片正常工作的方法。现在SOC设计者开始广泛关 注可测性设计(DFT)和内置自检(BIST)技 术,并且在设计初期就加以考虑,以便得到最优的 DFT/BIST策略。设计人员利用 VHDL或 Verilog 自 行编写测试代码,然后借助于 EDA 来完成大量的 DFT/BIST 任务。在进行测试时,要充分考虑可能 出现的各种问题,同时结合全扫描、部分扫描和边 界扫描技术以便于获得较高的故障覆盖率四。

集成电路技术的发展将使IP模块成为片上系统 设计的基本单元, IC 设计者采用桌面集成的办 法,把设计的专用电路与 IP 模块结合起来完成 SOC 芯片的设计。基于 IP 模块的片上系统设计技 术,不但提高了系统设计者的设计能力,而且推 动着电子和半导体工业迅速向前发展。

片上系统设计中存在的问题

4.1 设计中存在的问题

尽管片上系统是人们关注的焦点, 但由于 SOC 的设计方法、设计技术中有许多不成熟的研 究领域,所以在片上系统的设计过程中还存在大 量亟待解决的问题。例如,在深亚微米条件下,片 上系统的特征尺寸不断减小,而主时钟频率却不 断提高,已经达到1GHz[8]。建立快速、精确的 混合层模拟模型来描述时序关系,以支持行为级、 门级甚至晶体管级的仿真验证[9]。片上系统中集 成了很多的功能,SRAM、DRAM、处理器、总 线、模拟电路和 A/D、D/A 转换等, 但这些功能 的要求有些是互相冲突的, 如何对这些不同的功 能进行优化处理就是一个很大的问题。另外,即使 能够把它们集成在同一芯片上,增加的BIST电路 也会过多地占用片上系统的位置, 影响整体系统 功能的实现[10]。

当 IC 设计者进行片上系统设计时,可以采用 不同方法来实现设计输入,既可以复用 IP 模块, 也可以输入原理图。既可以在一个片上系统中使

14 半导体技术第 26 卷第 7 期

二00一年七月



用同一公司不同形式的 IP 模块,也可以使用不同公司的或者自行设计开发的 IP 模块。但是各个 IP 模块的提供商都遵循自己的标准,因此如何制定出不同电子设计间相互联结的传递标准以及统一的设计规范是片上系统设计中又一个亟待解决的问题。IP 模块的复用是 SOC 设计的关键,许多芯片厂商提供了各种 IP 模块供 IC 设计者使用,但是目前没有现成的法律可以保护这些 IP 模块,依靠技术手段来解决也比较困难。如何能够既保护知识产权,又方便使用者的再利用,如何对IP模块进行准确地评估等也同样是进行片上系统设计所需要解决的问题。

对于集成电路芯片来说,因为能量是作为具有一定速度的电磁波沿着传输线发送出去,所以连线延迟是不可避免的。当集成电路工艺线条宽度达到 0.8μm时,连线延迟已经与门延迟相当。而对于片上系统,事实上连线的延迟已超过了门的延迟。所以如何在进行电性能模拟仿真时准确地描述传输线的精确延时参数是一个保证仿真和验证正确性的十分关键的问题。

4.2 设计中涌现的新技术

片上系统设计过程中还存在着很多其它的问 题。比如,高效、准确地将高层次硬件描述语言自 动综合成 RTL 级、门级电路;利用或消除集成电 路中的寄生电阻、寄生电容;进行片上系统的面积 最小、速度最快之间的折衷,以实现系统的最优化 设计以及实现系统中软件集成和软硬件配合。现在 世界上许多著名的 EDA 公司如 Cadence、Mentor Graphics、Synopsys 等开始关注这些问题,并开 发出了一系列先进的开发工具。EDA产业界也在不 断地涌现出各种关于 SOC 设计的新技术,例如, Mentor 公司在其专有的 Calibre 技术基础上,推出 了Xcalibre技术,可以高效精确地进行深亚微米IC 设计的互联寄生参数提取; Synopsys 公司提供的 Formality形式验证等效检查工具及Prime Time 静 态时序分析工具, 可以大大加快仿真验证的速 度; Candence 公司的 Felix 新技术使软件与硬件的 联合设计成为可能等等。随着设计及工艺技术水 平的不断提高,片上系统设计中所存在的问题必 将逐步得到解决。

July 2001

5 片上系统的研究进展

在电子设计自动化技术高速发展的驱动下,片上系统设计也有了很大的发展,到2002年,SOC的规模可以达到单个硅芯片上集成3千万门,SOC芯片开始在IC市场占据重要地位[11]。SOC领域不断涌现出各种新技术,过去只针对ASIC而言的设计复用方法已经被广泛应用于各种可编程逻辑器件中,并开发出了一系列适合于系统级芯片设计的FPGA器件,使之成为实现片上系统的一个重要途径[12]。基于片上总线的测试平台为SOC的验证带来了新的机遇,通过片上总线执行静态时序分析和功能验证可以大大减轻SOC的设计任务[5]。在综合测试的内置自检技术中引入线性反馈移位寄存器(LFSR)的概念,可以使复杂电路通过LFSR的简单逻辑激励来高效完成自检任务[13]。

新兴的 EDA 公司还提出了重点发展 C++ 语言、标准单元库和网上设计服务等新的发展策略,并且开发基于C++语言的硬件描述工具。采用C++为设计语言,不但运行速度比 HDL 快 2~3 个数量级,而且可以为 IP 供应商提供知识产权保护。

总之,21世纪的SOC技术会得到更进一步的发展,将突破基于当代计算机系统处理问题的能力极限,创造出基于更新的原理和结构的系统芯片。

参考文献

- 1 王阳元. 2 1世纪的微电子技术. 世界科技研究与发展, 1999: (3)
- 2 Fields C. SOC 和系统级集成时代的 FPGA 设计复用策略. 电子工程专辑, 2000: 12
- 3 王志华, 邓仰东. 数字集成系统的结构化设计与高层次综合. 清华大学出版社, 2000
- 4 Stewart D. Evaluation of 3rd party intellectual property over the internet. Electronic Engineering, 2000; 72(881)
- 5 Tuck B. How do you guarantee the testability of an IP block. Computer Design, 1997; 36(10)
- 6 Vollmer A. Sea-of-IP design methodology delivers nextgeneration system-on-a-chip solutions. Electronic Design, 2000, 48(11)
- 7 Turino J. 用于 SOC 设计的 DFT 和 BIST 技术. 电子工程专辑, 2000, (9)
- 8 李志坚. 21世纪徽电子技术发展展望. 科技导报, 1999;(3)

Semiconductor Technology Vol. 26 No. 7 15



- Cheng E K. Analog/Power Trends. 1999
- 10 Havvind R. System-on-a-chip: Not as easy as it looks . Solid State Technology, 2000,36(11)
- 11 Kawarabayash i M, Lu JQ, Goto K, Fung P W. System level design methodolgy for system on a chip. Nec Research&Development, 2000; 41 (3)
- 12 Varhol P. The Iprevolution reaches programmable logic. Computer Design, 1997; 36(6)
- 13 Rajski J, Tamarapalli N, Tuszer J. Automated synthesis of

phase shifter for built-in self-test applications. IEEE Transactions on Computer-aided Design of Integrated Circuit and Sustems, 2000; 19 (10)

(收稿日期: 20010413)

慈艳柯 女,厦门大学物理学系信息与电子技术方向硕士研究生, 主要从事片上系统、可编程ASIC系统的设计与仿真以及单片机电子技术 应用方面的研究。

(上接第2页)

有网站(WWW.CCID-MRD.COM.CN)为基础平 台,将会员单位组织起来,集体上网宣传,在全行业 建成业务互通、技术共享的一体化的信息发布与沟 通网络,用先进的技术手段为会员单位和政府部门 提供功能强大的信息支撑和技术服务体系,各会员 单位可以在该网站上自由的、无偿的进行企业所需 的各种链接,进行本企业产品的网上宣传,适应和迎 接信息时代和网络经济的挑战:

- ⑤ 开展技术合作和咨询服务工作。通过多种 途径从国内外搜集各类技术信息,向会员单位提供 技术支撑服务,逐步形成能够胜任和适应行业内会 员单位需求的技术服务能力;
 - ⑥ 组织研讨会和展览会。组织举办本行业国

内外新产品、新技术研讨会和展览会(展示会、展 销会),为企业开拓市场服务。首先针对某项产品 或某个领域的个别企业举办研讨会、交流会等,逐 步创造条件举办大型研讨会、展览会;

- ⑦ 组织行业培训与交流活动;
- ⑧ 加强协会自身组织建设。

按照上述工作构想,我们要扎实工作,不懈努 力,加强协会的中介职能,形成协会、政府主管 部门和会员单位之间的良好互动作用,争取得到全 行业和社会力量对协会工作的理解和支持。

让我们积极行动起来,为实现我国"十五"半 导体产业的发展目标和新世纪我国半导体产业的腾 飞,努力做好行业服务工作。

(上接第7页)

与对 IP 的保护不够有关。因此,集成、验证和保 密性是IP面临的三大挑战和未来发展趋势。

尽管片上系统设计中的IP复用存在着许多问题 需要解决,但由于IP复用技术本身的优点和巨大的 市场前景,吸引了越来越多SOC设计者和半导体厂 商的关注。随着设计工具与设计方法学的不断改进 以及相关标准的制定和实施, IP 复用的前景一片光 明!

参考文献

- Jozwiak L. Quality-driven system-on-a-chip design. IEEE 2000 First International Symposium on Quality Electronic Design, 2000, 93~102
- 2 Savage W, Chilton J, Camposano R. IP reuse in the system on a chip era. Proceedings of the 13th International Symposium on System Synthesis, 2000, 2~7

- Michael Keating and Pierre Bricaud, Reuse Methodology Manual for System-on-a-Chips Designs, Kluwer Academic Publishers, 1999
- 4 Bricaud P J. IP reuse creation for system-on-a-chip design. Proceedings of the JEEE Custom Integrated Circuits, 1999, 395~401
- 5 Gajski D D, Wu A C H, Chaiyakul V et al. Essential issues for IP reuse. Proceedings of the ASP-DAC Design Automation Conference, Asia and South Pacific, 2000, 37 ~42
- 6 Jim Tully. Semiconductor Intellectual Property Market Overview and Outlook. IP-DESIGN 2000: International Workshop on IP based Synthesis and SoC Design, 2~5

(收稿日期: 20010505)

朱全庆 男,博士研究生,1997年、2000年分别获华中理工大学、 华中科技大学学士、硕士学位,2000年入华中科技大学图象识别与人工 智能研究所攻读博士学位、主要研究方向是专用集成电路设计。

16 半导体技术第 26 卷第 7 期

二00一年七月