# 一种适用于高低压电路单片集成的 LDMOS 器件

陈 利<sup>1,3</sup>. 李开航<sup>1</sup>. 郭东辉<sup>1,2,3</sup>

(1. 厦门大学 物理系, 福建 厦门 361005; 2. 厦门大学 电子工程系, 福建 厦门 361005;3. 厦门元顺微电子技术有限公司, 福建 厦门 361005)

摘 要: 利用 RESU RF 与场板结构结合的技术,设计了 一种可以兼容低压 BiCM OS 工艺的 LD-MOS 器件。该器件的漂移区长度 l ≤60 μm,就可实现 600 V 以上的耐压,适用于高低压单片集成 电路芯片开发。基于 一款荧光灯交流电子镇流器驱动芯片的高低压集成电路功能及其器件耐压要 求,介绍了该 LDMOS 器件的结构和设计方法。采用 ATHENA(工艺模拟)和 ATLAS(器件模拟) 工具,分析优化影响 LDM OS 器件耐压的关键参数;最后,对实际芯片的 PCM 器件参数进行了测 试和分析。

关键词: 高压器件; LDMOS; RESURF; 场板
 中图分类号: TN43
 文献标识码: A
 文章编号: 1004 3365(2006) 06 08 37 05

## Design of an LDMOS Device for Monolithic High/Low Voltage IC's

CHEN Li<sup>1,3</sup>, LI Kairhang<sup>1</sup>, GUO Dong-hui<sup>1,2,3</sup>

(1. Dept. of Phys., Xiamen Univ., Xiamen, Fujian 361005, P. R. China; 2. Dept. of Elec. Engineer., Xiamen Univ., Xiamen, Fujian 361005, P. R. China; 3. Xiamen Unisonic Technologies Co. Ltd., Xiamen, Fujian 361005, P. R. China;

**Abstract:** Using RESURF and field plate technology, an LDMOS device compatible with low voltage BiCMOS process is designed. Having a breakdown voltage higher than 600 V, the device can be used as a high voltage device for monolithic high/low voltage IC's. The structure of the LDMOS and its design method are described based on an actual chip. Parameters sensitive to LDMOS's breakdown voltage are analyzed and optimized using ATHENA and ATLAS tools.

**Key words:** H ight voltage device; LDMOS; RESURF; Field plate **EEACC:** 2570K

1 引 言

高压功率集成电路(HVPIC)已被广泛应用在 开关电源、电机控制、汽车电子、消费电子等领域<sup>[1]</sup>, 它一般是单片集成高压功率器件和低压控制逻辑电 路。由于 LDMOS 功率器件的源、栅、漏三个电极都 在芯片的表面,易于采用普通二维集成电路工艺实 现高低压电路的单片集成,所以它是 HVPIC 中常 用的器件。目前,能够兼容实现耐高压 LDMOS 器 件的工艺主要有:1) 硅单晶工艺,该工艺方法简单, 易与常规 CMOS 工艺兼容;2) 硅外延工艺,它容易 通过控制外延层的参数提高器件耐压<sup>[2, 3]</sup>; 3) SOI 工艺,利用绝缘材料实现单片的高压隔离<sup>[4]</sup>,但工艺 复杂,成本高。鉴于合作单位,即福顺微电子技术公 司,拥有比较成熟的外延 BiCM OS 工艺,所以利用 外延 BCD (BiCM OS DM OS) 工艺来设计适合 HVPIC 开发的 LDM OS 器件。对于外延 BCD 工艺 的 LDM OS 器件,为了实现与低压器件之间的电隔 离,要求外延层的厚度尽量薄,通常采用 RESU RF 结构技术<sup>[5]</sup>来实现。但是,由于器件表面电荷的实 际存在,使基于 RESU RF 结构的 LDM OS 器件实际 耐压值不是很高<sup>[6, 7]</sup>,因此,本文又结合场板结构技 术<sup>[8]</sup>来设计 LDM OS 器件。通过对器件的模拟仿真

收稿日期: 2006 04 25; 定稿日期: 2006 08 12

基金项目:国家火炬计划资助项目(2005EB010933);福建省自然科学基金资助项目(A0410007)

和分析,本文设计的 LDM OS 器件在漂移区长度 *l* ≤60 μm,即可达到 600 V 以上的耐压。

首先,介绍 H V PIC 芯片的电路功能,说明其对 LDMOS 器件的耐压性能要求;然后,介绍基于 RE-SURF 与场板结构结合技术设计的 LDMOS 器件结 构,提出影响器件耐压的关键参数,并通过仿真工具 对该器件进行优化设计;最后,给出初次流片后的测 试结果。

2 芯片的电路功能

该芯片是一款用于驱动荧光灯交流电子镇流器 的集成电路,能实现灯丝预热、点亮和镇流全部功 能。芯片用了三个高压 LDM OS 管,其中两个 LD-MOS 管在高压控制模块电路部分,如图1所示。该 模块电路用于实现低压到高压的转换。P1、P2 为低 压控制信号,分别使三极管 073、074集电极为高阻或 低电平; N 273、N 274 为高压 LDM OS 管,由于两路电 路结构相同,这里仅就一路说明。当 O74 集电极为 高阻时, N 274极小的漏电流会使自身源电位不断提 高, 而栅压保持为 Vs, 故 N 274 会自动截止; Q74 集电 极为低电平时, Q74 中流过固定大电流, 由于 N 274 的 栅压为  $V_s$ ,故  $O_{74}$ 集电极电压不会超过  $V_s$ 。此时, 电阻 R109 产生压降,从而将低压控制信号转换为高 压控制信号。另一个高压 LDM OS 管用于自举模块 电路,如图2所示。本模块电路通过适当控制 LD-MOS器件(图 2中的 $N_0$ )的通断来代替单向导电的 外接二极管。



图 1 高压控制模块



图 2 自举电路模块

图 2 中,  $P_3$  与 1  $V_g$  反相,  $C_1$  为控制信号。正常 工作时,  $N_0$  的衬底电位被抬高(减少衬偏效应), 驱 动源极为  $V_s$  的  $N_0$ , 电路采用了自举结构。 $C_{44}$  和  $C_{45}$ 为自举电容, 当  $P_3$  为高压控制信号时, 三极管  $Q_{109}$ 集电极(C 极) 被拉低, 发射极(E 极) 被钳位在  $V_{5} \sim 2 V_{ke}$ , 电容被充电到  $V_{5} \sim 2 V_{ke}$ ,  $N_0$  截止;  $P_3$  为 低压控制信号时, C 极抬高, E 极被抬高到 2  $V_{5} \sim 2$  $V_{be}$ (不超过 2  $V_z$ ,  $Q_{77}$  和  $Q_{88}$ 为齐纳管),  $N_0$  导通。 $C_1$ 为高电平时, 电路不工作,  $N_0$  关断。 $N_0$  的衬底悬 空, 是为了防止对外部自举电容的误充电。 $N_{273}$ 、  $N_{274}$ 和  $N_0$  这三个 LDMOS 管的耐压值要求达到 600 V 以上。

芯片中高压器件和高压部分电路的版图如图 3 所示。图 3 中,环形部分为三个耐压要求 600 V 以 上的高压 LDMOS 管和高压内部部分电路,环形四 周通过 P<sup>+</sup> 与低压部分电路进行电隔离。其中两个 圆形结构的 LDMOS 管为高压控制模块电路中的  $N_{273}$ 、 $N_{274}$ 高压管;矩形结构的 LDMOS 管为自举模 块电路中的  $N_0$  高压管,它不同于圆形结构的 LD-MOS 管的地方只是它的源端电极和 p body 欧姆接 触的 p<sup>+</sup> 不互相连接。所以,这三个 LDMOS 管的设 计方法是一致的。本文以圆形结构的 LDMOS 器件 为例,进行优化设计。



图 3 芯片高压部分版图

# 3 高压 LDMOS 结构设计与分析

LDM OS 是一种采用双扩散技术的 M OS 结构, 如图 4(a) 所示,即在同一窗口相继进行硼、磷两次 扩散,通过两次杂质扩散横向结深之差,可以精确地 确定沟道长度。LDMOS 的源区和漏区之间是低掺 杂的外延层,也称为漂移区,一般源极 P-body 的掺 杂浓度比漂移区的掺杂浓度大两个数量级左右,所 以, Vos 的绝大部分都降落在漂移区上。高阻漂移 区的存在提高了器件的击穿电压,同时,漂移区在沟 道和漏极之间起缓冲作用,削弱了 LDM OS 的短沟 道效应,使器件不易发生穿通击穿。

由于受平面 PN 结(非平行平面结)曲率效应的 影响,使器件表面的最大电场常大于体内的最大电 场,LDMOS器件的耐压主要由表面击穿电压决定; 而且,表面电荷  $O_f$  的存在,将造成表面电场的集中 和不稳定,严重影响器件的耐压特性。1979年, Appels, J. A. 等人提出了 RESURF 技术<sup>[9]</sup>。它可 以在薄外延层上获得高的击穿电压,并明显降低了 器件的导通电阻。RESURF 技术是利用轻掺杂的 外延层制作高压器件,在器件达到击穿电压之前,整 个漂移区(外延层)就已经全部耗尽。由于 P-body 外延结耗尽区电场和 P sub 外延结耗尽区电场的相 互作用,削弱了表面电场,使雪崩击穿从表面转移到 了体内,从而提高了 LDMOS 的击穿电压。RE-SURF 技术对表面电荷很敏感, 而场板技术<sup>[10]</sup> 可以 有效地抑制表面电荷引起的低击穿,使表面电场分 布更加平坦。RESURF 技术和场板技术的结合使 用,显然可以改善LDMOS器件表面击穿的特性。



(a)高压 LDMOS 结构的剖面图



(b)高压 LDMOS 结构的版图 图 4 高压 RESURF LDMOS 结构的剖面图和版图

LDMOS 结构设计的核心是解决高耐压和低导 通电阻的优化设计。在保证耐压的基础上,要求器 件的导通电阻尽可能小,必须通过优化器件结构或 增大 LDMOS 的栅宽,以降低器件导通电阻。然而, 后者是以增大芯片面积为代价的。本文研究的高压 LDMOS 器件采用圆形结构,用 P-body 和 p 埋层形 成对通隔离,实现了与低压器件的电隔离,其剖面图 和版图如图 4(a)、(b)所示。根据 RESURF 和场板 技术的耐压敏感参数<sup>[5, 8, 10]</sup>,该高压 LDMOS 器件的耐压主要取决于外延层的浓度 $N_{\varphi i}$ 、衬底杂质浓度 $N_{s b}$ 、漂移区长度 $L_d$ 、场板的长度 $L_f$ 和场氧化层的厚度 $W_{\alpha s}$ 、以及表面电荷浓度 $Q_f$ 。

4 LDMOS 关键参数设计与仿真

根据 RESU RF 原理<sup>[9]</sup>,优化的 RESURF LD-M OS 应该设计成:在 P-body/外延结附近电场尚未 达到临界电场之前,整个漂移区就已全部耗尽,否 则,器件表面就容易发生雪崩击穿。所以,首先必须 正确地设计外延层的掺杂浓度 N epi、厚度 W epi 和衬 底的掺杂浓度 N sub。Appels, J. A. 等人总结出满足 RESU RF 原理的条件:对于均匀掺杂的外延层,外 延层单位面积杂质密度 N sut 需满足:

$$N_{\text{tot}} = N_{epi} \cdot W_{epi} \approx 1.0 \times 10^{12} \text{ cm}^{-2}$$
(1)

在这种情况下,雪崩击穿将不再发生在表面,而 是转移到 n<sup>+</sup> 漏结或外延/衬底结。如果漂移区长度 La 取得足够长,则 n<sup>+</sup> 漏结的雪崩击穿电压也可以 做得足够高<sup>[11]</sup>,从而 LDMOS 的耐压最终取决于外 延衬底结的击穿电压。

外延衬底结的击穿电压公式:

$$B V_{\varphi \, i/sub} = \frac{\mathcal{E}_c^2}{2q N_{eff}} \tag{2}$$

式中, E。表示临界电场, N<sub>ef</sub> 表示外延/衬底结 的有效掺杂浓度, 分别由下面两式决定:

$$E_c = 9.5 \times 10^2 \cdot N_{eff}^{1/6}$$
 (3)

$$V_{eff} = \frac{N_{epi} \times N_{sub}}{N_{epi} + N_{sub}}$$
(4)

由于外延层的浓度太小, 器件的导通电阻就会 太大; 而外延层的浓度太大, 则外延/ 衬底结的击穿 电压将变小。综合考虑, 本文取外延层的掺杂浓度 为 1. 5×10<sup>15</sup> cm<sup>-3</sup>, 由(1) 式可求得外延层的厚度大 约为 7  $\mu$ m。为了使 LDM OS 的耐压在 600 V 以上, 即要求 *B Vapi/sub*  $\geq$ 600 V; 由(2) 式~(4) 式, 同时考虑 到三维效应和其他因素的影响<sup>[12]</sup>, 本文取衬底掺杂 浓度为 1. 5×10<sup>14</sup> cm<sup>-3</sup>。本节将在上述参数的基础 上, 并借助 SILVACO 公司的工艺模拟软件(Athe na)<sup>[13]</sup> 和器件模拟软件(Atlas)<sup>[14]</sup>, 对该高压 RE SURF LDMOS 器件结构中的其他耐压敏感参数进 行优化设计。

模拟LDMOS的基本工艺和器件结构参数设计 如下: P<sup>-</sup> 衬底掺杂浓度 1.5E14 cm<sup>-3</sup>, P<sup>-</sup> 衬底厚度 450 μm, P<sup>+</sup> 埋层(下隔离)离子注入浓度 1.0E15 cm<sup>-2</sup>, N<sup>-</sup> 外延层掺杂浓度 1.5E15 cm<sup>-3</sup>, N<sup>-</sup> 外延层 厚度 7 μm, P\_iso(上隔离) 离子注入浓度 2.0E14 cm<sup>-2</sup>, 栅氧化层厚度 0.1 μm, P<sup>+</sup> (Pbody 欧姆接 触)离子注入浓度 1.0E15 cm<sup>-2</sup>, Pbody 离子注入 浓度 4.0E14 cm<sup>-2</sup>, Pbody 结深 3.0 μm, N<sup>+</sup> 源区或 N<sup>+</sup> 漏区的离子注入浓度 1.0E15 cm<sup>-2</sup>, N<sup>+</sup> 源区或 N<sup>+</sup> 漏区的结深 0.8 μm。

### 4.1 漂移区长度 La对器件耐压的影响

漂移区长度较短时,器件的纵向耐压大于横向 耐压,此时器件的击穿电压由横向耐压决定,漂移区 长度越长,横向耐压越高,所以击穿电压随漂移区长 度的增大而增大;当漂移区长度增大到器件的横向 耐压大于纵向耐压时,器件的耐压将由纵向耐压来 决定,此时器件的击穿电压就不会随漂移区长度的 增长而增大,而是趋于一定值<sup>[15]</sup>。随着漂移区长度的 增长而增大,而是趋于一定值<sup>[15]</sup>。随着漂移区长度的 增长而增大,而是趋于一定值<sup>[15]</sup>。随着漂移区长度的 增长而增大,而是趋于一定值<sup>[15]</sup>。随着漂移区长度的 增长而增大,而是趋于一定值<sup>[15]</sup>。随着漂移区长度的 增长而增大,而是趋于一定值<sup>[15]</sup>。随着漂移区长度的 增长而增大,而是趋于一定值<sup>[15]</sup>。随着漂移区长度的 增长而增大,而是趋于一定值<sup>[15]</sup>。随着漂移区长度的 烟点,漂移区的长度进行优化,即在满足器件耐压 要求的情况下尽可能地减小漂移区的长度。模拟 时,其他参数不变,改变漂移区的长度*L*<sub>d</sub>,得到 LD-MOS 击穿电压的变化曲线,如图 5 所示。考虑到表 面电荷以及其他因素的影响,取漂移区长度为 60 μm,此时器件的击穿电压为 775 V 左右。



图 5 击穿电压随漂移区长度的变化曲线

4.2 场板长度和场氧化层厚度对器件耐压的影响

场板是提高平面结击穿电压的一种很有效的方法,但它的缺点是在其边缘处有一电场峰值,影响了器件的耐压。根据 O' Neil 等人对场板结构的近似分析<sup>[16]</sup>,场板的长度 L/ 等效于平面结的横向曲率半径,场板下的氧化层厚度 Wac 等效于平面结的结深。增加场板的长度或场板下氧化层的厚度,可以降低场板边缘处峰值电场的影响,并且场板的长度和氧化层厚度存在优值<sup>[10]</sup>。选取适当的氧化层厚度和场板长度,使得平面 PN 结曲率部分和场板边缘处同时击穿,此时的击穿电压则为平面结耐压最大值,即场板的最优设计。图 6(a) 是模拟不同场板(多晶硅栅极场



(b)击穿电压随场氧化层厚度的变化曲线 图 6 场板参数优化曲线

从图 6(a)中可以看出,  $L_f = 10 \ \mu m$ 时, LDM OS 击穿电压最大为 822 V。对于场氧化层厚度的选择, 则要考虑工艺实现以及与低压器件兼容, 图 6 (b)是模拟不同场氧化层厚度  $W_{\alpha}$ 的击穿电压曲线 图。取场氧化层厚度为 1.5  $\mu m$ , 此时击穿电压为 920 V。

### 4.3 表面电荷效应对器件耐压的影响

表面电荷的存在严重影响了 RESURF LD-M OS 的耐压特性,目前主要是通过优化工艺过程, 从而尽量避免引入不必要的电荷。随着工艺的发 展,表面电荷浓度一般可以控制在  $10^{11} \sim 10^{12}$  cm<sup>-2</sup> 范围内<sup>[7]</sup>。在上述优化参数的基础上,取表面电荷 分别为: 5.0E10 cm<sup>-2</sup>、1.0E11 cm<sup>-2</sup>、2.0E11 cm<sup>-2</sup>、 3.0E11 cm<sup>-2</sup>、5.0E11 cm<sup>-2</sup>、1.0E12 cm<sup>-2</sup>,模拟结 果如图 7 所示。



图 7 不同表面电荷浓度的器件击穿曲线

从图 7 可以看出, 当  $Q_f \leq 1.0E11 \text{ cm}^{-2}$ 时, 器件 耐压保持着相对高的水平, 即此时表面电荷效应对 器件击穿电压的影响较小,一旦  $Q_f$  超出此范围后, LDMOS 的击穿电压迅速降低; 当  $Q_f = 3.0E11$ cm<sup>-2</sup>时,器件的击穿电压下降约 40%。由此可见, 要使器件达到较高的耐压水平,除了需要对有关参 数进行优化外,还必须严格控制器件的表面电荷浓 度,以削弱表面电荷效应对器件耐压性能的不良影 响。所以,要使 LDMOS 耐压超过 600 V,则要求表 面电荷控制在 2.0E11 cm<sup>-2</sup> 内,此时,器件击穿电压 降到 780 V。

5 仿真和测试结果

根据以上分析,得到一组最佳的 RESURF LD-M OS 的耐压敏感参数:外延层浓度 1.5E15 cm<sup>-3</sup>, 外延层厚度 7  $\mu$ m,衬底浓度 1.5E14 cm<sup>-3</sup>,漂移区 长度 60  $\mu$ m,多晶硅场板长度 10  $\mu$ m,场氧化层厚度 1.5  $\mu$ m,并在模拟程序中设置表面电荷浓度为2.0 E11 cm<sup>-3</sup>,其他参数如前所述。对优化后的 RE-SURF LDM OS 进行模拟,结果如图 8 所示,击穿电 压为 780 V,满足器件耐压要求。



## 图 8 优化的 RESURF LDMOS 器件结构及其击穿电压



图 9 LDMOS 击穿特性曲线

基于上述 LDM OS 器件的结构以及工艺参数, 在福顺微电子有限公司进行了初次流片。对 PCM 中的LDMOS 击穿特性进行测量,结果如图9所示, 击穿电压达到680 V 左右,满足电路耐压要求,但与 理论分析有一定的偏差。本文认为,原因可能在于 表面电荷密度偏大,实际制造工艺偏差等;另外,模 拟软件与实际工艺过程毕竟有一定差别,所以,流片 结果与本文的理论分析还是基本上一致的。

## 6 结 论

通过工艺和器件模拟软件,分析并讨论了 RE SURF LDMOS 高压器件的结构及其耐压敏感参 数。从仿真与测试图形中可以看出,在参数优化的 条件下,器件结构不仅具有较为理想的高击穿电压, 而且其导通电阻比较低,即在某种程度上较好地实 现了器件耐压与导通电阻间的折中。基于以上分 析,又兼顾器件结构及工艺相对简单,尽量避免了 RESURF 技术对工艺参数波动的敏感性,因此,可 以认为该LDMOS 是一种适用于高低压电路单片集 成的高压器件。

参考文献:

- [1] 陈星弼. 功率 MOSFET 与高压集成电路[M]. 南京: 东南大学出版社, 1990.
- [2] Parpia Z, Ander C, Salama T. Optimization of RE-SURF analytical LDMOS transistors: an approach
   [J]. IEEE Trans Elec Dev, 1990, 37(3): 789-796.
- [3] Sankara E M, Narayanan, Amaratunga G, et al. A study of the resurf principle for thin epitaxial layer high voltage integrated circuits [A]. Int Symp Power Semicond Dev and IC's [C]. Tokyo, Japan. 1992. 160 175.
- [4] 吴秀龙,陈军宁,孟坚,等. SOI LDMOS 晶体管耐压 结构的研究[J].半导体技术,2005,30(3):2731.
- [5] Ludikhuize A W. A review of RESURF technology [A]. Int Symp Power Semicond Dev and IC' s[C]. Toulouse, France. 2000. 11-18.
- [6] Stengl R, Falck E. Surface breakdown and stability of high voltage planar junctions [J]. IEEE Trans Elec Dev, 1991, 38(9): 2181-2188.
- [7] Yilmaz H. Optimization and surface charge sensitivity of high voltage blocking structures with shallow junctions[J]. IEEE Trans Elec Dev, 1991, 38(7): 1666-1675.
- [8] Hossain Z, Ishiguro T, Tu L, et al. Field plate effects on the breakdown voltage of an integrated high voltage LDM OS transistor[A]. Int Symp Power Semicond Dev and IC s[C]. Kitakyushu, Japan. 2004. 237 240. (下转第 844页)

重复执行,如程序中的关键指令(送数、置数等);使 用看门狗技术;数据表格的尾部设置软件陷阱。

5 技术改造前后的比较

显示器改造:显示部分原来使用数码管,现在改 为真彩色 YD-901 液晶显示,人机对话界面友好。

键盘改造:由原来的机械按键改为可靠性高的 触摸按键。

软件改造:测试参数掉电记忆功能,可修改新功 能;回零功能;自动工作方式的中停功能;不合格数 的记数显示功能。

可靠性比较:采用了新技术和抗干扰措施,四台 设备运行两年,工作稳定可靠。

测试效率:通过测试改造后,探针台测试效率比 改造前提高了一倍;表1列出改造后探针台的技术 指标。

#### 表 1 多探针自动测试台改造后的技术指标

名称	技术指标
最大行程	130 mm
行进速度	18~ 23 mm/ s
步进范围	0.2~ 9.99 mm
步进分辨率	0.01 mm
重复精度	$\pm 0002 \text{ mm}$
定位精度	$\pm 0.01 \text{ mm}$
不垂直度	0.0025/130 mm
吸盘直径	130 mm
Z 向升降工作台最大行程	0.85 mm
Z向步进分辨率	0.01 mm
速度 Z 向跳动	0.008 mm
◎ 向转角	0~ 180

(上接第841页)

- [9] Appels J A, Vaes H M J. High voltage thin layer devices (RESURF devices) [A]. IEDM Tech Dig [C].
  1979, 25(3): 238 241.
- [10] Conti F, Conti M. Surface breakdown in silicon planar diodes equipped with field plate [J]. Sol Sta Elec, 1960, 15(2): 93-105.
- [11] Colak S. Effects of drift region parameters on the static properties of power LDMOST[J]. IEEE Trans Elec Dev, 1981, 28(12): 1455 1466.
- [12] 卢豫曾. 高压 RESURF LDMOSFET 的实现 [J]. 电 子学报, 1995, 23(8): 10 14.
- [13] Athena User's Manual. Silvaco International Inc. [Z].

## 6 结束语

自动探针测试台是半导体集成电路测试的重要 设备。改造完成的自动多探针测试台通过测试,各 项技术指标都达到了国内同期产品的技术水平;并 且可靠性高、维护方便、界面友好、操作简单,增加的 自动检测盒对不合格管芯可以直接打点。到目前为 此,已经改造完成4台设备。这4台设备使用两年 来,测试效率高,设备的工作稳定可靠;通过测试验 证,已达到实用化。

#### 参考文献:

- [1] 何立明. 单片机应用技术选编 [M]. 北京: 北京航空 航天大学出版社, 1998.
- [2] 童本敏.标准集成电路数据手册-TTL集成电路 [M].北京:电子工业出版社,1989.
- [3] 中国集成电路编写委员会. 中国集成电路大全 COMS 集成电路 [M]. 北京: 国防工业出版社, 1990.
- [4] 阎石. 数字电子电路[M]. 北京: 中央广播电视大学 出版社, 1993.
- [5] 张毅刚,修林成,胡振江. M CS 51 单片机应用设计[M].哈尔滨:哈尔滨工业出版社,1989.
- [6] 《机械设计手册》联合编写组编.机械设计手册[M].北京:化学工业出版社,1983.
- [7] 东北工学院《机械零件设计手册》编写组. 简明机械零件设计[M]. 北京: 冶金工业出版社, 1985.

作者简介:吴小燕(1966-),女(汉族),四 川成都市人,工程师,1987年毕业于成都 无线电机械学校电气自动化专业,2006毕 业于中央广播电视大学(本科)计算机科学 与技术专业,长期从事半导体设备维修和 设备技术改造。

1998.

- [14] Atlas User's Manual. Silvaco International Inc. [Z]. 1998.
- [15] 孙智林,孙伟锋,易扬波,等.LDM OSFET 漂移区参数灵敏度分析[J].微电子学,2004,34(2):198-202.
- [16] Patrick V O, Alonas G P. Relation between oxide thickness and the breakdown voltage of a planar junction with field relief electrode [J]. IEEE Trans Elec Dev, 1979, 26(7): 1098 1100.

作者简介:陈 利(1980-),男(汉族),福 建福州人,硕士研究生,研究方向为高压功 率器件。

2006年