

UNIVERSIDAD NACIONAL DE LA PLATA

NÚCLEO DISCIPLINAR MICROELECTRÓNICA

**ANÁLISIS, SIMULACIÓN Y MEDICIÓN DE LAS OSCILACIONES EN LA ALIMENTACIÓN
DE UN CIRCUITO INTEGRADO**

AUTORES: ING. JOSÉ M. JUAREZ¹ , ING. HUGO LORENTE²

jjuares@ing.unlp.edu.ar, lorente@ing.unlp.edu.ar

PALABRAS CLAVES: OSCILACIONES, CIRCUITO INTEGRADO

PALAVRAS CHAVE: OSCILAÇÕES, CIRCUITO INTEGRADO

¹ *Becario de la Comisión de Investigaciones Científicas de la Provincia de Buenos Aires C.I.C.*

² *Profesor titular de la Facultad de Ingeniería de la U.N.L.P.*

Introducción

A medida que la tecnología de los circuitos integrados avanza y los tiempos de conmutación se hacen más rápidos, aparecen fuentes de ruido y distorsión de la señal digital que ocurren dentro de los dispositivos y que generalmente se desconocen fuera del ámbito de los fabricantes de semiconductores. Si bien ocurre dentro del encapsulado, un fenómeno similar ocurre sobre el circuito impreso. Por eso resulta de gran importancia comprender dicho problema para poder minimizarlo .

Desarrollo del problema

La tensión de salida de un circuito integrado esta referida a la tierra interna del dispositivo, sin embargo la conexión al exterior se realiza por el terminal de tierra. Los delgados conductores de conexión entre el silicio y el encapsulado contribuyen con una inductancia parásita al circuito [1]. Esta inductancia es pequeña pero no despreciable. La figura 1 muestra la etapa de salida simplificada de un circuito CMOS con la inductancia parásita incorporada.




Figura 1 : Etapa de salida de un dispositivo CMOS

Cuando la salida conmuta del estado alto al estado bajo, un pulso de corriente fluye sobre esta inductancia creando un tensión de ruido que afecta la referencia interna del dispositivo. La salida que se observa desde el exterior es entonces la tensión del estado lógico bajo más la tensión de ruido sobre la inductancia. Este fenómeno se conoce como *Ground Bounce* (GB).

Las oscilaciones no deseadas afectan a todas las salidas, incluso las inactivas y en particular a las entradas del propio dispositivo y de los dispositivos conectados. Este efecto causa diferentes problemas como: doble muestro, falsa transición, errores aleatorios de bits, etc., haciendo el sistema impredecible y poco confiable.

El doble muestreo es un problema que aparece en los flips flops cuando las oscilaciones presentes en la referencia afectan la señal de reloj. Las falsas transiciones ocurren cuando una señal de entrada estable comparada con la referencia interna ruidosa traspone el umbral de conmutación interpretando erróneamente el estado del bit. Los errores aleatorios de bits son problemas que se presentan generalmente en arreglos de memorias.

Un fenómeno similar ocurre con la referencia de alimentación (Vcc) cuando las salidas cambian del estado bajo al estado alto. En este caso el efecto se conoce como *Vcc Bounce* (VB) y es menos importante que el anterior ya que los sistemas CMOS compatibles TTL, la inmunidad al ruido del estado alto es mayor que la del estado bajo. En componentes con alimentación de 3.3V, 2.7V o menor, el efecto es mas notable no obstante sigue siendo menos complicado de minimizar, a través de los capacitores de desacoplos.

Magnitud de las oscilaciones

Si llamamos I_d a la corriente de descarga que atraviesa el lazo de tierra, la magnitud de la tensión generada en la inductancia L será:

$$V_{\text{GND}}(t) = L \frac{dI_d(t)}{dt} \quad (1)$$

Para poder estimar la amplitud debemos conocer la variación de la corriente. Para esto utilizamos el siguiente circuito equivalente, donde la característica de salida de la compuerta se ha resumido en una curva $V(t)$:




Figura 2: Circuito equivalente de GB

Del circuito se obtiene :

$$\frac{dI_d}{dt} = \frac{1}{R_L} \frac{dV(t)}{dt} + C_L \frac{d^2V(t)}{dt^2} \quad (2)$$

La tensión $V(t)$ puede modelizarse según [2] como la integral de un pulso gaussiano, es decir:

$$V(t) = \Delta V \cdot \int_{-\infty}^t \frac{1}{\sigma\sqrt{2\pi}} e^{-\frac{1}{2}\left(\frac{u}{\sigma}\right)^2} du \quad (3)$$

donde ΔV es la amplitud de excursión de la salida y σ es la desviación estándar del pulso que puede relacionarse con el tiempo de subida (medido entre el 10 y 90%) como:

$$T_r \approx \sqrt{2\pi\sigma^2} \quad (4)$$

de esta manera se puede ajustar la forma del pulso, a las especificaciones del tiempo de conmutación del dispositivo. Esta forma de onda es muy aproximada a la que muestran la mayoría de los dispositivos, posee transiciones redondeadas y tiene ancho de banda limitado.

Diferenciando $V(t)$ obtenemos:

$$\frac{dV(t)}{dt} = \Delta V \frac{1}{\sigma\sqrt{2\pi}} e^{-\frac{1}{2}\left(\frac{t}{\sigma}\right)^2} \quad (5)$$

donde el valor máximo de la variación es:

$$\left. \frac{dV(t)}{dt} \right|_{\text{máx}} = \frac{\Delta V}{\sigma\sqrt{2\pi}} \approx \frac{\Delta V}{T_r} \quad (6)$$

Luego podemos obtener:

$$\frac{d^2V(t)}{dt^2} = -\frac{\Delta V}{\sigma^3 \sqrt{2\pi}} \cdot t \cdot e^{-\frac{1}{2}\left(\frac{t}{\sigma}\right)^2} \quad (7)$$

donde el máximo valor es:

$$\left| \frac{d^2V(t)}{dt^2} \right|_{\text{máx}} = \frac{\Delta V \cdot e^{-\frac{1}{2}}}{\sigma^2 \sqrt{2\pi}} \approx \frac{1.52 \Delta V}{T_r^2} \quad (8)$$

Con este conjunto de ecuaciones podemos estimar la amplitud de las oscilaciones, conociendo las especificaciones del dispositivo y los elementos parásitos.

Entre los factores que afectan la amplitud de estas oscilaciones se encuentran:

- la velocidad de conmutación que determina cuán rápido varía la corriente de descarga que atraviesa la inductancia.
- el número de salidas que conmutan simultáneamente, ya que incrementan la corriente que circula por el lazo de la referencia.
- la magnitud de la inductancia, la cual depende directamente del encapsulado
- y el rango de excursión de la tensión de salida ΔV .

Medición de las oscilaciones

Existe un método estándar [3] para medir las oscilaciones que produce un componente. Este método se implementa en dispositivos con más de una salida, con un esquema como el que se muestra en la figura 3. En esta figura se han representado dos compuertas, del mismo componente. Una de las salidas está conectada a una carga estándar de 50pF/500Ω, de manera de forzar, con una señal variable en la entrada, la conmutación para producir el efecto. La otra salida se utiliza para la medición.




Figura 3: Esquema de medición de las oscilaciones

La salida de medición se fuerza al estado bajo de manera que refleje la oscilación de la referencia interna de tierra directamente sobre el terminal de salida. Para que la inductancia de dicha salida no afecte la medición, es conveniente dejar el circuito de la salida sin carga. Luego se puede medir con un osciloscopio de ancho de banda adecuado y con alta impedancia de entrada.

El peor caso, para medir las oscilaciones de un dispositivo es aquel en el que todas sus salidas, menos una (la de medición), conmutan simultáneamente y además el rango de excursión de dichas salidas se encuentra en el máximo valor.

Un esquema similar puede utilizarse para medir las oscilaciones en la alimentación. En este caso la salida utilizada para la medición debe ser forzada al estado alto.

Estimación de la amplitud para un dispositivo específico

Para realizar una estimación real se utilizó el dispositivo 74HC541, con encapsulado 20-SOIC (*20 Lead Small Outline Integrated Circuit*), conectado a una carga de valores $C_L=50\text{pF}$ y $R_L=500\Omega$. Este circuito integrado consta de ocho salidas no inversoras. Los parámetros parásitos se extrajeron, para el terminal de tierra, del modelo IBIS (*Input-Output Buffer Specification Information*) de dicho dispositivo y para este encapsulado particular. En la figura 4 se muestra el modelo equivalente de dicho terminal y los datos aportados por el fabricante en la tabla 1.




Figura 4: Circuito equivalente del terminal GND

	Mín	Tip	Máx
R_pin	0.1Ω	0.1Ω	0.1Ω
L_pin	3.72nH	4.58nH	5.28nH
C_pin	0.1pF	0.1pF	0.1pF

Tabla 1 : Valores de los elementos parásitos

Como podemos observar, los valores de R_{pin} y C_{pin} pueden despreciarse frente a las condiciones de carga, por lo tanto podemos aplicar las ecuaciones que obtuvimos anteriormente, considerando solamente L_{pin} . Además, supongamos que cuatro salidas están conmutando simultáneamente, con lo cual la corriente en el terminal de tierra será la suma de las corrientes generadas en cada salida.

A partir de la hoja del fabricante [4] obtenemos los parámetros restantes. Para la condición típica, temperatura ambiente y $V_{\text{cc}}=6\text{V}$ tenemos $\Delta V=5.5\text{V}$ y $T_r=6\text{ns}$.

Utilizando los valores anteriores, $L_{\text{pin}}=4.58\text{nH}$ y componiendo las ecuaciones 1, 2, 5 y 7 obtenemos la tensión de Ground Bounce como se muestra en la siguiente figura.




Figura 5 : Estimación de las oscilaciones del 74HC541

Puede verse que el valor máximo estimado resulta ser de 232mV.

Mediciones sobre el dispositivo

Con el esquema de medición presentado anteriormente se midió la tensión de GB del circuito integrado 74HC541 en las siguientes condiciones: cuatro salidas conmutando simultáneamente, $R_L=470\Omega$ y $C_L=47pF$.

Se utilizó un osciloscopio de 60MHz de ancho de banda, con puntas que agregan una capacidad de 17,5pF en modo x10. Debido a esto, la capacidad de carga en la salida donde se colocó la punta se cambió por una de 33pF. Para desafectar la influencia del osciloscopio en la medición del tiempo de bajada, se utilizó la siguiente expresión [2]:

$$T_f = \sqrt{T_{fm}^2 - T_{osc}^2} \quad (9)$$

donde T_f es el tiempo de bajada desafectado, T_{fm} es el tiempo medido y T_{osc} es el tiempo de subida del osciloscopio que puede calcularse como [2]:

$$T_{osc} = \frac{0.35}{f_{3dB}} \quad (10)$$

donde f_{3dB} es el ancho de banda del osciloscopio. En la figura 6 se muestra el resultado de la medición.




Figura 6: Resultados de la medición del 74HC541

Como se puede observar de la figura la tensión máxima de la oscilación resultó: $V_{GND} = 240mV$. También vemos que $\Delta V = 5.68V$ y $T_{fm} = 8.9ns$. Siendo el tiempo de bajada desafectado $T_f = 6.8ns$. Luego, concluimos que la estimación se ajusta bien a los valores medidos. Si bien la amplitud de la oscilación no es importante como para producir errores en este caso, el problema se agrava a medida que los tiempos de conmutación son más rápidos y la cantidad de salidas que conmutan simultáneamente se incrementa.

Técnicas para minimizar las oscilaciones

Las técnicas que se utilizan para este fin se basan en controlar los parámetros que afectan la amplitud de las oscilaciones.

En primer lugar, es necesario controlar la tasa de conmutación de las salidas en función de un compromiso entre velocidad y retardo de propagación. El fabricante del dispositivo es el único que puede controlar directamente este parámetro. Algunos incluyen circuitos de salida específicos para este fin.

En segundo lugar, es necesario controlar la inductancia. El diseñador del circuito integrado puede realizar esto de varias maneras:

- Elección del encapsulado para minimizar el valor de la inductancia parásita. A modo de ejemplo se muestran, en la tabla 2, diferentes valores de la inductancia para diferentes encapsulados.

14-DIP (Dual in Line Package)	8nH [1]
68-PLCC (Plastic Lead Chip Carrier)	7nH [1]
10-TSSOP (Thin Shrink Small Outline Package)	2.42nH [5]
10-DQFN (Depopulated Very-Thin Quad Flat Pack No Leads)	0.84nH [5]

Tabla 2 : Valores de inductancia para diferentes encapsulados

- Utilización de múltiples alimentaciones con sus referencias.
- Las entradas sensibles a flancos como ser las de reloj o las de control deben agruparse físicamente separadas de las salidas y lo más cercano a la referencia como sea posible.
- Evitar en lo posible la conmutación simultanea de un número grande de salidas.
- En el caso de diseños en FPGA estas reglas son también aplicables, pudiéndose utilizar en ciertos casos las opciones de reducción de velocidad en las salidas del dispositivo.

Por último, para el diseño del circuito impreso se pueden considerar:

- Utilización de planos sólidos de alimentación para reducir la inductancia que agregan los trazos a los lazos de corriente.
- Evitar colocar resistores de pull-up en las salidas ya que estas llevan el rango de excursión al máximo valor y por lo tanto aumenta la corriente de descarga.
- Utilización de capacitores de desacoples en cada dispositivo para reducir el VB. Estos deben ser colocados la mas próximo a la tierra del integrado como sea posible.
- utilización de técnicas de adaptación en las salidas para disminuir las oscilaciones producidas por las reflexiones en los trazos.

Conclusiones

Los efectos de las oscilaciones en los terminales de alimentación se hacen más notables a medida que los tiempos de conmutación se acortan. En aplicaciones de alta velocidad es importante tener en cuenta estos efectos dado que pueden causar diferentes tipos de errores. En el presente trabajo se presentó una manera de estimar su amplitud, simularlo y medirlo con muy buenos resultados. Por último, se presentaron algunas alternativas para reducir las oscilaciones, en particular las relacionadas al diseño del circuito integrado y del circuito impreso.

Referencias

1. Heydari, P. and Pedram, M. "Ground Bounce in Digital VLSI Circuits". IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Volume 11, Issue 2, pp:180 - 193, April 2003.
2. Howard Johnson and Martin Graham, "High Speed Digital Design, A Handbook of Black Magic". Prentice Hall, 1993.
3. Stanley Hronik, "The Myth of Ground Bounce Measurements and Comparisons". Application Note AN-147. Integrated Device Technology Inc. 1996.
4. Fairchild Semiconductor, "MM74HC540-MM74HC541 Octal 3-State Buffer, Data Sheet, Fairchild Semiconductor Inc. 2005.
5. Fairchild Semiconductor, "Low Noise Leasless Packages Advance Portable Design". Application Note AN-5054. Fairchild Semiconductor Inc. 2004.