MARCIO MENDES CASARO

INVERSOR TRIFÁSICO DE DOIS ESTÁGIOS MODIFICADO APLICADO NO PROCESSAMENTO DA ENERGIA SOLAR FOTOVOLTAICA EM SISTEMAS CONECTADOS À REDE ELÉTRICA

FLORIANÓPOLIS 2009

UNIVERSIDADE FEDERAL DE SANTA CATARINA PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

INVERSOR TRIFÁSICO DE DOIS ESTÁGIOS MODIFICADO APLICADO NO PROCESSAMENTO DA ENERGIA SOLAR FOTOVOLTAICA EM SISTEMAS CONECTADOS À REDE ELÉTRICA

Tese submetida à Universidade Federal de Santa Catarina como parte dos requisitos para a obtenção do grau de Doutor em Engenharia Elétrica

MARCIO MENDES CASARO

Florianópolis, Dezembro de 2009.

INVERSOR TRIFÁSICO DE DOIS ESTÁGIOS MODIFICADO APLICADO NO PROCESSAMENTO DA ENERGIA SOLAR FOTOVOLTAICA EM SISTEMAS **CONECTADOS À REDE ELÉTRICA**

Marcio Mendes Casaro

'Esta Tese foi julgada adequada para obtenção do Título de Doutor em Engenharia Elétrica, Área de Concentração em Eletrônica de Potência e aprovada em sua forma final pelo Programa de Pós-Graduação em Engenharia Elétrica da Universidade Federal de Santa Catarina.'

Prof. Denizar Cruz Martins, Dr. Orientador

to de Sonca Solgan

Prof. Roberto de Souza Salgado, Ph.D. Coordenador do Programa de Pós-Graduação em Engenharia Elétrica

Banca Examinadora:

Prof. Denizar Cruz Martins, Dr. Presidente

Prof. Marcelo Cabral Cavalcanti, Dr.

Prof. Roger Gules. Dr.

Prof. Enio Valmor Kassick, Dr.

rof. Samir Ahmad Mussa, Dr.

Para Rafael e Daniele.

AGRADECIMENTOS

Ao professor Denizar Cruz Martins pelo estimulante tema que me destinou.

Aos professores Denizar Cruz Martins, Arnaldo José Perin, Enio Valmor Kassick, Henrique Antônio Carvalho Braga, Marcelo Cabral Cavalcanti, Roger Gules e Samir Ahmad Mussa, pela leitura do trabalho e pelas melhorias que propuseram.

Aos professores que participaram da minha preparação acadêmica: Denizar Cruz Martins, Hari Bruno Mohr, Ivo Barbi e Samir Ahmad Mussa, do Instituto de Eletrônica de Potência, e Alexandre Trofino Neto, Daniel Juan Pagano e Edson Roberto De Pieri, do Departamento de Automação e Sistemas.

Aos técnicos do INEP: Coelho, Pacheco e Fernando, pelo auxílio no desenvolvimento do protótipo.

Aos meus colegas da Universidade Tecnológica Federal do Paraná, Campus Ponta Grossa, por favorecerem o meu crescimento profissional.

Ao povo brasileiro (CAPES) pela ajuda financeira.

Aos meus pais Walter e Ana.

À minha esposa Vanessa.

A Deus.

Resumo da Tese apresentada à UFSC como parte dos requisitos necessários para a obtenção do grau de Doutor em Engenharia Elétrica.

INVERSOR TRIFÁSICO DE DOIS ESTÁGIOS MODIFICADO APLICADO NO PROCESSAMENTO DA ENERGIA SOLAR FOTOVOLTAICA EM SISTEMAS CONECTADOS À REDE ELÉTRICA

Marcio Mendes Casaro

Dezembro/2009

Orientador: Denizar Cruz Martins, Dr. Área de Concentração: Eletrônica de Potência. Palavras-chave: sistema fotovoltaico trifásico, Inversor de Dois Estágios Modificado, *Behavior Matching*, MPPT, DSP. Número de Páginas: 188.

RESUMO: Este trabalho apresenta um sistema fotovoltaico trifásico conectado à rede elétrica comercial. O processamento eletrônico da energia proveniente de um arranjo fotovoltaico foi realizado por um inversor de dois estágios com isolamento galvânico em alta frequência. O conversor CC-CC trifásico série ressonante compõe um desses estágios graças à técnica aqui denominada de Behavior Matching. Essa técnica permite que o conversor opere com razão cíclica e frequência constantes, sem malha de controle. O estágio CC-CA foi ocupado pelo inversor trifásico PWM alimentado em tensão, responsável pelo controle da corrente injetada na rede e pelo MPPT. Empregou-se a modulação vetorial e a Transformação de Park, de onde resulta a corrente de eixo direto. Essa corrente foi usada de forma inovadora na execução do algoritmo P&O. Montou-se um protótipo com o qual se validou todo o equacionamento proposto. Os doze transistores do protótipo foram comandados pelo DSP TMS320F2812. Apenas três sensores foram usados na implementação, que contou ainda com proteção contra falta de rede. Essa proteção se baseou na detecção da passagem por zero de uma das tensões de linha. Para eliminar problemas com o ruído proveniente do chaveamento, foi usado um PLL na geração dos pulsos de sincronismo. Não foram usados filtros no condicionamento de sinais devido à grande robustez do controlador sintetizado no espaço de estados.

Abstract of Thesis presented to UFSC as a partial fulfillment of the requirements for the degree of Doctor in Electrical Engineering.

THREE-PHASE MODIFIED DUAL-STAGE INVERTER APPLIED IN THE PHOTOVOLTAIC SOLAR ENERGY PROCESSING FOR GRID-CONNECTED SYSTEMS

Marcio Mendes Casaro

December/2009

Advisor: Denizar Cruz Martins, Dr. Area of Concentration: Power Electronics. Keywords: three-phase photovoltaic system, Modified Dual-Stage Inverter, Behavior Matching, MPPT, DSP. Number of Pages: 188.

ABSTRACT: This work presents a grid-connected three-phase PV system. The electronic processing of the photovoltaic array energy was managed by a dual-stage inverter through high-frequency galvanic isolation. The DC-DC three-phase Series Resonant Converter form one stage due the Behavior Matching technique, here developed. This technique allows the converter operation with constant frequency and duty-cycle, without control loop. The DC-AC stage consists of the three-phase PWM voltage source inverter, responsible by the grid current control and the MPPT. Space vector modulation and Park Transformation were applied, which leads to the direct axis current. This current was used in an innovative form to the P&O algorithm accomplishment. A prototype was built to validate the mathematical theory. The twelve prototype's transistors were controlled by the TMS320F2812 DSP. Only three sensors were used to the implementation, which has still anti-islanding protection. This protection was based on zero detection of one line voltage. To reject switching noise, a PLL was used on the synchronism pulses generation. Anti-aliasing filters were not employed to signals conditioning due the robustness state-space controller.

SUMÁRIO

SIMBOLOGIA	xi
CAPÍTULO 1 - INTRODUÇÃO	1
1.1 – CONTEXTO ENERGÉTICO BRASILEIRO	1
1.2 – SISTEMAS FOTOVOLTAICOS	3
1.2.1 – Considerações	6
1.2.2 – Contribuições	7
1.3 – CONCLUSÃO	8
CAPÍTULO 2 - MODELAGEM DO ARRANJO FOTOVOLTAICO	9
2.1 – CIRCUITO EQUIVALENTE	9
2.2 – CARACTERÍSITCA I-V	11
2.3 – SIMULAÇÃO DO ARRANJO FOTOVOLTAICO	17
2.4 – CONCLUSÃO	19
CAPÍTULO 3 - ESTÁGIO CC-CC	20
3.1 – CONVERSOR CC-CC TRIFÁSICO PWM	20
3.1.1 – Princípio de Funcionamento	21
3.1.2 – Etapas de Operação	23
3.1.3 – Característica de Saída	24
3.1.4 – Corrente Média de Entrada	24
3.1.5 – Indutância de Dispersão Máxima	24
3.1.6 – Indutor de Saída	25
3.1.7 – Metodologia de Projeto	25
3.1.8 – Behavior Matching	26
3.1.9 – Resultados de Simulação	28
3.2 – CONVERSOR TRIFÁSICO SÉRIE RESSONANTE	31
3.2.1 – Princípio de Funcionamento	31
3.2.2 – Etapas de Operação	34
3.2.3 – Corrente Média de Entrada	36
3.2.4 – Corrente de Linha de Pico e Eficaz	36
3.2.5 – Potência Dissipada	37

3.2.6 – Potências de Entrada e Saída	37
3.2.7 – Rendimento	37
3.2.8 – Tensões de Pico e Eficaz no Capacitor Ressonante	37
3.2.9 - Correntes de Pico, Média e Eficaz nos Semicondutores	38
3.2.10 – Ondulação nas Correntes de Entrada e Saída	38
3.2.11 – Tensões de Pico Sobre os Semicondutores	38
3.2.12 – Corrente Eficaz no Capacitor C1	39
3.2.13 – Ondulação de Tensão no Capacitor C1	39
3.2.14 – Máxima Derivada de Tensão nos Capacitores Ressonantes	40
3.2.15 – Fator de Utilização do Transformador	41
3.2.16 – Considerações Sobre o Projeto	41
3.2.17 – Metodologia de Projeto	42
3.2.18 – Projeto do Transformador	44
3.2.19 – Característica de Entrada	47
3.2.20 – Estimativa das Indutâncias Magnetizante e de Dispersão	49
3.2.21 – Estudo do Circuito Ressonante	50
3.2.22 – Estudo da Comutação	52
3.2.23 – Resultados de Simulação	53
3.3 – CONCLUSÃO	60
CAPÍTULO 4 - ESTÁGIO CC-CA	61
4.1 – PRINCÍPIO DE FUNCIONAMENTO	62
4.2 – RELACIONAMENTO DO INVERSOR COM A REDE COMERCIAL	67
4.3 – MODULAÇÃO VETORIAL	69
4.4 – RESULTADOS PARCIAIS DE SIMULAÇÃO	71
4.5 – ETAPAS DE OPERAÇÃO	75
4.6 – CÁLCULO DOS INDUTORES DE LINHA	77
4.7 – CÁLCULO DO CAPACITOR C2	77
4.8 – CÁLCULO DOS ESFORÇOS NOS TRANSISTORES	78
4.9 – METODOLOGIA DE PROJETO	78
4.9.1 – Projeto dos Indutores de Linha	80
4.10 – RESULTADOS DE SIMULAÇÃO	81
4.11 – CONCLUSÃO	86
CAPÍTULO 5 - MODELAGEM DO INVERSOR TRIFÁSICO PWM	87

ALIMENTADO EM TENSÃO

5.1 – MODELAGEM CONVENCIONAL	88
5.2 – MODELAGEM CONCILIADA COM A MODULAÇÃO VETORIAL	90
5.3 – RESULTADOS DE SIMULAÇÃO	92
5.4 – CONCLUSÃO	95
CAPÍTULO 6 - ESTRATÉGIA DE CONTROLE	96
6.1 – RASTREAMENTO DO PONTO DE MÁXIMA POTÊNCIA COM O P&O	97
6.2 – SERVOSSISTEMA COM CONTROLE INTEGRAL	99
6.2.1 – Projeto do Controlador Analógico	101
6.2.2 – Estudo da Estabilidade	103
6.2.3 – Resultados Parciais de Simulação em Tempo Contínuo	104
6.2.4 – Discretização	106
6.2.5 – Resultados Parciais de Simulação em Tempo Discreto	106
6.3 – RESULTADOS DE SIMULAÇÃO	108
6.4 – CONCLUSÃO	116
CAPÍTULO 7 - EXPERIMENTAÇÃO	117
7.1 – ARRANJO FOTOVOLTAICO	119
7.2 – PROGRAMAÇÃO DO DSP	122
7.3 – CONDICIONAMENTO DE SINAIS E SINCRONISMO	133
7.4 – CIRCUITOS DE COMANDO	139
7.5 – ESTÁGIO CC-CC	140
7.6 – ESTÁGIO CC-CA	146
7.7 – INVERSOR DE DOIS ESTÁGIOS	150
7.8 – CONCLUSÃO	154
CAPÍTULO 8 - CONCLUSÃO GERAL	156
APÊNDICE A - PROGRAMAS USADOS NO PROJETO DO CONTROLADOR	158
A.1 – CONTROLADOR ANALÓGICO	158
A.2 – CONTROLADOR DISCRETIZADO	159
APÊNDICE B - PROGRAMAS GRAVADOS NO DSP	161
APÊNDICE C - ESQUEMÁTICOS USADOS NA CONFECÇÃO DO	170
PROTÓTIPO	
C.1 – POTÊNCIA	171
C.2 – CONDICIONAMENTO	174

REFERÊNCIAS BIBLIOGRÁFICAS	184
C.7 – COMANDO 4	182
C.6 – COMANDO 3	181
C.5 – COMANDO 2	179
C.4 – COMANDO 1	177
C.3 – PLL	177

SIMBOLOGIA

а	-	espessura das chapas de ferro-silício na coluna central do núcleo;
А	-	matriz componente de uma equação de estado;
Ac	-	área de cobre;
Ae	-	área efetiva do núcleo do transformador;
Aw	-	área da janela do enrolamento;
Â	-	matriz componente da equação de estado transformada;
В	-	indução magnética ou uma das matrizes de uma equação de estado;
Bp	-	máxima densidade de fluxo;
Ĥ	-	matriz componente da equação de estado transformada;
С	-	matriz componente de uma equação de saída;
C1	-	capacitor ligado aos terminais do arranjo fotovoltaico;
C2	-	capacitor do barramento CC entre os estágios CC-CC e CC-CA;
Co	-	capacitância parasita dos transistores IGBT;
Cr	-	capacitor ressonante;
D	-	razão cíclica ou diodo, quando associado a um numeral;
e	-	vetor de variáveis usadas na equação de estado transformada;
Eg	-	energia da banda proibida;
f	-	frequência da rede elétrica comercial;
fl	-	frequência de chaveamento do estágio CC-CC;
f2	-	frequência de chaveamento do estágio CC-CA;
fr	-	frequência de ressonância;
fs	-	frequência de amostragem do sample and hold do DSP;
Н	-	campo magnético;
Ι	-	corrente elétrica;
Iph	-	fotocorrente;
Ir	-	corrente de saturação reversa de uma célula solar;
Irr	-	corrente de saturação reversa de referência;
Isc	-	corrente de curto-circuito por célula solar;
J	-	densidade de corrente;
k	-	constante de Boltzmann;

K	-	matriz de ganho de realimentação de estado;
Ki	-	constante de ganho integral;
Kw	-	fator de utilização da área do enrolamento;
Ŕ	-	matriz com os ganhos de realimentação e as constantes de integração;
Lμ	-	indutância magnetizante;
L1 L3	-	indutâncias do filtro utilizado na interface com a rede elétrica;
lc	-	comprimento médio de um condutor;
Ld	-	indutância de dispersão;
le	-	comprimento médio do caminho magnético;
lE	-	espessura do entreferro;
Lo	-	indutância de saída do conversor CC-CC trifásico PWM;
lt	-	comprimento médio por espira;
m	-	índice de modulação;
М	-	matriz usada na Transformação de Park;
Мр	-	número de módulos ou fileiras ligadas em paralelo;
Ms	-	número de módulos fotovoltaicos ligados em série;
Ν	-	número de espiras;
N1	-	número de espiras do enrolamento primário do transformador;
N2	-	número de espiras do enrolamento secundário do transformador;
nf	-	número de fios em paralelo;
Ns	-	número de células solares ligadas em série;
p1 p5	-	pólos do sistema de malha fechada;
Р	-	potência média;
Pc	-	potência dissipada no cobre;
Ploss	-	potência dissipada pelo conversor CC-CC trifásico série ressonante;
Pmag	-	perda magnética total do núcleo;
Рр	-	perda magnética para cada grama de ferrite;
Psun	-	intensidade de radiação solar;
q	-	carga do elétron;
Q	-	fator de qualidade ou potência reativa quando associada a um índice;
Q1 Q6	-	transistores que compõem o estágio CC-CA;
r	-	sinal de referência;
r1	-	sinal de referência para a tensão de barramento CC;

R1 R3	-	resistências do filtro L somadas as resistências da estrutura e da rede;
r2	-	sinal de referência para a corrente de eixo em quadratura;
Rc	-	relutância do núcleo de ferrite;
Req	-	resistência que absorve corrente equivalente aquela que é injetada
		pelo estágio CC-CC no barramento CC;
Rloss	-	resistência que representa todas as perdas do conversor CC-CC
		trifásico série ressonante;
Rp	-	resistência paralela do circuito equivalente de uma célula solar;
Rs	-	resistência série do circuito equivalente de uma célula solar;
Rth	-	resistência térmica do núcleo de ferrite;
S	-	potência aparente;
S1 S6	-	transistores do estágio CC-CC;
Sg	-	seção geométrica;
Sm	-	seção magnética;
Т	-	temperatura das células do painel fotovoltaico;
tO	-	tempo de acionamento de vetores passivos ou nulos;
T1	-	período de chaveamento do estágio CC-CC;
t1	-	tempo de acionamento de vetores ativos ímpares;
T2	-	período de chaveamento do estágio CC-CA;
t2	-	tempo de acionamento de vetores ativos pares;
Та	-	período de atuação do método MPPT;
td	-	tempo morto;
Tr	-	temperatura de referência;
ts	-	tempo de acomodação;
Ts	-	período de amostragem do sample and hold do DSP;
u	-	sinal de controle;
ue	-	sinais de controle usados na equação de estado transformada;
V	-	tensão elétrica;
\vec{V}	-	vetor tensão;
Ve	-	volume magnético efetivo;
Vt	-	tensão equivalente da temperatura;
Х	-	parâmetro de ajuste da amplitude de perturbação ou reatância
		indutiva, quando associada a um índice;

У	-	sinal de saída;
Ζ	-	impedância do circuito ressonante;
\overline{Z}	-	impedância parametrizada do circuito ressonante;
α	-	coeficiente de temperatura de Isc;
δ	-	profundidade de penetração;
ΔI	-	ondulação pico a pico de corrente;
ΔT	-	elevação de temperatura;
ΔV	-	amplitude da perturbação aplicada na tensão do barramento CC ou
		ondulação pico a pico de tensão, quando associada a um índice;
er	-	erro de rastreamento relativo;
η	-	fator de qualidade da junção p-n;
η1	-	rendimento do conversor do estágio CC-CC;
θ	-	ângulo de fase do vetor resultante;
ξ	-	fator de amortecimento;
τ	-	sinal resultante da integração da diferença entre um sinal de saída e
		sua referência;
Ø	-	defasagem entre as tensões de fase do inversor e da rede elétrica;
φ	-	defasagem entre tensão e corrente em uma fase da rede elétrica;
ωn	-	frequência natural não amortecida;
ωr	-	frequência angular de ressonância;
ωt	-	frequência angular da rede elétrica multiplicada pelo tempo;
μο	-	permeabilidade magnética do vácuo;
μr	-	permeabilidade magnética relativa.

ÍNDICES ASSOCIADOS ÀS VARIÁVEIS

a, b, c	-	referentes às três fases da rede elétrica comercial;
A, B, C	-	referentes às três fases do conversor CC-CA;
C1, C2, Cr	-	referentes aos capacitores da estrutura de potência do inversor;
ca	-	referente à rede elétrica comercial;
d, q	-	referentes aos eixos direto e de quadratura;
D	-	referente aos diodos da estrutura de potência do inversor;

dc	-	referente ao barramento CC da estrutura de potência do inversor;
g	-	referente às tensões instantâneas da rede elétrica comercial;
i	-	referente à entrada do estágio CC-CA;
in	-	referente à entrada do estágio CC-CC;
L	-	referente aos indutores de linha do filtro L na interface com a rede;
Ld	-	referente à indutância de dispersão do transformador trifásico;
Lo	-	referente ao indutor na saída do conversor CC-CC trifásico PWM;
MPOP	-	referente à máxima potência que pode ser extraída do arranjo
		fotovoltaico;
MPPT	-	referente à potência extraída do arranjo fotovoltaico com o método
		MPPT ativo;
0	-	referente à saída da ponte de Graetz do conversor CC-CC trifásico
		PWM;
pa	-	referente ao arranjo fotovoltaico;
Q	-	referente aos transistores do estágio CC-CA;
r	-	referente às tensões instantâneas na saída do estágio CC-CA;
R	-	referente ao vetor resultante gerado pela modulação vetorial;
S	-	referente aos transistores do estágio CC-CC;
Т	-	referente ao transformador do estágio CC-CC;
u, v, w	-	referente às três fases no secundário do transformador;
U, V, W	-	referente às três fases no primário do transformador;

COMPLEMENTOS DAS VARIÁVEIS

a	-	valor específico a uma certa condição;
د	-	apóstrofo: significa que a grandeza está referenciada ao primário ou
		representa sua derivada primeira;
av	-	valor médio;
m	-	valor mínimo;
р	-	valor de pico;
rms	_	valor eficaz.

SIGLAS

AM	-	massa de ar (<i>air mass</i>);
CV	-	algoritmo de MPPT chamado de tensão constante;
DSP	-	processador digital de sinais;
IncCond	-	algoritmo de MPPT chamado de condutância incremental;
MIMO	-	múltiplas entradas e múltiplas saídas;
MPOP	-	ponto de operação de máxima potência;
MPPT	-	rastreamento do ponto de operação de máxima potência;
P&O	-	algoritmo de MPPT baseado em perturbações e observações;
PWM3	-	conversor CC-CC trifásico PWM;
RSE	-	resistência série equivalente;
SRC3	-	conversor CC-CC trifásico série ressonante;
STC	-	condições padrões de teste (standard test conditions);
SVM	-	modulação vetorial;
THD	-	distorção harmônica;
TUF	-	fator de utilização do transformador (transformer utilization factor);
VSI3	-	inversor trifásico PWM alimentado em tensão;
ZCS	-	comutação suave com zero de corrente.

CAPÍTULO 1 INTRODUÇÃO

Sistema fotovoltaico trifásico conectado à rede elétrica comercial adequado ao processamento de potências superiores à 10kW. Este é o tema que norteou a elaboração da tese. Seu desenvolvimento passou por uma ampla revisão bibliográfica, a partir da qual se extraiu uma proposta inovadora de trabalho. Neste capítulo, a proposta é apresentada de forma elementar, buscando por uma reflexão que a sustente diante do contexto energético brasileiro.

1.1 – CONTEXTO ENERGÉTICO BRASILEIRO

O sistema de produção e transmissão de energia elétrica do Brasil é um sistema hidrotérmico de grande porte, com forte predominância de usinas hidrelétricas, que respondem atualmente por aproximadamente 80% da energia elétrica gerada no Brasil.

Para compensar a falta de investimentos em usinas hidrelétricas, o governo federal criou um programa de construção de usinas termoelétricas a gás. Em períodos de condições hidrológicas desfavoráveis, estas contribuem para o atendimento ao mercado consumidor de maneira complementar [1].

No ano de 2007, registrou-se o maior aumento no consumo de energia elétrica da década, cerca de 5%. Credita-se este aumento ao crescimento sustentável do Brasil. Porém, o racionamento, devido ao baixo nível dos reservatórios de água, vem sendo evitado graças ao acionamento das termoelétricas [2]. Mas o governo não levou em conta que a maior parte do gás disponível no mercado está comprometido com empresas que, nos últimos anos, passaram a usar o insumo, e com uma crescente frota de veículos movidos a gás. Testes recentes feitos pelo Operador Nacional do Sistema Elétrico Brasileiro (ONS) mostraram que cerca da metade da capacidade instalada das termoelétricas não podia ser usada por falta de combustível [3].

Só haverá desenvolvimento sustentável com investimentos na geração de energia vinda de fontes renováveis, ou seja, aquelas que não consomem combustíveis e não produzem resíduos prejudiciais. Assim, a conservação da energia proveniente das usinas hidrelétricas, papel mal desempenhado pelas termoelétricas, poderia ser uma incumbência de sistemas solares fotovoltaicos, bastante adequados à integração com o meio urbano.

Em países desenvolvidos tem-se feito apostas políticas na promoção desta forma de produção energética, através da criação de tarifas de compra muito favoráveis e do estabelecimento de metas de aproveitamento de energias renováveis [4].

O Brasil exibe um alto índice médio diário de radiação solar, variando entre 14 a 20 MJ/m^2 .dia, dependendo da região [1]. A Fig. 1.1 mostra que o país é um ambiente propício para a aplicação deste recurso energético. Observa-se que 1kWh/m² = 3,6MJ/m².



Fig. 1.1 – Índice médio diário de radiação solar incidente no Brasil.

Em torno de 75% de todos os sistemas fotovoltaicos instalados no planeta são conectados à rede [5]. Trata-se de uma tecnologia madura e em fase de grande expansão no mercado mundial.

1.2 – SISTEMAS FOTOVOLTAICOS

Sistemas fotovoltaicos de geração distribuída usam inversores de tensão para o condicionamento e sincronismo da saída do arranjo fotovoltaico com a rede de energia elétrica. O controle exerce duas funções principais, rastrear o ponto de operação de máxima potência (MPPT) do arranjo fotovoltaico e injetar uma corrente senoidal na rede, com fator de potência próximo ao unitário. São três as topologias de inversores conectados à rede [6]:

 Inversor de um estágio: em um único estágio de processamento são realizados o MPPT e o controle da corrente injetada na rede.



Fig. 1.2 – Inversor com um único estágio de processamento de energia.

• Inversor de dois estágios: um conversor CC-CC realiza o MPPT enquanto um conversor CC-CA é responsável pelo controle da corrente injetada na rede.



Fig. 1.3 – Inversor com dois estágios de processamento de energia.

• Inversor de múltiplos estágios: vários conversores CC-CC respondem pelo MPPT, e um único conversor CC-CA cuida da corrente injetada na rede.



Fig. 1.4 – Inversor com múltiplos estágios de processamento de energia.

As maneiras como os módulos fotovoltaicos são combinados com as topologias de inversores em geral se apresentam em quatro configurações diferentes [6]-[8].

• Inversor centralizado: módulos fotovoltaicos são ligados em série para formar uma fileira. Fileiras são conectadas em paralelo para formar o arranjo, que fornece energia ao barramento CC de um inversor.



Fig. 1.5 - Inversor centralizado conectado ao arranjo fotovoltaico.

 CC paralelo: fileiras ou arranjos são conectados a conversores CC-CC. Um único barramento CC interno alimenta um conversor CC-CA.



Fig. 1.6 – Módulos e inversor em configuração CC paralelo.

• CA paralelo: fileiras ou arranjos são conectados a pequenos inversores individuais. As saídas destes inversores são internamente ligadas em paralelo do lado CA.



Fig. 1.7 – Módulos e inversor em configuração CA paralelo.

• Inversor integrado: cada módulo fotovoltaico tem um pequeno inversor. Esses inversores são ligados em paralelo do lado CA.



Fig. 1.8 – Inversores integrados aos respectivos módulos fotovoltaicos.

A Tabela 1.1 relaciona as topologias de inversores conectados à rede com as possíveis configurações de sistemas fotovoltaicos.

	Topologias	Inversor de	Inversor de	Inversor de
Configurações		um estágio	dois estágios	múltiplos estágios
Inversor centralizado		\checkmark	\checkmark	×
CC paralelo		×	×	\checkmark
CA paralelo		\checkmark	\checkmark	×
Inversor integrado		\checkmark	✓	×

Tabela 1.1 – Opções de implementação de um sistema fotovoltaico.

1.2.1 - Considerações

Em alguns países, a exemplo dos Estados Unidos, o isolamento galvânico entre o arranjo fotovoltaico e a rede de energia elétrica é obrigatório. Por isso, modernos inversores tendem a usar um transformador de alta frequência [6]. Isso ocorre porque o transformador de baixa frequência é maior, mais pesado, mais caro e apresenta menor rendimento [5]-[7]. Para que um transformador de alta frequência possa integrar a topologia do inversor usado em um sistema fotovoltaico, o conversor CC-CC se torna um estágio imprescindível.

Segundo [6], em suas considerações sobre tendências futuras, os inversores conectados à rede elétrica têm um custo cada vez mais visível dentro do investimento total no sistema fotovoltaico. E, para que haja uma redução no custo por watt deste sistema é indicada a adoção da configuração centralizada. Esta configuração é apontada por [8] como a mais apropriada para potências superiores a 10kW, por ser de alto rendimento e de baixo custo específico.

A partir destas considerações, pode-se direcionar a atenção para o inversor de dois estágios com isolamento em alta frequência e configurado em uma planta centralizada de média potência. Conforme [9], uma planta de média potência vai de 10kWp até 500kWp. A seguir, se faz uma abordagem sobre as estruturas a serem empregadas nos dois estágios do inversor.

A referência [6] apresenta o conversor *Full-Bridge* como representante do estágio CC-CC mais empregado em potências acima de 750W, devido ao seu bom fator de utilização do transformador. Porém, em [10] é demonstrado que a conversão trifásica é vantajosa quando comparada com a monofásica. De um modo geral, verifica-se uma melhor distribuição das perdas em estruturas trifásicas, tal que os componentes são submetidos a um esforço relativamente menor. Elementos passivos são sensivelmente reduzidos, devido à frequência da corrente que os atravessa ser múltipla da frequência de chaveamento. Falando especificamente do estágio CC-CC, em [10] ficou demonstrada uma redução no volume do transformador de alta frequência trifásico em comparação com o utilizado no *Full-Bridge*. A combinação dessas vantagens leva a uma melhora no comportamento dinâmico, com menores tempos de resposta.

Como conclusão, esta tese busca propor um inversor de dois estágios com isolamento em alta frequência, configurado em uma planta centralizada, adequado ao

processamento de média potência e que emprega conversores trifásicos tanto no estágio CC-CC como no estágio CC-CA.

1.2.2 - Contribuições

Embora se possa computar como contribuição o desenvolvimento do que foi proposto até o momento, ainda não foram tratadas questões relativas ao controle. É neste assunto que se pretende elencar algo que valorize o inversor em relação ao estado da arte.

Em primeiro lugar, deve-se ter em mente que tanto o MPPT quanto o controle da corrente injetada na rede são implementados em um processador digital de sinais, o que favorece a utilização do controle vetorial e da modulação vetorial. A realização do MPPT frequentemente passa por um dos dois métodos fundamentais conhecidos como perturbação e observação (P&O) e condutância incremental (IncCond). Destes, o P&O é preferível, especialmente em sistemas conectados à rede e de potência elevada [11, 12].

Nesta tese, se propõe que o P&O seja executado no estágio CC-CA, a fim de aproveitar a capacidade de processamento envolvida no controle da corrente injetada na rede elétrica, dando origem ao Inversor de Dois Estágios Modificado, ilustrado na Fig. 1.9.



Fig. 1.9 - Inversor de dois estágios com o MPPT realizado no estágio CC-CA.

Este Inversor de Dois Estágios Modificado emprega as mesmas variáveis usadas no controle da corrente injetada na rede para executar o P&O, propiciando uma sensível economia de sensores. Assim, sem que se façam medições específicas para o P&O, podese maximizar a potência de saída do inversor e forçar o arranjo fotovoltaico a operar no ponto de máxima potência.

A estratégia para que isto funcione está fundamentada em uma característica que pode ser observada em conversores CC-CC que os faz reproduzir em seus terminais de saída o mesmo comportamento do arranjo fotovoltaico, quando a ele estão conectados. Esta característica foi aqui batizada como *Behavior Matching*. Um aspecto muito interessante é que para o conversor CC-CC ter um comportamento correspondente ao do arranjo fotovoltaico ele deve operar com frequência e razão cíclica constantes. Demonstrase que este aspecto leva conversores, em princípio inviáveis, a funcionarem com elevado rendimento ao longo de toda a faixa de operação.

As referências [13]-[20] sustentam as proposições aqui expostas, bem como outras abordadas ao longo da tese.

1.3 – CONCLUSÃO

Neste trabalho, é proposto um sistema fotovoltaico conectado à rede elétrica composto por um inversor trifásico de dois estágios. O estágio CC-CA é responsável pelo controle da corrente injetada na rede e pelo rastreamento do ponto de operação de máxima potência do arranjo fotovoltaico. A perturbação e observação (P&O) é usada como método de MPPT. O conversor CC-CC funciona segundo a técnica aqui denominada de *Behavior Matching*. Através desta técnica, se reproduz a característica I-V do arranjo fotovoltaico nos terminais de saída deste conversor, que opera com razão cíclica e frequência constantes. Sem nenhuma malha de controle no estágio CC-CC, os sensores geralmente empregados na implementação do MPPT são economizados.

O sistema proposto tem grande potencial para aplicações reais. O assunto abordado é atual e alvo de pesquisas em todo o mundo.

Diversos termos usados nas descrições dos sistemas fotovoltaicos estão sendo publicados pela primeira vez. Muitos deles não correspondem a uma tradução direta dos termos correspondentes em inglês.

Todas as afirmações presentes neste trabalho foram comprovadas experimentalmente ou se basearam em referências consultadas durante sua elaboração. Algumas dessas referências mencionam normas internacionais que devem ser consideradas caso o objetivo seja desenvolver um sistema fotovoltaico conectado à rede elétrica com finalidade comercial. Entre as normas mais importantes, duas são aqui destacadas:

- IEEE Std 929-2000, IEEE Recommended Practice for Utility Interface of Photovoltaic (PV) Systems.
- *IEEE Std 1547-2003, IEEE Standard for Interconnecting Distributed Resources with Electric Power Systems.*

CAPÍTULO 2 MODELAGEM DO ARRANJO FOTOVOLTAICO

Arranjo fotovoltaico é uma estrutura montada com módulos ou painéis fotovoltaicos constituídos por células fotovoltaicas interconectadas.

As células fotovoltaicas representam a menor unidade em um arranjo fotovoltaico. Em geral, são fabricadas de silício monocristalino, policristalino ou amorfo. São classificadas como células cristalinas ou de filme fino. As células monocristalinas comerciais têm rendimento em torno de 18%. As policristalinas são as mais populares com rendimento médio de 14%. As células de filme fino têm um custo de fabricação potencialmente mais baixo que as cristalinas, porém seu rendimento varia de 7 a 13%.

Os módulos fotovoltaicos são produzidos com potências de 50Wp até 300Wp. Dispostos na forma de um arranjo fotovoltaico podem integrar construções, estruturados em fachadas ou telhados [21], conforme ilustra a Fig. 2.1.



Fig. 2.1 – Célula, módulo e arranjo fotovoltaico.

2.1 – CIRCUITO EQUIVALENTE

Para entender o comportamento eletrônico de uma célula fotovoltaica ou solar é usual criar um modelo eletricamente equivalente. O mais simples circuito equivalente de uma célula solar é uma fonte de corrente em paralelo com um diodo. A precisão da modelagem aumenta quando as não idealidades são consideradas e representadas através das resistências série e paralela, conforme Fig. 2.2.



Fig. 2.2 – Circuito equivalente de uma célula solar.

O equacionamento do circuito anterior conduz a (2.1) [22].

$$I = Iph - Ir \cdot \left[e^{q \cdot (V + I \cdot Rs)/\eta \cdot k \cdot T} - 1 \right] - \frac{V + I \cdot Rs}{Rp}$$
(2.1)

Onde:

V, I - tensão e corrente nos terminais de saída de uma célula solar;

Iph – fotocorrente;

Ir – corrente de saturação reversa da célula;

Rs, Rp – resistências série e paralela da célula;

 $q - carga do elétron, 1,6x10^{-19} C;$

 η – fator de qualidade da junção p-n;

k – constante de Boltzmann, $1,38 \times 10^{-23}$ J/K;

T – temperatura da célula, K.

A solução de (2.1) resulta na característica I-V de uma célula fotovoltaica. Porém, esta não é uma equação que se possa resolver algebricamente, uma vez que a corrente I não pode ser isolada. Além disso, o tratamento matemático deve contemplar a radiação e a temperatura como parâmetros de entrada. As propostas não convergem para uma solução comum e, em geral, passam por simplificações no modelo [23, 24].

Os valores de Iph e Ir são calculados por (2.2) e (2.3), extraídas de [25].

$$Iph = \left[Isc + \alpha \cdot (T - Tr) \right] \cdot \frac{Psun}{1000}$$
(2.2)

$$Ir = Irr \cdot \left(\frac{T}{Tr}\right)^3 \cdot e^{\left[\frac{q \cdot Eg}{\eta \cdot k} \cdot \left(\frac{1}{Tr} - \frac{1}{T}\right)\right]}$$
(2.3)

Onde:

Isc – corrente de curto-circuito por célula;

 α – coeficiente de temperatura de Isc;

Tr – temperatura de referência, 298K;

Psun – intensidade de radiação solar, W/m²;

Irr - corrente de saturação reversa de referência;

Eg – energia da banda proibida para o silício, 1,1eV.

A única incógnita que ainda precisa ser calculada é Irr, pois as demais são estimadas ou obtidas diretamente de catálogo. Sabe-se que quando I = 0, V = Voc (tensão de circuito aberto por célula). Adotando este ponto da característica I-V e fazendo T = Tr, obtém-se (2.4) a partir de (2.1).

$$Irr = \frac{Isc - \frac{Voc}{Rp}}{\frac{q \cdot Voc}{e^{\eta \cdot k \cdot Tr}} - 1}$$
(2.4)

Assim, determina-se I através do Método de Newton, empregado com sucesso para um modelo simplificado em [24]. A variável I, iniciando com valor 0, é utilizada em um processo iterativo que aproxima a equação (2.1) de sua raiz. A equação (2.5) traduz o método para a notação matemática.

$$x_{n+1} = x_n - \frac{f(x_n)}{f'(x_n)}$$
(2.5)

Onde n indica a n-ésima iteração do algoritmo e f' (x_n) é a derivada da função f em x_n .

Observa-se que a equação (2.1) deve ser modificada para (2.6).

$$f(I) = Iph - I - Ir \cdot \left[e^{q \cdot (V + I \cdot Rs)/\eta \cdot k \cdot T} - 1 \right] - \frac{V + I \cdot Rs}{Rp}$$
(2.6)

A derivada de (2.6) é apresentada em (2.7).

$$f'(I) = -1 - Ir \cdot e^{q \cdot (V + I \cdot Rs)/\eta \cdot k \cdot T} \cdot \frac{q \cdot Rs}{\eta \cdot k \cdot T} - \frac{Rs}{Rp}$$
(2.7)

2.2 – CARACTERÍSTICA I-V

O levantamento dos parâmetros de um painel fotovoltaico é realizado sob condições padronizadas de teste. É o chamado "*standard test conditions*" (STC), que consiste em um conjunto de referências usadas em medições dadas por:

- Psun = 1kW/m². Esta é a densidade de potência padrão da radiação solar. É observada em dia de equinócio, no mês de março ou de setembro, ao meio dia de céu claro sob a linha do equador.
- AM 1.5. Esta é a referência de radiação de massa de ar 1,5. Representa a quantidade de atmosfera atravessada pela luz do sol. Seu valor aproximado é obtido calculando-se 1/cosθ, onde θ corresponde à inclinação do sol, conforme a Fig. 2.3.



Fig. 2.3 – Sol a 48,2° com a perpendicular, AM1.5.

Este parâmetro define a composição espectral da luz do sol.

• $T = 25^{\circ}C.$

O módulo policristalino KC200GT da Kyocera é usado nas simulações. Conta com 54 células fotovoltaicas interconectadas. Em STC, possui um ponto de operação de máxima potência (MPOP) que o leva a fornecer 200Wp em seus terminais. Os dados de catálogo mais importantes são:

STC	
Tensão no MPOP	26,3V
Corrente no MPOP	7,61A
Tensão de circuito aberto	32,9V
Corrente de curto-circuito	8,21A
Coeficiente de temperatura de Isc	$3,18 \times 10^{-3} \text{A/}^{\circ}\text{C}$

Os parâmetros ainda não definidos são fixados com o auxílio das recomendações tiradas de [26], a saber:

- $\eta = 1, 2.$
- $Rs < 10m\Omega$.
- $Rp < 20\Omega$.

O valor de Rs interfere na inclinação da curva I-V após o MPOP, ou seja, quando os módulos passam a se comportar como fonte de tensão (Fig. 2.4). A resistência Rp regula a inclinação antes do MPOP, quando os painéis se comportam como fonte de corrente, Fig. 2.5. Esses valores, Rs e Rp, devem ser ajustados até que a tensão e a corrente no ponto de operação de máxima potência sejam encontradas, em STC.



Fig. 2.4 – Curva I-V para diferentes valores de Rs.



Fig. 2.5 – Curva I-V para diferentes valores de Rp.

As figuras 2.4 e 2.5 foram traçadas no Matlab. O programa utilizado é apresentado a seguir:

```
Programa 2.1 - Traçado de curvas I-V e P-V com Matlab
% VARIÁVEIS DE ENTRADA
Psun = 1000;
T = 25;
Vpa = 0:0.01:40;
& AJUSTE DA CARACTERÍSTICA I-V
Rs = 0.005;
Rp = 7;
Ms = 1;
Mp = 1;
% DADOS DE CATÁLOGO
Ns = 54;
Voc = 32.9/Ns;
Isc = 8.21;
a = 3.18e - 3;
% CONSTANTES
n = 1.2;
k = 1.38e-23;
q = 1.60e - 19;
Eg = 1.1;
Tr = 273 + 25;
% CÁLCULOS
T = 273 + T;
Vt = n*k*T/q;
V = Vpa/Ns/Ms;
Iph = (Isc+a*(T-Tr))*Psun/1000;
Irr = (Isc-Voc/Rp)/(exp(q*Voc/n/k/Tr)-1);
Ir = Irr*(T/Tr)^{3}*exp(q*Eg/n/k*(1/Tr-1/T));
I = zeros(size(V));
for j=1:5;
I = I-(Iph-I-Ir.*(exp((V+I.*Rs)./Vt)-1)-(V+I.*Rs)./Rp)...
./(-1-Ir.*exp((V+I.*Rs)./Vt).*Rs./Vt-Rs./Rp);
```

```
end
for j=1:length(I);
    if I(j)<0
    I(j) = 0;
    end
end
Ipa = I*Mp;
% GERAÇÃO DE CURVAS I-V E P-V
figure(1);
plot(Vpa, Ipa);
grid on;
hold on;
for j=1:length(I);
    Ppa(j) = Vpa(j) * Ipa(j);
end
figure(2);
plot(Vpa, Ppa);
grid on;
hold on;
```

Onde:

V_{pa}, I_{pa}, P_{pa} - tensão, corrente e potência do arranjo fotovoltaico;

Ms, Mp - número de módulos em série e paralelo no arranjo fotovoltaico;

Ns - número de células em série no módulo;

Vt – tensão equivalente da temperatura.

Como se verifica, o Programa 2.1 é apropriado para o traçado da característica I-V e P-V de um módulo (Ms = Mp = 1) ou de um arranjo fotovoltaico.

A partir do programa, observa-se que as resistências parasitas adotadas são Rs = $5m\Omega e Rp = 7\Omega$. O procedimento para se chegar a esses valores é descrito a seguir:

- 1) Fixa-se Rp em 20Ω .
- A partir de 1mΩ vai-se aumentando o valor de Rs até que a inclinação da curva I-V após o MPOP fique igual à apresentada no catálogo do fabricante.
- 3) Reduz-se o valor de Rp até que a potência chegue ao valor desejado.
- Ainda na curva P-V verifica-se o valor da tensão no ponto de máxima potência. Caso coincida com o do catálogo, conclui-se o processo.
- 5) Se a tensão não for a desejada, pode-se deslocar o MPOP para a esquerda (aumento de Rs e Rp) ou para a direita (diminuição de Rs e Rp), mantendo a potência no valor desejado.

Seguindo o procedimento até a etapa 3, obtém-se $Rs = 4m\Omega e Rp = 3\Omega$. As curvas geradas estão representadas na Fig. 2.6. O aspecto da curva I-V é idêntico a do catálogo, porém, a tensão no ponto de máxima potência está um pouco acima da desejada. Através da etapa 5 do procedimento, chega-se aos valores definitivos, conforme Fig. 2.7.



Fig. 2.6 – Curvas geradas com $Rs = 4m\Omega e Rp = 3\Omega$.



Fig. 2.7 – Curvas geradas com Rs = $5m\Omega e Rp = 7\Omega$.

Todos os parâmetros necessários à execução do Programa 2.1 estão disponíveis. Então, pode-se testar o modelo para variações de radiação e temperatura, considerando as constatações feitas em [27].

 Efeito da radiação: a corrente de curto-circuito é linearmente proporcional à radiação solar ao longo de uma ampla faixa de valores. A tensão de circuito aberto é baixa para uma baixa intensidade de radiação. Com o aumento da radiação a tensão cresce logaritmicamente. Efeito da temperatura: a banda proibida diminui com o aumento da temperatura. Isto faz a corrente de curto-circuito crescer levemente e a tensão de circuito aberto decrescer significativamente.



Os efeitos da radiação e da temperatura estão ilustrados nas figuras 2.8 e 2.9.

Fig. 2.8 - Característica I-V do módulo fotovoltaico para vários níveis de radiação.



Fig. 2.9 – Característica I-V do módulo fotovoltaico para diferentes temperaturas.

2.3 – SIMULAÇÃO DO ARRANJO FOTOVOLTAICO

O Programa 2.1 foi concebido com equações referentes a uma única célula. Porém, o modelo pode ser conectado na forma de um arranjo com múltiplas associações em série e paralelo [22]. A programação, tendo em vista esta afirmação, conduz a um resultado que simula o comportamento tanto de módulos quanto de arranjos fotovoltaicos. Assim, fazendo Ms = 10 e Mp = 2, o Programa 2.1 pode ser usado para implementar no Simulink, simulador do Matlab, uma fonte de corrente controlada por tensão, correspondente a um arranjo fotovoltaico de 4kWp, conforme Fig. 2.10. Um capacitor de 100 μ F é conectado em paralelo com a fonte de corrente.



Fig. 2.10 – Arranjo fotovoltaico implementado no Simulink.

A corrente do arranjo fotovoltaico, I_{pa} , é calculada por um bloco programável, PV_Array. Dentro deste bloco está o Programa 2.2.

Programa 2.2 – Simulação de arranjo fotovoltaico no Simulink				
function Ipa = PV_Array(Vpa, Psun, T)				
Rs = 0.005;				
Rp = 7;				
Ms = 10;				
Mp = 2;				
Ns = 54;				
Voc = 32.9/Ns;				
Isc = 8.21;				
a = 3.18e-3;				
n = 1.2;				
k = 1.38e-23;				
q = 1.60e-19;				
Eg = 1.1;				
Tr = 273 + 25;				
T = 273 + T;				
Vt = n*k*T/q;				
V = Vpa/Ns/Ms;				
Iph = (Isc+a*(T-Tr))*Psun/1000;				
Irr = (Isc-Voc/Rp) / (exp(q*Voc/n/k/Tr)-1);				
$Ir = Irr*(T/Tr)^{3}*exp(q*Eg/n/k*(1/Tr-1/T));$				
I = 0;				
for j=1:5;				
I = I-(Iph-I-Ir*(exp((V+I*Rs)/Vt)-1)-(V+I*Rs)/Rp)				
/(-1-Ir*exp((V+I*Rs)/Vt)*Rs/Vt-Rs/Rp);				
end				
if I<0 I=0;				
end				
Ipa = I*Mp;				

A simulação do circuito exposto na Fig. 2.10 coloca os vetores V_{pa} e I_{pa} na área de trabalho do Matlab. Com eles, pode-se traçar a característica I-V do arranjo fotovoltaico. A Fig. 2.11 destaca o MPOP na curva traçada, com uma tensão de 263V e corrente de 15.21A, resultando em uma potência de 4kWp.



Fig. 2.11 – Característica I-V do arranjo fotovoltaico.

Existe um MPOP para cada condição de temperatura e de radiação. Inversores utilizam alguma técnica de MPPT para encontrar este ponto e extrair a máxima potência disponível no arranjo fotovoltaico. Não se verifica aspecto algum que desabone o uso do modelo aqui apresentado no estudo de inversores ou de técnicas de MPPT via simulação.

2.4 – CONCLUSÃO

Elaborou-se um modelo de arranjo fotovoltaico com a finalidade de auxiliar nas simulações. Sua implementação foi feita na forma de uma fonte de corrente controlada pela tensão em seus terminais de saída, pela temperatura das células fotovoltaicas e pela intensidade de radiação solar. Sua configuração utiliza dados disponíveis no catálogo do respectivo fabricante. O procedimento de ajuste da característica I-V de saída leva o modelo a exibir o mesmo comportamento obtido com painéis comerciais. Desta forma, um arranjo fotovoltaico com vinte painéis KC200GT da Kyocera foi simulado com grande precisão. Assim como a potência do arranjo fotovoltaico, também ficou definida a potência do protótipo a ser montado, 4kW.
CAPÍTULO 3 ESTÁGIO CC-CC

O conversor CC-CC trifásico série ressonante [28], SRC3, é escolhido para compor o estágio CC-CC do inversor de dois estágios, conforme considerações feitas no capítulo 1. Aplicado de maneira convencional, ele não seria adequado para a execução do MPPT. Seu rendimento se deteriora mediante variações na razão cíclica ou na frequência. O novo conceito aqui denominado de *Behavior Matching* é que permite sua utilização. Quando o conversor exibe esta característica, *Behavior Matching*, o comportamento do arranjo fotovoltaico é reproduzido em seus terminais de saída. Nesta condição de funcionamento, o conversor CC-CC opera com razão cíclica e frequência constantes.

O *Behavior Matching* não é uma particularidade do SRC3. Por isso, antes de sua análise, é feito um estudo com o conversor CC-CC trifásico PWM [10], PWM3. A partir deste conversor clássico, se esclarece qual o requisito para que um conversor CC-CC possa integrar um Inversor de Dois Estágios Modificado, ou seja, um inversor de dois estágios com toda a estrutura de controle concentrada no estágio CC-CA.

3.1 – CONVERSOR CC-CC TRIFÁSICO PWM

Este conversor é a versão trifásica do *Full-Bridge* monofásico, tanto na sua representação topológica quanto no princípio de operação. A Fig. 3.1 mostra o conversor que inaugurou o isolamento trifásico de alta frequência na conversão CC-CC.



Fig. 3.1 – Conversor CC-CC trifásico PWM conectado a um arranjo fotovoltaico.

Deseja-se estudar o comportamento do PWM3 quando este está conectado a um arranjo fotovoltaico.

O rendimento do arranjo fotovoltaico depende, além de outros fatores, da ondulação na tensão V_{in} . Assim, o capacitor C1 tende a ter valores elevados, com milhares de micro farads. Neste conversor, o capacitor C1 é três vezes menor que em um *Full*-

Bridge. Esta vantagem está sendo destacada para que se possam estabelecer algumas comparações entre o PWM3 e o SRC3, estudado na seção 3.2.

3.1.1 – Princípio de Funcionamento

Substituindo o transformador que se apresenta na Fig. 3.1 por suas indutâncias de dispersão, Ld, e referenciando variáveis e parâmetros ao primário, obtém-se o circuito da Fig. 3.2.



Fig. 3.2 – Versão não isolada do PWM3.

A tensão V_{dc} ' aparece em uma fonte de tensão controlada porque ela é imposta pelo estágio CC-CA. O dimensionamento do capacitor C2 é abordado no capítulo 4.

A transferência da potência gerada no arranjo para o próximo estágio ocorre pela condução simultânea de um transistor ímpar e um par. Isto exige uma razão cíclica mínima de 1/6. Seu valor máximo é de 1/3. Da Fig. 3.3 pode-se extrair o ganho estático idealizado do PWM3, conforme (3.1).



Fig. 3.3 – Ilustração do ganho estático idealizado.

$$\frac{V_{dc}av'}{V_{in}av} = 6 \cdot D - 1 \tag{3.1}$$

Considerando as indutâncias de dispersão, D = 1/4 e uma fonte de corrente constante na saída, obtêm-se as formas de onda típicas mostradas na Fig. 3.4.



Fig. 3.4 – Formas de onda básicas.

A entrada em condução dos interruptores é do tipo ZCS devido à presença das indutâncias de dispersão do transformador. O bloqueio é dissipativo.

Este conversor apresenta grande robustez na comutação, já que os comandos dos interruptores de um mesmo braço são intercalados por intervalos de 60°, no mínimo. O modo de operação introduz naturalmente o tempo morto.

3.1.2 – Etapas de Operação

A partir das formas de onda básicas pode-se verificar que o conversor apresenta 18 etapas de operação por período de chaveamento, T1. Porém, três etapas são suficientes para uma análise matemática preliminar, já que a cada T1/6 o comportamento da estrutura da Fig. 3.2 se repete. As três primeiras etapas de operação conduzem aos circuitos equivalentes da Fig. 3.5.



Fig. 3.5 - Circuitos equivalentes observados de 0° a 60° .

Os transistores S1 e S4 conduzem simultaneamente em 0° dando início à etapa 1. Nesta etapa a corrente I_U cresce até se igualar a I_{dc}' que é constante. A corrente I_W decresce até 0 com a mesma derivada de I_U. Ao atingirem 100% e 0, respectivamente, inicia-se a etapa 2, que chega ao fim com o bloqueio de S4. A etapa 3 termina em 60° quando o interruptor S6 entra em condução.

A duração da etapa 1, $\Delta t1$, é calculada a partir do circuito equivalente correspondente, resultando em (3.2).

$$\Delta t = \frac{2 \cdot Ld \cdot I_{dc} av'}{V_{in} av}$$
(3.2)

O tempo total no qual a corrente de entrada I_{in} circula, considerando 1/6 do período de chaveamento, ou seja, 0° a 60°, é dado em (3.3).

$$\Delta t 2 = \frac{T1}{6} \cdot \left(6 \cdot D - 1\right) \tag{3.3}$$

3.1.3 – Característica de Saída

A partir da Fig. 3.4 pode-se escrever (3.4).

$$I_{in}av = \frac{\Delta t 1 \cdot I_{dc}av'}{2 \cdot \frac{T1}{6}} + \frac{(\Delta t 2 - \Delta t 1) \cdot I_{dc}av'}{\frac{T1}{6}}$$
(3.4)

Com as substituições de (3.2) e (3.3) em (3.4), obtém-se (3.5).

$$\frac{I_{in}av}{I_{dc}av'} = (6 \cdot D - 1) - \frac{6 \cdot f 1 \cdot Ld \cdot I_{dc}av'}{V_{in}av}$$
(3.5)

Considerando a potência de entrada, P_{in} , igual à potência de saída do estágio CC-CC, P_{dc} , tem-se $V_{in}av.I_{in}av = V_{dc}av'.I_{dc}av'$. Assim, a equação (3.5) é reescrita como (3.6), que corresponde a característica de saída idealizada do PWM3.

$$\frac{V_{dc}av'}{V_{in}av} = (6 \cdot D - 1) - \frac{6 \cdot f 1 \cdot Ld \cdot I_{dc}av'}{V_{in}av}$$
(3.6)

3.1.4 – Corrente Média de Entrada

Pela manipulação algébrica de (3.6), obtém-se (3.7). Com esta equação é que se traça a característica I-V de entrada do conversor.

$$I_{in}av = I_{pa} = \frac{V_{dc}av'}{6 \cdot f 1 \cdot Ld} \cdot \left[\left(6 \cdot D - 1 \right) - \frac{V_{dc}av'}{V_{in}av} \right]$$
(3.7)

3.1.5 – Indutância de Dispersão Máxima

O valor de Ld, correspondente a cada uma das indutâncias de linha, limita a derivada de subida da corrente I_{in}, afetando o valor da tensão de saída. Para que a tensão V_o tenha um formato semelhante ao da Fig. 3.4 é preciso que $\Delta t2 \ge \Delta t1$, ou seja, o tempo de subida de I_{in} não extrapole T1/6. A condição é expressa em (3.8).

$$Ld \le \frac{V_{in}av}{12 \cdot f 1 \cdot I_{dc}av'} \cdot (6 \cdot D - 1)$$
(3.8)

A equação (3.7) é válida desde que esta limitação seja observada.

O valor máximo de Ld é diretamente proporcional a D, conforme (3.8). Para que este valor máximo não seja muito baixo é interessante fazer D = 1/3. O conversor opera com razão cíclica constante e este é o valor mais apropriado para a aplicação.

3.1.6 – Indutor de Saída

A razão cíclica é fixada em 1/3.

Durante $\Delta t1$ ocorre a descarga do indutor Lo'. Assim,

$$V_{Lo} = Lo \cdot \frac{dI_{Lo}}{dt} \Longrightarrow V_{dc} av' - \frac{V_{in}av}{2} = Lo' \cdot \frac{\Delta I_{dc}'}{\Delta t_1}$$
(3.9)

Substituindo $\Delta t1$ e rearranjando a equação (3.9), obtém-se (3.10).

$$Lo' = Ld \cdot \frac{I_{dc}av'}{\Delta I_{dc}} \cdot \left(2 \cdot \frac{V_{dc}av'}{V_{in}av} - 1\right)$$
(3.10)

A ondulação na corrente de saída ΔI_{dc} ' pode ser definida como uma porcentagem do valor médio da corrente de saída $I_{dc}av'$.

3.1.7 – Metodologia de Projeto

O desenvolvimento matemático realizado é suficiente para demonstrar que o PWM3 é adequado para integrar um Inversor de Dois Estágios Modificado.

O arranjo fotovoltaico simulado é o da Fig. 2.10. Seguem as especificações:

$$\begin{split} P_{in} &= 4kWp \; (V_{in}av = 263V \; e \; I_{in}av = 15,21A) \; ; \; T = 25^{\circ}C \; ; \; massa \; de \; ar \; de \; 1,5 \\ D &= 1/3 \; ; \; f1 = 20kHz \; ; \; Ld = 10\mu H \; ; \; C1 = 100\mu F \end{split}$$

A partir da equação (3.7) calcula-se o valor médio da tensão de saída que deve ser imposto pelo estágio CC-CA para que a máxima potência seja extraída do arranjo fotovoltaico.

$$I_{in}av = \frac{V_{dc}av'}{6 \cdot f1 \cdot Ld} \cdot \left[(6 \cdot D - 1) - \frac{V_{dc}av'}{V_{in}av} \right] \Rightarrow V_{dc}av' = \frac{V_{in}av + \sqrt{V_{in}av^2 - 24 \cdot f1 \cdot Ld \cdot P_{in}}}{2} \cong 243, 3V$$

Calcula-se o valor máximo da indutância de dispersão a fim de verificar se o valor adotado de 10µH atende ao limite obtido em (3.8).

$$Ld \le \frac{V_{in}av}{12 \cdot f \cdot I_{dc}av'} \cdot (6 \cdot D - 1) \le 72\mu H$$

Adota-se um valor para ΔI_{dc} ' de 10% do valor de $I_{dc}av'$. Assim,

$$Lo' = Ld \cdot \frac{I_{dc}av'}{\Delta I_{dc}} \cdot \left(2 \cdot \frac{V_{dc}av'}{V_{in}av} - 1\right) \cong 85\mu H$$

3.1.8 – Behavior Matching

A equação (3.7), com todas as substituições, pode ser reescrita como (3.11).

$$I_{in}av = 202,75 \cdot \left(\frac{V_{in}av - 243,3}{V_{in}av}\right)$$
(3.11)

A Fig. 3.6 ilustra o traçado de (3.11). É a característica I-V de entrada do PWM3.



Fig. 3.6 – Característica I-V de entrada do conversor CC-CC trifásico PWM em um ponto de operação específico.

Essa é uma característica de entrada herdada do conversor Buck, no qual ocorre um rápido crescimento da corrente de entrada quando o valor da tensão V_{in}av fica maior que D.V_{in}av. Se não houvessem elementos parasitas, a característica de entrada do Buck e de seus herdeiros seria uma reta perpendicular. Porém, devido às não idealidades, muitos conversores apresentam uma característica de entrada semelhante a da Fig. 3.6, e é melhor que seja assim. Na verdade, a característica de entrada ideal seria aquela que coincidisse exatamente com a linha formada pela junção dos MPOPs obtidos para vários níveis de

radiação solar. A Fig. 3.7 ilustra o quanto a característica de entrada do PWM3 (Fig. 3.6) se aproximada dos MPOPs observados na característica I-V do arranjo fotovoltaico (Fig. 2.8). Quanto mais próximos, menor é o esforço de controle na realização do MPPT.



Fig. 3.7 – Cruzamento entre as características I-V do arranjo fotovoltaico e da entrada do PWM3.

Portanto, para que um conversor apresente o *Behavior Matching*, sua característica I-V de entrada deve ser semelhante à mostrada na Fig. 3.6 para toda a faixa de variação de V_{in}av. Observa-se que esta é uma tensão variável uma vez que o arranjo fotovoltaico está sujeito a diferentes condições atmosféricas que fazem o MPOP se deslocar. A Fig. 2.9 mostra o deslocamento quase horizontal do MPOP mediante variações na temperatura. A posição da característica de entrada do conversor CC-CC é definida pelo conversor CC-CA pela imposição da tensão V_{dc}av', conforme mostrado na Fig. 3.6. Assim, é possível fazer com que o cruzamento dessa característica com a do arranjo ocorra sobre um MPOP, conforme Fig. 3.8, onde a característica I-V do conversor é deslocada em função de variações de temperatura.



Fig. 3.8 – Diferentes valores de V_{dc}av' para diferentes temperaturas.

3.1.9 - Resultados de Simulação

O arranjo é colocado em STC. A ele é acoplado o PWM3 com uma fonte de tensão controlada na saída. O objetivo é variar esta tensão e observar o comportamento das tensões e das correntes na entrada e na saída do conversor. A Fig. 3.9 ilustra o circuito implementado no simulador.



Fig. 3.9 – Simulação implementada no MatLab.

A tensão $V_{dc}av'$ é variada de 350V até metade desse valor, 175V, entre o intervalo de tempo que vai de 5ms até 10ms, conforme Fig. 3.10.



Fig. 3.10 – Tensão imposta na saída do PWM3.



Fig. 3.11 – Tensão na entrada do PWM3.

Até 5ms não há corrente fluindo em Lo'. Assim, toda a energia proveniente do arranjo fotovoltaico é usada na carga do capacitor C1. Em aproximadamente 2ms a tensão deste capacitor chega a 329V, que é a tensão de circuito aberto do arranjo fotovoltaico, conforme Fig. 3.11. Com isso, a corrente do arranjo cai a praticamente zero (Fig. 3.12). A tensão de saída começa a diminuir. Perto dos 6ms ela cai abaixo dos 329V e a corrente começa a fluir tanto na entrada quanto na saída do conversor, figuras 3.12 e 3.13.



Fig. 3.12 – Comportamento da corrente fornecida pelo arranjo fotovoltaico.



Fig. 3.13 – Comportamento da corrente de saída do PWM3.

À medida que a tensão $V_{dc}av'$ varia, a característica I-V de entrada do PWM3 é deslocada para um ponto diferente. Assim, é estabelecido um novo ponto de cruzamento entre as características do conversor e do arranjo, que está fixada em STC. Este ponto de cruzamento estabelece a tensão e a corrente nos terminais do arranjo. A saída do conversor acompanha este comportamento, conforme se verifica nas figuras 3.10 a 3.13, desconsiderando o transitório inicial.

O *Behavior Matching* é uma característica presente neste conversor, pois ele é capaz de reproduzir o comportamento do arranjo fotovoltaico nos seus terminais de saída, quando opera com frequência e razão cíclica constantes.

3.2 – CONVERSOR TRIFÁSICO SÉRIE RESSONANTE

Após a publicação do conversor CC-CC trifásico PWM em 1988 [10], muitas das proposições se concentraram no aumento do rendimento e do fator de utilização do transformador. O SRC3, Fig. 3.14, reflete esta tendência. Além dele, outros conversores CC-CC trifásicos com comutação suave se encontram na literatura técnica [29]-[32].



Fig. 3.14 – Conversor trifásico série ressonante conectado a um arranjo fotovoltaico.

A comutação suave permite que os conversores operem em frequências elevadas. Em [28], um protótipo de 5kW do SRC3 supera os 98% de rendimento a 120kHz. Esta frequência leva a uma significativa redução em elementos magnéticos e capacitivos, sem que o volume de dissipadores aumente.

A mesma referência ainda destaca o SRC3 pela sua baixa emissão de radiação eletromagnética, a pequena quantidade de componentes usados na sua construção e a imunidade a assimetrias paramétricas na estrutura.

3.2.1 – Princípio de Funcionamento

O conversor é estudado a partir de sua versão não isolada, Fig. 3.15. As formas de onda típicas estão apresentadas na Fig. 3.16, com $V_{in} = V_{in}av$.



Fig. 3.15 – SRC3 com transformador substituído por elementos parasitas.



Fig. 3.16 – Formas de onda básicas para frequências de ressonância e chaveamento iguais.

Como se verifica, os seis pulsos de comando são defasados entre si. O tempo morto, obrigatório para se evitar o curto de braço, foi desprezado. Assim, todos os transistores conduzem por metade do período de chaveamento.

A pequena diferença de valores entre as tensões de linha V_{UV} (traço cheio) e V_{uv} (tracejado) se deve as perdas da estrutura, representadas por Rloss. Entre elas, estão sendo consideradas as perdas por condução e de comutação nos transistores e diodos, as RSEs dos capacitores e as perdas do transformador trifásico.

As tensões de fase V_U e V_u são determinadas a partir das tensões de linha. Destacase o sincronismo entre elas, bem como a pequena diferença de valores em função das perdas. A análise desta imagem (Fig. 3.16), juntamente com a da corrente de linha I_U , conduz ao circuito equivalente por fase da Fig. 3.17, com o respectivo diagrama fasorial.



Fig. 3.17 – Circuito equivalente por fase e correspondente diagrama fasorial.

É fácil verificar que a estrutura opera em ZCS na entrada em condução e no bloqueio dos interruptores comparando seus instantes de comutação com as passagens das correntes de linha por zero. Isto ocorre porque a frequência de chaveamento é igual à frequência de ressonância, fr, entre o capacitor ressonante, Cr, e a indutância de dispersão, Ld. O SRC3 também é capaz de operar em ZVS, quando f1 > fr. Porém, neste modo de operação, o conversor se mostrou inapto a grandes variações de potência [28]. No processamento da energia solar, variações na radiação e na temperatura impõem uma ampla faixa de potências produzidas pelo arranjo fotovoltaico, assim:

$$f1 = fr = \frac{1}{2 \cdot \pi \cdot \sqrt{Ld \cdot Cr}}$$
(3.12)

Este conversor se beneficia de suas não idealidades. Dispensa *snubbers* e grampeadores, diferentemente do PWM3.

Comparando as figuras 3.4 e 3.16 observa-se uma drástica redução na ondulação da corrente de entrada. Assim, o capacitor C1, que já apresentava dimensões menores que o do *Full-Bridge*, passa a ter valor irrisório frente a topologias tradicionalmente usadas no processamento da energia fotovoltaica.

3.2.2 – Etapas de Operação

Quando o tempo morto é desprezado, conforme apresentado na Fig. 3.16, tem-se seis etapas de operação por período de chaveamento. A Fig. 3.18 ilustra essas etapas.



Fig. 3.18 - Circuitos equivalentes observados em um período de chaveamento.

As etapas são definidas pelas comutações, que são sincronizadas com as correntes de linha. Cada etapa dura 60° ou $\pi/3$ rad. Ao longo de todo o período, sempre há três interruptores conduzindo.

O equacionamento, etapa por etapa, revela que os circuitos ressonantes ficam submetidos a quatro níveis de tensão em um período de chaveamento. A tabela 3.1 resume a situação para cada uma das fases e a Fig. 3.19 ilustra a tensão V_{Uu} que é aplicada ao circuito ressonante da fase U. A impedância submetida a esta tensão é igual a Rloss. A análise matemática é feita considerando que as componentes harmônicas da tensão V_{Uu} são eliminadas pelo circuito ressonante. Assim, a corrente de linha I_U é produzida pela componente fundamental da tensão V_{Uu} aplicada à resistência Rloss. O impacto das componentes harmônicas sobre a corrente é abordado na sequência deste capítulo.

Etapas Tensões	1	2	3	4	5	6
V_{Uu}	V1	V2	V1	-V1	-V2	-V1
V_{Vv}	-V2	-V1	V1	V2	V1	-V1
V_{Ww}	V1	-V1	-V2	-V1	V1	V2
$V1 = \frac{1}{3} \cdot \left(V_{in} av - V_{dc} av' \right) \qquad V2 = \frac{2}{3} \cdot \left(V_{in} av - V_{dc} av' \right)$)	

Tabela 3.1 – Tensões sobre os circuitos ressonantes.



Fig. 3.19 – Tensão sobre o circuito ressonante da fase U.

A análise de Fourier da tensão V_{Uu} é realizada através de (3.13).

$$V_{Uu}(t) = \frac{1}{2} \cdot a_0 + \sum_{n=1}^{\infty} a_n \cdot \cos(n \cdot \omega t) + \sum_{n=1}^{\infty} b_n \cdot sen(n \cdot \omega t)$$
(3.13)

Onde:

$$a_{0} = \frac{1}{\pi} \cdot \int_{0}^{2 \cdot \pi} V_{Uu}(\omega t) \cdot d\omega t$$
$$a_{n} = \frac{1}{\pi} \cdot \int_{0}^{2 \cdot \pi} V_{Uu}(\omega t) \cdot \cos(n \cdot \omega t) \cdot d\omega t$$
$$b_{n} = \frac{1}{\pi} \cdot \int_{0}^{2 \cdot \pi} V_{Uu}(\omega t) \cdot sen(n \cdot \omega t) \cdot d\omega t$$

Como resultado das integrações tem-se:

$$a_0 = 0$$
; $a_n = 0$; $b_n = \frac{2 \cdot (V_{in}av - V_{dc}av')}{n \cdot \pi}$ para $n = 1, 5, 7, 11, 13, 17...$

Substituindo este resultado em (3.13), chega-se a (3.14).

$$V_{Uu} = \frac{2 \cdot (V_{in}av - V_{dc}av')}{n \cdot \pi} \cdot sen(n \cdot \omega t)$$
(3.14)

A Fig. 3.20 refere-se ao espectro harmônico da tensão V_{Uu} .



Fig. 3.20 – Análise harmônica da tensão V_{Uu}.

Como conclusão desta análise matemática preliminar, divide-se a fundamental da tensão V_{Uu} pela resistência Rloss, obtendo-se a corrente de linha I_U, dada em (3.15). É razoável considerar I_U puramente senoidal, conforme análise da subseção 3.2.21.

$$I_{U} = \frac{2 \cdot (V_{in}av - V_{dc}av')}{\pi \cdot Rloss} \cdot sen(\omega t)$$
(3.15)

3.2.3 - Corrente Média de Entrada

A corrente de entrada é igual à corrente de linha (3.15) no intervalo de 60° a 120° conforme Fig. 3.16. O valor médio dessa corrente pode ser calculado através de (3.16).

$$I_{in}av = \frac{1}{\pi/3} \cdot \int_{\pi/3}^{2\pi/3} I_U \cdot d\omega t$$
(3.16)

Resolvendo (3.16) chega-se a (3.17).

$$I_{in}av = \frac{6 \cdot (V_{in}av - V_{dc}av')}{\pi^2 \cdot Rloss}$$
(3.17)

Esta equação também expressa o valor médio da corrente de saída refletida ao primário. Conforme a Fig. 3.16, $I_{in}av = I_{dc}av'$.

3.2.4 – Corrente de Linha de Pico e Eficaz

A corrente de linha passa pelo capacitor ressonante, Cr, e pelo transformador. Seus valores de pico e eficaz encontram-se em (3.18) e (3.19), respectivamente.

$$I_U p = \frac{2 \cdot (V_{in} av - V_{dc} av')}{\pi \cdot Rloss} = \frac{\pi}{3} \cdot I_{in} av$$
(3.18)

$$I_U rms = \frac{2 \cdot (V_{in}av - V_{dc}av')}{\sqrt{2} \cdot \pi \cdot Rloss} = \frac{\pi}{3 \cdot \sqrt{2}} \cdot I_{in}av$$
(3.19)

3.2.5 – Potência Dissipada

Todas as perdas da estrutura são atribuídas a Rloss. Assim, a potência dissipada pelo conversor é calculada por (3.20).

$$Ploss = 3 \cdot Rloss.I_U rms^2 = \frac{6 \cdot (V_{in}av - V_{dc}av')^2}{\pi^2 \cdot Rloss} = (V_{in}av - V_{dc}av') \cdot I_{in}av$$
(3.20)

3.2.6 – Potências de Entrada e de Saída

Como as correntes médias de entrada e de saída são dadas por (3.17) calculam-se as potências em (3.21) e (3.22).

$$P_{in} = V_{in}av \cdot I_{in}av \tag{3.21}$$

$$P_{dc} = V_{dc} a v' \cdot I_{in} a v \tag{3.22}$$

3.2.7 - Rendimento

O rendimento é calculado pela relação entre (3.21) e (3.22), resultando em (3.23).

$$\eta 1 = \frac{P_{dc}}{P_{in}} = \frac{V_{dc} av'}{V_{in} av}$$
(3.23)

3.2.8 – Tensões de Pico e Eficaz no Capacitor Ressonante

Como a corrente que circula pelo capacitor está sendo considerada senoidal, basta multiplicá-la pela reatância capacitiva para encontrar a tensão V_{Cr} . A partir desta tensão os valores de pico e eficaz são obtidos por (3.25) e (3.26).

$$V_{Cr} = X_{Cr} \cdot I_U = \frac{(V_{in}av - V_{dc}av')}{\pi^2 \cdot f \cdot Rloss \cdot Cr} \cdot sen(\omega t)$$
(3.24)

$$V_{Cr} p = \frac{\left(V_{in} av - V_{dc} av'\right)}{\pi^2 \cdot f_1 \cdot Rloss \cdot Cr} = \frac{I_{in} av}{6 \cdot f_1 \cdot Cr}$$
(3.25)

$$V_{Cr}rms = \frac{\left(V_{in}av - V_{dc}av^{\,\prime}\right)}{\sqrt{2}\cdot\pi^{2}\cdot f1\cdot Rloss\cdot Cr} = \frac{I_{in}av}{6\cdot\sqrt{2}\cdot f1\cdot Cr}$$
(3.26)

3.2.9 - Correntes de Pico, Média e Eficaz nos Semicondutores

As formas de onda das correntes nos diodos da ponte de Graetz e nos transistores são iguais e correspondem a semiciclos de senóides.

$$I_S p = I_D p' = I_U p = \frac{\pi}{3} \cdot I_{in} a v$$
(3.27)

$$I_S av = I_D av' = \frac{1}{2\pi} \cdot \int_0^{\pi} I_U \cdot d\omega t = \frac{2 \cdot (V_{in} av - V_{dc} av')}{\pi^2 \cdot Rloss} = \frac{I_{in} av}{3}$$
(3.28)

$$I_{S}rms = I_{D}rms' = \sqrt{\frac{1}{2\pi} \cdot \int_{0}^{\pi} I_{U}^{2} \cdot d\omega t} = \frac{\left(V_{in}av - V_{dc}av'\right)}{\pi \cdot Rloss} = \frac{\pi}{6} \cdot I_{in}av$$
(3.29)

3.2.10 - Ondulação nas Correntes de Entrada e de Saída

Conforme a Fig. 3.16, no intervalo de 60° a 120° as correntes de entrada e de saída são iguais a $I_{\rm U}$.

$$\Delta I_{in} = I_U @90^\circ - I_U @60^\circ = \frac{\left(2 - \sqrt{3}\right) \cdot \left(V_{in}av - V_{dc}av'\right)}{\pi \cdot Rloss} = \frac{\left(2 - \sqrt{3}\right) \cdot \pi}{6} \cdot I_{in}av$$
(3.30)

3.2.11 – Tensões de Pico Sobre os Semicondutores

São definidas pelas tensões de pico dos capacitores C1 e C2, e estas são dados de projeto.

$$V_S p = V_{in} p \tag{3.31}$$

$$V_D p' = V_{dc} p' \tag{3.32}$$

3.2.12 – Corrente Eficaz no Capacitor C1

A corrente que circula pelo capacitor C1 corresponde à corrente de entrada, Fig. 3.16, subtraído o nível médio. Dependendo da convenção adotada, essa corrente pode ser positiva ou negativa. Seu valor eficaz pode ser calculado por (3.33)

$$I_{C1}rms = \sqrt{\frac{1}{\pi_{3}^{\prime}} \cdot \int_{\pi_{3}^{\prime}}^{2\pi_{3}^{\prime}} (I_{U} - I_{in}av)^{2} \cdot d\omega t} \approx 0,042 \cdot I_{in}av$$
(3.33)

A corrente eficaz que atravessa o capacitor C1 é apenas 4,2% da corrente média de entrada. Essa corrente eficaz, juntamente com a corrente requerida pelo estágio CC-CA, que é consideravelmente maior, também atravessa o capacitor C2. No capítulo 4, esta corrente refletida ao secundário é usada no cálculo de I_{C2} rms.

3.2.13 - Ondulação de Tensão no Capacitor C1



A Fig. 3.21 ilustra a ondulação de tensão no capacitor C1.

Fig. 3.21 – Tensão e corrente no capacitor C1.

Conforme comentado na subseção anterior, o sinal da corrente I_{C1} depende da convenção adotada. Assim, de 60° a 120°, considera-se a corrente $I_{C1} = I_U - I_{in}av$. Embora o sinal seja o contrário do apresentado na Fig. 3.21, não há prejuízo à análise matemática.

Em (3.34) tem-se a equação para o valor instantâneo de I_{C1}.

$$I_{C1} = \left[\frac{\pi}{3} \cdot sen(\omega t) - 1\right] \cdot I_{in}av$$
(3.34)

Os limites que definem a região hachurada da Fig. 3.21 são encontrados fazendo I_{C1} igual a zero.

$$\omega t = 1,269 rad \Rightarrow t = \frac{1,269}{\omega}$$

$$I_{C1} = 0 \Rightarrow sen(\omega t) = \frac{3}{\pi}$$

$$\omega t = 1,872 rad \Rightarrow t = \frac{1,872}{\omega}$$

A variação de carga em C1, que provoca a ondulação de tensão, é obtida por (3.35).

$$\Delta q = \int_{t_1}^{t_2} I_{C1} \cdot dt = C1 \cdot \Delta V_{in}$$
(3.35)

Resolvendo a integral, pode-se escrever (3.36).

$$\Delta V_{in} = \frac{I_{in}av}{331,8 \cdot f1 \cdot C1} \tag{3.36}$$

Os resultados de simulação mostram que a ondulação medida tende a ser maior que a calculada. Isso ocorre devido ao tempo morto, desconsiderado nos cálculos, a presença de harmônicas na tensão V_{Uu} , que naturalmente contaminam a corrente de linha I_U , e as perdas representadas por Rloss. Assim, um valor mais realista para ΔV_{in} é obtido em (3.37), resultante do ajuste empírico de (3.36).

$$\Delta V_{in} = \frac{I_{in}av}{215 \cdot f1 \cdot C1} \tag{3.37}$$

A equação (3.37) é compatível com os resultados de simulação e experimentais.

3.2.14 – Máxima Derivada de Tensão nos Capacitores Ressonantes

Derivando a equação (3.24) obtém-se (3.38).

$$\frac{dV_{Cr}}{dt} = \frac{\left(V_{in}av - V_{dc}av'\right)}{\pi^2 \cdot f1 \cdot Rloss \cdot Cr} \cdot \cos(\omega t) \cdot \omega$$
(3.38)

O valor máximo da derivada de tensão em Cr ocorre quando $\omega t = 0$. O valor desta derivada é calculado por (3.39).

$$\frac{dV_{Cr}}{dt}p = \frac{2\cdot (V_{in}av - V_{dc}av')}{\pi \cdot Rloss \cdot Cr} = \frac{\pi}{3 \cdot Cr} \cdot I_{in}av$$
(3.39)

3.2.15 - Fator de Utilização do Transformador

A tensão eficaz de fase é igual à tensão eficaz de linha dividida por raiz de três. Da análise da Fig. 3.16 pode-se escrever (3.40).

$$V_U rms = \sqrt{\frac{1}{\pi} \cdot \int_0^{\pi} V_U^2 \cdot d\omega t} = \frac{1}{\sqrt{3}} \cdot \sqrt{\frac{1}{\pi} \cdot \int_0^{\pi} V_{UV}^2 \cdot d\omega t} = \frac{\sqrt{2} \cdot V_{in} av}{3}$$
(3.40)

A potência aparente que é injetada no primário do transformador é calculada conforme (3.41).

$$S_T = 3 \cdot V_U rms \cdot I_U rms \tag{3.41}$$

Substituindo (3.40) e (3.19) em (3.41) resulta (3.42).

$$S_T = \frac{\pi}{3} \cdot V_{in} av \cdot I_{in} av \tag{3.42}$$

O fator de utilização do transformador é calculado em (3.43).

$$TUF = \frac{P_{in}}{S_T} \cong 95\% \tag{3.43}$$

Na referência [29] é estudado um conversor trifásico capaz de operar com elevado TUF. Porém, o valor máximo obtido é de 89%. Assim, o resultado a que se chegou em (3.43) é de extrema importância, pois permite a construção do conversor CC-CC com elevada densidade de potência.

3.2.16 - Considerações Sobre o Projeto

O INEP, Instituto de Eletrônica de Potência, dispõe de 25 módulos KC200GT da Kyocera. Destes, 20 devem compor um arranjo fotovoltaico de 4kWp (STC) para ser conectado ao Inversor de Dois Estágios Modificado.

Segundo [27] e [33], o módulo fotovoltaico não é capaz de fornecer a potência nominal em condições reais de operação. Seu rendimento é afetado quando submetido à temperatura e radiação verificadas em campo. Assim, para qual potência deve ser projetado um inversor conectado a um arranjo de 4kWp?

A referência [34] aborda as especificações de um inversor trifásico comercial de 4kW (Solar Inverter NT5000 – Sunways AG). A potência recomendada para o arranjo fotovoltaico varia de 3.000 a 4.800Wp.

O limite superior da faixa de potências indica que em condições reais uma perda em torno de 20% sobre a potência obtida em STC é esperada. De qualquer maneira, esta faixa contempla um arranjo de 4kWp. Assim, conclui-se que o projeto de um inversor de 4kW para um arranjo de 4kWp é adequado.

Verifica-se também que o mesmo inversor comercial de 4kW injeta uma corrente com THD < 3% na rede. Conforme [8], a máxima THD admitida é de 5%.

3.2.17 - Metodologia de Projeto

O arranjo fotovoltaico é o mesmo que foi estudado via simulação no capítulo 2.

A análise quantitativa feita nesta subseção leva a um projeto parcial do conversor, suficiente para especificar os semicondutores e o capacitor C1 e subsidiar o projeto do transformador. O capacitor ressonante deve ser calculado após a construção do transformador, quando a indutância de dispersão pode ser medida. Os dados usados no projeto do estágio CC-CC são os seguintes:

 $P_{in} = 4kWp (V_{in}av = 263V e I_{in}av = 15,21A)$; T = 25°C; massa de ar de 1,5; f1 = 40kHz

Além desses dados também se define a ondulação de tensão no capacitor C1. Adota-se $\Delta V_{in} = 1\%$ de $V_{in}av$, conforme ilustra a Fig. 3.22.



Fig. 3.22 – Potência de saída do arranjo fotovoltaico em função da tensão de entrada.

Já se comentou a influência da ondulação na tensão de entrada no rendimento do painel. A Fig. 3.22 mostra que a variação de 1%, pico a pico, nesta tensão provoca uma variação da ordem de apenas 0,02% na potência de saída do arranjo fotovoltaico, ou seja, praticamente não existem perdas relacionadas à ondulação em V_{in}.

A partir das especificações estabelecidas são realizados os cálculos da tabela 3.2.

Equação	Cálculo
3.18	$I_U p = \frac{\pi}{3} \cdot I_{in} av = 15,93A$
3.19	$I_U rms = \frac{\pi}{3 \cdot \sqrt{2}} \cdot I_{in} av = 11,26A$
3.27	$I_{S}p = I_{D}p' = \frac{\pi}{3} \cdot I_{in}av = 15,93A$
3.28	$I_S av = I_D av' = \frac{I_{in}av}{3} = 5,07A$
3.29	$I_S rms = I_D rms' = \frac{\pi}{6} \cdot I_{in} av = 7,96A$
3.30	$\Delta I_{in} = \frac{\left(2 - \sqrt{3}\right) \cdot \pi}{6} \cdot I_{in} av = 2,13A$
3.31	$V_S p = V_{in} p = 329V$
3.33	$I_{C1}rms = 0,042 \cdot I_{in}av = 0,64A$
3.37	$\Delta V_{in} = \frac{I_{in}av}{215 \cdot f1 \cdot C1} \Longrightarrow C1 = 672nF$
3.40	$V_U rms = \frac{\sqrt{2} \cdot V_{in} av}{3} = 124V$
3.42	$S_T = \frac{\pi}{3} \cdot V_{in} av \cdot I_{in} av = 4.189 VA$

Tabela 3.2 - Cálculos de esforços e componentes para o SRC3

As correntes de pico, média e eficaz nos diodos da ponte de Graetz, calculadas em (3.27), (3.28) e (3.29), estão refletidas ao primário. O valor dessas correntes fica definido a partir da próxima subseção, na qual é estabelecida a razão de espiras do transformador.

A tensão de pico nos transistores, calculada em (3.31), leva em consideração a tensão de circuito aberto do arranjo fotovoltaico.

No cálculo de C1, feito em (3.37), é usada uma ondulação $\Delta V_{in} = 2,63V$, ou seja, 1% da tensão nominal de entrada. O valor da capacitância é pequeno, bem como o da corrente eficaz que atravessa C1. Assim, adota-se um capacitor de poliéster de 680nF.

3.2.18 – Projeto do Transformador

O valor de pico da máxima tensão de fase que o estágio CC-CA consegue produzir é calculado por (3.44), conforme capítulo 4.

$$V_A p = V_{dc} a v / \sqrt{3} \tag{3.44}$$

Esta tensão deve ser superior à tensão de pico de fase da rede, que vale 311V. Assim, a tensão do barramento CC deve ser maior que 539V para que se possa injetar corrente na rede comercial. Adota-se a tensão $V_{dc}m = 600V$. Acredita-se que este valor seja adequado mesmo que as não idealidades do estágio CC-CA imponham alguma queda de tensão.

A tensão do arranjo fotovoltaico no MPOP varia com a radiação e temperatura. Assumindo como situação extrema uma radiação de $200W/m^2$ e uma temperatura de 75°C obtém-se V_{in}m = 193V, conforme é mostrado na Fig. 3.23.



Fig. 3.23 – Característica I-V do arranjo fotovoltaico.

Deve-se considerar ainda a queda de tensão imposta por Rloss. A título de exemplo, supõe-se que o rendimento do SRC3 seja de 97% ao longo de toda a faixa de operação. Assim, através de (3.23) chega-se a $V_{dc}m' = 0,97x193 = 187,2V$. Esta tensão deve ser elevada, através da razão de espiras do transformador, ao valor mínimo de 600V. Desta forma, a relação N2/N1 é calculada em (3.45).

$$\frac{N2}{N1} = \frac{V_{dc}m}{V_{dc}m'} \Longrightarrow \frac{N2}{N1} = 3,2$$
(3.45)

Os dados utilizados no projeto do transformador trifásico são apresentados a seguir.

- Densidade de corrente: $J = 350 A/cm^2$.
- Fator de utilização da área do enrolamento: Kw = 0,3 (fio trançado).
- Máxima densidade de fluxo: Bp = 0,17T.

As referências [35] a [38] são empregadas nos cálculos.

O transformador trifásico é construído a partir de três transformadores monofásicos ligados em Y-Y. Deste modo, a potência aparente é dividida por três. O produto de áreas do núcleo EE fica conforme mostrado em (3.46).

$$Ae \cdot Aw = \frac{S_T/3}{2,22 \cdot Kw \cdot f1 \cdot J \cdot Bp}$$
(3.46)

Com todas as substituições tem-se o resultado a seguir.

$$Ae \cdot Aw = \frac{4189/3}{2,22 \cdot 0,3 \cdot 40 \cdot 10^3 \cdot 350 \cdot 10^4 \cdot 0,17} = 88,1 \cdot 10^{-9} \, m^4 = 88,1 \cdot 10^3 \, mm^4$$

O núcleo da Thornton mais adequado para compor o transformador é o NEE-55/28/21. Este núcleo é feito de material IP12 e não possui entreferro. A seguir são apresentadas mais algumas de suas características:

- Área efetiva: $Ae = 354 \text{mm}^2$.
- Área da janela: $Aw = 250 \text{mm}^2$.
- Produto de áreas: Ae.Aw = $88,5.10^3$ mm⁴.
- Volume magnético efetivo: $Ve = 42.500 \text{ mm}^3 = 42,5 \text{ cm}^3$.
- Peso por peça = 109g.
- Comprimento médio por espira: lt = 116mm.
- Comprimento médio do caminho magnético: $le = 120.10^{-3}m$.

Com todas estas informações pode-se calcular o número de espiras do primário através de (3.47).

$$N1 = \frac{V_U rms}{4,44 \cdot Ae \cdot Bp \cdot f1}$$
(3.47)

$$N1 = \frac{124}{4,44 \cdot 354 \cdot 10^{-6} \cdot 0,17 \cdot 40 \cdot 10^3} \cong 11,5$$

No secundário resulta:

$$N2 = 3, 2 \cdot N1 \cong 37 \tag{3.48}$$

Conforme se observa, os cálculos foram feitos no sistema MKS.

As áreas de cobre necessárias aos condutores do primário e do secundário são dadas por (3.49) e (3.50).

$$Ac1 = \frac{I_U rms}{J} = \frac{11,26}{350} \cong 0,032 cm^2$$
(3.49)

$$Ac2 = \frac{N1}{N2} \cdot \frac{I_U rms}{J} = \frac{11,26}{3,2 \cdot 350} \cong 0,01 cm^2$$
(3.50)

A área da seção reta transversal dos fios usados na composição dos condutores do primário e do secundário é função da profundidade de penetração δ .

$$\delta = \frac{7.5}{\sqrt{f1}} = \frac{7.5}{\sqrt{40 \cdot 10^3}} \cong 0,038cm \tag{3.51}$$

A partir de (3.51), conclui-se que o diâmetro máximo dos fios é de $2.\delta = 0,075$ cm. O fio 21 AWG tem diâmetro de 0,072cm e é o mais indicado na construção do transformador trifásico. Sua área é de 0,004105cm², inferior a área de cobre necessária tanto no primário quanto no secundário. Assim, nf1 e nf2 definem as quantidades de fios em paralelo.

$$nf1 = \frac{Ac1}{A_{21}} = \frac{0,032}{0,004105} \cong 8$$
 (3.52)

$$nf2 = \frac{Ac2}{A_{22}} = \frac{0,01}{0,003255} \cong 3$$
(3.53)

Como se observa em (3.53), usou-se o fio 22 AWG no lugar do 21 AWG a fim de evitar um grande arredondamento no resultado da conta.

É útil conhecer o comprimento médio de cada condutor.

$$lc1 = N1 \cdot lt = 11, 5 \cdot 11, 6 = 133, 4cm \tag{3.54}$$

$$lc2 = N2 \cdot lt = 37 \cdot 11, 6 = 429, 2cm \tag{3.55}$$

Com o transformador calculado, deve-se verificar a viabilidade térmica do projeto. Assim, a sequência de cálculos visa demonstrar que a elevação de temperatura é aceitável, ou seja, insuficiente para danificar o transformador em operação nominal.

Sabendo que a resistividade do fio 21 AWG vale $r_{21} = 0,000561\Omega/cm$ e do 22 AWG $r_{22} = 0,000708\Omega/cm$, pode-se calcular a potência dissipada no cobre através de (3.56).

$$Pc = N1 \cdot I_U rms^2 \cdot lt \cdot \frac{r_{21}}{nf1} + N2 \cdot \left(\frac{N1}{N2} \cdot I_U rms\right)^2 \cdot lt \cdot \frac{r_{22}}{nf2}$$
(3.56)

$$Pc = 11, 5 \cdot 11, 26^2 \cdot 11, 6 \cdot \frac{0,000561}{8} + 37 \cdot \left(\frac{11,26}{3,2}\right)^2 \cdot 11, 6 \cdot \frac{0,000708}{3} = 2,44W$$

A perda magnética é uma função da frequência e da máxima densidade de fluxo. O fabricante do núcleo Thornton fornece um gráfico correspondente ao material IP12 do qual se extrai Pp = 20 mW/g para a frequência de 40kHz com Bp = 0,17T [38]. Uma vez que o peso do núcleo EE é de 2x109 = 218g, tem-se Pmag = 4,36W.

A resistência térmica do núcleo é calculada por (3.57) [37].

$$Rth = 35, 1 \cdot 10^{-3} \cdot \left(Ve \cdot 10^{-6}\right)^{-0,54}$$

$$Rth = 35, 1 \cdot 10^{-3} \cdot \left(42, 5 \cdot 10^{-6}\right)^{-0,54} \cong 8^{\circ}C/W$$
(3.57)

Assim, a elevação de temperatura é obtida de (3.58).

$$\Delta T = (Pc + Pmag) \cdot Rth = 54, 4^{\circ}C$$
(3.58)

Esta elevação de temperatura somada à temperatura ambiente não oferece risco ao transformador.

3.2.19 – Característica de Entrada

Pode-se dizer que daqui até o final deste capítulo a análise realizada está mais para qualitativa do que para quantitativa. Os resultados são baseados em suposições. Essas suposições são sustentadas por dados empíricos. O objetivo é simular o estágio CC-CC com parâmetros próximos aos obtidos na prática.

Mantendo a expectativa de um rendimento de 97% ao longo de toda a faixa de operação, obtém-se o valor de $V_{dc}av'$ em condições nominais. Assim, usando (3.17) estima-se o valor da resistência Rloss em condições nominais.

$$\eta 1 = \frac{V_{dc}av'}{V_{in}av} \Longrightarrow V_{dc}av' = 0,97 \cdot 263 \cong 255V$$
$$I_{in}av = \frac{6 \cdot (V_{in}av - V_{dc}av')}{\pi^2 \cdot Rloss} \Longrightarrow Rloss = \frac{6 \cdot (263 - 255)}{\pi^2 \cdot 15,21} \cong 0,32\Omega$$

Caso a tensão no barramento CC se confirme em 3,2x255 = 816V, a potência de saída do estágio CC-CC tem seu valor calculado por (3.22) e a potência dissipada no conversor através de (3.20), conforme resultados a seguir.

$$P_{dc} = V_{dc}av' \cdot I_{in}av = 255 \cdot 15, 21 \cong 3879W$$

$$Ploss = (V_{in}av - V_{dc}av') \cdot I_{in}av = (263 - 255) \cdot 15, 21 \cong 121W$$

Estimados os valores de $V_{dc}av'$ e Rloss, a equação (3.17) pode ser reescrita como (3.59), cujo traçado encontra-se na Fig. 3.24.



Fig. 3.24 – Característica de entrada do SRC3 em condições nominais.

A sobreposição das Figs. 2.8 e 3.24 leva a Fig. 3.25.



Fig. 3.25 – Cruzamento entre as características I-V do conversor e do arranjo fotovoltaico com destaque para os MPOPs em vários níveis de radiação.

(3.59)

Derivando a equação (3.17) chega-se a (3.60) que mostra claramente que a inclinação na característica I-V do conversor depende exclusivamente do valor de Rloss.

$$\frac{dI_{in}av}{dV_{in}av} = \frac{6}{\pi^2 \cdot Rloss}$$
(3.60)

O valor de Rloss é isolado em (3.61) reescrevendo a equação (3.17).

$$Rloss = \frac{6 \cdot (V_{in}av - V_{dc}av')}{\pi^2 \cdot I_{in}av}$$
(3.61)

A tensão no barramento CC é definida pelo estágio CC-CA. Portanto, $V_{dc}av'$ pode ser considerada constante mediante uma redução em P_{in}. Já os valores de V_{in}av e I_{in}av não são. Ambos tendem a diminuir também, de modo que o valor de Rloss permaneça constante e igual ao calculado em condições nominais. Porém, a referência [28] aponta para uma diminuição no rendimento $\eta 1$ quando P_{in} diminuir. Assim, a característica I-V de entrada do SRC3 deixaria de ser uma reta. Essa discussão está concluída no capítulo 7, com base no estudo prático do conversor. Todavia, durante o estudo teórico, Rloss é considerada constante, ou seja, $\eta 1 = 0.97 \forall P_{in}$.

3.2.20 – Estimativa das Indutâncias Magnetizante e de Dispersão

A indutância magnetizante pode ser calculada por (3.62).

$$L\mu = \frac{Nl^2}{Rc}$$
(3.62)

A relutância do núcleo Rc por (3.63).

$$Rc = \frac{le}{\mu o \cdot \mu r \cdot Ae}$$
(3.63)

A relação entre a indução B e o campo magnético H resulta no produto das permeabilidades magnéticas, conforme (3.64).

$$\mu o \cdot \mu r = \frac{B}{H} \tag{3.64}$$

Da curva B x H do material IP12 obtém-se (3.65).

$$\frac{B}{H} \cong 5 \cdot 10^{-3} H/m \tag{3.65}$$

Com este resultado, calculam-se a relutância e a indutância magnetizante.

$$Rc = \frac{120 \cdot 10^{-3}}{5 \cdot 10^{-3} \cdot 354 \cdot 10^{-6}} \cong 67, 8 \cdot 10^{3} H^{-1}$$
$$L\mu = \frac{11, 5^{2}}{67, 8 \cdot 10^{3}} = 1,95 mH$$

Segundo [35], o valor da indutância de dispersão para um núcleo EE é dado por (3.66).

$$Ld = \frac{\mu o \cdot N1^2 \cdot lt \cdot bw}{3 \cdot hw}$$
(3.66)

As grandezas bw e hw correspondem a base e altura da janela disponível no carretel para acomodar as bobinas do primário e do secundário do transformador.

Com todas as informações em mãos, calcula-se Ld.

$$Ld = \frac{4 \cdot \pi \cdot 10^{-7} \cdot 11, 5^2 \cdot 0, 116 \cdot 8, 2 \cdot 10^{-3}}{3 \cdot 32, 2 \cdot 10^{-3}} \cong 1,64 \mu H$$

3.2.21 – Estudo do Circuito Ressonante

A equação (3.12) pode ser rearranjada para permitir o cálculo de Cr, conforme (3.67). Os esforços sobre esse capacitor encontram-se em (3.25), (3.26) e (3.39), calculados a seguir.

$$Cr = \frac{1}{\left(2 \cdot \pi \cdot f1\right)^2 \cdot Ld} = \frac{1}{\left(2 \cdot \pi \cdot 40 \cdot 10^3\right)^2 \cdot 1,64 \cdot 10^{-6}} \cong 9,65\mu F$$
(3.67)
$$V_{Cr} p = \frac{15,21}{6 \cdot 40 \cdot 10^3 \cdot 9,65 \cdot 10^{-6}} \cong 6,57V$$
$$V_{Cr} rms = \frac{15,21}{6 \cdot \sqrt{2} \cdot 40 \cdot 10^3 \cdot 9,65 \cdot 10^{-6}} \cong 4,64V$$
$$\frac{dV_{Cr}}{dt} p = \frac{\pi}{3 \cdot 9,65 \cdot 10^{-6}} \cdot 15,21 \cong 1,65V/\mu s$$

A impedância para o circuito ressonante de uma fase mostrado na Fig. 3.17 é apresentada em (3.68). Após manipulações, essa equação pode ser escrita como (3.69).

$$Z = Rloss + j\omega 1 \cdot Ld + \frac{1}{j\omega 1 \cdot Cr}$$
(3.68)

$$Z = Rloss \cdot \left[1 + jQ \cdot \left(\frac{\omega 1}{\omega r} - \frac{\omega r}{\omega 1} \right) \right]$$
(3.69)

A variável Q é o fator de qualidade do circuito RLC série, definida em (3.70).

$$Q = \omega r \cdot \frac{Ld}{Rloss} \tag{3.70}$$

Adota-se a impedância parametrizada mostrada em (3.71). Como resultado, escreve-se o módulo da equação (3.69) na forma final dada em (3.72).

$$\overline{Z} = \frac{Z}{Rloss}$$
(3.71)

$$\left|\overline{Z}\right| = \sqrt{1 + Q^2 \cdot \left(\frac{f_1}{f_r} - \frac{f_r}{f_1}\right)^2}$$
(3.72)

A Fig. 3.20 revela que a 5^{a} harmônica tem amplitude de 20% da fundamental e é a componente da tensão V_{Uu} com maior impacto sobre a corrente de linha I_U. Obviamente que distorções em I_U provocam a redução no valor do TUF. O ideal é que a corrente de linha seja puramente senoidal. Na prática, isso não ocorre. Porém, o circuito ressonante impõe resistência à circulação de harmônicas nesta corrente. Quanto maior é o fator de qualidade Q maior é a atenuação das harmônicas.

A título de exemplo, a referência [28] admite que a impedância do circuito ressonante deva atenuar em 10x a amplitude da 5^ª harmônica. Assim, a corrente de linha é considerada praticamente senoidal. Fazendo

 $\left|\overline{Z}\right| \ge 10$

tem-se Q \geq 2. Assim, com um Q = 2, a amplitude da 5^a harmônica na corrente de linha fica com apenas 2% da amplitude da fundamental, podendo ser desprezada.

Substituindo os valores das variáveis em (3.70) e (3.72) obtém-se:

$$Q \cong 1,3$$
 $\left| \overline{Z} \right| \cong 6,3$

onde f1 = 5.fr, pois deseja-se determinar o impacto das harmônicas de tensão sobre a corrente.

Seria interessante um fator de qualidade um pouco maior. Apesar disso, considerase suficiente uma impedância 6,3 vezes maior para a $5^{\underline{a}}$ harmônica do que aquela imposta à fundamental, que é igual a Rloss. A $5^{\underline{a}}$ harmônica da corrente fica com aproximadamente 3% da amplitude da fundamental. Observa-se que sem nenhuma atenuação, ou seja, módulo da indutância parametrizada igual a 1, ela teria 20% da fundamental.

3.2.22 – Estudo da Comutação

O tempo morto td reduz o valor da razão cíclica o suficiente para evitar curto de braço. Isso deforma a onda da corrente de linha, conforme Fig. 3.26.



Fig. 3.26 – Efeito do tempo morto na corrente de linha.

A corrente I_Utd representa a energia armazenada no indutor de dispersão Ld1 no momento em que o interruptor S1 bloqueia. Segundo [28], o disparo de S2 provoca um pico de corrente seguido por sua oscilação provocada pela carga abrupta do capacitor parasita do transistor S1. A explicação é que I_Utd não é suficiente para carregar o capacitor parasita de S1 com a tensão $V_{in}av$. Este estudo é feito devido ao grau de importância deste fenômeno. Ele é responsável por perdas no chaveamento e por emissão de EMI.

A equação (3.15) pode ser reescrita como (3.73).

$$I_U = \frac{\pi}{3} \cdot I_{in} av \cdot sen(\omega t)$$
(3.73)

O valor da corrente I_U no momento do bloqueio de S1 é obtido por (3.74).

$$I_U t d = \frac{\pi}{3} \cdot I_{in} a v \cdot sen(\omega \cdot t d)$$
(3.74)

Esta corrente carrega o capacitor parasita de S1, Co_{S1} , ao mesmo tempo em que descarrega o capacitor Co_{S2} , ou seja, cada capacitor do braço recebe metade da energia armazenada no indutor Ld1 no momento do bloqueio de S1.

$$\frac{1}{2} \cdot Co_{S1} \cdot V_{S1} t d^2 = \frac{1}{4} \cdot L d \cdot I_U t d^2$$
(3.75)

A tensão V_{S1} td é aquela que resulta no capacitor Co_{S1} após o mesmo receber a energia do indutor de dispersão Ld1. Para que não haja pico de corrente na entrada em

condução de S2 essa tensão deve ser igual à $V_{in}av$. Levando esta consideração a (3.75) e substituindo I_Utd por (3.74) chega-se a (3.76).

$$td \ge \frac{1}{2 \cdot \pi \cdot f_1} \cdot arc \, sen\left(\frac{3 \cdot \sqrt{2}}{\pi} \cdot \sqrt{\frac{Co_{S1}}{Ld}} \cdot \frac{V_{in}av}{I_{in}av}\right)$$
(3.76)

As substituições feitas anteriormente conduzem a um tempo morto mínimo para que a comutação entre S1 e S2 se complete, deixando o diodo em antiparalelo com S2 na eminência de condução.

A implementação prática da ponte de transistores é feita com o módulo SK20GD065 da Semikron, cujas capacitâncias de saída dos IGBTs valem 110pF. Com isso, todos os elementos necessários ao cálculo de (3.76) estão disponíveis.

$$td \ge \frac{1}{2 \cdot \pi \cdot 40 \cdot 10^3} \cdot arc \, sen\left(\frac{3 \cdot \sqrt{2}}{\pi} \cdot \sqrt{\frac{110 \cdot 10^{-12}}{1,64 \cdot 10^{-6}}} \cdot \frac{263}{15,21}\right) \ge 766ns$$

A referência [28] indica que 600ns é o tempo morto ideal, ou seja, aquele que conduz ao maior rendimento. É o tempo morto adotado neste trabalho. Portanto, conclui-se que o chaveamento deva produzir picos de corrente seguidos por oscilações nas tensões e correntes dos transistores em toda a faixa de operação. Esta possível condição de funcionamento e as suas consequências são analisadas no estudo prático da estrutura.

3.2.23 - Resultados de Simulação

A Fig. 3.27 apresenta o SRC3 projetado nas subseções 3.2.17 a 3.2.21 acoplado ao arranjo fotovoltaico elaborado no capítulo 2. A ilustração mostra a versão não isolada do conversor. O uso do transformador na simulação não alterou os resultados. Atribui-se três formatos distintos para a tensão $V_{dc}av$ ': constante, rampa e pulsada. Os resultados a seguir revelam o grande potencial deste conversor no processamento da energia solar.



Fig. 3.27 – Estrutura simulada no MatLab.

As figuras 3.28 e 3.29 apresentam detalhes da comutação da chave S1, inicialmente em condições nominais e depois com uma potência de entrada próxima a 700W. Aparentemente não há nenhuma razão para uma diminuição no rendimento do conversor em baixas potências. Nos dois casos se observa que a tensão V_{in}av não se estabelece no transistor S1 quando o mesmo bloqueia. Porém, este fenômeno não deve ser levado em consideração porque as capacitâncias parasitas dos transistores não foram incluídas na simulação. Ao contrário do que mostra a Fig. 3.26, o tempo morto provoca deformações na corrente a cada 60°. Em baixas potências essas deformações são menos pronunciadas.



Fig. 3.28 – Tensão e corrente no transistor S1 em condições nominais.



Fig. $3.29 - \text{Tensão e corrente no transistor S1 quando Psun = <math>200 \text{W/m}^2$.

A Fig. 3.30 mostra a tensão de saída do conversor CC-CC na forma de uma rampa. Em 10ms esta tensão cai linearmente de 350V até 0V. Quando ela fica menor que 329V, a tensão de entrada passa a acompanhá-la. Este valor de 329V corresponde à tensão de circuito aberto do arranjo fotovoltaico.



Fig. 3.30 – Tensão imposta na saída do SRC3 e correspondente tensão resultante na entrada com o arranjo operando em STC.



Fig. 3.31 – Comportamento das correntes nas saídas do arranjo fotovoltaico e do SRC3 quando a tensão V_{dc}' varia de 350V até 0V em STC.
A Fig. 3.31 mostra que não há circulação de corrente enquanto a tensão de saída do conversor é maior que 329V. Quando a corrente passa a circular, verifica-se a semelhança do comportamento que a mesma apresenta na entrada e na saída do conversor. Observa-se que I_{pa} representa o valor médio da corrente de entrada, uma vez que $I_{in} = I_{dc}$ '.

As figuras 3.32 e 3.33 mostram as características I-V na entrada e na saída do conversor. A diferença entre elas fica por conta da ondulação imposta pelo conversor. O capacitor C1 de 680nF filtra I_{in} evitando perdas desta natureza no arranjo fotovoltaico.



Fig. 3.32 – Característica I-V resultante nos terminais de saída do arranjo fotovoltaico em STC.



Fig. 3.33 - Característica I-V observada nos terminais de saída do conversor em STC.

As Figs. 3.30 a 3.33 mostram que o SRC3 é capaz de reproduzir em seus terminais de saída o comportamento que é típico do arranjo fotovoltaico, Fig. 3.34. Portanto, o MPPT pode atuar na saída do conversor CC-CC. Graças ao *Behavior Matching*, ajustando a variável V_{dc} pode-se levar o arranjo a funcionar em qualquer ponto de operação.



Fig. 3.34 - Behavior Matching apresentado pelo SRC3.

A Fig. 3.35 mostra a tensão $V_{dc}av'$ que extrai a máxima potência do arranjo em STC. As coordenadas do MPOP são 263V x 15,21A.



Fig. 3.35 – Sincronismo entre as características I-V do arranjo e do conversor.

Na Fig. 3.36 a temperatura é elevada para 75°C. Como se verifica, a potência do arranjo que era 4kW cai para aproximadamente 1,6kW, já que o aumento na temperatura leva o ponto de operação para as coordenadas 258,3V x 6,245A.



Fig. 3.36 - Cruzamento de características I-V fora do MPOP.

Na Fig. 3.37 a tensão $V_{dc}av'$ é reduzida para 201,5V. Com isso, a característica I-V de entrada do conversor CC-CC é deslocada para a esquerda a ponto de seu cruzamento com a característica I-V do arranjo ficar novamente sobre o MPOP. A potência extraída sobe para aproximadamente 3,2kW.



Fig. 3.37 – Ajuste na tensão de saída do conversor a fim de extrair a máxima potência do arranjo fotovoltaico.

As Figs. 3.38 e 3.39 ilustram, no domínio do tempo, o comportamento da estrutura mediante as variações na temperatura e na tensão V_{dc} ' mostradas nas Figs. 3.35 a 3.37.



Fig. 3.38 – Reduções na tensão V_{in} devidas a um aumento na temperatura do arranjo de 25°C para 75°C e posteriormente uma diminuição na tensão V_{dc} '.



Fig. 3.39 - Variações nas correntes I_{pa} e I_{dc} ' devidas a um aumento na temperatura do arranjo de 25°C para 75°C e posteriormente uma diminuição na tensão V_{dc} '.

Fica demonstrado que o MPPT pode ser implementado no estágio CC-CA. As perturbações em V_{dc} são proporcionalmente transferidas à entrada do conversor.

3.3 – CONCLUSÃO

A busca por topologias adequadas a potências elevadas colocou em destaque os conversores trifásicos. Para o estágio CC-CC, considerou-se inicialmente o Conversor CC-CC Trifásico PWM, o qual possibilita isolamento galvânico em alta frequência. Este conversor é uma versão trifásica do Full-Bridge, porém, comparativamente, apresenta vantagens como melhor distribuição de perdas entre os componentes, reduzido volume de elementos magnéticos e capacitivos e menor tempo de resposta dinâmica. Foi projetado e analisado via simulação. Embora seja uma alternativa interessante, pois está em conformidade com o Behavior Matching, optou-se pelo Conversor CC-CC Trifásico Série Ressonante para compor o Inversor de Dois Estágios Modificado. Além das vantagens já apresentadas pelo anterior, verificou-se que este possui comutação ZCS ao longo de toda a faixa de operação, baixa emissão de radiação eletromagnética, pequena ondulação de corrente na entrada e na saída e grande tolerância a assimetrias paramétricas e nas comutações. Como desvantagem, apurou-se que seu rendimento é extremamente sensível a variações de frequência e de razão cíclica. Verificou-se via simulação que o Behavior Matching torna essa desvantagem insignificante. Assim, o fato deste trabalho ser o primeiro a propor uma aplicação para o Conversor CC-CC Trifásico Série Ressonante corresponde a um de seus méritos. O conversor foi equacionado e um procedimento de projeto foi elaborado. Efetuado seu projeto, chamou a atenção o valor de apenas 680nF do capacitor que fica conectado aos terminais do arranjo fotovoltaico. O normal para esta potência seria um valor muito superior a este, chegando a alguns mili farads.

CAPÍTULO 4 ESTÁGIO CC-CA

A proposta deste trabalho é que a energia proveniente dos painéis fotovoltaicos seja injetada na rede elétrica comercial através de um inversor trifásico PWM alimentado em tensão, VSI3, mostrado na Fig. 4.1. Esta é a topologia trifásica mais popular quando se necessita de interfaceamento com a rede elétrica [7].



Fig. 4.1 – Inversor trifásico PWM alimentado em tensão.

O nome atribuído ao estágio CC-CA é largamente empregado neste tipo de aplicação. A partir da Fig. 4.1, pode-se imaginar que uma nomenclatura mais adequada utilizaria o termo "alimentado em corrente", já que o inversor é alimentado pelo estágio CC-CC, representado pela corrente I_{dc} . Porém, o inversor alimentado em corrente possui um indutor no barramento CC, e este o capacitor C2. Portanto, a nomenclatura se deve ao elemento passivo que se encontra no barramento CC e não ao tipo de fonte à qual o inversor está conectado.

O elevado valor de V_{dc} impõe o uso de IGBTs, em vez de MOSFETs, na composição da ponte de transistores.

A corrente drenada pelo inversor, I_i , é pulsada e determinante no cálculo de C2. A ondulação provocada em V_{dc} por esta corrente deve ser muito menor que a perturbação resultante do MPPT, que utiliza o método P&O para extrair a máxima potência do arranjo fotovoltaico. Na proposta deste trabalho, a tensão V_{dc} é perturbada enquanto a potência injetada na rede elétrica é observada.

A modulação vetorial, SVM (*Space Vector Modulation*), é empregada no disparo dos transistores a fim de minimizar a THD da corrente de linha. É utilizada a sequência simétrica para geração dos pulsos de gatilho. Assim como em outras técnicas de modulação, só aparecem componentes harmônicas significativas a partir da frequência de chaveamento. Segundo [8], as normas internacionais limitam individualmente as amplitudes das harmônicas ímpares de baixa frequência. Com relação à fundamental, estabelecem um máximo de 4% da 3^ª a 9^ª e 2% da 11^ª a 15^ª harmônica. O esquema de modulação adotado permite que esses requisitos sejam facilmente atendidos. Fica então o limite geral de 5% para a THD, sem discriminação de harmônicas.

O filtro LCL se apresenta como uma nova tendência para uma atenuação mais eficiente das harmônicas de alta frequência na corrente de linha. Porém, a ressonância entre seus componentes acarreta problemas de estabilidade, tornando o sistema de controle mais complexo [8]. As indutâncias na saída do inversor seriam sensivelmente menores, permitindo a circulação de correntes de alta frequência [39]. As componentes de alta frequência dessas correntes seriam absorvidas pelos capacitores que formam a rede LCL. De qualquer maneira, neste tipo de filtro, os núcleos dos indutores teriam que ser de ferrite.

Adotou-se o filtro de primeira ordem, L, na conexão com a rede elétrica. O núcleo usado em sua construção é de ferro-silício, cuja densidade de fluxo é superior a do ferrite.

4.1 – PRINCÍPIO DE FUNCIONAMENTO

Os transistores de um mesmo braço são comandados de forma complementar. Assim, são possíveis oito estados topológicos. Destes, seis promovem a transferência da energia obtida dos painéis para a rede elétrica, Fig. 4.2, e dois estados colocam o inversor em condição passiva, ou seja, $I_i = 0$, conforme mostrado na Fig. 4.3.



Fig. 4.2 – Estados topológicos com transferência de energia para a rede.

Dependendo das posições assumidas pelas chaves nas figuras 4.2 e 4.3, as tensões V_A , V_B e V_C são iguais a 0 ou $V_{dc}av$, desprezando a ondulação de alta frequência do capacitor C2.



Fig. 4.3 – Estados topológicos sem transferência de energia para a rede.

A tensão V_{100} representa as três tensões de fase geradas pelo inversor para um dado estado topológico no qual $V_A = V_{dc}av$, $V_B = 0$ e $V_C = 0$. Na modulação vetorial, cada estado topológico é associado a um vetor, conforme Tabela 4.1.

Tensão	Vetor		Tensão	Vetor
	Associado			Associado
V ₁₀₀	$\vec{V_1}$		V ₀₀₁	\vec{V}_5
V ₁₁₀	\vec{V}_2		V ₁₀₁	$\vec{V_6}$
V ₀₁₀	\vec{V}_3		V ₁₁₁	$\vec{V_7}$
V ₀₁₁	$\vec{V_4}$		V_{000}	$\vec{V_8}$

Tabela 4.1 – Tensões de fase e respectivos vetores associados.

A disposição espacial dos vetores da Tabela 4.1 produz a Fig. 4.4.



Fig. 4.4 – Representação vetorial dos estados topológicos possíveis para o VSI3.

Entre dois vetores ativos existe uma defasagem de 60° chamada de setor, St 1 a 6.

O vetor resultante \vec{v}_R possui amplitude máxima dada por $\sqrt{3}/2 \cdot v_{dc} av$ (raio do círculo mostrado na Fig. 4.4) e é gerado, a cada período de chaveamento, por uma sequência dos vetores ativos, que limitam o setor onde ele se encontra, mais os vetores passivos, representados no centro do hexágono na Fig. 4.4. Os vetores aqui chamados de passivos são comumente tratados na literatura por vetores nulos. Observa-se que o vetor resultante gira em sentido anti-horário sincronizado com a rede elétrica, cuja velocidade angular é ω . A decomposição do vetor resultante sobre os eixos A, B e C produz as tensões mostradas na Fig. 4.5. O valor inicial das tensões de fase é tomado quando $\omega t + \phi = 0$. Estas tensões estão em fase com as tensões da rede elétrica ($\phi = 0$).



Fig. 4.5 – Tensões oriundas da decomposição do vetor resultante sobre os eixos A, B e C.

O vetor resultante é gerado a partir do chaveamento dos transistores Q1 a Q6. Portanto, a Fig. 4.5 ilustra as componentes fundamentais das tensões de fase produzidas pelo inversor. Assim, desprezando as harmônicas de alta frequência destas tensões, pode-se representar o inversor pelo circuito equivalente da Fig. 4.6.



Fig. 4.6 - Circuito equivalente ao inversor conectado à rede elétrica.

Conforme a Fig. 4.5, as tensões de fase geradas pelo inversor são dadas por (4.1).

$$V_{A} = V_{r} p \cdot \cos(\omega t + \phi)$$

$$V_{B} = V_{r} p \cdot \cos(\omega t - 2\pi/3 + \phi)$$

$$V_{C} = V_{r} p \cdot \cos(\omega t - 4\pi/3 + \phi)$$
(4.1)

As tensões de fase da rede elétrica são dadas por (4.2).

$$V_{a} = V_{g} p \cdot \cos(\omega t)$$

$$V_{b} = V_{g} p \cdot \cos(\omega t - 2\pi/3)$$

$$V_{c} = V_{g} p \cdot \cos(\omega t - 4\pi/3)$$
(4.2)

A decomposição do vetor resultante sobre os eixos A, B e C dá origem aos vetores \vec{V}_A , \vec{V}_B e \vec{V}_C , representados matematicamente em (4.3).

$$\vec{V}_A = V_r p \cdot \cos(\omega t + \phi) \angle 0$$

$$\vec{V}_B = V_r p \cdot \cos(\omega t - 2\pi/3 + \phi) \angle 2\pi/3$$

$$\vec{V}_C = V_r p \cdot \cos(\omega t - 4\pi/3 + \phi) \angle 4\pi/3$$
(4.3)

A Fig. 4.7 ilustra estes vetores no instante corresponde a $\omega t + \phi = 0$.



Fig. 4.7 – Decomposição do vetor resultante sobre os eixos A, B e C quando $\omega t + \phi = 0$.

Observa-se que o instante mostrado na Fig. 4.7 leva a equação (4.3) a ser reescrita como (4.4).

$$\vec{V}_A = V_r p \angle 0$$

$$\vec{V}_B = -1/2 \cdot V_r p \angle 2\pi/3$$

$$\vec{V}_C = -1/2 \cdot V_r p \angle 4\pi/3$$
(4.4)

A soma destes três vetores conduz a (4.5).

$$\vec{V}_A + \vec{V}_B + \vec{V}_C = \vec{V}_R = 1, 5 \cdot V_r \, p \angle 0 \tag{4.5}$$

A Fig. 4.8 ilustra graficamente os vetores da equação (4.3) no instante $\omega t + \varphi = \pi/6$. Matematicamente, esses vetores são ilustrados em (4.6), cuja soma encontra-se em (4.7).



Fig. 4.8 – Decomposição do vetor resultante sobre os eixos A, B e C quando $\omega t + \phi = 30^{\circ}$.

$$\vec{V}_A = \sqrt{3}/2 \cdot V_r \, p \angle 0$$

$$\vec{V}_B = 0 \qquad (4.6)$$

$$\vec{V}_C = -\sqrt{3}/2 \cdot V_r \, p \angle 4\pi/3$$

$$\vec{V}_A + \vec{V}_B + \vec{V}_C = \vec{V}_R = 1, 5 \cdot V_r \, p \angle \pi/6 \tag{4.7}$$

Verifica-se que o módulo do vetor resultante vale $V_R = 1,5.V_rp$ para qualquer instante dado por $\omega t + \emptyset$.

Define-se uma nova variável chamada de índice de modulação, expressa em (4.8).

$$m = \frac{V_R}{V_{dc}av}$$
(4.8)

O valor de pico das componentes fundamentais das tensões de fase geradas pelo inversor é apresentado em (4.9).

$$V_r p = \frac{m \cdot V_{dc} a v}{1,5} \tag{4.9}$$

Substituindo (4.9) em (4.1) obtém-se (4.10).

$$V_{A} = \frac{m \cdot V_{dc} av}{1,5} \cdot \cos\left(\omega t + \phi\right)$$

$$V_{B} = \frac{m \cdot V_{dc} av}{1,5} \cdot \cos\left(\omega t - \frac{2\pi}{3} + \phi\right)$$

$$V_{C} = \frac{m \cdot V_{dc} av}{1,5} \cdot \cos\left(\omega t - \frac{4\pi}{3} + \phi\right)$$
(4.10)

Observa-se que o valor máximo de m é $\sqrt{3}/2$.

4.2 – RELACIONAMENTO DO INVERSOR COM A REDE COMERCIAL

A Fig. 4.9 mostra uma das fases do inversor conectado à rede elétrica. As perdas são desprezadas. Por isso, entre as tensões das fases *A* e *a* aparece apenas o indutor L1.



Fig. 4.9 – Circuito equivalente para uma fase.

O ângulo \emptyset entre as tensões de fase pode ser tal que o fator de potência seja unitário (ângulo entre V_a e I_A igual a zero), como mostrado no diagrama fasorial da Fig. 4.10. Supõe-se que todas as tensões e correntes estejam com valores eficazes.



Fig. 4.10 – Diagrama fasorial para $cos(\phi) = 1$.

Considerando uma situação genérica, a Fig. 4.11 mostra a operação do inversor com fator de potência menor que um. Embora seja indesejável na prática, na teoria esta situação permite o cálculo das potências média e reativa na rede comercial.



Fig. 4.11 – Diagrama fasorial para $\cos(\varphi) < 1$.

A potência média injetada na rede elétrica é dada por (4.11).

$$\frac{P_{ca}}{3} = V_a \cdot I_A \cdot \cos(\varphi) \tag{4.11}$$

Da análise da Fig. 4.11 obtém-se (4.12).

$$x = V_L \cdot \cos(\varphi) = V_A \cdot sen(\phi) \tag{4.12}$$

A tensão sobre o indutor é dada pelo produto da reatância indutiva pela corrente I_A.

$$V_L = X_L \cdot I_A \tag{4.13}$$

Levando (4.12) e (4.13) a (4.11) chega-se a (4.14).

$$P_{ca} = \frac{3 \cdot V_a \cdot V_A \cdot sen(\phi)}{X_L} \tag{4.14}$$

Usando (4.2) e (4.10) reescreve-se P_{ca} na forma de (4.15).

$$P_{ca} = \frac{m \cdot V_g p \cdot V_{dc} av}{X_L} \cdot sen(\phi)$$
(4.15)

A potência reativa entre inversor e rede elétrica é dada por (4.16).

$$\frac{Q_{ca}}{3} = V_a \cdot I_A \cdot sen(\varphi) \tag{4.16}$$

Da análise da Fig. 4.11 obtém-se (4.17).

$$y = V_L \cdot sen(\varphi) = V_A \cdot \cos(\varphi) - V_a$$
(4.17)

Levando (4.17) e (4.13) a (4.16) chega-se a (4.18).

$$Q_{ca} = \frac{3}{X_L} \cdot \left(V_a \cdot V_A \cdot \cos(\phi) - {V_a}^2 \right)$$
(4.18)

Usando (4.2) e (4.10) reescreve-se Q_{ca} na forma de (4.19).

$$Q_{ca} = \frac{m \cdot V_g p \cdot V_{dc} a v \cdot \cos(\phi) - 1, 5 \cdot V_g p^2}{X_L}$$
(4.19)

A partir de (4.15) e (4.19), verifica-se que o estágio CC-CA tem duas entradas de controle, dadas por m e ø, típicas da modulação vetorial.

4.3 – MODULAÇÃO VETORIAL

Cada setor é limitado por vetores ativos, sendo um ímpar e um par, conforme mostrado na Fig. 4.4. Os vetores passivos são comuns a todos os setores. O módulo e o ângulo de fase do vetor resultante são definidos a partir do tempo pelo qual os vetores ativos e passivos são acionados. Para cada setor, somente são acionados os vetores ativos pertencentes ao mesmo, além dos vetores passivos. A Tabela 4.2 mostra a sequência de vetores acionados para cada um dos setores em um período de chaveamento.

Setor	Sequência de vetores			
1	$\vec{V}_8 \ ; \vec{V}_1 \ ; \vec{V}_2 \ ; \vec{V}_7 \ ; \vec{V}_7 \ ; \vec{V}_2 \ ; \vec{V}_1 \ ; \vec{V}_8$			
2	\vec{V}_8 ; \vec{V}_3 ; \vec{V}_2 ; \vec{V}_7 ; \vec{V}_7 ; \vec{V}_2 ; \vec{V}_3 ; \vec{V}_8			
3	\vec{V}_8 ; \vec{V}_3 ; \vec{V}_4 ; \vec{V}_7 ; \vec{V}_7 ; \vec{V}_4 ; \vec{V}_3 ; \vec{V}_8			
4	\vec{V}_8 ; \vec{V}_5 ; \vec{V}_4 ; \vec{V}_7 ; \vec{V}_7 ; \vec{V}_4 ; \vec{V}_5 ; \vec{V}_8			
5	\vec{V}_8 ; \vec{V}_5 ; \vec{V}_6 ; \vec{V}_7 ; \vec{V}_7 ; \vec{V}_6 ; \vec{V}_5 ; \vec{V}_8			
6	$\vec{V}_8 ; \vec{V}_1 ; \vec{V}_6 ; \vec{V}_7 ; \vec{V}_7 ; \vec{V}_6 ; \vec{V}_1 ; \vec{V}_8$			

Tabela 4.2 – Sequência de vetores acionados por setor.

Os tempos de acionamento dos vetores são definidos pelas variáveis auxiliares t0, t1 e t2. O intervalo de tempo t0 é associado a duração dos vetores passivos. Os vetores ativos ímpares são acionados durante o tempo t1 enquanto os vetores pares pelo tempo t2. A Fig. 4.12 apresenta os tempos de exposição dos vetores da tabela 4.2. T2 é o período de chaveamento. Os valores de t0, t1 e t2 são calculados setor a setor, conforme a Tabela 4.3.



Fig. 4.12 – Tempos de exposição dos vetores pares, ímpares e passivos.

St	t1	t2	tO		
1	$t1 = \frac{m \cdot T2}{2} \cdot \left[\cos(\theta) - \frac{\sin(\theta)}{\sqrt{3}} \right]$	$t2 = \frac{m \cdot T2}{\sqrt{3}} \cdot sen(\theta)$	$t0 = \frac{T2}{2} - t1 - t2$		
2	$t1 = \frac{m \cdot T2}{2} \cdot \left[\frac{sen(\theta)}{\sqrt{3}} - \cos(\theta)\right]$	$t2 = \frac{m \cdot T2}{2} \cdot \left[\cos(\theta) + \frac{sen(\theta)}{\sqrt{3}} \right]$	$t0 = \frac{T2}{2} - t1 - t2$		
3	$t1 = \frac{m \cdot T2}{\sqrt{3}} \cdot sen(\theta)$	$t2 = \frac{-m \cdot T2}{2} \cdot \left[\frac{sen(\theta)}{\sqrt{3}} + \cos(\theta)\right]$	$t0 = \frac{T2}{2} - t1 - t2$		
4	$t1 = \frac{-m \cdot T2}{\sqrt{3}} \cdot sen(\theta)$	$t2 = \frac{m \cdot T2}{2} \cdot \left[\frac{sen(\theta)}{\sqrt{3}} - \cos(\theta)\right]$	$t0 = \frac{T2}{2} - t1 - t2$		
5	$t1 = \frac{-m \cdot T2}{2} \cdot \left[\cos\left(\theta\right) + \frac{sen(\theta)}{\sqrt{3}} \right]$	$t2 = \frac{m \cdot T2}{2} \cdot \left[\cos(\theta) - \frac{sen(\theta)}{\sqrt{3}} \right]$	$t0 = \frac{T2}{2} - t1 - t2$		
6	$t1 = \frac{m \cdot T2}{2} \cdot \left[\cos(\theta) + \frac{sen(\theta)}{\sqrt{3}} \right]$	$t2 = \frac{-m \cdot T2}{\sqrt{3}} \cdot sen(\theta)$	$t0 = \frac{T2}{2} - t1 - t2$		
$\theta = \omega t + \emptyset$					

Tabela 4.3 - Tempos de acionamento dos vetores por setor.

Uma vez calculados os tempos de exposição de cada vetor, pode-se gerar os pulsos de comando conforme Fig. 4.13. Combinações dos tempos de exposição dos vetores são comparadas a uma onda triangular com período T2, ou seja, sua frequência tem o mesmo valor da frequência de chaveamento do estágio CC-CA. Através deste esquema de comparação são gerados pulsos Lg, Md e Sh, em referência a longo, médio e curto. Esses pulsos são usados nos comandos dos interruptores ímpares da Fig. 4.1. Os sinais complementares desses pulsos comandam os interruptores pares. A sequência com que os pulsos Lg, Md e Sh são atribuídos aos interruptores Q1, Q3 e Q5 é apresentada na Tabela 4.4. Essa sequência de pulsos por setor é que implementa os vetores da Tabela 4.2.



Fig. 4.13 – Geração de pulsos de comando a partir dos tempos de exposição dos vetores.

Setor	Q1	Q3	Q5
1	Lg	Md	Sh
2	Md	Lg	Sh
3	Sh	Lg	Md
4	Sh	Md	Lg
5	Md	Sh	Lg
6	Lg	Sh	Md

Tabela 4.4 – Sinais de comando por braço do inversor.

4.4 – RESULTADOS PARCIAIS DE SIMULAÇÃO

Nesta seção são testadas as equações apresentadas na Tabela 4.3 através de uma simulação feita no MatLab. Os resultados obtidos validam a análise realizada, especialmente a que levou à equação (4.10). Demonstra-se que quando o índice de modulação supera 0,866 a THD aumenta em função das harmônicas de baixa frequência.

A Fig. 4.14 ilustra a estratégia de sincronismo. O sinal ω t é obtido na detecção da passagem por zero da tensão de linha V_{bc}.



Fig. 4.14 – Geração do sinal de sincronismo a partir da tensão de linha V_{bc} da rede elétrica.

A Fig. 4.15 apresenta a estrutura simulada. O Programa 4.1 está gravado no bloco SVM.



Fig. 4.15 - Modulação vetorial empregada no estágio CC-CA

A tensão de 816V que alimenta o estágio CC-CA é obtida quando o arranjo opera em STC. Trata-se do valor nominal da tensão V_{dc} .

A saída do estágio CC-CA é conectada a três resistores ligados em estrela. A tensão V_A é medida sobre um desses resistores.

O bloco Multiplex faz a comparação dos sinais de comando vindos do bloco SVM com a triangular, gerando os pulsos Lg, Md e Sh, bem como seus complementos, conforme sugere a Fig. 4.13.

```
Programa 4.1 – Cálculo dos sinais de comando por setor.
function [Q1,Q3,Q5] = SVM(wt, fi, m)
Q1 = 0;
Q3 = 0;
Q5 = 0;
per = 1/20e3;
teta = wt+fi;
if teta > 2*pi
    teta = teta - 2*pi;
end
if teta < 0
    teta = teta + 2*pi;
end
if (teta >= 0) && (teta < pi/3) % Setor 1
    t1=per*m/2*(cos(teta)-sin(teta)/sqrt(3));
    t2=per*m/sqrt(3)*sin(teta);
    t0=per/2-t1-t2;
    Q1=t0/2; % longo
    Q3=t0/2+t1; % médio
    Q5=per/2-t0/2; % curto
end
if (teta >= pi/3) && (teta < 2*pi/3) % Setor 2
    t1=per*m/2*(sin(teta)/sqrt(3)-cos(teta));
    t2=per*m/2*(cos(teta)+sin(teta)/sqrt(3));
    t0=per/2-t1-t2;
    Q3=t0/2; % longo
    Q1=t0/2+t1; % médio
    Q5=per/2-t0/2; % curto
end
if (teta >= 2*pi/3) && (teta < pi) % Setor 3
    t1=per*m/sqrt(3)*sin(teta);
    t2=-per*m/2*(cos(teta)+sin(teta)/sqrt(3));
    t0=per/2-t1-t2;
    Q3=t0/2; % longo
    Q5=t0/2+t1; % médio
    Q1=per/2-t0/2; % curto
end
if (teta >= pi) && (teta < 4*pi/3) % Setor 4
    t1=-per*m/sqrt(3)*sin(teta);
    t2=per*m/2*(sin(teta)/sqrt(3)-cos(teta));
    t0=per/2-t1-t2;
    Q5=t0/2; % longo
    Q3=t0/2+t1; % médio
    Q1=per/2-t0/2; % curto
end
if (teta >= 4*pi/3) && (teta < 5*pi/3) % Setor 5
    t1=-per*m/2*(cos(teta)+sin(teta)/sqrt(3));
    t2=per*m/2*(cos(teta)-sin(teta)/sqrt(3));
    t0=per/2-t1-t2;
    Q5=t0/2; % longo
```

```
Q1=t0/2+t1; % médio
Q3=per/2-t0/2; % curto
end
if (teta >= 5*pi/3) && (teta < 2*pi) % Setor 6
t1=per*m/2*(cos(teta)+sin(teta)/sqrt(3));
t2=-per*m/sqrt(3)*sin(teta);
t0=per/2-t1-t2;
Q1=t0/2; % longo
Q5=t0/2+t1; % médio
Q3=per/2-t0/2; % curto
end
```

A estrutura mostrada na Fig. 4.15 é simulada com dois valores distintos de índice de modulação. Inicialmente adota-se o m limite, para o qual o equacionamento é válido. A Fig. 4.16 confirma que as tensões de fase geradas pelo estágio CC-CA são isentas de harmônicas de baixa frequência. A Fig. 4.17, por sua vez, mostra que, em caso de sobremodulação, as harmônicas de baixa frequência se fazem presentes.



Fig. 4.16 – Análise harmônica da tensão V_A para m = 0,866.

A Fig. 4.16 é suficiente para concluir que a corrente que seria injetada na rede elétrica com m $\leq 0,866$ não apresentaria harmônicas ímpares da $3^{\underline{a}}$ a $15^{\underline{a}}$, especificadas individualmente em normas internacionais. A figura também deixa claro a necessidade de filtragem das harmônicas de alta frequência, especialmente as da frequência de chaveamento. Da análise harmônica resultou uma componente fundamental (60Hz) com amplitude de 471,1V. Através de (4.9) ou (4.10) este valor pode ser confirmado.

$$V_A p = \frac{m \cdot V_{dc} a v}{1,5} = \frac{0,866 \cdot 816}{1,5} = 471,1V$$
(4.20)

A equação (4.20) revela a grande precisão entre os valores calculado e medido, validando a análise feita até o momento.

A tensão de fase gerada pelo inversor com m > 0,866 é distorcida, conforme Fig. 4.17. Portanto, esta é uma condição indesejável para a aplicação que se apresenta neste trabalho. Conclui-se que o vetor resultante não deve extrapolar o limite definido pelo círculo desenhado na Fig. 4.4. Vale observar também que o equacionamento não foi desenvolvido para esta faixa de valores de índice de modulação.



Fig. 4.17 – Análise harmônica da tensão V_A quando m = 1.

4.5 – ETAPAS DE OPERAÇÃO

A partir daqui se faz uma análise matemática com o objetivo de projetar os componentes do estágio CC-CA. Dentre esses componentes estão o capacitor C2 e os indutores de linha, designados por L. O capacitor C2 deve suportar a corrente eficaz que o atravessa e levar a ondulação na tensão V_{dc} a valores muito menores que a perturbação provocada pelo P&O. Os indutores de linha devem filtrar as harmônicas de alta frequência contidas nas tensões de fase geradas pelo inversor, reduzindo a contaminação da corrente injetada na rede elétrica.

Uma condição crítica de operação deve ser adotada quando o fluxo de potência pelo estágio CC-CA for máximo. A operação do estágio CC-CA é controlada pelos valores de m e θ ($\omega t + \omega$). Assim, adota-se m = 0,5 e θ = 0. Os tempos de exposição dos vetores ativos e passivos são calculados pelas equações referentes ao setor 1 na tabela 4.3.

$$t0 = t1 = T2/4$$
; $t2 = 0$ (4.21)

Os pulsos de comando resultantes dos tempos apresentados em (4.21) encontram-se na Fig. 4.18.



Fig. 4.18 – Pulsos de comando obtidos com m = 0,5 e θ = 0.

O inversor assume o comportamento dos circuitos equivalentes da Fig. 4.19, variando entre as condições ativa e passiva a cada T2/4.



Fig. 4.19 – Circuitos equivalentes observados quando m = $0.5 e \theta = 0$.

O valor de pico da corrente de linha I_A , considerando FP = 1, é dado por (4.22).

$$I_A p = I_i p = \frac{P_{ca}}{3} \cdot \frac{1}{V_g rms} \cdot \sqrt{2} = \frac{\sqrt{2} \cdot P_{ca}}{3 \cdot V_g rms}$$
(4.22)

A Fig. 4.20 mostra a forma de onda da corrente de entrada.



Fig. 4.20 – Formato da corrente na entrada do estágio CC-CA considerando m = 0,5, θ = 0 e I_A = I_Ap.

A condição de operação apresentada na Fig. 4.20 é considerada como crítica porque deve levar a ondulação de tensão em C2 ao valor máximo.

4.6 – CÁLCULO DOS INDUTORES DE LINHA

Do circuito equivalente passivo da Fig. 4.19 conclui-se que $V_{L1} = V_a$ durante T2/4. Substituindo V_a pelo pico da tensão de fase da rede obtém-se (4.23).

$$V_L = V_g p = L \cdot \frac{\Delta I_L}{T_2^2/4}$$
(4.23)

Rearranjando (4.23) chega-se a (4.24).

$$L = \frac{V_g p}{4 \cdot f 2 \cdot \Delta I_L} \tag{4.24}$$

4.7 – CÁLCULO DO CAPACITOR C2

A ondulação da corrente I_i é absorvida pelo capacitor C2. Assim, subtraindo o nível médio da corrente da Fig. 4.20 obtém-se a Fig. 4.21, cujo valor de pico é $I_ip/2$.



Fig. 4.21 - Formato da corrente no capacitor C2 considerando m = 0,5, θ = 0 e I_A = I_Ap.

Como se trata de uma onda quadrada, a corrente eficaz tem o mesmo valor da corrente de pico, conforme (4.25).

$$I_{C2}rms = I_{C2}p = \frac{I_i p}{2} = \frac{P_{ca}}{3 \cdot V_g p}$$
(4.25)

A ondulação de tensão ΔV_{C2} surge em (4.26), que rearranjada resulta em (4.27).

$$I_{C2}p = \frac{P_{ca}}{3 \cdot V_g p} = C2 \cdot \frac{\Delta V_{C2}}{T_2/4}$$
(4.26)

$$C2 \ge \frac{P_{ca}}{12 \cdot V_g p \cdot \Delta V_{C2} \cdot f2} \tag{4.27}$$

4.8 – CÁLCULO DOS ESFORÇOS NOS TRANSISTORES

A referência [40] apresenta equações para os cálculos das perdas por condução nos transistores que compõem a ponte inversora e nos respectivos diodos em antiparalelo. Em ambos os casos, as perdas são calculadas pelas correntes médias dos semicondutores multiplicadas pela queda de tensão que os mesmos apresentam em condução. Assim, obtêm-se as correntes médias nos transistores (4.28) e nos diodos em antiparalelo (4.29). Essas equações representam condições extremas de operação.

$$I_Q av = \frac{P_{ca}}{3 \cdot \pi \cdot V_g p} \cdot \left(1 + \frac{\sqrt{3} \cdot \pi}{8}\right)$$
(4.28)

$$I_D av = \frac{P_{ca}}{3 \cdot \pi \cdot V_g p} \tag{4.29}$$

4.9 – METODOLOGIA DE PROJETO

As especificações para o projeto do estágio CC-CA são dadas a seguir:

 $P_{dc} = 3.879W$; $V_g = V_g rms = 220V$; f2 = 20 kHz; $V_{dc}av = 816V$

Os valores de P_{dc} e $V_{dc}av$ são nominais e foram obtidos do capítulo 3. Para viabilizar os cálculos, considera-se $P_{ca} = P_{dc}$, ou seja, desprezam-se as perdas deste estágio.

Da equação (4.22) pode-se obter o valor da corrente de pico nos indutores de linha.

$$I_L p = I_A p = \frac{\sqrt{2} \cdot P_{ca}}{3 \cdot V_g rms} = \frac{\sqrt{2} \cdot 3879}{3 \cdot 220} \cong 8,31A$$
(4.30)

O valor da ondulação pico a pico da corrente nos indutores de linha é definido em 5% do cálculo feito em (4.30).

$$\Delta I_L = 5\% \cdot I_L p = 0,416A \tag{4.31}$$

Este valor de ΔI_L deve ser suficiente para manter a THD abaixo dos 5%, em toda a faixa de operação. Deve-se ajustá-lo para baixo caso o requisito não seja atendido.

De (4.24) chega-se ao valor dos indutores de linha.

$$L = \frac{V_g p}{4 \cdot f 2 \cdot \Delta I_L} = \frac{311}{4 \cdot 20 \cdot 10^3 \cdot 0,416} \cong 9,3mH$$
(4.32)

A perturbação na tensão V_{dc} provocada pelo P&O é de 4V, conforme capítulo 6. Este valor corresponde a aproximadamente 0,5% de V_{dc} nominal. A ondulação ΔV_{C2} é adotada em 0,2V, ou seja, 5% da perturbação de 4V. Assim, o capacitor C2 tem seu valor definido por (4.27).

$$C2 \ge \frac{P_{ca}}{12 \cdot V_g p \cdot \Delta V_{C2} \cdot f2} \ge \frac{3879}{12 \cdot 311 \cdot 0, 2 \cdot 20 \cdot 10^3} \ge 260 \mu F$$
(4.33)

Sabe-se que este capacitor também deve suportar a corrente eficaz que o atravessa, por uma questão térmica. De (4.25) chega-se ao cálculo mostrado em (4.34).

$$I_{C2}rms = \frac{P_{ca}}{3 \cdot V_g p} = \frac{3879}{3 \cdot 311} \cong 4,16A$$
(4.34)

Além dessa corrente, deve-se lembrar que I_{C1} rms, calculada em (3.33), refletida ao secundário (I_{C2} rms*), também passa pelo capacitor C2. Observa-se ainda que sua frequência é de 240kHz. Bem menor é a frequência de I_{C2} , que vale 40kHz. No entanto, a máxima corrente eficaz suportada por um capacitor eletrolítico é especificada para uma frequência de 100Hz. Portanto, deve-se fazer a conversão dessas correntes para a corrente eficaz equivalente em 100Hz, conforme [41].

$$I_{C2}rms@100Hz = \frac{4,16}{1,4} \cong 3A$$
 (4.35)

$$I_{C2}rms * @100Hz = \frac{I_{C1}rms}{N2/N1} \cdot \frac{1}{1,4} = \frac{0,64}{3,2\cdot 1,4} \cong 0,14A$$
(4.36)

O número 1,4 usado em (4.35) e (4.36) é um fator de conversão retirado do catálogo de capacitores eletrolíticos da EPCOS [42]. Assim, pode-se obter a corrente eficaz equivalente usada na seleção do capacitor eletrolítico.

$$I_{C2}ac = \sqrt{3^2 + 0.14^2} \cong 3A \tag{4.37}$$

A alternativa encontrada fica por conta de uma associação em série de três capacitores de 1000μ F x 450V, que suportam até 3,6A@100Hz e V_{dc}av = 816V.

Portanto, o valor definitivo de C2 é 333μ F.

A RSE resultante da associação é de $270m\Omega$.

Ainda sob a orientação de [41], verifica-se a necessidade da colocação de resistores de balanceamento em paralelo com cada capacitor de 1000μ F, a fim de equilibrar a tensão entre os mesmos. Adotam-se resistores de $47k\Omega \times 5W$.

As correntes médias nos semicondutores são calculadas por (4.28) e (4.29).

$$I_Q av = \frac{P_{ca}}{3 \cdot \pi \cdot V_g p} \cdot \left(1 + \frac{\sqrt{3} \cdot \pi}{8}\right) = \frac{3879}{3 \cdot \pi \cdot 311} \cdot \left(1 + \frac{\sqrt{3} \cdot \pi}{8}\right) \approx 2,2A$$
(4.38)

$$I_D av = \frac{P_{ca}}{3 \cdot \pi \cdot V_g p} = \frac{3879}{3 \cdot \pi \cdot 311} \cong 1,3A$$
(4.39)

Esses semicondutores, bem como a associação de capacitores, são submetidos à máxima tensão do barramento CC.

4.9.1 – Projeto dos Indutores de Linha

Os indutores são projetados para uma frequência f = 60Hz. A componente de alta frequência presente na corrente de linha não contribui para a elevação de temperatura destes componentes. Assim, o núcleo pode ser de ferro-silício, que normalmente opera com uma densidade de fluxo superior a 1T. O projeto é realizado conforme [43].

Resgatando o resultado obtido em (4.30), calcula-se a corrente eficaz que atravessa os indutores de linha.

$$I_L rms = \frac{I_L p}{\sqrt{2}} = \frac{8,31}{\sqrt{2}} \cong 5,88A$$
 (4.40)

A tensão sobre os indutores é dada por (4.41).

$$V_L rms = 2 \cdot \pi \cdot f \cdot L \cdot I_L rms \cong 20,6V \tag{4.41}$$

A seção magnética, Sm, e a geométrica, Sg, resultam de (4.42) e (4.43).

$$Sm = 7, 5 \cdot \sqrt{\frac{V_L rms \cdot I_L rms}{2 \cdot f}} \cong 7, 5cm^2$$
(4.42)

$$Sg = 1, 1 \cdot Sm \cong 8, 3cm^2 \tag{4.43}$$

Supondo uma coluna central quadrada, a espessura das chapas vem de (4.44).

$$a \cong \sqrt{Sg} \cong 2,9cm \tag{4.44}$$

Assim, a lâmina padronizada nº 3 é adotada, com a = 3cm. A seção magnética é reajustada para $(3x3)/1,1 = 8,2cm^2$. Então, obtém-se o número de espiras.

$$N = 33, 5 \cdot \frac{V_L rms}{Sm} \cong 84 \tag{4.45}$$

A área da seção reta do condutor é calculada por (4.46). Utiliza-se uma densidade de corrente $J = 2,5 \text{A/mm}^2$.

$$Ac = \frac{I_L rms}{J} = \frac{5,88}{2,5} \cong 2,35mm^2$$
(4.46)

Adota-se o fio 14 AWG, com área de 2,08mm². Como este fio tem uma área um pouco menor, a densidade de corrente sobe para 2,8A/mm².

A resistência parasita de cada indutor é calculada em $0,16\Omega$, usando a resistividade do fio e o comprimento médio de uma espira. Este é um dado relevante nas simulações.

A espessura do entreferro é calculada por (4.47).

$$lE = \frac{N \cdot \sqrt{2} \cdot I_L rms - 5, 6^2 \cdot a}{0, 8 \cdot Bp \cdot 2} = \frac{84 \cdot \sqrt{2} \cdot 5, 88 - 5, 6^2 \cdot 3}{0, 8 \cdot 11300 \cdot 2} \cong 0,033cm$$
(4.47)

4.10 – RESULTADOS DE SIMULAÇÃO

A estrutura montada no Simulink está mostrada na Fig. 4.22. O bloco "Elementos" contém um resistor de $0,16\Omega$ em série com um indutor de 9,3mH por fase. Esses elementos compõem o filtro L que faz a interface com a rede. Demonstra-se a seguir que este filtro é suficiente para manter a THD abaixo dos 5% em toda a faixa de operação.



Fig. 4.22 – Estágio CC-CA conectado à rede elétrica operando com modulação vetorial.

A realização da simulação em malha aberta exige a definição dos parâmetros de controle m e ø. Deve-se recorrer às equações (4.15) e (4.19), que manipuladas produzem (4.48) e (4.49).

$$m \cdot sen(\phi) = \frac{P_{ca} \cdot X_L}{V_{dc} av \cdot V_g p}$$
(4.48)

$$m \cdot \cos(\phi) = \frac{1.5 \cdot V_g p}{V_{dc} a v}$$
(4.49)

A equação (4.49) é obtida fazendo $Q_{ca} = 0$, acarretando em fator de potência unitário.

Assim, o valor de ø é obtido fazendo a divisão entre (4.48) e (4.49). Encontrado este parâmetro, o valor de m é obtido de qualquer uma das duas equações.

$$\tan\left(\phi\right) = \frac{P_{ca} \cdot X_L}{1, 5 \cdot V_g p^2} \tag{4.50}$$

$$m = \frac{1.5 \cdot V_g p}{V_{dc} av \cdot \cos(\phi)} \tag{4.51}$$

São feitas duas simulações. A primeira testa o conversor em condições nominais. Assim, considera-se $P_{ca} = 3.879W$ e $V_{dc}av = 816V$. Observa-se que $X_L = 2.\pi$.f.L e f = 60Hz.

De (4.50) e (4.51) chega-se a $\emptyset = 5,35^{\circ}$ e m = 0,57.

A Fig. 4.23 mostra a tensão e a corrente na fase a.



Fig. 4.23 – Tensão e corrente na fase a.

Observa-se uma pequena defasagem entre tensão e corrente de fase. Atribui-se esta defasagem à presença da resistência parasita nos indutores. No equacionamento que culminou em (4.50) e (4.51), essa resistência não é considerada.

A Fig. 4.24 apresenta a máxima ondulação na corrente de linha (ou fase), cuja medida é de $\Delta I_L = 8,459 - 8,104 = 0,36A$. Este valor está um pouco abaixo do calculado em (4.31), igual a 0,416A. A Fig. 4.25 mostra a pequena THD resultante desta ondulação.



Fig. 4.24 – Zoom na corrente da fase a.



Fig. 4.25 – Análise harmônica da corrente injetada na rede elétrica.

O valor de pico da componente fundamental da corrente de linha foi medido em 8,249A, conforme Fig. 4.25. Este valor praticamente coincide com o calculado em (4.30).

A Fig. 4.26 mostra que a corrente de entrada do estágio CC-CA tem uma forma de onda semelhante à estimada na Fig. 4.20. Isto se deve à proximidade entre os parâmetros m e ø usados nessa simulação e àqueles empregados na análise matemática do conversor.



Período de 50µs

Fig. 4.26 - Corrente absorvida do barramento CC pelo estágio CC-CA.

Partindo para uma segunda simulação, utilizam-se os menores valores de $P_{ca} = 500W \text{ e } V_{dc}av = 600V$ para a operação do conversor. Deles resulta $\emptyset = 0,69^{\circ} \text{ e } \text{m} = 0,78$.

A Fig. 4.27 ilustra a corrente que circula pela fase a.



Fig. 4.27 – Tensão e corrente na fase a.

A ondulação de alta frequência presente na corrente de linha não é substancialmente afetada pela redução da potência injetada na rede elétrica. Uma redução de quase 10 vezes nesta potência reduziu a ondulação a $\Delta I_L = 1,206 - 0,9803 = 0,23A$, conforme mostrado na Fig. 4.28. Essa ondulação está prevista em (4.24).



Fig. 4.28 – Zoom na corrente da fase a.

A análise harmônica da Fig. 4.29 revela um crescimento acentuado na componente de 20kHz, porém, insuficiente para elevar a THD às proximidades do limite de 5%.



Fig. 4.29 – Análise harmônica da corrente injetada na rede elétrica.

A Fig. 4.30 mostra um período de 50µs da corrente de entrada do estágio CC-CA. O potencial que esta forma de onda possui para provocar ondulações em C2 é menor que o da Fig. 4.26.



Fig. 4.30 – Corrente absorvida do barramento CC pelo estágio CC-CA.

4.11 - CONCLUSÃO

Para o estágio CC-CA foi adotado o Inversor Trifásico PWM Alimentado em Tensão, modulado e controlado vetorialmente. Na interface com a rede elétrica utilizou-se um filtro L, construído com núcleo de ferro-silício, que se mostrou suficiente para manter a THD das correntes de linha bem inferior ao limite máximo permitido por normas internacionais.

A estratégia usada na elaboração do modulador vetorial visou sua implementação prática. Os resultados de simulação demonstraram a correção das equações desenvolvidas.

Foi proposto um procedimento de projeto no qual o capacitor do barramento CC é calculado para suprimir a ondulação de alta frequência resultante do chaveamento e suportar a corrente eficaz que o atravessa.

CAPÍTULO 5 MODELAGEM DO INVERSOR TRIFÁSICO PWM ALIMENTADO EM TENSÃO

O VSI3 é conectado à rede elétrica comercial e nela injeta energia proveniente do arranjo fotovoltaico. O estágio CC-CA deve estar munido de uma malha de controle de corrente, a mais indicada a este tipo de aplicação [7]. O MPPT é executado neste mesmo estágio através de perturbações na tensão V_{dc} enquanto P_{ca} é observada, via I_d.

São monitoradas apenas as correntes de linha e a tensão no barramento CC, o que implica em economia de sensores, já que as variáveis são usadas tanto no MPPT quanto no controlador de corrente. O caminho que conduz a essa estratégia de controle começa a ser trilhado na modelagem.

Deseja-se que o modelo represente o VSI3 por equações diferenciais de 1^ª ordem, a fim de permitir a síntese do controlador no espaço de estados. Sabidamente esta é a abordagem mais adequada a sistemas MIMO, ou seja, com múltiplas entradas e saídas [44]. Os conceitos referentes à Transformação de Park, esclarecida detalhadamente em [45], são aplicados na obtenção de tal modelo. Em (5.1) apresenta-se a expressão que efetua a transformação, cuja finalidade é converter o sistema trifásico alternado em bifásico contínuo.

$$M^{-1} = \sqrt{\frac{2}{3}} \cdot \begin{bmatrix} \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} \\ \cos(\omega t) & \cos\left(\omega t - \frac{2\pi}{3}\right) & \cos\left(\omega t + \frac{2\pi}{3}\right) \\ -sen(\omega t) & -sen\left(\omega t - \frac{2\pi}{3}\right) & -sen\left(\omega t + \frac{2\pi}{3}\right) \end{bmatrix}$$
(5.1)

A potência do sistema original e do transformado por (5.1) é invariante, uma vez que M^{-1} é uma matriz ortogonal. Isso implica que sua inversa, M, é obtida pela transposta de M^{-1} , conforme (5.2).

$$M = \sqrt{\frac{2}{3}} \cdot \begin{bmatrix} \frac{1}{\sqrt{2}} & \cos(\omega t) & -sen(\omega t) \\ \frac{1}{\sqrt{2}} & \cos\left(\omega t - \frac{2\pi}{3}\right) & -sen\left(\omega t - \frac{2\pi}{3}\right) \\ \frac{1}{\sqrt{2}} & \cos\left(\omega t + \frac{2\pi}{3}\right) & -sen\left(\omega t + \frac{2\pi}{3}\right) \end{bmatrix}$$
(5.2)

5.1 – MODELAGEM CONVENCIONAL



A Fig. 5.1 apresenta uma versão simplificada do inversor usado no estágio CC-CA.

Fig. 5.1 – Estrutura simplificada do VSI3.

O VSI3 é um conversor bidirecional. Neste trabalho, por conveniência pessoal do autor, optou-se por modelá-lo como um retificador trifásico. Desta forma, o sentido das correntes de linha passa a ser o mostrado na Fig. 5.2.



Fig. 5.2 – Circuito equivalente ao VSI3 operando como retificador.

O equacionamento deste circuito equivalente, bem como a aplicação da Transformação de Park, possui semelhanças à abordagem feita em [46].

As tensões de fase geradas pelo inversor, embora já tenham sido determinadas no capítulo 4, são redefinidas em (5.3).

$$\begin{cases}
V_A = D_A \cdot V_{dc} \\
V_B = D_B \cdot V_{dc} \\
V_C = D_C \cdot V_{dc}
\end{cases}$$
(5.3)

As variáveis D_A , D_B e D_C correspondem a razões cíclicas das chaves Q_A , Q_B e Q_C . Quando Q_A está na posição 1, V_A vale V_{dc} , caso contrário, V_A vale 0.

O equacionamento segue em notação matricial. Assim, a partir da Fig. 5.2, pode-se escrever (5.4). Considerando o exposto em (5.3), obtém-se (5.5).

$$\left[V\right]_{abc} = R \cdot \left[I\right]_{ABC} + L \cdot \frac{d\left[I\right]_{ABC}}{dt} + \left[V\right]_{ABC}$$
(5.4)

$$[V]_{abc} = R \cdot [I]_{ABC} + L \cdot \frac{d[I]_{ABC}}{dt} + V_{dc} \cdot [D]_{ABC}$$
(5.5)

Onde: L1 = L2 = L3 = L; R1 = R2 = R3 = R.

A aplicação da Transformada de Park converte as variáveis de sequência abc em variáveis de sequência dq. Essas letras se reportam aos eixos direto e de quadratura que formam o referencial girante e sincronizado com a frequência da rede elétrica comercial.

$$[V]_{dq} = R \cdot [I]_{dq} + L \cdot M^{-1} \cdot \frac{dM}{dt} \cdot [I]_{dq} + L \cdot \frac{d[I]_{dq}}{dt} + V_{dc} \cdot [D]_{dq}$$
(5.6)

A solução de (5.6) leva às equações diferenciais mostradas em (5.7). Estas representam a dinâmica observada no lado CA do VSI3.

$$\begin{cases} \dot{I}_{d} = \frac{\sqrt{3} \cdot V_{g}}{L} + \omega \cdot I_{q} - \frac{R}{L} \cdot I_{d} - \frac{V_{dc}}{L} \cdot D_{d} \\ \dot{I}_{q} = -\omega \cdot I_{d} - \frac{R}{L} \cdot I_{q} - \frac{V_{dc}}{L} \cdot D_{q} \end{cases}$$
(5.7)

Onde V_g corresponde à tensão de fase eficaz da rede elétrica.

A modelagem exige que o VSI3 também seja analisado a partir do lado CC. Daí resulta (5.8).

$$I_i = I_A \cdot D_A + I_B \cdot D_B + I_C \cdot D_C \tag{5.8}$$

$$I_i = \begin{bmatrix} I \end{bmatrix}_{ABC}^T \cdot \begin{bmatrix} D \end{bmatrix}_{ABC}$$
(5.9)

Aplicando a Transformada de Park, chega-se a (5.10).

$$I_i = I_d \cdot D_d + I_q \cdot D_q \tag{5.10}$$

Da Fig. 5.1, verifica-se que $I_{dc} = I_{C2} + I_i$. Porém, para manter a coerência do raciocínio, no qual se estabeleceu que o VSI3 opera como retificador, escreve-se (5.11).

$$I_i = I_{C2} + I_{dc} (5.11)$$

$$I_{C2} = C2 \cdot \dot{V}_{dc} \tag{5.12}$$

Levando (5.11) e (5.12) a (5.10) resulta (5.13).

$$\dot{V}_{dc} = -\frac{I_{dc}}{C2} + \frac{I_d}{C2} \cdot D_d + \frac{I_q}{C2} \cdot D_q$$
(5.13)

O modelo completo do inversor fica então descrito por (5.14). Não custa lembrar que as correntes I_A , I_B , I_C e I_{dc} são consideradas positivas quando circularem em sentido oposto ao mostrado na Fig. 5.1. Essa observação é destacada para que os sensores sejam adequadamente posicionados na estrutura.

$$\begin{cases} \dot{I}_{d} = \frac{\sqrt{3} \cdot V_{g}}{L} + \omega \cdot I_{q} - \frac{R}{L} \cdot I_{d} - \frac{V_{dc}}{L} \cdot D_{d} \\ \dot{I}_{q} = -\omega \cdot I_{d} - \frac{R}{L} \cdot I_{q} - \frac{V_{dc}}{L} \cdot D_{q} \\ \dot{V}_{dc} = -\frac{I_{dc}}{C2} + \frac{I_{d}}{C2} \cdot D_{d} + \frac{I_{q}}{C2} \cdot D_{q} \end{cases}$$
(5.14)

Em (5.15) e (5.16) são reproduzidos resultados apresentados em [46]. Esses resultados integram a estratégia de controle proposta no capítulo 6.

$$P_{ca} = \sqrt{3} \cdot V_g \cdot I_d \tag{5.15}$$

$$Q_{ca} = \sqrt{3} \cdot V_g \cdot I_q \tag{5.16}$$

5.2 – MODELAGEM CONCILIADA COM A MODULAÇÃO VETORIAL

O modelo apresentado em (5.14) contém variáveis de estado (I_d , $I_q \in V_{dc}$) que são facilmente monitoradas através de sensores adequadamente posicionados na estrutura do VSI3. Através dessas variáveis são geradas as entradas de controle $D_d \in D_q$. Porém, a modulação vetorial impõe m e ø como entradas de controle. O desenvolvimento que se faz nesta seção tem a finalidade de sanar essa incompatibilidade.

O vetor $[V]_{ABC}$, presente na equação (5.4), é redefinido a partir do resultado mostrado em (4.10).

$$\begin{bmatrix} V \end{bmatrix}_{ABC} = \begin{bmatrix} V_A \\ V_B \\ V_C \end{bmatrix} = \begin{bmatrix} \frac{m \cdot V_{dc} av}{1, 5} \cdot \cos\left(\omega t + \phi\right) \\ \frac{m \cdot V_{dc} av}{1, 5} \cdot \cos\left(\omega t - \frac{2\pi}{3} + \phi\right) \\ \frac{m \cdot V_{dc} av}{1, 5} \cdot \cos\left(\omega t - \frac{4\pi}{3} + \phi\right) \end{bmatrix}$$
(5.17)

Aplica-se a Transformada de Park em (5.17).

A tensão no barramento CC é uma das variáveis de estado. Assim como foi feito na seção anterior, aqui também se omite o complemento av, conforme (5.18).

$$M^{-1} \cdot [V]_{ABC} = \sqrt{\frac{2}{3}} \cdot \begin{bmatrix} \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} \\ \cos(\omega t) & \cos\left(\omega t - \frac{2\pi}{3}\right) & \cos\left(\omega t + \frac{2\pi}{3}\right) \\ -sen(\omega t) & -sen\left(\omega t - \frac{2\pi}{3}\right) & -sen\left(\omega t + \frac{2\pi}{3}\right) \end{bmatrix} \cdot \begin{bmatrix} \frac{m \cdot V_{dc}}{1,5} \cdot \cos\left(\omega t - \frac{2\pi}{3} + \phi\right) \\ \frac{m \cdot V_{dc}}{1,5} \cdot \cos\left(\omega t - \frac{2\pi}{3} + \phi\right) \\ \frac{m \cdot V_{dc}}{1,5} \cdot \cos\left(\omega t - \frac{4\pi}{3} + \phi\right) \end{bmatrix}$$
(5.18)

$$M^{-1} \cdot \begin{bmatrix} V \end{bmatrix}_{ABC} = \begin{bmatrix} V_0 \\ V_d \\ V_q \end{bmatrix} = \begin{bmatrix} 0 \\ \sqrt{\frac{3}{2}} \cdot \frac{m \cdot V_{dc}}{1, 5} \cdot \cos(\phi) \\ \sqrt{\frac{3}{2}} \cdot \frac{m \cdot V_{dc}}{1, 5} \cdot \sin(\phi) \end{bmatrix}$$
(5.19)
$$M^{-1} \cdot \begin{bmatrix} V \end{bmatrix}_{ABC} = \begin{bmatrix} 0 \\ \sqrt{\frac{2}{3}} \cdot m \cdot V_{dc} \cdot \cos(\phi) \\ \sqrt{\frac{2}{3}} \cdot m \cdot V_{dc} \cdot \sin(\phi) \end{bmatrix}$$
(5.20)

O resultado obtido em (5.20) é a Transformada de Park das tensões de fase geradas pelo VSI3 operando com modulação vetorial, ou seja, m e ø são as entradas de controle. Usando esse resultado na Transformada de Park de (5.4) chega-se a (5.21).

$$\begin{cases} \dot{I}_{d} = \frac{\sqrt{3} \cdot V_{g}}{L} + \omega \cdot I_{q} - \frac{R}{L} \cdot I_{d} - \sqrt{\frac{2}{3}} \cdot \frac{m \cdot V_{dc} \cdot \cos(\phi)}{L} \\ \dot{I}_{q} = -\omega \cdot I_{d} - \frac{R}{L} \cdot I_{q} - \sqrt{\frac{2}{3}} \cdot \frac{m \cdot V_{dc} \cdot sen(\phi)}{L} \end{cases}$$
(5.21)

Comparando (5.21) e (5.7) pode-se relacionar D_d e D_q com m e ø.

$$\begin{cases} D_d = \sqrt{\frac{2}{3}} \cdot m \cdot \cos(\phi) \\ D_q = \sqrt{\frac{2}{3}} \cdot m \cdot sen(\phi) \end{cases}$$
(5.22)
$$\begin{cases} m = \sqrt{\frac{3}{2}} \cdot \sqrt{D_d^2 + D_q^2} \\ \phi = \arctan\left(\frac{D_q}{D_d}\right) \end{cases}$$
(5.23)

As relações apresentadas em (5.22) e (5.23) permitem que o controlador seja projetado conforme o modelo gerado em (5.14), mais fácil de manipular. A compatibilidade entre as entradas de controle obtidas e a modulação vetorial é estabelecida posteriormente com a aplicação de (5.23).
5.3 – RESULTADOS DE SIMULAÇÃO

A validação da modelagem é realizada através da observação do comportamento dos estados I_d , I_q e V_{dc} mediante variações nas entradas de controle e na corrente proveniente do estágio CC-CC, I_{dc} . São feitas três simulações em duas estruturas diferentes. A primeira delas corresponde a uma versão modificada do VSI3, já simulado no capítulo 4, conforme Fig. 5.3. A segunda estrutura é construída com as equações do modelo matemático e está mostrada na Fig. 5.4.



Fig. 5.3 – Variáveis de estado obtidas a partir do VSI3.

Como se verifica na Fig. 5.3, a fonte de tensão contínua V_{dc} , usada na Fig. 4.22, foi substituída pelo capacitor C2 = 333μ F e a fonte de corrente I_{dc}. Isso é feito para que a dinâmica de V_{dc} possa ser avaliada. A corrente injetada pelo estágio CC-CC é calculada em (5.24). As demais variáveis, bem como os parâmetros, são as mesmas da simulação feita em condições nominais na seção 4.10.

$$I_{dc} = \frac{P_{dc}}{V_{dc}} = \frac{3879}{816} \cong 4,74A$$
(5.24)

As correntes de linha são convertidas nas variáveis de estado I_d e I_q através de Fcn1 e Fcn2. A Fig. 5.3 mostra essas funções logo após o bloco Multimeter2 que faz a leitura das correntes I_A , I_B e I_C , positivas quando circulam da rede elétrica para o inversor. O conteúdo de Fcn1 corresponde à segunda linha da matriz M⁻¹ multiplicada pelo vetor das correntes de linha, conforme (5.25).

$$Fcn1: \sqrt{\frac{2}{3}} \cdot \left[\cos\left(\omega t\right) \cdot I_A + \cos\left(\omega t - \frac{2\pi}{3}\right) \cdot I_B + \cos\left(\omega t + \frac{2\pi}{3}\right) \cdot I_C \right]$$
(5.25)

Da mesma forma, o conteúdo de Fcn2 é elaborado, porém, utiliza-se a terceira linha de (5.1).

$$Fcn2: -\sqrt{\frac{2}{3}} \cdot \left[sen(\omega t) \cdot I_A + sen\left(\omega t - \frac{2\pi}{3}\right) \cdot I_B + sen\left(\omega t + \frac{2\pi}{3}\right) \cdot I_C \right]$$
(5.26)

Na Fig. 5.4, verifica-se que o modelo obtido em (5.14) é empregado. O resultado mostrado em (5.22) compatibiliza as entradas de controle a esse modelo.



Fig. 5.4 – Modelo do VSI3 conectado ao conversor CC-CC e à rede elétrica comercial.

As figuras 5.5, 5.6 e 5.7 mostram os resultados obtidos com as simulações. Do lado esquerdo são colocadas as variáveis de estado medidas pelo circuito da Fig. 5.3 e do lado direito com o modelo da Fig. 5.4. Apesar de uma pequena diferença entre as amplitudes de regime permanente, as respostas dinâmicas exibiram um comportamento semelhante. Deve-se notar que alguns gráficos estão em escala diferente em função do ajuste automático definido pelo programa MatLab.



Fig. 5.5 – Comportamento das variáveis de estado quando I_{dc} varia de 4,75A para 3A.



Fig. 5.6 - Comportamento das variáveis de estado quando m varia de 0,57 para 0,4.



Fig. 5.7 – Comportamento das variáveis de estado quando ø varia de 5,35° para -5,35°.

5.4 – CONCLUSÃO

O Inversor Trifásico PWM Alimentado em Tensão foi modelado de duas maneiras diferentes usando a Transformação de Park. Uma seguiu a metodologia tradicional e a outra incorporou ao modelo as entradas de controle m e ø usadas pelo modulador vetorial. A comparação entre os modelos levou a uma formulação matemática, aqui proposta, que pode reduzir o tempo de processamento para obtenção dos pulsos de gatilho, uma vez que menos funções trigonométricas serão calculadas por um DSP.

Os resultados de simulação demonstraram a fidelidade do modelo, tornando propício o seu emprego para o desenvolvimento da malha de controle.

CAPÍTULO 6 ESTRATÉGIA DE CONTROLE

O sistema de controle apresentado neste capítulo visa injetar corrente senoidal na rede trifásica com fator de potência unitário, ao mesmo tempo em que extrai a máxima potência disponível no arranjo fotovoltaico. A geração da corrente senoidal é garantida pela modulação vetorial. Uma malha reguladora pode levar a corrente de eixo em quadratura a zero. Segundo (5.16), tal valor de I_q elimina a circulação de reativos entre o VSI3 e a rede elétrica. Já a extração da máxima potência do arranjo fotovoltaico depende da aplicação de uma técnica de MPPT eficiente aos terminais de saída do estágio CC-CC. Porém, a Fig. 3.33 mostra que a corrente I_{dc} é pulsada. Isto é um inconveniente para a maioria dos métodos de MPPT [47]. Como alternativa a esta variável, adota-se a corrente de eixo direto, I_d, mais bem comportada. O melhor é que esta corrente reflete a potência média injetada na rede, conforme (5.15). Sendo maximizada, naturalmente o arranjo fotovoltaico passa a operar no MPOP.

Existem três métodos essenciais de MPPT: perturbação e observação (P&O), condutância incremental (IncCond) e tensão constante (CV) [12, 48].

O CV é um método de MPPT indireto, pois a posição do MPOP é estimada com base na medição de uma variável relacionada ao arranjo fotovoltaico, no caso, a tensão de circuito aberto. Não é um método de MPPT real [47].

O IncCond, em geral, leva a resultados tão precisos quanto a precisão dos sensores. Exige, portanto, *hardware* de qualidade. Além disso, seu algoritmo é complexo e requer a medição da corrente I_{de} para o cálculo da condutância vista pelo VSI3.

O P&O é o mais indicado para implementações de baixo custo [49]. Está apto a operar com as variáveis disponíveis, perturbando V_{dc} e observando I_d , conforme mostra a Fig. 6.1. Apresenta a desvantagem de continuar rastreando o MPOP apesar do mesmo já ter sido encontrado, causando a oscilação desnecessária de V_{dc} em regime permanente.



Fig. 6.1 – Variáveis usadas na execução do MPPT.

6.1 – RASTREAMENTO DO PONTO DE MÁXIMA POTÊNCIA COM O P&O

O P&O é controlado por dois parâmetros, a amplitude da perturbação aplicada em V_{dc} , ΔV , e o período de atuação do algoritmo responsável pelo MPPT, Ta.

O mecanismo de funcionamento do P&O faz com que ΔV seja somada a V_{dc} enquanto isto representar incrementos em I_d. Caso contrário, ΔV é subtraída de V_{dc} , conforme sumariza a tabela 6.1.

Perturbação em V_{dc}	Variação de I _d	Próxima perturbação
$+\Delta V$	Crescente	$+\Delta V$
$+\Delta V$	Decrescente	- ΔV
- ΔV	Crescente	- ΔV
- ΔV	Decrescente	$+\Delta V$

Tabela 6.1 – Lógica do algoritmo P&O.

Convém ilustrar o funcionamento do P&O na forma de um fluxograma, conforme Fig. 6.2. As variáveis $I_d \in V_{dc}$ são discretizadas, pois são manuseadas por um processador digital de sinais (DSP), como realizado em [11]. Este procedimento é executado a cada período de Ta.



Fig. 6.2 – Algoritmo P&O.

A lógica de funcionamento do algoritmo P&O é representada matematicamente em (6.1).

$$V_{dc}(k+1) = V_{dc}(k) + \Delta V \cdot sign\left[V_{dc}(k) - V_{dc}(k-1)\right] \cdot sign\left[I_d(k) - I_d(k-1)\right]$$
(6.1)

As funções *sign* retornam o sinal positivo ou negativo das operações entre colchetes, levando ΔV a ser adequadamente somada ou subtraída de V_{dc}.

Os valores de ΔV e Ta interferem no comportamento dinâmico do VSI3. Uma escolha inadequada desses parâmetros pode, por exemplo, conduzir à instabilidade. Em [49] são dadas sugestões para uma boa escolha. Inicialmente, deve-se lembrar que V_{dc} oscila em regime permanente. Pode-se reduzir o prejuízo causado por esta perturbação fazendo ΔV pequena, a ponto de não afastar demasiadamente o ponto de operação do MPOP. A subseção 3.2.17 revelou que $\Delta V_{in} = 2,63V$ praticamente não acarreta em perdas para o arranjo fotovoltaico. Adota-se $\Delta V = 4V$. Verifica-se que esta tensão referida ao primário resulta em 4/3,2 = 1,25V, ou seja, aproximadamente a metade do valor de ΔV_{in} . Assim, podem-se desprezar as perdas de regime permanente associadas ao MPPT. Observar que quanto menor for o valor de ΔV maior é o tempo de resposta do P&O, prejudicando seu desempenho frente a rápidas mudanças atmosféricas, em geral causadas por nuvens. O valor de Ta deve ser pouco maior que o tempo de acomodação. O ideal é que uma perturbação ocorra logo após o término do transitório provocado pela anterior. Quando Ta é adequadamente escolhido, V_{dc} assume uma forma oscilante como a mostrada na Fig. 6.3.



Fig. 6.3 – Comportamentos dinâmico e transitório esperados do P&O.

Variações do método P&O podem levar a uma significativa melhora de seu comportamento, tanto no regime transitório como no permanente. O método chamado de *steepest descent* utiliza a derivada da potência extraída do arranjo fotovoltaico no cálculo da perturbação [50]. Se uma adaptação deste conceito fosse empregada nesta tese, o ΔV seria variável, conforme (6.2). Deve-se, no entanto, limitar a trajetória de ΔV , prevenindo-se de perdas no arranjo fotovoltaico.

$$\Delta V = X \cdot \left[I_d(k) - I_d(k-1) \right] \cdot sign \left[V_{dc}(k) - V_{dc}(k-1) \right]$$
(6.2)

O parâmetro X serve de ajuste para a amplitude de perturbação em (6.2).

Observa-se que o intuito maior de (6.2) seria a eliminação de oscilações em regime permanente. Não há uma grande preocupação relativa ao tempo de resposta do P&O. Demonstra-se que a inclinação existente na característica I-V de entrada do SRC3 é capaz de evitar que o ponto de operação se desvie significativamente do MPOP mediante variações de radiação solar, conforme já apontado na subseção 3.1.8.

6.2 – SERVOSSISTEMA COM CONTROLE INTEGRAL

Pelo exposto neste capítulo, fica evidente que duas das três variáveis de estado devem ser controladas, $I_q \in V_{dc}$. A corrente de eixo em quadratura é fixada em zero para garantir fator de potência unitário e a tensão V_{dc} é utilizada no algoritmo P&O, o qual estipula seu valor de referência tomando como base as variações de I_d . As entradas de controle são m e ø. Portanto, tem-se um sistema multivariável, com duas entradas e duas saídas. Enquanto a teoria de controle convencional é fundamentada na relação entradasaída, ou função de transferência, a teoria de controle baseada no espaço de estados admite sistemas com múltiplas entradas e múltiplas saídas. Assim, é desenvolvido o projeto de um servossistema com realimentação de estados e controle integral, conforme diagrama genérico apresentado na Fig. 6.4.



Fig. 6.4 – Servossistema com realimentação de estados e controle integral.

Onde:

- x vetor de estado da planta;
- u sinal de controle;
- y sinal de saída;
- τ saída do integrador. Variável de estado adicionada ao sistema;

r – sinal de referência;

K – matriz de ganho de realimentação de estado;

Ki – constante de ganho integral;

A, B – matrizes constantes empregadas na descrição da equação de estado;

C - matriz constante empregada na descrição da equação de saída.

As equações diferenciais em (5.14) representam o modelo da planta para o qual é projetado o controlador. São equações não lineares. Para que possam ser colocadas no formato matricial padrão de uma equação de estado devem ser linearizadas. Utiliza-se a técnica chamada de Jacobiano [51]. Esta técnica envolve o cálculo de derivadas parciais das equações diferenciais, resultando em (6.3).

$$\begin{bmatrix} \dot{I}_{d} \\ \dot{I}_{q} \\ \dot{V}_{dc} \end{bmatrix}_{\dot{x}} = \begin{bmatrix} -\frac{R}{L} & \omega & -\frac{\bar{D}_{d}}{L} \\ -\omega & -\frac{R}{L} & -\frac{\bar{D}_{q}}{L} \\ \frac{\bar{D}_{d}}{C2} & \frac{\bar{D}_{q}}{C2} & -\frac{1}{\operatorname{Req} \cdot C2} \end{bmatrix} \cdot \begin{bmatrix} I_{d} \\ I_{q} \\ V_{dc} \end{bmatrix}_{x} + \begin{bmatrix} -\frac{\bar{V}_{dc}}{L} & 0 \\ 0 & -\frac{\bar{V}_{dc}}{L} \\ \frac{\bar{I}_{d}}{C2} & \frac{\bar{I}_{q}}{C2} \end{bmatrix} \cdot \begin{bmatrix} D_{d} \\ D_{q} \end{bmatrix}_{u}$$
(6.3)

O traço sobre algumas variáveis indica que as mesmas são constantes e calculadas no ponto de equilíbrio.

O modelo em (5.14) foi desenvolvido considerando o VSI3 operando como retificador. Assim, a resistência equivalente, Req, é simbolicamente acoplada em paralelo com C2, em substituição ao estágio CC-CC. Com isso, I_{dc} é apropriadamente extraída do modelo linearizado, mostrado em (6.3). O valor de Req é calculado por (6.4).

$$R eq = \frac{\overline{V}_{dc}}{\overline{I}_{dc}}$$
(6.4)

A equação de saída é apresentada em (6.5).

$$y = \begin{bmatrix} 0 & 0 & 1 \\ 0 & 1 & 0 \\ \hline C \end{bmatrix} \cdot \begin{bmatrix} I_d \\ I_q \\ V_{dc} \end{bmatrix}$$
(6.5)

Os pontos de equilíbrio são determinados a partir de (5.14), fazendo as derivadas iguais à zero. Assim, obtém-se (6.6) a (6.8).

$$\overline{I}_d = \frac{\sqrt{3} \cdot V_g - \sqrt{3} \cdot V_g^2 - 4 \cdot R \cdot P_{dc}}{2 \cdot R}$$
(6.6)

$$\bar{D}_d = \frac{\sqrt{3} \cdot V_g + \sqrt{3} \cdot V_g^2 - 4 \cdot R \cdot P_{dc}}{2 \cdot \bar{V}_{dc}}$$
(6.7)

$$\overline{D}_q = -\omega \cdot L \cdot \left(\frac{\sqrt{3} \cdot V_g - \sqrt{3 \cdot V_g^2 - 4 \cdot R \cdot P_{dc}}}{2 \cdot R \cdot \overline{V_{dc}}} \right)$$
(6.8)

No equilíbrio, $\overline{I}_q = 0$ e \overline{V}_{dc} é definida pelo estágio CC-CC.

6.2.1 – Projeto do Controlador Analógico

O servossistema proposto possui dois integradores dentro da malha fechada, os quais eliminam os erros de regime estacionário. São integradas as diferenças entre os sinais de referência e os sinais de saída V_{dc} e I_q .

Cada integrador introduz uma nova variável de estado no sistema de malha fechada. Assim, o projeto por alocação de pólos, adotado nesta tese, deve incluir essas novas variáveis.

O ponto de equilíbrio é definido em condições nominais pelos parâmetros e variáveis a seguir:

L = 9,3mH ; C2 = 333µF ; R = 0,16Ω ;
$$\omega$$
 = 377rad/s ; V_g = 220V ; \overline{I}_q = 0 ; P_{dc} = -3.879W
 \overline{V}_{dc} = 816V ; \overline{I}_{dc} = -4,74A

A potência está com valor negativo porque o VSI3 foi modelado como retificador, mas opera como inversor. No modelo, as correntes são positivas quando fluem do lado CA para o lado CC. Assim também são posicionados os sensores.

De (6.4), (6.6), (6.7) e (6.8), são calculados:

Req = 172Ω ; \bar{I}_d = -10,14A ; \bar{D}_d = 0,47 ; \bar{D}_q = 0,044

Utilizando (5.23) obtém-se m = 0,58 e \emptyset = 5,35°. Esses valores são praticamente idênticos aos calculados no capítulo 4 com (4.50) e (4.51). Verifica-se também que os resultados de simulação obtidos no capítulo 5 ratificam o valor de \overline{I}_d .

A alocação de pólos é feita para três pólos dominantes seguindo o critério de Bessel [52], o qual minimiza o sobressinal (inferior a 5%). A equação característica que define esse critério para uma frequência natural não amortecida $\omega n = 1 \text{ rad/s}$ é apresentada em (6.9).

$$(s+0,9420) \cdot (s+0,7455 \pm j0,7112)$$
 (6.9)

O valor de ω n de operação é estimado em (6.10), adotando um tempo de acomodação ts = 20ms e um fator de amortecimento $\xi = 0,7$.

$$ts = \frac{3}{\xi \cdot \omega n} \Longrightarrow \omega n = \frac{3}{0, 7 \cdot 0, 02} \cong 214 \, rad/s \tag{6.10}$$

O sistema possui cinco pólos em função da inclusão dos dois integradores. Destes, três são raízes de (6.9) combinada com (6.10). Os dois pólos adicionais não interferem na resposta dinâmica, pois possuem constante de tempo quatro vezes menor que a dos pólos dominantes, conforme apresentado a seguir:

As variáveis de estado introduzidas pelos integradores são chamadas de $\tau 1$ e $\tau 2$. Assim, duas novas equações diferenciais, mostradas em (6.11), são adicionadas a (6.3), transformando esta equação de estado em (6.12).

$$\begin{bmatrix} \dot{\mathfrak{r}} 1\\ \dot{\mathfrak{r}} 2 \end{bmatrix} = \begin{bmatrix} r1\\ r2 \end{bmatrix} - C \cdot x \tag{6.11}$$

$$\begin{bmatrix} \dot{x} \\ \dot{\tau} \end{bmatrix} = \begin{bmatrix} A & 0 \\ -C & 0 \end{bmatrix} \cdot \begin{bmatrix} x \\ \tau \end{bmatrix} + \begin{bmatrix} B \\ 0 \end{bmatrix} \cdot \begin{bmatrix} u1 \\ u2 \end{bmatrix} + \begin{bmatrix} 0 & 0 \\ 1 & 0 \\ 0 & 1 \end{bmatrix} \cdot \begin{bmatrix} r1 \\ r2 \end{bmatrix}$$
(6.12)

Onde r1 e r2 são sinais de referência para V_{dc} e para I_q, respectivamente.

A análise de regime permanente proposta por [44] leva (6.12) a ser reescrita como (6.13).

$$\dot{e} = \hat{A} \cdot e + \hat{B} \cdot ue \tag{6.13}$$

Onde:

$$\hat{\mathbf{A}} = \begin{bmatrix} \mathbf{A} & \mathbf{0} \\ -C & \mathbf{0} \end{bmatrix} \qquad \qquad \hat{\mathbf{B}} = \begin{bmatrix} B \\ \mathbf{0} \end{bmatrix} \tag{6.14}$$

Aplicando realimentação de estados a (6.13) define-se (6.15).

$$ue = -\hat{K} \cdot e \tag{6.15}$$

Onde:

$$\hat{K} = \begin{bmatrix} K & -Ki1 & -Ki2 \end{bmatrix} = \begin{bmatrix} Kd1 & Kd2 & Kd3 & -Kid1 & -Kid2 \\ Kq1 & Kq2 & Kq3 & -Kiq1 & -Kiq2 \end{bmatrix}$$
(6.16)

O projeto por alocação de pólos leva a determinação da matriz \hat{K} , cujo resultado encontra-se em (6.17).

$$\hat{K} = \begin{bmatrix} -1,2105e-2 & -4,4899e-3 & -2,1336e-3 & 2,9601e-1 & 1,5465e-1\\ 6,1266e-3 & -1,1147e-2 & 1,8127e-3 & -3,3206e-1 & 1,7801 \end{bmatrix}$$
(6.17)

O procedimento que conduz a (6.17) encontra-se no Apêndice A.

6.2.2 – Estudo da Estabilidade

Os autovalores da matriz $\hat{A} - \hat{B} \cdot \hat{K}$ correspondem aos pólos de malha fechada do sistema. O Programa 6.1 calcula esses pólos para toda a faixa de operação. Para cada valor possível de V_{dc} e I_{dc} um equilíbrio é determinado e o sistema é linearizado neste ponto.

Programa 6.1 – Cálculo dos autovalores de malha fechada jj=[-160+j*152 -160-j*152 -202 -800 -800];

```
L=9.3e-3;
Vg=220;
w=2*pi*60;
R=0.16;
C2=333e-6;
XL=w*L;
P = -3879;
Vdc0=816;
Idc0=P/Vdc0;
Iq0=0;
Id0=(sqrt(3)*Vg-sqrt(3*Vg<sup>2</sup>-4*R*P))/2/R;
Dd0=(sqrt(3)*Vg+sqrt(3*Vg<sup>2</sup>-4*R*P))/2/Vdc0;
Dq0=-(sqrt(3)*Vg-sqrt(3*Vg^2-4*R*P))/Vdc0*XL/2/R;
AA = [-R/L w -Dd0/L 0 0]
    -w -R/L -Dq0/L 0 0
    Dd0/C2 Dq0/C2 -Idc0/Vdc0/C2 0 0
    0 0 -1 0 0
    0 -1 0 0 0];
BB=[-Vdc0/L 0; 0 -Vdc0/L; Id0/C2 0; 0 0; 0 0];
k=place(AA,BB,jj);
for Vdc=650:10:820
for Idc=0:-0.4:-4.8
Id=(sqrt(3)*Vg-sqrt(3*Vg^2-4*R*Vdc*Idc))/2/R;
Dd=(sqrt(3)*Vg+sqrt(3*Vg<sup>2</sup>-4*R*Vdc*Idc))/2/Vdc;
Dq=-(sqrt(3)*Vg-sqrt(3*Vg<sup>2</sup>-4*R*Vdc*Idc))/Vdc*XL/2/R;
AA = [-R/L w -Dd/L 0 0]
    -w -R/L -Dq/L 0 0
    Dd/C2 Dq/C2 -Idc/Vdc/C2 0 0
    0 \ 0 \ -1 \ 0 \ 0
    0 -1 0 0 0];
BB=[-Vdc/L 0; 0 -Vdc/L; Id/C2 0; 0 0; 0 0];
p=eig(AA-BB*k);
for i=1:5
pl=real(p(i));
p2=imag(p(i));
plot(p1,p2,'x');
hold on;
end
end
end
```

Nas redondezas de um ponto de equilíbrio, ou seja, em condições de pequenos sinais, o comportamento do sistema é ditado pela localização dos pólos obtidos do seu modelo linearizado. A Fig. 6.5 traz os pólos correspondentes ao sistema linearizado em todos os pontos de equilíbrio (Não Linear), bem como um lugar das raízes convencional, ou seja, com o sistema linearizado uma única vez no ponto de equilíbrio nominal (Linear).



Fig. 6.5 – Pólos do sistema de malha fechada.

Verifica-se na Fig. 6.5 que, apesar do critério de desempenho de Bessel não se manter para toda a faixa de operação, apenas para pequenos sinais, não há risco do sistema se tornar instável, pois os pólos se mantêm no semiplano esquerdo. Assim, valida-se o projeto do controlador linear para a aproximação do sistema não linear em torno de seu ponto de equilíbrio nominal.

6.2.3 - Resultados Parciais de Simulação em Tempo Contínuo

A Fig. 6.6 apresenta a estrutura de controle da corrente injetada na rede elétrica. São utilizadas a realimentação de estados e dois integradores na obtenção dos sinais de controle $D_d e D_q$.

A simulação é realizada em condições nominais, $I_{dc} = -4,74A$. Em 200ms é aplicado um degrau de 4V na referência da tensão V_{dc} . A Fig. 6.7 mostra que o tempo de acomodação é de aproximadamente 20ms, conforme especificado no projeto.

O sobressinal em V_{dc} ficou inferior a 5%.



Fig. 6.6 – Controle analógico via realimentação de estados e dois integradores.



Fig. 6.7 – Variáveis de estado mediante perturbação em V_{dc} .

6.2.4 - Discretização

O projeto desenvolvido na subseção 6.2.1 não é válido quando as variáveis são definidas em intervalos discretos de tempo. Assim, o uso do DSP na implementação da malha de controle exige a discretização da equação de estado (6.3). O período de amostragem, *sampling period*, é adotado em Ts = 50μ s, ou seja, com o mesmo valor do período de chaveamento, T2. Para que se possa realizar uma nova alocação de pólos com base no sistema discretizado, deve-se mapear os pólos para dentro do círculo unitário. Isso é feito através da transformação bilinear. Esses procedimentos encontram-se no Apêndice A. A partir daí, o projeto do servossistema segue as orientações descritas em [53], com as quais são obtidas (6.18) e (6.19).

$$\begin{bmatrix} K & Ki1 & Ki2 \end{bmatrix} = \begin{bmatrix} Kd1 & Kd2 & Kd3 & Kid1 & Kid2 \\ Kq1 & Kq2 & Kq3 & Kiq1 & Kiq2 \end{bmatrix}$$
(6.18)

$$\begin{bmatrix} K & Ki1 & Ki2 \end{bmatrix} = \begin{bmatrix} -1,1731e-2 & -4,0237e-3 & -1,9815e-3 & -1,4392e-5 & 7,7076e-6 \\ 3,0238e-3 & -1,0994e-2 & -9,8639e-4 & -6,7616e-6 & -9,1728e-5 \end{bmatrix}$$
(6.19)

A matriz em (6.19) compreende os ganhos utilizados na realimentação de estado e as constantes de integração.

6.2.5 – Resultados Parciais de Simulação em Tempo Discreto

A Fig. 6.8 apresenta o mesmo modelo não linear do estágio CC-CA conectado à rede elétrica comercial mostrado na Fig. 6.6, porém, neste caso, com uma malha de controle discreta. Além da definição de novos ganhos usados na realimentação, são empregados blocos de atraso unitário e *sample and hold*. Todos são configurados com o período de amostragem Ts. Os blocos de atraso unitário usados na geração dos sinais de controle D_d e D_q servem para definir um valor inicial para essas variáveis. Os integradores são discretizados e passam a implementar a função a diferença genérica, baseada na Fig. 6.4, mostrada em (6.20).

$$\tau(k) = \tau(k-1) + r(k) - y(k)$$
(6.20)

A Fig. 6.9 mostra que os resultados de simulação são comparáveis aos obtidos com o sistema analógico.



Fig. 6.8 – Controle discreto via realimentação de estados e dois integradores.



Fig. 6.9 - Variáveis de estado mediante perturbação.

6.3 – RESULTADOS DE SIMULAÇÃO

O teste realizado com a malha de controle discreta mostrada na Fig. 6.8 não leva em consideração a interferência provocada pelas comutações, já que o modelo substitui a estrutura do VSI3. Na Fig. 6.10, a mesma malha de controle é submetida a sinais pulsados. A fim de tornar a tarefa do controlador ainda mais difícil, é adicionada uma RSE de $270m\Omega$ ao capacitor C2. O resultado obtido encontra-se na Fig. 6.11. O comportamento do sistema chaveado é muito similar ao obtido com o seu modelo, na Fig. 6.9.

As equações apresentadas em (5.23) são incorporadas à malha discreta, já que as entradas de controle do modulador vetorial, SVM, são m e ø.



Fig. 6.10 - Estágio CC-CA com controle vetorial discreto.



Fig. 6.11 - Variáveis de estado mediante perturbação.

Ainda em referência à Fig. 6.10, observa-se que não foram empregados filtros antialiasing antes das aquisições das correntes de linha, feitas por *Multimeter2*, e da tensão V_{dc} , feita por *Multimeter*. Esses filtros também não são empregados na construção do protótipo. Os fatores que justificam a ausência dos filtros são:

- os sinais amostrados já são filtrados pelo capacitor C2 e pelos indutores de linha L1, L2 e L3;
- as frequências de amostragem, fs, e de chaveamento, f2, são iguais. Portanto, a cada período de chaveamento, as amostragens ocorrem em um ponto específico das formas de onda das correntes de linha e da tensão do barramento CC. Este ponto é tido como valor médio instantâneo destes sinais;
- as amostragens ocorrem antes das comutações dos transistores. Isso diminui o risco de se amostrar um surto de tensão ou corrente;
- a malha de controle confere ao sistema duas características importantes chamadas de rastreamento robusto e rejeição a perturbações [51]. Isso significa que as saídas seguem as referências mesmo na presença de ruídos e variações nos parâmetros da estrutura.

A Fig. 6.12 apresenta o Inversor Trifásico de Dois Estágios Modificado injetando na rede elétrica a máxima energia disponível no arranjo fotovoltaico. Os resultados de simulação desta estrutura, para variações na radiação solar, estão na Fig. 6.13.







Fig. 6.13 – Formas de onda para diferentes valores de intensidade de radiação solar.

Observa-se que, na Fig. 6.13, o P&O não é colocado em ação, tendo em vista que V_{dc} se mantém regulado em 816V. A idéia é verificar o quanto a característica de entrada do SRC3 se aproxima dos MPOPs obtidos em diferentes níveis de radiação solar, conforme sugere a Fig. 3.25. Com esta finalidade é traçada a Fig. 6.14 e define-se o erro de rastreamento relativo, ɛr, em (6.21).



Fig. 6.14 – Curvas P-V do arranjo fotovoltaico com destaque para os MPOPs.

$$\varepsilon r = \frac{P_{MPOP} - P_{MPPT}}{P_{MPOP}} \cdot 100\% \tag{6.21}$$

Onde:

 P_{MPOP} – é a máxima potência que o arranjo fotovoltaico pode fornecer em uma condição específica de temperatura e radiação solar;

P_{MPPT} – é a potência obtida do arranjo fotovoltaico usando o método de MPPT proposto.

Com os dados disponibilizados nas Figs. 6.13 e 6.14, constrói-se a tabela 6.2. Dela, pode-se concluir que a inclinação presente na característica I-V de entrada do SRC3 confere ao inversor um bom desempenho em rápidas mudanças atmosféricas. Assim, uma vez encontrado o MPOP, haveria a possibilidade de se interromper as perturbações em V_{dc} e deixar que o próprio estágio CC-CC cuide do rastreamento.

Verifica-se na Fig. 6.13 que 50ms são suficientes para que qualquer transitório em V_{dc} ou I_d se extinga antes de uma nova variação em Psun. Seguindo o raciocínio, uma perturbação aplicada na referência de V_{dc} leva a um transitório que deve se extinguir no mesmo tempo. Assim, adota-se Ta = 50ms.

Radiação Solar (W/m ²)	$P_{MPOP}(W)$	P _{MPPT} (W)	er (%)
1000	4000	4000	0
800	3198	3198	0
600	2384	2384	0
400	1562	1562	0
200	742,5	739,4	0,4

Tabela 6.2 – Erro de rastreamento relativo.

A Fig. 6.15 apresenta o comportamento da tensão e corrente de saída do arranjo fotovoltaico quando, em 100ms, a temperatura é aumentada em 10°C. A radiação solar é fixada em 1kW/m². Como se verifica, a corrente sofre uma queda brusca e a tensão quase não varia, conforme sugere a Fig. 3.36.



Fig. 6.15 – Degrau de temperatura aplicado ao arranjo fotovoltaico.

A Fig. 6.16 mostra que a potência de saída do arranjo fica abaixo do MPOP.

A Fig. 6.17 mostra três pontos de operação do arranjo fotovoltaico. O primeiro é o nominal, para a temperatura de 25°C. Após a elevação de temperatura, tem-se o segundo ponto, cuja potência correspondente é de 3.779W, abaixo do $P_{MPOP} = 3.832W$. Aliás, esse é o terceiro ponto, que deve ser alcançado mediante a redução na tensão V_{dc}. Assim, em 300ms, o P&O é colocado em ação, conforme Fig. 6.18.



Fig. 6.16 – Redução na potência gerada pelo arranjo fotovoltaico mediante aumento de 10°C na temperatura dos painéis.



Fig. 6.17 – Pontos de operação do Inversor de Dois Estágios Modificado sobre a característica P-V do arranjo fotovoltaico.



Fig. 6.18 - Variáveis acionadas pelo algoritmo P&O.

A Fig. 6.18 mostra que a cada três ciclos da rede elétrica, ou seja, 50ms, a tensão V_{dc} é perturbada conforme a variação observada em I_d. Esta ação desloca a característica I-V de entrada do SRC3 até que seu cruzamento com a característica I-V do arranjo fotovoltaico fique sobre o MPOP, conforme sugere a Fig. 3.37. Encontrado o MPOP, surgem as oscilações em V_{dc}.

A Fig. 6.19 mostra que o erro de rastreamento relativo vai a praticamente zero com esta estratégia de controle.



Fig. 6.19 - Desempenho do MPPT.

6.4 – CONCLUSÃO

O algoritmo P&O é executado de forma inovadora, perturbando a tensão no barramento CC e observando a variação da corrente de eixo direto. Essas variáveis foram geradas como parte do controle da corrente injetada na rede elétrica. Graças ao *Behavior Matching*, demonstrou-se que essa técnica de aplicação do P&O equivale a perturbar a tensão nos terminais de saída do arranjo fotovoltaico e observar a potência gerada pelo mesmo.

Projetou-se um controlador digital de corrente a partir de equações de estado do sistema multivariável. Com essa técnica, não houve necessidade de desacoplamento entre equações, e os sinais de controle foram gerados por realimentação de estados, ou seja, não foram utilizados compensadores. Esse é um fator que pode diminuir o tempo de processamento, uma vez que não há equações a diferença para serem processadas.

Como ocorre na grande maioria dos casos, o controlador linear, projetado para uma aproximação do sistema em torno do ponto de operação nominal, foi aplicado diretamente ao sistema não linear. Assim, foi desenvolvido um programa que calcula os pólos da versão linearizada do sistema não linear em malha fechada em todos os pontos de operação possíveis. Com este programa, pode-se tirar uma conclusão segura relativa à estabilidade do sistema, algo que erroneamente tem sido feito a partir do lugar das raízes convencional.

Resultados de simulação confirmaram que o desempenho do controlador, sem filtros antialiasing, foi fiel ao especificado na alocação de pólos. O MPPT e o controle da corrente operaram conjuntamente sem qualquer desvantagem em relação ao estado da arte.

CAPÍTULO 7 EXPERIMENTAÇÃO

Este trabalho propõe uma nova estratégia de controle para inversores de dois estágios empregados no processamento da energia solar fotovoltaica em sistemas conectados à rede elétrica. Esta estratégia consiste em concentrar o controle da corrente injetada na rede e o método de MPPT no estágio CC-CA. Tal alteração conceitual deu origem ao chamado Inversor de Dois Estágios Modificado, cuja estrutura de potência é apresentada na Fig. 7.1.



Fig. 7.1 - Topologia do Inversor de Dois Estágios Modificado.

O conversor empregado no estágio CC-CC de um Inversor de Dois Estágios Modificado opera com razão cíclica e frequência constantes. Nestas condições, o conversor CC-CC deve exibir uma característica I-V de entrada que se aproxime da linha formada pela união dos MPOPs obtidos quando o arranjo fotovoltaico é submetido a diferentes níveis de radiação solar. As figuras 3.7 e 3.25 ilustram o quanto as características de entrada teóricas dos conversores PWM3 e SRC3 se aproximam dos MPOPs de um arranjo fotovoltaico de 4kWp. O principal objetivo deste capítulo é demonstrar que o SRC3 apresenta tal característica de entrada na prática e, portanto, é capaz de reproduzir o comportamento do arranjo fotovoltaico nos seus terminais de saída, conforme prevê o *Behavior Matching*.

Infelizmente, a parte experimental deste trabalho não pôde contar com o arranjo fotovoltaico de 4kWp, composto por 20 painéis KC200GT, conforme está previsto no projeto da seção 3.2.16. No seu lugar, foi utilizado um arranjo com 20 painéis KC50, também da Kyocera, em operação há cerca de 15 anos no INEP.

A fim de compensar a falta do arranjo fotovoltaico para o qual o inversor de dois estágios foi especificado e construído, utilizou-se uma fonte CC de 12kW em diversos ensaios. A fonte FCC-1200-70, fabricada pela Supplier, possui tensão de saída ajustável entre 0 e 700V.

A grande maioria das medições foi realizada com um osciloscópio de 4 canais da marca Agilent, série 6000.

Para medir a intensidade de radiação solar empregou-se o PV I-V Curve Analyser Mini-Kla, fabricado pela empresa alemã Mencke & Tegtmeyer Ingenieurbüro.

Algumas formas de onda foram capturadas em tempo real pelo Code Composer Studio, usado na programação do TMS320F2812, da Texas Instruments. Esse DSP, montado em uma placa de testes desenvolvida pela Spectrum Digital sob o nome eZdspTMF2812, aciona os 12 transistores do Inversor de Dois Estágios Modificado, conforme ilustra a Fig. 7.2.



Fig. 7.2 - Protótipo do Inversor de Dois Estágios Modificado montado em Laboratório.

Vale observar que a inclusão dos algoritmos necessários à modulação vetorial e ao controle de um VSI3 em um único DSP não era algo comum antes da comercialização do TMS320F240 [54]. Esse controlador é de uma geração anterior a do TMS320F2812. Antes

de seu lançamento, a maioria das soluções era híbrida, ou seja, os sistemas de controle combinavam *hardware* analógico com digital.

Neste trabalho, são usados apenas três sensores. A tensão e as correntes medidas sequer são filtradas antes de alimentar o DSP. Buscou-se enxugar ao máximo o *hardware* empregado no tratamento de sinais. Como é visto na seção 7.2, o DSP responde pela execução de técnicas sofisticadas de modulação e controle, além de realizar o MPPT e a proteção para falta de rede (*anti-islanding*) ao mesmo tempo em que gera os pulsos de comando para o estágio CC-CC.

7.1 - ARRANJO FOTOVOLTAICO

Conforme comentado na introdução deste capítulo, o arranjo fotovoltaico empregado nos ensaios é composto por 20 painéis KC50 que estão montados na forma de 4 fileiras conectadas em paralelo, cada uma contendo 5 painéis. Esta configuração não pôde ser modificada.

Um módulo policristalino KC50 possui 36 células fotovoltaicas interconectadas. Em STC, produz 50Wp em seus terminais, conforme os dados de catálogo a seguir:

- Tensão no MPOP = 16,7V.
- Corrente no MPOP = 3A.
- Tensão de circuito aberto = 21,5V.
- Corrente de curto-circuito = 3,1A.

O catálogo também fornece o coeficiente de temperatura de Isc no valor de 1,33mA/°C. Esses dados são usados na obtenção das curvas características do arranjo fotovoltaico via simulação, através do modelo estudado no capítulo 2.

A utilização de um novo arranjo fotovoltaico altera substancialmente os níveis das tensões e correntes por toda a estrutura do inversor. Ajustes são inevitáveis. O ponto de partida para tais ajustes depende da caracterização prática do novo arranjo fotovoltaico. Dessa caracterização deve-se extrair a nova tensão e a nova corrente nominal nos terminais do arranjo fotovoltaico, $V_{in}av$ e $I_{in}av$. Até então, esses valores são 263V e 15,21A, que levam a uma potência de 4kWp.

A Fig. 7.3 apresenta as medições feitas em um dia nublado, com temperatura ambiente de 27°C e intensidade de radiação solar média de 220W/m². Não foi possível medir a temperatura de operação do arranjo fotovoltaico. Além dos pontos referentes às

medições, a figura também retrata a curva característica simulada. Os parâmetros que mais aproximaram a curva simulada dos pontos medidos foram T = 40°C e Psun = 212W/m².



Fig. 7.3 - Curvas características I-V e P-V do arranjo fotovoltaico em dia nublado.

A análise da Fig. 7.3 resulta em uma tensão no MPOP de 76V com potência de 180W.

A Fig. 7.4 mostra o resultado das medições feitas em um dia ensolarado, com temperatura ambiente de 34° C e intensidade de radiação solar média de 980W/m².

Os parâmetros usados na aproximação da curva simulada aos pontos referentes às medições foram T = 80° C e Psun = 830W/m².



Fig. 7.4 - Curvas características I-V e P-V do arranjo fotovoltaico em dia ensolarado.

Diferentemente da Fig. 7.3, na Fig. 7.4 verificam-se desvios significativos entre valores medidos e aqueles previstos pelo modelo do arranjo fotovoltaico. Atribui-se esses desvios à perda de rendimento dos painéis. O catálogo do fabricante prevê uma perda de rendimento de até 10% em 12 anos e de até 20% em 25 anos. Desta forma, a fim de tirar conclusões mais precisas em relação às curvas, gerou-se a Fig. 7.5 através da interpolação dos pontos medidos.



Fig. 7.5 - Curva característica P-V do arranjo fotovoltaico em dia ensolarado obtida por medição (MPOP de 587,1W) e por simulação (MPOP de 629,6W).

Verifica-se na Fig. 7.5 que a tensão no MPOP é de 62,21V para a curva medida e de 67V para a simulada. Já a potência medida é de 587,1W contra os 629,6W obtidos por simulação. Assim, assume-se como condição nominal de operação do arranjo fotovoltaico a tensão de 62,21V com potência de 587,1W. Essa condição foi usada no preparo de outras experiências abordadas ao longo deste capítulo, e será oportunamente mencionada.

Considerando a relação de espiras do transformador e o efeito da temperatura sobre a tensão de saída do arranjo fotovoltaico, conclui-se que a tensão do barramento CC deve variar de 200V até as proximidades de 250V.

Os testes apresentados nesta seção foram feitos em torno das 14h. Assim, as demais experiências que envolvem o arranjo fotovoltaico também foram feitas neste mesmo horário, durante os meses de fevereiro e março de 2009.

7.2 - PROGRAMAÇÃO DO DSP

O controlador digital de sinais TMS320F2812 possui uma CPU de 32 bits com processamento em ponto fixo a 150MHz, memórias RAM, ROM e Flash, temporizadores e diversos periféricos. Os periféricos usados nesse trabalho foram:

• Módulo gerenciador de eventos A (EVA): contém três unidades de comparação, cada uma associada a duas saídas PWM, dois temporizadores, três registradores de

comparação, cada um com seu registrador sombra (*shadow register*), e lógica de controle e interrupções. Algumas das funcionalidades do módulo não foram citadas por não terem sido empregadas.

- Módulo gerenciador de eventos B (EVB): este módulo é idêntico ao EVA.
- Conversor analógico para digital (ADC): contém dezesseis canais multiplexados com resolução de 12 bits para sinais analógicos de 0 a 3V, dezesseis registradores para o armazenamento dos resultados e lógica de controle e interrupções.
- Entradas e saídas digitais, I/Os: contém até 56 pinos de I/O, agrupados em seis portas chamadas de GPIO. Esses pinos são multiplexados e podem ser programados individualmente para assumir sua função primária, dedicando-se a outros periféricos do controlador.

Os pinos que estão destacados na Fig. 7.6 fazem a interface dos referidos periféricos com os circuitos de comando, controle e condicionamento do inversor. São usadas duas interrupções externas, XINT1 e XINT2, doze saídas PWM, PWM1-PWM6 do EVA e PWM7-PWM12 do EVB e três saídas digitais, pinos 7, 8 e 36 do conector P8. Os demais pinos são de alimentação e de referência para as entradas analógicas. A programação do DSP esclarece como cada um desses pinos foi utilizado.

Foram executados diversos projetos ao longo do trabalho de bancada. Cada projeto contém programas que testam funcionalidades específicas do inversor. Assim, pôde-se avaliar, de forma independente, os estágios CC-CC e CC-CA. Este último, em malha aberta e fechada. Todos esses projetos podem ser considerados como uma parte do que está apresentado no Apêndice B. Este, ao contrário dos demais, aciona o inversor como um todo e com todas as funcionalidades previstas para este trabalho.

Dois aspectos importantes da programação são rapidamente verificados: utilizou-se a linguagem C e funções matemáticas da biblioteca IQmath. Isso permitiu encarar o DSP como se o mesmo fosse um processador de ponto flutuante, ou algo próximo disto. Esse comportamento é favorável ao DSP, que deve realizar dezenas de cálculos relacionados à modulação vetorial, à Transformação de Park e à realimentação de estados. Os detalhes da lógica de programação são discutidos a partir do fluxograma apresentado na Fig. 7.7.



P4 Pin #	Função	P8 Pin #	Função	P8 Pin #	Função	
1	+3.3V/+5V/NC *	1	+3.3V/+5V/NC *	2	+3.3V/+5V/NC *	
2	XINT2/ADCSOC	3	SCITXDA	4	SCIRXDA	
3	MCLKXA	5	XINT1n/XBIOn	6	CAP1/QEP1	
4	MCLKRA	7	CAP2/QEP2	8	CAP3/QEPI1	
5	MFSXA	9	PWM1	10	PWM2	
6	MFSRA	11	PWM3	12	PWM4	
7	MDXA	13	PWM5	14	PWM6	
8	MDRA	15	T1PWM/T1CMP	16	T2PWM/T2CMP	
9	Não conectado	17	TDIRA	18	TCLKINA	
10	GND	19	GND	20	GND	
11	CAP5/QEP4	21	Não conectado	22	XINT1N/XBIOn	
12	CAP6/QEPI2	23	SPISIMOA	24	SPISOMIA	
13	T3PWM/T3CMP	25	SPICLKA	26	SPISTEA	
14	T4PWM/T4CMP	27	CANTXA	28	CANRXA	
15	TDIRB	29	XCLKOUT	30	PWM7	
16	TCLKINB	31	PWM8	32	PWM9	
17	XF/XPLLDISn	33	PWM10	34	PWM11	
18	SCITXDB	35	PWM12	36	CAP4/QEP3	
19	SCIRXDB	37	T1CTRIP/PDPINTAn	38	T3CTRIP/PDPINTBn	
20	GND	39	GND	40	GND	

P5 Pin #	Função	P9 Pin #	Função	P9 Pin #	Função
1	ADCINB0	1	GND	2	ADCINA0
2	ADCINB1	3	GND	4	ADCINA1
3	ADCINB2	5	GND	6	ADCINA2
4	ADCINB3	7	GND	8	ADCINA3
5	ADCINB4	9	GND	10	ADCINA4
6	ADCINB5	11	GND	12	ADCINA5
7	ADCINB6	13	GND	14	ADCINA6
8	ADCINB7	15	GND	16	ADCINA7
9	ADCREFM	17	GND	18	VREFLO *
10	ADCREFP	19	GND	20	Não conectado

Fig. 7.6 - Kit de desenvolvimento eZdspTMF2812 e funções de seus conectores.



Fig. 7.7 - Fluxograma da programação do DSP apresentada no Apêndice B.

O projeto apresentado no Apêndice B é compilado, gerando um código binário. Esse código é carregado na memória RAM do DSP. Sua execução tem início com a declaração de variáveis (Programa B.1). A maioria dessas variáveis está no formato IQ global, ou seja, a menos que o formato da variável IQ seja especificado, ela assumirá o formato IQ18, definido no arquivo IQmathLib.h. Este arquivo acompanha a biblioteca IQmath e é carregado automaticamente na etapa de pré-processamento. Ambos os arquivos estão disponibilizados no site da Texas Instruments em um pacote chamado SPRC087, tratado como máquina virtual de ponto flutuante.

O formato IQ18 admite que as entradas e as saídas das funções matemáticas variem de -8.192 até aproximadamente 8.192, com precisão numérica de 0,000003815.

Seguindo o fluxograma, após a declaração de variáveis, o DSP é inicializado. São executadas seis funções em uma sequência que evita erros durante a compilação. As cinco primeiras funções de inicialização, desenvolvidas pela Texas Instruments, realizam o seguinte procedimento:

- Desabilita o *Watchdog*.
- Define a frequência do *clock* para a CPU e periféricos.
- Habilita todos os periféricos.
- Armazena os endereços das interrupções que podem ser geradas pelos periféricos num bloco da memória RAM no qual tais interrupções são multiplexadas, *Pheripheral Interrupt Expansion*.
- Define novas funções que auxiliam na utilização do temporizador 0 da CPU.
- Ajusta o estado inicial do conversor analógico para digital, colocando-o de prontidão para as conversões.

A sexta função de inicialização do DSP (Initial_Config, Programa B.2, Apêndice B) completa a sua configuração com o seguinte procedimento:

- Reconfigura o *Watchdog*, que permanece desabilitado, e as frequências de *clock* da CPU e dos periféricos para um estado desejado. Isso evita alterações nos algoritmos desenvolvidos pela Texas Instruments.
- Define as 12 saídas PWM e as 3 saídas digitais.
- Configura os temporizados de 16 bits 1 e 2 do EVA e 3 e 4 do EVB.
- Define a lógica de operação das unidades de comparação do EVA e do EVB e os valores iniciais dos registradores de comparação (CMPR1 - CMPR3 do EVA e CMPR4 - CMPR6 do EVB).
- Define a lógica de operação do conversor analógico para digital.
- Em ordem decrescente de prioridade, habilita as seguintes interrupções:
 - <u>Interrupção 1</u>: XINT1 interrupção externa 1, gerada na borda de descida da tensão no pino correspondente.

- <u>Interrupção 2</u>: XINT2 interrupção externa 2, gerada na borda de subida da tensão no pino correspondente.
- <u>Interrupção 3</u>: TINTO o temporizador 0 da CPU, de 32 bits, gera essa interrupção quando sua contagem decrescente chega a 0.
- <u>Interrupção 4</u>: T1PINT interrupção gerada pelo temporizador 1 do EVA quando sua contagem atinge 1875, valor que está armazenado no registrador T1PR (*timer 1 period register*).
- <u>Interrupção 5</u>: T1UFINT interrupção gerada pelo temporizador 1 do EVA quando o valor de sua contagem atinge 0.
- <u>Interrupção 6</u>: T2PINT interrupção gerada pelo temporizador 2 do EVA quando sua contagem atinge 11.719, valor que está armazenado no registrador T2PR. Observa-se que a pré-escala definida para este temporizador produz um *clock* a cada 128 *clocks* da CPU.
- <u>Interrupção 7</u>: T3UFINT interrupção gerada pelo temporizador 3 do EVB quando o valor de sua contagem atinge 0.

A etapa de inicialização do DSP está concluída. Deste estágio em diante, o DSP passa a interagir com o restante do circuito. Neste sentido, a primeira providência é sincronizar o temporizador 0 da CPU com a rede elétrica. Os pulsos de sincronismo são gerados na placa de condicionamento e alimentam o pino da interrupção externa XINT2. Assim, a interrupção 2 é gerada a cada borda de subida destes pulsos. Dentro de seu algoritmo (Programa B.3, Apêndice B), o temporizador 0 da CPU é recarregado com seu valor inicial, 2.631.600. Este temporizador conta de forma decrescente e leva aproximadamente 17,5ms para chegar a 0. Caso isto ocorra, a interrupção 3 é gerada. Pelo fluxograma, verifica-se que as interrupções 1, 2 e 3 podem levar a um terminador chamado "Fim". Esse terminador é caracterizado pelo bloqueio dos 12 transistores e pela interrupção do processamento no DSP. Um led acende para indicar este estado. Isto é o que acontece se a contagem do temporizador 0 da CPU chegar a 0, pois houve perda de sincronismo. Esta perda de sincronismo também pode ser detectada na interrupção 2. Um teste verifica se o pulso de sincronismo ocorreu antes de 16,67ms (tempo que dura um ciclo da rede elétrica). Se o desvio for superior a 5%, chega-se ao "Fim". Durante aproximadamente três ciclos da rede elétrica, não são feitos testes de perda de sincronismo. A Fig. 7.8 mostra o ângulo ωt produzido com base na contagem do temporizador 0 da CPU.


Fig. 7.8 - Dois períodos de ωt, gerados pelo DSP.

A interrupção 1 é a última que pode levar ao terminador "Fim". Esta é gerada manualmente pelo acionamento de um botão na placa de condicionamento.

Após o sincronismo do DSP com a rede elétrica, começam a ser gerados os pulsos de comando para os transistores do estágio CC-CA. Este estágio eleva gradativamente a tensão do barramento CC, que já passou pela pré-carga, até a tensão inicial de operação, que deve estar próxima da nominal. Então, começam a ser gerados os pulsos de comando para os transistores do estágio CC-CC.

É oportuno explicar como são gerados os sinais de comando para o estágio CC-CC, e isto é feito com base na Fig. 7.9.

A onda triangular representa a evolução da contagem do temporizador 1 do EVA durante um período de chaveamento. Os pulsos de comando são posicionados de modo que a forma de onda de S5 fique simétrica em relação a triangular. Assim, uma vez configurado o EVA, na etapa de inicialização do DSP, nenhum outro recurso de programação é necessário para a geração dos pulsos para S5 (PWM6) e S6 (PWM5). Observa-se que S5 usa a saída complementar. Já, para a geração dos pulsos dos sinais de comando dos transistores S1 (PWM1) e S3 (PWM3), bem como de seus complementares (PWM2 e PWM4), são empregadas as interrupções 4 e 5, cujo único objetivo é atualizar os registradores sombra de CMPR1 e CMPR2. Esta estratégia produz períodos de chaveamento extremamente precisos, pois os registrados CMPR1 e CMPR2 foram programados para serem atualizados com suas sombras quando a contagem do temporizador 1 chega a 0 ou a 1875 (T1PR). Assim, durante a contagem crescente, os registradores sombra são atualizados com os valores que CMPR1 e CMPR2 devem ter durante a contagem decrescente e vice-versa.



Fig. 7.9 - Estratégia de geração dos pulsos de comando para o estágio CC-CC.

Após o acionamento do estágio CC-CC, o DSP entra em um loop infinito, no qual, a cada 56ms, perturba em 4V o valor da tensão de referência do barramento CC e observa o comportamento da corrente de eixo direto. É o algoritmo P&O rastreando a máxima potência do arranjo fotovoltaico.

A interrupção 6 está pontilhada por ser desnecessária, bem como uma das etapas da interrupção 2. Antes do uso do PLL na geração dos pulsos de sincronismo, ver na próxima seção, as experiências na bancada eram mais satisfatórias quando a interrupção 2 era desabilitada logo após o temporizador 0 da CPU ser recarregado. Assim, os testes de perda de sincronismo só voltavam a ser feitos 10ms depois, quando a interrupção 2 era novamente ativada dentro da interrupção 6.

A interrupção 7 é a responsável pela modulação dos transistores do estágio CC-CA e é gerada a cada 50µs. Seu tempo total de processamento foi medido em 37,9µs. O estágio CC-CC opera a 40kHz. A cada período de chaveamento de 25µs ocorrem duas interrupções, 4 e 5. Essas interrupções são prioritárias em relação à interrupção 7 e devem ser executadas tão logo sejam geradas. Para que isso seja possível, a primeira instrução do algoritmo da interrupção 7 é EINT (*global interrupt mask*), permitindo que outras interrupções cheguem a CPU. Se não houvesse as interrupções 4 e 5, o comando EINT

seria desnecessário. Aliás, quando o estágio CC-CC é desligado, a interrupção 7 passa a demorar 36,3µs. Conclui-se que 1,6µs são necessários para que as interrupções 4 e 5 sejam executadas durante a interrupção 7.

O próximo passo é converter os sinais analógicos disponíveis nos três sensores para digitais. Optou-se por fazer quatro conversões por sensor, intercaladas. O tempo total consumido nas doze conversões foi de 2µs. O valor resultante da aquisição feita em cada sensor é obtido pela média aritmética das quatro conversões, a qual é realizada usando operadores lógicos, consumindo 0,5µs.

As figuras 7.10 e 7.11 comparam a tensão do barramento CC após as conversões com uma única amostragem, Fig. 7.10, e com quatro amostragens, Fig. 7.11. O cálculo do valor médio instantâneo das amostras corresponde a um tipo de filtro de suavização (média móvel) que reduz o impacto do ruído nos sinais analógicos convertidos para digitais. Isso fica mais evidente quando a tensão do barramento CC é maior, conforme Fig. 7.12.



Fig. 7.10 - Tensão V_{dc} obtida com uma única conversão por Ts.



Fig. 7.11 - Tensão V_{dc} obtida com quatro conversões por Ts.



Fig. 7.12 - Tensão V_{dc} obtida com quatro conversões por Ts.

Feitas as conversões de analógico para digital, o valor médio embutido pelo condicionamento das correntes de linha, seção 7.3, é extraído digitalmente. Deve-se dedicar muita atenção a este procedimento, pois ele é crítico para o controle vetorial. A Fig. 7.13 mostra essas correntes, sendo que a corrente I_A é gerada a partir de I_B e I_C .



Fig. 7.13 - Representação digital das correntes de linha.

Seguindo pela interrupção 7, são feitos os cálculos referentes à Transformação de Park e à realimentação de estados. São duas linhas de programa para cada processo. Porém, na Transformação de Park estão envolvidas funções trigonométricas. Embora a realimentação de estados contenha apenas cálculos elementares, o tempo consumido na sua execução é de 18µs, contra apenas 2,5µs para a Transformação de Park. A explicação é que os cálculos da realimentação de estados são feitos em ponto flutuante. Esse método foi adotado devido ao baixo valor de alguns ganhos. Os resultados seriam imprecisos se as operações fossem feitas no formato IQ18. Se o tempo de duração desses cálculos fosse crítico, a melhor solução seria fazê-los num outro formato IQ, com mais precisão numérica.

A realimentação de estados é o primeiro passo para se obter as entradas de controle. O segundo passo é aplicar o conjunto de equações (5.23), proposta neste trabalho. Assim, em 1,6 μ s, D_d e D_q são diretamente convertidos para m e ø. Possivelmente, a Transformação Inversa de Park seria mais demorada e levaria maior complexidade à programação. Outra tarefa que iria requerer maior esforço de processamento é a determinação do setor no qual se encontra o vetor resultante, durante a modulação vetorial. Em geral, alguns cálculos trigonométricos precedem a identificação do setor [55]. Variados métodos podem ser encontrados na literatura [55]-[58]. Aqui, o setor é identificado por uma simples soma de ø com ω t, simplificando sensivelmente o algoritmo. Então, a modulação vetorial é realizada exatamente como exposto na seção 4.3 e consome 2,8µs do tempo de processamento. A Fig. 7.14 mostra exemplos das tensões V_A, V_B e V_C geradas pelo estágio CC-CA em cada um dos setores.

A contabilização de tempos parciais não foi realizada, ou não foi apresentada, para todos os processos, por serem de pequena relevância conceitual.

Fig. 7.14 - Tensões de fase geradas pelo inversor nos seis setores.

7.3 - CONDICIONAMENTO DE SINAIS E SINCRONISMO

A placa de condicionamento é responsável por levar todos os sinais externos ao DSP, ou seja, as três entradas analógicas e as duas interrupções externas. Essa seção esclarece como esses sinais externos são tratados antes de chegarem ao DSP.

A Fig. 7.15 apresenta a versão inicial da placa de condicionamento.

Fig. 7.15 - Placa de condicionamento.

O esquemático e o projeto do layout desta e de todas as outras placas usadas neste trabalho estão no Apêndice C.

Os componentes que mais se destacam na Fig. 7.15 são os dois sensores de corrente, LA25-NP, e o sensor de tensão, LV25-P. São sensores de efeito Hall com saída em corrente, que pode chegar a 25mA eficazes. Este valor depende da corrente que circula pelo primário. A razão de conversão nos sensores de corrente é de 3:1.000 e no sensor de tensão é de 2.500:1.000. Este último usa uma resistência de 110k Ω em série com o primário a fim de converter a tensão V_{dc} em uma corrente equivalente.

Estabelecidas as relações entre primário e secundário dos sensores, são calculados resistores que, colocados em suas saídas, produzem tensões proporcionais a tensão ou as correntes medidas. Assim, obtém-se tensões de 0 a 3V quando a tensão do barramento CC variar de 0 a 1.100V e tensões de -3V a 3V quando as correntes de linha variarem de -9A a 9A. As entradas analógicas do DSP podem converter para digital tensões numa faixa de 0 a 3V. Desta forma, as figuras 7.16 e 7.17 ilustram o restante do tratamento das tensões referentes às medições.

O componente TL7726 é um dispositivo de proteção que impede que tensões aplicadas nas entradas do DSP ultrapassem uma tensão de referência, no caso 3,3V.

Fig. 7.16 - Etapa final do condicionamento das correntes de linha.

Fig. 7.17 - Etapa final do condicionamento da tensão do barramento CC.

Foram implementadas duas estratégias para o isolamento do sinal de sincronismo, uma com isolador óptico e outra com transformador, ambas para operar com a tensão de linha V_{bc} . No entanto, esta tensão sofreu ajustes significativos, através de um varivolt trifásico, devido à troca do arranjo fotovoltaico. Isso inutilizou o projeto do circuito baseado no isolador óptico TLP2200. Assim, a Fig. 7.18 apresenta a primeira versão do circuito usado em conjunto com um transformador monofásico com razão de espiras 2:1. Este transformador mostrou-se apropriado, embora não tenha sido desenvolvido para este trabalho, ou seja, pertenceu a algum projeto anterior.

Fig. 7.18 - Geração dos pulsos de sincronismo para o DSP.

A Fig. 7.19 mostra em detalhes a borda de descida dos pulsos de sincronismo produzidos com o circuito da Fig. 7.18. Até então, era a borda de descida que gerava a interrupção 2.

Fig. 7.19 - Detalhe dos pulsos de sincronismo gerados pelo comparador da Fig. 7.18.

Conclui-se pela Fig. 7.19 que a tensão V_{bc} cruza o 0 muitas vezes. Isso se deve ao intenso ruído que o chaveamento do estágio CC-CA provocava. A Fig. 7.20 mostra a tensão V_{bc} antes e depois que o chaveamento tem início.

Fig. 7.20 - Detalhe da tensão V_{bc} sem e com chaveamento no estágio CC-CA.

Com pulsos como o da Fig. 7.19 só era possível sincronizar o DSP desabilitando a interrupção 2, logo após a mesma ser gerada. Esta, voltava a ser habilitada 10ms depois, pela interrupção 6.

A primeira tentativa de melhorar a qualidade dos pulsos de sincronismo foi filtrar o ruído de chaveamento. Utilizou-se um filtro capacitivo de 2^ª ordem copiado de [59]. A nova configuração do circuito usado na geração dos pulsos de sincronismo está na Fig. 7.21. O ruído diminuiu, mas o problema permaneceu. A solução definitiva veio com o circuito da Fig. 7.22.

Fig. 7.21 - Geração dos pulsos de sincronismo com filtro de 2ª ordem.

Fig. 7.22 - Geração dos pulsos de sincronismo com PLL.

Os resistores e capacitores usados na filtragem do ruído presente em V_{bc} têm os seguintes valores: $R1 = 470\Omega$; $R2 = 1k\Omega$; $R3 = 10k\Omega$; C1 = 100nF; C2 = 56nF.

A versão final da placa de condicionamento encontra-se ilustrada na Fig. 7.27.

Na proposta da Fig. 7.22, empregou-se o PLL CD4046 logo após o comparador. Deste modo, os pulsos enviados ao DSP saem do VCO completamente isentos do ruído presente na tensão de linha V_{bc} . A interrupção 2 deixou de ser necessária após a adoção desta solução.

A Fig. 7.23 mostra os pulsos de sincronismo comparados as tensões de fase e de linha. Nota-se que as bordas de subida ou descida desses pulsos não coincidem com a passagem por 0 da tensão V_{bc} , conforme foi definido na Fig. 4.14.

Fig. 7.23 - Tensões da rede elétrica e pulsos gerados pelo PLL.

Essa defasagem entre a passagem por 0 de V_{bc} e as bordas dos pulsos de sincronismo se deve a estrutura interna do PLL. Uma vez que esse componente sintoniza o sinal de entrada, este sinal e o de saída ficam defasados de 90°, conforme Fig. 7.24.

Fig. 7.24 - Tensões nas saídas do PLL (Ch1) e do comparador (Ch3), ambos da Fig. 7.22.

O PLL levou aproximadamente 40 períodos da rede elétrica, pouco mais de 0,5s, para capturar a frequência dos pulsos de entrada, conforme Fig. 7.25.

Fig. 7.25 - Sintonia entre PLL e a rede elétrica.

A nomenclatura adotada, com fins didáticos, para resistores e capacitores apresentados nesta seção coincide com a de outros circuitos já apresentados neste trabalho. Por isso, essa nomenclatura tem validade restrita a esta seção e não é citada na simbologia.

Aproveitou-se recursos disponíveis na placa de condicionamento para acionar três leds indicadores do estado de funcionamento do DSP e dos circuitos de comando, que são discutidos na próxima seção.

7.4 - CIRCUITOS DE COMANDO

Os circuitos de comando projetados para esse trabalho estão no Apêndice C. São quatro projetos ao todo. Dois projetos referem-se a circuitos de comando que recebem os pulsos das saídas PWM do DSP, e os outros dois são independentes do mesmo.

Os circuitos de comando independentes do DSP foram projetados como uma medida preventiva, uma vez que essa etapa do desenvolvimento prático do trabalho precedeu a programação do controlador e não havia certeza de que o DSP seria capaz de comandar os 12 transistores simultaneamente. Constatada a capacidade do DSP, foram implementados dois circuitos de comando idênticos, baseados num *driver* da Semikron chamado SKHI 61, que possui isolamento óptico. A Fig. 7.26 mostra uma foto de um desses circuitos, inicialmente usados nos comandos dos estágios CC-CC e CC-CA.

Fig. 7.26 - Circuito de comando baseado no driver SKHI 61, da Semikron.

O circuito da Fig. 7.26 oferece proteções contra curto-circuito e sobretensão, e tempo morto ajustável em 640ns ou 1.200ns.

Um defeito no circuito que estava comandando o estágio CC-CA levou a construção de outro, porém, baseado no *driver* SKHI 20opA, também com isolamento óptico. A Fig. 7.27 mostra uma foto da configuração final do inversor onde aparece esse novo circuito de comando. Aliás, esse novo circuito foi usado no comando dos transistores do estágio CC-CA com tempo morto fixo de 2µs.

Fig. 7.27 - Configuração final do Inversor de Dois Estágios Modificado.

7.5 - ESTÁGIO CC-CC

O SRC3 compõe o estágio CC-CC. Um módulo SK20GD065 com seis transistores IGBT de 600V é usado na construção do conversor. Os diodos da ponte retificadora são da Fairchild, FFPF05U120S. São diodos de 1.200V e 5A. Os capacitores ressonantes são de polipropileno. Todos esses componentes podem ser observados na Fig. 7.28.

Fig. 7.28 - Estrutura do inversor com destaque para os semicondutores de potência.

O projeto do transformador trifásico encontra-se na seção 3.2.18. Na seção 3.2.20, a indutância de dispersão para cada fase é estimada em 1,64µH. Este valor de Ld foi usado nas simulações juntamente com Cr = 9,65µF. Na prática, obteve-se Ld = 3,6µH e Cr = 4,4µF, o que leva a fr = f1 = 40kHz. A Fig. 7.29 apresenta a comutação ZCS resultante desta igualdade, em condições nominais de projeto do SRC3.

Fig. 7.29 - Tensão e corrente no transistor S1 com tempo morto de (a) 640ns e (b) 1,2µs.

O tempo morto de 640ns está muito próximo do recomendado em [28], que alerta para o aumento das perdas de comutação caso se utilizem valores distantes de 600ns.

Porém, neste trabalho, o tempo morto não influenciou significativamente nas perdas. Já, o nível da potência que flui pelo conversor sim, pois a qualidade da corrente ressonante se deteriora para valores baixos dessa potência, conforme Fig. 7.30.

Fig. 7.30 - Tensão e corrente no transistor S1 com $P_{dc} = 500$ W.

Os valores médios da potência de entrada e saída do SRC3 foram medidos para tensões de saída fixadas em 600V, 700V e 816V, sendo esta última projetada para ser a tensão nominal do barramento CC. Também foram usados o tempo morto de 640ns e o de 1.200ns. Ao todo, gerou-se 72 pontos referentes ao rendimento do conversor. A curva média que melhor representa este rendimento está traçada na Fig. 7.31.

Fig. 7.31 - Rendimento do estágio CC-CC.

O transformador trifásico foi enrolado artesanalmente, o que levou a pequenas diferenças nas dispersões de cada fase. Essas pequenas diferenças se refletiram nas amplitudes das correntes ressonantes, conforme Fig. 7.32.

Fig. 7.32 - Correntes ressonantes em condições nominais de projeto do SRC3.

Assimetrias paramétricas não prejudicam a operação do SRC3, tampouco ameaçam saturar o transformador. Porém, as pequenas diferenças nas amplitudes das correntes ressonantes embutem oscilações adicionais às correntes de entrada e saída do conversor, conforme Fig. 7.33.

Fig. 7.33 - Correntes do estágio CC-CC (a) em condições nominais e (b) com $P_{dc} = 500$ W.

Teoricamente, as ondulações nas correntes de entrada e saída deveriam ser "iguais", Fig. 3.16. Isso não se confirmou na prática. Em condições nominais de operação, a ondulação observada na corrente de saída foi substancialmente maior que a de entrada, apesar desta sofrer maior impacto por parte de assimetrias paramétricas. Aliás, o impacto dessas assimetrias, mais expressivo nas baixas potências, afeta igualmente a tensão nos terminais do arranjo fotovoltaico, conforme Fig. 7.34.

Fig. 7.34 - Tensão nos terminais do arranjo fotovoltaico para $P_{dc} = 500$ W.

A Fig. 7.34 é obtida substituindo a fonte de tensão, até então utilizada nesta seção, pelo arranjo fotovoltaico, que operou muito próximo de suas condições nominais. Aproveitando um pouco mais o arranjo fotovoltaico, reproduziu-se as curvas referentes ao *Behavior Matching* da Fig. 3.34, conforme Fig. 7.35.

Fig. 7.35 - Característica I-V em dia (I) ensolarado e (II) nublado.

Voltando aos resultados obtidos com a fonte de tensão no lugar do arranjo fotovoltaico, levantou-se a característica de entrada do SRC3 para diferentes valores de V_{dc} e de tempo morto (640ns e 1,2µs - esses resultados estão sobrepostos), conforme Fig. 7.36.

Fig. 7.36 - Característica I-V na entrada do SRC3 para diferentes tensões em sua saída.

O resultado prático apresentado na Fig. 7.36 valida as suposições feitas na seção 3.2.19. A inclinação na característica I-V de entrada do SRC3, dada pela equação (3.60), é a mesma que foi apresentada na Fig. 3.24. Para demonstrar essa afirmação, a Fig. 7.36 (V_{dc} = 816V) é sobreposta a característica do arranjo fotovoltaico de 4kWp. O resultado mostrado na Fig. 7.37 é semelhante ao apresentado na Fig. 3.25.

Fig. 7.37 - Reprodução da Fig. 3.25 usando a característica de entrada real do SRC3.

Ainda na seção 3.2.19, iniciou-se uma discussão sobre a variação de Rloss com a diminuição do rendimento, e a respectiva consequência sobre a característica I-V de entrada do SRC3. Como se verificou, essa característica permaneceu muito próxima de uma reta levemente inclinada, mesmo com a redução de η 1. Essa redução é a resposta para o aumento de Rloss, devido à distorção da corrente ressonante. Porém, quando η 1 diminui, V_{dc}av' também diminui. Na equação (3.17), as variações de Rloss e V_{dc}av' se compensam, mantendo o traçado de I_{in}av x V_{in}av inalterado.

7.6 - ESTÁGIO CC-CA

O estágio CC-CA é composto pelo VSI3. Os seis transistores IGBT necessários à sua operação estão presentes no módulo SK10GD123 da Semikron. São transistores de 1.200V. O projeto detalhado deste estágio foi discutido no capítulo 4.

No fluxograma da Fig. 7.7 são apresentados os procedimento iniciais de partida do inversor. Porém, um desses procedimentos não se baseou na programação do DSP. É a précarga, ilustrada na Fig. 7.38.

Fig. 7.38 - Corrente de linha I_A durante a pré-carga, com $V_g = 220V$.

Quando o inversor é energizado, a corrente que carrega o capacitor C2 é limitada por um resistor de 1k Ω . A pré-carga de C2 dura aproximadamente 1s. Aguardado esse tempo hábil, o resistor de 1k Ω deve ser curto-circuitado através de uma chave *on-off*. Esta chave, soldada em paralelo com o resistor de 1k Ω , pode ser visualizada na Fig. 7.27. Neste estágio, a tensão do barramento CC ainda encontra-se bem abaixo dos 816V, projetado para ser seu valor nominal. A caracterização do arranjo fotovoltaico, na seção 7.1, mostrou que a nova tensão V_{dc} deve se posicionar entre 200V e 250V. Seguindo um critério puramente comparativo, adota-se 55V como a nova tensão eficaz de fase para a rede elétrica. Da mesma maneira, o capacitor C2 é carregado com tensão inferior à nominal. Assim, após o acionamento do estágio CC-CA, a tensão V_{dc} é elevada gradativamente até 216V pelo mesmo. Pode-se conferir este valor no Apêndice B. Então, o estágio CC-CC é ativado e a energia elétrica gerada no arranjo fotovoltaico passa a ser injetada na rede elétrica. A Fig. 7.39 mostra a tensão do barramento CC nesta etapa, com o MPPT desabilitado, e a Fig. 7.40 mostra a tensão e a corrente correspondentes nos terminais do arranjo fotovoltaico.

Fig. 7.39 - Tensão V_{dc} com o inversor operando em malha fechada, sem MPPT.

Fig. 7.40 - Tensão e corrente nos terminais do arranjo fotovoltaico.

Verifica-se uma ondulação imprevista de 120Hz e aproximadamente 40V na tensão V_{dc} . Assim como aconteceu com o estágio CC-CC, as assimetrias paramétricas (neste caso, são as diferenças de L1, L2 e L3) levaram o funcionamento do estágio CC-CA para longe do ideal. Porém, dois aspectos merecem destaque:

- A ondulação de baixa frequência de quase 20% de V_{dc}av não prejudicou a estabilidade do sistema, tendo em vista que somente o MPPT encontrava-se desabilitado no momento da aquisição das formas de onda apresentadas nas figuras 7.39 e 7.40.
- O filtro passa-faixa formado pelo circuito ressonante Ld e Cr atenua as ondulações de V_{dc} de modo que a tensão V_{in} não é proporcionalmente afetada, como mostrado na Fig. 7.40.

Além da ondulação de baixa frequência presente em V_{dc} , nessa tensão também foi possível visualizar o intenso ruído de chaveamento presente no estágio CC-CA, conforme Fig. 7.41.

Fig. 7.41 - Tensão no barramento CC contaminada pelo ruído de alta frequência.

A Fig. 7.41 foi gerada com o estágio CC-CC e a malha de controle desabilitados, sem transferência de energia para a rede elétrica. Ajustou-se a tensão V_{dc} em 200V através do varivolt e ligou-se o estágio CC-CA com m e \emptyset constantes. Essa figura foi apresentada porque o ruído gerado pelo chaveamento não aparece na Fig. 7.39. Isso ocorre por dois motivos:

- As aquisições do DSP não são feitas nos mesmos instantes das comutações dos transistores.
- As aquisições do DSP são resultantes da média aritmética de quatro amostragens de cada variável de estado, constituindo um filtro de suavização.

Por fim, mais um teste foi feito com o estágio CC-CA. Desta vez, a rede elétrica também foi desconectada e, no lugar do filtro L, foram ligados em estrela três resistores de $150\Omega = 500W$. A tensão V_{dc} foi fixada em 600V e o conversor CC-CA foi acionado com m = 0,866 e $\emptyset = 0$. O resultado está na Fig. 7.42. O objetivo desse teste era reproduzir a análise harmônica realizada na seção 4.4 e avaliar o modulador vetorial, que se saiu muito bem, conforme Fig. 7.43.

Da Fig. 7.43, observa-se que a fundamental da corrente de linha tem amplitude de pico de 2,31A. Partindo de (4.20), pode-se chegar matematicamente ao mesmo resultado.

$$V_A p = \frac{m \cdot V_{dc} av}{1,5} = \frac{0,866 \cdot 600}{1,5} = 346,4V$$
$$I_A p = \frac{346,4}{150} = 2,31A$$

Fig. 7.42 - Corrente I_A gerada com carga resistiva ligada em estrela no lugar do filtro L.

Fig. 7.43 - Análise harmônica da corrente I_A para m = 0,866 e \emptyset = 0.

7.7 - INVERSOR DE DOIS ESTÁGIOS

Nesta seção, encontram-se os resultados práticos obtidos quando a programação apresentada no Apêndice B é usada no controle do Inversor de dois Estágios Modificado. A energia do arranjo fotovoltaico é injetada na rede elétrica, cuja tensão eficaz de fase é 55V. Essa tensão é disponibilizada no secundário de um varivolt. Devido ao seu reduzido valor, as tensões de fase ficaram distorcidas, conforme mostra a Fig. 7.44.

Fig. 7.44 - Tensão na fase a da rede elétrica.

A alocação de pólos desenvolvida no Apêndice A é inadequada, tendo em vista as condições nominais de operação que passaram a vigorar com o novo arranjo fotovoltaico. Os valores de algumas variáveis como P_{dc} e V_g foram modificados em relação ao projeto original. Isso estabelece um ponto de equilíbrio diferente e desloca os pólos de malha fechada do sistema, levando-o a um comportamento indesejável. Assim, reprojetada a malha de controle, obtém-se os ganhos de realimentação apresentados na programação do Apêndice B. Esses novos ganhos substituem (6.19) sem alterar os requisitos de performance definidos na seção 6.2.1. A Fig. 7.45 mostra que a nova alocação de pólos funcionou, já que o sistema operou de forma estável.

Fig. 7.45 - Tensão e corrente na fase a da rede elétrica.

Os parâmetros que regem a operação do P&O, $\Delta V = 4V$ e Ta = 50ms, foram mantidos. Na verdade, o DSP foi programado para um período de perturbação um pouco maior, 56ms, conforme seção 7.2.

A Fig. 7.46 mostra a atuação do P&O durante rápidas variações na radiação solar, em um dia repleto de nuvens. A cada período de amostragem, $Ts = 50\mu s$, o DSP produziu um ponto para os gráficos traçados em tempo real pelo "Code Composer Studio". Portanto, a quantidade de períodos de amostragem que aparece no eixo horizontal desses gráficos deve ser multiplicada por Ts para se chegar ao intervalo de tempo correspondente, em segundos.

Fig. 7.46 - Comportamento da corrente I_d e da referência da tensão V_{dc} durante o MPPT.

Nota-se que a distorção da corrente injetada na rede elétrica, Fig. 7.45, leva a uma corrente de eixo direto oscilatória. Apesar disso, o MPPT funcionou satisfatoriamente, conforme o algoritmo definido na seção 6.1.

A tensão V_{dc} correspondente ao MPOP ficou em torno de 240V, validando a previsão da seção 7.1.

A corrente de eixo em quadratura, I_q , também é oscilatória e permanece em torno de 0, independente das condições atmosféricas. A Fig. 7.47 mostra I_q em um momento de intensa radiação solar.

Fig. 7.47 - Corrente I_q com valor médio 0, resultando em fator de deslocamento unitário.

O MPPT executado pelo estágio CC-CA impõe perturbações à tensão do barramento CC. Essas perturbações são transferidas aos terminais do arranjo fotovoltaico graças ao *Behavior Matching* exibido pelo SRC3. As figuras a seguir mostram como o MPPT se refletiu nos terminais do arranjo fotovoltaico.

Fig. 7.48 - Tensão e corrente nos terminais do arranjo fotovoltaico durante o MPPT.

Fig. 7.49 - Tensão e corrente nos terminais do arranjo fotovoltaico e corrente na fase a da rede elétrica durante a execução do MPPT.

7.8 - CONCLUSÃO

O Inversor de Dois Estágios Modificado teve suas extremidades ligadas a um arranjo fotovoltaico e a uma rede elétrica trifásica com características bastante distintas daquelas para as quais foi projetado. Apesar disso, todos os componentes de sua estrutura foram mantidos. A única adequação foi nos ganhos da malha de realimentação, o que preservou o comportamento dinâmico previsto no estudo teórico. A avaliação prática deste conversor foi feita por partes e se iniciou pela placa de condicionamento.

Na placa de condicionamento o destaque foi o PLL, um circuito lógico CMOS simples e barato da série 4000. Com ele, o ruído nos pulsos de sincronismo foi eliminado. Esses pulsos acionam uma interrupção externa do DSP. Dentro da rotina desta interrupção foi programada a proteção contra falta de rede, que se mostrou bastante eficiente. Acredita-se que foi um erro ter colocado os sensores nesta placa. Se eles estivessem em uma placa separada, o ruído que tanto afetou o sincronismo poderia ser reduzido. O impacto do ruído também poderia ser reduzido com o uso de cabeamento blindado do tipo coaxial, para levar os sinais desta placa até o DSP.

Os circuitos de comando se mostraram bastante eficientes quanto as proteções, principalmente a de curto-circuito, que atuou diversas vezes. No entanto, acredita-se que boa parte das vezes em que essa proteção atuou, se não a totalidade das vezes, o problema não era realmente causado por curto de braço, mas pela baixa tensão aplicada entre *gate* e

emissor dos transistores. Essa tensão ficou em torno de 12V, não levando os IGBTs a completa saturação. Esse problema só afetou o estágio CC-CA, em função do intenso ruído provocado pelo chaveamento.

O estágio CC-CC operou completamente livre dos ruídos de chaveamento. Seu rendimento foi bastante elevado e plano por mais de 50% da faixa de potências de operação. Assimetrias paramétricas provocaram oscilações adicionais nas correntes de entrada e saída e, consequentemente, na tensão entre os terminais do arranjo fotovoltaico. Mesmo assim, o capacitor de 680nF foi suficiente para manter a ondulação desta tensão dentro dos limites do projeto. A característica I-V na entrada do SRC3 se comportou exatamente como previsto na teoria.

O estágio CC-CA se mostrou capaz de produzir correntes senoidais. O espectro de frequências dessas correntes ficou muito próximo do obtido por simulação. O filtro L na interface com a rede apresentou forte assimetria paramétrica, que não foi detectada nas medições com a ponte RLC. Isso causou ondulações elevadas na tensão do barramento CC. Decidiu-se manter os indutores de linha desta maneira. Assim, fica evidente mais uma propriedade do SRC3, a de filtro passa-faixa, uma vez que essas ondulações chegam bastante atenuadas aos terminais do arranjo fotovoltaico. Além disso, as ondulações em V_{dc} dão mais destaque para a robustez da malha de controle e para a técnica de MPPT adotada. Aliás, o MPPT operou exatamente como previsto na teoria. Certamente, 4V foi um valor muito alto para a amplitude das perturbações. A precisão do rastreamento seria sensivelmente melhorada com um ΔV inferior. No entanto, essa tensão foi mantida por ter maior valor didático.

CAPÍTULO 8 CONCLUSÃO GERAL

Este trabalho registra o desenvolvimento de um inversor trifásico dedicado ao processamento eletrônico da energia solar fotovoltaica e sua posterior aplicação na rede elétrica comercial. Como todo trabalho de pesquisa, se iniciou com a capacitação teórica, no caso, em temas envolvendo conversores chaveados trifásicos, técnicas de controle e energia solar fotovoltaica, do ponto de vista da Eletrônica de Potência. Dessa capacitação, foi claramente estabelecido o rumo do trabalho em busca de contribuições. A primeira idéia surgiu da análise de algumas referências que definem o inversor de dois estágios como sendo um equipamento composto por dois conversores, um CC-CC e outro CC-CA. Cada um deles possui uma malha de controle, sendo que o CC-CC responde pelo MPPT e o CC-CA pela corrente que é injetada na rede elétrica. A idéia consistia em concentrar as duas estratégias de controle no estágio CC-CA. Assim, o nome já consolidado ganhou um adjetivo e se tornou Inversor de Dois Estágios Modificado.

A construção do Inversor de Dois Estágios Modificado requeria a adoção de dois conversores. Optou-se por dois clássicos da literatura: o Conversor CC-CC Trifásico PWM (PWM3) e o Inversor Trifásico PWM Alimentado em Tensão (VSI3). As simulações demonstraram que o VSI3 conseguia injetar corrente na rede com fator de potência unitário e, ao mesmo tempo, realizar o MPPT. Enquanto isso, o PWM3 funcionava em um ponto de operação constante. Observou-se que as perturbações de tensão impostas ao barramento CC pelo VSI3 eram transferidas aos terminais do arranjo fotovoltaico. Pode-se dizer que o comportamento corrente x tensão no barramento CC correspondia exatamente ao do arranjo fotovoltaico. A essa característica do PWM3 deu-se o nome de Behavior Matching. Esse termo foi publicado algumas vezes e tratado como uma técnica que permite o conversor CC-CC operar com frequência e razão cíclica constantes. Verificou-se que a característica I-V de entrada de um conversor CC-CC é que define se o mesmo poderá ou não se beneficiar do *Behavior Matching*. Verificou-se ainda, que a característica I-V ideal seria aquela que coincidisse com a linha formada pelos pontos de máxima potência do arranjo fotovoltaico, para uma dada temperatura de operação. Isso eliminaria qualquer esforço de controle mediante variações na radiação solar. Assim, outros conversores CC-CC trifásicos tiveram seu potencial avaliado. O conversor que mais de destacou foi o Série Ressonante (SRC3). A aplicação deste conversor tornou-se a principal contribuição do

trabalho. Indiretamente, isso é o mesmo que considerar o *Behavior Matching* como a principal contribuição, já que sem esta técnica o SRC3 não poderia ser usado em um inversor de dois estágios.

Teoricamente, o SRC3 se mostrou superior ao PWM3 em todos os aspectos relevantes, e aos outros conversores avaliados, para compor um Inversor de Dois Estágios Modificado. Então, o principal objetivo do trabalho passou a ser a demonstração experimental de que a característica I-V de entrada do SRC3 tinha o mesmo comportamento adequado observado na teoria. O estudo experimental do conversor foi plenamente satisfatório, revelando outros pontos fortes da estrutura como o elevado rendimento, a elevada densidade de potência, a ausência de ruído de chaveamento com comutação ZCS, a tolerância a assimetrias paramétricas e a capacidade de atenuar as ondulações de alta e de baixa frequência presentes no barramento CC, mantendo uma tensão de boa qualidade nos terminais do arranjo fotovoltaico. Nesses terminais foi usado um capacitor de poliéster para filtragem, com dimensões inexpressivas.

Um único DSP de ponto fixo foi empregado no acionamento dos doze transistores da estrutura do Inversor de Dois Estágios Modificado. A programação do DSP também incluiu proteção contra falta de rede, MPPT, modulação vetorial, Transformação de Park e realimentação de estados, usando apenas três sensores.

A experimentação validou todo o desenvolvimento teórico e demonstrou a viabilidade comercial de algumas idéias. Uma delas é o uso da corrente de eixo direto na realização do MPPT, o que resulta em economia de sensores. Aliás, essa idéia em particular serve tanto para o Inversor de Dois Estágios Modificado como para um inversor de um estágio. Obviamente que essa última solução acarretaria em algumas desvantagens, como a perda do isolamento em alta frequência e o provável uso de fileiras com muitos painéis, para se gerar uma tensão suficientemente alta no barramento CC. Tendo em vista que os maiores problemas enfrentados em bancada surgiram das não idealidades no VSI3, outra desvantagem seria a interferência de ondulações diretamente nos terminais do arranjo fotovoltaico. Felizmente, neste trabalho, essas não idealidades valorizaram ainda mais as contribuições propostas.

Em uma eventual continuação deste trabalho, inversores multiníveis poderiam ser usados na composição do estágio CC-CA objetivando maior compactação da estrutura. Também cabem estudos referentes ao valor ideal da indutância de dispersão do conversor CC-CC, tendo em vista sua influência no rendimento em baixas potências.

APÊNDICE A

PROGRAMAS USADOS NO PROJETO DO CONTROLADOR

Neste apêndice são apresentados os programas escritos em MatLab usados na geração das matrizes de ganho de realimentação e constantes de integração presentes no capítulo 6.

A.1 – CONTROLADOR ANALÓGICO

```
Programa A.1 – Cálculo das matrizes A e B da equação de estado
% Parametros: (Inversor)
L=9.3e-3;
Vq = 220;
w=2*pi*60;
R = 0.16;
C2=333e-6;
XL=w*L;
P = -3879;
Vdc0=816;
Idc0=P/Vdc0;
Req=Vdc0/Idc0;
Iq0=0;
Id0=(sqrt(3)*Vg-sqrt(3*Vg<sup>2</sup>-4*R*P))/2/R;
Dd0=(sqrt(3)*Vg+sqrt(3*Vg<sup>2</sup>-4*R*P))/2/Vdc0;
Dq0=-(sqrt(3)*Vg-sqrt(3*Vg<sup>2</sup>-4*R*P))/Vdc0*XL/2/R;
z0=[Id0;Iq0;Vdc0];
%Jacobiano:
syms z Id Iq Vdc Dd Dq h e;
z = [Id; Iq; Vdc];
e=[Dd;Dq];
h = [sqrt(3) *Vq/L+w*Iq-R/L*Id-Vdc/L*Dd]
   -w*Id-R/L*Iq-Vdc/L*Dq
   -Vdc/Reg/C2+Id/C2*Dd+Ig/C2*Dg];
A=jacobian(h,z);
B=jacobian(h,e);
A=subs(A,z,z0); A=subs(A,Dd,Dd0); A=subs(A,Dq,Dq0);
A=double(A)
B=subs(B,Id,Id0); B=subs(B,Iq,Iq0); B=subs(B,Vdc,Vdc0);
B=double(B)
```

```
Programa A.2 – Cálculo de ganhos por alocação de pólos
```

```
% Matrizes aumentadas
C=[0 0 1;0 1 0];
AA=[A zeros(3,2);-C zeros(2,2)];
BB=[B;zeros(2,2)];
% Alocação de pólos
jj=[-160+j*152 -160-j*152 -202 -800 -800];
k=place(AA,BB,jj)
kd1=k(1,1);
```

d2=k(1,2);	
d3=k(1,3);	
q1=k(2,1);	
q2=k(2,2);	
q3=k(2,3);	
idl=-k(1,4);	
iq1=-k(2,4);	
id2=-k(1,5);	
iq2=-k(2,5);	

A.2 – CONTROLADOR DISCRETIZADO

```
Programa A.3 – Cálculo das matrizes G e H da equação de estado
% Parametros: (Inversor)
L=9.3e-3;
Vg=220;
w=2*pi*60;
R = 0.16;
C2=333e-6;
XL=w*L;
P = -3879;
Vdc0=816;
Idc0=P/Vdc0;
Req=Vdc0/Idc0;
Iq0=0;
Id0=(sqrt(3)*Vg-sqrt(3*Vg<sup>2</sup>-4*R*P))/2/R;
Dd0=(sqrt(3)*Vg+sqrt(3*Vg<sup>2</sup>-4*R*P))/2/Vdc0;
Dq0=-(sqrt(3)*Vg-sqrt(3*Vg<sup>2</sup>-4*R*P))/Vdc0*XL/2/R;
z0=[Id0;Iq0;Vdc0];
%Jacobiano:
syms z Id Iq Vdc Dd Dq h e;
z=[Id;Iq;Vdc];
e=[Dd;Dq];
h=[sqrt(3)*Vg/L+w*Iq-R/L*Id-Vdc/L*Dd
   -w*Id-R/L*Iq-Vdc/L*Dq
   -Vdc/Req/C2+Id/C2*Dd+Iq/C2*Dq];
A=jacobian(h,z);
B=jacobian(h,e);
A=subs(A, z, z0); A=subs(A, Dd, Dd0); A=subs(A, Dq, Dq0);
A=double(A)
B=subs(B,Id,Id0); B=subs(B,Iq,Iq0); B=subs(B,Vdc,Vdc0);
B=double(B)
%Discretizando Ts = 50us
[G,H] = c2d(A,B,50e-6)
```

Programa A.4 – Cálculo de ganhos de realimentação de estados e de integração

```
% Mapeamento de pólos no círculo unitário.
jj=[-160+j*152 -160-j*152 -202 -800 -800];
per=50e-6;
for i=1:5;
    zz(i)=(1+per*jj(i)/2)/(1-per*jj(i)/2);
end
jj=zz;
% Matrizes aumentadas
C=[0 0 1;0 1 0];
```

GG=[G H; zeros(2,5)];
HH=[zeros(3,2); eye(2)];
% Matriz de alocação de pólos
kk=place(GG,HH,jj);
k=(kk+[zeros(2,3) eye(2)])*inv([G-eye(3) H; C*G C*H])
% Atribuição de ganhos
kd1=k(1,1);
kd2=k(1,2);
kd3=k(1,3);
kq1=k(2,1);
kq2=k(2,2);
kq3=k(2,3);
kid1=k(1,4);
kiq1=k(2,4);
kid2=k(1,5);
kiq2=k(2,5);

APÊNDICE B PROGRAMAS GRAVADOS NO DSP

Neste apêndice é apresentada a programação que foi elaborada no Code Composer Studio com a finalidade de acionar o Inversor de Dois Estágios Modificado através do DSP TMS320F2812, conforme capítulo 7.

O código fonte está organizado em três arquivos denominados de Principal.c, Config.c e DSP281x_DefaultIsr.c. Este último foi projetado pela Texas Instruments para acomodar rotinas de interrupções. Esta aplicação possui ao todo sete interrupções. Destas, seis foram escritas dentro do arquivo DSP281x_DefaultIsr.c. A sétima interrupção foi remapeada e encontra-se no arquivo Principal.c. Apesar desses três programas concentrarem toda a lógica de operação do inversor, diversas outras funções são necessárias à sua funcionalidade e devem ser incluídas no projeto, do qual se origina o código binário que é carregado no DSP. Os arquivos mostrados na Tabela B.1 foram baixados do site www.ti.com e adicionados ao projeto sem qualquer alteração. Durante o pré-processamento, alguns outros arquivos são adicionados automaticamente ao projeto.

Commom Sources
DSP281x_Adc.c
DSP281x_CpuTimers.c
DSP281x_GlobalVariableDefs.c
DSP281x_PieCtrl.c
DSP281x_PieVect.c
DSP281x_SysCtrl.c
DSP281x_usDelay.asm
Libraries
IQmath.lib
rts2800_ml.lib
Linker Command Files
2812_IQmath_lnk.cmd
DSP281x_Headers_nonBIOS.cmd

Tabela B.1 - Arquivos desenvolvidos pela Texas Instruments

```
Programa B.1 – Principal.c
  ,
Universidade Federal de Santa Catarina, Instituto de Eletrônica de Potência.
Tese: Inversor Trifásico de Dois Estágios Modificado Aplicado no Processamento
              da Energia Solar Fotovoltaica em Sistemas Conectados à Rede Elétrica.
  5
     Autor: Marcio Mendes Casaro.
      Orientador: Denizar Cruz Martins.
      Florianópolis, 2008.
#include "DSP281x Device.h"
      #include "IQmathLib.h"
15 //
           Prototype statements for functions found within this file.
     void Initial_config(void);
interrupt void T3_Underflow_isr(void);
// Variáveis.
20 _iq pi_3=_TQ(3.1415927/3), pi2_3=_TQ(2*3.1415927/3), pi=_TQ(3.1415927);
_iq pi4_3=_IQ(4*3.1415927/3), pi5_3=_IQ(5*3.1415927/3), pi2=_IQ(2*3.1415927);
_iq q1, q3, q5, t0_2, t1, t2, wt, fi, teta, m, coss, seno, raiz_3=_IQ(1/1.7320508);
_iq per=_IQ(2*3750), per_2=_IQ(3750), per_raiz_3=_IQ(2*3750/1.7320508);
_iq raiz_2_3=_IQ(0.8164966), raiz_3_2=_IQ(1.224745);
25 _iq IA, IB, IC, ID, IQ, DD, DQ, ID1=_IQ(0), ID_ABS;
int ib, ic, vdc;
floet Id_IQ_Vdc_Vdc1=1000, Dd_Dq_Vdc_Pef=196_Vdc_Integ=0__Iq_Integ=0__X;
     float Id, Iq, Vdc, Vdcl=1000, Dd, Dq, Vdc_Ref=196, Vdc_Integ=0, Iq_Integ=0, x;
      int incl =
     long int graf_ID[667], graf_IQ[667], graf_Vdc[667];
30
      void main(void)
            Funcões
            InitSysCtrl();
35
            InitPieCtrl()
            InitPieVectTable();
           InitCpuTimers();
InitAdc();
           Initial_config() ;
 40
            Inicializa os I/Os
           GpioDataRegs.GPADAT.bit.GPIOA9 = 1;
GpioDataRegs.GPADAT.bit.GPIOA10 = 1;
Re-map PIE - entry for Timer 3 Underflow Interrupt
45
            EALLOW:
            PieVectTable.T3UFINT = &T3_Underflow_isr;
            EDTS ·
           Configure CPU-Timer 0:
150MHz CPU Freq, 17.544 µseconds interrupt period: 1/(60Hz - 5%)
ConfigCpuTimer(&CpuTimer0, 150, 17544);
50
            StartCpuTimer0();
           StartCpullmer0();
Habilita interrupção externa XINT1 - desligamento por hardware
XIntruptRegs.XINT1CR.bit.POLARITY = 0; //0 - borda de descida.
XIntruptRegs.XINT1CR.bit.ENABLE = 1;
Habilita interrupção externa XINT2 - sincronismo
XIntruptRegs.XINT2CR.bit.POLARITY = 1; //1 - borda de subida.
XIntruptRegs.XINT2CR.bit.ENABLE = 1;
Augurda o gingerprigre outro Cou Timer 0, o a rodo (XINT2)
55 //
           Aguarda o sincronismo entre Cpu Timer 0 e a rede (XINT2)
EvbRegs.T4CNT = 0x0000;
            if (EvbRegs.EVBIFRB.bit.T4PINT==1) EvbRegs.EVBIFRB.bit.T4PINT=1;
60
            While(EvbRegs.EVbIFRE.bit.T4FINT==0) {} //Aguarda aproximadamente 56ms
CpuTimer0.InterruptCount = 1; // Indica o início dos testes de perda de sincronismo
EvbRegs.EVBIFRE.bit.T4FINT = 1;
           EvbRegs.T4CNT = 0x0000;
while(EvbRegs.EVBIFRB.bit.T4PINT==0){} //Aguarda mais 56ms para garantir o sincronismo
65
           Ativa saídas PWM do Evb - CC-CA
EvbRegs.ACTRB.all = 0x0666;
            EvbRegs.ACTRB.all =
           Rampa de subida do Vdc_Ref
EvbRegs.EVBIFRB.bit.T4PINT=1;
70
            while(Vdc_Ref < 216)</pre>
                   if(EvbRegs.EVBIFRB.bit.T4PINT==1)
                         EvbRegs.EVBIFRB.bit.T4PINT=1;
75
                         Vdc_Ref += 4;
           Ativa saídas PMM do Eva - CC-CC
EvaRegs.ACTRA.all = 0x0666;
80 //
           MPPT
            while(1)
                  if(EvbReqs.EVBIFRB.bit.T4PINT==1)
                         ID_ABS=_IQabs(ID);
x = Vdc_Ref;
85
                         if (ID_ABS >= ID1)
                               if (Vdc_Ref > Vdc1) Vdc_Ref += 4;
else Vdc Ref -= 4;
 90
```

```
else
                                                            if (Vdc_Ref > Vdc1) Vdc_Ref -= 4;
else Vdc_Ref += 4;
   95
                                                ID1 = ID_ABS;
                                                Vdc1 = x;
                                                EvbRegs.EVBIFRB.bit.T4PINT=1;
100
             interrupt void T3_Underflow_isr(void)
105 //
                         GpioDataRegs.GPBDAT.bit.GPIOB8 = 1;
                       GpioDataRegs.GPEDAT.bit.GPIOB8 = 1;
EINT; // Permite que outras interrupções sejam chamadas de dentro desta.
AdcRegs.ADCTRL2.bit.RST_SEQ1 = 1; // Restart sequencer 1
AdcRegs.ADCTRL2.bit.RST_SEQ1 = 1; // Start of conversion trigger for SEQ1
while (AdcRegs.ADCST.bit.INT_SEQ1==0) {} // SEQ1 Interrupt flag
AdcRegs.ADCST.bit.INT_SEQ1_CLR = 1; // SEQ1 Interrupt clear
ib = ((AdcRegs.ADCRESULT0>>4) + (AdcRegs.ADCRESULT3>>4) + (AdcRegs.ADCRESULT6>>4) + (AdcRegs.ADCRESULT9>
ic = ((AdcRegs.ADCRESULT1>>4) + (AdcRegs.ADCRESULT4>>4) + (AdcRegs.ADCRESULT7>>4) + (AdcRegs.ADCRESULT10>>4) + (AdcRegs.ADCRESULT1>>4) + (AdcRegs.ADCRESULT5>>4) + (AdcRegs.ADCRESULT1>>4) + (AdcRegs.ADCRESULT1>+ (AdcRegs.
110
                         wt = wt+_IQ(-1.5)
115
                        IB = _IQmpy(_IQ(ib-2220),1152); //corrente de pico = 9A, sem nível médio.
IC = _IQmpy(_IQ(ic-2220),1152);
IA = -IB-IC;
                         Transformação de Park
                        Ill = _[Qmpy(raiz2_3, _[Qmpy(_IQcos(wt),IA)+_IQmpy(_IQcos(wt-pi2_3),IB)+_IQmpy(_IQcos(wt+pi2_3),IC))
IQ = _IQmpy(-raiz2_3,_IQmpy(_IQsin(wt),IA)+_IQmpy(_IQsin(wt-pi2_3),IB)+_IQmpy(_IQsin(wt+pi2_3),IC))
Realimentação de estados + controle integral (cálculos em ponto flutuante)
120
                         Id = _IQtoF(ID);
                      Iq = _IQtoF(IQ);
Vdc = vdc*0.26862; //tensão de pico = 1100V
if((EvbRegs.ACTRE.all==0x0666)&&(m<_IQ(0.866)))// anti-integral windup</pre>
125
                         if(EvbRegs.ACTRB.all==0x0666) // anti-integral windup
                                    Vdc Integ += Vdc Ref-Vdc; //integrador da malha do Vdc
130
                                    Iq_Integ -= Iq; //integrador da malha do Iq. Obs: Iq_Ref = 0.
                         .
Dd = Vdc_Integ*-3.9657e-5+Iq_Integ*2.2589e-5-(Id*-4.5278e-2+Iq*-1.5435e-2+Vdc*-5.058e-3);
                        Dq = Vdc Integ*-3.3138e-5+Iq Integ*-3.4158e-4-(Id*1.0126e-2+Iq*-4.1565e-2+Vdc*-3.9065e-3);
Sinais de controle da modulação vetorial
135
                        DD = _IQ(Dd);
                        DQ =
                                          IQ(Dq);
                        DQ = _1Q(Dq);
m = _IQmpy(raiz3_2, _IQmag(DD,DQ));
m = _IQsat(m,_IQ(0.866), _IQ(0));
fi = _IQatan2(DQ,DD);
Modulação vetorial
teta = wt+fi;
140 //
                         while ((teta >= pi2) | (teta < 0))</pre>
                                    if (teta >= pi2) teta-=pi2;
if (teta < 0) teta+=pi2;</pre>
145
                         seno = _IQsin(teta);
                        coss = _IQcos(teta);
if ((teta >= 0) && (teta < pi_3)) //setor 1</pre>
150
                                   t1 = _IQmpy(_IQmpy(m,per_2),coss-_IQmpy(seno,raiz_3));
t2 = _IQmpy(_IQmpy(m,per_raiz3),seno);
t0_2 = _IQdiv(per_2-t1-t2,524288);
q1 = t0_2; // longo
q3 = t0_2+t1; // médio
q5 = per_2-t0_2; // curto
155
                         if ((teta >= pi_3) && (teta < pi2_3)) //setor 2
                                   t1 = _IQmpy(_IQmpy(m,per_2),_IQmpy(seno,raiz_3)-coss);
t2 = _IQmpy(_IQmpy(m,per_2),coss+_IQmpy(seno,raiz_3));
t0_2 = _IQdiv(per_2+t1-t2,524288);
q3 = t0_2; // longo
q1 = t0_2+t1; // médio
q5 = per_2-t0_2; // curto
160
165
                         if ((teta >= pi2_3) && (teta < pi)) //setor 3</pre>
                                   t1 = _IQmpy(_IQmpy(m,per_raiz3),seno);
t2 = _IQmpy(_IQmpy(-m,per_2),_IQmpy(seno,raiz_3)+coss);
t0_2 = _IQdiv(per_2-t1-t2,524288);
q3 = t0_2; // longo
q5 = t0_2+t1; // médio
q1 = per_2-t0_2; // curto
170
175
                        if ((teta >= pi) && (teta < pi4_3)) //setor 4
                                    t1 = _IQmpy(_IQmpy(-m,per_raiz3),seno);
t2 = _IQmpy(_IQmpy(m,per_2),_IQmpy(seno,raiz_3)-coss);
t0_2 = _IQdiv(per_2-t1-t2,524288);
180
```
```
q5 = t0_2; // longo
q3 = t0_2+t1; // médio
q1 = per_2-t0_2; // curto
185
                if ((teta >= pi4_3) && (teta < pi5_3)) //setor 5
                       t1 = _IQmpy(_IQmpy(-m,per_2),coss+_IQmpy(seno,raiz_3));
t2 = _IQmpy(_IQmpy(m,per_2),coss-_IQmpy(seno,raiz_3));
t0_2 = _IQdiv(per_2-t1-t2,524288);
q5 = t0_2; // longo
q1 = t0_2+t1; // médio
q3 = per_2-t0_2; // curto
190
                if ((teta >= pi5_3) && (teta < pi2)) //setor 6
195
                       t1 = _IQmpy(_IQmpy(m,per_2),coss+_IQmpy(seno,raiz_3));
t2 = _IQmpy(_IQmpy(-m,per_raiz3),seno);
t0_2 = _IQdiv(per_2-t1-t2,524288);
q1 = t0_2; // Iongo
q5 = t0_2+t1; // médio
q3 = per_2-t0_2; // curto
200
               }
EvbRegs.CMPR4 = _IQint(q1);
EvbRegs.CMPR5 = _IQint(q3);
EvbRegs.CMPR6 = _IQint(q5);
EvbRegs.EVBIFRA.bit.T3UFINT = 1; //Flag
To receive more interrupts from this PIE group, acknowledge this interrupt
PieCtrlRegs.PIEACK.all = PIEACK_GROUP4;
Grifice.
205
       // Gráficos:
graf_ID[incl] = Id;
graf_IQ[incl] = Iq;
graf_Vdc[incl++] = Vdc_Ref;
if (incl > 666) incl = 0;
// GpioDataRegs.GPEDAT.bit.GPIOB8 = 0;
}
210
215 }
          /_____
        _____
                                                   _____
```

		Programa B.2 – Config.c
1	//#;	
5	/* Uni Tese Aute Orie Flo:	versidade Federal de Santa Catarina, Instituto de Eletrônica de Potência. e: Inversor Trifásico de Dois Estágios Modificado Aplicado no Processamento da Energia Solar Fotovoltaica em Sistemas Conectados à Rede Elétrica. or: Marcio Mendes Casaro. entador: Denizar Cruz Martins. rianópolis, 2008.
10	*/ //#:	· · · · · · · · · · · · · · · · · · ·
	#in@	clude "DSP281x_Device.h"
1 5	voi	d Initial_config(void)
TD	11	<pre>InitSystem EALLOW; SysCtrlRegs.WDCR= 0x00E8; // Setup the watchdog: disable, Prescaler = 1 SysCtrlRegs.SCSR = 0; // Watchdog generates a RESET</pre>
20		SysCtrlRegs.PLLCR.bit.DIV = 10; // Setup the Clock PLL to multiply by 5 SysCtrlRegs.HISPCP.all = 0x0; // Setup Highspeed Clock Prescaler to divide by 1 SysCtrlRegs.LOSPCP.all = 0x2; // Setup Lowspeed CLock Prescaler to divide by 4
25 30	//	<pre>Peripheral clock enables set for the selected peripherals. SysCtrlRegs.PCLKCR.bit.EVAENCLK=1; SysCtrlRegs.PCLKCR.bit.SCIAENCLK=0; SysCtrlRegs.PCLKCR.bit.SCIBENCLK=0; SysCtrlRegs.PCLKCR.bit.MCBSPENCLK=0; SysCtrlRegs.PCLKCR.bit.SPIENCLK=0; SysCtrlRegs.PCLKCR.bit.SCIENCLK=0; SysCtrlRegs.PCLKCR.bit.ADCENCLK=0; SysCtrlRegs.PCLKCR.bit.ADCENCLK=1;</pre>
35 40	 	<pre>Speed_up the silicon A Revision. No need for Rev. C or later silicon versions On TMX samples, to get the best performance of on chip RAM blocks M0/M1/L0/L1/H0 internal control registers bit have to be enabled. The bits are in Device emulation registers. DevEmuRegs.M0RAMDFT = 0x0300; DevEmuRegs.L0RAMDFT = 0x0300; DevEmuRegs.L1RAMDFT = 0x0300; DevEmuRegs.L1RAMDFT = 0x0300;</pre>
45 50	11	<pre>GPIO Config GpioMuxRegs.GPAMUX.all = 0x3F; // saídas pwm ativadas GpioMuxRegs.GPBMUX.all = 0x3F; // saídas pwm ativadas GpioMuxRegs.GPDMUX.all = 0x0; GpioMuxRegs.GPEMUX.all = 0x0; GpioMuxRegs.GPEMUX.all = 0x0; GpioMuxRegs.GPGMUX.all = 0x0;</pre>
55		<pre>GpioMuxRegs.GPADIR.all = 0x0600; // GPIOA9 and A10 PORT as output GpioMuxRegs.GPBDIR.all = 0x0100; // GPIOB8 PORT as output - EzDSP: CAP4_QEP3 GpioMuxRegs.GPDDIR.all = 0x0; // GPIO PORT as input GpioMuxRegs.GPEDIR.all = 0x0; // GPIO PORT as input GpioMuxRegs.GPFDIR.all = 0x0; // GPIO PORT as input GpioMuxRegs.GPGDIR.all = 0x0; // GPIO PORT as input</pre>
60		<pre>GpioMuxRegs.GPAQUAL.all = 0x0; // Set GPIO input qualifier values to zero GpioMuxRegs.GPBQUAL.all = 0x0; GpioMuxRegs.GPEQUAL.all = 0x0; GpioMuxRegs.GPEQUAL.all = 0x0; EDIS;</pre>
65	// //	EVA - Timer 1: CC-CC EvaRegs.T1PR = 1875; // Período = T1PR + 1 EvaRegs.T1CNT = 0x0000; EVA - Timer 2: Temporizador
70	//	EvaRegs.12FK = 11/19; //10Ms EvaRegs.T2CNT = 0; EVB - Timer 3: CC-CA EvbRegs.T3FK = 3750; // Período = T3PR + 1 EvbReds.T3CNT = 0x0000;
75	11	<pre>EVB - Timer 4: Temporizador EvbRegs.T4PR = 0xFFFF; EvbRegs.T4CNT = 0x0000;</pre>
80	//	<pre>Timer 1 Control Register bit definitions EvaRegs.T1CON.bit.TECMPR = 0; // 1 Timer compare enable EvaRegs.T1CON.bit.TCLD10 = 0; // 3:2 Timer copare register reload EvaRegs.T1CON.bit.TCLKS10 = 0; // 5:4 Clock source select EvaRegs.T1CON.bit.TENABLE = 1; // 6 Timer enable EvaRegs.T1CON.bit.TENABLE = 0; // 10:8 Input clock prescaler</pre>
85	11	EvaRegs.T1CON.bit.TMODE = 1; // 12:11 Count mode selection EvaRegs.T1CON.bit.SOFT = 0; // 14 Soft emulation control EvaRegs.T1CON.bit.FREE = 0; // 15 Free emulation control Timer 2 Control Register bit definitions
90		EvaRegs.T2CON.bit.SET1PR = 0;// 0Period register selectEvaRegs.T2CON.bit.TECMPR = 0;// 1Timer compare enableEvaRegs.T2CON.bit.TCLD10 = 0;// 3:2Timer copare register reload

95	EvaRegs.T2CON.bit.TCLKS10 = 0;// 5:4Clock source selectEvaRegs.T2CON.bit.TENABLE = 1;// 6Timer enableEvaRegs.T2CON.bit.T2SWT1 = 0;// 7Start GP timer 2 with GP timer 1's enableEvaRegs.T2CON.bit.TPS = 7;// 10:8Input clock prescalerEvaRegs.T2CON.bit.TMODE = 2;// 12:11Count mode selectionEvaRegs.T2CON.bit.SOFT = 0;// 14Soft emulation controlEvaRegs.T2CON.bit.FREE = 0;// 15Free emulation control
//	Timer 3 Control Register bit definitions EvbRegs.T3CON.bit.TECMPR = 0; // 1 Timer compare enable EvbRegs.T3CON.bit.TCLD10 = 0; // 3:2 Timer compare register reload EvbRegs.T3CON.bit.TCLKS10 = 0; // 5:4 Clock source select EvbRegs.T3CON.bit.TENABLE = 1; // 6 Timer enable
105	EvbRegs.T3CON.bit.TPS = 0; // 10:8 Input clock prescaler EvbRegs.T3CON.bit.TMODE = 1; // 12:11 Count mode selection EvbRegs.T3CON.bit.SOFT = 0; // 14 Soft emulation control EvbRegs.T3CON.bit.FREE = 0; // 15 Free emulation control Timer 4 Control Pergister bit definitions
110	EvbRegs.T4CON.bit.SET3PR = 0; // 0 Period register select EvbRegs.T4CON.bit.TECMPR = 0; // 1 Timer compare enable EvbRegs.T4CON.bit.TCLD10 = 0; // 3:2 Timer compare register reload EvbRegs.T4CON.bit.TCLKS10 = 0; // 5:4 Clock source select EvbRegs.T4CON.bit.TENABLE = 1; // 6 Timer enable
115	EvbRegs.T4CON.bit.TPS = 7; // 10.8 Input clock prescaler EvbRegs.T4CON.bit.TMODE = 2; // 12:11 Count mode selection EvbRegs.T4CON.bit.SOFT = 0; // 14 Soft emulation control EvbRegs.T4CON.bit.FREE = 0; // 15 Free emulation control
120	<pre>EvaRegs.COMCONA.bit.FCMP10E = 0; // 5 Full compare 4 output enable EvaRegs.COMCONA.bit.FCMP20E = 0; // 6 Full compare 5 output enable EvaRegs.COMCONA.bit.FCMP30E = 0; // 7 Full compare 6 output enable EvaRegs.COMCONA.bit.FCMP20E = 1; // 9 Compare output enable EvaRegs.COMCONA.bit.ACTRLD = 0; // 11:10 Action control register reload</pre>
125	EVAREGS.COMCONA.DIT.SVENABLE = 0; // 12 Space vector PWM Mode enable EvaRegs.COMCONA.bit.CLD = 1; // 14:13 Compare register reload condition EvaRegs.COMCONA.bit.CENABLE = 1; // 15 Compare enable
130	EvbRegs.COMCONB.bit.FCMP40E = 0; // 5 Full compare 4 output enable EvbRegs.COMCONB.bit.FCMP50E = 0; // 6 Full compare 5 output enable EvbRegs.COMCONB.bit.FCMP50E = 0; // 7 Full compare 6 output enable EvbRegs.COMCONB.bit.FCMP50E = 1; // 9 Compare output enable EvbRegs.COMCONB.bit.ACTRLD = 0; // 11:10 Action control register reload EvbRegs.COMCONB.bit.SVENABLE = 0; // 12 Space vector PWM Mode enable
135	EVDRegs.COMCONB.bit.CLD = 0; // 14:13 Compare register reload condition EvbRegs.COMCONB.bit.CENABLE = 1; // 15 Compare enable
140	EvaRegs.ACTRA.bit.CMP1ACT = 0;// 1:0Action on compare output pin 7 CMP7EvaRegs.ACTRA.bit.CMP2ACT = 0;// 3:2Action on compare output pin 8 CMP8EvaRegs.ACTRA.bit.CMP3ACT = 0;// 5:4Action on compare output pin 9 CMP9EvaRegs.ACTRA.bit.CMP4ACT = 0;// 7:6Action on compare output pin 10 CMP10EvaRegs.ACTRA.bit.CMP5ACT = 0;// 9:8Action on compare output pin 11 CMP11EvaRegs.ACTRA.bit.CMP6ACT = 0;// 11:10Action on compare output pin 12 CMP12
145	EvbRegs.ACTRB.bit.CMP7ACT = 0;// 1:0Action on compare output pin 7 CMP7EvbRegs.ACTRB.bit.CMP8ACT = 0;// 3:2Action on compare output pin 8 CMP8EvbRegs.ACTRB.bit.CMP9ACT = 0;// 5:4Action on compare output pin 9 CMP9EvbRegs.ACTRB.bit.CMP10ACT = 0;// 7:6Action on compare output pin 10 CMP10EvbRegs.ACTRB.bit.CMP1ACT = 0;// 9:8Action on compare output pin 11 CMP11EvbRegs.ACTRB.bit.CMP12ACT = 0;// 11:10Action on compare output pin 11 CMP11
150	EvaRegs.DBTCONA.bit.DBTPS = 3; // 4:2 Dead-Band timer prescaler - 53,3ns cada ciclo EvaRegs.DBTCONA.bit.EDBT1 = 1; // 5 Dead-Band timer 1 enable EvaRegs.DBTCONA.bit.EDBT2 = 1; // 6 Dead-Band timer 2 enable
155	Evaregs.DECONA.Dit.EDET = 1; // Dead-Band timer s enable Evaregs.DECONA.Dit.DET = 12; // 11:8 Dead-Band timer period - $DT = 640ns$
160	EVDRegs.DBTCONB.bit.DBTPS = 3; // 4:2 Dead-Band timer prescaler - 53,3ns cada ciclo EvbRegs.DBTCONB.bit.EDBT1 = 0; // 5 Dead-Band timer 1 enable EvbRegs.DBTCONB.bit.EDBT2 = 0; // 6 Dead-Band timer 2 enable EvbRegs.DBTCONB.bit.EDBT3 = 0; // 7 Dead-Band timer 3 enable EvbRegs.DBTCONB.bit.DBT = 12; // 11:8 Dead-Band timer period - DT = 640ns
165	EvaRegs.CMPR1 = 1563; //atualizado na ISR EvaRegs.CMPR2 = 313; //atualizado na ISR EvaRegs.CMPR3 = 938;
170	EvbRegs.CMPR4 = 938; //atualizado na ISR EvbRegs.CMPR5 = 1875; //atualizado na ISR EvbRegs.CMPR6 = 2813; //atualizado na ISR
175	EvaRegs.EVAIMRA.bit.T1PINT = 1;// EnableEvaRegs.EVAIMRA.bit.T1UFINT = 1;// EnableEvaRegs.EVAIMRB.bit.T2PINT = 1;// EnableEvbRegs.EVBIMRA.bit.T3UFINT = 1;// Enable
180	Configure ADC AdcRegs.ADCTRL1.bit.SEQ_CASC = 1; // 4 Cascaded sequencer mode AdcRegs.ADCTRL1.bit.CONT_RUN = 0; // 6 Continuous run AdcRegs.ADCTRL1.bit.CPS = 0; // 7 ADC core clock pre-scalar AdcRegs.ADCTRL1.bit.ACQ_PS = 1; // 11:8 Acquisition window size

	AdcRegs.ADCTRL1.bit.SUSMOD = 0; // 13:12 Emulation suspend mode
185 190	AdcRegs.ADCTRL2.bit.EVB_SOC_SEQ2 = 0;// 0Event manager B SOC mask for SEQ2AdcRegs.ADCTRL2.bit.INT_MOD_SEQ2 = 0;// 2SEQ2 Interrupt modeAdcRegs.ADCTRL2.bit.INT_ENA_SEQ2 = 0;// 3SEQ2 Interrupt enableAdcRegs.ADCTRL2.bit.SOC_SEQ2 = 0;// 5Start of conversion for SEQ2AdcRegs.ADCTRL2.bit.RST_SEQ2 = 0;// 6Reset SEQ2AdcRegs.ADCTRL2.bit.EXT_SOC_SEQ1 = 0;// 7External start of conversion for SEQ1AdcRegs.ADCTRL2.bit.EVA_SOC_SEQ1 = 0;// 8Event manager A SOC mask for SEQ1AdcRegs.ADCTRL2.bit.INT_MOD_SEQ1 = 0;// 10SEQ1 Interrupt modeAdcRegs.ADCTRL2.bit.INT_MOD_SEQ1 = 0;// 11SEQ1 Interrupt modeAdcRegs.ADCTRL2.bit.EVB_SOC_SEQ1 = 0;// 15EVB SOC enable
195	AdcRegs.ADCTRL3.bit.SMODE_SEL = 0;// 0Sampling mode selectAdcRegs.ADCTRL3.bit.ADCCLKPS = 3;// 4:1ADC core clock divider
	AdcRegs.ADCMAXCONV.bit.MAX_CONV1 = 11; // 3:0 Max number of conversions AdcRegs.ADCMAXCONV.bit.MAX_CONV2 = 0; // 6:4 Max number of conversions
200	AdcRegs.ADCCHSELSEQ1.bit.CONV00 = 0; // 3:0 Conversion selection 00 AdcRegs.ADCCHSELSEQ1.bit.CONV01 = 1; // 7:4 Conversion selection 01 AdcRegs.ADCCHSELSEQ1.bit.CONV02 = 2; // 11:8 Conversion selection 02 AdcRegs.ADCCHSELSEQ1.bit.CONV03 = 0; // 3:0 Conversion selection 00
205	AdcRegs.ADCCHSELSEQ2.bit.CONV04 = 1; // 7:4 Conversion selection 01 AdcRegs.ADCCHSELSEQ2.bit.CONV05 = 2; // 11:8 Conversion selection 02 AdcRegs.ADCCHSELSEQ2.bit.CONV06 = 0; // 3:0 Conversion selection 00 AdcRegs.ADCCHSELSEQ2.bit.CONV07 = 1; // 7:4 Conversion selection 01 AdcRegs.ADCCHSELSE03.bit.CONV08 = 2; // 11:8 Conversion selection 02
210	AdcRegs.ADCCHSELSEQ3.bit.CONV09 = 0; // 3:0 Conversion selection 00 AdcRegs.ADCCHSELSEQ3.bit.CONV10 = 1; // 7:4 Conversion selection 01 AdcRegs.ADCCHSELSEQ3.bit.CONV11 = 2; // 11:8 Conversion selection 02
// 215 //	Configure Interrupts Enable T3 underflow interrupt: PIE-Group4 , interrupt 6 PieCtrlRegs.PIEIER4.bit.INTx6=1; Enable XINT1 interrupt: PIE-Group1 , interrupt 4 - desligamento PieCtrlRegs.PIEIER1.bit.INTx4=1; Enable XINT2 interrupt: PIE-Group1 , interrupt 5 - sincronismo
220 //	<pre>PieCtrlRegs.PIEIER1.bit.INTx5=1; Enable CpuTimer0 interrupt PieCtrlRegs.PIEIER1.bit.INTx7 = 1; Enable T1 interrupts: PIE-Group2 , interrupts 4 and 6 PieCtrlRegs.PIEIER2.bit.INTx4=1; PieCtrlRegs.PIEIER2.bit.INTx4=1;</pre>
225 //	Enable T2 period interrupt: PIE-Group3, interrupt 1 PieCtrlRegs.PIEIER3.bit.INTx1 = 1;
// 230 //	Enable CPU INT1 & INT2 & INT3 & INT4 IER = 0x8 0x1 0x2 0x4; Enable global Interrupts and higher priority real-time debug events: EINT; // Enable Global interrupt INTM
}	BRIM; // Enable Global realtime interrupt DBGM
233 //= // //=	End of SourceCode.





APÊNDICE C

ESQUEMÁTICOS USADOS NA CONFECÇÃO DO PROTÓTIPO

Neste apêndice, referido no capítulo 7, são apresentados os esquemas elétricos e os *layouts* das placas usadas na construção do protótipo, organizados em sete seções, a saber:

- C.1 contém o circuito de potência composto pelos estágios CC-CC e CC-CA. Pelo fato de haverem doze IGBTs no inversor, integrados em dois módulos de potência, foi desenvolvida uma interface para receber os pulsos de gatilho, resultando em *layouts* menos congestionados. Aliás, detectou-se uma falha de projeto nesta interface depois da placa já estar pronta: foi previsto um único diodo zener no *gate* de cada IGBT. O ideal são dois diodos, já que os circuitos de comando aplicam tensão negativa entre *gate* e emissor durante o bloqueio dos transistores.
- C.2 contém os circuitos de condicionamento dos sinais lidos pelos sensores. Esta placa também recebe a tensão V_{bc}, que serve de referência para o sincronismo. Foram implementadas duas estratégias de isolamento para esta tensão de linha, uma com isolador óptico e outra com transformador. Esta última produziu o melhor resultado. A placa ainda aciona três leds que indicam os estados de operação dos circuitos de comando e do DSP e possui um botão com auto-retrocesso para interromper o chaveamento dos doze transistores.
- C.3 contém uma placa complementar a de condicionamento. O sinal de sincronismo da seção C.2 (pino 14 do CI2) alimenta um PLL (CF4) do qual saem os pulsos (CF3) que sincronizam o DSP com a rede elétrica (via CF25 de C.2).
- C.4 contém os circuitos de comando (idênticos) inicialmente desenvolvidos para acionar os estágios CC-CC e CC-CA do inversor. Uma chave *on-off* define o tempo morto em 640ns ou 1,2µs. Este último valor foi medido e resulta da combinação do tempo morto imposto pelo *driver* com o tempo morto gerado pelo DSP.
- C.5 contém o circuito de comando que substituiu um danificado da seção C.4. O estágio CC-CA passou a ser acionado com tempo morto fixo de 2µs.
- C.6 e C.7 contém circuitos de comando para o estágio CC-CC, montados em *protoboard*. No primeiro circuito, os pulsos de gatilho são gerados pelo dsPIC30F3010 e no segundo por lógica CMOS. Nenhum deles foi implementado, uma vez que o DSP controlou os dois estágios do inversor simultaneamente.



CI1	SK20GD065 - módulo da Semikron contendo 6 IGBTs de 600V.
CI2	SK10GD123 - módulo da Semikron contendo 6 IGBTs de 1.200V.
D1 - D6	FFPF05U120S - diodo ultra rápido de 1.200V e 5A.
D7 - D18	Diodo zener de 18V e 1/2W.
R1 - R3	Resistor de $47k\Omega$ e 5W.
R4 - R15	Resistor de 33Ω e $1/8W$.
C1 - C3	Capacitor eletrolítico de 1.000µF e 450V.
C4, C5, C7, C8,	Capacitor de polipropileno de 2,2µF.
C10, C11	
C6, C9, C12	Não foram utilizados.
C13	Capacitor de poliéster de 680nF e 400VDC.
L1 - L3	Indutor de linha projetado na seção 4.9.1.
Trafo	Transformador projetado na seção 3.2.18.

Tabela C.1 - Descrição dos componentes.



Fig. C.2 - Projeto da placa de potência (bottom e top).



Fig. C.3 - Projeto da placa de potência (silkscreen).



Fig. C.4 - Layout da interface de comando dos transistores do inversor de dois estágios.



174

CI1	SN7407 - <i>buffer</i> TTL com saída em coletor aberto.
CI2	LF347 - amplificador operacional.
CI3	TL7726 - grampeador de tensão.
CI4	TLP2200 - isolador óptico.
RG1 - RG2	78L05 - regulador de tensão de 5V.
U1 -U2	LA25-NP - sensor de corrente.
U3	LV25-P - sensor de tensão.
D1 - D2	LM4040 - regulador de tensão de 3V.
D3, D9	1N4148 - diodo retificador.
D4	1N4007 - diodo retificador.
D5	1N4744 - diodo zener de 15V.
D6 - D8	Leds amarelo, verde e vermelho.
R1, R3, R5, R24, R25, R26	Resistor de 100 Ω e 1/8W.
R2, R4	Resistor de 12Ω e $1/8W$.
R6	Resistor de 22Ω e $1/8W$.
R7 - R14	Resistor de 220k Ω e 2W.
R15, R18	Resistor de 2,2k Ω e 1/8W.
R16, R17, R19, R20	Resistor de $10k\Omega$ e $1/8W$.
R21, R34	Resistor de $3,3k\Omega$ e $1/8W$.
R22	Resistor de $33k\Omega$ e 1W.
R33	Resistor de $47k\Omega$ e 5W.
R35, R37	Resistor de 1,2k Ω e 1/8W.
R36, R38, R40	Resistor de 1,5k Ω e 1/8W.
R39	Resistor de 5,6k Ω e 1/8W.
C1	Capacitor cerâmico de 100nF.
C2	Capacitor cerâmico de 330nF.
C5	Capacitor de poliéster de 270nF.

Tabela C.2 - Descrição dos componentes.



Fig. C.6 - *Layout* da placa de condicionamento.



Fig. C.7 - Circuito PLL complementar à placa de condicionamento e respectivo layout.

CI1	CD4046 - PLL CMOS.
D1	1N4148 - diodo retificador.
R1	Resistor de 560k Ω e 1/8W.
R2	Resistor de $330k\Omega$ e $1/8W$.
R3	Resistor de 2,2k Ω e 1/8W.
C1	Capacitor cerâmico de 56nF.
C2	Capacitor cerâmico de 470nF.

Tabela C.3 - Descrição dos componentes.

C.4 – COMANDO 1



Fig. C.8 - Circuito driver usado nos estágios CC-CC e CC-CA.

CI1	SN7407 - <i>buffer</i> TTL com saída em coletor aberto.
CI2	CD4050 - <i>buffer</i> CMOS não inversor.
CI3	SKHI 61 - <i>driver</i> da Semikron com seis saídas para IGBT ou MOSFET.
RG1, RG2	78L05 - regulador de tensão de 5V.
R1 - R6	Resistor de 1,2k Ω .
C1, C4	Capacitor cerâmico de 100nF.
C2, C5	Capacitor cerâmico de 330nF.
C3	Capacitor cerâmico de 100pF.
CF9	Conector ligado à placa de condicionamento. Acende Led.

Tabela C.4 - Descrição dos componentes.



Fig. C.9 - Projeto da placa do circuito de comando (bottom e top).



Fig. C.10 - Projeto da placa do circuito de comando (silkscreen).

C.5 – COMANDO 2



Fig. C.11 - Circuito driver usado no estágio CC-CA.

Tabela C.5 - Descrição dos component	es.
--------------------------------------	-----

CI1	SN7407 - <i>buffer</i> TTL com saída em coletor aberto.
CI2, CI3, CI4	SKHI 20opA - <i>driver</i> da Semikron com duas saídas para IGBT.
RG1	78L05 - regulador de tensão de 5V.
U1	SKHI PS2 - fonte de alimentação para o <i>driver</i> SKHI 20opA.
D1	Diodo zener de 4,3V.
R1 - R6	Resistor de 1,2k Ω .
C4	Capacitor cerâmico de 100nF.
C5	Capacitor cerâmico de 330nF.



Fig. C.12 - *Layout* da placa do circuito de comando.

C.6 – COMANDO 3



Fig. C.13 - Circuito driver para o estágio CC-CC.

CI1	SN7407 - <i>buffer</i> TTL com saída em coletor aberto.
CI2	CD4050 - <i>buffer</i> não inversor CMOS.
CI3	IR2131 - driver da IR com seis saídas para IGBT ou MOSFET.
RG1, RG2	78L05 - regulador de tensão de 5V.
D1, D3, D5	1N4007 - diodo retificador.
D2, D4, D6	Diodo zener de 18V.
R1 - R6	Resistor de 1,2k Ω .
C2, C5	Capacitor cerâmico de 330nF.
C3, C4	Capacitor cerâmico de 100nF.
C6, C7, C8	Capacitor cerâmico de 220nF.

Tabela C.6 - Descrição dos componentes.

Fig. C.14 - Geração de sinais de comando para os transistores do estágio CC-CC usando lógica CMOS.



CI1	4N25 - isolador óptico.
CI2	CD4047 - multivibrador astável CMOS.
CI3	CD4516 - contador CMOS.
CI4, CI9	CD4050 - <i>buffer</i> não inversor CMOS.
CI5	CD4049 - <i>buffer</i> inversor CMOS.
CI6	CD4081 - portas lógicas E com tecnologia CMOS.
CI7	CD4071 - portas lógicas OU com tecnologia CMOS.
CI8	CD4042 - <i>latch</i> CMOS.
CI10	IR2131 - <i>driver</i> da IR com seis saídas para IGBT ou MOSFET.
Q1	BC327 - transistor bipolar pnp.
RG1	78L05 - regulador de tensão de 5V.
D1, D3, D5	1N4007 - diodo retificador.
D2, D4, D6	Diodo zener de 18V.
R1	Resistor de $68k\Omega$ e $1/8W$.
R2	Resistor de 470Ω e $1/8W$.
R3, R6, R8, R10,	Resistor de 2,2k Ω e 1/8W.
R12, R14, R16	
R4	Resistor de 15k Ω e 1/8W.
R5, R7, R9, R11,	Resistor de 4,7k Ω e 1/8W.
R13, R15	
C1	Capacitor cerâmico de 120pF.
C2	Capacitor cerâmico de 330nF.
C3	Capacitor cerâmico de 100nF.
C4, C5, C6	Capacitor cerâmico de 220nF.

Tabela C.7 - Descrição dos componentes.

REFERÊNCIAS BIBLIOGRÁFICAS

- [1] Atlas de Energia Elétrica do Brasil. 2. ed. Brasília, Agência Nacional de Energia Elétrica, 2005.
- [2] Energia: Consumo Bate Recorde e é o Maior da Década. *Gazeta Mercantil*, São Paulo, 23 nov. 2007.
- [3] O Racionamento Bate à Porta. O Estado de S.Paulo, São Paulo, 01 nov. 2007.
- [4] Projectos Prioritários do Plano de Sustentabilidade. Sistemas Solares Fotovoltaicos para Sistemas Isolados e Ligação à Rede. Concelho de Bragança, 2006.
- [5] X. Yuan and Y. Zhang, "Status and Opportunities of Photovoltaic Inverters in Grid-Tied and Micro-Grid Systems," 15th International Photovoltaic Science & Engineering Conference (PVSEC-15), pp. 226-227, 2005.
- [6] J. M. Carrasco et al., "Power-Electronic Systems for the Grid Integration of Renewable Energy Sources: A Survey," *IEEE Transactions on Industrial Electronics*, vol. 53, no. 4, pp. 1002-1016, August 2006.
- [7] M. H. Rashid, *Power Electronics Handbook*, Academic Press, 2001.
- [8] F. Blaabjerg, R. Teodorescu, Z. Chen and M. Liserre, "Power Converters and Control of Renewable Energy Systems," *Proc. of ICPE'04*, pp. I2-I20, 2004.
- [9] R. L. Carletti, L. C. G. Lopes and P. G. Barbosa, "Active & Reactive Powers Control Scheme for a Grid-Connected Photovoltaic Generation System Based on VSI with Selective Harmonic Elimination," 8th Brazilian Power Electronics Conference, pp. 129-134, 2005.
- [10] P. D. Ziogas, A. R. Prasad, and S. Manias, "Analysis and Design of a Three-Phase Off-Line DC/DC Converter with High Frequency Isolation," *Proc. IAS'88 Conf.*, pp. 813–820, 1988.
- [11] C. Hua, J. Lin and C. Shen, "Implementation of a DSP-Controlled Photovoltaic System with Peak Power Tracking," *IEEE Transactions on Industrial Electronics*, vol. 45, no. 1, pp. 99-107, February 1998.
- [12] L. Jing, D. Wei, X. Zheng-guo, P. Yan-chang, X. Hong-hua, "Evaluation on MPPT Methods of Photovoltaic Power Systems," *15th International Photovoltaic Science* & Engineering Conference (PVSEC-15), pp. 925-926, 2005.
- [13] M. M. Casaro and D. C. Martins, "New Method of MPPT Application for Dual-Stage Inverters," 9th Brazilian Power Electronics Conference, pp. 676-681, 2007.

- [14] M. M. Casaro and D. C. Martins, "Application of the Three-phase Series Resonant Converter in a Dual-Stage Inverter Operating without Specific Sensor to Perform the MPPT," 33rd Annual Conference of the IEEE Industrial Electronics Society, pp. 1650-1655, 2007.
- [15] M. M. Casaro and D. C. Martins, "Architectural and Control Contributions for PV Grid-Connected Systems Applying Dual-Stage Inverters," *14th IEEE International Conference on Electronics, Circuits and Systems*, pp. 861-864, 2007.
- [16] M. M. Casaro e D. C. Martins, "Modelo de Arranjo Fotovoltaico Destinado a Análises em Eletrônica de Potência Via Simulação," *Revista Eletrônica de Potência*, vol. 13, no. 3, pp. 141-146, 2008.
- [17] M. M. Casaro and D. C. Martins, "Grid-Connected PV System: Introduction to Behavior Matching," 39th IEEE Power Electronics Specialists Conference, pp. 951-956, 2008.
- [18] M. M. Casaro and D. C. Martins, "Behavior Matching as Fundamental Feature to Obtain a Modified Dual-Stage Inverter," *IEEE International Symposium on Industrial Electronics*," pp. 2426-2431, 2008.
- [19] M. M. Casaro and D. C. Martins, "Behavior Matching Technique Applied to a Three-Phase Grid-Connected PV System," *IEEE International Conference on Sustainable Energy Technologies*, pp. 17-22, 2008.
- [20] M. M. Casaro and D. C. Martins, "Grid-Connected PV System Using a Three-Phase Modified Dual-Stage Inverter," *10th Brazilian Power Electronics Conference*, pp. 167-173, 2009.
- [21] International Energy Agency. *Trends in Photovoltaic Applications Survey Report* of Selected IEA Countries Between 1992 and 2004. September 2005.
- [22] J. A. Gow and C. D. Manning, "Development of a Photovoltaic Array Model for Use in Power Electronics Simulation Studies," *IEE Proceedings on Electric Power Applications*, vol. 146, no. 2, pp. 193-200, March 1999.
- [23] M. Veerachary, "PSim Circuit-Oriented Simulator Model for the Nonlinear Photovoltaic Sources," *IEEE Transactions on Aerospace and Electronic Systems*, vol. 42, no. 2, pp. 735-740, April 2006.
- [24] G. Walker, "Evaluating MPPT Converter Topologies Using a MATLAB PV Model," *Journal of Electrical & Electronics Engineering*, vol. 21, no. 1, pp. 49-56, 2001.

- [25] K. H. Hussein, I. Muta, T. Hoshino and M. Osakada, "Maximum Photovoltaic Power Tracking: an Algorithm for Rapidly Changing Atmospheric Conditions," *IEE Proc.-Gener. Transm. Distrib.*, vol. 142, no. 1, pp. 59-64, January 1995.
- [26] P. Grunow, S. Lust, D. Sauter et al., "Weak Light Performance and Annual Yields of PV Modules and Systems as a Result of the Basic Parameter Set of Industrial Solar Cells," *19th European Photovoltaic Solar Energy Conference*, pp. 2190-2193, 2004.
- [27] E. L. Meyer and B. Mapuranga, "The Effect of Temperature on the Performance of Photovoltaic Modules at Regulated Voltage," 15th International Photovoltaic Science & Engineering Conference, pp. 1256-1257, 2005.
- [28] J. Jacobs, A. Averberg and R. De Doncker, "A Novel Three-Phase DC/DC Converter for High-Power Applications," 35th Annual IEEE Power Electronics Specialists Conference, pp. 1861-1867, 2004.
- [29] R. W. A. A. De Doncker, D. M. Divan and M. H. Kheraluwala, "A Three-Phase Soft-Switched High-Power-Density dc/dc Converter for High-Power Applications," *IEEE Transactions on Industry Applications*, vol. 27, no. 1, pp. 63-73, January/February 1991.
- [30] A. R. Prasad, P. D. Ziogas and S. Manias, "A Three-Phase Resonant PWM DC-DC Converter," 22nd Annual IEEE Power Electronics Specialists Conference, pp. 463– 473, 1991.
- [31] A. K. S. Bhat and L. Zheng, "Analysis and Design of a Three-Phase LCC Type Resonant Converter," *IEEE Power Electronics Specialists Conference*, pp. 252-258, 1996.
- [32] D. S. Oliveira Jr. and I. Barbi, "A Three-Phase ZVS PWM DC/DC Converter with Asymmetrical Duty Cycle Associated with a Three-Phase Version of the Hybrid Rectifier," *IEEE Transactions on Power Electronics*, vol. 20, no. 2, pp. 354-360, March 2005.
- [33] C. Yan, S. Chaoling, C. Binghuang, L. Dayong, H. Hongxuan, D. Jingwei and S. Dequan, "Real Irradiance Data Acquisition and Analysis," 15th International Photovoltaic Science & Engineering Conference, pp. 818-819, 2005.
- [34] Technical Information on Sunways Solar Inverters, Solar Inverter NT 5000, Sunways AG, www.sunways.de, 2005.

- [35] N. Mohan, T. M. Undeland and W. P. Robbins, Power Electronics: Converters, Applications and Design, 2nd ed., John Wiley & Sons, Inc., USA, 1995.
- [36] J. Bird, Electrical and Electronic Principles and Technology, 2nd ed., Newnes, UK, 2003.
- [37] W.-J. Gu and R. Liu, "A Study of Volume and Weight vs. Frequency for High-Frequency Transformers," *IEEE Power Electronics Specialists Conference*, pp. 1123-1129, 1993.
- [38] Thornton Eletrônica Ltda, http://www.thornton.com.br, 2008.
- [39] M. Lindgren and J. Svensson, "Control of a Voltage-Source Converter Connected to the Grid Through an LCL Filter – Application to Active Filtering," *IEEE Power Electronics Specialists Conference*, pp. 229-235, 1998.
- [40] M. H. Bierchoff and F. W. Fuchs, "Semiconductor Losses in Voltage Source and Current Source IGBT Converters Based on Analytical Derivation," 35th Annual IEEE Power Electronics Specialists Conference, pp. 2836-2842, 2004.
- [41] EPCOS. *Aluminum Electrolytic Capacitors General Technical Information*, http://www.epcos.com. December 2006.
- [42] EPCOS. *Aluminum Electrolytic Capacitors B43454 Series*, http://www.epcos.com. December 2006.
- [43] A. Martignoni, Transformadores, 8. ed., Editora Globo, São Paulo, 1991.
- [44] K. Ogata, Engenharia de Controle Moderno, 4. ed., Prentice Hall, São Paulo, 2003.
- [45] I. Barbi, Teoria Fundamental do Motor de Indução, Editora da UFSC, Florianópolis, 1985.
- [46] D. Borgonovo, Modelagem e Controle de Retificadores PWM Trifásicos Empregando a Transformação de Park. Dissertação de Mestrado, INEP, UFSC. Florianópolis, 2001.
- [47] T. Esran and P. L. Chapman, "Comparison of Photovoltaic Array Maximum Power Point Tracking Techniques," *IEEE Transaction on Energy Conversion*, vol. 22, no. 2, pp. 439-449, June 2007.
- [48] M. C. Cavalcanti, K. C. Oliveira, G. M. S. Azevedo and F. A. S. Neves, "Comparative Study of Maximum Power Point Tracking Techniques for Photovoltaic Systems," *Brazilian Journal of Power Electronics*, vol. 12, no. 2, pp. 163-171, July 2007.

- [49] N. Femia, G. Petrone, G. Spagnuolo and M. Vitelli, "Optimization of Perturb and Observe Maximum Power Point Tracking Method," *IEEE Transactions on Power Electronics*, vol. 20, no. 4, pp. 963-973, July 2005.
- [50] W. Xiao, W. G. Dunford, P. R. Palmer and A. Capel, "Application of Centered Differentiation and Steepest Descent to Maximum Power Point Tracking," IEEE Transactions on Industrial Electronics, vol. 54, no. 5, pp. 2539-2549, October 2007.
- [51] C.-T. Chen, Linear System Theory and Design, 3. ed., Oxford University Press, New York, 1999.
- [52] G. F. Franklin, J. D. Powell and A. Emami-Naeini, Feedback Control of Dynamic Systems, 3. ed., Addison-Wesley Publishing Company, 1994.
- [53] K. Ogata, Discrete-Time Control Systems, 2. ed., Prentice Hall, New Jersey, 1995.
- [54] J. Doval-Gandoy, A. Iglesias, C. Castro and C. M. Peñalver, "Three Alternatives for Implementing Space Vector Modulation with the DSP TMS320F240," 25th Annual Conference of the IEEE Industrial Electronics Society, pp. 336–341, 1999.
- [55] M. Hao, L. Yunping and C. Huiming, "A Simplified Algorithm for Space Vector Modulation of Three-phase Voltage Source PWM Rectifier," 35th Annual IEEE Power Electronics Specialists Conference, pp. 3665-3670, 2004.
- [56] N. Pereira Filho, J. O. P. Pinto, L. E. Borges da Silva and B. K. Bose, "A Simple and Ultra-Fast DSP-Based Space Vector PWM Algorithm and its Implementation on a Two-Level Inverter Covering Undermodulation and Overmodulation," *30th Annual Conference of the IEEE Industrial Electronics Society*, pp. 1224-1229, 2004.
- [57] V. M. Mora, C. A. Núñez, V. M. Cárdenas and H. Miranda, "Simple and Practical FPGA Implementation of Space Vector Modulation Based on Geometrical Considerations," *Proceedings of CIEP*, 2006.
- [58] Zhenyu Yu, Digital Signal Processing Solutions, Texas Instruments. Space-Vector PWM With TMS320C24x/F24x Using Hardware and Software Determined Switching Patterns. Application Report SPRA524, March 1999.
- [59] F. A. B. Batista, Modulação Vetorial Aplicada a Retificadores Trifásicos PWM Unidirecionais. Tese de Doutorado, INEP, UFSC. Florianópolis, 2006.