

Technische Universität Dresden

# Entwurf eines drahtlosen HF-Empfängers basierend auf Bandpass-Sigma-Delta-ADU

M. Sc.

**Robert Kostack**

der Fakultät Elektrotechnik und Informationstechnik der Technischen Universität  
Dresden

zur Erlangung des akademischen Grades

**Doktoringenieur**  
(Dr.-Ing.)

genehmigte Dissertation

Vorsitzender: Prof. Dr.-Ing. habil. Mehmet Ercan Altinsoy  
Gutachter: Prof. Dr.-Ing. habil. Frank Ellinger  
Gutachter: Prof. Dr.-Ing. Maurits Ortmanns  
Weiteres Mitglied: Jun.-Prof. Dr.-Ing. Kambiz Jamshidi

Tag der Einreichung: 18.10.2018  
Tag der Verteidigung: 14.05.2019



---

# Kurzfassung

Die vorliegende Arbeit beschreibt die Analyse und den Entwurf eines vollintegrierten Empfängers im UHF-Bereich mit dem Ziel, für die Verwendung im Mobilfunkstandard der vierten Generation geeignet zu sein, aber auch eine Einschätzung bezüglich der Anwendbarkeit eines solchen Empfängers für Geräte der fünften Generation vorzunehmen. Bei dem Empfängerkonzept handelt es sich um einen direkt digitalisierenden Empfänger, d.h. das Empfangssignal wird direkt mittels Analog-Digital-Umsetzer digitalisiert und vorher nicht auf eine niedrigere Trägerfrequenz abwärts gemischt. Der Analogteil eines direkt digitalisierenden Empfängers besteht also nur aus einem LNA und einem ADU. Diese Empfängertopologie stellt hohe Anforderungen an den ADU und bildet deshalb den Fokus dieser Arbeit. Für die Untersuchungen des Empfängerkonzepts wurde sich auf eine Implementierung für niedrige Mobilfunkfrequenzbänder beschränkt, weshalb für den Entwurf festgelegt wurde, eine Trägerfrequenz von 750 MHz mit einer Signalbandbreite von 20 MHz empfangen und verarbeiten zu können. Der Entwurf erfolgte in einer 28 nm CMOS Technologie, sollte flächen- und stromsparend sein, sich aber auch für zukünftige Technologieknoten mit noch höherer Integrationsdichte eignen, ohne die analogen Schaltblöcke gesondert bei der Technologiewahl berücksichtigen zu müssen. Somit konnten integrierte Spulen in der Empfängerkette nicht verwendet werden. Zugleich muss im Empfänger der Alias-Effekt unterdrückt werden. Um diese strengen Rahmenbedingungen ohne exorbitante Stromaufnahme zu erfüllen, kommt als ADU-Topologie nur ein zeitkontinuierlicher Sigma-Delta-Modulator in Frage. Dazu musste das Schleifenfilter des Sigma-Delta-Modulators komplett neu entworfen werden, was u.a. den Entwurf einer einstellbaren hochgütigen aktiven Spule erforderte.

Das Empfängerkonzept konnte erfolgreich an der gefertigten Schaltung verifiziert werden, der gemessene dynamische Bereich blieb jedoch weit hinter dem ursprünglich anvisierten Ziel von 84 dB zurück. Es konnte lediglich ein dynamischer Bereich von 59 dB bei einer Leistungsaufnahme von 36,4 mW und einer maximalen Auflösung von 4,5 Bit erreicht werden. Nachfolgende Untersuchungen des Konzepts zeigen aber Lösungsansätze auf, mit denen die Auflösung auf 8,7 Bit und der Dynamikbereich auf 69 dB gesteigert werden kann.

---

# Abstract

The present work describes the analysis and the design of a fully integrated receiver for UHF which had the goal to be suitable for applications in mobile communication of the fourth generation and allowed for an estimation of the feasibility of such a receiver for devices of the fifth generation. The presented receiver concept directly digitizes the received signal via analog-to-digital converter without prior down conversion to an intermediate frequency. The analog part of the direct conversion receiver concept consists of only an LNA and an ADC. For this receiver topology the demands on the ADC are quite high, therefore the focus of this work concentrates on the ADC. The research of the receiver concept was narrowed down to a circuit implementation for low mobile communication frequency bands. For the design was specified that it has to be able to receive and process a carrier frequency at 750 MHz with a signal bandwidth of 20 MHz. The implementation took place in a 28 nm CMOS technology with the goal of being an area and power saving design while also being suitable for future technology nodes with even higher integration scale without having to make additional considerations regarding the analog blocks. Therefore integrated coils could not be used in this receive chain. Aliasing also needs to be suppressed in the receiver. This leaves only an ADC topology based on a continuous-time sigma-delta modulator to cover all these severe requirements without an exceeding current consumption. This required the design of an analog loop filter which included among others things the design of a tunable active inductor with a high quality factor.

This receiver concept was successfully verified on the manufactured circuit but the measured dynamic range fell short of the initial goal of 84 dB. Only a dynamic range of 59 dB with a power consumption of 36.4 mW and a maximum resolution of 4,5 bits was achieved. Subsequent research of the receiver concept showed possible improvements which could increase the maximum resolution to 8,7 bits with a dynamic range of 69 dB.

---

# Inhaltsverzeichnis

<b>1</b>	<b>Einleitung</b>	<b>8</b>
<b>2</b>	<b>Grundlagen der Analog-Digital-Umsetzung</b>	<b>11</b>
2.1	Abtastung und Nyquist-Kriterium . . . . .	11
2.2	Fensterung und Leck-Effekt . . . . .	13
2.3	Quantisierung . . . . .	16
2.4	Verfahren der sukzessiven Approximation . . . . .	19
2.5	Parallelumsetzer . . . . .	19
2.6	Sigma-Delta Verfahren . . . . .	20
2.7	Kenngrößen von Analog-Digital-Umsetzern . . . . .	21
2.7.1	SNR . . . . .	22
2.7.2	SFDR . . . . .	23
2.7.3	THD . . . . .	24
2.7.4	DR . . . . .	24
<b>3</b>	<b>Grundlagen der Sigma-Delta-Analog-Digital-Umsetzung</b>	<b>26</b>
3.1	Aufbau eines Sigma-Delta-ADU . . . . .	26
3.2	Systemtheoretische Betrachtungen von Sigma-Delta-Modulatoren . . . . .	29
3.2.1	Wirkungsweise des Schleifenfilters . . . . .	33
3.2.2	Zeitkontinuierlicher Sigma-Delta-Modulator . . . . .	37
3.2.3	Bandpass-Sigma-Delta-Modulator . . . . .	40
3.2.4	Stabilitätsbetrachtungen . . . . .	46
3.2.5	Modulatortopologie . . . . .	48
<b>4</b>	<b>Entwurf des Empfängers</b>	<b>52</b>
4.1	Systemübersicht . . . . .	52
4.2	Entwurf des Sigma-Delta-Modulator . . . . .	55
4.2.1	Architektur . . . . .	55
4.2.2	Aktive Spulen . . . . .	67
4.2.3	Transkonduktanzverstärker . . . . .	86
4.2.4	Spannungsfolger . . . . .	91
4.2.5	Spannungsverstärker . . . . .	92
4.2.6	Abstimbarkeit des Filters . . . . .	96

4.2.7	Quantisierer . . . . .	100
4.2.8	Digital-Analog-Umsetzer . . . . .	106
4.2.9	Taktgenerierung . . . . .	110
4.2.10	Simulationsergebnisse . . . . .	113
4.3	Entwurf des rauscharmen Verstärkers . . . . .	117
4.4	Versorgungs- und Hilfsschaltungen . . . . .	127
<b>5</b>	<b>Messung des Empfängers</b>	<b>130</b>
5.1	Messaufbau und -durchführung . . . . .	130
5.2	Messergebnisse . . . . .	132
5.3	Einordnung in den Stand der Technik . . . . .	140
<b>6</b>	<b>Optimierung des Empfängers</b>	<b>142</b>
6.1	Systemtheoretische Verbesserungen . . . . .	142
6.2	Schaltungstechnische Aussichten . . . . .	148
6.2.1	Aktive Spule . . . . .	148
6.2.2	Taktgenerierung . . . . .	151
6.2.3	Rauscharmer Verstärker . . . . .	152
<b>7</b>	<b>Zusammenfassung und Ausblick</b>	<b>160</b>
	<b>Abkürzungsverzeichnis</b>	<b>162</b>
	<b>Formelzeichen</b>	<b>164</b>
	<b>Literaturverzeichnis</b>	<b>171</b>
	<b>Eigene Publikationen</b>	<b>176</b>
	<b>Anhang</b>	<b>187</b>
A	VerilogA-Quellcode . . . . .	187
A.1	Resonator . . . . .	187
A.2	Taktgenerierung . . . . .	188
A.3	Ansteuerlogik für Digital-Analog-Umsetzer . . . . .	191
A.4	Digital-Analog-Umsetzer . . . . .	200
A.5	Quantisierer . . . . .	201
B	SKILL-Quellcode für Berechnung des Anpassungsnetzwerk . . . . .	204
	<b>Lebenslauf</b>	<b>226</b>

---

# Danksagung

Ich möchte mich bei allen bedanken, die mich beim Entstehen dieser Arbeit in den vergangenen Jahren unterstützt haben. Insbesondere möchte ich mich bei Prof. Frank Ellinger von der Technischen Universität Dresden und Thomas Rühlicke und Boris Kapfelsperger von Intel Deutschland GmbH dafür bedanken, mir am Lehrstuhl für Schaltungstechnik und Netzwerktheorie der TU Dresden die Erstellung meiner Doktorarbeit ermöglicht zu haben.

Dr.-Ing. Ashkan Naeini, Herbert Stockinger, Prof. Udo Jörges und meinem Bürokollegen Christoph Tzschope danke ich für die vielen umfangreichen Fachdiskussionen und die gute Zusammenarbeit, die maßgeblich zum Gelingen dieser Arbeit beigetragen haben. Dem Elan von Ashkan ist es zu verdanken, dass ich mich diesem interessanten Thema widmen konnte.

Ferner gilt mein Dank allen anderen Kollegen am Lehrstuhl für das freundliche Arbeitsklima und die fachlichen Anregungen.

Dresden, den 18.10.2018

*Robert Kostack*

---

# 1 Einleitung

Inmitten des Kommunikationszeitalters dreht sich die Entwicklung im Bereich der drahtlosen Kommunikation nicht nur um das Erreichen immer höherer Frequenzen und Datenraten, auch der Fokus auf immer leistungseffizientere und kostensparendere Lösungen für bereits bestehende Kommunikationsstandards wird immer intensiver. Die in Abbildung 1.1 dargestellte Prognose zeigt die voraussichtliche Entwicklung der Mobilfunknutzer der nächsten Jahre und verdeutlicht die Erfolgsgeschichte der Mobilfunkkommunikation in den vergangenen 25 Jahren [1]. Die Anzahl der Mobilfunkabonnements übertrifft mittlerweile die Bevölkerung der Erde (7,6 Mrd. Menschen im Jahr 2017 [2]) und der Markt wächst stetig weiter. Und obwohl es bereits derart viele Abonnements gibt, gehören Smartphones weiterhin zu den meistverkauften Produkten jedes Jahr. Alleine in 2016 wurden weltweit mehr als 1,4 Mrd. Stück verkauft, daran hat unter anderem auch der sinkende Preis für Mobilfunkgeräte seinen Anteil [3].

Im Zuge der anstehenden Einführung der fünften Mobilfunkgeneration (5G) liegt der Fokus vordergründig in der Entwicklung von Sendeempfängern für höhere Trägerfrequenzen ab 3 GHz. Die Grafik zeigt jedoch auch, dass Mobilfunkgeräte der vierten Generation (4G) immer weiter an Marktanteil gewinnen und innovative Entwicklungen für diesen Bereich besonders lohnend sind. Der 5G Standard ist flexibler als 4G und erlaubt die Verwendung von Bandbreiten von 100 MHz und mehr, ist für die initiale Einführung aber mit der 4G Infrastruktur umsetzbar, weshalb erste Anwendungen für 5G zunächst im niedrigeren Frequenzbereich verfügbar sein werden [4].

Ein weiterer Bereich, der von der Optimierung von Sendeempfängern für bereits bestehende Mobilfunkstandards profitiert, ist das sogenannte Internet der Dinge (IoT - *Internet of Things*). Dieses Internet vernetzt alltägliche eindeutig identifizierbare Gegenstände miteinander und erlaubt die gegenseitige Kommunikation und den Datenaustausch miteinander ohne menschliche Interaktionen [5, S. 9–11], [6, S. 15]. Die Kommunikation kann dabei ebenso kabellos über einen Mobilfunkstandard erfolgen und profitiert somit von den Entwicklungen im Mobilfunksektor. Es wird erwartet, dass bis 2022 1,5 Milliarden IoT-Geräte mit Mobilfunkanbindung vorhanden sein werden [7].

Die Anforderung an mobile Endgeräte, eine stetig wachsende Anzahl an Mobilfunkstandards unterstützen zu müssen, erhöht immer mehr das Interesse am Konzept eines direkt digitalisierenden Empfängers (DRX) für die Anwendung in






Abbildung 1.1: Prognose der weltweiten Nutzerzahlen mobiler Kommunikationsstandards bis 2021.

SDR (engl. *Software Defined Radio*). Zukünftige Mobilfunktechnologien und -entwicklungen werden von SDR dominiert werden, vor allem im UHF-Bereich [8]. Konventionelle auf schmalbandigen Überlagerungsempfängern basierte analoge Sende- und Empfängerschaltkreise neuer Mobilfunkgeräte werden immer komplexer, da durch die steigende Anzahl an Trägerfrequenzen und der an sich steigenden Trägerfrequenzen sowie Signalbandbreiten eine immer größere Adaptivität an die einzelnen Empfangspfade und die Signalverarbeitung gestellt wird. Das wirkt sich auch negativ auf die Leistungsaufnahme aus, da jeder individuelle Empfangspfad sein eigenes Lokaloszillatorsignal benötigt.

In einem direkt digitalisierendem Empfänger erfolgt die Analog-Digital-Umsetzung des HF-Signals direkt ohne vorherige Abwärtsmischung, somit kann die analoge Empfangskette nur aus einem rauscharmen Verstärker und einen Analog-Digital-Umsetzer (ADU - **A**nalog-**D**igital-**U**msetzer) bestehen, wodurch sich die Systemkomplexität erheblich reduziert und somit der Chipflächenverbrauch und damit auch die Kosten sinken [9]. Bevorzugt werden dafür Sigma-Delta-ADU eingesetzt, denn diese erlauben für einen effizienten Trade-off von Abtastfrequenz und Auflösung [10], [11]. Da die Abwärtsmischung und Kanalauswahl in der digitalen Domäne sehr präzise erfolgen kann, besitzt der direkt digitalisierende Empfänger eine hohe Konfigurierbarkeit und ist auch geeignet, verschiedene Mobilfunkstandards mit der gleichen Empfangskette zu bedienen [12]. Die große Herausforderung beim Entwurf eines direkt digitalisierenden Empfängers

besteht im Entwurf eines für HF-Signale geeigneten ADU mit ausreichendem Dynamikbereich ohne exorbitantem Stromverbrauch [13], [14], [15].

Das Ziel der vorliegenden Arbeit ist die Untersuchung und Entwicklung eines integrierten direkt digitalisierenden Empfängers, welcher ein Signal mit 20 MHz Bandbreite bei einer Trägerfrequenz von 750 MHz empfangen und digitalisieren kann. Für den wichtigsten Schaltkreis dieses Empfängers, den ADU Block, werden zunächst die Grundlagen der Analog-Digital-Umsetzung erläutert, worauf eine detaillierte systemtheoretische Untersuchung des in der vorliegenden Arbeit gewählten ADU-Prinzip folgt. Auf diesen systemtheoretischen Untersuchungen basierend erfolgt anschließend die Vorstellung und die Analyse des entworfenen direkt digitalisierenden Empfängers, der aus einem rauscharmen Verstärker (engl. LNA - *Low Noise Amplifier*) mit aktivem Balun (engl. *Balanced Unbalanced*) und einem Bandpass-Sigma-Delta-Modulator (BPSDM) 6. Ordnung besteht.

---

## 2 Grundlagen der Analog-Digital-Umsetzung

Für die Umsetzung eines analogen Signals in ein digitales Wort ist es erforderlich, dieses zunächst abzutasten und den Abtastwert dann einem Quantisierungsniveau im digitalen Bereich zuzuordnen. Die Auswirkungen einer Abtastung und Quantisierung eines analogen Signals werden insbesondere bei der Betrachtung im Frequenzbereich deutlich. Zunächst werden im Folgenden die Auswirkungen des Abtastens eines zeitkontinuierlichen Signal  $x(t)$  und dessen Überführung in den Frequenzbereich näher erläutert.

### 2.1 Abtastung und Nyquist-Kriterium


Um das Frequenzspektrum eines Signal  $x(t)$  zu berechnen, kommt die Fouriertransformation zum Einsatz, die über die Formel

$$X(f) = \mathcal{F}(x(t)) = \int_{-\infty}^{\infty} x(t)e^{-j2\pi ft} dt \quad (2.1)$$

definiert ist [16, S. 790]. Abbildung 2.1 zeigt beispielhaft die Zeit- und Frequenzbereichsdarstellung eines Signals. Die Bandbreite des Signals  $x(t)$  sei  $f_{\text{BW}}$ . Wird nun  $x(t)$  in zeitlich äquidistanten Schritten  $T_s$  mit einer Abtastrate  $f_s = \frac{1}{T_s}$  abgetastet, entsteht für  $f_s > 2f_{\text{BW}}$  das in Abbildung 2.1(d) dargestellte periodische Frequenzspektrum. Die Berechnung des Frequenzspektrums unendlich abgetasteter Signale erfolgt mittels Fouriertransformation zeitdiskreter Signale (DTFT), welche auf der Fouriertransformation nach Gleichung (2.1) basiert. Für die DTFT gilt


$$X(f) = \mathcal{F}(x[n]) = \sum_{n=-\infty}^{\infty} x[n]e^{-j2\pi n \frac{f}{f_s}}, \quad (2.2)$$

wobei hier mittels der Abtastwerte  $x[n]$  des Signals  $x(t)$  ein kontinuierliches, periodisches Spektrum berechnet wird. Nach dem Nyquist-Shannon-Theorem muss die Abtastrate mindestens doppelt so groß wie die Signalbandbreite sein, um das




(a) Signal im Zeitbereich.

(b) Signal im Frequenzbereich.



(c) Abgetastetes Signal im Zeitbereich.

(d) Abgetastetes Signal im Frequenzbereich.



(e) Unterabgetastetes Signal im Zeitbereich.

(f) Unterabgetastetes Signal im Frequenzbereich.

Abbildung 2.1: Prinzipdarstellung eines Signals im Zeit- und Frequenzbereich für die Abtastung ober- und unterhalb der Nyquistfrequenz.

abgetastete Signal verlustfrei zu rekonstruieren. Die Grenze für die maximale Signalbandbreite, bei der noch eine verlustfreie Rekonstruktion möglich ist, wird Ny-

quistfrequenz  $f_{Ny}$  genannt und es gilt [17, S. 1015]:

$$f_{Ny} = \frac{f_s}{2} \quad (2.3)$$

Mathematisch entspricht die Abtastung eines Signals der Multiplikation mit Dirac-Impulsen im periodischen Abstand  $T_s$  (Dirac-Kamm). Im Frequenzbereich wird also das Originalspektrum des Signals mit Dirac-Impulsen im Abstand  $f_s$  gefaltet. Durch die Abtastung im Zeitbereich entsteht also ein periodisches Spektrum im Frequenzbereich mit der Periode  $f_s$ , wobei das Spektrum im Bereich  $-\frac{f_s}{2} < f < \frac{f_s}{2}$  dem Originalspektrum entspricht. Für den Fall, dass die Signalbandbreite größer als  $f_{Ny}$  ist, kommt es zum sogenannten Alias-Effekt, bei dem sich die periodisch wiederkehrenden Frequenzspektren überschneiden und somit das Originalsignal nicht rekonstruiert werden kann. Abbildung 2.1(f) zeigt diesen Effekt, die Anteile des Signalspektrums oberhalb von  $\frac{f_s}{2}$  überlagern sich periodisch und verändern das Originalspektrum

## 2.2 Fensterung und Leck-Effekt

In der Praxis ist der Beobachtungszeitraum zur Verarbeitung eines Signals begrenzt, wodurch es zu einem Leck-Effekt (engl. spectral leakage) im Frequenzbereich kommt, der das Frequenzspektrum „verschmiert“ [18, S. 227–228]. Dieser Effekt entsteht aufgrund der Fouriertransformation und wird im Folgendem am Beispiel eines sinusförmigen Signal  $x(t) = \hat{A}_{Sig} \cos(2\pi f_{Sig}t)$  mit der Frequenz  $f_{Sig}$  erläutert.

Die Begrenzung des Beobachtungszeitraums eines Signals entspricht einer Multiplikation des Signals mit einer Rechteckfunktion  $w_{Rect}(t) = \text{Rect}\left(\frac{t-t_0}{T_{Rect}}\right)$ , welche in Abbildung 2.2(a) angedeutet ist. Dieser Vorgang wird Fensterung genannt. Durch die Eigenschaften der Fouriertransformation wird aus der Multiplikation dieser Funktionen im Zeitbereich eine Faltung im Frequenzbereich.

$$X(f) = \mathcal{F}(x(t) \cdot w_{Rect}(t)) = \mathcal{F}(\hat{A}_{Sig} \cos(2\pi f_{Sig}t)) * \mathcal{F}\left(\text{Rect}\left(\frac{t-t_0}{T_{Rect}}\right)\right) \quad (2.4)$$

Unter der Voraussetzung, dass das Ergebnis auf das einseitige positive Frequenzspektrum umgerechnet wird, entspricht  $x(t)$  einem Dirac-Impuls und die Rechteckfunktion einer si-Funktion.

$$X(f) = \hat{A}_{Sig} T_{Rect} \text{Si}(\pi T_{Rect}(f - f_{Sig})) \quad (2.5)$$

Somit resultiert im Frequenzbereich eine nach  $f_{Sig}$  verschobene si-Funktion, die in Abbildung 2.2(b) und 2.2(c) durch die gestrichelte Funktion dargestellt wird. Dieser

Effekt ist sehr nachteilhaft, da dadurch z.B. die Unterscheidung von Sinussignalen mit ähnlichen Frequenzen erschwert wird und schwächere Signale durch den Leck-Effekt stärkerer Signale nicht mehr erkennbar sind.




Abbildung 2.2: Prinzipdarstellung des Leck-Effekts aufgrund von zeitlicher Fensterung und diskreter Fouriertransformation.

Durch die Anwendung anderer Fensterfunktionen kann dieser Leck-Effekt auf Kosten der spektralen Auflösung und Sensitivität stark verringert (aber nie komplett vermieden) werden. Eine häufige Anwendung findet das sogenannte Hanning-Fenster, da es einen guten Kompromiss zwischen spektraler Auflösung, Sensitivität und reduziertem Leck-Effekt bietet und deshalb vorwiegend in der vorliegenden Arbeit verwendet wird. Für das Hanning-Fenster gilt die Definition [19]:

$$w_{\text{Hann}}(t) = \begin{cases} \frac{1}{2} \left( 1 - \cos \left( \frac{2\pi(t-t_0)}{T_{\text{Hann}}} \right) \right) & 0 \leq t \leq T_{\text{Hann}} \\ 0 & \text{sonst.} \end{cases} \quad (2.6)$$

Abbildung 2.2(d) bis 2.2(f) zeigt das verwendete Hanningfenster im Zeitbereich

und die Auswirkungen im Frequenzspektrum. Das Hauptmaximum ist für das Hanningfenster zwar breiter als für ein einfaches Rechteckfenster, jedoch nehmen die Nebenmaxima wesentlich stärker ab und erreichen beim fünften Nebenmaximum schon mehr als 50 dB Dämpfung im Vergleich zu den lediglich  $\approx 25$  dB für das Rechteckfenster.

Praktisch wird bei der Berechnung des Frequenzspektrums eines abgetasteten Signals die diskrete Fouriertransformation (DFT) verwendet. Hier wird mittels der Abtastwerte  $x[n]$  des Signals  $x(t)$  der Länge  $N$  ein periodisches, komplexwertiges Linienspektrum  $X[k]$  im Frequenzbereich berechnet. Die Darstellung des Frequenzspektrums der Signalleistung erfolgt typischerweise mit logarithmischer Skalierung. Für die Abtastung und Berechnung der spektralen Komponenten eines zeitkontinuierlichen Signals wird das Symbol  $\mathcal{DFT}$  eingeführt [20, S. 26].

$$X[k] = \mathcal{DFT}(x[n]) = \sum_{n=0}^{N-1} x[n] e^{-j2\pi \frac{kn}{N}} \quad k = 0, 1, \dots, N-1 \quad (2.7)$$

Prinzipiell ist die DFT gleichbedeutend mit der Abtastung der DTFT, dabei entspricht der Abstand zwischen zwei Spektrallinien dem Verhältnis der Abtastrate zu der Anzahl der Abtastwerte.

$$f_{\text{bin}} = \frac{f_s}{N} \quad (2.8)$$

Die Linienspektren für die DFT sind in Abbildung 2.2 ebenfalls dargestellt. Nun kann durch geeignete Wahl der Anzahl der Abtastwerte und des Verhältnisses zwischen Abtastrate und Signalfrequenz im Frequenzbereich ein sichtbarer Leck-Effekt vermieden und damit die Illusion eines unendlich langen abgetasteten Sinussignals erzeugt werden. Dieser Fall tritt ein, wenn

$$f_{\text{Sig}} = m \cdot f_{\text{bin}} = m \cdot \frac{f_s}{N} \quad m \in \mathbb{N} \quad (2.9)$$

gilt und somit die Signalfrequenz einem ganzzahligen Vielfachen der Spektrallinienfrequenz entspricht.

Abbildung 2.2(b) und 2.2(e) zeigt diesen Fall. Es werden nur die Nullstellen der  $\text{sinc}$ -Funktion und die Hauptkeule abgetastet, und genaue Messungen sind möglich. Die Amplitude  $\hat{A}_{\text{Sig}}$  ist äquivalent der Summe der Abtastwerte der Hauptkeule. Weicht dagegen die Signalfrequenz um  $\frac{1}{2}f_{\text{bin}}$  von  $m \cdot f_{\text{bin}}$  ab, ist der sichtbare Leck-Effekt am größten, wie das Linienspektrum in Abbildung 2.2(c) und 2.2(f) zeigt. Dann entsprechen alle Abtastwerte der DTFT den Maxima der  $\text{sinc}$ -Funktion außer bei dem Hauptmaximum. Somit ergibt sich nicht nur eine Frequenzgenauigkeit bei Messungen, sondern auch eine Unbestimmtheit der Amplitude. Dies zeigt einen weiteren Vorteil bei der Nutzung spezieller Fensterarten auf, denn der maximale Un-

terschied bei der Amplitudenmessung ist z.B. für das Hanning-Fenster nur 1,42 dB verglichen mit den 3,93 dB beim Rechteck-Fenster. Um den Leckeffekt zumindest für das gewünschte Eingangssignal zu vermeiden, wird im weiteren Verlauf der vorliegenden Arbeit  $f_{\text{Sig}}$  so gewählt, dass Gleichung (2.9) erfüllt ist.

## 2.3 Quantisierung

Um eine vollständige Analog-Digital-Umsetzung zu erreichen, muss neben der Abtastung auch eine Quantisierung durchgeführt werden. Während durch eine Abtastung ein zeitkontinuierlicher Verlauf auf zeitdiskrete Werte abgebildet wird, erfolgt durch eine Quantisierung die Abbildung eines wertekontinuierlichen Signals auf diskrete Werte. Abbildung 2.3 zeigt beispielhaft die Transferkennlinie eines 3 Bit Quantisierers. Die Größe einer Quantisierungsstufe wird mit  $\Delta$  beschrieben. Dieser Quantisierer verursacht einen Quantisierungsfehler  $e$  gemäß der in Abbildung 2.4 dargestellten Kennlinie [21, S. 4].




Abbildung 2.3: Statische Transferkennlinie eines 3 Bit Quantisierers.

Dieser Fehler erlaubt keine verlustlose Rekonstruktion des analogen Signals, die Verwendung von vereinfachenden Annahmen bezüglich  $e$  ermöglicht aber eine einfache Beschreibung. Unter der Annahme einer konstanten Amplitudenverteilungsdich-






Abbildung 2.4: Quantisierungsfehler eines 3 Bit Quantisierers.




Abbildung 2.5: Wahrscheinlichkeitsdichtefunktion des Quantisierungsfehler für gleichverteilte Amplituden.

te des Eingangssignal  $x$  verhält sich das Quantisierungsrauschen wie weißes Rauschen. Die Wahrscheinlichkeitsdichtefunktion  $p_e(e)$  ist in Abbildung 2.5 dargestellt [22, S. 450]. Aus der Varianz von  $p_e(e)$  ergibt sich die Quantisierungsrauschleistung  $P_{\text{NQ}}$ .

$$P_{\text{NQ}} = E(e^2) = \int_{-\infty}^{\infty} e^2 p_e(e) de \quad (2.10a)$$

$$= \frac{1}{\Delta} \int_{-\Delta/2}^{\Delta/2} e^2 de = \frac{1}{\Delta} \cdot \frac{e^3}{3} \Big|_{-\Delta/2}^{\Delta/2} \quad (2.10b)$$

$$= \frac{1}{12} \Delta^2 \quad (2.10c)$$

Für den Vergleich von unterschiedlichen Analog-Digital-Umsetzern wird die Größe Signal-zu-Rausch-Verhältnis (SNR) definiert. Das SNR berechnet sich aus dem Verhältnis der Signalleistung  $P_{\text{Sig}}$  und der Rauschleistung  $P_{\text{N}}$  und wird oft im

logarithmischen Maßstab angegeben.

$$SNR = \frac{P_{\text{Sig}}}{P_{\text{N}}} \quad (2.11)$$

$$SNR_{\text{dB}} = 10 \log_{10} \left( \frac{P_{\text{Sig}}}{P_{\text{N}}} \right) \text{ dB} \quad (2.12)$$

In dem hier betrachteten Beispiel eines idealen ADU bestimmt sich die Rauschleistung ausschließlich aus dem Quantisierungsfehler, es gilt  $P_{\text{N}} = P_{\text{NQ}}$ . Bei einer Ansteuerung des Quantisierers innerhalb der Vollaussteuerung mit einem Sinussignal  $x(t) = \hat{A}_{\text{Sig}} \sin(2\pi ft)$  ergibt sich eine Signalausgangsleistung von

$$P_{\text{Sig}} = \frac{1}{T} \cdot \int_0^T \hat{A}_{\text{Sig}}^2 \sin^2(2\pi ft) dt \quad (2.13a)$$

$$= \frac{\hat{A}_{\text{Sig}}^2}{2T} \cdot \int_0^T 1 - \cos(4\pi ft) dt \quad (2.13b)$$

$$= \frac{\hat{A}_{\text{Sig}}^2}{2} \quad (2.13c)$$

und somit ein SNR von

$$SNR = \frac{P_{\text{Sig}}}{P_{\text{NQ}}} = \frac{6\hat{A}_{\text{Sig}}^2}{\Delta^2}. \quad (2.14)$$

Bei Vollaussteuerung des Quantisierers entspricht die Amplitude  $\hat{A}_{\text{Sig}}$  der halben Anzahl der Quantisierungsstufen, damit gilt für einen  $B$  Bit-Quantisierer

$$\hat{A}_{\text{Sig}} = 2^{B-1} \Delta. \quad (2.15)$$

Einsetzen in Gleichung (2.14) und Umstellen ergibt

$$SNR = \frac{3}{2} \cdot 2^{2B} \quad (2.16)$$

und Umrechnen in den logarithmischen Maßstab führt schließlich zu

$$SNR_{\text{dB}} = B \cdot 6,02 \text{ dB} + 1,76 \text{ dB}. \quad (2.17)$$

Gleichung (2.17) zeigt den Zusammenhang zwischen SNR und Auflösung eines idealen ADU [23, S. 83–85], [24, S. 39]. Durch die Erhöhung der Auflösung um ein Bit verbessert sich das SNR um 6 dB. In der Praxis wird zur Feststellung

der effektiven Auflösung eines ADU normalerweise aus dem SNR die effektive Anzahl von Bits (engl. ENOB) bestimmt, weil das SNR eines ADU in einer realen Implementierung typischerweise durch parasitäre Effekte degradiert ist und somit die Auflösung nicht der tatsächlichen Ausgangsbitbreite entspricht.

## 2.4 Verfahren der sukzessiven Approximation

Bei der sukzessiven Approximation (engl. SAR - *Successive Approximation Register*) findet mittels einer Rückkopplung über einen Digital-Analog-Umsetzer (DAU) eine Annäherung des digitalen Ausgangswerts an die analoge Eingangsspannung statt. Dabei wird mit einem Komparator nach jedem Bit, beginnend mit dem höchstwertigen Bit (engl. MSB - *Most Significant Bit*), der Eingangswert mit der umgesetzten Spannung des momentanen Digitalwerts verglichen. Ist die Vergleichsspannung des digitalen Wertes größer als die Eingangsspannung, wird das aktuelle Bit zurück auf null gesetzt. Diese Vergleichsvorgänge mit der Eingangsspannung erfolgen für alle Bits bis hin zum niederwertigsten Bit (engl. LSB - *Least Significant Bit*), sodass am Ende die Eingangsspannung als digitales Wort mit einer maximalen Abweichung von einem halben LSB im idealen Fall vorliegt.

Für dieses Verfahren ist eine Abtast-Halte-Schaltung (engl. S&H - *Sample-and-Hold circuit*) notwendig, die die Eingangsspannung während der Umsetzung konstant hält, da sonst die Entscheidungen für die niederwertigeren Bits auf Grundlage von Eingangsspannungspegeln zu unterschiedlichen Zeitpunkten getroffen werden. Dieser Ansatz ist für schnelle Datenwandlungen mit einer Auflösung von wenigen Bits geeignet [23, S. 185].

## 2.5 Parallelumsetzer

Neben SAR-Verfahren gibt es noch die Möglichkeit der Parallelumsetzer, auch Flash-ADU genannt, bei denen alle notwendigen Vergleichsoperationen gleichzeitig durchgeführt werden. Dies erfordert  $2^n - 1$  Komparatoren für einen  $n$  Bit Flash-ADU. Dadurch sind sie in ihrer Auflösung begrenzt, zeichnen sich aber wegen der schnellen Wandlung in nur einem Takt durch die höchsten Abtastraten aus. Flash-ADU und SAR-ADU gehören zu den Nyquist-ADU, d.h. sie werden typischerweise bei einer Abtastrate  $f_s = 2f_{Ny}$  des Eingangssignals betrieben, um eine digitale Abbildung vom Signal ohne Informationsverlust zu gewährleisten. Eine weitere Eigenschaft von Nyquist-ADU ist, dass sie keinen Speicher besitzen, d.h. das digitale Ausgangswort entspricht immer dem analogen Eingangssignal zu dem Zeitpunkt der Auswertung. Die Bits  $B_1, B_2, \dots, B_N$  des digitalen Ausgangswortes können somit an einen DAU

angelegt werden, um das analoge Eingangssignal zu reproduzieren [25, S. 2].

$$U_a = U_{\text{ref}} \cdot (B_1 2^{-1} + B_2 2^{-2} + \dots + B_N 2^{-N}) \quad (2.18)$$

## 2.6 Sigma-Delta Verfahren

Das Sigma-Delta-Verfahren zeichnet sich dadurch aus, dass hohe Auflösungen durch Überabtastung ermöglicht werden. Im Gegensatz zu den Nyquist-ADU müssen bei ADU mit Überabtastung auch vorangegangene Eingangswerte berücksichtigt werden. Es gibt also keine direkte Korrespondenz zwischen dem anliegenden Eingangssignal und dem abgetasteten Ausgangssignal zu einem Zeitpunkt. Stattdessen muss immer das gesamte Signal im Zeit- oder Frequenzbereich betrachtet werden.

ADU mit Überabtastung sind vor allem für Anwendungen mit begrenzter Bandbreite geeignet, sodass noch ein hohes Überabtastverhältnis (engl. *OSR* - *Oversampling Ratio*) mit moderaten Abtastraten erreicht werden kann. Das Überabtastverhältnis definiert sich als Verhältnis zwischen der Abtastrate und der doppelten Signalbandbreite.

$$OSR = \frac{f_S}{2f_{\text{BW}}} \quad (2.19)$$

Bei Betrachtung des einseitigen Leistungsdichtespektrums  $S_{\text{NQ}}$  ist das Quantisierungsrauschen eines ADU zunächst einmal gleichverteilt zwischen 0 und  $\frac{f_S}{2}$ . Aus Gleichung (2.10c) folgt somit [25, S. 8]

$$S_{\text{NQ}}(f) = \frac{\frac{1}{12} \Delta^2}{\frac{f_S}{2}} = \frac{\Delta^2}{6f_S}. \quad (2.20)$$

Durch die Verwendung eines nur begrenzten Signalbandes  $f_{\text{BW}}$  erhöht sich aber effektiv das Signal-zu-Quantisierungsrausch-Verhältnis (SQNR). Die Rauschleistung im Signalband ergibt sich dann zu [26, S. 34]

$$P_{\text{NQ,OSR}} = \int_0^{f_{\text{BW}}} \frac{\Delta^2}{6f_S} df \quad (2.21a)$$

$$= \frac{\Delta^2}{12OSR}. \quad (2.21b)$$

Durch die Berechnung von  $P_{\text{NQ,OSR}}$  ist nun die Herstellung einer Beziehung zwischen OSR und SQNR entsprechend der Herleitung aus Abschnitt 2.3 möglich.

$$SQNR_{\text{dB}} = B \cdot 6,02 \text{ dB} + 1,76 \text{ dB} + 10 \log_{10} OSR \text{ dB} \quad (2.22)$$

Aus Gleichung (2.22) wird deutlich, dass bei einer Verdopplung des OSR das SQNR des ADU um 3 dB oder 0,5 Bit steigt. Während diese Erkenntnis prinzipiell in allen ADU Verfahren genutzt werden kann, um das SNR zu erhöhen, besitzen ADU auf Basis des Sigma-Delta-Verfahren zusätzlich die Eigenschaft, das Quantisierungsrauschen mittels Rauschformung im Signalband weiter zu verringern und außerhalb der Bandgrenzen zu verschieben. Dieser Rauschformungseffekt verbessert sich ebenfalls mit steigendem Überabtastverhältnis, wodurch die Verwendung von Überabtastung in ADU mit Sigma-Delta-Verfahren am effektivsten ist [23, S. 85]. Die Eigenschaft von Sigma-Delta-ADU ( $\Sigma\Delta$ -ADU), begrenzte Frequenzbänder mit hoher Auflösung zu verarbeiten, eignet sich hervorragend für Anwendungen im Bereich der Mobilfunkkommunikation und ist somit für die vorliegende Arbeit die bevorzugte Wahl.

## 2.7 Kenngrößen von Analog-Digital-Umsetzern

Damit Analog-Digital-Umsetzer untereinander verglichen werden können, existieren eine Reihe von Kenngrößen zur Charakterisierung der Eigenschaften. Diese werden in zwei Kategorien, statische und dynamische Kenngrößen, unterteilt. Statische Kenngrößen dienen zur Charakterisierung der Transferkennlinie des ADU mit einem konstanten Signal. Mit dynamischen Kenngrößen werden die Eigenschaften des ADU unter Abhängigkeit des frequenzabhängigen Eingangssignals und der Abtastrate charakterisiert.

In der vorliegenden Arbeit werden nur ADU mit Sigma-Delta-Verfahren untersucht. Für die Charakterisierung von Sigma-Delta-Modulatoren sind statische Kenngrößen aufgrund der fehlenden direkten Korrespondenz zwischen Ein- und Ausgangssignal nur von geringer Bedeutung und werden hier deshalb nicht weiter erläutert. Die Untersuchung von dynamischen Kenngrößen findet mittels diskreter Fouriertransformation der Ausgangssignale überwiegend im Frequenzbereich statt [27, S. 10–11]. Diese dynamischen Kenngrößen charakterisieren auftretendes Rauschen und Verzerrungen in ADU und werden üblicherweise logarithmisch dargestellt.

Die folgenden Definitionen gelten nur unter den Annahmen, dass bei der Berechnung des Frequenzspektrums mittels DFT  $f_{\text{Sig}} = m \cdot f_{\text{bin}}$  gilt, um den in Abschnitt 2.2 beschriebenen Leck-Effekt zu vermeiden, und für den Fall einer Rechteckfensterung. Für andere Fensterfunktionen müssen alle zum Signal dazugehörigen Spektrallinien, bzw. die Dämpfung der Hauptspektrallinie entsprechend berücksichtigt werden.




Abbildung 2.6: Darstellung dynamischer Kenngrößen am Beispiel eines Frequenzspektrums.

### 2.7.1 SNR

Das Signal-zu-Rausch-Verhältnis gibt das Verhältnis der Signalleistung zur Rauschleistung im Signalband an. Durch Verzerrungen entstandene Signale werden dabei nicht berücksichtigt [23, S. 92], [27, S. 11–12].

$$SNR_{\text{dB}} = 10 \log_{10} \left( \frac{P_{\text{Sig}}}{P_{\text{N}}} \right) \text{ dB} \quad (2.23a)$$

$$= 10 \log_{10} \left( \frac{X^2[k_{\text{Sig}}]}{\sum_{k=0}^{k_{\text{BW}}} X^2[k] - X^2[k_{\text{Sig}}] - \sum_i X^2[k_{\text{Hi}}]} \right) \text{ dB} \quad (2.23b)$$

### SQNR

Die Kenngröße des Signal-zu-Quantisierungsrausch-Verhältnis ist nur für Simulationen relevant, da bei Messungen andere Rauschquellen wie das thermische Rauschen nicht abgeschaltet werden können. Diese Kenngröße findet vor allem während des Systementwurfs eines  $\Sigma\Delta$ -ADU Anwendung, auf den in Abschnitt 3.1 ausführlich eingegangen wird [27, S. 12]. Die Berechnung entspricht formal der Berechnung des SNR, es wird jedoch nur die Signalleistung in Relation zum Quantisierungsrauschen

gesetzt [26, S. 23].

$$SQNR_{\text{dB}} = 10 \log_{10} \left( \frac{P_{\text{Sig}}}{P_{\text{Nq}}} \right) \text{ dB} \quad (2.24a)$$

$$= 10 \log_{10} \left( \frac{X^2[k_{\text{Sig}}]}{\sum_{k=0}^{k_{\text{BW}}} X^2[k] - X^2[k_{\text{Sig}}] - \sum_i X^2[k_{\text{Hi}}]} \right) \text{ dB} \quad (2.24b)$$

## SNDR

Beim Signal-zu-Rausch-und-Verzerrungs-Verhältnis (engl. *Signal-to-Noise-and-Distortion Ratio*) werden sämtliche Spektralkomponenten im Signalband berücksichtigt, die neben dem Signal selbst auftreten. Durch die Relation von Signal und den restlichen spektralen Komponenten werden sowohl Verzerrungen als auch Rauschen innerhalb des Signalbandes berücksichtigt [23, S. 91–92].

$$SNDR_{\text{dB}} = 10 \log_{10} \left( \frac{P_{\text{Sig}}}{P_{\text{ND}}} \right) \text{ dB} \quad (2.25a)$$

$$= 10 \log_{10} \left( \frac{X^2[k_{\text{Sig}}]}{\sum_{k=0}^{k_{\text{BW}}} X^2[k] - X^2[k_{\text{Sig}}]} \right) \text{ dB} \quad (2.25b)$$

### 2.7.2 SFDR

Der störungsfreie dynamische Bereich (engl. SFDR - *Spurious-Free Dynamic Range*) gibt den Abstand zwischen dem größten Störer und dem Signal an [23, S. 93].

$$SFDR_{\text{dB}} = 10 \log_{10} \left( \frac{P_{\text{Sig}}}{P_{\text{H,Max}}} \right) \text{ dB} \quad (2.26a)$$

$$= 10 \log_{10} \left( \frac{X^2[k_{\text{Sig}}]}{X^2[k_{\text{H,Max}}]} \right) \text{ dB} \quad (2.26b)$$

Diese Kenngröße bietet nur dann eine gute Einschätzung des Dynamikbereichs, wenn nur ein dominanter Störer im Signalband vorhanden ist, da nur das größte Störsignal berücksichtigt wird. Existieren mehrere nicht vernachlässigbare Störsignale, eignet sich die Bestimmung der gesamten harmonischen Verzerrung (engl. THD - *Total Harmonic Distortion*).




Abbildung 2.7: Beispieldarstellung des Dynamikbereichs eines ADU.

### 2.7.3 THD

Bei der Berechnung von THD werden alle entstandenen nichtlinearen Verzerrungen berücksichtigt und ins Verhältnis zur Signalleistung gesetzt. Somit ist diese Kenngröße ein Maß für die Nichtlinearität des Systems [23, S. 91].

$$THD_{\text{dB}} = 10 \log_{10} \left( \frac{\sum_i P_{\text{Hi}}}{P_{\text{Sig}}} \right) \text{ dB} \quad (2.27\text{a})$$

$$= 10 \log_{10} \left( \frac{\sum_i X^2[k_{\text{Hi}}]}{X^2[k_{\text{Sig}}]} \right) \text{ dB} \quad (2.27\text{b})$$

### 2.7.4 DR

In der Literatur wird hauptsächlich SFDR als Vergleichsgröße für den Dynamikbereich von ADU in der Literatur verwendet. SFDR besitzt jedoch nur bedingt Aussagekraft über den tatsächlichen dynamischen Bereich (engl. DR - *Dynamic Range*) eines ADU (oder eines kompletten Empfängerpfades), da nur für eine Eingangsleistung eine Messung stattfindet und dabei nur der Abstand des größten Störers berücksichtigt wird. Dabei werden weder Einflüsse durch andere Störer berücksichtigt noch Verhaltensänderungen des ADU bei anderen Signalleistungen. Der dynamische Bereich definiert sich aus dem Abstand zwischen der gerade noch empfangbaren Eingangsleistung und der größten empfangbaren Eingangsleistung



[28].

$$DR_{\text{dB}} = 10 \log_{10} \left( \frac{P_{\text{Sig,SNDR,max}}}{P_{\text{Sig,SNDR,min}}} \right) \text{ dB} \quad (2.28)$$

Im Vergleich zu SFDR ist es recht aufwendig, den dynamischen Bereich zu ermitteln, da einige Messungen mit verschiedene Eingangsleistungen zur Bestimmung der minimalen und maximalen empfangbaren Signalleistung notwendig sind. Abbildung 2.7 zeigt exemplarisch, wie sich der Dynamikbereich anhand des aufgenommenen SNDR in Abhängigkeit von der Eingangsleistung ermittelt. In der vorliegenden Arbeit wird dabei definiert, dass ein Signal als empfangen gilt, wenn  $SNDR_{\text{dB}} \geq 0$  dB erfüllt ist. Als maximal empfangbare Eingangsleistung gilt der Punkt, an dem der ADU seinen normalen Betriebsbereich verlässt und das SNDR schlagartig abfällt.

---

# 3 Grundlagen der Sigma-Delta-Analog-Digital-Umsetzung

## 3.1 Aufbau eines Sigma-Delta-ADU

Der prinzipielle Aufbau eines  $\Sigma\Delta$ -ADU ist in Abbildung 3.1 dargestellt. Im Sigma-Delta-Modulator (SDM) am Eingang des  $\Sigma\Delta$ -ADU findet die Digitalisierung des analogen Eingangssignals und die Rauschformung statt, wobei am Ausgang ein Digitalsignal mit hoher Abtastrate und niedriger Auflösung entsteht. Das anschließende Dezimationsfilter filtert dann das erhöhte Rauschen außerhalb des Signalbandes heraus und wandelt das Signal in ein Digitalsignal mit hoher Auflösung und niedriger Abtastrate um [29]. Abbildung 3.2 zeigt das grundlegende Blockschaltbild




Abbildung 3.1: Blockschaltbild eines  $\Sigma\Delta$ -ADU.





Abbildung 3.2: Blockschaltbild eines  $\Sigma\Delta$ -Modulators 1. Ordnung.


eines SDM erster Ordnung. Das Prinzip eines SDM basiert auf der Minimierung des Quantisierungsrauschen des internen ADU im Signalband durch eine Regelschleife. Abbildung 3.3 zeigt beispielhaft die zeitlichen Signalverläufe innerhalb eines SDM


 Abbildung 3.3: Zeitliche Signalverläufe in einem 1-Bit  $\Sigma\Delta$ -Modulator 1. Ordnung.


mit einem Komparator (1-Bit ADU) für eine Periode  $T_{\text{Sig}} = \frac{1}{f_{\text{Sig}}}$  eines sinusförmigen Eingangssignal  $x(t) = \sin(2\pi f_{\text{Sig}}t)$  mit einer Signalfrequenz  $f_{\text{Sig}} = 1,016 \text{ MHz}$  und einer Abtastrate  $f_{\text{S}} = 160 \text{ MS/s}$ .

Der digitale Ausgang  $y(t)$  wird mittels eines DAU an den Eingang gekoppelt und vom Eingangssignal  $x(t)$  subtrahiert. Durch die Subtraktion von  $x(t)$  und  $y(t)$  verbleibt als Differenzsignal  $u(t)$  nur der Quantisierungsfehler des Systems. Dieser akkumuliert sich durch den Integrator am Komparatoreingang, bis  $v(t)$  die Komparatorschwelle überschreitet und der Digitalausgang umschaltet. Die Regelschleife ist bestrebt, die Eingangsdifferenz und somit den Quantisierungsfehler auf null zu regeln, wodurch sich zeitlich gemittelt am digitalen Ausgang der zeitliche Mittelwert des analogen Eingangspegel widerspiegelt. Bei  $OSR \rightarrow \infty$  geht der Quantisierungsfehler über der Zeit gegen null [25, S. 32].


Um die Effekte in einem  $\Sigma\Delta$ -ADU zu verdeutlichen, ist eine Betrachtung der Ein- und Ausgangssignale im Frequenzbereich hilfreich. Wie bereits in Abschnitt 2.6 angesprochen, existiert bei ADU mit Überabtastung keine direkte Korrespondenz zwischen analogen Eingangspegel und digitalem Ausgangswert. Die Überführung der zeitlichen Signalverläufe mittels diskreter Fouriertransformation in den Fre-




(a) Analoges Eingangssignal.




(b) Spektrum des Eingangssignal.




(c) Digitales 1-Bit Ausgangssignal.




(d) Spektrum des 1-Bit Ausgangssignal.




(e) Gefiltertes und 4-fach dezimiertes digitales Ausgangssignal.



(f) Spektrum des gefilterten und 4-fach dezimierten Ausgangssignal.



(g) Gefiltertes und 64-fach dezimiertes digitales Ausgangssignal.



(h) Spektrum des gefilterten und 64-fach dezimierten Ausgangssignal.

Abbildung 3.4: Zeitliche Signalverläufe und Frequenzspektren in einem  $\Sigma\Delta$ -ADU mit 1-Bit  $\Sigma\Delta$ -Modulator 1. Ordnung. Die Frequenzspektren wurden für ein Zeitintervall  $T > 100T_{\text{Sig}}$  berechnet.


quenzbereich ermöglicht neben dem besseren Verständnis der Funktionsweise die Analyse wichtiger Eigenschaften wie z.B. der Rauschformung und der maximal möglichen Auflösung. Abbildung 3.4 zeigt Ein- und Ausgangssignale eines  $\Sigma\Delta$ -ADU im Zeitbereich sowie deren Transformation in den Frequenzbereich.

Die Abbildungen 3.4(b) und 3.4(d) zeigen hier die Essenz eines  $\Sigma\Delta$ -ADU. Erster Punkt ist, dass das eingespeiste Signal weiterhin am Ausgang mit gleicher Frequenz und Amplitude vorhanden ist. Des weiteren wird in Abbildung 3.4(d) der Rauschformeffekt deutlich. Die Rauschleistung über der Frequenz ist nicht konstant, sondern steigt mit der Frequenz, und die Rauschleistung im Signalband ist wesentlich geringer als bei einem 1-Bit Nyquist-ADU erwartet wird. Um nun das Signal mit hoher Auflösung und niedriger Abtastrate zu erhalten, wird mit einem digitalen Filter das Rauschen außerhalb des Signalbandes gefiltert und mit anschließender Dezimation die Abtastrate reduziert. Abbildung 3.4(e) zeigt dies für ein Dezimationsfilter mit Faktor 4 und 3.4(g) für den Faktor 64. Die Zeitdiagramme lassen hier klar das abgetastete Sinussignal erkennen. In den dazugehörigen Spektren 3.4(f) und 3.4(h) ist ersichtlich, dass das Nutzsinal unverändert bleibt und nur das Rauschen unterdrückt wird. Die Abtastrate kann so bis auf  $2f_{Ny}$  der eigentlichen Signalbandbreite reduziert werden. Somit erfolgt die anschließende digitale Signalverarbeitung wie auch bei der Verwendung von Nyquist-ADU ebenfalls leicht oberhalb  $2f_{Ny}$ .


## 3.2 Systemtheoretische Betrachtungen von Sigma-Delta-Modulatoren

Bei SDM wird zwischen zeitkontinuierlichen (engl. CT - *Continuous Time*) und zeitdiskreten (engl. DT - *Discrete Time*) Sigma-Delta-Modulatoren unterschieden. Abbildung 3.5 zeigt die zwei Implementierungsarten. Findet im SDM die Abtastung nach dem Schleifenfilter direkt vor dem Quantisierer statt, handelt es sich um eine zeitkontinuierliche Topologie, da das Filter im zeitkontinuierlichen Bereich arbeitet. Es besteht aber auch die Möglichkeit, Abtastung und Quantisierung getrennt durchzuführen und schon vor dem Filter das Signal abzutasten. Dadurch erfolgt die Filterung zeitdiskret [21, S. 158–159], [30, S. 39–41]. Bei dem in Abschnitt 3.1 beschriebenen Fall eines SDM 1. Ordnung handelt es sich somit um eine zeitkontinuierliche Topologie, da die Abtastung im internen ADU nach dem Schleifenfilter stattfindet. Der Integrator aus Abbildung 3.2 entspricht dabei dem Schleifenfilter.

Bei einem SDM handelt es sich wegen der Analog-Digital-Umsetzung sowohl um ein nichtlineares System als auch aufgrund des Gedächtnis des Integrators um ein dynamisches System, wodurch die mathematische Beschreibung erschwert wird. Für DT-SDM besteht aber die Möglichkeit, das Modell zu linearisieren, in dem der



(a) Zeitkontinuierlicher  $\Sigma\Delta$ -Modulator.




(b) Zeitdiskreter  $\Sigma\Delta$ -Modulator.

Abbildung 3.5: Zeitkontinuierlicher und zeitdiskreter Aufbau eines  $\Sigma\Delta$ -Modulators.

Quantisierer durch einen additiven Knoten für das Quantisierungsrauschen  $e$  ersetzt und für den DAU-Block ideales Verhalten angenommen wird [30, S. 10–11]. Dadurch ist eine lineare zeitinvariante und zeitdiskrete Beschreibung des SDM 1. Ordnung in Abbildung 3.2 durch Differenzgleichungen und  $z$ -Transformation zulässig. Die Ordnung des SDM beschreibt die Ordnung des Schleifenfilters. Da in der Praxis keine verzögerungsfreie Rückkopplung existiert (der Quantisierer braucht Zeit für eine Entscheidung), wird hier bei der Modellierung des SDM im Rückkoppelpfad eine Verzögerungszeit (engl. ELD - *Excess Loop Delay*) von einer Abtastperiode angenommen, welche einfach durch die Verwendung eines Latch in einer Implementierung realisierbar ist [31, S. 60]. Das Ausgangssignal des SDM 1. Ordnung zum Zeitpunkt  $k$  mit  $t = \frac{k}{f_s}$  lässt sich damit durch folgende Differenzgleichung beschreiben:

$$y(k) = x(k) + e(k) - e(k - 1). \quad (3.1)$$

Das momentane Ausgangssignal setzt sich aus dem momentanen Eingangssignal und der Differenz der Quantisierungsfehler zweier aufeinanderfolgenden Takte zusammen. Nach  $z$ -Transformation resultiert das in Abbildung 3.6 gezeigte SDM-


 Abbildung 3.6: Lineares Modell eines SDM 1. Ordnung in der  $z$ -Ebene.

Modell mit der Übertragungsfunktion

$$Y(z) = \underbrace{1}_{\text{STF}} \cdot X(z) + \underbrace{(1 - z^{-1})}_{\text{NTF}} \cdot E(z), \quad (3.2)$$

wobei der Faktor vor  $X(z)$  Signalübertragungsfunktion (engl. STF - **S**ignal **T**ransfer **F**unction) und der Faktor vor  $E(z)$  Rauschübertragungsfunktion (engl. NTF - **N**oise **T**ransfer **F**unction) genannt wird [25, S. 36–37]. Zur Verdeutlichung des Effekts der NTF auf das Quantisierungsrauschen ist die Berechnung des Betragsquadrats der NTF im Frequenzbereich vorteilhaft. Zwischen der  $z$ -Transformation und der Laplace-Transformation besteht der Zusammenhang [16]

$$z = e^{\frac{s}{f_s}} = e^{\frac{j2\pi f}{f_s}}, \quad (3.3)$$

somit ergibt sich für

$$|NTF(f)|^2 = \left| 1 - e^{-j2\pi \frac{f}{f_s}} \right|^2 = \left| 1 - \cos\left(2\pi \frac{f}{f_s}\right) + j \sin\left(2\pi \frac{f}{f_s}\right) \right|^2 \quad (3.4a)$$

$$= \left| 2 \sin^2\left(\pi \frac{f}{f_s}\right) + j 2 \sin\left(\pi \frac{f}{f_s}\right) \cos\left(\pi \frac{f}{f_s}\right) \right|^2 \quad (3.4b)$$

$$= 4 \sin^4\left(\pi \frac{f}{f_s}\right) + 4 \sin^2\left(\pi \frac{f}{f_s}\right) \left[ 1 - \sin^2\left(\pi \frac{f}{f_s}\right) \right] \quad (3.4c)$$

$$= 4 \sin^2\left(\pi \frac{f}{f_s}\right) \quad (3.4d)$$

die in Abbildung 3.7 gezeigte Frequenzabhängigkeit [30, S. 20]. Hier ist der Rauschformungseffekt des SDM deutlich zu erkennen. Die NTF weist ein Hochpassverhalten mit einer Nullstelle bei  $f = 0$  auf, dadurch erfolgt eine starke Reduktion

des Quantisierungsrauschens im niedrigen Frequenzbereich und eine Transformation zu hohen Frequenzen, während das Eingangssignal unverändert übertragen wird ( $STF = 1$ ). Es handelt sich also um einen Tiefpass-Sigma-Delta-Modulator (TPSDM), da für Signale mit kleinen Frequenzen das SQNR am besten ist.




Abbildung 3.7: Rauschübertragungsfunktion eines  $\Sigma\Delta$ -Modulator 1. Ordnung.

Mit der NTF und der Rauschleistungsdichte des internen Quantisierers aus Gleichung (2.20) ergibt sich für den SDM 1. Ordnung das Rauschleistungsdichtespektrum am Ausgang zu

$$S_{\text{Nq,SDM1}}(f) = |NTF(f)|^2 \cdot S_{\text{Nq}}(f). \quad (3.5)$$

Zur Berechnung der Rauschleistung im Signalband wird  $S_{\text{Nq,SDM1}}(f)$  über die Signalbandbreite integriert (basierend auf [25, S. 37–38], [26, S. 49]). Für  $f_s \gg f$  folgt  $|NTF(f)|^2 \approx 4(\pi \frac{f}{f_s})^2$ , also gilt

$$P_{\text{Nq,SDM1}} = \int_0^{f_{\text{BW}}} S_{\text{Nq,SDM1}}(f) \, df = \int_0^{f_{\text{BW}}} 4 \left( \pi \frac{f}{f_s} \right)^2 \cdot \frac{\Delta^2}{6f_s} \, df \quad (3.6a)$$

$$= \frac{2\pi^2 \Delta^2 f_{\text{BW}}^3}{9f_s^3} = \frac{\pi^2 \Delta^2}{36(OSR)^3}. \quad (3.6b)$$

Somit resultiert aufgrund von  $STF = 1$  bei maximaler Eingangsamplitude eine Signalausgangsleistung von  $P_{\text{Sig}} = \frac{A_{\text{Sig}}^2}{2}$  und ein Signal-zu-Quantisierungsrausch-



Verhältnis von

$$SQNR_{\text{SDM1}} = \frac{P_{\text{Sig}}}{P_{\text{NQ,SDM1}}} = \frac{18\hat{A}_{\text{Sig}}^2 (OSR)^3}{\pi^2 \Delta^2}. \quad (3.7)$$

Mit  $\hat{A}_{\text{Sig}} = 2^{B-1} \Delta$  aus Gleichung (2.15) für Vollaussteuerung des Quantisierers führt dies schließlich zu der folgenden logarithmischen Darstellung:

$$SQNR_{\text{dB,SDM1}} = B \cdot 6,02 \text{ dB} - 3,41 \text{ dB} + 3 \cdot 10 \log_{10} OSR \text{ dB}. \quad (3.8)$$

Bei einer Verdopplung des OSR in einem Sigma-Delta Modulator 1. Ordnung steigt das SQNR um 9 dB oder 1,5 Bit. Der Einfluss des Überabtastverhältnis auf die Auflösung ist in SDM also wesentlich größer als bei ADU mit anderer Topologie. Dieser Effekt wird mit steigender Ordnung des Filters noch verstärkt, worauf in Abschnitt 3.2.1 genauer eingegangen wird.


Das Verhalten von CT-SDM wird zunächst ebenfalls im  $z$ -Bereich mit einer zeitdiskreten Übertragungsfunktion beschrieben und modelliert. Um jedoch aus dem zeitdiskreten Filter eine Übertragungsfunktion für einen zeitkontinuierlichen SDM zu erhalten, muss eine Filterfunktion derart gefunden werden, dass die abgetastete Impulsantwort des zeitkontinuierlichen Filters der Impulsantwort des zeitdiskreten Filters entspricht [32]. Genauere Erläuterungen zum Systementwurf eines CT-SDM erfolgen in Abschnitt 3.2.2.

### 3.2.1 Wirkungsweise des Schleifenfilters


Um den Einfluss des Schleifenfilters auf die Auflösung des ADU zu präzisieren, erfolgt in diesem Abschnitt zunächst die Verallgemeinerung von Gleichung (3.8) zur Berechnung des SQNR für SDM  $n$ -ter Ordnung, angelehnt an die Herleitung für einen SDM 2. Ordnung in [25, S. 63–65]. Eine Erhöhung der Filterordnung entspricht dem Hintereinanderschalten von zusätzlichen Integrierern vor die Quantisierungsstufe mit einem Rückkoppelzweig für jeden Integrierer. Zur Verdeutlichung der Vorgehensweise bei der Implementierung höherer Filterordnung zeigt Abbildung 3.8 das Blockschaltbild und das dazugehörige lineare Modell für einen SDM 3. Ordnung. Ausgehend vom linearen Modell erfolgt die Herleitung der Übertragungsfunktion eines SDM  $n$ -ter Ordnung.

$$Y(z) = X(z) + (1 - z^{-1})^n \cdot E(z) \quad (3.9)$$

Daraus lassen sich die allgemeine STF und NTF ablesen und auf die gleiche Art und Weise, wie schon für den SDM 1. Ordnung in Abschnitt 3.2 gezeigt, das SQNR



(a) Blockschaltbild.



(b) Lineares Modell in der  $z$ -Ebene.

Abbildung 3.8:  $\Sigma\Delta$ -Modulator 3. Ordnung.

berechnen. Für einen SDM  $n$ -ter Ordnung resultiert dann

$$SQNR_{\text{SDM}} = \frac{P_{\text{Sig}}}{P_{\text{Nq,SDM}}} = \frac{3}{2} \cdot \frac{2^{2B} (2n + 1) (\text{OSR})^{2n+1}}{\pi^{2n}} \quad (3.10)$$

oder ausgedrückt im logarithmischen Maßstab

$$SQNR_{\text{dB,SDM}} = B \cdot 6,02 \text{ dB} + 10 \log_{10}(1,5(2n + 1)) \text{ dB} - 2n \cdot 4,97 \text{ dB} + (2n + 1) \cdot 10 \log_{10} \text{OSR} \text{ dB}. \quad (3.11)$$

Gleichung (3.11) zeigt die fundamentalen Trade-offs aus den grundlegenden Freiheitsgraden Quantisierungsbits, Filterordnung und Überabtastverhältnis eines Sigma-Delta-Modulators auf. Daraus resultiert, dass mit jeder Erhöhung der Filterordnung um eins eine zusätzliche Auflösung von 6 dB durch die Verdopplung des OSR erreicht wird. Im Umkehrschluss bedeutet das, wenn eine spezifische Auflösung erreicht werden soll, kann anstelle eines hohen OSR die Filterordnung erhöht werden, um die benötigte Abtastrate zu senken. Zu Gleichung (3.11) sei

noch anzumerken, dass die Veränderung der Bitanzahl des internen Quantisierers die Auswirkungen von OSR und Filterordnung auf die Gesamtauflösung nicht beeinflussen. Unabhängig von OSR und Filterordnung verändert sich die Auflösung des SDM bei einer Änderung der internen Auflösung um ein Bit ebenfalls um ein Bit.

### Nullstellenoptimierung

Alle bislang angestellten Überlegungen basierten lediglich auf der NTF eines TPSDM  $n$ -ter Ordnung der Form

$$NTF(z) = (1 - z^{-1})^n = \frac{(z - 1)^n}{z^n}, \quad (3.12)$$

bei der alle  $n$ -Nullstellen bei  $z = 1$  und alle  $n$ -Polstellen bei  $z = 0$  liegen. Für ein zu digitalisierendes Nutzsignal einer gewissen Signalbandbreite  $f_{\text{BW}}$  stellt diese NTF aber nicht den bestmöglichen Fall in Bezug auf Quantisierungsrauschleistung im Signalband dar, denn nur für  $f_{\text{sig}} = 0$  resultiert ein Quantisierungsfehler von null. Eine Reduzierung der Rauschleistung ist mit einer symmetrischen Verteilung der Nullstellen innerhalb des Signalbandes erreichbar. Die optimalen Nullstellen für eine minimale Rauschleistung im Signalband können in Abhängigkeit von  $f_{\text{BW}}$  berechnet werden. Im Folgenden wird dies exemplarisch für einen TPSDM 3. Ordnung durchgeführt [25, S. 84–85, S. 107–108].

Allgemein müssen die Nullstellen für minimales Rauschen in der  $z$ -Ebene auf dem Einheitskreis liegen, weil sonst keine Nullstellen im Frequenzbereich vorliegen und somit kein Minimum erreicht werden kann. Unter Annahme einer symmetrischen NTF um  $z = 1$  ergibt sich

$$NTF(z) = \frac{(z - 1)(z - e^{j\alpha})(z - e^{-j\alpha})}{z^3}. \quad (3.13)$$

Mit  $\alpha = 2\pi \frac{f_0}{f_s}$  folgt daraus im Frequenzbereich

$$NTF(f) = \left(1 - e^{-j2\pi \frac{f}{f_s}}\right) \cdot \left(1 - e^{j2\pi \frac{f_0 - f}{f_s}}\right) \cdot \left(1 - e^{-j2\pi \frac{f_0 + f}{f_s}}\right). \quad (3.14)$$

Nun wird  $f_0$  für das Erreichen minimaler Rauschleistung im Signalband berechnet, d.h. es muss gelten

$$\frac{d}{df_0} \int_0^{f_{\text{BW}}} |NTF(f)|^2 df = 0. \quad (3.15)$$

Die Berechnung des Rauschleistungsdichtespektrum erfolgt auf die gleiche Weise

wie schon in Gleichung (3.4a) bis (3.4d) geschehen, es resultiert

$$|NTF(f)|^2 = \left| 1 - e^{-j2\pi \frac{f}{f_S}} \right|^2 \cdot \left| 1 - e^{j2\pi \frac{f_0-f}{f_S}} \right|^2 \cdot \left| 1 - e^{-j2\pi \frac{f_0+f}{f_S}} \right|^2 \quad (3.16a)$$

$$= 64 \sin^2\left(\pi \frac{f}{f_S}\right) \cdot \sin^2\left(\pi \frac{f-f_0}{f_S}\right) \cdot \sin^2\left(\pi \frac{f+f_0}{f_S}\right). \quad (3.16b)$$

Gleichung (3.16b) lässt sich unter der Annahme, dass  $f_S \gg f$  und  $f_S \gg f_0$  gilt, erheblich vereinfachen.

$$|NTF(f)|^2 \approx 64 \left(\pi \frac{f}{f_S}\right)^2 \cdot \left(\pi \frac{f-f_0}{f_S}\right)^2 \cdot \left(\pi \frac{f+f_0}{f_S}\right)^2 \quad (3.17a)$$

$$\approx \frac{64\pi^6}{f_S^6} f^2 (f-f_0)^2 (f+f_0)^2 \quad (3.17b)$$

Daraus lässt sich problemlos das Integral berechnen und schlussendlich  $f_0$  in Abhängigkeit von  $f_{BW}$  für die kleinste Rauschleistung.

$$\frac{d}{df_0} \int_0^{f_{BW}} |NTF(f)|^2 df = \frac{64\pi^6 f_{BW}^3}{f_S^6} f_0 \left( \frac{4}{3} f_0^2 - \frac{4}{5} f_{BW}^2 \right) \quad (3.18)$$

Es ergeben sich folgende optimale Nullstellen für die NTF:

$$f_{0,1} = 0, \quad f_{0,2} = \sqrt{\frac{3}{5}} f_{BW} \approx 0,77 f_{BW}, \quad f_{0,3} = -\sqrt{\frac{3}{5}} f_{BW} \approx -0,77 f_{BW} \quad (3.19)$$

Der Entwurf eines TPSDM 3. Ordnung mit der Signalbandbreite  $f_{BW}$  erreicht mit diesen Nullstellen in der NTF die kleinste Quantisierungsrauschleistung im Signalband. Abbildung 3.9 zeigt die Auswirkungen der Nullstellenoptimierung auf die NTF im Passband für  $OSR = 25$ . Um das Ausmaß der Verbesserung des SQNR zu verdeutlichen, folgt die Berechnung für die optimierte und nicht optimierte NTF. Nach der gleichen Vorgehensweise, die zur Berechnung von Gleichung (3.8) geführt hat, resultiert somit für den optimierten TPSDM 3. Ordnung

$$SQNR_{dB,SDM3,opt} = B \cdot 6,02 \text{ dB} - 11,65 \text{ dB} + 7 \cdot 10 \log_{10} OSR \text{ dB}. \quad (3.20)$$

Für den nicht optimierten Fall liefert das Einsetzen von  $n = 3$  in Gleichung (3.11)

$$SQNR_{dB,SDM3} = B \cdot 6,02 \text{ dB} - 19,61 \text{ dB} + 7 \cdot 10 \log_{10} OSR \text{ dB}. \quad (3.21)$$

Daraus wird offensichtlich, dass die Nullstellenoptimierung zu einer Verbesserung von  $\approx 8 \text{ dB}$  führt. Dieser Zugewinn durch Optimierung steigt mit der Filterordnung.




Abbildung 3.9: Rauschübertragungsfunktionen eines Tiefpass- $\Sigma\Delta$ -Modulator 3. Ordnung im Passband für  $OSR = 25$ .

Die Steigerungsmöglichkeiten durch Nullstellenoptimierung für andere Filterordnungen können [25, S. 108] entnommen werden.

### 3.2.2 Zeitkontinuierlicher Sigma-Delta-Modulator

Für die Einführung in den Systementwurf von CT-SDM ist eine Verallgemeinerung des linearen Blockschaltbild für SDM erforderlich. In Abbildung 3.10 wird der SDM durch ein Schleifenfilter mit zwei Übertragungsfunktionen  $L_0$  und  $L_1$  beschrieben.  $L_0$  und  $L_1$  beinhalten hier auch das Übertragungsverhalten der DAU im Rückkopplpfad. Der Quantisierer wird wie bisher durch einen additiven Knoten für das Quantisierungsrauschen ersetzt.




Abbildung 3.10: Allgemeines lineares Modell eines SDM.

Das Berechnen der Übertragungsfunktion führt zu

$$Y(z) = \frac{L_0}{1 - L_1} \cdot X + \frac{1}{1 - L_1} \cdot E(z), \quad (3.22)$$

womit für die Rausch- und Signalübertragungsfunktion

$$STF = \frac{L_0}{1 - L_1} \quad \text{und} \quad NTF = \frac{1}{1 - L_1} \quad (3.23)$$

resultiert. Umgestellt nach  $L_0$  und  $L_1$  ergibt sich schließlich [25, S. 91–94]

$$L_0 = \frac{STF}{NTF} \quad \text{und} \quad L_1 = 1 - \frac{1}{NTF}. \quad (3.24)$$

Der Sinn und Zweck dieser Aufteilung des Schleifenfilters besteht nun darin, dass  $L_0$  und  $L_1$  verschiedenen Bildbereichen angehören können. Die Übertragungsfunktion  $L_1$  wird durch den Modulatorausgang gespeist, d.h. am Eingang liegt immer ein zeitdiskretes Signal vor, unabhängig davon ob im SDM vor oder nach dem Schleifenfilter abgetastet wird. Somit ist eine Beschreibung von  $L_1$  im  $z$ -Bereich sinnvoll.

In welchem Bildbereich jedoch die Übertragungsfunktion  $L_0$  aufgestellt wird, hängt sehr wohl von der Lage des Abtast-Halte-Gliedes ab. Wie in Abbildung 3.5 dargestellt wurde, findet bei einem zeitdiskreten SDM die Abtastung noch vor dem eigentlichen Modulator statt und in diesem Fall wird  $L_0$  wie  $L_1$  mittels  $z$ -Transformation bestimmt. Bei einer zeitkontinuierlichen Implementierung findet die Abtastung nach dem Schleifenfilter statt, somit greift hier für  $L_0$  die Laplace-Transformation für eine Beschreibung im  $s$ -Bereich.

Bei der Implementierung eines CT-SDM muss darauf geachtet werden, dass das CT-Filterverhalten der DT Übertragungsfunktion  $L_1$  entspricht. Dies wird dann erreicht, wenn die Impulsantwort der DT Übertragungsfunktion mit der abgetasteten Impulsantwort des CT Filters übereinstimmt [25, S. 214]. Bei genauerer Betrachtung der Gleichungen in (3.24) fällt auf, dass die NTF nur von  $L_1$  abhängt. Es spielt für die NTF eines SDM also keine Rolle, ob eine Implementierung als CT-SDM oder DT-SDM erfolgt. Der Unterschied kommt lediglich in der STF zum Vorschein. Zur Veranschaulichung des Verhaltens der STF eines CT-SDM erfolgt die Berechnung eines CT-TPSDM 1. Ordnung. Die NTF eines TPSDM 1. Ordnung wurde bereits in Abschnitt 3.2 bestimmt. Basierend auf Gleichung (3.2) ergibt sich mit

$$L_0(s) = \frac{1}{s} \quad (3.25)$$

für den Integrator 1. Ordnung damit die folgende STF:

$$STF(s,z) = L_0(s) \cdot NTF(z) = \frac{1}{s} \cdot (1 - z^{-1}) \quad (3.26a)$$

$$STF(f) = \frac{1 - e^{-j2\pi \frac{f}{f_s}}}{j2\pi f} \quad (3.26b)$$

Die Nullstellen der NTF und die Polstellen von  $L_0$  kompensieren sich im Signalband, sodass die STF im Signalband für große OSR annähernd konstant verläuft. Die Berechnung des Betragsquadrats führt schließlich zu

$$|STF(f)|^2 = \left( \frac{\sin(\pi \frac{f}{f_s})}{\pi f} \right)^2. \quad (3.27)$$

Das Ergebnis zusammen mit der NTF und der STF des DT-SDM ist in Abbildung 3.11 dargestellt. Die STF des CT-SDM offenbart hier einen großen Vorteil gegenüber rein zeitdiskreten Implementierungen, bei allen Vielfachen der Abtastrate (außer bei  $f = 0$ ) weist die STF eine Nullstelle auf. Das bedeutet, das Schleifenfilter wirkt als inhärentes Anti-Aliasing-Filter (AAF) [25, S. 206]. Störsignale, die durch Aliasing ins Signalband gelangen könnten, werden unterdrückt. Bei DT-SDM ist die STF konstant 0 dB über dem gesamten Frequenzbereich, ein zusätzliches AAF vor dem ADU wäre also erforderlich.




Abbildung 3.11: Signal- und Rauschübertragungsfunktionen eines zeitkontinuierlichen (CT) und zeitdiskreten (DT) Tiefpass- $\Sigma\Delta$ -Modulator 1. Ordnung.

### 3.2.3 Bandpass-Sigma-Delta-Modulator

Bei den vorhergehenden Betrachtungen wurde bisher nur auf Tiefpass-Sigma-Delta-Modulatoren eingegangen. Mit Hinblick auf die gesetzten Ziele der vorliegenden Arbeit, die analogen Abwärtsmischer im Empfangspfad einzusparen, sind TPSDM jedoch ungeeignet, da für die Analog-Digital-Umsetzung eine Abtastrate notwendig wäre, die einem relativ großen Vielfachen des empfangenen hochfrequenten schmalbandigen Signals entspricht. Es wäre zudem nicht effizient, das gesamte Frequenzband von 0 bis  $f_{\text{RF}} + \frac{f_{\text{BW}}}{2}$  umzusetzen, wenn nur die Information des Signalbands benötigt wird. Selbst, wenn eine solche Realisierung technisch machbar ist, würde der Leistungsverbrauch eine solche Implementierung nicht rechtfertigen.




Abbildung 3.12: Blockschaltbild eines Bandpass- $\Sigma\Delta$ -Modulators 2. Ordnung.

Eine vielversprechende Möglichkeit, hochfrequente schmalbandige Signale zu digitalisieren, bietet aber die Verwendung von Bandpass-Sigma-Delta-Modulatoren. Abbildung 3.12 zeigt beispielhaft den Aufbau eines BPSDM 2. Ordnung. Anstelle von Integratoren werden im Schleifenfilter Resonatoren für das gewünschte Signalband verwendet. Dadurch werden die Nullstellen der NTF zum Signalband verschoben und eine Reduktion des Quantisierungsrauschens im Signalband ist die Folge. Der große Vorteil besteht nun in der Tatsache, dass das Überabtastrverhältnis in BPSDM weiterhin durch das Verhältnis  $OSR = \frac{f_s}{2f_{\text{BW}}}$  bestimmt ist [33]. Das heißt, die Auflösungsgenauigkeit des Signals ist unabhängig von der Trägerfrequenz  $f_{\text{RF}}$ . Es gibt also keine Notwendigkeit, eine Abtastrate  $f_s \gg f_{\text{RF}}$  zu verwenden.

Bei einem BPSDM muss allerdings beachtet werden, dass für das digitalisierte Signal am Modulatorausgang noch eine Abwärtsmischung ins Basisband mittels Digitalmischer erforderlich ist. Danach folgt wie auch bei einem Tiefpass-Sigma-Delta-ADU ein Dezimationsfilter zum Herausfiltern des Rauschens und zur Reduktion der Abtastrate. Abbildung 3.13 veranschaulicht die Signalkette eines Bandpass-Sigma-Delta-ADU.






Abbildung 3.13: Blockschaltbild eines Bandpass- $\Sigma\Delta$ -ADU.

Es existiert eine einfache Vorgehensweise für den Entwurf von BPSDM. Der typische Ablauf beginnt zunächst mit dem Entwurf eines entsprechenden TPSDM. Dessen Tiefpassfilterfunktion wird dann mittels der Substitution  $z \rightarrow -z^2$  in eine Bandpassfunktion umgewandelt. Diese Substitution verdoppelt die Anzahl der Nullstellen der NTF und somit die Ordnung des Filters und die Nullstellen verschieben sich von  $z = 1$  zu  $z = \pm j$ . Im Frequenzbereich entspricht das einer Verschiebung von  $f = 0$  zu  $\frac{f_s}{4}$ . In der vorliegenden Arbeit wird festgelegt, dass sich bei dieser Transformation die Bezeichnung der Signalbandbreite  $f_{BW}$  von der einseitigen zur zweiseitigen Bandbreite ändert,  $f_{BW}$  bleibt dann konstant. Aus der Übertragungsfunktion in Gleichung (3.9) eines TPSDM  $n$ -ter Ordnung ergibt sich nach der Substitution

$$Y(z) = X(z) + (1 + z^{-2})^n \cdot E(z) \quad (3.28)$$

für einen BPSDM  $2n$ -ter Ordnung [27, S. 37]. Zur Berechnung des SQNR im Signalband eines BPSDM erfolgt nun wie bereits in Abschnitt 3.2 geschehen zunächst die Berechnung des Betragsquadrats der NTF im Frequenzbereich.

$$|NTF(f)|^2 = \left[ 2 \cos\left(2\pi \frac{f}{f_s}\right) \right]^{2n} \quad (3.29)$$

Abbildung 3.14 zeigt die NTF für BPSDM verschiedener Ordnungen. Zur Vereinfachung der Berechnung der Rauschleistung im Signalband, wird die NTF linearisiert. Für  $f_s \gg f_{BW}$  und  $\frac{f_s}{4} - \frac{f_{BW}}{2} \leq f \leq \frac{f_s}{4} + \frac{f_{BW}}{2}$  gilt

$$\cos\left(2\pi \frac{f}{f_s}\right) \approx -2\pi \frac{f}{f_s} + \frac{\pi}{2}. \quad (3.30)$$

Für  $f_s = 10f_{BW}$  beträgt der maximale Fehler 1,66%. Mit Gleichung (3.30) ergibt




Abbildung 3.14: Rauschübertragungsfunktion verschiedener Bandpass- $\Sigma\Delta$ -Modulator bis 6. Ordnung. 0. Ordnung entspricht dem Quantisierungsrauschen des internen Quantisierers ohne vorangehendes Filters.

sich

$$P_{\text{NQ,BPSDM}} = \int_{\frac{f_s}{4} - \frac{f_{\text{BW}}}{2}}^{\frac{f_s}{4} + \frac{f_{\text{BW}}}{2}} S_{\text{NQ,BPSDM}}(f) \, df = 2 \cdot \int_{\frac{f_s}{4}}^{\frac{f_s}{4} + \frac{f_{\text{BW}}}{2}} |NTF(f)|^2 \cdot S_{\text{NQ}}(f) \, df \quad (3.31a)$$

$$= \frac{\Delta^2}{3f_s} \cdot \int_{\frac{f_s}{4}}^{\frac{f_s}{4} + \frac{f_{\text{BW}}}{2}} \left( -4\pi \frac{f}{f_s} + \pi \right)^{2n+1} \, df \quad (3.31b)$$

$$= \frac{\Delta^2 \pi^{2n}}{12(2n+1)(OSR)^{2n+1}} \quad (3.31c)$$

für die Rauschleistung. Dies entspricht der Rauschleistung für TPSDM  $n$ -ter Ordnung. Also resultiert für das SQNR eines BPSDM  $2n$ -ter Ordnung exakt der Gleichung (3.11) entsprechende Zusammenhang

$$\begin{aligned} SQNR_{\text{dB,BPSDM}} &= B \cdot 6,02 \, \text{dB} + 10 \log_{10}(1,5(2n+1)) \, \text{dB} \\ &\quad - 2n \cdot 4,97 \, \text{dB} + (2n+1) \cdot 10 \log_{10} OSR \, \text{dB}. \end{aligned} \quad (3.32)$$

Die sich aus Gleichung (3.32) ergebenden Schlussfolgerungen wurden bereits in Abschnitt 3.2.1 erläutert. Der einzige Unterschied zwischen Tief- und Bandpassfilterfunktion besteht darin, dass für dasselbe SQNR in einer Bandpassstopologie doppelt so viele Nullstellen in der Übertragungsfunktion realisiert werden müssen.

Die Implementierung einer nullstellenoptimierten NTF zur Verbesserung der Si-

gnalauflösung, wie sie in Abschnitt 3.2.1 vorgestellt wurde, ist auch für BPSDM wünschenswert. Die Vorgehensweise bleibt dabei unverändert. Zunächst wird eine entsprechende NTF für TPSDM entworfen und dann mittels  $z \rightarrow -z^2$ -Substitution wieder in eine entsprechende NTF für BPSDM umgewandelt. Abbildung 3.15 stellt die NTF mit und ohne optimierte Nullstellen eines BPSDM 6. Ordnung im Passband für  $OSR = 25$  gegenüber. Die Nullstellen der optimierten NTF liegen bei

$$f_{0,1} = \frac{f_S}{4} - \frac{f_{BW}}{2} \sqrt{\frac{3}{5}} = 0,242 f_S \quad (3.33a)$$

$$f_{0,2} = \frac{f_S}{4} = 0,25 f_S \quad (3.33b)$$

$$f_{0,3} = \frac{f_S}{4} + \frac{f_{BW}}{2} \sqrt{\frac{3}{5}} = 0,258 f_S. \quad (3.33c)$$




Abbildung 3.15: Rauschübertragungsfunktionen eines Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung im Passband für  $OSR = 25$ .

Für den Fall eines CT-SDM wird die soeben bestimmte NTF zur Ermittlung der STF verwendet. Für ideale Resonatoren gilt im Laplace-Bereich

$$\underline{G}(s) = \frac{\omega_0 s}{s^2 + \omega_0^2}, \quad (3.34)$$

wobei  $\omega_0 = 2\pi f_0$  der Kreisresonanzfrequenz entspricht. Gemäß Gleichung (3.24) resultiert dann mit

$$L_0(s) = \frac{\omega_{0,1} s}{s^2 + \omega_{0,1}^2} \cdot \frac{\omega_{0,2} s}{s^2 + \omega_{0,2}^2} \cdot \frac{\omega_{0,3} s}{s^2 + \omega_{0,3}^2} \quad (3.35)$$

die in Abbildung 3.16 dargestellte STF für einen CT-BPSDM 6. Ordnung mit nullstellenoptimierter NTF mit  $OSR = 25$ . Anders als bei TPSDM stimmt das Ma-




Abbildung 3.16: Signal- und Rauschübertragungsfunktion mit optimierten Nullstellen eines zeit-kontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung für  $OSR = 25$ .

ximum der STF nicht genau mit den Nullstellen der NTF überein. Im vorgesehenen Signalband ist die Verstärkung der STF um  $\approx 2,3$  dB geringer als das Maximum, die grundsätzliche Funktionalität wird dadurch aber nicht beeinflusst.

### Bandpassunterabtastung

Zu Beginn von Abschnitt 3.2.3 wurde bereits festgestellt, dass die Trägerfrequenz  $f_{RF}$  keinen Einfluss auf die Auflösungsgenauigkeit der Analog-Digital-Umsetzung hat, nur das Verhältnis von Abtastrate zu Signalbandbreite ist entscheidend. Nun wird aber beim Entwurf des BPSDM das Passband auf  $\frac{f_s}{4}$  zentriert. Damit das Signal also empfangen werden kann, muss

$$f_{RF} = \frac{f_s}{4} \quad (3.36)$$

gelten. Diese Bedingung schränkt die Wahl der Abtastrate und somit das OSR signifikant ein. Für Kommunikationssysteme, die sehr hohe Trägerfrequenzen verglichen mit der Signalbandbreite verwenden, erzwingt diese Nebenbedingung die Nutzung einer ungewollt hohen Abtastrate. Eine Möglichkeit, diese Einschränkung zu umgehen, besteht unter der Ausnutzung des Alias-Effekts. Wird ein Signal bei  $f_{RF}$  mit der Bandbreite  $f_{BW}$  mit weniger als der zweifachen maximalen Signalfrequenz abgetastet, Unterabtastung genannt (engl. Subsampling), erscheint ein Alias

des Signals gespiegelt an der Stelle

$$f_{\text{RF,sub}} = f_{\text{S}} - f_{\text{RF}}. \quad (3.37)$$

In diesem Fall wird also einfach das Signal bei  $f_{\text{RF,sub}}$  verarbeitet. Durch Ausnutzung dieses Effekts sind auch BPSDM-Entwürfe für schmalbandige Systeme mit geringerer Abtastrate als  $4f_{\text{RF}}$  möglich. In Abbildung 3.16 ist klar ersichtlich, dass die NTF eines BPSDM periodisch mit  $\frac{1}{2}f_{\text{S}}$  verläuft. D.h. der Rauschformungseffekt bleibt bei einer geeigneten Wahl von  $f_{\text{RF}}$  und  $f_{\text{S}}$  auch bei Unterabtastung erhalten [34, S. 114].

Bezugnehmend auf die Zielstellung der vorliegenden Arbeit, bei der ein Signal bei  $f_{\text{RF}} = 750$  MHz mit  $f_{\text{BW}} = 20$  MHz digitalisiert werden soll, führt die Beziehung aus Gleichung (3.36) zu  $f_{\text{S}} = 3$  GHz mit  $OSR = 75$ . Wird Unterabtastung genutzt, z.B. für  $f_{\text{S}} = 1$  GHz und  $OSR = 25$ , resultiert das Signal gespiegelt bei  $f_{\text{RF,sub}} = 250$  MHz. Ein zusätzlicher großer Vorteil beim Konzept der Unterabtastung ist, dass der SDM gleichzeitig als Abwärtsmischer fungiert und somit die Taktanforderungen an die folgenden digitalen Schaltblöcke reduziert [35].

Der Hauptnachteil der Unterabtastung ist, dass durch die Reduktion der Abtastrate und des Abstands zum Signalband die Unterdrückung der übrigen Aliasfrequenzbänder an Bedeutsamkeit zunimmt, da schon bei geringeren Frequenzen Störeinflüsse in das Signalband gemischt werden. Es wird somit ein AAF mit höheren Anforderungen im System notwendig, welcher diese Frequenzen unterdrückt. Bei der Implementierung mit einem CT-SDM tritt diese Problematik in den Hintergrund, da deren Schleifenfilter bereits als AAF wirkt, wie in Abschnitt 3.2.2 erläutert wurde.

Um einen CT-BPSDM für Unterabtastung zu realisieren, werden einfach die Resonanzfrequenzen des Schleifenfilters um einen Frequenzabstand von  $\frac{n}{2}f_{\text{S}}$  auf die entsprechenden höherfrequenten Nullstellen der NTF verschoben. Die zeitdiskrete Übertragungsfunktion  $L_1$  des Schleifenfilters verändert sich dadurch nicht, aber  $L_0$  schon und damit verschiebt sich das STF-Maximum entsprechend. Abbildung 3.17 zeigt die Übertragungsfunktionen für verschiedene  $\frac{f_{\text{RF}}}{f_{\text{S}}}$ -Verhältnisse. Die maximale Signalverstärkung unterscheidet sich, es sei aber darauf hingewiesen, dass noch eine Zuordnung der gewünschten NTF und STF auf eine zu realisierende Schaltungstopologie erfolgen muss und dabei wird dann die maximale Verstärkung der STF auf 0 dB skaliert. Darauf wird in Abschnitt 3.2.5 genauer eingegangen. An dieser Stelle sei abschließend erwähnt, dass unter diesen Erwägungen die Verwendung von Unterabtastung mit einem zeitkontinuierlichen Bandpass-Sigma-Delta-Modulator von der Systemseite aus betrachtet eine sinnvolle Kombination darstellt.




Abbildung 3.17: Vergleich von Signalübertragungsfunktionen für verschiedene  $f_{\text{RF}}$  eines zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulators 6. Ordnung für  $OSR = 25$ .

### 3.2.4 Stabilitätsbetrachtungen

Bei den vorangegangenen systemtheoretischen Herleitungen von Sigma-Delta-Modulatoren wurde das Hauptaugenmerk auf die Erfassung der grundlegenden Zusammenhänge zwischen  $OSR$ , Filterordnung und Anzahl der internen Quantisierungsstufen zum Erreichen eines bestimmten  $SQNR$  gelegt. Betrachtungen bezüglich des wichtigen Aspekts der Systemstabilität gab es dabei noch nicht, die Stabilität ist bei der Implementierung eines SDM aber eine zwingende Bedingung und wird deswegen in diesem Abschnitt näher erläutert.

Stabilität im Bereich von SDM bedeutet, dass der Modulator für begrenzte Eingangssignale stabil bleibt. Diese bedingte Stabilität lässt sich anhand des gezeigten TPSDM in Abbildung 3.2 veranschaulichen. Aufstellen der Differenzgleichung für den Quantisierungseingang  $v(k)$  ergibt

$$v(k) = v(k-1) + x(k) - y(k-1). \quad (3.38)$$

Für den einfachsten Fall eines normierten internen 1 Bit Quantisierers gilt

$$y(k) = \begin{cases} 1 & v(k) \geq 0 \\ -1 & \text{sonst.} \end{cases} \quad (3.39)$$

Durch Einsetzen eines Eingangssignal  $x(k) > 1$  für  $k \in \mathbb{N}$  und einem internen Zustand zum Ausgangszeitpunkt  $v(0) = 0$  und iteratives Ausrechnen wird schnell deutlich, dass  $v$  kontinuierlich zunimmt und somit überläuft. Für  $x(k) < 1$  hingegen bleibt  $v$  begrenzt, das System ist also bedingt stabil. Die genaue Definition der

Stabilität lautet:

Ein Sigma-Delta-Modulator ist stabil, wenn alle internen Zustände (Integrator- oder Resonatorausgänge) für alle erlaubten Eingangssignale für alle Zeiten begrenzt bleiben.

Aufgrund der Komplexität von Multibit-Sigma-Delta-Modulatoren höherer Ordnung erweisen sich theoretische Stabilitätsuntersuchungen als schwierig und nur bedingt zielführend. In [25, S. 104] wurde eine hinreichende Bedingung für die maximal mögliche Eingangsamplitude in Abhängigkeit von der Filterordnung und Bitauflösung des internen Quantisierers gefunden. Damit ergibt sich für einen SDM mit einer Rauschübertragungsfunktion  $n$ -ter Ordnung der Form

$$NTF = (1 - z^{-1})^n \quad (3.40)$$

und einem  $B$  Bit Quantisierer ein stabiler Betrieb, wenn sich die internen Zuständen zum Zeitpunkt null innerhalb des linearen Bereichs befinden und

$$\max_n |x(n)| \leq 2^{B-1} + 1 - 2^{n-1} \quad (3.41)$$

gilt. Aus Gleichung (3.41) folgt, dass mit steigender Filterordnung die maximal mögliche Amplitude für eine stabile Operation sinkt. Mit einer entsprechenden Erhöhung der Bitauflösung des internen Quantisierers kann dies aber kompensiert werden. Durch die Beachtung des maximalen Eingangsbereich des Quantisierers von  $\pm 2^{B-1}$  wird außerdem eine Abschätzung des effektiven Nutzbereichs des internen Quantisierers für das Signal ermöglicht. Für einen 4 Bit SDM 3. Ordnung ergibt sich beispielsweise ein Nutzbereich des internen Quantisierers von 62,5%. Der Rest des Nutzbereichs wird vom Quantisierungsrauschen in Beschlag genommen.

Es sei hier noch einmal explizit darauf hingewiesen, dass es sich bei dieser Stabilitätsbedingung nur um eine hinreichende Bedingung handelt, von einem stabilen System kann also nicht auf Gleichung (3.41) geschlossen werden. Zudem wurden diese Untersuchungen für ideale Schaltungsblöcke durchgeführt, Gleichung (3.41) sollte also nur zur Abschätzung dienen. Es empfiehlt sich, die Stabilität während des gesamten Entwurfsprozesses simulatorisch zu verifizieren.

### Polstellenoptimierung

Zur Verbesserung der Stabilität existiert auch noch die Methode der Polstellenoptimierung der NTF. Diese kommt vor allem bei Anwendungen mit 1 Bit SDM höherer Ordnung vor, bei denen die Möglichkeit höherer interner Bitauflösung nicht besteht. Zur Wahrung der Stabilität werden hierbei die Polstellen näher an die Nullstellen verschoben, um die Verstärkung des Quantisierungsrauschens außerhalb des Signalbandes zu reduzieren [36, S. 40]. Dies wirkt sich aber auch negativ auf

das Rauschen innerhalb des Signalbandes aus. Für den Entwurf von SDM mit hohem SNR bei begrenztem OSR ist dies jedoch ein großer Nachteil. Deswegen wird in der vorliegenden Arbeit die Stabilität ausschließlich durch die Verwendung eines Multibitquantisierers gewährleistet, sodass die aggressivste Rauschformung verwendet werden kann. Eine genauere Betrachtung der Polstellenoptimierung ist somit im Rahmen dieser Arbeit nicht zielführend.

### 3.2.5 Modulatortopologie

Die bisherigen Abschnitte 3.2.1–3.2.4 ermöglichen die Herleitung eines SDM, welcher unter den Randbedingungen einer gewünschten Anwendung optimale Eigenschaften bezüglich Quantisierungsrauschen aufweist. Nachdem die Überlegungen zu einer zufriedenstellenden NTF für die gewünschte Anwendung geführt haben, stellt sich die Frage nach der schaltungstechnischen Realisierung.

Es gibt eine Vielzahl an Möglichkeiten, wie die Übertragungsfunktionen  $L_0$  und  $L_1$  des Schleifenfilters aus Abbildung 3.10 implementiert werden können. Um alle Topologien eines SDM mit  $l$  Eingängen und  $m$  Rückkopplungen einheitlich zu beschreiben, wird eine allgemeine Zustandsmatrix ( $ABCD$ -Matrix) eingeführt. Diese Matrix besteht aus den vier Untermatrizen  $A$ ,  $B$ ,  $C$  und  $D$ , für die die zeitdiskreten Zustandsgleichungen

$$\vec{u}(k+1) = A \cdot \vec{u}(k) + B \cdot \begin{pmatrix} \vec{x}(k) \\ \vec{y}(k) \end{pmatrix} \quad (3.42)$$

$$v(k) = C \cdot \vec{u}(k) + D \cdot \begin{pmatrix} \vec{x}(k) \\ \vec{y}(k) \end{pmatrix} \quad (3.43)$$


gelten, wobei  $\vec{x}(k)$  der Eingangsvektor der Größe  $l \times 1$ ,  $\vec{y}(k)$  der Ausgangsvektor der Größe  $m \times 1$  und  $\vec{u}(k)$  der  $n \times 1$ -Zustandsvektor des Schleifenfilters  $n$ -ter Ordnung zum Zeitpunkt  $k$  ist. Die Matrix  $A$  beschreibt die Verbindungen innerhalb des Schleifenfilters,  $B$  beschreibt, wie Ein- und Ausgangssignale zum Schleifenfilter geführt werden, während mit  $C$  und  $D$  die Berechnung des Ausgangs des Schleifenfilters  $v(k)$  in Abhängigkeit von den inneren Zuständen des Filters und von den Ein- und Ausgangssignalen erfolgt [25, S. 271].

Es gibt keine einheitlichen Koeffizienten für eine bestimmte Übertragungsfunktion  $L_1$  bei der Realisierung eines CT-SDM, weil diese von der Architektur des SDM und auch vom Verhalten der DAU in der Rückkopplung abhängen. Durch die Methode, die Impulsantworten von CT- und DT-SDM vom Ausgang des Quantisierers zum Eingang des Quantisierers zu den Abtastzeitpunkten in Übereinstimmung zu bringen, bleibt zwar die NTF exakt erhalten, aber die STF hängt von der Architektur und der DAU-Implementierung ab. Die Verwendung weiterer Bedingungen für den SDM, und zwar das Festlegen der Funktionsverläufe der DAU und der




Skalierung der maximalen Auslenkung der inneren Zustände des Filters auf die maximale Aussteuerung des Quantisierers, macht jedoch eine eindeutige Zuordnung eines Koeffizientensatzes zu einer bestimmten SDM-Topologie möglich.

Für den Entwurf eines CT-BPSDM mit guter Anti-Aliasing-Filterung kommen nur eine begrenzte Anzahl an Topologien in Frage. Feed-Forward-Topologien umgehen die Anti-Aliasing-Filterung teilweise, weil das Eingangssignal auch nach dem Schleifenfilter eingespeist wird, und sind somit keine Option. Für BPSDM verbleiben somit noch die Topologien vom Typ kaskadierter Resonatoren mit verteilter Rückkopplung (engl. CRFB) für die Implementierung. Für mehr Informationen zu anderen SDM-Topologien sei an dieser Stelle auf [37] und [38] verwiesen.



(a) Für Aktiv-RC-Schleifenfilter geeignete Topologie.



(b) Für  $g_m C$ -Schleifenfilter geeignete Topologie.

Abbildung 3.18: Rückkoppeltopologien für einen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung

Zwei Möglichkeiten sind für einen CT-BPSDM 6. Ordnung in Abbildung 3.18(a) und 3.18(b) dargestellt. Die obere CRFB-Topologie ist geeignet für Schleifenfilter, die mittels Aktiv-RC-Schaltungen mit OPV realisiert werden. Diese Realisierungs-

art bietet den Vorteil, dass jeder Resonator an zwei separaten Knoten durch Rückkopplungen angesteuert werden kann. Für die konventionelle Zuordnung von  $L_1$  eines DT-SDM auf die Zustandsmatrix eines CT-SDM  $n$ -ter Ordnung sind  $n + 1$  unabhängige Rückkoppelpfade notwendig, d.h. ein CT-BPSDM 6. Ordnung benötigt sieben DAU. Der siebente DAU kompensiert das ELD und gewährleistet eine stabile Operation. Fallen die Endpunkte zweier DAU-Pfade zusammen, wie das z.B. beim letzten Resonator in Abbildung 3.18(a) der Fall ist, müssen für diese DAU unterschiedliche Funktionsverläufe implementiert werden, damit es sich weiterhin um voneinander unabhängige Rückkoppelpfade handelt. Da in dieser Struktur außer für den letzten Resonator jeder Rückkoppelpfad einen separaten Zugangspunkt zum Schleifenfilter hat, kann für sechs der sieben DAU der gleiche Funktionsverlauf genutzt werden, lediglich für den ELD-DAU ist eine andere Implementierung notwendig.

Bei einer auf  $g_m C$  basierenden Filterstruktur ist Abbildung 3.18(a) nicht anwendbar, da nur ein ansteuerbarer Knoten pro Resonator in der Schaltung zur Verfügung steht. Somit muss für  $g_m C$ -Filter die Topologie in Abbildung 3.18(b) genutzt werden, bei der zwei Rückkoppelpfade pro Resonator auf einen Knoten zulaufen. Dieser Unterschied macht die Implementierung drei unterschiedlicher DAU erforderlich, weil im letzten Resonator wegen der ELD-Kompensation drei Rückkoppelpfade im selben Resonator-knoten enden. Ausgehend von der Topologie in Abbildung 3.18(b) ergibt sich für die  $ABCD$ -Matrix

$$ABCD = \begin{pmatrix} A & B \\ C & D \end{pmatrix} \quad (3.44)$$

$$A = \begin{pmatrix} 0 & g_{21} & 0 & 0 & 0 & 0 \\ c_1 & 0 & 0 & 0 & 0 & 0 \\ d_{13} & 0 & 0 & g_{43} & 0 & 0 \\ 0 & 0 & c_3 & 0 & 0 & 0 \\ 0 & 0 & d_{35} & 0 & 0 & g_{65} \\ 0 & 0 & 0 & 0 & c_5 & 0 \end{pmatrix} \quad (3.45)$$

$$B = \begin{pmatrix} b_1 & a_1 & a_2 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & a_3 & a_4 & 0 \\ 0 & 0 & 0 & 0 \\ 0 & a_5 & a_6 & a_7 \\ 0 & 0 & 0 & 0 \end{pmatrix} \quad (3.46)$$

$$C = (0 \ 0 \ 0 \ 0 \ d_{57} \ 0) \quad (3.47)$$

$$D = (0 \ 0 \ 0 \ 0) \quad (3.48)$$

Die Bestimmung der  $ABCD$ -Koeffizienten aus einer Übertragungsfunktion  $L_1$

und damit auch festgelegten NTF für eine ausgewählte CT-SDM-Topologie erfolgt automatisiert unter Verwendung eines von der Universität Ulm erstellten *Mapping*-Skripts in *Matlab*. Durch die Vorgabe der Übertragungsfunktion und der DAU-Funktionsverläufe wird für den gewünschten CT-SDM die *ABCD*-Matrix sowie die NTF und STF berechnet. Durch die Skalierung der Koeffizienten liegt das Maximum der STF und der Übertragungsfunktionen der internen Knoten bei 0 dB. Das Skript unterstützt auch Bandpassunterabtastung.

Aus den Matrixkoeffizienten ergeben sich dann schlussendlich die schaltungstechnischen Parameter für die zu entwerfenden Schaltblöcke, auf die beim Entwurf des SDM in Abschnitt 4.2 eingegangen wird.

---

# 4 Entwurf des Empfängers

## 4.1 Systemübersicht

Mit Blick auf die zukünftige Entwicklung schreitet die Verschiebung der Aufgabenverteilung innerhalb von Empfängern immer weiter hin zur digitalen Domäne und zu flächeneffizienten Schaltungen. Um dieser Entwicklung Rechnung zu tragen, wurde für den Empfängerpfad spezifiziert, keine passiven integrierten Spulen zu implementieren und nur einen unsymmetrischen Signaleingang zu verwenden. Damit wird die Fläche für einen zweiten Eingang eingespart, jedoch muss dafür nun die Umwandlung in ein symmetrisches Signal im Empfängerpfad mittels aktivem Balun in der LNA-Stufe erfolgen. Abbildung 4.1 zeigt den zu implementierenden analogen Empfangspfad.




Abbildung 4.1: Blockdiagramm der verwendeten direkt digitalisierenden Empfängerarchitektur.

Damit die Funktionsfähigkeit eines direkt digitalisierenden Empfängers für Mobilkommunikation innerhalb eines Sendeempfängers untersucht werden kann, wurden die Randbedingungen für das zu entwerfende System auf die Werte in Tabelle 4.1 festgelegt. Die Wahl der Trägerfrequenz zu  $f_{RF} = 750$  MHz mit einer Bandbreite von  $f_{BW} = 20$  MHz und einer Empfangsempfindlichkeit bis zu  $P_{g,av,min} = -90$  dBm dient dabei als Repräsentation für die Vielzahl vorhandener Mobilfunkbänder im Niedrigfrequenzbereich von 450 MHz mit LTE-Band 31 bis 900 MHz für LTE-Band 26 [39]. Im Rahmen der vorliegenden Arbeit wird ein Signal als empfangen definiert, wenn am Ausgang ein SNDR von mindestens 0 dB vorliegt (siehe Abschnitt 2.7.4).

In Sendeempfängern für FDD-Systeme (Frequenzduplex, engl. *Frequency Division Duplex*) wie im UMTS und LTE Standard besteht typischerweise die

Herausforderung, dass kein vollständiges Herausfiltern des eigenen Sendesignals (TX) vom Empfangspfad erfolgt und somit ein leistungsstarker Störer im Duplexabstand zum Empfangssignal vorhanden ist. Der Empfänger muss in der Lage sein, diese Störleistung ohne Funktionsbeeinträchtigung zu verarbeiten und die vom System erwartete Empfindlichkeit zu erreichen. Ein zusätzliches Zwischenfilter zu implementieren um die maximale Aussteuerung der Nachfolgestufen zu verringern, wäre aufgrund des geringen relativen Frequenzabstands sehr teuer und die zusätzliche Einfügedämpfung wirkt sich negativ auf Rauschzahl des Systems aus. Die maximale Störleistung wurde auf  $P_{H,Max} = -30$  dBm spezifiziert.

Tabelle 4.1: Übersicht der Entwurfsparameter für den Empfängerpfad.

Parameter	Größe
$f_{RF}$	750 MHz
$f_{BW}$	20 MHz
$P_{g,av,min}$	-90 dBm
$P_{H,Max}$	-30 dBm
$T$	300 K
$NF$	10,8 dB
$P_{NTh}$	-100,8 dBm
$DR_{dB,sys}$	84 dB

Für ein leistungsangepasstes System ergibt sich für die thermische Rauschleistung bei Raumtemperatur ( $T = 300$  K) im Signalband am Eingang [40]

$$P_{NTh} = k_B T f_{BW} \quad (4.1a)$$

$$P_{NTh} = 10 \log_{10}(1000 \cdot k_B T f_{BW}) \text{ dBm} \quad (4.1b)$$

$$= -100,8 \text{ dBm}. \quad (4.1c)$$

Damit resultiert nach Gleichung (2.25a) bei minimaler Empfangsleistung ( $P_{Sig} = P_{g,av,min}$ ) mit  $P_{ND} = P_{NTh}$  für das eingangsbezogene SNDR

$$\begin{aligned} SNDR_{dB,ein} &= 10 \log_{10} \left( \frac{P_{g,av,min}}{P_{NTh}} \right) \text{ dB} \\ &= 10,8 \text{ dB} \end{aligned} \quad (4.2)$$

und gleichzeitig bei einem ausgangsbezogenen SNDR von  $SNDR_{dB,aus} = 0$  dB die

zu erreichende Rauschzahl des System zu

$$\begin{aligned} NF &= SNDR_{\text{dB,ein}} - SNDR_{\text{dB,aus}} \\ &= 10,8 \text{ dB}. \end{aligned} \tag{4.3}$$

Die Anforderung einer Empfindlichkeit von  $P_{g,av,\min} = -90$  dBm wurde formuliert, weil erfahrungsgemäß während des Entwurfsprozesses parasitäre Effekte zu einer Reduzierung der Empfindlichkeit führen. Der Systementwurf orientiert sich aber an der theoretisch maximalen Empfindlichkeit von  $P_{NTh} = -100,8$  dBm, um prinzipiell eine möglichst hohe Empfindlichkeit des Systems zu erreichen.

Damit ein direkt digitalisierender Empfänger eine Empfindlichkeit in diesem Bereich aufweisen kann, muss das im SDM verursachte Rauschen wesentlich geringer als das thermische Rauschen des Eingangssignal sein. Für den SDM-Entwurf wird deswegen eine Quantisierungsrauschleistung von 10 dB unterhalb des thermischen Rauschens angestrebt. Dies führt lediglich zu einer Degradation der Empfindlichkeit von maximal 0,4 dB.

Ausgehend von der spezifizierten maximalen Störleistung und angestrebten Rauschleistung ist eine grobe Abschätzung des benötigten dynamischen Bereich des Systems möglich. Dabei muss berücksichtigt werden, dass der SDM abhängig von der Implementierung nur unterhalb der Vollaussteuerung des internen Quantisierers stabil funktionieren (siehe Abschnitt 3.2.4). Für diese Abschätzung wird von einer stabilen Operation bis 3 dB unterhalb der Vollaussteuerung ausgegangen. Filtereffekte des Störers durch die STF des SDM oder die Anpassung des LNA sind nur gering und werden hier nicht berücksichtigt. Dann ergibt sich für den erforderlichen DR des Systems

$$\begin{aligned} DR_{\text{dB,sys}} &= P_{H,\text{Max}} - (P_{NTh} - 10 \text{ dB}) + 3 \text{ dB} \\ &\approx 84 \text{ dB}. \end{aligned} \tag{4.4}$$

Um die gesetzten Anforderungen an das System zu erfüllen, ist die Wahl einer geeigneten Technologie ein wichtiger Schritt. Für den Leistungs- und Flächenverbrauch eines direkt digitalisierenden Empfängers spielt die Strukturgröße und die erreichbare Geschwindigkeit der Transistoren eine entscheidende Rolle. Für die Implementierung wird deswegen eine planare 28 nm CMOS-Technologie von *TSMC* verwendet. Diese Technologie bietet sehr hohe Integrationsdichten sowie Transistoren mit  $f_T > 200$  GHz.

## 4.2 Entwurf des Sigma-Delta-Modulator

Für die Implementierung von so komplexen Schaltblöcken wie SDM wird die Top-down-Entwurfsmethodik verwendet. In der vorliegenden Arbeit beginnt dieser Prozess mit dem Entwurf eines abstrakten Systemmodells eines SDM, der die geforderten Entwurfparameter erfüllt. Daran anknüpfend folgen Untersuchungen zu einigen Modifikationen des Systemmodells mit Hinblick auf die spätere schaltungstechnische Realisierung. Nachdem eine zufriedenstellende SDM-Architektur gefunden ist, erfolgt schrittweise die Umsetzung der einzelnen Schaltblöcke des SDM in Transistorschaltungen und die simulatorische Verifikation der Implementierungen, bis schlussendlich der gesamte SDM funktional als integrierte Schaltung vorliegt.

### 4.2.1 Architektur

Um die Anforderungen in Tabelle 4.1 zu erfüllen, gibt es verschiedene Topologiemöglichkeiten für den SDM. Aufgrund der hohen Trägerfrequenz  $f_{\text{RF}} = 750$  MHz im Vergleich zur Signalbandbreite  $f_{\text{BW}} = 20$  MHz eignet sich eine BPSDM-Topologie am besten zur Digitalisierung. Damit auf ein zusätzliches AAF im Empfangspfad verzichtet werden kann, fällt die Wahl auf eine CT Implementierung. Durch die hohe Trägerfrequenz von  $f_{\text{RF}} = 750$  MHz ist eine verbrauchsarme Implementierung des Schleifenfilters mittels Aktiv-RC-Filterstruktur ungeeignet. Für diese Realisierung benötigen die Aktiv-RC-Filter Operationsverstärker (OPV) mit einer Bandbreite von 750 MHz. Unter der Annahme, dass der OPV zumindest eine Verstärkung von 60 dB aufweisen muss, resultiert das in einem notwendigen  $f_{\text{T}}$  von 75 GHz. Diese erforderliche Transitfrequenz befindet sich schon in der Nähe der Technologiegrenze und es ist deswegen ein hoher Leistungsverbrauch für diesen Filtertyp zu erwarten [41].

Für eine verbrauchsarme schaltungstechnische Realisierung des Schleifenfilters verbleibt also nur eine auf  $g_m C$  basierten SDM-Topologie, wie sie in Abbildung 3.18(b) dargestellt ist. Der zu entwerfende SDM erfordert somit die Implementierung von drei unterschiedlichen DAU-Funktionsverläufen.

Der geforderte dynamische Bereich von 84 dB ist erreicht, wenn der SDM bei maximaler Aussteuerung das Eingangssignal mit  $SNR_{\text{dB}} = 84$  dB digitalisiert. Um diese anspruchsvolle Auflösung mit einer überschaubaren Topologie zu verwirklichen, ist die Verwendung einer möglichst aggressiven NTF ohne jegliche Polstellenoptimierung empfehlenswert. Die Gewährleistung der Stabilität erfolgt gemäß der in Abschnitt 3.2.4 angestellten Überlegungen. Aus Gleichung (3.41) lässt sich ableiten, dass, solange die Bitauflösung  $B$  des internen ADU die Tiefpassfilterordnung  $n$  des SDM um mindestens eins übersteigt, der SDM zumindest bis zu einer 50%-igen Aussteuerung des internen ADU stabil ist.

Unter Berücksichtigung dieser Einschränkungen erfolgt nun eine erste Abschät-

zung verschiedener SDM-Topologien auf der Grundlage von Gleichung (3.32) in Bezug auf die erzielbare Auflösung. Verbesserungen durch Nullstellenoptimierung der NTF werden mit berücksichtigt. Tabelle 4.2 listet die berechneten SQNR für in Frage kommende stabile BPSDM auf. In der vorliegenden Arbeit wird für die Realisierung der NTF eines BPSDM die  $z \rightarrow -z^2$  Substitution einer NTF für TPSDM verwendet (vgl. Abschnitt 3.2.3), d.h. die Frequenzbänder mit dem geringsten Quantisierungsrauschen befinden sich für den BPSDM an den Stellen  $\frac{1}{4}f_s + \frac{n}{2}f_s$ . Somit ist das OSR und die entsprechende Abtastrate nur noch von der Entscheidung abhängig, ob Bandpassunterabtastung verwendet wird, ansonsten steht das OSR aufgrund der vorgegebenen Signalbandbreite fest.

Tabelle 4.2: Berechnung des SQNR verschiedener idealer Bandpass- $\Sigma\Delta$ -Modulator-Topologien mittels Gleichung (3.32) unter Einbeziehung einer nullstellenoptimierten NTF für Bandpass- und Bandpassunterabtastung eines Signals mit  $f_{BW} = 20$  MHz zentriert um  $f_{RF} = 750$  MHz.

Ordnung des BPF	Bits des int. ADU	$f_s$	OSR	SQNR <sub>dB</sub>
4	3	600 MHz	15	69,2 dB
4	3	1 GHz	25	80,3 dB
4	3	3 GHz	75	104,2 dB
4	4	600 MHz	15	75,3 dB
4	4	1 GHz	25	86,4 dB
4	4	3 GHz	75	110,2 dB
6	4	600 MHz	15	94,8 dB
6	4	1 GHz	25	110,3 dB
6	4	3 GHz	75	143,7 dB

Aus Tabelle 4.2 Tabelle geht hervor, dass ohne Nutzung von Unterabtastung schon BPSDM ab 4. Ordnung potentiell für die Anwendung geeignet sind. In diesem Fall erreichen alle gelisteten SDM eine Auflösung von mehr als 100 dB. Für Bandpassunterabtastung kommt nur ein BPSDM 6. Ordnung für eine Implementierung in Betracht. Da es sich bei diesen Berechnungen noch um ein komplett ideales System handelt, muss bei der Wahl einer Topologie beachtet werden, dass ein ausreichender Abstand zum tatsächlich gesteckten Ziel existiert. Einschränkungen wie die begrenzte maximale Aussteuerbarkeit des SDM für eine stabile Operation oder nicht ideale Eigenschaften des Schleifenfilters reduzieren das erreichbare SQNR signifikant. Vor allem der 4 Bit BPSDM 6. Ordnung mit  $f_s = 1$  GHz erscheint mit dem Ziel einer möglichst leistungsarmen Implementierung sehr vielversprechend, weil durch die Nutzung von Unterabtastung und der damit geringeren Abtastrate der Leistungsverbrauch der Taktgenerierung und des Digitalteils allgemein sinkt



(vgl. Abschnitt 3.2.3).

Für genauere Analysen eines SDM ist die Programmierung und Simulation eines Systemmodells notwendig. Für die vorliegende Arbeit wurde dazu *Simulink* und *Matlab* verwendet.

Der erste Schritt ist die Wahl einer geeigneten NTF. Basierend auf den Empfehlungen von [21, S. 152] für stabile SDM-Entwürfe dient eine auf  $f_s = 1$  GHz normierte inverse Tschebyscheff-Tiefpassfilterfunktion 3. Ordnung mit der Signalbandbreite  $f_{BW} = 20$  MHz und 100 dB Dämpfung im Sperrband als Ausgangspunkt für die NTF.

$$NTF(z) = \frac{z^3 - 2,9882z^2 + 2,9882z - 1}{17,6192z^3 + 18,7112z^2 + 11,1985z + 2,1301} \quad (4.5)$$

Die ausgewählte SDM-Topologie benötigt jedoch keine polstellenoptimierte NTF für eine stabile Funktion, weswegen zugunsten einer aggressiveren NTF eine entsprechende Modifizierung des Nennerpolynoms der Übertragungsfunktion erfolgt.

$$NTF(z) = \frac{z^3 - 2,9882z^2 + 2,9882z - 1}{z^3} \quad (4.6)$$

Die Nullstellen liegen bei

$$f_{0,1} = 0, \quad f_{0,2} = \frac{\sqrt{3}}{2} f_{BW} \approx 0,87 f_{BW}, \quad f_{0,3} = -\frac{\sqrt{3}}{2} f_{BW} \approx -0,87 f_{BW}. \quad (4.7)$$

Diese entsprechen zwar nicht ganz dem berechneten Optimum von Gleichung (3.19), es wird jedoch noch immer eine Verbesserung von  $\approx 6,7$  dB im Vergleich zur NTF ohne Nullstellenoptimierung erreicht. Die Bandpasstransformation führt schließlich zu

$$NTF(z) = \frac{z^6 + 2,9882z^4 + 2,9882z^2 + 1}{z^6}. \quad (4.8)$$

Damit die Berechnung der Koeffizienten der SDM-Topologie durchgeführt werden kann, fehlt noch die Festlegung der DAU Prototypen. Abbildung 4.2 zeigt die zeitlichen Verläufe, die für die nachfolgende Untersuchung des Schleifenfilters verwendet werden. Damit alle DAU Pfade unabhängig voneinander sind, besitzt jeder Prototyp ein anderes Tastverhältnis  $D_c$  mit einer Verzögerungszeit von  $\frac{T_s}{2}$  zur Nachbildung des ELD. Beim DAU<sub>1</sub> handelt es sich um einen Non-Return-To-Zero Prototyp (NRZ), da der Ausgang für eine komplette Abtastperiode konstant ist. Bei ständiger Aussteuerung dieses DAU kehrt dessen Ausgang also nicht auf null zurück. Bei DAU<sub>2</sub> und DAU<sub>3</sub> liegen dagegen Return-To-Zero (RZ) Prototypen vor, die bei ständiger Ansteuerung periodisch auf den Nullwert zurückkehren. Alle Prototypenfunktionen müssen denselben Flächeninhalt aufweisen, weswegen bei






Abbildung 4.2: Drei voneinander unabhängige DAU Prototypen mit unterschiedlichen Tastverhältnissen und  $ELD = \frac{T_s}{2}$ . DAU<sub>1</sub> ist ein NRZ-Typ und DAU<sub>2</sub> und DAU<sub>3</sub> sind RZ-Typen mit einem Tastverhältnis von jeweils  $D_c = 50\%$  und  $D_c = 25\%$ .

kleineren Tastverhältnissen die Amplitude steigt.

Aus dem in Abbildung 4.3(a) dargestellten Frequenzspektrum der Systemsimulation ist deutlich der gewünschte Verlauf der NTF zu erkennen. Das simulierte SQNR weicht nur wenige dB von der initialen Abschätzung in Tabelle 4.2 ab. Eine erste theoretische Abschätzung bietet somit eine effektive Grundlage, zügig passende SDM-Topologien für eine bestimmte Anwendung zu finden. Abbildung 4.3(b) zeigt die simulierte STF des Systems, wobei deutlich die inhärente AAF erkennbar ist. Der geformte Rauschboden stellt die Detektionsgrenze des Signals bei der Simulation der STF dar. Die STF nimmt mit steigenden Frequenzen periodisch ab, dadurch kann für höhere Frequenzen die STF nicht mehr bestimmt werden, da das Signal nicht mehr vom Quantisierungsrauschen unterschieden werden kann.

Bei der Berechnung der Koeffizienten werden die Impulsantworten von CT-SDM und DT-SDM zu den Abtastzeitpunkten in Übereinstimmung gebracht, d.h. die Wahl der DAU Prototypen hat auf die erreichbare Auflösung nur einen geringen Einfluss, da die gewählte NTF erhalten bleibt (vgl. Abschnitt 3.2.5). Untersuchungen mit verschiedenen NRZ- und RZ-DAU zeigten keine signifikanten Unterschiede. Die erreichte Auflösung schwankte um maximal 1 dB. Die späteren Untersuchungsergebnisse gelten somit unabhängig von den DAU Funktionsverläufen.

Natürlich hängen die Koeffizienten des SDM selbst von den zeitlichen Verläufen ab. Viele dieser Koeffizienten repräsentieren indirekt die Spannungsverstärkung oder Transkonduktanz der einzelnen Schaltblöcke. Für eine schaltungstechnische Implementierung mit geringem Leistungsverbrauch sind deshalb möglichst kleine Koeffizienten vorteilhaft. Ein anderer Gesichtspunkt betrifft die Implementierung der DAU Prototypen selbst. NRZ-Typen und RZ-Typen mit  $D_c = 50\%$  können

(a) Simuliertes Frequenzspektrum für  $f_{\text{Sig}} = 745$  MHz.

(b) Signalübertragungsfunktion.

Abbildung 4.3: Simuliertes Spektrum und STF eines idealen 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung mit  $f_s = 1$  GHz und  $OSR = 25$  für ein sinusförmiges Eingangssignal mit einer Signalamplitude von 3 dB unterhalb des internen Aussteuerbereichs.

vergleichsweise einfach unter Verwendung der schon vorhandenen Abtastrate verwirklicht werden. Andere Tastverhältnisse dagegen erfordern zusätzlichen Schal-

tungsaufwand und damit höheren Leistungsverbrauch und sollten deshalb vermieden werden. In der endgültigen SDM-Topologie wurde deshalb auf die Verwendung der in Abbildung 4.4 dargestellten DAU Prototypen abgezielt. Der NRZ-Typ mit  $ELD = 1T_s$  ersetzt den RZ mit  $D_c = 25\%$  und  $ELD = \frac{T_s}{2}$ . In der finalen Realisierung stellte sich heraus, dass der RZ-Prototyp ein Tastverhältnis von  $D_c = 54\%$  aufweist. Deswegen wurden für diesen RZ-Typen die SDM-Koeffizienten neu ermittelt und in der finalen Implementierung umgesetzt. Die Hintergründe dazu werden in Abschnitt 4.2.9 zur Taktgenerierung erläutert. Die berechneten Koeffizienten für die angegebenen DAU Prototypen sind in Tabelle 4.3 gegenübergestellt.




Abbildung 4.4: Implementierungsziel für die DAU Prototypen.  $DAU_1$  und  $DAU_3$  sind NRZ-DAU mit  $ELD = \frac{T_s}{2}$  bzw.  $ELD = T_s$ . In der finalen Implementierung wurde anstelle des RZ-DAU mit  $D_c = 50\%$  ( $DAU_{2a}$ ) ein Tastverhältnis von  $D_c = 54\%$  ( $DAU_{2b}$ ) realisiert.

Das zu entwerfende Schleifenfilter besteht im Prinzip aus drei aufeinanderfolgenden Resonatoren. Mit Blick auf die notwendige schaltungstechnische Implementierung ist offensichtlich, dass annähernd ideale Resonatoren mit sehr hoher Güte und Aussteuerbarkeit nicht realisierbar sind. Somit stellt sich die Frage, wie sich begrenzte Resonatorgüten auf die maximale Auflösung auswirken. Abbildung 4.5 zeigt das erreichte SQNR für 4 Bit CT-SDM 4. und 6. Ordnung in Abhängigkeit von der Resonatorgüte. Durch die begrenzte Güte verschieben sich die Nullstellen der NTF in der  $z$ -Ebene zum Inneren des Einheitskreises, wodurch das Quantisierungsrauschen im Signalband größer wird. Ein 4 Bit CT-BPSDM 6. Ordnung mit  $\frac{f_{RF}}{f_s} = \frac{3}{4}$  Bandpassunterabtastung erfordert demzufolge Resonatoren mit  $Q > 45$ , um die gewünschte Auflösung zu erreichen. SDM mit noch kleineren Abtastraten wären für diese Auflösung nur für Filter noch höherer Ordnung machbar. Mit konventioneller Abtastung bei  $f_s = 3$  GHz ist auch die Implementierung eines Filters 4. Ordnung vorstellbar, diese erfordert aber ebenfalls Resonatoren mit  $Q > 25$ .


Tabelle 4.3: Koeffizienten eines idealen 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung entsprechend der Topologie in Abbildung 3.18(b) mit  $OSR = 25$  und  $\frac{f_{RF}}{f_s} = \frac{3}{4}$  für verschiedene DAU-Prototypen.

Koeffizient	DAU nach Abb. 4.2	DAU nach Abb. 4.4 für DAU <sub>2a</sub>	DAU nach Abb. 4.4 für DAU <sub>2b</sub>
$b_1$	0,4777	0,4777	0,4671
$c_1$	4,4229	4,4229	4,5268
$c_3$	4,7856	4,7856	4,9224
$c_5$	4,4320	3,7980	3,7540
$d_{13}$	0,9428	0,9428	0,9366
$d_{35}$	1,7850	1,1765	1,2421
$d_{57}$	1,1891	1,8040	1,7592
$g_{21}$	-4,9055	-4,9055	-4,7929
$g_{43}$	-4,6403	-4,6403	-4,5114
$g_{65}$	-5,1268	-5,9832	-6,0521
$a_1$	-0,3337	-0,3337	-0,5064
$a_2$	0,6869	0,6869	0,7329
$a_3$	-1,2012	-1,2012	-1,5402
$a_4$	1,2744	1,2744	1,3772
$a_5$	-0,5175	-2,4836	-2,7854
$a_6$	0,7033	1,0096	1,3035
$a_7$	1,1350	-1,4754	-1,1571


Damit die Vorteile einer niedrigeren Abtastrate erlangt werden können, gilt es die Herausforderung zu meistern, Resonatoren mit  $Q > 45$  zu entwerfen, die sich selbst bei maximaler Aussteuerung des Modulators noch linear verhalten. In der vorliegenden Arbeit wird sich auf die Implementierung eines 4 Bit BPSDM 6. Ordnung mit  $f_s = 1$  GHz festgelegt, wobei für alle Resonatoren  $Q = 50$  gilt. Das simulierte SQNR liegt mit diesen Eigenschaften bei 88,7 dB.

Bei den durchgeführten Systembetrachtungen in *Matlab* sind alle Signalknoten auf eine Amplitude von 1 normiert. Für die Übertragung des Systemmodells in den Schaltungssimulator *Cadence* wird eine Skalierung innerhalb der Signalkette vorgenommen, um u.a. den verwendeten Halbleiterprozess zu berücksichtigen sowie eine leistungseffiziente Implementierung zu ermöglichen.

Bevor der Entwurf von SDM-Schaltblöcken auf Transistorlevel erfolgt, wird zunächst das gewählte Systemmodell mit begrenzter Resonatorgüte in Cadence übertragen und dessen Funktionalität verifiziert. Die auf der SDM-Topologie in Abbildung 3.18(b) basierte Übertragungsfunktion des ersten Resonators mit begrenzter



(a) 4 Bit zeitkontinuierlicher Bandpass- $\Sigma\Delta$ -Modulator 4. Ordnung.



(b) 4 Bit zeitkontinuierlicher Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung.

Abbildung 4.5: Simuliertes SQNR in Abhängigkeit der Resonatorgüten für eine Eingangsamplitude von 3 dB unterhalb des internen Aussteuerbereichs.  $Q$  entspricht der Güte von allen Resonatoren im Schleifenfilter.

Güte für beliebige  $f_s$  ergibt sich zu

$$\underline{G}_{R,\text{sys}}(s) = \frac{f_s s}{s^2 + \frac{\omega_{0,1,\text{sys}}}{Q_1} s + \omega_{0,1,\text{sys}}^2} \quad \text{mit} \quad \omega_{0,1,\text{sys}} = f_s \sqrt{-g_{21} c_1}. \quad (4.9)$$

Auf der Schaltungsebene werden die Resonatoren mit Parallelschwingkreisen modelliert, die Übertragungsfunktion des ersten Resonators lautet [17, S. 1521]

$$\underline{G}_{R,\text{sys}}(s) = \frac{\underline{U}_a(s)}{\underline{I}_e(s)} = \frac{\frac{R_{P,1}\omega_{0,1}}{Q_1} s}{s^2 + \frac{\omega_{0,1}}{Q_1} s + \omega_{0,1}^2} \quad \text{mit} \quad \omega_{0,1} = \frac{1}{\sqrt{L_1 C_1}}. \quad (4.10)$$

Abbildung 4.6 zeigt die Implementierung des Systemmodells im Schaltungssimulator. Das Schleifenfilter besteht aus jeweils drei Parallelschwingkreisen, wobei den ersten beiden Resonatoren eine Transkonduktanzverstärkerstufe folgt. Die Quantisierung des Signals erfolgt in der Spannungsebene, deswegen folgt dem letzten Resonator ein Spannungsverstärker. Der interne 4 Bit Quantisierer sowie die Taktgenerierung inklusive der RZ- und NRZ-DAU-Ansteuerung werden zunächst mit VerilogA-Verhaltensmodellen implementiert. Die RZ-DAU-Ansteuerung leitet sich aus der NRZ-Ansteuerung mittels des NRZ2RZ-Block ab. Der NRZ-DAU mit  $ELD = 1 T_s$  benötigt für die zusätzliche zeitliche Signalverzögerung noch den TD-Block (engl. *Time Delay*) und für die Wandlung des thermometercodierten Quantisiererausgangs zum Binärcode ist noch der T2B-Block notwendig. Da die Resonatoren einen Eingangsstrom in eine Ausgangsspannung umwandeln, müssen die DAU selbst und auch der LNA als Transkonduktanzverstärker realisiert werden. Die Quellcodes aller verwendeten VerilogA-Modelle sind in Anhang A gelistet.




Abbildung 4.6: Ideale Implementierung des Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung im Schaltungssimulator.

Um den voraussichtlichen Stromverbrauch für das Filter und die DAU zu begrenzen, wird der erste Resonator auf eine maximale Signalamplitude von  $\hat{I}_{\text{Sig}} = 100 \mu\text{A}$

skaliert. Somit folgt für den ersten DAU eine maximale Aussteuerung von

$$\hat{I}_{\text{DAU},1} = \sqrt{2} \cdot \hat{I}_{\text{Sig}} \approx 141 \mu\text{A}, \quad (4.11)$$

unter der Annahme, dass das Verhältnis von Eingangssignalamplitude und maximalem DAU-Strom der maximalen Aussteuerung des internen ADU entspricht und demzufolge eine stabile Operation gewährleistet ist. Diese Skalierung der DAU-Ströme erfolgt für alle DAU. Für den internen Quantisierer existiert bereits ein 4 Bit Flash ADU Design, das für den BPSDM-Entwurf verwendet werden kann. Deswegen maximaler Nutzbereich legt den Spannungsaussteuerbereich fest und dient als Basis für die VerilogA-Beschreibung des idealen Quantisierers. In Tabelle 4.4 erfolgt die Zuordnung der Koeffizienten aus der Systemsimulation zu den Parametern der einzelnen Schaltungsblöcke. In der letzten Spalte sind die Dimensionierungsparameter für die Implementierung gelistet. Durch die Skalierung der DAU-Ströme müssen dementsprechend auch die Parameter des Bandpassfilters angepasst werden. Damit weiterhin derselbe SDM realisiert wird, muss die Gesamtverstärkung aller Schleifenpfade erhalten bleiben. Wie sich dabei die Verstärkung auf die einzelnen Blöcke verteilt, spielt auf der Systemebene keine Rolle. Verringerte DAU-Ströme führen somit zu hohen Resonanzwiderständen und Transkonduktanzen im Schleifenfilter. Bei den festgelegten Impedanzniveaus ist noch gewährleistet, dass auftretende parasitäre Effekte durch die DAU auf die Filterübertragungsfunktion nur eine untergeordnete Rolle spielen. Die Aufteilung der Verstärkung innerhalb des BPSDM wird in den nachfolgenden Abschnitten zu den jeweiligen Komponenten genauer erläutert.

Die Verifikation des fertigen BPSDM-Modell in *Cadence* erfolgt über eine Transientsimulation mit anschließender Berechnung des SQNR und einem Vergleich der Resultate mit der *Simulink*-Simulation. Hierbei ist ein Mindestmaß an Kenntnissen der Einstellungsmöglichkeiten bezüglich der Genauigkeit von Transientsimulationen notwendig. Denn die Standardgenauigkeitseinstellungen (*errpreset* in *Cadence*) wie *conservative* oder *moderate* sind für die Simulation von Schaltungen mit hochgütigen Resonatoren unzureichend. Mit den Parametern *lteratio*, *method* und *relref* in den *transient options* lässt sich aber die Genauigkeit der Transientsimulation stark verbessern. Um das Ausmaß der mangelnden Simulationsgenauigkeit hervorzuheben, dass durch die ausschließliche Verwendung der Standardeinstellung *conservative* resultiert, zeigt Abbildung 4.7 das simulierte Frequenzspektrum des BPSDM für verschiedene Genauigkeitseinstellungen. In Tabelle 4.5 sind die jeweiligen Einstellungen und das berechnete SQNR aufgelistet. Das ermittelte SQNR bei der genauesten Simulation stimmt bis auf wenige dB mit der *Simulink*-Simulation überein, der BPSDM konnte also erfolgreich im Schaltungssimulator verifiziert werden. Der Unterschied des SQNR im Vergleich zur Simulation mit Standardeinstellung ist mit mehr als 25 dB beträchtlich. Untersuchungen des SDM sind mit



Tabelle 4.4: Korrespondenztabelle für die Koeffizienten des  $\Sigma\Delta$ -Modulator-Systemmodells und die Schaltungsparameter. Die letzte Spalte gibt die Werte für die finale Implementierung an.

Systemparameter	Schaltungsparameter	Implementierte Werte
$a_1$	$\hat{I}_{\text{DAU},1}$	141,4 $\mu\text{A}$
$a_2$	$\hat{I}_{\text{DAU},2}$	379,1 $\mu\text{A}$
$a_3$	$\hat{I}_{\text{DAU},3}$	212,6 $\mu\text{A}$
$a_4$	$\hat{I}_{\text{DAU},4}$	352,1 $\mu\text{A}$
$a_5$	$\hat{I}_{\text{DAU},5}$	380,1 $\mu\text{A}$
$a_6$	$\hat{I}_{\text{DAU},6}$	329,4 $\mu\text{A}$
$a_7$	$\hat{I}_{\text{DAU},7}$	157,9 $\mu\text{A}$
$d_{13}$	$G_{\text{T},1}$	2,48 mS
$d_{35}$	$G_{\text{T},2}$	6,51 mS
$d_{57}$	$G_{\text{V}}$	6,97
–	$\hat{U}_{\text{QT}}$	412,5 mV
$\frac{f_{\text{S}}}{2\pi} \cdot \sqrt{-g_{21}c_1}$	$f_{0,1}$	741,3 MHz
$\frac{f_{\text{S}}}{2\pi} \cdot \sqrt{-g_{43}c_3}$	$f_{0,2}$	750 MHz
$\frac{f_{\text{S}}}{2\pi} \cdot \sqrt{-g_{65}c_5}$	$f_{0,3}$	758,7 MHz
$Q_1$	$Q_1$	50
$Q_2$	$Q_2$	50
$Q_3$	$Q_3$	50
$\frac{Q_1 f_{\text{S}}}{2\pi f_{0,1}}$	$R_{\text{P},1}$	2 k $\Omega$
$\frac{Q_2 f_{\text{S}}}{2\pi f_{0,2}}$	$R_{\text{P},2}$	2 k $\Omega$
$\frac{Q_3 f_{\text{S}}}{2\pi f_{0,3}}$	$R_{\text{P},3}$	8 k $\Omega$
–	$L_1$	8,59 nH
–	$L_2$	8,49 nH
–	$L_3$	33,6 nH
–	$C_1$	5,37 pF
–	$C_2$	5,31 pF
–	$C_3$	1,31 pF

den Standardeinstellungen somit praktisch unmöglich. Für alle nachfolgenden Systemsimulationen werden immer die Einstellungen der Zeile 3 in Tabelle 4.5 benutzt, diese Option bietet zwar eine etwas geringere Genauigkeit, dafür reduziert sich aber die Simulationszeit und gleichzeitig werden Konvergenzprobleme größtenteils vermieden.

Die erfolgreiche Implementierung des idealisierten BPSDM ermöglicht nun die




Abbildung 4.7: Simuliertes Frequenzspektrum des idealisierten 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung mit  $f_S = 1$  GHz und  $OSR = 25$  für  $f_{\text{Sig}} = 745$  MHz und  $\hat{I}_{\text{Sig}} = 100 \mu\text{A}$  für Einstellung 1 und 4 in Tabelle 4.5.

blockweise Ersetzung mit Schaltkreismodellen auf Transistorebene und die Untersuchung der Effekte auf das gesamte System, bis schlussendlich der komplette Modulator als Schaltkreis implementiert ist.

Das Schleifenfilter ist die wichtigste Komponente des SDM und wird als erstes betrachtet. Die Grundstruktur entspricht der eines  $g_m CL$ -Filters, wobei die Induktivitäten mittels Gytratoren realisiert werden, um die Verwendung von Spulen zu umgehen. Abbildung 4.8 zeigt das dazugehörige Blockschaltbild. Um eine möglichst gute Performanz bezüglich Nichtlinearität und Stromverbrauch zu erzielen, werden für die aktiven Spulen und die Transkonduktanzverstärker zwischen den Resonatoren verschiedene Strukturen entworfen. Damit eine stabile Funktion

Tabelle 4.5: Simuliertes SQNR für den idealisierten 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung mit  $f_S = 1$  GHz und  $OSR = 25$  für  $f_{\text{Sig}} = 745$  MHz und  $\hat{I}_{\text{Sig}} = 100 \mu\text{A}$  für verschiedene Genauigkeitseinstellungen. Ist für eine Option keine Angabe vorhanden, verwendet der Simulator die durch *errpreset* vorgegebene Einstellung.

Einstellung	<i>errpreset</i>	<i>lteratio</i>	<i>method</i>	<i>relref</i>	<i>SQNR</i> /dB
1	<i>conservative</i>	–	–	–	58,1
2	<i>conservative</i>	1,0	–	–	71,0
3	<i>conservative</i>	1,0	<i>traponly</i>	–	76,6
4	<i>conservative</i>	1,0	<i>traponly</i>	<i>pointlocal</i>	83,6




Abbildung 4.8: Blockschaltbild des Schleifenfilters.

des SDM sichergestellt werden kann, muss zudem die Gleichtaktverstärkung beim Filterentwurf betrachtet und  $< 0$  dB gehalten werden.

Durch die Festlegung der DAU-Ströme und der Impedanzniveaus und Güten der Resonatoren resultieren für alle Filterkomponenten die grundlegenden Parameter, die in Tabelle 4.4 aufgelistet sind. Das ermöglicht den Einzelentwurf der Komponenten, welche in den nachfolgenden Abschnitten vorgestellt werden.

Theoretisch ist es möglich, die Verstärkung zwischen den Komponenten so aufzuteilen, dass der Spannungsverstärkerblock eingespart werden kann (für  $G_V = 1$ ). Für diese Implementierung wurde darauf verzichtet, da die Verstärkung dieses Blocks nicht zweckmäßig auf den Resonator oder die DAU verlagert werden kann, entweder erhöht sich das Impedanzniveau so stark, dass selbst kleinste parasitäre Effekte einen signifikanten Einfluss auf den Resonator haben, oder die maximalen DAU-Ströme am dritten Resonator und damit deren Stromverbrauch erhöhen sich um das siebenfache. Um diesen Block sinnvoll einzusparen, muss während der Systemmodellierung ein BPSDM-Entwurf mit kleineren Koeffizienten gefunden werden.

### 4.2.2 Aktive Spulen

Mit den aktiven Spulen des Schleifenfilters müssen Resonatoren hoher Güte realisiert werden. Dies erfordert eine Schaltungstopologie mit der Eigenschaft, induktives Verhalten mit sehr kleinem parasitären Serienwiderstand zu erzeugen. Abbildung 4.9 zeigt einen Parallelschwingkreis, in der die Induktivität mittels Gy-




Abbildung 4.9: Parallelschwingkreis. Die Realisierung des induktiven Anteil erfolgt mit einer Gyatorschaltung.

ratorschaltung mit kapazitiver Last realisiert wird. Durch die zwei entgegengesetzt verschalteten Transkonduktanzverstärker wirkt die Lastkapazität als Induktivität am Eingang des Gyators. Allgemein berechnet sich die Eingangsadmittanz eines Parallelschwingkreises zu

$$\underline{Y}_e(s) = \frac{I_e(s)}{U_e(s)} = \frac{1}{R_P} + sC + \frac{1}{sL + R_S} \quad (4.12)$$

und die Induktivität eines idealen Gyators mit Kapazitätslast zu

$$L = \frac{C_L}{G_{T,1} \cdot G_{T,2}}. \quad (4.13)$$

Nichtidealitäten in der Gyatorschaltung wie ein endlicher Ausgangswiderstand der Transkonduktanzstufen tragen zum parasitären Serienwiderstand  $R_S$  der Spule und zum Parallelwiderstand  $R_P$  bei und begrenzen somit die erreichbare Güte der Spule und des Schwingkreises und sollten deswegen in der Implementierung möglichst gering ausfallen.

Zusätzlich zu einer hohen Güte ist eine geringe Nichtlinearität notwendig, wobei weiterhin das Ziel eines möglichst geringen Stromverbrauchs besteht. Der Arbeitspunktstromverbrauch pro aktiver Spule soll höchstens  $I_{DD} = 3 \text{ mA}$  betragen. Bei der Betrachtung der Stromverhältnisse in einem verlustbehafteten Parallelschwingkreis werden die hohen Anforderungen deutlich. Für  $Q = 50$  fließt in den Blindelementen des Schwingkreises der 50-fache Strom, der im parallelen Wirkwiderstand fließt. D.h., damit sich der Resonator bei  $\hat{I}_{\text{Sig}} = 100 \mu\text{A}$  linear verhält, darf die aktive Spule bis zu einer Stromamplitude von 5 mA keine nichtlinearen Eigenschaften aufweisen.

Um diese strengen Anforderungen an die aktiven Spulen bestmöglich zu erfüllen, werden mehrere Topologien für hochgütige aktive Spulen in der vorliegenden Arbeit

untersucht und im folgenden näher erläutert. Alle untersuchten Schaltungstopologien für aktive Spulen lassen sich auf das Wirkprinzip einer Gyrationsschaltung zurückführen. Bei der Analyse der aktiven Spulen erfolgt häufig die Umrechnung der parasitären Elemente der Schaltung in die Komponenten des entsprechenden Parallelschwingkreises, da für die Implementierung das vorrangige Ziel ist, die korrekte Resonanzfrequenz mit dem gewünschten Impedanzniveau und entsprechender Güte zu erreichen. Eine vollständig frequenzunabhängige resistive Komponente ist zwar wünschenswert, jedoch nicht absolut notwendig.

In der vorliegenden Arbeit werden häufig komplementäre CMOS-Strukturen im Signalpfad verwendet. Diese Strukturen bieten Vorteile bezüglich Nichtlinearität und Stromverbrauch gegenüber nicht-komplementären Schaltungen. Damit für Schaltungen mit komplementären Strukturen wiederholte Untersuchungen dieser Art vermieden werden, erfolgt hier stellvertretend die Analyse am Beispiel einer Source-Stufe mit aktiver Last und einer komplementären Source-Stufe (Push-Pull-Stufe). Die Schaltbilder und die dazugehörigen Kleinsignalersatzschaltbilder (KSE) sind in Abbildung 4.10 dargestellt. Die Transistorkapazitäten werden im KSE vernachlässigt.

Unter der Voraussetzung, dass sich alle MOSFET im Sättigungsbereich befinden und unter Vernachlässigung der Kanallängenmodulation gilt allgemein [17, S. 183–185]

$$I_D = \frac{\beta}{2}(U_{GS} - U_{th})^2 \quad (4.14)$$

mit


$$\beta = \mu C_{ox}'' \frac{W}{L}. \quad (4.15)$$

Für die Source- und Push-Pull-Stufe wird  $\beta = \beta_1 = \beta_2$  und  $\frac{U_{DD}}{2} > U_{th} = U_{th,1} = -U_{th,2}$  angenommen.


Liegt an der Source-Stufe das Eingangssignal  $U_e(t) = \frac{U_{DD}}{2} + \hat{U} \sin(\omega t)$  an, ergibt sich

$$I_1(t) = \frac{\beta_1}{2}(U_e(t) - U_{th,1})^2 \quad (4.16a)$$


$$= \frac{\beta_1}{2} \left( \left( \frac{U_{DD}}{2} - U_{th,1} \right)^2 + \left( \frac{U_{DD}}{2} - U_{th,1} \right) 2\hat{U} \sin(\omega t) + \hat{U}^2 \sin^2(\omega t) \right). \quad (4.16b)$$




(a) Source-Stufe mit aktiver Last.



(b) KSE der Source-Stufe.



(c) Push-Pull-Stufe.



(d) KSE der Push-Pull-Stufe.

Abbildung 4.10: Schaltbilder einer Source- und Push-Pull-Stufe und KSE.

Daraus resultiert mit

$$I_2 = -\frac{\beta_2}{2} \left( -\frac{U_{DD}}{2} - U_{th,2} \right)^2 \quad (4.17a)$$

$$= -\frac{\beta_2}{2} \left( \frac{U_{DD}}{2} + U_{th,2} \right)^2 \quad (4.17b)$$

für den Ausgangsstrom

$$I_a(t) = \frac{\beta}{2} \left( (U_{DD} - 2U_{th}) \cdot \hat{U} \sin(\omega t) + \hat{U}^2 \sin^2(\omega t) \right), \quad (4.18)$$

solange  $\hat{U} \leq \frac{U_{DD}}{2} - U_{th}$  gilt. Aufgrund der quadratischen Übertragungsfunktion des

MOSFET entsteht in der Source-Stufe eine zusätzliche Signalkomponente bei  $2f$ , welche das nichtlineare Verhalten verdeutlicht. Für  $\hat{U} > \frac{U_{DD}}{2} - U_{th}$  wird zudem die Schwellenspannung nicht mehr zu allen Zeitpunkten erreicht, wodurch zeitweise keine Signalübertragung stattfindet und somit Verzerrungen auftreten.

Für die Berechnung des Ausgangsstromes der Push-Pull-Stufe in Abbildung 4.10(c) gilt Gleichung (4.16a) gleichermaßen. Mit

$$I_2(t) = -\frac{\beta_2}{2}(U_e(t) - U_{DD} - U_{th,2})^2 \quad (4.19a)$$

$$= -\frac{\beta_2}{2} \left( \left( -\frac{U_{DD}}{2} - U_{th,2} \right)^2 + \left( -\frac{U_{DD}}{2} - U_{th,2} \right) 2\hat{U} \sin(\omega t) + \hat{U}^2 \sin^2(\omega t) \right) \quad (4.19b)$$

resultiert somit

$$I_a(t) = \beta(U_{DD} - 2U_{th}) \cdot \hat{U} \sin(\omega t) \quad (4.20)$$

für  $\hat{U} \leq \frac{U_{DD}}{2} - U_{th}$ . Aus Gleichung (4.20) ist ersichtlich, dass sich die durch die quadratische Übertragungsfunktion entstehenden zusätzlichen Frequenzkomponenten in einer Push-Pull-Stufe im Idealfall mit perfektem Matching gegenseitig auslöschten. Nur die Nutzfrequenz liegt am Ausgang an. Die nichtlinearen Effekte sind somit bei einer Push-Pull-Stufe offensichtlich geringer als bei einer Source-Stufe. Ein anderer Vorteil zeigt sich bei der Überschreitung der Grenzen des Sättigungsbereichs. Anders als bei der Source-Stufe erfolgt für  $\hat{U} > \frac{U_{DD}}{2} - U_{th}$  keine komplette Unterbrechung der Signalübertragung, entweder die Schwellenspannung des PMOS oder des NMOS wird nicht erreicht. Die Übertragungsfunktion entspricht somit zu diesen Zeitpunkten einer Source-Stufe und damit Gleichung (4.18).

Im Rahmen der vorliegenden Arbeit wurde zudem eine Studienarbeit angefertigt, in der die Nichtlinearitätseigenschaften einer Push-Pull-Stufe mit separaten Arbeitspunkteinstellungen für PMOS und NMOS theoretisch untersucht und simulatorisch verifiziert wurde. Resultat dieser Analyse war, dass durch die unabhängige Einstellung der Arbeitspunkte für PMOS und NMOS in Push-Pull-Stufen der lineare Eingangsspannungsbereich durch die Kompensation vom auftretenden Expansions- und Kompressionseffekt maximiert werden kann [42, S. 23–30].

Die höhere Signalverstärkung einer Push-Pull-Stufe lässt sich einfach anhand der KSE in Abbildung 4.10(b) und 4.10(d) ableiten. Daraus folgt mit  $g_m = g_{m1} = g_{m2}$  und  $r_{DS} = r_{DS1} = r_{DS2}$  für die Source-Stufe

$$g_V = -g_m r_{DS} \quad (4.21)$$


und

$$g_V = -2g_m r_{DS} \quad (4.22)$$

für die Push-Pull-Stufe. Durch die Verwendung beider MOSFET zur Signalübertragung verdoppelt sich effektiv die Transkonduktanz gegenüber der Source-Stufe bei gleichem Arbeitspunktstrom.

### Entwurf mit Kreuzkopplung und Source-Degeneration

Diese aktive Spule verwendet gekreuzgekoppelte Transistorpaare zum Erzeugen der Induktivität und zur Kompensation des parasitären resistiven Anteils. Die Prinzipschaltung basiert auf [43] und ist in Abbildung 4.11 zusammen mit dem entsprechenden *single-ended* Kleinsignalersatzschaltbild dargestellt.



(a) Kreuzgekoppelte aktive Spule. (b) *Single-ended* KSE der aktiven Spule.

Abbildung 4.11: Prinzipschaltbild und KSE der aktiven Spule mit Kreuzkopplung.

Bei den MOSFET  $M_3$  handelt es sich lediglich um Stromquellen, deren Ausgangswiderstände ohne negative Auswirkung auf die Funktionalität der aktiven Spule sehr hoch ausgelegt werden können. Somit werden die Drain-Source-Widerstände von  $M_3$  unter der Annahme von  $r_{DS3} \rightarrow \infty$  in erster Näherung vernachlässigt. Die Kreuzkopplung bestehend aus  $M_2$  fungiert als eigentlicher Gyrator der Schaltung und zusammen mit der Lastkapazität  $C_S$  bildet sich am Eingang induktives Verhalten aus. Durch die vorhandenen Drain-Source-Widerstände wird der Gyrator jedoch nicht ideal nur kapazitiv sondern auch resistiv belastet. Durch die Implementierung eines weiteren gekreuzgekoppelten Transistorpaares  $M_1$  kann dieser parasitäre Effekt aber ausgeglichen werden. Aus Abbildung 4.11(b) ergibt sich

$$\underline{Y}_e(s) = (g_{DS2} - g_{m2}) \cdot \frac{-g_{m1} + g_{DS1} + sC_S}{g_{m2} - g_{m1} + g_{DS1} + g_{DS2} + sC_S} \quad (4.23)$$



für die Eingangsadmittanz. Daraus folgt

$$\operatorname{Im}(\underline{Y}_e(j\omega)) = (g_{\text{DS2}} - g_{\text{m2}}) \cdot \frac{\omega C_{\text{S}}(g_{\text{m2}} + g_{\text{DS2}})}{(g_{\text{m2}} - g_{\text{m1}} + g_{\text{DS1}} + g_{\text{DS2}})^2 + \omega^2 C_{\text{S}}^2}. \quad (4.24)$$

Mit Gleichung (4.24) wird die Ableitung einer Dimensionierungsvorschrift für die Schaltung möglich. Damit sich der Imaginärteil der Eingangsimpedanz induktiv verhält, muss

$$g_{\text{m2}} - g_{\text{m1}} + g_{\text{DS1}} + g_{\text{DS2}} = 0 \quad (4.25)$$

gelten. Dann vereinfacht sich Gleichung (4.24) zu

$$\operatorname{Im}(\underline{Y}_e(j\omega)) = \frac{g_{\text{DS2}}^2 - g_{\text{m2}}^2}{\omega C_{\text{S}}} \quad (4.26)$$

und es gilt

$$L_e = \frac{C_{\text{S}}}{g_{\text{m2}}^2 - g_{\text{DS2}}^2} \quad (4.27)$$

bzw.

$$L_e = \frac{C_{\text{S}}}{g_{\text{m2}}^2} \quad (4.28)$$

für  $g_{\text{m2}} \gg g_{\text{DS2}}$ . Der Induktivitätswert kann durch die Implementierung einer abstimmbaren Kapazität  $C_{\text{S}}$  individuell festgelegt werden.

Um dieses aktive Spulenprinzip in einer realen Anwendung zu nutzen, werden einige Modifikationen vorgenommen, die die Abhängigkeit von Prozessschwankungen verringert und die Leistungsfähigkeit erhöht. Die finale Schaltung ist in Abbildung 4.12 dargestellt. Aufgrund des begrenzten Versorgungsspannungsbereich werden die Gleichspannungsanteile der Gate- und Drainpotentiale voneinander entkoppelt und nur mittels AC-Kopplung verbunden. Die Arbeitspunkteinstellung erfolgt über einen geregeltem Stromspiegel und die Gleichtaktregelung. Diese Vorgehensweise bietet die Vorteile, dass sowohl die Arbeitspunktströme und damit das  $g_{\text{m}}$  der Transistoren als auch die Gleichtaktausgangsspannungen unabhängig von Prozessschwankungen eingestellt werden können. Die Nachteile bestehen im erhöhten Flächenverbrauch durch die zusätzlichen Kapazitäten sowie in der nun durch die AC-Kopplungen eingeführten unteren Grenzfrequenz für die Funktionsbandbreite der aktiven Spule.

In Abbildung 4.12 existiert zudem ein zusätzlicher kreuzgekoppelter Signalpfad von  $U_{\text{Sp}}$  und  $U_{\text{Sn}}$  zu den Gatepotentialen von  $M_3$ . Die Verwendung von  $M_3$  im Signalpfad ist vorteilhaft, weil im Vergleich zur Schaltung in Abbildung 4.11 dessen Transkonduktanz nun ebenfalls im Gyrator für die Erzeugung der Induktivität genutzt wird und zwar ohne den Stromverbrauch zu vergrößern. Zudem wird mit dieser Modifikation eine komplementäre Topologie realisiert, wodurch sich die Nicht-




Abbildung 4.12: Schaltkreisimplementierung der aktiven Spule mit Kreuzkopplung.

linearität der Schaltung verringert. Für die Schaltung in Abbildung 4.12 ergibt sich für die Eingangsadmittanz mit der Annahme von idealen AC-Kopplungen

$$\underline{Y}_e(s) = g_{DS2} + g_{DS3} - g_{m2} + \frac{(g_{m2} - g_{DS2}) \cdot (g_{m2} + g_{m3} + g_{DS2})}{g_{m2} - g_{m1} + g_{DS1} + g_{DS2} + sC_S}. \quad (4.29)$$

Nach der Berechnung des Imaginärteils und Einsetzen von Gleichung (4.25) resultiert dann

$$L_e = \frac{C_S}{(g_{m2} - g_{DS2}) \cdot (g_{m2} + g_{m3} + g_{DS2})} \quad (4.30)$$

und schließlich

$$L_e = \frac{C_S}{2g_{m2}^2} \quad (4.31)$$

für  $g_{m2} = g_{m3} \gg g_{DS2}$ . Die Verwendung von  $M_3$  im Signalpfad führt somit näherungsweise zu einer Halbierung der erzeugten Induktivität. Erwähnenswert ist hierbei noch, dass durch  $g_{m3}$  in Gleichung (4.30) ein zusätzlicher Freiheitsgrad besteht, da Gleichung (4.25) nur die Verhältnisse zwischen  $M_1$  und  $M_2$  festlegt.

Während der Dimensionierung muss neben der Induktivität auch auf den parasitären Parallelwiderstand  $R_P$  geachtet werden. Aus Gleichung (4.29) und (4.25)

folgt

$$\operatorname{Re}(\underline{Y}_e(s)) = \frac{1}{R_P} = g_{DS2} + g_{DS3} - g_{m2}. \quad (4.32)$$

Für eine ideale Spule gilt  $R_P \rightarrow \infty$ . In der vorliegenden Arbeit werden Resonatoren mit  $Q = 50$  entworfen, d.h. es muss lediglich sichergestellt werden, dass im Bereich des Signalbandes  $R_P$  der aktiven Spule mindestens einige  $k\Omega$  beträgt.

Bei der Implementierung der AC-Kopplungen muss auf die Dimensionierung der Koppelkapazitäten und Biaswiderstände geachtet werden, damit es nicht zum unerwünschten Oszillieren des Resonators unterhalb der Resonanzfrequenz wegen eines unerwartet auftretenden negativen Realteil der Eingangsimpedanz im Zusammenspiel mit der Gleichtaktregelung kommt. Zur Sicherstellung eines durchweg positiven Realteils und damit unbedingter Stabilität wird die Grenzfrequenz  $f_{gr,1}$  der AC-Kopplung für die Kreuzkopplung von  $M_1$  um rund eine Dekade größer als  $f_{gr,2}$  und  $f_{gr,3}$  gewählt und damit die alleinige Wirkung der unteren Kreuzkopplung als negativer Widerstand in dieser Topologie vermieden.

$$f_{gr,1} = \frac{1}{2\pi R_1 C_1} = 4,35 \text{ MHz} \quad (4.33a)$$

$$f_{gr,2} = \frac{1}{2\pi R_2 C_2} = 501 \text{ kHz} \quad (4.33b)$$

$$f_{gr,3} = \frac{1}{2\pi R_3 C_3} = 376 \text{ kHz} \quad (4.33c)$$

Für das genaue Abstimmen des parasitären Serienwiderstandes wurden außerdem die schaltbaren Transistoren  $M_{1A}$  und  $M_{1B}$  implementiert. Durch Hinzuschalten von  $M_{1A}$  wird die Stromaufnahme von  $M_1$  und somit die Transkonduktanz der Kreuzkopplung reduziert, das kombinierte  $r_{DS}$  von  $M_1$  und  $M_{1A}$  bleibt jedoch konstant. Somit verändert die Einstellung des Transistorfeldes  $M_{1A}$  nur  $g_{m1}$ .

Abbildung 4.13(a) zeigt die simulierte Induktivität. Die aktive Spule wird ausschließlich in hochgütigen Resonatoren innerhalb des SDM verwendet, weswegen alle sonstigen relevanten Eigenschaften der aktiven Spule innerhalb eines Parallelschwingkreises mit idealem Kondensator und Widerstand untersucht werden. Die Übertragungsfunktion des Resonators ist in Abbildung 4.13(b) dargestellt. Damit der Flächenverbrauch und parasitäre Kapazitäten möglichst klein bleiben, erfolgte die Dimensionierung der AC-Kopplungen so klein wie möglich. Deren Einfluss auf die Induktivität wird durch den starken Anstieg hin zu kleineren Frequenzen deutlich. Im Bereich des Signalbandes aber ist die Induktivität näherungsweise konstant.

Die Kennwerte können in Tabelle 4.6 eingesehen werden. Die Simulationsergebnisse für dieselbe Schaltungstopologie ohne Nutzung von  $M_3$  im Signalpfad wurden mit aufgelistet, um einen quantitativen Vergleich zwischen beiden Ausführungen zu

ermöglichen. Die Kennwerte bestätigen die Vorteile der Verwendung von komplementären Strukturen für die Signalübertragung. Während mit beiden Implementierungen ähnliche Einstellungen bezüglich Induktivität und Güte möglich sind, erzielt die komplementäre Struktur mehr als doppelt so hohe 1 dB-Kompressionspunkte bei gleichem statischen Stromverbrauch. Allerdings ist das erreichte  $I_{e,1\text{ dB}}$  mit  $22,5\ \mu\text{A}$  noch weit von den angestrebten  $\hat{I}_{\text{Sig}} = 100\ \mu\text{A}$  entfernt.




Abbildung 4.13: Simulierte Induktivität der aktiven Spule aus Abbildung 4.12 und simulierte Übertragungsfunktion eines Resonators bestehend aus der aktiven Spule, einem idealen Kondensator und einem idealen Widerstand zur Einstellung der Resonanzfrequenz und des Impedanzniveaus.

Tabelle 4.6: Simulationsergebnisse des Resonators für die aktive Spule mit Kreuzkopplung bei  $f_0$ .

Kennwert	Schaltung in Abb. 4.12	Schaltung in Abb. 4.12 mit $C_3 = 0$
$f_0$	750 MHz	750 MHz
$Q$	50,7	45,7
$L_{e,\text{diff}}$	8,9 nH	8,6 nH
$R_P$	2,2 kΩ	1,9 kΩ
$U_{\text{DD}}$	1,1 V	1,1 V
$I_{\text{DD}}$	2,4 mA	2,4 mA
$U_{e,1\text{ dB}}$	22,1 mV	7,5 mV
$I_{e,1\text{ dB}}$	22,5 μA	9,0 μA
$I_{\text{AI},1\text{ dB}}$	1,0 mA	0,37 mA
$i_{e,N,20\text{ MHz}}$	256 nA	254 nA

### Entwurf mit Source-Stufe und Drain-Stufe

Eine andere Möglichkeit zur Erzeugung einer hochgütigen aktive Spule ist die Verwendung der in [44] vorgestellten Schaltung, welche in Abbildung 4.14 zusammen mit dessen KSE dargestellt ist. Für das KSE gilt die Annahme, dass als Stromquellen agierende MOSFET einen idealen Ausgangswiderstand aufweisen. Die Transistoren  $M_1$  und  $M_2$  bilden die positive Transkonduktanzstufe des Gyrtors, während  $M_3$  die negative Rückkopplung etabliert. Aus dem KSE ergibt sich für die Eingangsadmittanz

$$\underline{Y}_e(s) = g_{DS3} + \frac{g_{m1}g_{m3}(g_{m2} + g_{DS2})}{g_{DS2}(g_{m1} + g_{DS1}) + s(C_1g_{DS2} + C_2(g_{m1} + g_{m2} + g_{DS1} + g_{DS2})) + s^2C_1C_2}. \quad (4.34)$$

Durch Umstellen wird die Zuordnung von Teilausdrücken zur Induktivität und zum parasitären Serienwiderstand möglich.

$$\underline{Y}_e(j\omega) = g_{DS3} + \frac{1}{\underbrace{\frac{g_{DS2}(g_{m1} + g_{DS1}) - \omega^2 C_1 C_2}{g_{m1}g_{m3}(g_{m2} + g_{DS2})}}_{R_S(\omega)} + \underbrace{\frac{j\omega(C_1g_{DS2} + C_2(g_{m1} + g_{m2} + g_{DS1} + g_{DS2}))}{g_{m1}g_{m3}(g_{m2} + g_{DS2})}}_{j\omega L_e}} \quad (4.35)$$

Nach Vereinfachung mit  $g_m \gg g_{DS}$  entsteht

$$L_e = \frac{g_{DS}C_1 + 2g_mC_2}{g_m^3}, \quad (4.36)$$

wobei  $C_1$  offensichtlich nur eine untergeordnete Rolle für den resultierenden Induktivitätswert spielt. Die Induktivität hängt hauptsächlich von  $C_2$  und den Transkonduktanzen ab.

Um nun mit dieser Topologie Resonatoren mit hoher Güte zu realisieren, muss  $|R_S|$  minimiert werden. Tatsächlich handelt es sich bei  $R_S$  aufgrund der frequenzabhängigen Komponente nicht um einen Widerstand, entscheidend ist für die Anwendung jedoch nur, dass dieser parasitäre Anteil im Nutzfrequenzbereich nahe null gehalten wird. Tatsächlich stellt sich die Abhängigkeit von  $R_S$  von  $C_1$  als vorteilhaft heraus, da damit eine einfache und separate Möglichkeit für die Einstellung der Güte der aktiven Spulen gegeben ist, bei der sich die Induktivität selbst nur geringfügig ändert.

Für den finalen Entwurf erfolgt die Ersetzung der Source-Stufe mit einer Push-Pull-Stufe. Dadurch verbessert sich die Nichtlinearität und der Stromverbrauch. Damit der Arbeitspunkt nicht vom Prozess abhängt und für dessen Optimierung, werden die Arbeitspunktströme wieder geregelt. Abbildung 4.15 zeigt den finalen differentiellen Entwurf der aktiven Spule. Auch bei dieser Topologie muss zusätz-




Abbildung 4.14: *Single-ended* Schaltung und KSE einer aktiven Spule mit Source- und Drain-Stufe.




Abbildung 4.15: Schaltkreisimplementierung der aktiven Spule mit Push-Pull- und Drain-Stufe.

liches Augenmerk auf die Dimensionierung der AC-Kopplungen zur Vermeidung von negativen  $\text{Re}(Y_e(j\omega))$  gelegt werden.

Abbildung 4.16 zeigt die simulierte Induktivität der aktiven Spule sowie die Übertragungsfunktion bei Verwendung in einem Parallelschwingkreis. Die entworfene Schaltung wirkt nur in einem begrenzten Bereich als Induktivität, nach unten hin ist der Arbeitsbereich durch die AC-Kopplungen begrenzt und nach oben hin durch die Eigenresonanzfrequenz.

Ein Vergleich der Kennwerte dieser aktiven Spule in Tabelle 4.7 mit dem kreuzgekoppelten Entwurf in Tabelle 4.6 zeigt eine deutlich geringere Nichtlinearität, jedoch wird dies mit einem wesentlich höheren Stromverbrauch erkauft. Mit diesem Schaltkreis ist die Implementierung eines hochgütigen Parallelschwingkreises möglich, aber die Nichtlinearitätseigenschaften und der Stromverbrauch dieses Entwurfs sind nicht zufriedenstellend.




Abbildung 4.16: Simulierte Induktivität der aktiven Spule aus Abbildung 4.15 und simulierte Übertragungsfunktion eines Resonators bestehend aus der aktiven Spule, einem idealen Kondensator und einem idealen Widerstand zur Einstellung der Resonanzfrequenz und des Impedanzniveaus.

Tabelle 4.7: Simulationsergebnisse des Resonators mit aktiver Spule aus Abbildung 4.15 bei  $f_0$ .

Kennwert	Schaltung in Abb. 4.15
$f_0$	750 MHz
$Q$	49,0
$L_{e,diff}$	10,7 nH
$R_P$	2,2 kΩ
$U_{DD}$	1,1 V
$I_{DD}$	4,9 mA
$U_{e,1dB}$	44,7 mV
$I_{e,1dB}$	45,0 μA
$I_{AI,1dB}$	1,81 mA
$i_{e,N,20MHz}$	508 nA

### Komplementärer Entwurf

Um eine bessere Nichtlinearität zu erreichen ohne den statischen Stromverbrauch zu erhöhen, ist eine vollständig komplementäre Topologie notwendig. Das ermöglicht den AB-Betrieb und damit einen geringeren Leistungsverbrauch. Abbildung 4.17 zeigt das grundlegende Schaltprinzip und das KSE zur Berechnung der aktiven Spule. Die Topologie wurde in [45] vorgeschlagen. Die Realisierung des Gyratorvorwärtspfades erfolgt mittels einer gefalteten, kaskadierten und komplementären Gate-Stufe. Für den Rückkoppelpfad wird wie bei der vorherigen Implementierung




Abbildung 4.17: *Single-ended* Schaltung und KSE einer aktiven Spule basierend auf einer komplementären Source- und Gate-Stufe.

eine Push-Pull-Stufe verwendet, sodass die Umwandlung der Kapazität am Eingang der Push-Pull-Stufe in eine Induktivität am Eingang des Gyrtors stattfindet. Für die theoretische Berechnung der Eingangsimpedanz ist zusätzlich die parasitäre Kapazität  $C_1$  innerhalb der gefalteten Gate-Stufe zu berücksichtigen, sonst ist eine adäquate Nachbildung der simulierten Schaltung nicht möglich. Die komplementären Signalpfade wurden im KSE zur Vereinfachung der Analyse zusammengefasst, wobei die dargestellten Transkonduktanzen, Ausgangswiderstände und Kapazitäten den kombinierten Werten der jeweiligen komplementären Stufe entsprechen. Aus Abbildung 4.17(b) folgt

$$\underline{Y}_e(s) = g_{m1} + g_{DS1} + g_{DS3} + \frac{(g_{m1} + g_{DS1})(g_{m3}(g_{m2} + g_{DS2}) - g_{DS1}(g_{DS2} + sC_2))}{g_{DS1}g_{DS2} + sC_1g_{DS1} + sC_2(g_{m2} + g_{DS1} + g_{DS2} + sC_1)} \quad (4.37)$$

und mit  $g_{m1}, g_{m2}, g_{m3} \gg g_{DS1}, g_{DS2}, g_{DS3}$  resultiert

$$\underline{Y}_e(s) = g_{m1} + \frac{g_{m1}g_{m2}g_{m3} - g_{m1}g_{DS1}(g_{DS2} + sC_2)}{g_{DS1}g_{DS2} + sC_1g_{DS1} + sC_2g_{m2} + s^2C_1C_2}. \quad (4.38)$$

Aus Gleichung (4.38) lässt sich keine frequenzunabhängige Induktivität für einen Parallelschwingkreis berechnen, weswegen anschließend an die Erläuterung der finalen Implementierung ein qualitativer Vergleich des theoretischen Frequenzverhaltens mit der Schaltungssimulation zur Verifikation des Kleinsignalmodells erfolgt.

Eine geeignete Dimensionierung der MOSFET führt zu einer näherungsweise konstanten Induktivität mit einem variierenden Parallelwiderstand im gewünschten Frequenzbereich. Durch die parasitäre Kapazität  $C_1$  der kaskadierten Gate-Stufe






Abbildung 4.18: Schaltkreisimplementierung der aktiven Spule mit Push-Pull- und gefalteter, kaskadierten und komplementären Gate-Stufe.

kommt es im Realteil der Eingangsimpedanz zu einem Resonanzverhalten, wodurch hohe Güten in diesem Frequenzbereich erreichbar sind.

Wie auch schon bei den vorherigen Topologien geschehen, wird der Einsatz von Arbeitspunktregelschleifen zur Verringerung der Prozessabhängigkeit in der endgültigen Implementierung vorgenommen. Die komplette differentielle Realisierung mit Gleichtaktregelung ist in Abbildung 4.18 dargestellt. Die Kapazitäten  $C_1$ ,  $C_{2n}$  und  $C_{2p}$  illustrieren die Summe der Leitungs- und Transistorkapazitäten an dem jeweiligen Knoten. Es handelt sich dabei nicht um tatsächlich implementierte Kondensatoren. Das reduziert zwar die Einstellmöglichkeiten, jedoch werden damit kleinere Induktivitätswerte durch geringere parasitäre Kapazitäten erreicht.

Die Dimensionierungsparameter der Schaltung sind in Tabelle 4.8 aufgelistet. Bis auf die MOSFET  $M_{1n}$  und  $M_{1p}$  wurden die anderen Transistoren mit größerer

Tabelle 4.8: Dimensionierungsparameter der Schaltung in Abbildung 4.18.

MOSFET	$W / \mu\text{m}$	$L / \text{nm}$	Komponente	Wert
$M_{1An}$	16	300	$C_{AC}$	1,0 pF
$M_{1Hn}$	16	300	$C_{C1}$	80 fF
$M_{1Bn}$	160	300	$C_{C2}$	300 fF
$M_{1Hp}$	40	600	$R_{B2}$	52,8 k $\Omega$
$M_{1Bp}$	400	600	$R_{B3}$	52,8 k $\Omega$
$M_{1n}$	1..63	30	$R_{B3n}$	88,0 k $\Omega$
$M_{1p}$	0,8..50,4	30	$R_{B3p}$	44,0 k $\Omega$
$M_{2n}$	60	120		
$M_{2p}$	80	120		
$M_{3Bn}$	4	180		
$M_{3n}$	20	180		
$M_{3p}$	90	180		





Abbildung 4.19: Implementierung der schaltbaren MOSFET  $M_{1n}$  und  $M_{1p}$  aus Abbildung 4.18.


Gatelänge entworfen, weil ein ausreichend großer Ausgangswiderstand der Transistoren wichtig für das Erreichen der gewünschten Güte ist. Aus Gleichung (4.37) folgt leicht nachvollziehbar für  $M_{3n}$  und  $M_{3p}$ , dass ein geringeres  $g_{DS3}$  zu einem größeren Eingangswiderstand führt. Die Längen von  $M_{1n}$  und  $M_{1p}$  wurde vor allem so klein wie möglich gewählt, damit die Transistoren bei der begrenzten Spannungsversorgung in Kombination mit dem Body-Effekt im Sättigungsbereich arbeiten. Die Gate-Anschlüsse liegen dementsprechend an den Versorgungspotentialen für eine maximale Gate-Source-Spannung an. Der Body-Effekt lässt sich durch die Verwendung von zusätzlichen  $n$ - und  $p$ -Wannen für separate Substratpotentiale vermeiden, das erhöht jedoch den Flächenverbrauch und die Komplexität des Layouts, weswegen auf diese Möglichkeit verzichtet wird.

In Abbildung 4.18 existieren drei Strompfade zwischen Versorgungs- und Massepotential, von denen zwei geregelt werden. Der Pfad über  $M_{1n}$  und  $M_{1p}$  besitzt keine Regelung, weil der Operationsverstärker Ausgangspotentiale nahe der eigenen Spannungsversorgung nur unzureichend genau ausgeben kann. Die Trennung der Gleichstrompfade durch  $M_{1n}$ ,  $M_{1p}$ ,  $M_{3n}$  und  $M_{3p}$  durch eine AC-Kopplung ist leider nicht möglich, da es sich um einen niederohmigen Knoten handelt und somit Kapazitätswerte weit oberhalb integrierbarer Regionen erforderlich wären ( $C > 100$  nF), um die Funktionalität als aktive Spule beizubehalten. Das macht die in  $M_{1n}$ ,  $M_{1p}$ ,  $M_{2n}$  und  $M_{2p}$  fließenden Arbeitspunktströme abhängig von deren Weiten- und Längenverhältnisse zueinander. Nur die Summe ist durch  $M_{1Bn}$  und  $M_{1Bp}$  festgelegt. Die Eigenschaften von  $M_{1n}$  und  $M_{1p}$  hängen wegen des festgelegten  $U_{GS}$  stark vom Prozess ab, deswegen wurde deren Transistorweite schaltbar implementiert (siehe Abbildung 4.19), sodass mit einer initialen Kalibrierung die gewünschten Eigenschaften der aktiven Spule mit Sicherheit erreicht werden können. Die Induktivität und Güte sind über die Arbeitspunktströme  $I_{B1}$ ,  $I_{B2}$  und  $M_{1n}$  und  $M_{1p}$  konfigurierbar, jedoch existiert leider keine voneinander unabhängige



(a) Induktivität der aktiven Spule.

(b) Parallelwiderstand des Resonators.



(c) Übertragungsfunktion des Resonators.

Abbildung 4.20: Simulierte und aus Gl. 4.37 berechnete Induktivität der aktiven Spule aus Abbildung 4.15 sowie Parallelwiderstand und Übertragungsfunktion eines Resonators bestehend aus der aktiven Spule, einem idealen Kondensator und einem idealen Widerstand zur Einstellung der Resonanzfrequenz und des Impedanzniveaus.

Einstellmöglichkeit für  $L$  und  $Q$ . Diese Einschränkungen werden aber mit Blick auf die bessere Stromaufnahme und Nichtlinearität in Kauf genommen.

Der Vergleich von Simulation und Theorie kann in Abbildung 4.20 eingesehen werden. Für die theoretische Berechnung mit Gleichung (4.37) wurden die simulierten Transistorparameter und Kapazitäten der Schaltung verwendet. Die Resultate aus beiden Untersuchungen zeigen ein qualitativ gleiches Verhalten. Die Induktivität ist im Bereich um die Signalfrequenz konstant und  $R_P$  weist einen Resonanzpunkt auf, wodurch die hohe Güten des Resonators möglich werden. Allerdings zeigt Abbildung 4.20(a) auch, dass die aktive Spule aufgrund der parasitären Kapazität  $C_1$  in Verbindung mit  $C_2$  und den endlichen Transistorausgangswiderständen eine Eigenresonanz im GHz-Bereich aufweist.

Tabelle 4.9: Simulationsergebnisse aller vorgestellten aktiven Spulen innerhalb eines Parallelschwingkreises bei  $f_0$  einschließlich der Simulation mit extrahiertem Layout des Resonators mit dem komplementären Entwurf in Abb. 4.18.

Kennwert	Entwurf mit Kreuzk. und Source-Deg.	Entwurf mit Source- und Drain-Stufe	Komplementärer Entwurf	Kompl. Entwurf extrahiert
$f_0$	750 MHz	750 MHz	750 MHz	750,5 MHz
$Q$	49,0	50,7	50,8	49,7
$L_{e,diff}$	8,9 nH	10,7 nH	8,9 nH	–
$R_P$	2,2 k $\Omega$	2,2 k $\Omega$	2,1 k $\Omega$	2,3 k $\Omega$
$U_{DD}$	1,1 V	1,1 V	1,1 V	1,1 V
$I_{DD}$	2,4 mA	4,9 mA	2,7 mA	2,7 mA
$U_{e,1 dB}$	22,1 mV	44,7 mV	75,5 mV	62,9 mV
$I_{e,1 dB}$	22,5 $\mu$ A	45,0 $\mu$ A	79,4 $\mu$ A	63,1 $\mu$ A
$I_{AI,1 dB}$	1,0 mA	1,81 mA	3,56 mA	–
$i_{e,N,20 MHz}$	256 nA	508 nA	490 nA	443 nA

In Tabelle 4.9 sind die Kennwerte aller hier vorgestellten aktiven Spulen gegenübergestellt. Der Hauptvorteil des vollständig komplementären Entwurfs zeigt sich in den erreichten Nichtlinearitätseigenschaften für den angestrebten Stromverbrauch. Dieser Entwurf erreicht annähernd die hohen Anforderungen an die Resonatoren für den BPSDM und wird deshalb für die Filterrealisierung verwendet. Die letzte Spalte listet außerdem die Simulationsergebnisse für das vollständig extrahierte Layout für den eingestellten zweiten Resonator des SDM einschließlich der Abstimmkomponenten  $R_2$  und  $C_2$ , die in Abschnitt 4.2.6 beschrieben sind. Abbildung 4.21 zeigt außerdem die Abhängigkeit der Induktivität und des Parallelwiderstands von den Arbeitspunktströmen  $I_{B1}$  und  $I_{B2}$  und der Gateweite von  $M_{1p}$  und  $M_{1n}$ .

Eine weitere Angelegenheit, die beim Entwurf nicht außer Acht gelassen werden darf, ist die Stabilität der zwei Gleichaktregelschleifen. Bei genauerer Betrachtung fällt auf, dass sich beide Regelschleifen auf die Eingangspotentiale auswirken. Die Gleichaktregelung für  $M_{2n}$  beeinflusst über  $M_{1p}$  auch den Eingang  $U_{e,p}$  und  $U_{e,n}$ , was zu Instabilitäten führen kann.

Um die negativen Auswirkungen der Regelschleifen zueinander zu kompensieren, sind konventionelle Millerkapazitäten in den jeweiligen Schleifen ineffektiv, stattdessen schafft das Einfügen einer Kompensationskapazität  $C_{C2}$  zwischen den beiden Regelschleifen Abhilfe. Abbildung 4.22 zeigt den Effekt auf das Stabilitätsverhalten. Durch die Implementierung von  $C_{C2}$  weisen beide Regelschleifen einen Phasenrand  $\varphi_m > 60^\circ$  auf, womit die Stabilität der Schaltung sichergestellt ist.




Abbildung 4.21: Simulierte Abhängigkeit der Induktivität und des Parallelwiderstands der aktiven Spule von den Arbeitspunktströmen und der über 6 Bit einstellbaren Gateweite von  $M_{1p}$  und  $M_{1n}$  bei  $f = 750$  MHz. Die Änderung um ein Bit entspricht einer Gateweitenänderung um  $1 \mu m$  für  $M_{1n}$  und  $0,8 \mu m$  für  $M_{1p}$ , siehe Tabelle 4.8.




Abbildung 4.22: Simuliertes Stabilitätsverhalten der Gleichtaktregelungen der aktiven Spule in Abbildung 4.18.

### 4.2.3 Transkonduktanzverstärker

Eine wichtige Komponente für die Realisierung des Bandpassfilter stellen die Transkonduktanzverstärker zwischen den Resonatoren dar. Diese müssen neben der geforderten Verstärkung für das SDM-System auch einen hohen differentiellen Ausgangswiderstand und eine hohe Rückwärtsisolation  $G_R$  aufweisen, damit die Güte der Resonatoren nicht degradiert wird. Hinzu kommt eine ausreichend geringe Nichtlinearität und Gleichtaktverstärkung. Mit Blick auf die benötigten Eigenschaften wird als Ausgangspunkt für den Verstärker die Nauta-Struktur verwendet [46]. Diese in Abbildung 4.23(a) dargestellte Topologie verwendet drei nacheinander geschaltete Inverterstufen, die erste Stufe legt die Transkonduktanz des Verstärkers fest und mit der zweiten als Diode verschalteten Stufe in Kombination mit der gekreuzgekoppelten dritten Stufe ergibt sich der Ausgangswiderstand für den




Abbildung 4.23: Nauta-Transkonduktanzverstärker.

differentiellen und den Gleichtaktfall. Aus den KSE resultiert

$$r_{a,\text{diff}} = \frac{1}{g_{m2} - g_{m3} + g_{\text{DS1}} + g_{\text{DS2}} + g_{\text{DS3}}} \quad (4.39)$$

und

$$r_{a,\text{cm}} = \frac{1}{g_{m2} + g_{m3} + g_{\text{DS1}} + g_{\text{DS2}} + g_{\text{DS3}}} \quad (4.40)$$

für die Ausgangswiderstände. Die Nauta-Struktur ermöglicht also einen idealen differentiellen Ausgangswiderstand, wenn eine Dimensionierung von  $g_{m3}$  dermaßen erfolgt, sodass  $g_{m2}$  und die Ausgangswiderstände aller Inverter genau kompensiert werden. Unerwünschte Gleichtaktsignale sollen nicht weiter verstärkt werden, somit führt

$$G_{V,\text{cm}} = \frac{g_{m1}}{g_{m2} + g_{m3} + g_{\text{DS1}} + g_{\text{DS2}} + g_{\text{DS3}}} < 1 \quad (4.41)$$

zu der Dimensionierungsvorschrift

$$g_{m1} < g_{m2} + g_{m3} + g_{\text{DS1}} + g_{\text{DS2}} + g_{\text{DS3}}. \quad (4.42)$$

Um nun für einen Transkonduktanzverstärker mit  $G_T = g_{m1}$  die Eigenschaften eines sehr großen Ausgangswiderstands und einer kleinen Gleichtaktverstärkung mit möglichst geringem zusätzlichem Leistungsverbrauch (also minimalem  $g_{m2}$  und  $g_{m3}$ ) zu erzielen, muss  $g_{m2} \approx \frac{1}{2}g_{m1}$  und  $g_{m3} \gtrsim g_{m2}$  bei der Dimensionierung angestrebt werden.

Auch für diesen Schaltblock erfolgt die in Abbildung 4.24 dargestellte finale Implementierung mit Arbeitspunktregelschleifen. Die Arbeitspunktströme sind veränderlich, sodass  $G_T$  und  $r_{a,diff}$  eingestellt werden kann. Zur Vermeidung unnötiger Einstellparameter wurden die Regelschleifen vom ersten und zweiten Inverter kombiniert und deren  $\frac{g_{m2}}{g_{m1}}$ -Verhältnis mittels Weitenverhältnis auf  $\frac{1}{2}$  für  $G_{V,cm} < 1$  festgelegt. Die Regelungen erfolgen über Dummy-Pfade, weil die Ausgangspotentiale bereits über die Gleichtaktregelung der aktiven Lastspule eingestellt werden und die direkte Interaktion der Regelschleifen zu Instabilitäten führen kann.




Abbildung 4.24: Schaltkreisimplementierung des Nauta-Transkonduktanzverstärkers.

Der SDM-Entwurf erfordert zwei unterschiedliche Transkonduktanzen. Diese können zwar mit dergleichen Implementierung erreicht werden, jedoch leiden darunter die Nichtlinearitätseigenschaften, denn diese hängen vom eingestellten Arbeitspunkt ab. Aus diesem Grund wurde die in Abbildung 4.24 gezeigte Topologie für den zwei-



Tabelle 4.10: Dimensionierungsgrößen für beide Implementierungen des Nauta-Verstärkers in Abbildung 4.24.

MOSFET	$W_1 / \mu\text{m}$	$W_2 / \mu\text{m}$	$L / \text{nm}$	Komponente	Wert
$M_{1B}$	2	1,5	30	$C_{AC1}$	0,4 pF
$M_{1Bn}$	0,5	0,5	30	$C_{AC2}$	1,0 pF
$M_{1Bp}$	1,25	1,25	30	$C_{AC3}$	0,5 pF
$M_{1n}$	4	8	30	$C_C$	80 fF
$M_{1p}$	10	20	30	$R_{B1}$	8,8 k $\Omega$
$M_{2n}$	2	4	30	$R_{B2}$	26,4 k $\Omega$
$M_{2p}$	5	10	30	$R_{B3}$	52,8 k $\Omega$
$M_{3B}$	2	2	30		
$M_{3Bn}$	0,5	0,5	30		
$M_{3Bp}$	1,25	1,25	30		
$M_{3n}$	4	8	30		
$M_{3p}$	10	20	30		

ten Verstärker mit größeren Transistorweiten implementiert. Die Dimensionierung der einzelnen Komponenten ist in Tabelle 4.10 aufgeführt.

Ein Nachteil dieser Implementierung ist die relative große Ausgangskapazität verglichen zu der Transkonduktanz der Schaltung, da diese Struktur drei Inverterstufen am Ausgang der Schaltung verwendet, von der jedoch nur die Transkonduktanz einer Stufe zur Übertragung des Differenzsignals genutzt wird. Dieser Nachteil spielt für die Anwendung im BPSDM jedoch nur eine untergeordnete Rolle, weil die Last des Verstärkers ein Resonator ist. Die Ausgangskapazität wird also einfach durch die Anpassung des Kondensators im Parallelschwingkreis kompensiert. Die Ergebnisse in Tabelle 4.11 entstanden dementsprechend durch Simulation mit differentieller

Tabelle 4.11: Simulationsergebnisse der Transkonduktanzverstärker mit Resonatorlast.

Kennwert	Abb. 4.24 mit $W_1$	Abb. 4.24 mit $W_2$
$f_0$	750 MHz	750 MHz
$G_{T,diff}$	2,51 mS	6,51 mS
$r_{a,diff}$	51 k $\Omega$	43 k $\Omega$
$C_{a,diff}$	119 fF	171 fF
$U_{DD}$	1,1 V	1,1 V
$I_{DD}$	1,1 mA	3,3 mA
$G_R$	23,7 dB	21,1 dB
$U_{a,1 dB}$	195 mV	150 mV




Abbildung 4.25: Simulierte Verstärkung und Rückwärtsisolation des Transkonduktanzverstärkers.




Abbildung 4.26: Simulierte Abhängigkeit der Transkonduktanz und des Ausgangswiderstands des Nauta-Verstärkers von den Arbeitspunktströmen bei  $f = 750$  MHz.

Resonatorlast. Abbildung 4.25 zeigt die Frequenzverläufe von  $G_{T,diff}$ ,  $G_{V,cm}$  und  $G_{R,diff}$  und Abbildung 4.26 die Abhängigkeit von den Arbeitspunktströmen  $I_{B1}$  und  $I_{B2}$ .

Zugunsten bestmöglicher nichtlinearer Eigenschaften wurde auf die Verwendung von Kaskoden in der Schaltung verzichtet. Die Inverterstufen besitzen jedoch nur eine sehr begrenzte Rückwärtsisolation, wodurch in Kombination mit hochgütigen Resonatoren mit Impedanzniveaus im  $k\Omega$ -Bereich deutlich unerwünschte Einflüsse am Eingang wahrnehmbar sind. Um diesen Effekt zu reduzieren und die anvisierte Filterfunktion des BPSDM erreichen zu können, wird deshalb ein zusätzlicher Spannungsfolger zur Verbesserung der Rückwärtsisolation vor jedem Transkon-

duktanzverstärker implementiert. Auf die Schaltung wird im folgenden Abschnitt kurz eingegangen.

#### 4.2.4 Spannungsfolger

Für eine höhere Rückwärtsisolation der Transkonduktanzverstärker wird vor jeder Stufe der in Abbildung 4.27 dargestellte Spannungsfolger implementiert [62]. Die Topologie basiert auf einer simplen Pseudodifferentiellen Push-Pull-Stufe mit Arbeitspunktregelung und Lastwiderstand für eine Spannungsverstärkung von  $G_V \approx 0$  dB. Dieser Block benötigt keinerlei Einstellmöglichkeiten, da auftretende Verstärkungsabweichungen über die Transkonduktanz der Nauta-Verstärker justiert werden können. Die Dimensionierung der Schaltung ist in Tabelle 4.12 gegeben. Wegen der pseudodifferentiellen Natur dieser Topologie ist die Implementierung einer Gleichtaktmasse am Lastwiderstand mittels Kondensator zur Reduzierung der Gleichtaktverstärkung auf ebenfalls  $G_{V,cm} \approx 0$  dB vonnöten. Annähernd ideale Masseverbindungen erfordern in diesem Frequenzbereich recht große Kapazitätswerte mit  $C > 10$  pF, jedoch spielt deren Güte nur eine untergeordnete Rolle, weswegen hierfür zur Platzersparnis MOS-Kapazitäten verwendet werden. MOS-Kapazitäten besitzen einen wesentlich höheren Kapazitätsbelag als Fingerkapazitäten.




Abbildung 4.27: Schaltkreisimplementierung des Spannungsfolgers.

Tabelle 4.12: Dimensionierungsparameter der Schaltung in Abbildung 4.18.

MOSFET	$W / \mu\text{m}$	$L / \text{nm}$	Komponente	Wert
$M_{1B}$	1	30	$C_{AC}$	0,4 pF
$M_{1n}$	3	30	$C_{CM}$	20 pF
$M_{1p}$	7,5	30	$C_C$	145 fF
			$R_L$	720 $\Omega$
			$R_{B1}$	8,8 k $\Omega$
			$R_{B2}$	5,1 k $\Omega$

Durch die Spannungsfolger erhöht sich die Rückwärtsisolation vom Spannungsfolgereingang bis zum Verstärkerausgang für beide Verstärkerstufen auf mehr als 60 dB. Der Stromverbrauch des SDM erhöht sich dafür um 150  $\mu\text{A}$  pro Spannungsfolger. Damit stimmt aber nun die implementierte Filterübertragungsfunktion annähernd mit dem idealen Filter überein, wie in Abbildung 4.28 leicht zu erkennen ist.




Abbildung 4.28: Simulation der Übertragungsfunktion des Schleifenfilters für den idealen Fall, mit implementierten Transkonduktanzverstärkern und aktiven Spulen und die Implementierung mit den zusätzlichen Spannungsfolgern.

#### 4.2.5 Spannungsverstärker

Der letzte zu entwerfende Verstärker für das Schleifenfilter ist der Spannungsverstärker nach dem dritten Resonator. Bei diesem Schaltblock kommt es darauf an, dass die Bandbreite des Verstärkers oberhalb der Abtastrate von  $f_s = 1 \text{ GHz}$  liegt und sich die Schaltung bis zum maximalen Spannungsaussteuerbereich des Quantisierers linear verhält. Mit der im SDM-Entwurf geforderten moderaten Verstärkung

von  $G_V = 6,97 = 16,9 \text{ dB}$  eignet sich für diese Anforderungen ein konventioneller einstufiger Differenzverstärker. Die in Abbildung 4.29 dargestellte verwendete Implementierung besteht aus einem Differenzpaar mit aktiver Last und differentielltem Ausgang. Die Gleichtaktregelung wird mit einem weiteren Differenzverstärker mit unsymmetrischen Ausgang hin zur aktiven Last realisiert. Der Abgriff der zu regelnden Gleichtaktspannung erfolgt über  $R_L$ . Aus Tabelle 4.13 kann entnommen werden, dass der Gleichtaktverstärker für einen effizienteren Entwurf bedeutend kleiner dimensioniert wurde, weil eine Gleichtaktunterdrückung  $> 0 \text{ dB}$  ausreichend für die Stabilität ist, wenn die vorherigen Blöcke diese Eigenschaft ebenfalls aufweisen. Diese Regelung benötigt die Pol-Nullstellen-Kompensation  $R_{C1}, C_{C1}$  zusätzlich zur üblichen Kompensationskapazität  $C_{C2}$  zum Erreichen eines Phasenrands  $\varphi_m > 60^\circ$ .




Abbildung 4.29: Schaltkreisimplementierung des Spannungsverstärkers.

Tabelle 4.13: Dimensionierungsparameter des Spannungsverstärkers in Abbildung 4.29.

MOSFET	$W / \mu\text{m}$	$L / \text{nm}$	Komponente	Wert
$M_{1A}$	1	200	$C_{C1}$	500 fF
$M_{1B}$	112	200	$C_{C2}$	300 fF
$M_{3B}$	6	200	$R_{C1}$	380 $\Omega$
$M_1$	128	60	$R_L$	186 $\Omega$ ..2,6 k $\Omega$
$M_2$	20	60	$R_{B1}$	35 k $\Omega$
$M_3$	32	60	$R_{B2}$	60 k $\Omega$
$M_4$	1,25	60		

Die Verstärkung kann ohne Änderung des Arbeitspunktstromes mittels des schaltbaren  $R_L$  eingestellt werden. Die Implementierung von  $R_L$  ist in Abbildung 4.30 gezeigt. Der Fokus beim Entwurf der Einstellschaltung liegt bei den Schaltern. Die Verwendung von Transferelementen mit ausreichendem  $\frac{W}{L}$ -Verhältnis ist aufgrund der anliegenden Arbeitspunktspannung  $U_{CM}$  zwingend, andernfalls wird die Nichtlinearität des Verstärkers negativ beeinflusst. Damit die Schrittweite zwischen den einzelnen Schaltzuständen unabhängig vom Prozess ist, wird ein Einheitswiderstand von  $R = 700 \Omega$  für die Realisierung der binärcodierten parallelen Widerstandspfade verwendet.




Abbildung 4.30: Schaltkreisimplementierung des schaltbaren Lastwiderstandes.

Aus den Simulationsergebnissen in Tabelle 4.14 geht hervor, dass die gewünschte Bandbreite knapp mit einem Stromverbrauch von  $I_{DD} = 2,5 \text{ mA}$  erreicht wird. Als Lastkapazität wurde die simulierte Eingangskapazität des Quantisierers mit  $C_L = 75 \text{ fF}$  verwendet. Mit  $R_L$  lässt sich  $G_{V,0}$  von 12,6 dB bis 18,1 dB einstellen.


Dieser Block kann nicht bedenkenlos im Schleifenfilter des SDM verwendet werden, da sich die Abtastfrequenz  $f_s$  noch recht nahe an der Grenzfrequenz des Verstärkers befindet. Bei Betrachtung der Übertragungsfunktion des Verstärkers in Abbildung 4.31 insbesondere des Phasenverlaufs stellt sich eine Phasenverzögerung von  $\varphi_{fs} = 37,8^\circ$  bei der Abtastfrequenz ein. Das übersetzt sich in eine signifikante zusätzliche Schleifenverzögerung innerhalb des SDM von  $105 \text{ ps} \approx 0,1T_s$ , welche

Tabelle 4.14: Simulationsergebnisse des Spannungsverstärkers.


Kennwert	Schaltung in Abb. 4.30
$f_{gr}$	1,35 GHz
GBP	10,0 GHz
$G_{V,0}$	17,4 dB
$G_{V,750\text{ MHz}}$	16,3 dB
$G_{V,CM,750\text{ MHz}}$	-2,4 dB
$U_{DD}$	1,1 V
$I_{DD}$	2,5 mA
$U_{a,1\text{ dB}}$	291 mV

zwingend beim Entwurf der Taktgenerierung für den SDM berücksichtigt werden muss, damit in der finalen Implementierung die Schleifenverzögerungen dem ursprünglichen Systemmodell entsprechen und der SDM stabil läuft.

Für die Verwendung dieser BPSDM-Topologie für höhere Trägerfrequenzen stellt dieser Block die größte Herausforderung dar, da dementsprechend ein sehr großes



(a) Betrag der Spannungsverstärkung.



(b) Phase der Spannungsverstärkung.

Abbildung 4.31: Simulierte Übertragungsfunktion des Spannungsverstärkers.

Verstärkungs-Bandbreite-Produkt (GBP) benötigt wird. Und es tritt trotzdem eine nicht vernachlässigbare Signalverzögerung auf, die den Entwurfsprozess der Taktgenerierung wesentlich komplexer gestaltet. Mehr Informationen dazu werden in Abschnitt 4.2.9 präsentiert.

### 4.2.6 Abstimmbarkeit des Filters

Für die Einstellung der Resonanzfrequenz und der Impedanzniveaus im Filter erfolgt noch die Implementierung von schaltbaren Kondensatormatrizen und Parallelwiderständen für jeden Resonator. Der finale Filterschaltkreis ist in Abbildung 4.32 dargestellt. Dabei werden die schaltbaren Kondensatoren *single-ended* implementiert, weil sie dadurch einerseits auch im Gleichtaktbetrieb wirken und die Gleichtaktverstärkung verringern und andererseits die Schalter mit voller Versorgungsspannung angeschaltet werden. Damit reduziert sich die Nichtlinearität sowie die Gütegradation des Kondensators durch den kleineren ON-Widerstand.





Abbildung 4.32: Schaltkreisimplementierung des Schleifenfilters mit allen Versorgungsanschlüssen. Die Ansteuerpfade für die schaltbaren Komponenten wurden zugunsten der Übersichtlichkeit weggelassen.


Beim Schalten des Widerstands spielt der ON-Widerstand nur eine untergeordnete Rolle, weil er einfach mit in den endgültigen Widerstandswert einbezogen werden kann. Auch die Anforderung an die Nichtlinearität ist sehr viel geringer, denn im Wirkanteil des Parallelschwingkreises fließen sehr viel geringere Stromamplituden als in den Blindanteilen.

Die tatsächliche Implementierung eines Parallelwiderstandes für jeden Resonator erfolgt hauptsächlich, damit eine einfache und unabhängige Feineinstellung der Güten möglich ist. Abbildung 4.33 zeigt die verwendeten Schaltkreise für die ersten beiden Resonatoren. Im schaltbaren Parallelwiderstand gibt es einen  $4\text{ k}\Omega$  Pfad, der zur Festlegung des Schaltbereichs für die restlichen binär gewichteten Pfade dient. Für Testzwecke kann dieser aber auch ausgeschaltet werden, sodass





(a) Schaltbarer Widerstand.



(b) Schaltbarer Kondensator.

Abbildung 4.33: Schaltkreisimplementierungen des Widerstands und der Kapazität für die ersten beiden Resonatoren.

das Impedanzniveau nur noch von der aktiven Spule und gegebenenfalls vom Transkonduktanzverstärker abhängt.

Durch die *single-ended*-Ausführung des schaltbaren Kondensators sind reine NMOS zum Schalten der Pfade ausreichend. Zur Vermeidung unerwarteter Effekte durch die freischwebenden Potentiale zwischen Kondensator und NMOS-Schalter im ausgeschalteten Fall wurde zusätzlich ein PMOS-Schalter zum Kurzschließen und Entladen der Kondensatoren in jeden der Pfade eingebaut. Der nominale Einstellbereich für die Resonanzfrequenzen soll möglichst in der Mitte des Einstellbereichs liegen. Deswegen erfolgt abhängig von den zu erwartenden parasitären Kapazitäten in jedem Resonator noch die Implementierung eines festen Kondensators. Für das höhere Impedanzniveau im dritten Resonator erfolgte zusätzlich eine entsprechende Modifikation der Einstellschaltungen.

Neben diesen Komponenten müssen die Verstärker und aktiven Spulen eingestellt werden. Außer für den Spannungsverstärker erfolgt dies überwiegend durch die Anpassung des Arbeitspunktstroms, erfordert also für jeden Transkonduktanzverstärker zwei und für jede aktive Spule zwei voneinander unabhängig einstellba-

Tabelle 4.15: Übersicht über die Einstellmöglichkeiten des Schleifenfilters.

Parameter	nominaler Einstellbereich	Anzahl der Bits	Einstellung für <i>schematic</i> - Simulation
$I_{T1,gt}$	50 $\mu\text{A}$ .. 150 $\mu\text{A}$	8	176
$I_{T1,ra}$	50 $\mu\text{A}$ .. 150 $\mu\text{A}$	8	172
$I_{T2,gt}$	50 $\mu\text{A}$ .. 600 $\mu\text{A}$	10	472
$I_{T2,ra}$	50 $\mu\text{A}$ .. 600 $\mu\text{A}$	10	608
$I_{AI1,S}$	45 $\mu\text{A}$ .. 270 $\mu\text{A}$	4	7
$I_{AI1,G}$	15 $\mu\text{A}$ .. 90 $\mu\text{A}$	4	6
$I_{AI2,S}$	45 $\mu\text{A}$ .. 270 $\mu\text{A}$	4	7
$I_{AI2,G}$	15 $\mu\text{A}$ .. 90 $\mu\text{A}$	4	7
$I_{AI3,S}$	45 $\mu\text{A}$ .. 270 $\mu\text{A}$	4	7
$I_{AI3,G}$	15 $\mu\text{A}$ .. 90 $\mu\text{A}$	4	2
$W_{AI1,M1n}$	1 $\mu\text{m}$ .. 63 $\mu\text{m}$	6	21
$W_{AI1,M1p}$	0,8 $\mu\text{m}$ .. 50,4 $\mu\text{m}$	6	21
$W_{AI2,M1n}$	1 $\mu\text{m}$ .. 63 $\mu\text{m}$	6	20
$W_{AI2,M1p}$	0,8 $\mu\text{m}$ .. 50,4 $\mu\text{m}$	6	20
$W_{AI3,M1n}$	1 $\mu\text{m}$ .. 63 $\mu\text{m}$	6	5
$W_{AI3,M1p}$	0,8 $\mu\text{m}$ .. 50,4 $\mu\text{m}$	6	5
$C_1$	5,2 pF .. 10,32 pF	8	212
$C_2$	6,4 pF .. 11,52 pF	8	144
$C_3$	10 fF .. 2,56 pF	8	62
$R_1$	1,5 k $\Omega$ .. 4 k $\Omega$ ; $\infty$	6	40
$R_2$	1,5 k $\Omega$ .. 4 k $\Omega$ ; $\infty$	6	47
$R_3$	8,25 k $\Omega$ .. 10,75 k $\Omega$ ; $\infty$	6	32
$R_{gv}$	370 $\Omega$ .. 5,2 k $\Omega$	3	2

re Referenzströme. Die Erläuterung der Schaltungen für die Referenzströme und -spannungen erfolgt in Abschnitt 4.4. In der aktiven Spule kann noch die innere Stromverteilung der Gate-Stufe mittels der Transistorweiteneinstellung verändert werden. Für den Spannungsverstärker existiert nur die Einstellmöglichkeit der Verstärkung über die Last.

Daraus resultiert die in Tabelle 4.15 gegebene Liste von Einstellparametern für das Schleifenfilter. Die übrigen festen Referenzströme betragen  $I = 25 \mu\text{A}$  und die Spannungen  $U_{AI,B1} = 300 \text{ mV}$  und  $U_{AI,B2} = 550 \text{ mV}$ . Die simulierten Eigenschaften des Filters bei Verwendung der Voreinstellungen können in Tabelle 4.16 mit dem idealen Filter verglichen werden. Die Bitanzahl der einzelnen Einstellparameter wurde dabei so ausgelegt, dass die Resonanzfrequenzen auch bei starken Prozessab-

Tabelle 4.16: Übersicht über die simulierten Eigenschaften des Schleifenfilters im Nominalfall mit den Einstellungen in Tabelle 4.15.

Kennwert	ideale Systemsimulation	<i>schematic</i> -Simulation
$G_{T,1}$	2,48 mS	2,50 mS
$G_{T,2}$	6,51 mS	6,43 mS
$G_V$	16,9 dB	16,6 dB
$f_{0,1}$	741,3 MHz	741,0 MHz
$f_{0,2}$	750 MHz	749,5 MHz
$f_{0,3}$	758,7 MHz	758,5 MHz
$Q_1$	50	50,4
$Q_2$	50	50,2
$Q_3$	50	49,0
$R_{P,1}$	2 k $\Omega$	1,94 k $\Omega$
$R_{P,2}$	2 k $\Omega$	1,98 k $\Omega$
$R_{P,3}$	8 k $\Omega$	7,67 k $\Omega$

weichungen auf mindestens 1 MHz genau und die Güten auf mindestens 5% genau eingestellt werden können. Tabelle 4.16 zeigt, dass die angestrebte Übertragungsfunktion des Filters auch nach der Extraktion der parasitären Leitungskapazitäten und -widerstände vom Layout annähernd erreicht wird.

Als letztes Element wurde in das Filter noch ein Rücksetzschalter  $S_R$  für jeden Resonator implementiert, womit der differentielle Signalpfad kurzgeschlossen werden kann, um die Güte der Resonatoren stark zu senken. Das ist notwendig, um nach dem Hochfahren der Versorgungsspannung einen stabilen Anfangszustand des SDM sicherzustellen. Andernfalls weist der SDM während des Anschaltprozesses möglicherweise Spannungspotentiale außerhalb des stabilen Spannungsbereichs auf und wird instabil. Der SDM kann aus diesem Zustand heraus nicht selbstständig




Abbildung 4.34: Rücksetzschalter.

in den stabilen Operationsbereich zurückkehren. Mit dem Rücksetzschalter wird deshalb während des Anschaltprozesses die Schleifenverstärkung stark verringert und damit großen Spannungen im SDM vorgebeugt. Der Rücksetzschalter ist als einfaches Transfergate implementiert und in Abbildung 4.34 dargestellt. Zur Vermeidung unnötiger parasitärer Kapazitäten wurde der Transferschalter recht klein mit einem ON-Widerstand von  $> 200 \Omega$  realisiert. Das senkt die Güte der Resonatoren auf  $\approx 6$  für die ersten beiden bzw.  $\approx 2$  für den dritten Resonator und ist ausreichend für die Stabilisierung des SDM während der Startphase.

### 4.2.7 Quantisierer

Der Entwurf des internen Quantisierers basiert auf einem in der Technologie bereits vorhandenen 4 Bit Flash-ADU. Das Grundprinzip wird in Abbildung 4.35 mit einer *single-ended* Schaltung veranschaulicht. Die Funktionsweise basiert auf dem *Track-and-Hold*-Prinzip. Während der *Track*-Phase liegt das Eingangspotential über den geschlossenen Transferschalter  $S_1$  an der Kondensatormatrix an. Für den Entwurf eines 4 Bit Flash-ADU werden 15 parallele Signalpfade benötigt, wodurch nach einer vollständigen Wandlung der anliegende Spannungspegel am Digitalausgang in Thermometercodierung vorliegt. Die Realisierung der einzelnen Quantisierungsstufen im ADU erfolgt durch die verschiedenen Kapazitätsverhältnisse in den einzelnen Signalpfaden. Während der Transferschalter  $S_1$  geöffnet und  $S_2$  geschlossen ist, werden die Kondensatoren vorgespannt. Nach dem Umschalten der Transferschalter stellt sich dann das Potential am Ausgang des kapazitiven Spannungsteilers entsprechend dem Teilverhältnis und dem Eingangspotential ein. Mit dem Kapazitätsverhältnis kann prinzipiell innerhalb der Versorgungsspannungsgrenzen ein beliebiger Aussteuerbereich für den Quantisierer festgelegt werden.




Abbildung 4.35: Prinzipschaltbild des 4 Bit Flash-ADU.

Nach dem Spannungsteiler folgt ein Vorverstärker, damit das anschließende Latch auch noch ein geringfügiges Überschreiten einer Quantisierungsstufe durch das Eingangssignal zum Ende der *Track*-Phase registriert. Während der *Hold*-Phase wird dieser Wert im Latch gehalten. Außerdem erfolgt neben dem Umschalten der Transferschalter zum Verbinden der Eingänge des kapazitiven Spannungsteilers mit Masse und der Versorgungsspannung noch das Kurzschließen des Verstärkereingangs und -ausgangs, sodass der Verstärkereingang durch die Arbeitspunktspannung am Ausgang festgelegt wird und damit zu Beginn der *Track*-Phase die Potentiale in der Kapazitätsmatrix definiert vorliegen und unerwünschte Speichereffekte vermieden werden. Abbildung 4.36 stellt den zeitlichen Ablauf der Ansteuerung grafisch dar.






Abbildung 4.36: Ablaufdiagramm der Steuersignale des Flash-ADU.

Der bestehende Flash-ADU wurde differentiell und für TPSDM mit einer Abtastrate bis zu  $f_s = 1$  GHz entworfen, somit liegt  $f_s$  innerhalb der Spezifikation. Die vorgesehenen Eingangssignalfrequenzen liegen mit einigen MHz jedoch weit unterhalb des für den BPSDM vorgesehenen Frequenzbereich. In der vorhandenen Implementierung treten durch den Transferschalter und den Vorverstärker signifikante Verzögerungen des Signals auf, für kleinere Frequenzen bis  $f_{\text{sig}} = 20$  MHz sind die Auswirkungen auf die Genauigkeit aber nur sehr geringfügig, da sich der Spannungspegel im Vergleich zur Abtastrate so langsam ändert, dass nur bei wenigen Abtastzeitpunkten ein falsches digitales Wort resultiert. Bei höheren Frequenzen spielt diese inhärente Signalverzögerung  $t_d$  im Quantisierer jedoch eine weitaus wichtigere Rolle, denn im Gegensatz zu der vergleichsweise langsamen zeitlichen Signalspannungsänderung in einem TPSDM ergeben sich bei  $f_{\text{sig}} = 750$  MHz sehr häufig falsche Werte. Das ist nicht tolerierbar, da nicht nur die Auflösung sondern auch die Stabilität des BPSDM leidet.

Durch den begrenzten Spannungsbereich zum Schalten der Transistoren ist die Verzögerungszeit zudem vom Eingangsspannungspegel abhängig. Um den Bereich der Gleichtaktspannung folgt die Ausgangsspannung des Schalters dem Eingangspegel deswegen deutlich langsamer als bei Pegeln nahe der Masse oder der Versor-



(a) Ursprünglicher Entwurf



(b) Finaler Entwurf.

Abbildung 4.37: Zeitlichen Spannungsverläufe der internen Knoten des 4 Bit Flash-ADU für einen Quantisierungspfad bei dreieckförmigen Eingangssignal mit  $f_{\text{Sig}} = 750 \text{ MHz}$ .

gungsspannung. Abbildung 4.37(a) zeigt exemplarisch die zeitlichen Spannungsverläufe innerhalb eines Signalpfads des originalen Entwurf. Die Verwendung eines Eingangssignals mit konstanter Steilheit bei  $f_{\text{Sig}} = 750 \text{ MHz}$  offenbart deutlich die Spannungsabhängigkeit der inhärenten Signalverzögerung  $t_d$ . Für den Fall, dass das differentielle Eingangssignal  $U_{\text{QT,diff}}$  zum Ende der *Track*-Phase um  $0 \text{ V}$  beträgt,

ergibt sich bis zum Latcheingang eine Verzögerung von  $t_d \approx 150 \text{ ps} = 0,15T_s$ . Das ist der ungünstigste Fall, da dann der ON-Widerstand der Transferschalter zu diesem Zeitpunkt am größten ist. Tritt während dieser Zeit das Eingangssignal über ein Quantisierungslevel, wird ein falsches Digitalwort generiert.

Um die Verzögerungszeit und die Pegelabhängigkeit zu reduzieren, werden deshalb für die Implementierung im BPSDM zum Einen die Weiten der Schalttransistoren vergrößert und damit die ON-Widerstände verkleinert, und zum Anderen die Spannungsverstärkung und Bandbreite der Verstärker erhöht. Die Dimensionierungsparameter der in Abbildung 4.38 dargestellten finalen Schaltungen des 4 Bit Flash-ADU sind in Tabelle 4.17 zusammengefasst.

Die Vergrößerung der Schalter erhöht die Eingangskapazität des ADU und verschlechtert somit die Bandbreite des vorangehenden Spannungsverstärkers (vgl. Abschnitt 4.2.5). Dabei ist die Eingangskapazität entscheidend, die während der *Track*-Phase anliegt. Zu diesem Zeitpunkt bildet die Kombination aus Eingangskapazität der Vorverstärker und der parasitären Kapazitäten der Schalter und Kondensatormatrix die Eingangskapazität des internen ADU. Um eine möglichst geringe Eingangskapazität zu erreichen, wurde deswegen der ON-Widerstand der Schalttransistoren zu den Versorgungspotentialen vergleichsweise groß dimensioniert, weil sie für die Verbesserung der inhärenten Signalverzögerung keine entscheidende Rolle spielen.


In der Kondensatormatrix erfolgten ebenfalls Anpassungen. Damit die Verstärkungsfaktoren des letzten Resonators und Spannungsverstärkers des Schleifenfilters nicht zu groß sein müssen, wurde der eingangsbezogene differentielle Aussteuerbe-

Tabelle 4.17: Dimensionierungsparameter des Flash-ADU in Abbildung 4.38.


MOSFET	$W / \mu\text{m}$	$L / \text{nm}$	MOSFET	$W / \mu\text{m}$	$L / \text{nm}$
$M_{1\text{Tn}}$	8,25	30	$M_2$	0,45	30
$M_{1\text{Tp}}$	8,25	30	$M_{1\text{L}}$	0,8	60
$M_{2\text{Tn}}$	4,5	30	$M_{2\text{L}}$	0,2	30
$M_{2\text{Tp}}$	4,5	30	$M_{3\text{L}}$	0,45	30
$M_{3\text{Tn}}$	4,5	30	$M_{4\text{L}}$	0,1	30
$M_{3\text{Tp}}$	4,5	30	$M_{5\text{L}}$	0,2	30
$M_{1\text{A}}$	4	1000	$M_{6\text{L}}$	1,2	30
$M_{1\text{B}}$	12	1000	$M_{7\text{L}}$	2,4	30
$M_1$	2,7	30			


Komponente	Wert
$C$	0,52 fF
$R_L$	5,5 k $\Omega$




(a) Top-Level.




(b) Schalterblock.



(c) Kondensatormatrix für die höchste Quantisierungsstufe.



(d) Vorverstärker.



(e) Latch.






Abbildung 4.39: Layoutprinzip der Einheitszelle, mit der die Kondensatormatrix realisiert wird. Die gestrichelten Anteile gehören zum originalen Entwurf. Die Optimierung für den Einsatz im Bandpass- $\Sigma\Delta$ -Modulator beinhaltet die Einsparung der ersten Metalllage und die Verkürzung der Metallfinger.

reich des internen ADU über den kapazitiven Spannungsteiler verkleinert, woraus unweigerlich eine Vergrößerung der Kondensatormatrix und damit auch der Eingangskapazität folgte. Die Optimierung des Layouts der Teilkapazität ermöglicht jedoch eine signifikante Reduktion der parasitären Kapazität. Der zusätzliche Flächenverbrauch der Kondensatormatrix beträgt nur einen Bruchteil der Gesamtfläche, da es sich um einen vergleichsweise kleinen Block des Quantisierers handelt. Abbildung 4.39 zeigt das Layout und den Querschnitt der Einheitszelle für die Kondensatormatrix vor und nach der Optimierung. Durch den Verzicht auf die unterste Metalllage für die Kondensatoren wird der Abstand zur Masse erhöht und demzufolge die parasitäre Kapazität verkleinert.

Tabelle 4.18 zeigt die nominalen Simulationsergebnisse der einzelnen Entwurfsstationen des Flash-ADU. Die Veränderungen der Schalter und Vorverstärker senkte die inhärente Verzögerungszeit um  $\approx 63\%$ , wie an den zeitlichen Spannungsverläufen in Abbildung 4.37 zu sehen ist. Durch das modifizierte Kondensatorlayout

Tabelle 4.18: Simulationsergebnisse des 4 Bit Flash-ADU der einzelnen Entwicklungsstufen für  $f_S = 1$  GHz und  $f_{\text{Sig}} = 745$  MHz. Die Verzögerungszeit des ADU wurde im ungünstigsten Fall für eine Signalauslenkung um 0 V ermittelt.

Kennwert	alter Entwurf	neue Schalter	neue Schalter und Verstärker	Kondensatormatrix nicht optimiert	neuer Entwurf ( <i>extracted</i> )
$C_e$	47 fF	71 fF	80 fF	96 fF	75 fF
$SNR_{\text{dB}}$	22,1 dB	25,3 dB	24,6 dB	24,6 dB	24,1 dB
$ENOB$	3,39 Bit	3,91 Bit	3,8 Bit	3,8 Bit	3,71 Bit
$ELD$	152 ps	79 ps	43 ps	53 ps	56 ps
$I_{\text{DD}}$	0,33 mA	0,33 mA	1,15 mA	1,15 mA	1,15 mA

konnte die durch die übrigen Änderungen vergrößerte Eingangskapazität teilweise kompensiert werden, wobei sich das maximale SNR nur leicht um  $\approx 0,5$  dB auf 24,1 dB verringert hat.

Die Optimierung der Kondensatormatrix reduziert aber auch die Nutzkapazität und erhöht damit vor allem die Empfindlichkeit gegenüber Prozessschwankungen, da sich das Mismatch stärker auf die Leistungsfähigkeit des Flash-ADU auswirkt. Solche Charaktereigenschaften müssen mit *Monte-Carlo*-Simulationen untersucht werden, bei denen die zufällige Variation von Modellparameter der einzelnen verwendeten Komponenten wie MOSFET oder Kondensatoren gemäß den zu erwartenden Prozessschwankungen erfolgt. Eine *Monte-Carlo*-Simulation des extrahierten Flash-ADU mit 100 Durchläufen resultierte dabei in einer mittleren Bitauflösung von  $ENOB = 3,54$  Bit mit einer Standardabweichung von  $\sigma = 0,05$  Bit. Durch die deutlich reduzierte Verzögerungszeit bei leicht verbessertem ENOB ist der Flash-ADU nun als interner Quantisierer im BPSDM einsetzbar.

#### 4.2.8 Digital-Analog-Umsetzer

Der DAU basiert auf dem *current-steering*-Prinzip, bei dem abhängig vom eingangsseitig anliegendem digitalen Wort ein Ausgangsstrom bereitgestellt wird. Dabei kommt für optimale Stromeffizienz wieder die Push-Pull-Topologie zum Einsatz. Abbildung 4.40 zeigt die Prinzipschaltung einer einzelnen differentiellen DAU-Zelle, von der in jedem DAU im BPSDM wegen der internen 4 Bit Auflösung, die in Thermometercode vorliegt, 15 davon parallel geschaltet sind. Die Ansteuerung mittels thermometercodierten Digitalwort hat den Vorteil, dass der DAU nur aus einer Basiszelle aufgebaut ist und somit die auftretende Nichtlinearität wegen gutem Matching gering gehalten wird.




Abbildung 4.40: Prinzipschaltung einer differentiellen *current-steering* Push-Pull-DAU-Zelle.

Die DAU-Zelle besteht aus zwei aufeinander arbeitenden Stromquellen mit jeweils einem Differenzpaar, die zum DAU-Ausgang führen und mit dem Bandpassfilter verbunden sind, und einem dritten Dummy-Pfad, über den der Strom fließt, wenn die DAU-Zelle zurzeit nicht angesteuert wird. Der Dummy-Pfad vermeidet damit das ansonsten notwendige schnelle An- und Ausschalten der Stromquellen, wodurch die Signalform leidet und was außerdem einen enormen zusätzlichen Leistungsverbrauch erfordert.

Abbildung 4.41 veranschaulicht die Ansteuerung einer solchen Zelle. Als Beispiel wird hier die DAU-Zelle Nr. 7 und 9 herangezogen, die ihren Ausgangsstrom umschaltet, wenn die erste Quantisierungsstufe unter- bzw. oberhalb der mittleren Quantisierungsstufe überschritten wird ( $U_{QT,diff} < -55\text{ mV}$  bzw.  $U_{QT,diff} > 55\text{ mV}$ ). Solange  $|U_{QT,diff}| < 55\text{ mV}$  gilt, fließt kein DAU-Ausgangsstrom in dieser Zelle und  $I_B$  wird über den Dummy-Pfad  $M_{3n}$  und  $M_{3p}$  geleitet. Für  $U_{QT,diff} > 55\text{ mV}$  ( $U_{Th,1..9} = U_{DD}$ ) schalten  $M_{1n}$  und  $M_{2p}$  durch, sodass  $I_{DAU} = I_B$  und im Fall  $U_{QT,diff} < -55\text{ mV}$  ( $U_{Th,8..15} = 0\text{ V}$ ) schließen  $M_{1p}$  und  $M_{2n}$  und der DAU-Strom




Abbildung 4.41: Beispielhafte Signalansteuerung einer differentiellen *current-steering* Push-Pull-DAU-Zelle für verschiedene quantisierte Spannungspotentiale.

wird mit entgegengesetzten Vorzeichen zum Ausgang geliefert.

Da sich die Ausgangsströme jedes DAU im entworfenen BPSDM voneinander unterscheiden (vgl. Tabelle 4.4), ist eine individuelle Dimensionierung der DAU-Zellen nötig. Die DAU-Ströme werden mittels Stromregelung und Strombank bereitgestellt, siehe Abbildung 4.42. Für die DAU am ersten Filterknoten existiert eine extra schaltbarer Stromeingang mit Stromspiegel, damit für die Dimensionierung dieser DAU-Stromquellen keine Abhängigkeit zu den Stromverhältnissen der anderen DAU in der Strombank besteht und somit einen höheren Freiheitsgrad beim Transistorentwurf ermöglicht.




Abbildung 4.42: Implementierung der sieben DAU für den Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung.

Ein wichtiges Entwurfskriterium für den DAU ist der Ausgangswiderstand der Stromquellen, der groß genug sein muss, sodass sich DAU und Bandpassfilter nicht gegenseitig beeinflussen. Die Dimensionierung der Schalttransistoren spielt dagegen nur eine untergeordnete Rolle, solange das Durchschalten sichergestellt ist. In Abbildung 4.42 wird für die Stromspiegeltopologie das Prinzip des *advanced current mirror* verwendet, um einen hohen Ausgangswiderstand bei vergleichbarer minimaler Ausgangsspannung zu erreichen [47].

Da die DAU-Zellen im BPSDM während des Betriebs aber ständig mit der Abtastrate umschalten, also vom Digitalsignal voll angesteuert werden, darf dafür die DAU-Analyse prinzipiell nicht mit Kleinsignalmodellen erfolgen, denn es handelt sich um ein nichtlineares System.

Jedoch ist eine Abschätzung des Ausgangswiderstands mittels Kleinsignalanalyse für den schlimmsten Fall durchführbar, wenn alle parallelgeschalteten DAU-Zellen dauerhaft Strom an das Bandpassfilter liefern. In diesem Fall entsprechen die DAU einer Konstantstromquelle mit geschlossenem Schalter in Reihe und das ermöglicht die Bestimmung der Kleinsignalausgangsimpedanzen. Solange die ermittelten Ausgangswiderstände für diesen Fall bedeutend größer als die Impedanzniveaus im Filter sind, haben die DAU nur einen geringen Einfluss auf die Übertragungsfunktion des Filters.

Den problematischsten Fall stellen hierbei die DAU zum dritten Filterknoten dar, weil dort die Rückkopplungen von gleich drei DAU zusammenlaufen und auch das Impedanzniveau des Filters am größten ist, wie auch die Simulationsergebnisse

Tabelle 4.19: Simulierte Ausgangswiderstände und -kapazitäten aller sieben DAU für den Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung bei  $f = 750$  MHz und die entsprechenden Filterimpedanzen zum Vergleich.

DAU	$C_{\text{DAU}} / \text{fF}$	$R_{\text{DAU}} / \text{k}\Omega$	$R_{\text{P}} / \text{k}\Omega$
1	33	56,6	
2	86	32,0	
$\sum_{1,2}$	120	20,5	2
3	44	54,3	
4	85	34,4	
$\sum_{3,4}$	130	21,1	2
5	81	47,0	
6	80	48,0	
7	39	37,4	
$\sum_{5,6,7}$	200	14,5	8

se in Tabelle 4.19 zeigen. Der Ausgangswiderstand der DAU ist dort zwar noch signifikant größer als die anvisierte Filterimpedanz, muss aber beim Einstellen der Filterfunktion des BPSDM berücksichtigt werden.

Bezüglich der Auswirkung der DAU-Ausgangskapazitäten auf das Bandpassfilter sei abschließend noch erwähnt, dass auch diese beim Einstellen der Resonanzfrequenzen im Filter berücksichtigt und kompensiert werden müssen. Zusätzlich ändern sich diese Ausgangskapazitäten durch das kontinuierliche Umschalten der DAU im laufenden Betrieb des SDM, was zu einer größeren Nichtlinearität führt.

### 4.2.9 Taktgenerierung

Für den internen ADU und die DAU des BPSDM fehlt noch eine Taktgenerierung, mit der sowohl die endgültige Schleifenverzögerung als auch die DAU-Typen festgelegt werden. Zunächst folgen die Erläuterungen zur Ansteuerung des Quantisierers.

Damit der in Abschnitt 4.2.7 entworfene Quantisierer wie beschrieben funktioniert, muss die in Abbildung 4.36 vorausgesetzte Ansteuerung zur Verfügung gestellt werden. Außerdem dürfen sich die Taktflanken der verschiedenen Ansteuersignale niemals überlagern, da ansonsten Fehlfunktionen auftreten. Zur Vermeidung von überlappenden Taktflanken kommt hier die in Abbildung 4.43 gezeigte *non-overlapping*-Topologie zum Einsatz. Dabei handelt es sich um eine rückgekoppelte Inverterkette, die die Signale für den Quantisierer an den verschiedenen Inverterknoten zur Verfügung gestellt werden. Die Rückkopplung stellt sicher, dass der erste Inverter in der Kette erst wieder umschaltet, nachdem alle vorherigen Inverter ebenfalls den Umschaltzyklus durchlaufen haben.

Die DAU benötigen für jeden DAU-Prototypen eine eigene Ansteuerung. Somit ergeben sich für die sieben DAU im BPSDM insgesamt drei unterschiedliche Ansteuerpfade, die wie in Abbildung 4.44 gezeigt, implementiert sind. Da es sich bei den DAU-Kurvenverläufen um NRZ und RZ mit  $D_c \approx 50\%$  handelt, reicht eine einfache Digitallogik für deren Erzeugung aus. Aufgrund der symmetrischen DAU-






Abbildung 4.43: Prinzipschaltbild der Taktgenerierung für den internen 4 Bit Flash-ADU.



(a) Eingangslogik.

(b) NRZ-Logik mit  $0,5T$  Verzögerung.



(c) RZ50-Logik.

(d) NRZ-Logik.

Abbildung 4.44: Allgemeine Eingangslogik für alle DAU und NRZ- und RZ50-Ansteuerlogik für die DAU. Jede DAU-Zelle (15 pro DAU) benötigt einen dieser Ansteuerpfade.

Implementierung erfolgt zunächst eine Umwandlung des thermometercodierten Ausgangs des internen Quantisierers in einen symmetrischen Code um die mittlere Quantisierungsstufe, wobei das mittlere Thermometerbit zur Bestimmung des Vorzeichens dient und die erzeugten  $U_{D,1}..U_{D,15}$ -Signale die Amplitude beschreiben, die der DAU ausgeben soll.

Zur Veranschaulichung der Signalerzeugung sind die Pegel innerhalb der Schaltungen für zwei Takte skizziert. Der erste Takt zeigt das Verhalten für einen Signalpegel größer als der gerade betrachtete Quantisierungspegel mit positiven Vorzeichen und der zweite Takt zeigt den Fall für einen Signalpegel unterhalb des Quantisierungspegels.

Mit den Tri-States werden NRZ-Signale erzeugt und gleichzeitig erfolgt eine Syn-




Abbildung 4.45: Schaltbild der umschaltbaren Inverterkette in der Taktgenerierung zum Einstellen des ELD des Bandpass- $\Sigma\Delta$ -Modulators.

chronisation mit dem Taktsignal. Die RZ-Ansteuerung sieht sehr ähnlich aus, nur das nach der Synchronisation der Signalpfade noch ein zusätzlicher Logikbaustein zur Kombination mit dem Taktsignal notwendig ist. Diese zusätzliche Logik im RZ-Pfad führt zu einer größeren Verzögerungszeit als in den NRZ-Pfaden, weswegen in der NRZ-Logik nach dem Tri-State dieselben Elemente implementiert wurden. Außer für die Ansteuerpfade aller DAU die gleiche Signaldurchlaufzeit zu gewährleisten, gibt es für die Existenz dieser Logikbausteine also keinen Grund.

Zwischen den drei Tri-State-Ausgängen in jeder Ansteuerung existieren noch zusätzliche Tri-States mit schwächerer Treiberfähigkeit, die zugunsten einer besseren Übersichtlichkeit nicht in die Darstellung eingezeichnet wurden. Diese halten den Signalpegel während der hochohmigen Phase an den Tri-State-Ausgangsknoten aufrecht.

Die Synchronisation der Steuersignale auf das Taktsignal ermöglicht das Festlegen des ELD im SDM auf Vielfache der halben Taktperiode plus der inhärenten Schleifenverzögerung der restlichen Blöcke. Prinzipiell ist die Realisierung von  $ELD = n \cdot 0,5T_s$  einfach, da vor die Taktgenerierung für den Quantisierer ein nachgebildeter Pfad einer DAU-Ansteuerung implementiert werden kann, womit dessen Schleifenverzögerung kompensiert wird und je nach Verwendung von Latches und *high*- oder *low*-Pegel des Taktsignals dann das ELD des gesamten SDM einstellbar ist. Das Filter und der interne Quantisierer eines SDM haben normalerweise eine vernachlässigbare Signalverzögerung. Wie bereits in Abschnitt 4.2.5 beschrieben, trifft dies allerdings nicht auf das hier entworfene Bandpassfilter zu. Allerdings wäre eine zweite Implementierung des Spannungsverstärkers des Filters nur wegen der Nachbildung der Verzögerungszeit wegen des signifikanten Stromverbrauchs



abwegig.

Stattdessen erfolgte die Nachbildung der Signalverzögerung mit einer einfachen Inverterkette. Diese Art der Nachbildung ist natürlich anfälliger für Prozessvariationen, weswegen zusätzlich die Länge der Inverterkette einstellbar gestaltet wurde. In Abbildung 4.45 ist die Schaltungstopologie des einstellbaren Teils der Kette dargestellt. Diese Schaltung erlaubt die Einstellung des ELD des SDM im Bereich von 100 ps mit 3 Bit Genauigkeit für  $f_s = 1$  GHz.

In der finalen Implementierung der Taktgenerierung stellte sich bei den Simulationen ein abweichendes Tastverhältnis für den RZ-DAU von 54% heraus, der bei der Systemmodellierung durch die Berechnung der entsprechenden Koeffizienten wie in Abschnitt 4.2.1 bereits erwähnt, berücksichtigt wurde. Die Ursache liegt in der ungleichen Dimensionierung der PMOS und NMOS, die eine Reduktion der Fläche und des Stromverbrauchs der Inverter zum Ziel hatte. Dadurch unterscheiden sich die auf- und abfallende Flanke des Taktsignals voneinander und erzeugen die Abweichung.

#### 4.2.10 Simulationsergebnisse

Der letzte Schritt der BPSDM-Realisierung besteht in der schrittweisen Ersetzung der idealen Schaltblöcke des Systems mit den vorgestellten Implementierungen und deren Auswirkungen auf die Leistungsfähigkeit des SDM mit Fokus auf das erreichte SQNR und SNR. Die STF wird nicht genauer betrachtet, da dies langwierige parametrische Transientsimulationen mit variierender Eingangssignalfrequenz erfordert. Für alle folgenden Simulationen zur Berechnung des SQNR und SNR wurden die Parameter in Tabelle 4.20 verwendet.

Zunächst erfolgt die Ersetzung des idealen Quantisierer mit dem vorgestelltem 4 Bit Flash-ADU aus Abschnitt 4.2.7. Der Vergleich der Frequenzspektren in Abbil-

Tabelle 4.20: Einstellungen für die SQNR und SNR Simulationen des Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung.

Kennwert	Schaltung in Abb. 4.30
$f_s$	1 GHz
$f_{\text{Sig}}$	745 MHz
$f_{\text{BW}}$	20 MHz
$OSR$	25
$\hat{I}_{\text{Sig}}$	100 $\mu\text{A}$
Abtastwerte	4096
$f_{\text{bin}}$	244,14 kHz




Abbildung 4.46: Simulierte Spektren des idealen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung für verschiedene Quantisierermodelle.




Abbildung 4.47: Simulierte Spektren des Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung mit verschiedenen Modellen für die DAU und Taktgenerierung.

Abbildung 4.46 zeigt, dass sich das maximale SQNR durch den extrahierten Quantisierer geringfügig um  $\approx 4$  dB reduziert. Bei der Simulation mit dem implementierten Quantisierer wurde die inhärente Schleifenverzögerung durch Anpassung der idealen Taktgenerierung kompensiert, sodass die Schleifenverzögerung von  $ELD = 0,5T_s$  im System weiterhin vorliegt. Thermisches Rauschen spielt in den digitalen Komponenten keine Rolle, deswegen wurde für deren Verifikation auf Simulationen mit thermischen Rauschen verzichtet, um die Simulationszeiten drastisch zu reduzieren.

Nach dem Quantisierer folgt die Ersetzung der idealen DAU und der Taktgenerierung mit den entworfenen Schaltungen in Abschnitt 4.2.8 und 4.2.9. Damit hier




Abbildung 4.48: Tri-State Schaltung.

mit den realisierten Verzögerungseinstellungen in der Taktgenerierung die Einstellung des  $ELD$  auf  $0,5T_s$  möglich ist, wurde in das ideale Schleifenfiltermodell die zu erwartende Signalverzögerung des realen Filters implementiert. Die simulierten Frequenzspektren in Abbildung 4.47 mit den realen Schaltungen für die DAU und die Taktgenerierung zeigen einen deutlichen Einbruch des SQNR auf nur noch  $\approx 50$  dB.

Die Hauptursache konnte auf die Tri-State-Schaltungen in der Taktgenerierung für die DAU zurückgeführt werden. Die Topologie ist in Abbildung 4.48 dargestellt. Dieser Block synchronisiert die DAU-Ansteuerung auf die fallende Taktflanke des Referenztaktes und gibt das zu diesem Zeitpunkt anliegende Signal negiert aus. Jedoch verursacht diese Schaltung einen zeitlichen Versatz in Abhängigkeit vom anliegenden Signalpegel. Wenn  $U_e = U_{DD}$ , dann wird im Tri-State der NMOS-Pfad durchgeschaltet und am Ausgang liegt das Massepotential an. Das Taktsignal liegt mit einer Verzögerungszeit einer Inverterlaufzeit am NMOS-Pfad an. Wenn  $U_e = 0$  V, dann wird der PMOS-Pfad durchgeschaltet und die Synchronisierung erfolgt mit dem um zwei Inverterlaufzeiten verzögertem Taktsignal. Es existiert somit ein statischer Offset von einer Inverterlaufzeit, wenn sich das Eingangssignal verändert. Dieser Effekt betrifft nur die NRZ-DAU, bei der RZ-Ansteuerung folgt nach dem Tri-State noch die logische Verknüpfung mit dem Taktsignal und das Ansteuersignal erhält dessen Tastverhältnis, wodurch der entstehende Offset bereinigt wird.

Dieser Offset spielt in TPSDM kaum eine Rolle, da sich das Eingangssignal im Vergleich zur Abtastrate nur langsam ändert und es somit nur selten zum Umschalten im Tri-State kommt. Bei einem BPSDM mit Unterabtastung ändert sich der digitale Ausgang hingegen für fast jede Abtastperiode, weswegen dieser zeitliche Offset die Auflösung des SDM stark degradiert. Simulationen, bei denen die Tri-State-Schaltung mit einem idealen VerilogA-Modell ersetzt wurde, bestätigten den Tri-State als die Hauptursache der Degradation. In Abschnitt 6.2.2 wird auf Verbesserungsmöglichkeiten zu dieser Problematik eingegangen.

Zuletzt fehlt noch der Austausch des idealen Bandpassfilters mit den in Ab-




Abbildung 4.49: Simulierte Spektren des idealen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung mit dem *schematic*-Modell des Schleifenfilters mit und ohne thermisches Rauschen.

schnitt 4.2.2 bis 4.2.6 vorgestellten Komponenten. Zunächst erfolgt die Untersuchung des entworfenen Bandpassfilters innerhalb des idealen BPSDM-Modells, bei dem nur der Quantisierer mit der realen Schaltung ersetzt wurde, die DAU und Taktgenerierung sind ideal.

Beim Filter handelt es sich um einen analogen Block, was die Berücksichtigung des thermischen Rauschens beim Simulieren erforderlich macht. Die Betrachtung der resultierenden Spektren in Abbildung 4.49 offenbart starke Unterschiede für das SQNR und SNR. Während das SQNR nur leicht bei der Ersetzung des idealen Bandpassfilter degradiert, weist die entworfene Schaltung hohes thermisches Rauschen auf, weswegen sich das maximal erreichbare SNR auf nur noch 32 dB verschlechtert hat und leider dementsprechend die Erwartungshaltung an die erreichbare Auflösung für diese BPSDM-Implementierung stark nach unten korrigiert werden muss.

Die Ursachenforschung ergab, dass das Rauschen der aktiven Spulen für die starke Begrenzung der Auflösung verantwortlich sind. Der Rauschanteil der ersten aktive Spule dominiert dabei, weil das thermische Rauschen der nachfolgenden aktiven Spulen bereits rauschgeformt wird. Die zweite und dritte aktive Spule tragen nur zu  $\approx 1$  dB des Rauschens bei. Als Hauptrauschquellen innerhalb der aktiven Spule wurden die Stromquellen der gefalteten komplementären Gate-Stufe ausgemacht. Möglichkeiten zur Optimierung der aktiven Spule werden in Abschnitt 6.2.1 aufgezeigt.

Abschließend fehlen noch die Resultate für den BPSDM mit allen in der vorliegenden Arbeit entworfenen Schaltblöcken, um die stabile Funktion des BPSDM zu verifizieren. Das ohne thermisches Rauschen simulierte Frequenzspektrum in Abbildung 4.50 des extrahierten BPSDM beinhaltet bereits den LNA, der im nächs-




Abbildung 4.50: Simuliertes Frequenzspektrum des implementierten Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung ohne thermisches Rauschen im Vergleich mit dem idealen Modell.

ten Abschnitt vorgestellt wird, und bestätigt die stabile Funktion, wenn auch die Leistungsfähigkeit stark vom ursprünglichen Ziel abweicht. Das SQNR erleidet keine weitere nennenswerte Verschlechterung und ist hauptsächlich durch die DAU-Ansteuerung begrenzt. Für den komplett realisierten BPSDM wurde auf eine quantitativ auswertbare Simulation mit thermischen Rauschen wegen einer Simulationszeit von mehreren Wochen verzichtet und lediglich verifiziert, dass der Modulator einschwingt.

### 4.3 Entwurf des rauscharmen Verstärkers

Aus dem realisierten SDM ergibt sich die Ausgangslast für den LNA, der beim Entwurf berücksichtigt werden muss. Beim SDM handelt es sich um ein komplexes gegengekoppeltes System, deswegen wurde die differentielle Eingangsimpedanz simulatorisch mit Transientsimulationen bestimmt. Innerhalb des Signalbandes um  $f_{\text{RF}} = 750 \text{ MHz}$  ergab sich  $R_{e,\text{BPSDM}} \approx 340 \Omega$ . Der Ausgangswiderstand des LNA muss groß genug sein, sodass die Güte des ersten Resonators nicht zu stark einbricht.

Ein weiterer wichtiger zu beachtender Punkt ist die Symmetrieeigenschaft der Ausgangssignale des LNA, da zur Reduzierung des Flächenbedarfs auf einen differentiellen Eingang und auf integrierte Spulen verzichtet wird. Somit muss der LNA gleichzeitig auch als aktiver Balun fungieren. Abbildung 4.51(a) zeigt die grundsätzliche Schaltung des Balun-LNA, die auf dem Prinzip des in [48] vorgestellten rauschreduzierenden aktiven Baluns basiert.

Diese LNA-Topologie kombiniert die Eigenschaft einer geringen Rauschzahl durch




Abbildung 4.51: Schaltung und KSE des Balun-LNA.

die Verwendung einer Source-Stufe  $M_{1n}$  und  $M_{1p}$  als Eingangsstufe mit der Balun-Eigenschaft der folgenden Gate-Source-Balun-Stufe  $M_{2n}$ ,  $M_{2p}$ ,  $M_{3n}$  und  $M_{3p}$  zur Wandlung des unsymmetrischen Eingangssignals in ein symmetrisches Ausgangssignal. Wie bereits in Abschnitt 4.2.2 beim Entwurf der aktiven Spulen erläutert, erfolgt auch hier die Verwendung von komplementären Strukturen bei der Implementierung des LNA zur Reduzierung des Leistungsverbrauchs und der Nichtlinearitäten.

Um die Eingangsimpedanz des LNA in die Nähe der gewünschten Leistungsanpassung bei  $50 \Omega$  zu verschieben, wird ein Gegenkoppelwiderstand  $R_F$  implementiert. Obwohl  $M_{1n}$  und  $M_{2n}$  bzw.  $M_{1p}$  und  $M_{2p}$  als Kaskode wirken, wodurch sich die Millerkapazität und somit auch die Eingangskapazität des LNA stark reduziert, reicht diese Gegenkopplung alleine nicht aus, um einen Eingangsreflexionsfaktor  $S_{11} < -10 \text{ dB}$  zu erhalten. Es vereinfacht aber die Leistungsanpassung durch ein noch zu bestimmendes externes reaktives Anpassungsnetzwerk, worauf später ausführlicher eingegangen wird.

Zunächst erfolgt die Berechnung der Spannungsverstärkungen für beide Ausgänge des LNA, um die Einflüsse von  $R_F = \frac{1}{G_F}$  und der Transistorausgangswiderstände auf die Symmetrie des Ausgangs darzustellen. Abbildung 4.51(b) zeigt das dafür verwendete Ersatzschaltbild, in dem die komplementären Transistoren zusammengefasst wurden. Für die Symmetrieuntersuchungen reicht der Vergleich der Teilverstärkungen  $G_{Vn} = \frac{u_{a,n}}{u_1}$  und  $G_{Vp} = \frac{u_{a,p}}{u_1}$  aus, da bis zum Potential  $u_1$  der gleiche Signalpfad verwendet wird. Aus den aufgestellten kirchhoffschen Knoten-

gleichungen

$$0 = u_e g_{m1} + u_1 (g_{m2} + g_{DS1} + g_{DS2}) - u_{a,n} g_{DS2} \quad (4.43a)$$

$$0 = -u_e G_F - u_1 (g_{m2} + g_{DS2}) + u_{a,n} (g_{DS2} + G_F + G_L) \quad (4.43b)$$

$$0 = u_1 g_{m3} + u_{a,p} (g_{DS3} + G_L) \quad (4.43c)$$

ergibt sich nach Einsetzen und Umformen für die Teilverstärkungen

$$G_{Vn} = \frac{u_{a,n}}{u_1} = \frac{(g_{m2} + g_{DS2})(g_{m1} - G_F) - g_{DS1} G_F}{g_{DS2}(g_{m1} - G_F) + g_{m1}(G_F + G_L)} \quad (4.44)$$

$$G_{Vp} = \frac{u_{a,p}}{u_1} = -\frac{g_{m3}}{g_{DS3} + G_L}. \quad (4.45)$$

Für einen symmetrischen Ausgang muss  $G_{Vn} = -G_{Vp}$  gelten. Zunächst folgt die Festlegung darauf, die Transistoren  $M_{2n}$  und  $M_{3n}$  sowie  $M_{2p}$  und  $M_{3p}$  identisch zu dimensionieren und bei den gleichen Arbeitspunkten zu betreiben, sodass  $g_{m2} = g_{m3}$  und  $g_{DS2} = g_{DS3}$  auch bei auftretenden Prozessschwankungen gilt und der LNA robust ist. Durch Sicherstellung der Bedingung  $g_{m1} \gg G_F$  (und  $g_{m1} \geq g_{DS1}$ ) folgt dann

$$G_{Vn} = \frac{g_{m2} + g_{DS2}}{g_{DS2} + G_F + G_L}. \quad (4.46)$$

Ein Vergleich von Gleichung (4.45) und (4.46) legt die noch verbleibenden Bedingungen  $G_L \gg G_F$  und  $g_{m2} \gg g_{DS2}$  nahe, die für einen komplett symmetrischen Ausgang in erster Näherung erfüllt sein müssen. Es resultiert

$$G_{Vn} = -G_{Vp} = \frac{g_{m2}}{g_{DS2} + G_L}. \quad (4.47)$$

Das bedeutet, wenn der Gegenkoppelwiderstand groß gegenüber der Ausgangslast und die Gegenkopplung im Vergleich zur Transkonduktanz der Transistoren gering ist, kann der Ausgang als symmetrisch angenommen werden. In der Konsequenz reicht damit die Gegenkopplung allein für eine ausreichende Leistungsanpassung nicht aus, denn der Realteil der Eingangsimpedanz ist in erster Näherung proportional zu  $R_F$ . Der Gegenkoppelwiderstand müsste für  $\frac{1}{\text{Re}(Y_e)} = 50 \Omega$  so klein sein, dass sich neben der Rauschzahl die Ausgangssymmetrie signifikant verschlechtern würde. Unter den oben getroffenen Annahmen resultiert für die Eingangsimpedanz unter Einbeziehung der Gate-Source-Kapazität von  $M_{1n}$  und  $M_{1p}$

$$Y_e(s) = sC_{GS1} + \frac{1 + g_{m1}R_L}{R_F}. \quad (4.48)$$

Damit die Transistoren des aktiven Baluns bei dem gleichen Arbeitspunkt betrie-

ben werden, ist hier wie bei den Entwürfen der aktiven Spulen in Abschnitt 4.2.2 eine geregelte Arbeitspunkteinstellung für beide Strompfade erforderlich. Die Systemanforderungen an den Empfänger enthielten ebenfalls die Realisierung einer Verstärkungseinstellung, um im Falle großer Eingangsleistungen die Verstärkung reduzieren zu können und eine Übersteuerung des BPSDM zu verhindern und zugleich den dynamischen Bereich zu vergrößern. Für diesen Zweck wurden dem LNA-Entwurf noch schaltbare Source-Widerstände hinzugefügt, die bei maximaler gewünschter Verstärkung kurzgeschlossen werden. Abbildung 4.52 zeigt die finale Implementierung mit Arbeitspunktregelung und einstellbarer Verstärkung mit den in Tabelle 4.21 gelisteten Dimensionierungsparameter.




Abbildung 4.52: Finaler Balun-LNA.

Die Verstärkungseinstellung erfolgt hauptsächlich durch  $R_{S1}$ , da damit nur die Verstärkung von  $M_{1n}$  und  $M_{1p}$  verändert wird. Allerdings wirkt sich die Verstärkung des LNA signifikant auf die Eingangsimpedanz aus, weswegen  $R_F$  für die Nachjustierung der Leistungsanpassung ebenfalls schaltbar implementiert wurde. Bei minimaler Verstärkung treten durch die unsymmetrische Implementierung der Gegenkopplung mit  $R_F$  sowie die unterschiedliche Bulk-Source-Spannung von  $M_{2n}$  und  $M_{3n}$ , bzw.  $M_{2p}$  und  $M_{3p}$  stärkere Abweichungen beim symmetrischen Ausgang hervor, weswegen für den positiven Ausgangspfad noch die Implementierung einer schaltbaren Source-Degeneration  $R_{S2}$  erfolgte. Dessen schaltbarer Bereich ist aus diesem Grund wesentlich kleiner gehalten als für  $R_{S1}$ , da damit nur die Abweichungen durch die unsymmetrische Implementierung ausgeglichen werden. Mit dieser Schaltung ist eine Verstärkungsreduzierung um 15 dB möglich. Leider



Tabelle 4.21: Dimensionierungsparameter des Balun-LNA in Abbildung 4.52.

MOSFET	$W / \mu\text{m}$	$L / \text{nm}$	Komponente	Wert
$M_{1B}$	60	100	$C_1$	3,4 pF
$M_{1AB}$	60	100	$C_2$	3,0 pF
$M_{1BB}$	60	100	$C_3$	2,9 pF
$M_{2B}$	60	100	$C_4$	1 pF
$M_{2AB}$	60	100	$C_F$	400 fF
$M_{2BB}$	60	100	$C_{AC}$	3,4 pF
$M_{1An}$	48	30	$C_{C1}$	80 fF
$M_{1Ap}$	96	30	$C_{C2}$	130 fF
$M_{1Bp}$	90	30	$L_P$	9,1 nH
$M_{2An}$	48	60	$L_S$	18 nH
$M_{2Ap}$	96	60	$R_F$	0,52..16 k $\Omega$
$M_{2Bp}$	96	60	$R_{B1}$	500 $\Omega$
$M_{3An}$	48	60	$R_{B2}$	26,4 k $\Omega$
$M_{3Ap}$	96	60	$R_{B3}$	52,8 k $\Omega$
$M_{3Bp}$	96	60	$R_{S1}$	0..88 $\Omega$
$M_{1n}$	384	30	$R_{S2}$	0..22 $\Omega$
$M_{1p}$	768	30		
$M_{2n}$	384	60		
$M_{2p}$	768	60		
$M_{3n}$	384	60		
$M_{3p}$	768	60		

ist in diesem Konzept zur Veränderung der Verstärkung die Einstellung von vier unterschiedlichen Parametern notwendig ( $R_F, R_{S1}, R_{S2}$  und  $I_B$ ), wodurch es recht aufwendig und weniger robust gegenüber Prozessabweichungen ist. Eine bessere Implementierungsmöglichkeit für die Verstärkungseinstellung wird in Abschnitt 6.2.3 aufgezeigt.

Wegen der Arbeitspunkteinstellung sind diverse Koppelkondensatoren zur Trennung der Strompfade notwendig. Die Kapazität  $C_F$  wurde implementiert, sodass die Arbeitspunktspannung von  $U_e$  mit einem hochohmigen Widerstand auf 0 V gesetzt werden kann. Dadurch verwenden die NMOS-Schalter zum Schalten von  $R_F$  den größtmöglichen Spannungshub  $U_{DD}$  und die Nichtlinearität des LNA wird nicht durch die Schalter begrenzt. Zudem beeinflusst ein Anpassungsnetzwerk mit paralleler Spule zur Masse nicht mehr den Arbeitspunkt des LNA.

Die Balun-Transistoren verwenden eine größere als die minimale Gate-Länge von 60 nm, zum Einen wegen des benötigten größeren Ausgangswiderstands als auch wegen des besseren  $\frac{g_m}{g_{DS}}$ -Verhältnis und damit größeren Verstärkung bei dem ge-




Abbildung 4.53: Simuliertes Frequenzverhalten des LNA.

wählten Arbeitspunktstrom. Der LNA und das Filter des BPSDM werden lediglich über Koppelkondensatoren miteinander verbunden, sodass keine gegenseitige Beeinflussung der Arbeitspunktströme der Blöcke auftritt. Wegen der unterschiedlich verwendeten Weiten- und Längenverhältnisse zwischen PMOS und NMOS im LNA und in der aktiven Spule ist es nicht möglich, die Koppelkondensatoren einzusparen und die Regelung in einem Schaltblock mittels Dummy-Pfad zu implementieren, auch wenn beide Blöcke mit der gleichen Gleichtaktausgangsspannung entworfen wurden. Die Stromverhältnisse in den einzelnen Pfaden hängen auch von den signifikant voneinander abweichenden Dimensionierungsparametern der Transistoren im LNA und der aktiven Spule ab, wodurch sich der Arbeitspunkt beider Schaltungen zu stark verschiebt.

Abbildung 4.53 zeigt die Transkonduktanz und den Eingangsreflexionsfaktor des LNA mit dem externen Anpassungsnetzwerk. Die Simulationsergebnisse der extrahierten finalen Implementierung sind in Tabelle 4.22 zusammengefasst. Das Hauptaugenmerk bei der Realisierung des LNA wurde auf eine möglichst geringe Rauschzahl bei hoher Verstärkungseinstellung mit einem maximalen Stromverbrauch von 5 mA gelegt, wobei sich die Nichtlinearitätseigenschaften nur vernachlässigbar auf den dynamischen Bereich des BPSDM auswirken sollen. Durch die Reduzierung der LNA-Verstärkung verschlechtert sich der Eingangsreflexionsfaktor merklich und kann nicht vollständig durch Nachjustierung von  $R_F$  auf  $S_{11} < -10$  dB eingestellt werden, ohne die Signalsymmetrie am Ausgang stark zu verschlechtern. Diese LNA-Implementierung hat einige Nachteile, so ist die Verstärkungseinstellung mit vier Parametern recht komplex und die Asymmetrie des Ausgangssignals ist bei maximaler Verstärkung mit einer Abweichung der Amplitude von 15% und der Phase von  $6^\circ$  signifikant. Zudem benötigt diese Struktur ein externes reaktives Anpassungs-

Tabelle 4.22: Simulationsergebnisse des extrahierten Balun-LNA für maximale und minimale Verstärkungseinstellung mit einer Last von  $R_{L,diff} = 340 \Omega$  bei  $f_{Sig} = 750$  MHz.

Kennwert	max. $G_T$	min. $G_T$
$S_{11}$	-11,9 dB	-7,6 dB
$NF$	1,5 dB	5,5 dB
$G_{T,diff}$	62,2 mS	11,1 mS
$\Delta G_{T,rel}$	15,0%	3,6%
$\Delta\varphi$	6,0°	4,0°
$U_{DD}$	1,1 V	1,1 V
$I_{DD}$	4,8 mA	2,9 mA
$I_{a,1}$ dB	1,79 mA	0,94 mA
$P_{g,av,1}$ dB	-20,8 dBm	-11,4 dBm
$IP_{IM3}$	-7,5 dBm	-7,4 dBm

netzwerk, wodurch gleichzeitig auch eine Bandbegrenzung des LNA stattfindet, auch wenn keine integrierten Spulen zur Realisierung eines Baluns erforderlich sind. Diese Nachteile werden mit einer erweiterten LNA-Topologie in Abschnitt 6.2.3 adressiert.

Eine beim LNA-Entwurf mit einem externen Anpassungsnetzwerk generell auftretende Problemstellung ist die Wahl der Netzwerktopologie. Bei einem idealen reaktiven Netzwerk spielt der Aufbau des Netzwerks keine Rolle, da dann das Netzwerk selbst rauschfrei ist und damit der Pfad im Smith-Diagramm für die Impedanztransformation auf die Rauschzahl bei der angepassten Frequenz keinen Einfluss hat.

Reale Komponenten enthalten jedoch parasitäre Wirkwiderstände und deren thermisches Rauschen wirkt sich negativ auf die Rauschzahl des LNA aus. Die Größe der parasitären Widerstände hängt aber von den gewählten Komponenten ab, weswegen sich doch die Frage nach dem optimalen Netzwerk mit dem geringsten Rauschen stellt. Das optimale Netzwerk zu finden, ist aber sehr aufwendig, denn selbst bei einer Beschränkung auf nur maximal zwei Komponenten für die Anpassung, gibt es insgesamt 12 Möglichkeiten für ein solches Netzwerk aus Spulen und/oder Kapazitäten. Ein paar dieser Möglichkeiten fallen aufgrund der vorliegenden Eingangsimpedanz des LNA schnell außer Betracht, da nicht mit jedem L-Netzwerk jede Eingangsimpedanz nach  $50 \Omega$  transformiert werden kann. Aber selbst wenn nur vier Netzwerke für die Anpassung in Frage kommen, müssen diese bei jeder Änderung der LNA-Eingangsimpedanz während des Entwurfsprozess neu gefunden werden.

Um den Entwurfsprozess des LNA zu beschleunigen, wurde deshalb für die vorliegende Arbeit der Schritt des Findens des optimalen Anpassungsnetzwerks mit

einem SKILL-Skript automatisiert. Zur Bestimmung aller in Frage kommender Anpassungsnetzwerke muss zunächst für den entworfenen LNA die komplexe Eingangsimpedanz, die optimale Impedanz für Rauschanpassung  $Z_{\text{opt}}$ , den Rauschfaktor  $F$  und minimalen Rauschfaktor  $F_{\text{min}}$  simuliert werden. Aus diesen Resultaten ermittelt das Skript zunächst die Größe der Komponenten der verschiedenen Anpassungsnetzwerke für die bestmögliche Leistungsanpassung und berechnet dafür dann den dazugehörigen Eingangsreflexionsfaktor und die Rauschzahl und fügt die Ergebnisse mit  $S_{11} < -10$  dB als Simulationspunkt der Simulationsumgebung hinzu. Somit können während des LNA-Entwurfsprozess alle Simulationen eingespart werden, die lediglich der Bestimmung der Komponenten des Anpassungsnetzwerkes und der sich daraus resultierenden Rauschzahl dienen. Der Quellcode des Skripts befindet sich in Anhang B, im nachfolgenden Abschnitt wird auf den theoretischen Hintergrund der Rauschberechnungen eingegangen.




Abbildung 4.54: Verallgemeinertes Eingangsimpedanznetzwerk des Balun-LNA.

Das Bestimmen des geringsten  $S_{11}$  für eine entsprechende Anpassung erfolgt durch die numerische Berechnung der Eingangsimpedanz für alle gegebenen Komponentengrößen des Netzwerks. Für den hier vorgestellten Balun-LNA aus Abbildung 4.52 ergibt sich z.B. das in Abbildung 4.54 dargestellte allgemeine Netzwerk, woraus für die Eingangsimpedanz

$$\underline{Z}_e = \frac{1}{\frac{1}{Z_P} + \frac{1}{Z_S + Z_{e,LNA}}} \quad (4.49)$$

folgt. Für die externen Spulen und Kondensatoren für die Anpassung existieren bereits verallgemeinerte Modellgleichungen, die aus den bereitgestellten Modellen vom Hersteller der externen Bauelemente extrapoliert wurden. Diese werden im Skript berechnet und dann in Gleichung (4.49) eingesetzt. Um danach für die gefundenen Anpassungsnetzwerke die neuen Rauschzahlen für LNA mit Anpassung zu berechnen, muss zunächst das Rauschverhalten des LNA aus der Simulation ermittelt werden.

Gemäß den Herleitungen aus [49, S. 12–13] gilt:

$$F = 1 + \frac{C_{A11}(G_g^2 + B_g^2) + C_{A22} + 2 \operatorname{Re}(C_{A12})G_g - 2 \operatorname{Im}(C_{A12})B_g}{G_g} \quad (4.50)$$

$$F_{\min} = 1 + 2 \operatorname{Re}(C_{A12}) + 2\sqrt{C_{A11}C_{A22} - \operatorname{Im}(C_{A12})^2} \quad (4.51)$$

$$G_{\text{opt}} = \sqrt{\frac{C_{A11}C_{A22} - \operatorname{Im}(C_{A12})^2}{C_{A11}^2}} \quad (4.52)$$

$$B_{\text{opt}} = \frac{\operatorname{Im}(C_{A12})}{C_{A11}}, \quad (4.53)$$

wobei  $\underline{Y}_{\text{opt}} = G_{\text{opt}} + j \cdot B_{\text{opt}} = \frac{1}{\underline{Z}_{\text{opt}}}$  der optimalen Admittanz für Rauschanpassung und -abstimmung und die  $C_A$ -Matrix der normierten Korrelationsmatrix  $S$  mit

$$C_A = \begin{pmatrix} C_{A11} & C_{A12} \\ C_{A12}^* & C_{A22} \end{pmatrix} = \frac{1}{4k_B T} \begin{pmatrix} S_{UN} & S_{UI} \\ S_{UI}^* & S_{IN} \end{pmatrix} \quad (4.54)$$

entspricht. Die Korrelationsmatrix beschreibt das Verhalten eines beliebigen Vierpols (hier des LNA) mit zwei korrelierten Ersatz-Rauschquellen  $u_n$  und  $i_n$  und diese können durch Umstellen der Gleichungen (4.50) bis (4.53) direkt aus den Simulationsergebnissen berechnet werden. Abbildung 4.55 zeigt das Ersatzschaltbild des Anpassungsnetzwerk mit den vorhandenen Rauschquellen.




Abbildung 4.55: Eingangsimpedanznetzwerk des Balun-LNA mit Rauschersatzquellen.

Für die  $C_A$ -Matrixelemente ergibt sich

$$C_{A11} = \frac{G_g(F - F_{\min})}{(G_g - G_{\text{opt}})^2 + (B_g - B_{\text{opt}})^2} \quad (4.55)$$

$$\operatorname{Re}(C_{A12}) = \frac{F_{\min} - 1}{2} - \frac{G_{\text{opt}}G_g(F - F_{\min})}{(G_g - G_{\text{opt}})^2 + (B_g - B_{\text{opt}})^2} \quad (4.56)$$

$$\operatorname{Im}(C_{A12}) = \frac{B_{\text{opt}}G_g(F - F_{\min})}{(G_g - G_{\text{opt}})^2 + (B_g - B_{\text{opt}})^2} \quad (4.57)$$

$$C_{A22} = \frac{(G_{\text{opt}}^2 + B_{\text{opt}}^2)G_g(F - F_{\min})}{(G_g - G_{\text{opt}})^2 + (B_g - B_{\text{opt}})^2}. \quad (4.58)$$

Um die Rauschzahl des LNA mit Anpassung zu berechnen, müssen für alle Rauschquellen die Übertragungsfunktionen zum Eingang im Kurzschlussfall bestimmt werden. Nach Abbildung 4.55 berechnen sich die Übertragungsfunktionen zu

$$\underline{G}_1 = \frac{u_{\text{ng}}}{u_n} = -\frac{\underline{Z}_g + \underline{Z}_P}{\underline{Z}_P} \quad (4.59)$$

$$\underline{G}_2 = \frac{u_{\text{ng}}}{i_n} = -\frac{\underline{Z}_g \underline{Z}_S}{\underline{Z}_P} - \underline{Z}_g - \underline{Z}_S \quad (4.60)$$

$$\underline{G}_3 = \frac{u_{\text{ng}}}{u_{\text{nS}}} = \frac{\underline{Z}_g + \underline{Z}_P}{\underline{Z}_P} \quad (4.61)$$

$$\underline{G}_4 = \frac{u_{\text{ng}}}{u_{\text{nP}}} = \frac{\underline{Z}_g}{\underline{Z}_P}. \quad (4.62)$$

Da es sich beim Anpassungsnetzwerk und der Generatorimpedanz um rein passive Komponenten handelt, gilt für die Ersatzrauschquellen von  $\underline{Z}_g$ ,  $\underline{Z}_S$  und  $\underline{Z}_P$

$$S_{\text{UNg}} = 4k_B T \operatorname{Re}(\underline{Z}_g) \quad (4.63)$$

$$S_{\text{UNS}} = 4k_B T \operatorname{Re}(\underline{Z}_S) \quad (4.64)$$

$$S_{\text{UNP}} = 4k_B T \operatorname{Re}(\underline{Z}_P). \quad (4.65)$$

Diese Rauschkomponenten sind unkorreliert zum Rauschen des LNA, somit resultiert für die eingangsseitige Rauschleistungsdichte mit

$$S_{\text{UNe}} = \underline{G} \cdot \underline{S} \cdot \underline{G}^H \quad (4.66)$$

schließlich

$$S_{\text{UNe}} = \begin{pmatrix} \underline{G}_1 & \underline{G}_2 & \underline{G}_3 & \underline{G}_4 \end{pmatrix} \cdot \begin{pmatrix} S_{\text{UN}} & \underline{S}_{\text{UI}} & 0 & 0 \\ \underline{S}_{\text{UI}}^* & S_{\text{IN}} & 0 & 0 \\ 0 & 0 & S_{\text{UNS}} & 0 \\ 0 & 0 & 0 & S_{\text{UNP}} \end{pmatrix} \cdot \begin{pmatrix} \underline{G}_1 \\ \underline{G}_2 \\ \underline{G}_3 \\ \underline{G}_4 \end{pmatrix}^* \quad (4.67)$$

und damit schlussendlich die neue Rauschzahl mit

$$NF = 10 \log_{10} \left( 1 + \frac{S_{\text{UNe}}}{S_{\text{UNg}}} \right). \quad (4.68)$$

Für das Skript wurden die Übertragungsfunktionen für die verbleibenden drei Möglichkeiten, eine Anpassung mit einer oder zwei Komponenten zu realisieren, ebenfalls berechnet und implementiert. Die Funktionalität des Skripts wurde nur

für  $T = 290\text{ K}$  verifiziert, für diesen Fall stimmt die berechnete Rauschzahl der Schaltung mit Anpassung bis auf 0,01 dB mit dem Simulationsergebnis überein.

Für den hier vorgestellten Balun-LNA ergab sich beim Vergleich der in Frage kommenden Anpassungsnetzwerke die geringste Rauschzahl bei der Verwendung einer Spule parallel zum Eingang mit  $L_P = 28\text{ nH}$  gefolgt von einer Serienspule mit  $L_S = 22\text{ nH}$ , demzufolge wurde diese Leistungsanpassung für die finale Implementierung gewählt.

## 4.4 Versorgungs- und Hilfsschaltungen

Viele der in der vorliegenden Arbeit vorgestellten Schaltblöcke für den Empfänger benötigen neben der Versorgungsspannung zusätzliche einstellbare Referenzströme und -spannungen zum Festlegen der Arbeitspunkte. Diese werden von zwei bereits vorhandenen fertig entworfenen Referenzstromquellen abgeleitet. Beide Quellen stellen ihren Strom mit einer Referenzspannung von einer ebenfalls vorhandenen Bandgapschaltung und einem Referenzwiderstand ein, aber nur bei einer erfolgt eine Kalibration des Stroms über die Trimmung des Widerstands. Die getrimmte Quelle eignet sich als Referenz für alle notwendigen Versorgungsströme der Empfängerblöcke. Die ungetrimmte Quelle eignet sich für die Festlegung von Referenzspannungen über gleichartige Widerstände, denn dann wirkt sich die Abhängigkeit des Widerstandswertes vom Prozess oder von der Temperatur nicht auf die Spannung aus, da sich sowohl der Referenz- als auch der Lastwiderstand gleichermaßen ändert.

Damit der bereitgestellte Referenzstrom einer Quelle bei der Vervielfältigung nur minimal von Prozessschwankungen und der Ausgangsspannung im jeweiligen Schaltungsblock abhängt, erfolgt die Verteilung mittels Kaskode-Stromspiegel mit Source-Degeneration. Abbildung 4.56 zeigt das Prinzipschaltbild eines solchen Stromspiegels mit NMOS-Transistoren. In den Stromspiegeln wurde gleichzeitig die




Abbildung 4.56: Schaltung eines 4 Bit einstellbaren NMOS-Stromspiegels.




Abbildung 4.57: Schaltbild des Differenzverstärkers für die Arbeitspunktregelschleifen.




Abbildung 4.58: Logikschaltung zur Wandlung von Thermometer- zu Binärcode.

Einstellbarkeit der Stromstärke für die verschiedenen Empfängerblöcke implementiert, indem bei Bedarf zusätzliche Stromspiegelpfade zum Ausgang hinzugeschaltet werden können. Im Rahmen der vorliegenden Arbeit war es lediglich erforderlich, einige zusätzliche Stromspiegelverhältnisse und Strombanken zu implementieren, um alle entworfenen Empfängerblöcke zu versorgen.

Neben den Referenzströmen und -spannungen verwenden die meisten Schaltblöcke Regelschleifen mit einem einheitlichen Differenzverstärker um den Arbeitspunkt einzustellen. Die Topologie des Verstärkers ist in Abbildung 4.57 dargestellt. Mit diesem Verstärker müssen nur Gleichspannungen geregelt werden, somit liegt der Fokus hier auf einer kleinen Fläche und einem niedrigen Stromverbrauch bei maximaler Verstärkung. Darum handelt es sich bei der Verstärkertopologie um ein einfaches Differenzpaar mit aktiver Last und unsymmetrischem Ausgang. Der Verstärker verbraucht insgesamt  $I_{DD} = 19 \mu\text{A}$  und erreicht eine Spannungsverstärkung



Tabelle 4.23: Thermometer- und Binärcodierung des 4 Bit Flash-ADU.

Zustand	Thermometercode	Binärcode
0	000 0000 0000 0000	0000
1	000 0000 0000 0001	0001
2	000 0000 0000 0011	0010
3	000 0000 0000 0111	0011
4	000 0000 0000 1111	0100
	⋮	
14	011 1111 1111 1111	1110
15	111 1111 1111 1111	1111

von  $G_V = 30$  dB.

Der in Abschnitt 4.2.7 beschriebene implementierte Quantisierer des BPSDM gibt den digitalisierten Pegel lediglich thermometercodiert aus und wird deswegen am Ausgang noch mit einer Logikschaltung bestehend aus Addierern in den Binärcode gewandelt, um die Anzahl der Ausgänge zu verringern. Die verwendete Schaltung ist in Abbildung 4.58 dargestellt und wandelt den Thermometercode gemäß der Gesetzmäßigkeit in Tabelle 4.23 in den entsprechenden Binärcode um.

Zudem besteht noch die Möglichkeit, über einen Multiplexer am digitalen Ausgang des Empfängers auf ein linear rückgekoppeltes Schieberegister (engl. LFSR - *Linear Feedback Shift Register*) umzuschalten, um nur den digitalen Ausgang zu testen. Das LFSR erzeugt einen festgelegten bekannten periodisch wiederkehrenden Binärcode und erlaubt damit die Eingrenzung einer möglichen Fehlerursache im System auf den Digital- oder Analogteil. Wird der festgelegte Code beim Messen verifiziert, kann eine Fehlfunktion im Digitalpfad ausgeschlossen werden.

---

# 5 Messung des Empfängers

## 5.1 Messaufbau und -durchführung

Der in der vorliegenden Arbeit entworfene direkt digitalisierende Empfänger wurde für die Fertigung in das Toplayout eines bei Intel in der Entwicklung befindlichen komplexen Sende-Empfängers eingebettet. Dies hat die großen Vorteile, dass bereits vorhandene Schaltblöcke wie LDO (engl. *Low Dropout Regulator*), Bandgap und DCO (engl. Digital gesteuerter Oszillator, engl. *Digital Controlled Oscillator*) und Digitalteil auf dem Chip problemlos verwendet werden können und zudem ermöglicht das die Evaluierung des Empfängers mit derselben Testumgebung. Dadurch entfallen die aufwendigen Arbeiten der Entwicklung einer eigenen Testleiterplatte und Programmierung eines Kommunikationsinterfaces.




Abbildung 5.1: Schematische Darstellung des Messaufbaus für die Messung des DRX mit Signal-generator.




Abbildung 5.2: Mikroskopaufnahmen des direkt digitalisierenden Empfängers. Die achteckigen Metallflächen sind die Gehäusekontaktflächen für die Versorgungsanschlüsse und den RF-Eingang.

Die Testumgebung ist in Abbildung 5.1 dargestellt und besteht aus einer Hauptleiterplatte für die Spannungsversorgung des Testchips und einer darauf aufgesteckten Leiterplatte mit dem aufgelöteten gehäusten Sende-Empfänger-Chip, auf der sich auch das Anpassungsnetzwerk, die RF-Eingänge sowie eine digitale Schnittstelle zum Auslesen der Messdaten und Ansteuern des Chips befindet. Abbildung 5.2 zeigt die Mikroskopaufnahme des LNA und des BPSDM des DRX nach Entfernung des BGA-Chipgehäuse (engl. *Ball Grid Array*).

Die digitale Schnittstelle ist an eine Test-Bridge angeschlossen, die das Interface zwischen PC und der Testplatine bildet. Aufbauend auf der dafür entwickelten Software können Messungen direkt mittels Matlab aufgesetzt, durchgeführt und ausgewertet werden. Die für die Messung benötigten Messgeräte (Signalgenerator, Spektrumanalysator und Netzwerkanalysator) sowie die Spannungsversorgung für die Hauptleiterplatte sind über GPIB (engl. *General Purpose Interface Bus*) ebenfalls an den PC angeschlossen und erlaubt damit die Kontrolle des kompletten Messplatzes mit Matlab.

Für eine ordentliche Messung wird zunächst die Testplatine und der Chip mit den Standardregistereinstellungen hochgefahren, diese beinhalten z.B. die Trimmungseinstellung der Referenzstromquelle auf dem Chip und die Frequenzeinstellung des DCO, von dem der Referenztakt für den BPSDM abgeleitet ist. Danach erfolgt das Neusetzen der Register, die den direkt digitalisierenden Empfänger betreffen.

Abgesehen von der Messung des Eingangsreflexionsfaktors und des Leistungsverbrauchs erfolgen alle übrigen Messungen des Empfängers, indem über ein Koaxialkabel mit einem Signalgenerator ein Sinussignal in den RF-Eingang des Empfängers gespeist und die entstehenden ADU-Ausgangsdaten während der Messung im RAM der Test-Bridge gespeichert und erst danach auf den PC übertragen werden, wo die eigentliche Auswertung der Daten mittels FFT erfolgt. Für diese Messanordnung wird vor Messbeginn der Leitungsverlust des Koaxialkabels und der Leiterbahn auf der Platine heraus kalibriert. Da es sich um eine bei Intel verbreitete Testplatine handelt, existiert für die Leiterplattenverluste bereits eine hinterlegte LUT, somit ist nur noch der Verlust des verwendeten Koaxialkabels mittels Pegelmessung zu bestimmen.

Durch die beschränkte Speicherkapazität des RAM sind nur zusammenhängende Messungen mit maximal 131072 Abtastwerten möglich. Die maximale Übertragungsrate im Digitalteil auf dem Chip beträgt  $4 \frac{\text{GBit}}{\text{s}}$ , somit können keine Messergebnisse für den Überabtastbetrieb bei  $f_s = 3 \text{ GHz}$  aufgenommen werden, denn dafür ist bei einem 4 Bit Ausgang eine Datenrate von  $12 \frac{\text{GBit}}{\text{s}}$  erforderlich. Wenn nicht anders angegeben, erfolgte die Messauswertung immer an einer gemittelten FFT, die sich aus 16 Einzelmessungen mit 131072 Abtastwerten ergab.

## 5.2 Messergebnisse

Beim Beginn der Messung des direkt digitalisierenden Empfängers wurden zunächst die während der Simulationsphase gefundenen Einstellungen des Bandpassfilters in Abschnitt 4.2.6 solange variiert, bis das erwartete Frequenzspektrum des Empfängers gemessen wurde. Dieser erste Schritt hängt hauptsächlich mit der Prozessabhängigkeit der Funktionalität von den aktiven Spulen des Bandpassfilters zusammen. Ein weiterer Faktor ist die Tatsache, dass bei der Verifikation des gesamten Empfängers wegen der langen Simulationszeit nicht alle Blöcke vollständig extrahiert simuliert werden konnten, wie in Abschnitt 4.2.10 erläutert wurde.

Die in der Messung verwendeten Einstellungen sind zusammen mit den in der Simulation gefundenen Einstellungen in Tabelle 5.1 aufgelistet. Vor allem beim dritten Resonator mussten die Einstellungen deutlich verändert werden, da sich dort wegen des höheren Impedanzniveaus Prozessabweichungen stärker auf die Funktionalität auswirkten. Der komplette Empfänger verbraucht  $I_{\text{DD}} = 33,1 \text{ mA}$  über einer Versorgungsspannung von  $U_{\text{DD}} = 1,1 \text{ V}$ .

Tabelle 5.1: Gegenüberstellung der verwendeten Standardeinstellungen des Schleifenfilters in der Simulation und Messung.

Parameter	nominaler Einstellbereich	Anzahl der Bits	Einstellung für <i>schematic</i> -Simulation	Einstellung für die Messung
$I_{T1,gt}$	50 $\mu$ A .. 150 $\mu$ A	8	176	176
$I_{T1,ra}$	50 $\mu$ A .. 150 $\mu$ A	8	172	228
$I_{T2,gt}$	50 $\mu$ A .. 600 $\mu$ A	10	472	472
$I_{T2,ra}$	50 $\mu$ A .. 600 $\mu$ A	10	608	296
$I_{AI1,S}$	45 $\mu$ A .. 270 $\mu$ A	4	7	7
$I_{AI1,G}$	15 $\mu$ A .. 90 $\mu$ A	4	6	6
$I_{AI2,S}$	45 $\mu$ A .. 270 $\mu$ A	4	7	10
$I_{AI2,G}$	15 $\mu$ A .. 90 $\mu$ A	4	7	9
$I_{AI3,S}$	45 $\mu$ A .. 270 $\mu$ A	4	7	7
$I_{AI3,G}$	15 $\mu$ A .. 90 $\mu$ A	4	2	2
$W_{AI1,M1n}$	1 $\mu$ m .. 63 $\mu$ m	6	21	25
$W_{AI1,M1p}$	0,8 $\mu$ m .. 50,4 $\mu$ m	6	21	24
$W_{AI2,M1n}$	1 $\mu$ m .. 63 $\mu$ m	6	20	23
$W_{AI2,M1p}$	0,8 $\mu$ m .. 50,4 $\mu$ m	6	20	22
$W_{AI3,M1n}$	1 $\mu$ m .. 63 $\mu$ m	6	5	17
$W_{AI3,M1p}$	0,8 $\mu$ m .. 50,4 $\mu$ m	6	5	19
$C_1$	5,2 pF .. 10,32 pF	8	212	104
$C_2$	6,4 pF .. 11,52 pF	8	144	24
$C_3$	10 fF .. 2,56 pF	8	62	64
$R_1$	1,5 k $\Omega$ .. 4 k $\Omega$ ; $\infty$	6	40	32
$R_2$	1,5 k $\Omega$ .. 4 k $\Omega$ ; $\infty$	6	47	62
$R_3$	8,25 k $\Omega$ .. 10,75 k $\Omega$ ; $\infty$	6	32	32
$R_{gv}$	370 $\Omega$ .. 5,2 k $\Omega$	3	2	6

Abbildung 5.3 zeigt, dass sich bei diesen Einstellungen und bei gleicher Eingangsleistung das gemessene Frequenzspektrum ähnlich dem simulierten Spektrum verhält. Der Rauschboden in der Messung schwankt so wenig, weil dort die FFT über 128 Messungen gemittelt wurde. Sowohl die auftretende Rauschformung als auch die Signalamplitude im Nutzfrequenzband sind mit der Simulation vergleichbar. Das gemessene Spektrum zeigt auch Unregelmäßigkeiten außerhalb des Nutzfrequenzbereichs. Die NTF ist nicht so gleichmäßig und symmetrisch wie in der Simulation, zu erkennen an der Rauschüberhöhung um 90 MHz und der ungleichmäßigen Steilheit des Rauschabfalls hin zum Nutzfrequenzband. Das lässt auf eine nicht perfekte Übereinstimmung der Empfängereinstellungen mit den Koeffizienten der Systemsi-




Abbildung 5.3: Simulation ( $f_{\text{Sig}} = 745 \text{ MHz}$ ) und Messung ( $f_{\text{Sig}} = 749 \text{ MHz}$ ) des Frequenzspektrums des direkt digitalisierenden Empfängers bei  $P_{g,\text{av}} = -75 \text{ dBm}$  und maximaler Verstärkung des LNA. Damit der Rauschboden zwischen Simulation und Messung optisch verglichen werden kann, wurde für eine Einzelmessung die Anzahl der Abtastwerte auf 4096 reduziert, um sie der Simulation anzupassen. Die dargestellte Messung ergibt sich aus der Mittelung von 128 Einzelmessungen.




Abbildung 5.4: Simulierter und gemessener Eingangsreflexionsfaktor des Empfängers für maximal eingestellte LNA-Verstärkung.

mulation schließen, die grundsätzliche Funktionalität des direkt digitalisierenden Empfängers kann aber nachgewiesen werden. Die gemessene Rauschzahl und Verstärkung beträgt  $NF = 11,7 \text{ dB}$ , bzw.  $G = 40,8 \text{ dB}$  (Simulation:  $NF = 12,7 \text{ dB}$ ,  $G = 41,0 \text{ dB}$ ).

Abbildung 5.4 zeigt die Eingangsreflexion des Empfängers. Im Messaufbau wurden mit  $L_S = 18 \text{ nH}$  und  $L_P = 9,1 \text{ nH}$  von der Simulation des LNA abweichende




Abbildung 5.5: Gemessenes maximales SNDR, SNR und SFDR des Empfängers für maximal und minimal eingestellte LNA-Verstärkung mit  $f_{\text{Sig}} = 749$  MHz,  $f_{\text{RF}} = 750$  MHz und  $f_{\text{BW}} = 20$  MHz.

Tabelle 5.2: Gemessenes SNDR, SNR, SFDR, DR und Empfindlichkeit des Empfängers für maximal und minimal eingestellte LNA-Verstärkung mit  $f_{\text{Sig}} = 749$  MHz,  $f_{\text{RF}} = 750$  MHz und  $f_{\text{BW}} = 20$  MHz.

Kennwert	max. $G_{\text{T,LNA}}$	min. $G_{\text{T,LNA}}$
$SNR_{\text{max}}$	36 dB	36 dB
$SNDR_{\text{max}}$	29 dB	29 dB
$SFDR_{\text{max}}$	47 dB	47 dB
$P_{\text{g,av,min}}$	-89 dBm	-75 dBm
$P_{\text{g,av,max}}$	-45 dBm	-30 dBm
$DR_{\text{SDM}}$	44 dB	45 dB
$DR_{\text{DRX}}$	59 dB	

Spulenwerte verwendet, da sich in einer nachgelagerten Simulation mit Berücksichtigung der parasitären Einflüsse durch das Package für diese Werte die optimale Leistungsanpassung ergab. Dies führt zu dem erreichten Eingangsreflexionsfaktor von  $S_{11} = -16$  dB bei  $f = 750$  MHz.




Abbildung 5.6: Gemessenes Frequenzspektrum bei  $P_{g,\text{av}} = -45 \text{ dBm}$  und maximaler Verstärkung des LNA.


Abbildung 5.5 stellt die gemessene Auflösung und den dynamischen Bereich über die Eingangssignalleistung dar, woraus sich die in Tabelle 5.2 aufgelisteten Resultate für die spezifizierte Signalbandbreite von  $f_{\text{BW}} = 20 \text{ MHz}$  ergeben. Der Dynamikbereich für den gesamten Empfänger umfasst  $DR_{\text{dB}} = 59 \text{ dB}$ . Das SNDR ist bei höheren Eingangsleistungen geringer als das SNR, da bei zunehmenden nichtlinearem Verhalten des Empfängers bei höheren Signalleistungen aufgrund der Unterabtastung die ungeraden Harmonischen mit in das Signalband gefaltet werden, wie das Spektrum in Abbildung 5.6 für die maximal mögliche Signalleistung verdeutlicht. In den Simulationen während der Entwurfsphase war dieser Effekt vernachlässigbar, somit haben sich die nichtlinearen Eigenschaften des Bandpassfilters signifikant verschlechtert.

Das zeigt sich auch in der Messung des Intermodulationsproduktes dritter Ordnung in Abbildung 5.7 über der Signalleistung. In der Simulation ist die Leistung des Intermodulationsproduktes rund 10 dB geringer als in der Messung. Es wurde ein maximales  $\text{HD}_3 = -46,5 \text{ dB}$  bei  $P_{g,\text{av}} = -70 \text{ dBm}$  gemessen. Da die Leistung des Intermodulationsproduktes nicht mit dem Faktor drei der Eingangsleistung ansteigt, fehlt die notwendige Voraussetzung für die Angabe eines  $\text{IIP}_{\text{IM}3}$ .

Abbildung 5.8 zeigt die STF des Empfängers. Im Nutzfrequenzbereich beträgt die Abweichung von der Simulation weniger als 1 dB, aber auch hier spiegelt sich die nicht perfekte Übereinstimmung der Empfängereinstellung mit den Koeffizienten mit zunehmender Entfernung vom Nutzfrequenzbereich wider.

Der Hauptgrund für die Realisierung eines zeitkontinuierlichen BPSDM war, den Vorteil des inhärenten AAF nutzen zu können (siehe Abschnitt 3.2). In Ab-





(a) Intermodulation 3. Ordnung.


(b) Gemessenes Frequenzspektrum für  $P_{g,av} = -70$  dBm. (c) Gemessenes Frequenzspektrum für  $P_{g,av} = -50$  dBm.

Abbildung 5.7: Gemessene und simulierte Intermodulation 3. Ordnung mit  $f_1 = 749$  MHz und  $f_2 = 748$  MHz. Ausgangspegel  $< -80$  dBFS sind aufgrund des Rauschens nicht mehr messbar. Bei der Simulation geht die 3. Harmonische wegen der geringeren Anzahl an verwendeten Abtastwerten schon für Pegel  $< -70$  dBFS im Rauschen unter.

Abbildung 5.9 ist die gemessene Unterdrückung der Alias-Frequenzsignale für alle Spiegelfrequenzbänder bis 3 GHz dargestellt. Im schlechtesten Fall wird immer noch eine Unterdrückung  $IR > 40$  dB erreicht. Dass die Filterigenschaften der Spiegelfrequenzen nicht besser ausfallen, hängt mit dem verwendeten Tastverhältnis des RZ-DAU von  $D_c = 54\%$  zusammen. Auf diesen Effekt wird in Abschnitt 6.1 zur Optimierung des Systems näher eingegangen.

Für in Transceivern verwendete Empfänger mit Frequenzduplexbetrieb spielen auch die Auswirkungen eines eingekoppelten Signals vom Senderblock eine wichtige Rolle. Um die Sensibilität des Empfängers zu erfassen, wurde mit einem Duplexabstand von 40 MHz zusätzlich zum Nutzsignal ein Störsignal mit variierender Signalleistung angelegt und jeweils das  $SNDR$  des Nutzsignals bestimmt, siehe Ab-




Abbildung 5.8: Simulation und Messung der STF des Empfängers bei  $P_{g,av} = -75$  dBm.




Abbildung 5.9: Gemessene Spiegelfrequenzunterdrückung des Empfängers bei  $P_{g,av} = -45$  dBm. Spiegelfrequenzunterdrückungen  $IR > 73$  dB können aufgrund des Rauschens nicht gemessen werden.






Abbildung 5.10: Gemessenes SNDR eines mit  $P_{g,av} = -60$  dBm empfangenen Nutzsignals bei maximaler Verstärkung des LNA in Abhängigkeit des vom Sender zum Empfänger durchgelassene Sendesignalleistung bei  $f_{RF} - 40$  MHz = 710 MHz.



(a) STF.



(b) Frequenzspektrum.

Abbildung 5.11: Gemessene STF und Frequenzspektren für verschiedene Einstellungen der Resonatorkapazitäten  $C_1$ ,  $C_2$  und  $C_3$  für  $P_{g,av} = -75$  dBm.

bildung 5.10. Ab  $P_{g,av,tx} > -60$  dBm kommt es zu signifikanter Desensibilisierung des Empfängers. Bei Signalleistungen  $> -40$  dBm kommt es zur Übersteuerung des BPSDM und der Empfänger wird instabil.

Die Einstellungsmöglichkeiten des Bandpassfilters ermöglichen prinzipiell auch

das Abstimmen des Filters auf eine andere Trägerfrequenz, sodass durchaus auch andere Frequenzbänder empfangen werden können. Abbildung 5.11 zeigt, wie sich sowohl die STF als auch die NTF in gleichem Maße verschiebt, wenn die Anzahl der zugeschalteten Kondensatoren im Bandpassfilter erhöht wird.

### 5.3 Einordnung in den Stand der Technik

In Tabelle 5.3 sind die Ergebnisse der vorliegenden Arbeit anderen vollständig integrierten BPSDM-Implementierungen gegenübergestellt. Die meisten Veröffentlichungen bezüglich BPSDM fokussieren sich ausschließlich auf die ADU-Implementierung selbst, damit ist kein Vergleich von Parametern auf Empfängerebene wie Empfindlichkeit oder Rauschzahl möglich, da diese auch von den vorherigen Schaltblöcken abhängen.

Im Vergleich zu der einzigen anderen Implementierung eines BPSDM mit aktiven Spulen in [50] weist die vorliegende Arbeit leicht bessere Eigenschaften auf. Die vorgestellte Implementierung hat einen geringeren Leistungsverbrauch, verwendet eine geringere Abtastfrequenz und ist für eine höhere Trägerfrequenz ausgelegt, wobei das auf 1 MHz-Bandbreite normierte erzielte maximale SNR nur 2 dB schlechter ist.

Mit BPSDM-Implementierungen mit integrierten Spulen wie [51] und [52] bezüglich erreichter Auflösung und dynamischen Bereich kann die vorliegende Arbeit nur bedingt konkurrieren, jedoch wird die bessere Leistungsfähigkeit mit mehr Chipfläche für die Spulen erkaufte.

Neben der Verwendung von aktiven oder passiven Spulen zur Realisierung des Bandpassfilters gibt es auch noch BPSDM-Implementierungen mit Aktiv-RC-Schaltungen, wie sie in [53] und [54] verwendet wurden. Diese Architekturen liefern eine sehr gute Auflösung und einen hohen dynamischen Bereich, können mit akzeptablem Leistungsverbrauch jedoch nur für Anwendungen im kleinen dreistelligen MHz-Bereich genutzt werden.

Die vorliegende Arbeit kann sich mit den gemessenen Eigenschaften noch nicht mit klassischen Empfängerarchitekturen messen, aber es konnten erfolgreich die Machbarkeit eines spulenlosen direkt digitalisierenden Empfängers nachgewiesen werden. Möglichkeiten zur Verbesserung des hier vorgestellten gemessenen Empfängers erfolgen anschließend in Abschnitt 6.

Tabelle 5.3: Vergleich der vorliegenden Arbeit mit dem Stand der Technik für Bandpass- $\Sigma\Delta$ -Modulatoren.

Referenz	Architektur	Spulen	Techno- logie	$f_s$ /GHz	$f_{RF}$ /GHz	$f_{BW}$ /MHz	$SNR$ / dB @ $f_{BW} = 1$ MHz	SFDR / dB	$P$ / mW	$A$ / mm <sup>2</sup>
vorliegende Arbeit	6. Ordnung	Nein	28 nm	1,0	0,75	20	49	47	36,4	0,3
	AI-BPSDM		CMOS							
[50]	4. Ordnung	Nein	180 nm	1,2	0,35	40	51	-	45	0,133
	AI-BPSDM		CMOS							
[51]	2. Ordnung	Ja	130 nm	1,6	0,8	20	50	52	30	2,3
	LC-BPSDM		CMOS							
[52]	6. Ordnung	Ja	90 nm	3,0	2,4	60	57	62	40	0,8
	LC-BPSDM		CMOS							
[53]	6. Ordnung	Nein	65 nm	0,8	0,2	25	69	70	35	0,25
	aktiv-RC BPSDM		CMOS							
[54]	4. Ordnung	Nein	65 nm	1,04	0,26	20	69	57	13,1	0,03
	aktiv-RC BPSDM		CMOS							

---

## 6 Optimierung des Empfängers

Die aus den Untersuchungen und Messergebnissen gewonnenen Erkenntnisse des in der vorliegenden Arbeit vorgestellten entworfenen direkt digitalisierenden Empfängers zeigten einige Schwachstellen sowohl beim Schaltungs- als auch beim Systementwurf auf, die in diesem Kapitel genauer analysiert und Verbesserungen dazu vorgestellt werden. Doch selbst bei optimistischen Annahmen bezüglich des Verbesserungspotentials stellt das festgestellte thermische Rauschen der aktiven Spulen eine sehr schwer zu überwindende Hürde dar, um den in Tabelle 4.1 spezifizierten dynamischen Bereich  $DR_{\text{dB,sys}} = 84$  dB zusammen mit der Rauschzahl  $NF = 10,8$  dB zu erreichen. Dafür wäre eine Reduktion des gemessenen thermischen Rauschens um mehr als 40 dB nötig.

Deswegen wird sich bezüglich der Optimierungsmöglichkeiten des direkt digitalisierenden Empfängers auf Systemebene nicht an diesen Vorgaben orientiert, sondern vielmehr aufgezeigt, wie eine möglichst hohe Leistungsfähigkeit mit einem 4 Bit CT-BPSDM 6. Ordnung unter Verwendung von  $\frac{f_{\text{RF}}}{f_{\text{s}}} = \frac{3}{4}$  Bandpassunterabtastung und aktiven Spulen erreichbar ist.

### 6.1 Systemtheoretische Verbesserungen

Das in Abschnitt 4.2.1 verwendete Systemmodell, das die Koeffizienten des BPSDM bestimmt und somit als Grundlage für den Schaltungsentwurf dient, benutzt für die Koeffizientenberechnung die in Abbildung 3.18(b) vorgestellte Topologie. Allerdings können mit dieser Topologie nur die Koeffizienten aus NTF für Schleifenfilter mit idealen Resonatoren berechnet werden. Das heißt, dass die damit berechneten Koeffizienten für den tatsächlichen Anwendungsfall mit Resonatoren begrenzter Güte nicht optimal sind, sowohl im Sinne der erreichbaren Auflösung im Nutzfrequenzband als auch für die Stabilität des BPSDM.

Die Güte wirkt sich auch auf den Auflösungsgewinn durch Nullstellenoptimierung aus. Während für einen idealen BPSDM 6. Ordnung durch Nullstellenoptimierung der NTF die maximale Auflösung um  $\approx 8$  dB erhöht werden kann (siehe Abschnitt 3.2.3), ist dieser Effekt bei Güten  $Q < 100$  nur noch sehr klein, bzw. führt die Verwendung der für den idealen BPSDM berechneten optimalen Nullstellen in Systemen mit begrenzter Güte unter Umständen sogar zu einer schlechteren Auflösung als die Verwendung einer nicht optimierten NTF.




Abbildung 6.1: Rückkoppeltopologie eines Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung für ein nicht-ideales  $g_m C$ -Schleifenfilter.

Deswegen wurde das *Mapping*-Skript für CT-SDM in der vorliegenden Arbeit um die in Abbildung 6.1 dargestellte Modulatortopologie erweitert. Jeder Resonator enthält eine zusätzliche Rückkopplung, aus der sich die Güte des jeweiligen Resonators aus einer gegebenen NTF ableitet. Für die Übertragungsfunktion des ersten Resonators (Gleichung (4.9))

$$\underline{G}_{R,\text{sys}}(s) = \frac{f_s s}{s^2 + \frac{\omega_{0,1,\text{sys}}}{Q_1} s + \omega_{0,1,\text{sys}}^2} \quad (6.1)$$

mit  $\omega_{0,1,\text{sys}} = f_s \sqrt{-g_{21} c_1}$  gilt nun zusätzlich für die Güte  $Q_1 = \frac{\omega_{0,1,\text{sys}}}{-g_{11}}$ .

Somit sollte für eine angestrebte Resonatorgüte im System die dazu passende NTF zur Bestimmung der CT-SDM-Koeffizienten zu Grunde gelegt werden. Eine begrenzte Güte wirkt sich auf die Nullstellen der NTF derart aus, dass der Betrag der komplexen Nullstellen  $< 1$  ist. Die Güte lässt sich damit durch Hinzufügen eines Parameters zur Skalierung des Betrags der Nullstellen in der idealen NTF abbilden und einstellen. Aus der nicht optimierten NTF für einen BPSDM 6. Ordnung

$$NTF(z) = \frac{z^3 - 3z^2 + 3z - 1}{z^3} \quad (6.2)$$

ergibt sich dann

$$NTF(z) = \frac{(z - Q_{1,\text{rel}})(z - Q_{2,\text{rel}})(z - Q_{3,\text{rel}})}{z^3}, \quad (6.3)$$

wobei  $Q_{1,\text{rel}}$ ,  $Q_{2,\text{rel}}$  und  $Q_{3,\text{rel}}$  einen Wertebereich von 0 bis 1 aufweisen.  $Q_{1,\text{rel}} = Q_{2,\text{rel}} = Q_{3,\text{rel}} = 1$  entspricht wieder der idealen NTF mit  $Q_1 = Q_2 = Q_3 \rightarrow \infty$ .

Jede NTF besitzt für jede Resonatorgüte wiederum eine eigene optimale Null-

stellenverteilung für eine bessere Auflösung im Signalband, jedoch zeigten stichprobenartige Simulationen für  $Q \leq 50$ , dass sich damit gegenüber der NTF ohne Optimierung der Nullstellen die Auflösung um maximal  $\approx 1$  dB steigern lässt. Aufgrund dieses geringen Auflösungsgewinn wird auf die Nullstellenoptimierung der NTF für unterschiedliche Güten verzichtet.

In Abbildung 6.2 ist das erreichte SQNR bei verschiedenen Güten für die erweiterte Modulatortopologie und der dazu angepassten NTF aufgetragen. Es zeigt deutlich die Verbesserung bei kleiner Resonatorgüte gegenüber dem vorherigen Ansatz.






Abbildung 6.2: Simuliertes SQNR in Abhängigkeit der Resonatorgüten für eine Eingangsamplitude von 3 dB unterhalb des internen Aussteuerbereichs eines 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung.  $Q$  entspricht der Güte von allen Resonatoren im Schleifenfilter. Die grauen Kurven entsprechen Abbildung 4.5(b), die in der Simulation die mit idealen Resonatoren berechneten Koeffizienten im  $\Sigma\Delta$ -Modulator verwendete.

Der optimierte BPSDM benötigt eine Spezifikation für das minimale notwendige SQNR, sodass ein dazu passendes Systemmodell entworfen werden kann. Die Festlegung dieses Wertes erfolgt unter Berücksichtigung der in Abschnitt 5.2 vorgestellten Messdaten der ersten SDM-Implementierung. Dort wurde ein dynamischer Bereich von  $DR_{\text{dB}} = 44$  dB mit  $SNDR_{\text{dB}} = 29$  dB gemessen. Damit das Quantisierungsrauschen nicht spürbar den Dynamikbereich einschränkt, folgt daraus mindestens  $SQNR_{\text{dB}} = 54$  dB. Zu dieser Abschätzung muss noch das Verbesserungspotential durch Schaltungs- und Systemoptimierung hinzugefügt werden, die im weiteren Verlauf dieses Kapitel folgen. Dieses Potential wurde grob auf mindestens weitere






(a) DAU<sub>1</sub> Prototyp ist ein RZ-DAU mit  $D_c = 50\%$  und  $ELD = \frac{T_s}{2}$ .



(b) DAU<sub>2</sub> Prototyp ist ein RZ-DAU mit  $D_c = 50\%$  und  $ELD = T_s$ .



(c) DAU<sub>3</sub> Prototyp ist ein RZ-DAU mit  $D_c = 50\%$  und  $ELD = \frac{3T_s}{2}$ .

Abbildung 6.3: Implementierungsziel für die DAU Prototypen des optimierten Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung.

10 dB geschätzt, wodurch sich eine Zielspezifikation von  $SQNR_{\text{dB}} > 64$  dB für den BPSDM ergibt.



Eine große Herausforderung während des BPSDM-Entwurfs waren die teilweise sehr hohen Schleifenverstärkungen innerhalb des Modulators, was vor allem im dritten Resonator zu einem hohen Impedanzniveau von  $R_{P,3} = 8 \text{ k}\Omega$  mit anschließendem Spannungsverstärker mit  $G_V = 16,9 \text{ dB}$  führte. Generell benötigt der dritte Resonator signifikant größere Verstärkungsfaktoren als das restliche Filter. Eine Möglichkeit zur Verringerung dieser Ungleichverteilung im Filter besteht in der Reduzierung der Güte für die Resonatoren mit hohen Verstärkungsfaktoren.

Basierend auf diesen Überlegungen wird für das optimierte CT-BPSDM-System die NTF aus Gleichung (6.3) mit  $Q_{1,\text{rel}} = 0,8$ ,  $Q_{2,\text{rel}} = 0,7$  und  $Q_{3,\text{rel}} = 0,5$  verwen-

Tabelle 6.1: Koeffizienten und die dazu gewählten Schaltungsparameter des 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung entsprechend der Topologie in Abbildung 6.1 mit  $OSR = 25$  und  $\frac{f_{RF}}{f_S} = \frac{3}{4}$  für die in Abbildung 6.3 dargestellten DAU-Prototypen.

Koeffizient	Wert	Schaltungsparameter	Wert
$a_1$	0,3535	$\hat{I}_{DAU,1}$	143,8 $\mu$ A
$a_2$	-0,2137	$\hat{I}_{DAU,2}$	86,9 $\mu$ A
$a_3$	0,5635	$\hat{I}_{DAU,3}$	229,2 $\mu$ A
$a_4$	-0,5549	$\hat{I}_{DAU,4}$	225,7 $\mu$ A
$a_5$	-0,2453	$\hat{I}_{DAU,5}$	99,8 $\mu$ A
$a_6$	-1,695	$\hat{I}_{DAU,6}$	689,5 $\mu$ A
$a_7$	-0,5549	$\hat{I}_{DAU,7}$	225,7 $\mu$ A
$b_1$	-0,6019	-	-
$c_1$	4,652	$f_{0,1}$	750,2 MHz
$c_3$	4,832	$f_{0,2}$	750,5 MHz
$c_5$	3,887	$f_{0,3}$	752,0 MHz
$d_{13}$	1,153	$G_{T,1}$	5,19 mS
$d_{35}$	1,5781	$G_{T,2}$	4,43 mS
$d_{57}$	1,604	$G_V$	2,35
$g_{11}$	-0,2231	$Q_1$	21,1
$g_{33}$	-0,3567	$Q_2$	13,2
$g_{55}$	-0,6931	$Q_3$	6,8
$g_{21}$	-4,7762	$R_{P,1}$	1 k $\Omega$
$g_{43}$	-4,6023	$R_{P,2}$	1 k $\Omega$
$g_{65}$	-5,7437	$R_{P,3}$	2 k $\Omega$
-	-	$L_1$	10,0 nH
-	-	$L_2$	16,0 nH
-	-	$L_3$	62,1 nH
-	-	$C_1$	4,48 pF
-	-	$C_2$	2,8 pF
-	-	$C_3$	0,72 pF
-	-	$\hat{U}_{QT}$	412,5 mV

det, woraus für die Güten der Resonatoren  $Q_1 = 21,1$ ,  $Q_2 = 13,2$  und  $Q_3 = 6,8$  folgt. Untersuchungen diverser Rückkopplungsschemas mit verschiedenen NRZ- und RZ-Prototypen haben gezeigt, dass die in Abbildung 6.3 dargestellte DAU-Wahl von drei RZ-Typen mit  $D_c = 50\%$  zu den kleinsten Koeffizienten führt. Tabelle 6.1 gibt eine Übersicht über die Koeffizienten für dieses System und welche Schaltungs-

(a) Simuliertes Frequenzspektrum für  $f_{\text{Sig}} = 745$  MHz.

(b) Signalübertragungsfunktion.

Abbildung 6.4: Simuliertes Spektrum und STF eines 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung mit den in Tabelle 6.1 gegebenen Koeffizienten mit  $f_s = 1$  GHz und  $OSR = 25$  für ein sinusförmiges Eingangssignal mit einer Signalamplitude von 3 dB unterhalb des internen Aussteuerbereichs.

parameter für eine Implementierung realisiert werden müssen. Die Verwendung von ausschließlich RZ-DAU hat zusätzlich den Vorteil, dass durch die fehlenden

NRZ-DAU keine Degradation der erreichbaren Auflösung aufgrund des statischen Versatzes des Tastverhältnisses bei der NRZ-DAU Implementierung auftritt (vgl. Abschnitt 4.2.10).

Die DAU-Ströme wurden wie auch beim ersten Entwurf gemäß einer maximalen Signalamplitude von  $\hat{I}_{\text{Sig}} = 100 \mu\text{A}$  am Eingang skaliert. Statt Gleichung (4.11) wurde hier allerdings das Verhältnis  $\frac{\hat{I}_{\text{DAU},1}}{\hat{I}_{\text{Sig}}} = 1,438$  in der Systemsimulation bestimmt und zur Skalierung der DAU-Ströme verwendet. Ein Vergleich der Schaltungsparameter des optimierten BPSDM mit den vorhergehenden Entwurfparametern in Tabelle 4.4 zeigt eine signifikante Verkleinerung von  $G_{\text{T},2}$ ,  $G_{\text{V}}$  und der Impedanzniveaus der Resonatoren, lediglich  $G_{\text{T},1}$  ist um den Faktor 2 größer. Die Summe der maximalen Ströme der DAU ist für beide Modulatoren vergleichbar.

Aus den gegebenen Koeffizienten und den DAU-Prototypen resultiert das in Abbildung 6.4(a) dargestellte Frequenzspektrum mit  $SQNR_{\text{dB}} = 66,0 \text{ dB}$ . Die STF in Abbildung 6.4(b) zeigt bei diesen Güten noch eine Alias-Unterdrückung von  $> 60 \text{ dB}$  im nächstgelegenen Aliasfrequenzband.

## 6.2 Schaltungstechnische Aussichten

### 6.2.1 Aktive Spule

Die Untersuchungen der ersten Empfängerimplementierung ergab, dass das thermische Rauschen der aktiven Spulen, vor allem der ersten Spule, die Leistungsfähigkeit des BPSDM am stärksten einschränkt. Dieser Abschnitt präsentiert eine Optimierung der zuvor verwendeten aktiven Spulentopologie. Bei der Analyse der Schaltung wurde festgestellt, dass die dominante Rauschquelle in der Stromquelle der Gate-Stufe vorliegt. Abhilfe schafft da die Erweiterung der Topologie mit einer AC-Kreuzkopplung in der gefalteten Gate-Stufe, wie in Abbildung 6.5 über die Kondensatoren  $C_{\text{AC}2}$  geschehen. Dadurch verdoppelt sich die Verstärkung von  $M_{1\text{n}}$  und  $M_{1\text{p}}$  und das Rauschen der Gate-Stufe nimmt entsprechend stark ab. Die Dimensionierungsgrößen sind in Tabelle 6.2 aufgelistet. Aufgrund der höheren Verstärkung wurde der Kondensator  $C_2 = 340 \text{ fF}$  für eine größere Induktivität implementiert und setzt sich nicht mehr nur aus parasitären Kapazitäten zusammen. Die Simulationsergebnisse sind in Tabelle 6.3 zusammengefasst. Die Dimensionierung der erweiterten Topologie ist für das neue System noch nicht optimal, die Ergebnisse reichen aber aus, um zwei Hauptaussagen zu treffen. Die Simulation wurde mit kleinerem Parallelwiderstand durchgeführt, sodass die Resonatorgüte dem ersten Resonator im optimierten BPSDM entspricht. Da sich dadurch das Verhältnis der Stromamplitude in der aktiven Spule zur Stromamplitude am Resonatoreingang verringert, führt die Verringerung der Güte zu einer Verbesserung der Nichtlinearitätseigenschaften des Resonators. Dabei wurde die Schaltung nicht für




Abbildung 6.5: Optimierte Schaltkreisimplementierung der aktiven Spule mit Push-Pull- und gefalteter, kaskadierten und komplementären Gate-Stufe.

Tabelle 6.2: Dimensionierungsparameter der Schaltung in Abbildung 6.5.

MOSFET	$W / \mu\text{m}$	$L / \text{nm}$	Komponente	Wert
$M_{1An}$	24	300	$C_2$	340 fF
$M_{1Hn}$	24	300	$C_{AC1}$	1,0 pF
$M_{1Bn}$	240	300	$C_{AC2}$	3,4 pF
$M_{1Hp}$	40	300	$C_{C1}$	80 fF
$M_{1Bp}$	400	300	$C_{C2}$	300 fF
$M_{1n}$	20	30	$R_{B1}$	52,8 k $\Omega$
$M_{1p}$	16	30	$R_{B2}$	52,8 k $\Omega$
$M_{2n}$	30	120	$R_{B3}$	52,8 k $\Omega$
$M_{2p}$	40	120	$R_{B3n}$	88,0 k $\Omega$
$M_{3Bn}$	4	180	$R_{B3p}$	44,0 k $\Omega$
$M_{3n}$	20	180		
$M_{3p}$	90	180		

diese Güteeinstellung optimiert. Zum anderen zeigt die Simulation, dass durch die zusätzliche Kreuzkopplung das eingangsbezogene Rauschen gegenüber dem ersten Entwurf fast halbiert wurde.

Bezüglich der Einstellbarkeit der aktiven Spule erfolgen nur theoretische Untersuchungen. In Abschnitt 4.2.2 wurde hergeleitet, dass die parasitären Kapazitäten  $C_{1n}$  und  $C_{1p}$  das Resonanzverhalten des Realteils der Eingangsimpedanz verursachen. Es bietet sich also an, zum Einstellen des Realteils einen schaltbaren Kondensator für  $C_{1n}$  und  $C_{1p}$  zu implementieren, sodass die Güte der aktiven Spule mit nur einem Parameter justiert werden kann. Abbildung 6.6 zeigt, wie sich Induktivität

Tabelle 6.3: Simulationsergebnisse der in der vorliegenden Arbeit verwendeten aktiven Spule und der optimierten Version innerhalb eines Parallelschwingkreises bei  $f_0$ .

Kennwert	Schaltung in Abb. 4.18	Optimierte Schaltung in Abb. 6.5
$f_0$	750 MHz	750 MHz
$Q$	50,8	21,8
$L_{e,diff}$	8,9 nH	7,7 nH
$R_P$	2,1 k $\Omega$	770 $\Omega$
$U_{DD}$	1,1 V	1,1 V
$I_{DD}$	2,7 mA	3,1 mA
$U_{e,1 dB}$	75,5 mV	348 mV
$I_{e,1 dB}$	79,4 $\mu$ A	97,9 $\mu$ A
$I_{AI,1 dB}$	3,56 mA	1,83 mA
$i_{e,N,20 MHz}$	490 nA	282 nA

und Realteil der Eingangsimpedanz der aktiven Spule laut Gleichung (4.37) bei Variation von  $C_1$  und  $C_2$  verändern. Bei der Berechnung mit der Gleichung wurden die simulierten Transistorparameter und Kapazitäten der Schaltung eingesetzt und die Kapazitäten jeweils um ihren berechneten Wert herum variiert. Die Diagramme zeigen, dass die Induktivität und der Parallelwiderstand der Spule ausschließlich mit  $C_1$  und  $C_2$  einstellbar sind, wenn auch nicht ganz unabhängig voneinander. Nach den dargestellten Abhängigkeiten sollte bei der Einstellung der Spule zunächst die Induktivität mit  $C_2$  festgelegt werden und danach das Abstimmen des Parallelwiderstands mit  $C_1$  erfolgen, denn der Einfluss von  $C_1$  auf die Induktivität ist nur geringfügig.

Damit die aktive Spule auch robust gegenüber Prozessschwankungen ist, muss die Arbeitspunkteinstellung der Schaltung verbessert werden. Bisher werden in der Schaltung nur zwei der drei Gleichstrompfade zwischen Versorgungs- und Massepotential geregelt, wobei die Ströme durch die Transistoren in der gefalteten Gate-Stufe von deren Längen- und Weitenverhältnissen zueinander abhängen und wegen des festgelegten  $U_{GS}$  von  $M_{1n}$  und  $M_{1p}$  somit stark vom Prozess beeinflusst werden. Die Verbesserung der Regelung macht es notwendig, dass die Bulkanschlüsse von  $M_{1n}$  und  $M_{1p}$  an ihr jeweiliges Source-Potential anzuschließen, um die benötigte Gate-Source-Spannung für den Betrieb im Sättigungsbereich zu reduzieren. Der durch die zusätzlichen  $n$ - und  $p$ -Wannen entstehende Flächenverbrauch ist im Vergleich zu den hinzugekommenen Koppelkapazitäten  $C_{AC2}$  nur geringfügig. Durch diese Änderung und der Verwendung eines besseren Operationsverstärker in dieser Regelschleife wäre genügend Spannungsbereich vorhanden, um den Strom




Abbildung 6.6: Aus Gleichung (4.37) berechnete Abhängigkeit der Induktivität und des Parallelwiderstandes der optimierten aktiven Spule von  $C_1$  und  $C_2$  bei  $f = 750$  MHz.

im dritten Pfad über die Gate-Spannung von  $M_{1n}$  mittels Dummy-Pfad zu regeln und damit die Abhängigkeit vom Prozess zu verringern.

Da sich die Güteanforderungen im optimierten BPSDM deutlich verringert haben, kommen möglicherweise auch andere Schaltungstopologien für aktive Spulen mit geringerem thermischen Rauschen in Frage, dies wurde im Rahmen dieser Arbeit aber nicht mehr weiter untersucht.

## 6.2.2 Taktgenerierung

Bei der Implementierung der Taktgenerierung stellte sich heraus, dass durch die Tri-State-Schaltung für die DAU-Ansteuersignale ein statischer Offset für die NRZ-Ansteuerung entsteht, der das SQNR des BPSDM auf  $\approx 50$  dB begrenzt. Ein Lösungsansatz zu dieser Problematik wird hier allerdings nur kurz angerissen, da diese Untersuchung für das optimierte BPSDM-System obsolet ist. Denn Abschnitt 6.1 hat gezeigt, dass sich die Verwendung von ausschließlich RZ-DAU-Prototypen am besten für diesen BPSDM eignen. Somit wird kein statischer Offset im optimierten BPSDM auftreten, da dieser nur bei NRZ-Ansteuersignalen vorkommt.

Prinzipiell kann die Problematik eines solchen zeitlichen Offsets mit der Bereitstellung eines übergeordneten synchronen negiertem Taktsignal gelöst werden. Schaltblöcke wie beispielsweise der Tri-State verwenden dann beide Taktsignale als Eingang für einen vom Eingang unabhängigen Umschaltzeitpunkt. In dem bestehenden System wird das für den BPSDM verwendete Taktsignal aus einem Systemtakt mit doppelter Frequenz gewonnen. Aus diesem Systemtakt kann mit Hilfe von Flip-Flops ein Taktsignal mit synchronem negiertem Takt für den BPSDM erzeugt werden, siehe Abbildung 6.7. Das Taktsignal für den BPSDM und dessen




Abbildung 6.7: Prinzipschaltbild zur Flankensynchronisierung der Taktsignale.

Negation werden mit der Systemtaktflanke über das Flip-Flop synchronisiert.

### 6.2.3 Rauscharmer Verstärker

Die in Abschnitt 4.3 vorgestellte Implementierung des Balun-LNA zeigte einige verbesserungswürdige Eigenschaften der Implementierung, darunter die Notwendigkeit eines externen Anpassungsnetzwerkes, signifikanter Asymmetrie am Ausgang und eine komplizierte Implementierung der Verstärkungseinstellung, bei der vier Parametern gleichzeitig verstellt werden müssen.

Die Einsparung des Anpassungsnetzwerkes ohne Verwendung von integrierten Spulen mit niedriger Rauschzahl zu erreichen, erfordert die stärkste Abänderung der derzeitigen Implementierung und kann nicht mit kleinen Modifikationen der bisherigen Schaltung erzielt werden. Stattdessen erfolgt die Implementierung des Balun-LNA mit zwei Stufen, die erste Stufe dient der spulenlosen Anpassung und Realisierung einer niedrigen Rauschzahl und die zweite Stufe basiert auf dem bereits vorgestellten Balun-Konzept, wobei dort Hauptaugenmerk auf einer einfachen Verstärkungseinstellung und geringen Asymmetrie liegt.

Die in Abbildung 6.8 dargestellte Prinzipschaltung der ersten Stufe nutzt das in [55] vorgestellte LNA-Prinzip, bei dem die Anpassung einer Source-Stufe mittels MOSFET-basiertem Immitanzkonverter (engl. MIC - *MOSFET-based Immitance Converter*) erfolgt. Die kreuzgekoppelten Transistoren  $M_2$  und  $M_3$  bilden dabei den Impedanzkonverter, die die Gate-Source-Kapazität  $C_{GS2}$  als negative Kapazität an den Eingang konvertiert, um die Eingangskapazität des LNA auszugleichen.

Die hier verwendete Prinzipschaltung unterscheidet sich von Referenz [55] in der Ersetzung des Lastwiderstands am Ausgang mit dem Transistor  $M_4$ , um eine komplementäre Source-Stufe zu erhalten und damit die Nichtlinearität zu verringern. Eine Verdopplung der kreuzgekoppelten Transistoren ist dabei zum Erreichen der Leistungsanpassung nicht notwendig, weswegen die topologische Asymmetrie zugunsten einer höheren Aussteuerbarkeit am Ausgang in Kauf genommen wird.

Bei der Dimensionierung dieser Schaltung kommt es neben dem Auslöschung der






Abbildung 6.8: Prinzipschaltungsbild des MIC-LNA.




Abbildung 6.9: Finaler MIC-LNA.

Eingangskapazität und einem Wirkwiderstand nahe  $50\ \Omega$  im Signalfrequenzbereich vor allem darauf an, negative Eingangswiderstände im restlichen Frequenzbereich zu vermeiden, um einem Oszillieren der Schaltung vorzubeugen. Ohne zusätzliche Maßnahmen ergibt sich durch den negativen Impedanzkonverter bei kleineren Frequenzen ein negativer Realteil, der von dem auch vorhandenen Realteil der konvertierten Last herrührt. Abhilfe schafft dabei die Miteinbeziehung von Koppelkapazitäten in der Kreuzkopplung, die zum unabhängigen Einstellen der Arbeitspunkte der einzelnen Transistoren sowieso schon notwendig sind.

Abbildung 6.9 zeigt die finale Implementierung des MIC-LNA mit den in Tabelle 6.4 aufgelisteten Dimensionierungsparametern. Die Arbeitspunkte werden wie auch in den bisherigen Schaltungen mit Regelschleifen eingestellt. Die Kapazitäten  $C_3$  und  $C_4$  trennen den Impedanzkonverter für  $f < 600\ \text{MHz}$  auf, sodass kein negativer Realteil am LNA-Eingang entsteht, siehe Abbildung 6.10. Bei  $f_{\text{RF}} = 750\ \text{MHz}$

Tabelle 6.4: Dimensionierungsparameter des MIC-LNA in Abbildung 6.9.

MOSFET	$W / \mu\text{m}$	$L / \text{nm}$	Komponente	Wert
$M_1$	160	30	$C_1$	5,1 pF
$M_{1A}$	8	30	$C_2$	2,5 pF
$M_{1B}$	8	30	$C_3$	0,8 pF
$M_2$	320	60	$C_4$	1,7 pF
$M_{2A}$	16	60	$C_C$	130 fF
$M_{2B}$	16	60	$R_1$	3,0 k $\Omega$
$M_3$	8	120	$R_2$	950 $\Omega$
$M_{3B}$	2	120	$R_B$	52,8 k $\Omega$
$M_4$	320	30		
$M_{4A}$	16	30		




Abbildung 6.10: Simulierte Eingangsimpedanz des MIC-LNA.

ist  $C_e$  nahe null und eine gute Leistungsanpassung wird erreicht.

Die Funktionsweise der MIC-Stufe erlaubt keine einstellbare Verstärkung oder Erweiterung zu einem aktiven Balun, da die Eingangsimpedanz zu stark von der Verstärkung abhängt und der Knoten  $U_1$  nicht als Ausgangspunkt für einen zweiten Signalausgang dienen kann, da die Phasenlage deutlich von  $U_a$  abweicht, wie Simulationen gezeigt haben. Damit bleibt als letzte Möglichkeit, den Balun separat als zweite Stufe mit einstellbarer Verstärkung zu realisieren. Diese basiert auf derselben in Abbildung 4.51 gezeigten Prinzipschaltung einer komplementären Gate-Source-Balun-Stufe wie die im gleichen Abschnitt vorgestellte endgültige Implementierung, allerdings mit einigen topologischen Änderungen zur Verbesserung der Schaltung. Abbildung 6.11 zeigt den optimierten Balun und Tabelle 6.5 die dazugehörige Dimensionierung.




Abbildung 6.11: Finaler aktiver Balun mit einstellbarer Verstärkung.

Tabelle 6.5: Dimensionierungsparameter des aktiven Baluns in Abbildung 6.11.

MOSFET	$W / \mu\text{m}$	$L / \text{nm}$	Komponente	Wert
$M_{1B}$	15	100	$C_1$	1,7 pF
$M_{1AB}$	24	100	$C_2$	3,0 pF
$M_{1BB}$	24	100	$C_3$	1,7 pF
$M_{2B}$	15	100	$C_4$	1,7 pF
$M_{2AB}$	24	100	$C_{F1}$	3,4 pF
$M_{2BB}$	24	100	$C_{F2}$	4,0 pF
$M_{1An}$	20	30	$C_{F3}$	0,8 pF
$M_{1Bn}$	8	30	$C_{F4}$	1,7 pF
$M_{1Ap}$	40	30	$C_C$	130 fF
$M_{2An}$	10	60	$R_{F1}$	0,6..19,2 k $\Omega$
$M_{2Bn}$	4	60	$R_{F2}$	1,2..38,4 k $\Omega$
$M_{2Ap}$	20	60	$R_B$	52,8 k $\Omega$
$M_{3An}$	10	60		
$M_{3Bn}$	4	60		
$M_{3Ap}$	20	60		
$M_{1n}$	40	30		
$M_{1p}$	80	30		
$M_{2n}$	20	60		
$M_{2p}$	40	60		
$M_{3n}$	20	60		
$M_{3p}$	40	60		

Die bisherige Implementierung erzeugt signifikant asymmetrische Ausgangssignale und diese variieren stark mit Veränderung der Verstärkung. Ein Teil der Asymmetrie hängt mit dem Body-Effekt zusammen. In der LNA Implementierung in Abbildung 4.52 sind die Bulk-Anschlüsse aller Transistoren inklusive  $M_{2n}$  und  $M_{2p}$  direkt mit den Versorgungspotentialen verbunden, um zusätzliche  $n$ - und  $p$ -Wannen im Layout zu vermeiden. Durch die separate Arbeitspunktregelung für beide Signalpfade führt eine erhöhte Schwellenspannung von  $M_{2n}$  und  $M_{2p}$  verglichen mit  $M_{3n}$  und  $M_{3p}$  zwar trotzdem zu dem gleichen Arbeitspunktstrom und mildert damit den ungleich auftretenden Body-Effekt im symmetrischen Ausgang ab, vermeiden lässt sich die Asymmetrie dadurch aber nicht.

Deswegen verwendet Abbildung 6.11 zwei zusätzliche Wannen, um die Bulk-Anschlüsse von  $M_{2n}$  und  $M_{2p}$  direkt an ihr jeweiliges Source-Potential anzuschließen. Die Bulkanschlüsse der Kaskodetransistoren  $M_{An}$ ,  $M_{Bn}$  und  $M_{Ap}$  in den Steuerpfaden können dabei mit entsprechenden Source-Potential der Signaltransistoren verbunden werden, da die Source-Potentiale annähernd identisch sind, der Body-Effekt also praktisch entfällt, aber die Realisierung mit nur zwei zusätzlichen Wannen auskommt.

Der zweite Punkt betrifft die Vereinfachung der Verstärkungseinstellung. Die verbesserte Topologie nutzt sowohl für die komplementäre Eingangskaskode als auch die darauffolgende komplementäre Source-Stufe eine schaltbare Widerstandsgegenkopplung  $R_{F1}$  bzw.  $R_{F2}$  vom jeweiligen Aus- zum jeweiligen Eingang zum Einstellen der Verstärkung. Da sich der Eingang der Source-Stufe auf die Kaskodespannungen der NMOS und PMOS aufteilt, erfolgt dort auch die symmetrische Aufteilung der Gegenkopplung. Zur Festlegung der Arbeitspunktspannungen an den Gegenkoppelwiderständen werden ein hochohmiger Biaswiderstand zur Masse verbunden und Koppelkondensatoren an beiden Seiten angeschlossen. Das ermöglicht die Verwendung von einfachen NMOS-Schaltern zum Umschalten des Widerstandes ohne Verschlechterung der Nichtlinearität. Mit den implementierten Werten für  $R_{F1}$  und  $R_{F2}$  lässt sich die Verstärkung um  $\approx 6$  dB variieren, für einen größeren Einstellungsbereich existiert noch die Möglichkeit, den Arbeitspunktstrom mit  $U_{I,tune}$  umzuschalten, womit insgesamt ein Bereich von  $\approx 12$  dB abgedeckt wird. In dieser Implementierung ist nur ein Bit für die Stromeinstellung vorhanden, dies lässt sich aber leicht für einen größeren Einstellungsbereich erweitern.

Aus der Schaltung in Abbildung 6.11 lässt sich das in Abbildung 6.12 dargestellte vereinfachte KSE ableiten. Die Gegenkopplung ist für beide Ausgänge nicht identisch, da für den Ausgang  $u_{a,n}$  im Gegensatz zu Ausgang  $u_{a,p}$  die Gegenkopplung über eine Kaskode erfolgt und die Gate-Drain-Kapazität nicht dazugehört. Das macht eine Ableitung der notwendigen Bedingungen erforderlich, die für diese Schaltung für einen symmetrischen Ausgang gelten müssen. Die Knotengleichungen




Abbildung 6.12: Kleinsignalersatzschaltbild der Gate-Source-Balun-Stufe mit Widerstandsgegenkopplung.

für dieses KSE lauten

$$0 = u_e g_{m1} + u_1 (g_{m2} + g_{DS1} + g_{DS2} + G_F + sC_{GD3}) - u_{a,n} g_{DS2} - u_{a,p} (G_F + sC_{GD3}) \quad (6.4a)$$

$$0 = -u_e G_F - u_1 (g_{m2} + g_{DS2}) + u_{a,n} (g_{DS2} + G_L + G_F + sC_{GD2}) \quad (6.4b)$$

$$0 = u_1 (g_{m3} - G_F - sC_{GD3}) + u_{a,p} (g_{DS3} + G_L + G_F + sC_{GD3}). \quad (6.4c)$$

Damit berechnen sich die Teilverstärkungen zunächst zu

$$G_{Vn} = \frac{u_{a,n}}{u_1} = \frac{g_{m1}(g_{m2} + g_{DS2}) - G_F(G_F + sC_{GD3}) \frac{g_{m3} - G_F - sC_{GD3}}{g_{DS3} + G_L + G_F + sC_{GD3}}}{g_{m1}(g_{DS2} + G_L + G_F + sC_{GD2}) - G_F g_{DS2}} - \frac{G_F(g_{m2} + g_{DS1} + g_{DS2} + G_F + sC_{GD3})}{g_{m1}(g_{DS2} + G_L + G_F + sC_{GD2}) - G_F g_{DS2}} \quad (6.5)$$

$$G_{Vp} = \frac{u_{a,p}}{u_1} = - \frac{g_{m3} + G_F + sC_{GD3}}{g_{DS3} + G_L + G_F + sC_{GD3}}. \quad (6.6)$$

Unter den Annahmen, dass  $g_{m2} = g_{m3}$ ,  $g_{DS2} = g_{DS3}$ ,  $C_{GD2} = C_{GD3}$  und  $g_{m1}, g_{m2} \gg G_F, sC_{GD2}$  (und  $g_{m1}, g_{m2} \geq g_{DS1}, g_{DS2}$ ) gilt, vereinfachen sich die Gleichungen (6.5) und (6.6) zu

$$G_{Vn} = \frac{g_{m2} + g_{DS2}}{g_{DS2} + G_L + G_F + sC_{GD2}} \quad (6.7)$$

$$G_{Vp} = - \frac{g_{m2}}{g_{DS2} + G_L + G_F + sC_{GD2}}. \quad (6.8)$$




Abbildung 6.13: Simuliertes Frequenzverhalten des MIC-LNA mit Balun.






Abbildung 6.14: Simulierte differentielle Transkonduktanz und Symmetrie des Ausgangssignal des MIC-LNA mit Balun über dem gesamten Verstärkungseinstellungsbereich. Höhere Widerstandseinstellungen bedeuten ein kleineres  $R_{F1}$  und  $R_{F2}$ .

Tabelle 6.6: Gegenüberstellung der Simulationsergebnisse des MIC-LNA mit aktivem Balun und der ersten Balun-LNA-Implementierung aus Tabelle 4.22 für maximale und minimale Verstärkungseinstellung mit einer Last von  $R_{L,\text{diff}} = 340 \Omega$  bei  $f_{\text{Sig}} = 750 \text{ MHz}$ .

Kennwert	Schaltung in Abb. 4.52		Schaltungen in Abb. 6.9 und 6.11	
	max. $G_T$	min. $G_T$	max. $G_T$	min. $G_T$
$S_{11}$	-11,9 dB	-7,6 dB	-30,0 dB	-20,7 dB
$NF$	1,5 dB	5,5 dB	1,4 dB	1,9 dB
$G_{T,\text{diff}}$	62,2 mS	11,1 mS	105,6 mS	27,8 mS
$\Delta G_{T,\text{rel}}$	15,0%	3,6%	1,6%	2,9%
$\Delta\varphi$	6,0°	4,0°	1,0°	3,3°
$U_{\text{DD}}$	1,1 V	1,1 V	1,1 V	1,1 V
$I_{\text{DD}}$	4,8 mA	2,9 mA	8,2 mA	7,4 mA
$I_{a,1 \text{ dB}}$	1,79 mA	0,94 mA	1,77 mA	1,16 mA
$P_{g,\text{av},1 \text{ dB}}$	-20,8 dBm	-11,4 dBm	-25,5 dBm	-17,6 dBm
$\text{IIP}_{\text{IM3}}$	-7,5 dBm	-7,4 dBm	-16,9 dBm	-19,2 dBm

Somit ist näherungsweise ein symmetrischer Ausgang zu erwarten, solange der Einfluss der Transistorkonduktanzen die Gegenkopplung dominiert.

Die Verwendung des MIC-Topologie in Kombination mit dem aktiven Balun führt zu dem in Abbildung 6.13 gezeigtem Frequenzverhalten, nun werden Eingangsreflexionsfaktoren von  $S_{11} < -20 \text{ dB}$  bei  $f = 750 \text{ MHz}$  erreicht und die Asymmetrie ist wesentlich kleiner als bei der vorherigen Implementierung. Zudem erlaubt die optimierte Balun-Topologie nun ein einfaches Festlegen der Verstärkung bei ähnlich näherungsweise gleichbleibender Asymmetrie, siehe Abbildung 6.14. Erst für sehr kleine Verstärkungen erhöht sich die Asymmetrie, weil dann die Forderung  $g_{m1}, g_{m2} \gg G_F$  nicht mehr erfüllt ist.

Tabelle 6.6 stellt die Simulationsergebnisse beider LNA-Implementierungen gegenüber und verdeutlicht die Verbesserungen bezüglich Leistungsanpassung und Asymmetrie, wobei hier eingeschränkt darauf hingewiesen sei, dass für die optimierte LNA-Schaltung keine Layouterstellung erfolgte und die Ergebnisse demzufolge keine parasitären Elementen berücksichtigt. Der Hauptnachteil der neuen Schaltung ist der hohe Stromverbrauch, der hauptsächlich für die Auslöschung der Eingangskapazität in der MIC-Stufe verursacht wird. Der Pfad durch  $M_1$  in der ersten Stufe allein benötigt  $I_{\text{DD}} = 6 \text{ mA}$ . Dafür wird kein externes Anpassungsnetzwerk mehr benötigt.

---

## 7 Zusammenfassung und Ausblick

Die vorliegende Arbeit beschäftigt sich mit dem Entwurf und der Implementierung eines direkt digitalisierenden Empfängers für den UHF-Bereich, der nicht nur für den aktuellen Mobilfunkstandard sondern auch für zukünftige Geräte mit 5G-Standard von Interesse ist, da der UHF-Bereich auch in 5G verwendet wird und die Infrastruktur dafür bereits vorhanden ist. Unter dem Gesichtspunkt der stetig weiter voranschreitenden Integrationsdichte gewinnt die Reduzierung der analogen Blöcke in einer Empfänger-kette an immer mehr Bedeutung, da deren Flächenverbrauch in einem IC typischerweise nicht im selben Maße mit der Gatelänge skaliert, wie das für digitale Schaltkreise der Fall ist. Für ein zukunftsfähiges direkt digitalisierendes Empfänger-konzept wurde in der vorliegenden Arbeit auf integrierte Spulen verzichtet, denn das erlaubt die Schaltkreisimplementierung auch in Technologieknoten, die nur für Digital-schaltungen vorgesehen sind. Die wichtigste Rolle in diesem Empfänger-konzept fällt dabei dem Analog-Digital-Umsetzer zu, weswegen diese Arbeit eine ausführliche Grundlagenbetrachtung des verwendeten Delta-Sigma-Modulator-Prinzips durchführt. Darauf aufbauend erfolgt die Festlegung der Entwurfskriterien für die einzelnen Schaltblöcke, die Schaltkreisimplementierung und schlussendlich die Inbetriebnahme und Charakterisierung des Empfängers.

Die Schaltkreisimplementierung erfolgte in einer 28 nm CMOS Technologie und verfolgte das Ziel einer flächen- und stromsparenden Implementierung eines Empfängers im UHF-Bereich und des nach einem ADU folgenden Digitalteils zur Signalverarbeitung. Die Randbedingungen für den Empfänger orientierten sich an der Verwendungsmöglichkeit im 4G-Mobilfunkbereich. Abgesehen von einem zeitkontinuierlichen Sigma-Delta-ADU war in der analogen Empfänger-kette nur noch ein LNA vorgesehen. Aus den systemtheoretischen Untersuchungen des SDM wurde eine Topologie für den ADU abgeleitet, die den Randbedingungen gerecht wird. Darauf basierend erfolgte u.a. der Entwurf eines Bandpassfilters bestehend aus hochgütigen aktiven Spulen mit geringer Nichtlinearität, Transkonduktanzverstärkern mit einstellbarem Ausgangswiderstand und Transkonduktanz und eines Spannungsverstärkers und der Schaltungsentwurf der digitalen Rückkopplung. Der LNA wurde als aktiver Balun mit einstellbarer Verstärkung entworfen, sodass ein einzelner Eingang zum Empfänger ausreicht. Für die Leistungsanpassung des LNA waren noch ein externes Anpassungsnetzwerk auf der Leiterplatte notwendig. Damit aber während des LNA-Entwurfs das Netzwerk wegen Änderung der LNA-Eingangsimpedanz nicht ständig manuell nachgezogen werden musste und stets das Netzwerk mit der



---

geringsten Rauschzahldegradation verwendet wurde, erfolgte die Entwicklung eines SKILL-Skriptes zur automatischen Berechnung des optimalen Anpassungsnetzwerkes und der sich daraus ergebenden Rauschzahl der Schaltung ohne Durchführung zusätzlicher Simulationen.

Für die anvisierte Signalbandbreite von 20 MHz bei einer Trägerfrequenz von 750 MHz wurde eine gemessene maximale Auflösung von  $SNDR_{dB} = 29$  dB oder  $ENOB = 4,5$  Bit und ein Dynamikbereich von 59 dB bei einer Leistungsaufnahme von 36,4 mW erreicht, was die Simulationsergebnisse bestätigten, aber weit hinter den initialen Erwartungen zurückblieb und nicht mit konventionellen Empfangsschaltungen konkurrieren kann. Trotzdem zeigt ein Vergleich der Kenngrößen dieser Realisierung mit anderen spulenlosen zeitkontinuierlichen SDM nahe dem GHz-Bereich eine Verbesserung des Stand der Technik.

Als Wegweiser für zukünftige Forschungsarbeiten in diesem Bereich erfolgte in der vorliegenden Arbeit die Ursachenanalyse der Diskrepanz zwischen dem ursprünglich gesetztem Ziel und den erreichten Messergebnissen sowie die Ausarbeitung diverser Lösungsansätze zur Verbesserung des direkt digitalisierenden Empfängers. Mit den in der vorliegenden Arbeit vorgestellten Lösungsansätzen besteht das Potential, die maximale Auflösung auf  $SNDR_{dB} = 54$  dB oder  $ENOB = 8,7$  Bit und den Dynamikbereich auf 69 dB bei vergleichbarem Stromverbrauch zu erhöhen.

---

# Abkürzungsverzeichnis

4G	Mobilfunkstandard der <b>4. Generation</b>
5G	Mobilfunkstandard der <b>5. Generation</b>
AAF	<b>Anti-Aliasing-Filter</b>
ADU	<b>Analog-Digital-Umsetzer</b>
Balun	<i><b>Balanced Unbalanced</b></i>
BGA	<i><b>Ball Grid Array</b></i>
BPSDM	<b>Bandpass-Sigma-Delta Modulator</b>
CRFB	<i><b>Cascaded Resonator With Distributed Feedback</b></i>
CT	<i><b>Contiuous Time</b></i>
DAU	<b>Digital-Analog-Umsetzer</b>
DCO	Digital gesteuerter Oszillator, engl. <i><b>Digital Controlled Oscillator</b></i>
DFT	<b>Diskrete Fouriertransformation</b>
DR	<i><b>Dynamic Range</b></i>
DRX	Direkt digitalisierender Empfänger
DT	<i><b>Discrete Time</b></i>
DTFT	<i><b>Discrete-Time Fourier Transform</b></i>
ELD	<i><b>Excess Loop Delay</b></i>
ENOB	<i><b>Effective Number Of Bits</b></i>
FDD	Frequenzduplex, engl. <i><b>Frequency Division Duplex</b></i>
GBP	Verstärkungs-Bandbreite-Produkt, engl. <i><b>Gain Bandwidth Product</b></i>
GPIB	<i><b>General Purpose Interface Bus</b></i>
IoT	<i><b>Internet of Things</b></i>

---

KSE	<b>K</b> leinsignalersatzschaltbild
LDO	<i>L</i> ow <b>D</b> ropout <i>R</i> egulator
LFSR	<i>L</i> inear <b>F</b> eedback <i>S</i> hift <b>R</b> egister
LNA	<i>L</i> ow <b>N</b> oise <i>A</i> mplifier
LSB	<i>L</i> east <b>S</b> ignificant <i>B</i> it
MIC	<i>M</i> OSFET-based <i>I</i> mmittance <b>C</b> onverter
MSB	<i>M</i> ost <b>S</b> ignificant <i>B</i> it
NRZ	<i>N</i> on- <b>R</b> eturn-to- <b>Z</b> ero
NTF	<i>N</i> oise <b>T</b> ransfer <i>F</i> unction
OPV	<b>O</b> perationsverstärker
OSR	<i>O</i> versampling <b>R</b> atio
RZ	<i>R</i> eturn-to- <b>Z</b> ero
S&H	<i>S</i> ample-and- <b>H</b> old circuit
SAR	<i>S</i> uccessive <i>A</i> pproximation <b>R</b> egister
SDM	<b>S</b> igma- <b>D</b> elta Modulator
SDR	<i>S</i> oftware <i>D</i> efined <b>R</b> adio
SFDR	<i>S</i> purios- <b>F</b> ree <i>D</i> ynamic <b>R</b> ange
SNDR	<i>S</i> ignal-to- <b>N</b> oise-and- <b>D</b> istortion <b>R</b> atio
SNR	Signal-zu-Rausch-Verhältnis, engl. <i>S</i> ignal-to- <b>N</b> oise <b>R</b> atio
SQNR	Signal-zu-Quantisierungsrausch-Verhältnis, engl. <i>S</i> ignal-to- <b>Q</b> uantization- <b>N</b> oise <b>R</b> atio
STF	<i>S</i> ignal <b>T</b> ransfer <i>F</i> unction
TD	<i>T</i> ime <b>D</b> elay
THD	<i>T</i> otal <b>H</b> armonic <i>D</i> istortion
TPSDM	<b>T</b> iefpass- <b>S</b> igma- <b>D</b> elta Modulator
TX	<i>T</i> ransmission

---

## Formelzeichen

$A$	Matrix zur Beschreibung der Verbindungen innerhalb des SDM-Schleifenfilters
$B$	Anzahl der Bits eines Quantisierers, Matrix zur Beschreibung der Ein- und Ausgangssignalanschlüsse des SDM zum SDM-Schleifenfilters
$B_N$	$N$ -tes Bit des digitalen Wortes
$B_{\text{opt}}$	Optimale Suszeptanz für Rauschabstimmung
$C$	Kapazität, Matrix zur Berechnung des Ausgangs des SDM-Schleifenfilters
$C_A$	Normierte Korrelationsmatrix
$C_{\text{DS}}$	Kleinsignalkapazität Drain-Source
$C_{\text{GS}}$	Kleinsignalkapazität Gate-Source
$C_L$	Lastkapazität
$C_{\text{a,diff}}$	Differentielle Kleinsignalausgangskapazität
$C_e$	Kleinsignaleingangskapazität
$C''_{\text{ox}}$	Kapazitätsbelag des Gate-Oxids
$D$	Matrix zur Berechnung des Ausgangs des SDM-Schleifenfilters
$D_c$	Tastverhältnis
$E$	Erwartungswert
$E(z)$	Quantisierungsfehler im Bildbereich
$G$	Konduktanz, Betrag der komplexen Übertragungsfunktion im Frequenzbereich
$G_T$	Betrag der Transkonduktanzverstärkung
$G_V$	Betrag der Spannungsverstärkung

---

$G_{\text{opt}}$	Optimale Konduktanz für Rauschanpassung
$I$	Strom
$I_{\text{AI},1\text{ dB}}$	Eingangsstrom der aktiven Induktivität am 1 dB-Kompressionspunkt
$I_{\text{B}}$	Arbeitspunktstrom
$I_{\text{DD}}$	Versorgungsstrom
$I_{\text{D}}$	Drain-Strom
$I_{\text{a}}$	Ausgangsstrom
$I_{\text{e},1\text{ dB}}$	Resonatoreingangsstrom am 1 dB-Kompressionspunkt
$I_{\text{e}}$	Eingangsstrom
$L$	Induktivität, Gate-Länge
$L_{\text{e}}$	Eingangsinduktivität
$L_0$	Komplexe Schleifenfilterübertragungsfunktion vom SDM-Eingang zum Quantisierereingang
$L_1$	Komplexe Schleifenfilterübertragungsfunktion vom SDM-Ausgang zum Quantisierereingang
$N$	Anzahl der Abtastwerte, Anzahl der Bits
$P_{\text{ND}}$	Rausch- und Verzerrungsleistung
$P_{\text{NQ}}$	Quantisierungsrauschleistung
$P_{\text{g,av,min}}$	Empfindlichkeit
$P_{\text{g,av}}$	Verfügbare Generatorleistung
$P_{\text{H,Max}}$	Leistung des größten Störsignals
$P_{\text{Hi}}$	Leistung der Harmonischen
$P_{\text{NTh}}$	Thermische Rauschleistung
$P_{\text{N}}$	Rauschleistung
$P_{\text{Sig,SNDR,max}}$	Maximal empfangbare Signaleingangsleistung
$P_{\text{Sig,SNDR,min}}$	Minimal empfangbare Signaleingangsleistung
$P_{\text{Sig}}$	Signalleistung
$P_{\text{a}}$	Ausgangsleistung
$Q$	Gütefaktor

$R$	Widerstand
$R_F$	Gegenkoppelwiderstand
$R_L$	Lastwiderstand
$R_P$	Parallelwiderstand eines Resonators
$R_e$	Eingangswiderstand
$S_{NQ}$	Leistungsdichtespektrum des Quantisierungsrauschens
$S_{11}$	Eingangsreflexionsfaktor
$T$	Temperatur, Periodendauer
$T_{\text{Hann}}$	Dauer des Hanning-Fensters
$T_{\text{Rect}}$	Dauer des Rechteckfensters
$T_{\text{Sig}}$	Signalperiodendauer
$T_S$	Abtastperiode
$U$	Spannung
$U_{\text{CM}}$	Gleichtaktspannung
$U_{\text{DD}}$	Versorgungsspannung
$U_{\text{GS}}$	Gate-Source-Spannung
$U_{\text{QT,diff}}$	Differentielle Eingangsspannung des Quantisierers
$U_{\text{a,1 dB}}$	Ausgangsspannung am 1 dB-Kompressionspunkt
$U_{\text{a}}$	Ausgangsspannung
$U_{\text{e,1 dB}}$	Eingangsspannung am 1 dB-Kompressionspunkt
$U_{\text{e}}$	Eingangsspannung
$U_{\text{ref}}$	Referenzspannung
$U_{\text{th}}$	Schwellenspannung
$W$	Gate-Weite
$X(f)$	Signal im Frequenzbereich
$X(z)$	Signal im Bildbereich
$X[k]$	Linienspektrum von $x[n]$
$Y(z)$	Quantisiertes Signal im Bildbereich
$Y_{\text{opt}}$	Optimale Admittanz für Rauschanpassung und -abstimmung

---

$Z_{\text{opt}}$	Optimale Impedanz für Rauschanpassung und -abstimmung
$\Delta$	Quantisierungsstufenhöhe
$\beta$	Verstärkungsfaktor des Feldeffekttransistors
$\delta G_{\text{T,rel}}$	Relativer Verstärkungsfehler des symmetrischen Ausgangs
$\delta\varphi$	Phasenfehler des symmetrischen Ausgangs
$\hat{A}_{\text{Sig}}$	Signalamplitude
$\hat{I}_{\text{DAU}}$	Maximale Aussteuerung des DAU
$\hat{I}_{\text{Sig}}$	Signalstromamplitude
$\hat{U}$	Spannungsamplitude
$\hat{U}_{\text{QT}}$	Eingangsbezogene maximale Spannungsaussteuerung des Quantisierers
$\mathcal{DFT}$	Diskrete Fouriertransformation
$\mathcal{F}$	Fouriertransformation
$\mu$	Ladungsträgerbeweglichkeit
$\omega$	Kreisfrequenz
$\omega_0$	Kreisresonanzfrequenz
$\sigma$	Standardabweichung
$\text{HD}_3$	Leistungsabstand der dritten Harmonischen zum Signal
$\text{IIP}_{\text{IM3}}$	Eingangsbezogener Schnittpunkt des Intermodulationsprodukts dritter Ordnung
IR	Spiegelfrequenzunterdrückung
$DR$	Dynamikbereich
$ELD$	Verzögerungszeit im SDM Rückkoppelpfad
$ENOB$	Effektive Anzahl der Bits
$F$	Rauschfaktor
$F_{\text{min}}$	Minimaler Rauschfaktor
$GBP$	Verstärkungs-Bandbreite-Produkt
$NF$	Rauschzahl
$NF_{\text{min}}$	Minimale Rauschzahl
$NTF$	Komplexe Rauschübertragungsfunktion

$OSR$	Überabastverhältnis
$SFDR$	SStörungsfreier dynamischer Bereich
$SNDR$	Signal-zu-Rausch-und-Verzerrungs-Verhältnis
$SNR$	Signal-zu-Rausch-Verhältnis
$SQNR$	Signal-zu-Quantisierungsrausch-Verhältnis
$STF$	Komplexe Signalübertragungsfunktion
$THD$	Gesamte harmonische Verzerrung
$\underline{G}(s)$	Komplexe Übertragungsfunktion im Frequenzbereich
$\underline{G}_{R,sys}$	Komplexe Übertragungsfunktion eines Resonators
$\underline{G}_R$	Rückwärtsisolation
$\underline{S}$	Komplexe Rauschleistungsdichte
$\underline{Y}_e$	Komplexe Eingangsadmittanz
$\underline{Z}$	Komplexe Impedanz
$\underline{Z}_P$	Komplexe Parallelimpedanz
$\underline{Z}_S$	Komplexe Serienimpedanz
$\underline{Z}_e$	Komplexe Eingangsimpedanz
$\varphi_{fs}$	Phasenverzögerung des SDM bei der Abtastrate
$\varphi_m$	Phasenrand
$e$	EULERSche Zahl, Quantisierungsfehler
$f$	Frequenz
$f_0$	Resonanzfrequenz
$f_{BW}$	Signalbandbreite
$f_{Ny}$	Nyquistfrequenz
$f_{RF}$	Trägerfrequenz
$f_S$	Abtastrate
$f_T$	Transitfrequenz
$f_{bin}$	Bandbreite eines Abtastwertes
$f_{gr}$	Grenzfrequenz
$f_{Sig}$	Signalfrequenz



---

$g_{DS}$	Kleinsignal Drain-Source-Konduktanz
$g_T$	Kleinsignaltranskonduktanz des Ersatzschaltbilds
$g_m$	Kleinsignaltranskonduktanz
$g_v$	Kleinsignalspannungsverstärkung
$i$	Kleinsignalstrom
$i_{e,N,20\text{ MHz}}$	Kleinsignaleingangsräuschstrom des Resonators für 20 MHz Bandbreite bei $f_0$
$j$	Imaginäre Einheit
$k$	Ganzzahl, Laufvariable der Spektralkomponenten
$k_{BW}$	Spektralkomponente der Signalbandbreite
$k_{H,Max}$	Spektralkomponente des größten Störsignals
$k_{Hi}$	Spektralkomponenten der Harmonischen
$k_{Sig}$	Spektralkomponente des Signals
$l$	Anzahl der Eingänge eines SDM
$m$	Ganzzahl, Anzahl der Rückkopplungen eines SDM
$n$	Ganzzahl
$p_e$	Wahrscheinlichkeitsdichtefunktion des Quantisierungsfehlers
$r_{DS}$	Kleinsignal Drain-Source-Widerstand
$r_{a,cm}$	Gleichtaktkleinsignalausgangswiderstand
$r_{a,diff}$	Differentieller Kleinsignalausgangswiderstand
$s$	Variable im Frequenzbereich
$t$	Zeit
$t_0$	Zeitliche Verschiebung der Fensterfunktion
$t_d$	Signalverzögerung des Quantisierers
$u$	Kleinsignalspannung
$u(t)$	Differenzsignal am Integratoreingang des SDM im Zeitbereich
$v(t)$	Integriertes Differenzsignal des SDM im Zeitbereich
$w_{Hann}$	Hanning-Fensterfunktion
$w_{Rect}$	Rechteckfensterfunktion
$x(t)$	Signal im Zeitbereich

$x[n]$	Zeitdiskretes Signal
$y(t)$	Quantisiertes Signal im Zeitbereich
$z$	Variable im Bildbereich

---

# Literaturverzeichnis

- [1] Chris Pearson. (2017) “5G Roadmap for the Global Platform towards 2020 Realization“. [Online]. Available: [http://5gmf.jp/wp/wp-content/uploads/2017/06/09-Wrap-up-Panel\\_Chris-Pearson.pdf](http://5gmf.jp/wp/wp-content/uploads/2017/06/09-Wrap-up-Panel_Chris-Pearson.pdf)
- [2] United Nations, Department of Economic and Social Affairs. (2017) “World Population Prospects 2017“. [Online]. Available: <https://esa.un.org/unpd/wpp/DataQuery/>
- [3] Frankfurter Allgemeine Zeitung. (2017) “Und plötzlich konnte jeder mobil telefonieren“. [Online]. Available: <http://www.faz.net/aktuell/wirtschaft/unternehmen/25-jahre-d-netze-der-erfolgsweg-des-handys-15056758.html>
- [4] Ericsson. (2018) “5G Deployment Considerations“. [Online]. Available: <https://www.ericsson.com/assets/local/narratives/networks/documents/5g-deployment-considerations.pdf>
- [5] A. McEwen and H. Cassimally, “Designing the Internet of Things.” John Wiley & Sons, 2013.
- [6] S. Greengard, “The internet of things.” MIT Press, 2015.
- [7] Ericsson. (2016) “Ericsson Mobility Report“. [Online]. Available: <https://www.ericsson.com/assets/local/mobility-report/documents/2016/ericsson-mobility-report-november-2016.pdf>
- [8] Market Research Future. (2018) “Software Defined Radio Market Research Report - Forecast to 2023“. [Online]. Available: <https://www.marketresearchfuture.com/reports/software-defined-radio-market-5893>
- [9] J.-H. Hong and Z.-Y. Chen, “A low-power 10MHz bandwidth continuous-time  $\Sigma\Delta$  ADC with Gm-C filter,” in *IEEE 57th International Midwest Symposium on Circuits and Systems (MWSCAS)*, 2014, S. 853–856.
- [10] A. Rusu, R. de Llera Gonzalez, and M. Ismail, “Reconfigurable ADCs enable smart radios for 4G wireless connectivity,” in *IEEE Circuits and Devices Magazine*, vol. 22, no. 3, 2006, S. 6–11.

- [11] J. Prakash and B. R. Jose, “A Low-Power Reconfigurable Cross-Coupled  $\Sigma\Delta$  Modulator for Multi-standard Wireless Applications,” in *IEEE Fourth International Conference on Advances in Computing and Communications (ICACC)*, 2014, S. 130–133.
- [12] L. Zou, U. Karthaus, D. Sukumaran, N. Mehrdash, and H. Wagner, “A 6 th order, 700–1100 MHz, 3.6 Gb/s RF bandpass  $\Sigma\Delta$  ADC with two-tone SFDR 67.2 dB in 65nm CMOS,” in *IEEE International Symposium on Circuits and Systems (ISCAS)*. IEEE, 2014, S. 714–717.
- [13] S. Moallemi and A. Jannesari, “The design of reconfigurable delta-sigma modulator for software defined radio applications,” in *IEEE International Conference on Circuits and Systems (ICCAS)*, 2012, S. 254–257.
- [14] S. Benabid and E. N. Aghdam, “Design and simulation of a 6 th Order continuous-time sigma-delta modulator using integrated lc filter in a standard CMOS technology,” in *IEEE International Conference on Applied Electronics (AE)*, 2014, S. 21–26.
- [15] M. Englund, K. B. Östman, O. Viitala, M. Kaltiokallio, K. Stadius, K. Koli, and J. Ryyänen, “A Programmable 0.7–2.7 GHz Direct  $\Delta\Sigma$  Receiver in 40 nm CMOS,” in *IEEE Journal of Solid-State Circuits*, vol. 50, no. 3, 2015, S. 644–655.
- [16] I. N. Bronstein, K. A. Semandjajew, G. Musiol, and H. Mühlig, “Taschenbuch der Mathematik, 7. vollständig überarbeitete und ergänzte Auflage,” in *Verlag Harri Deutsch*, 2008.
- [17] U. Tietze and C. Schenk, “Halbleiterschaltungstechnik.” Springer Verlag, 15. Auflage, 2016.
- [18] R. B. Blackman and J. W. Tukey, “The Measurement of Power Spectra from the Point of View of Communications Engineering – Part I,” vol. 37, no. 1. Wiley Online Library, 1958, S. 185–282.
- [19] F. J. Harris, “On the use of windows for harmonic analysis with the discrete Fourier transform,” vol. 66, no. 1, 1978, S. 51–83.
- [20] G. Tretter, “Integrierte Analog-Digital-Wandler im Millimeterwellenbereich,” in *Technische Universität Dresden*, 2016.
- [21] S. R. Norsworthy, R. Schreier, and G. C. Temes, “Delta-Sigma Data Converters: Theory, Design, and Simulation,” in *IEEE Circuit and Systems Society*, 1997.

- 
- [22] D. A. Johns and K. Martin, “Analog Integrated Circuit Design.” John Wiley & Sons, 1997.
- [23] W. Kester, “The Data Conversion Handbook.” Analog Devices, Inc., 2005.
- [24] K. Philips and A. H. Van Roermund, “Sigma Delta A/D Conversion for Signal Conditioning.” Springer Science & Business Media, 2006.
- [25] R. Schreier and G. C. Temes, “Understanding Delta-Sigma Data Converters.” Wiley, 2004.
- [26] G. I. Bourdopoulos, A. Pnevmatikakis, V. Anastassopoulos, and T. L. Deliyannis, “Delta-Sigma Modulators: Modeling, Design and Applications.” World Scientific, 2003.
- [27] M. José and R. del Río, “CMOS sigma-delta converters: Practical design guide.” John Wiley & Sons, 2013.
- [28] Maxim Integrated Products. (2002) “ADC and DAC Glossary“. [Online]. Available: <https://www.maximintegrated.com/en/app-notes/index.mvp/id/641>
- [29] S. Park, “Principles of Sigma-Delta Modulation for Analog-to-Digital Converters.” Motorola, 1999.
- [30] M. Ortmanns and F. Gerfers, “Continuous-Time Sigma-Delta A/D Conversion: Fundamentals, Performance Limits and Robust Implementations.” Springer Science & Business Media, 2006.
- [31] Y. Geerts, M. Steyaert, and W. M. Sansen, “Design of Multi-Bit Delta-Sigma A/D Converters.” Springer Science & Business Media, 2006.
- [32] J. A. Cherry and W. M. Snelgrove, “Excess Loop Delay in Continuous-Time Delta-Sigma Modulators,” vol. 46, no. 4, 1999, S. 376–389.
- [33] S. A. Jantzi, M. Snelgrove, and P. F. Ferguson Jr., “A 4th-Order Bandpass Sigma-Delta Modulator,” vol. 38, no. 3, 1993, S. 282–291.
- [34] J. Van Engelen and R. J. van de Plassche, “Bandpass sigma delta modulators: stability analysis, performance and design aspects.” Springer Science & Business Media, 2013.
- [35] M. B. Dadi and R. Bouallegue, “Subsampling Continuous-Time bandpass  $\Sigma\Delta$  modulator for radio frequency A/D conversion,” in *10th International Conference on Information Sciences Signal Processing and their Applications (ISSPA)*. IEEE, 2010, S. 181–184.

- [36] J. van Engelen, “Stability analysis and design of bandpass sigma delta modulators,” in *Tijdschrift-Nederlands Elektronica en Radiogenootschap*, vol. 64, no. 5. Citeseer, 1999.
- [37] H. Tang and A. Doboli, “High-level Synthesis of  $\Delta\Sigma$  Modulator Topologies Optimized for Complexity, Sensitivity, and Power Consumption,” vol. 25, no. 3, 2006, S. 597–607.
- [38] A. Marques, V. Peluso, M. S. Steyaert, and W. M. Sansen, “Optimal Parameters for  $\Delta\Sigma$  Modulator Topologies,” vol. 45, no. 9, 1998, S. 1232–1241.
- [39] Niviuk. (2018) “LTE frequency band“. [Online]. Available: [http://niviuk.free.fr/lte\\_band.php](http://niviuk.free.fr/lte_band.php)
- [40] Lee, Sujeong. (2014) “Noise Power, Noise Figure and Noise Temperature“. [Online]. Available: [https://cpb-us-w2.wpmucdn.com/u.osu.edu/dist/0/890/files/2013/12/noise\\_SujeongLee-2gxokr2.pdf](https://cpb-us-w2.wpmucdn.com/u.osu.edu/dist/0/890/files/2013/12/noise_SujeongLee-2gxokr2.pdf)
- [41] H. Shibata, R. Schreier, W. Yang, A. Shaikh, D. Paterson, T. C. Caldwell, D. Alldred, and P. W. Lai, “A DC-to-1 GHz Tunable RF  $\Delta\Sigma$  ADC Achieving DR =74 dB and BW =150 MHz at  $f_0$  =450 MHz Using 550 mW,” vol. 47, no. 12, 2012, S. 2888–2897.
- [42] S. Buhr, “Entwurf und Analyse eines spulenlosen, abstimmbaren Bandpassfilters mit hoher Güte in 28nm CMOS für einen LTE-Empfänger,” in *Technische Universität Dresden*, November 2015.
- [43] C. L. Ler, A. K. B. A’ain, and A. V. Kordesh, “CMOS source degenerated differential active inductor,” in *IET Electronics Letters*, vol. 44, no. 3, Januar 2008, S. 196–197.
- [44] H. Xiao and R. Schaumann, “A 5.4-GHz high-Q tunable active-inductor band-pass filter in standard digital CMOS technology,” in *Springer Analog Integrated Circuits and Signal Processing*, vol. 51, no. 1, 2007, S. 1–9.
- [45] S. Sae-Ngow and A. Thanachayanont, “A  $\pm 1$  Volt very high frequency class AB CMOS active inductor,” in *IEEE 46th Midwest Symposium on Circuits and Systems (MWSCAS)*, Dezember 2003, S. 157–160.
- [46] B. Nauta, “A CMOS transconductance-C filter technique for very high frequencies,” in *IEEE Journal of Solid-State Circuits*, vol. 27, no. 2, 1992, S. 142–153.

- 
- [47] C. Tzschoppe, U. Jörges, A. Richter, B. Lindner, and F. Ellinger, “Theory and design of advanced CMOS current mirrors,” in *Microwave and Optoelectronics Conference (IMOC), 2015 SBMO/IEEE MTT-S International*, November 2015, S. 1–5.
- [48] S. C. Blaakmeer, E. A. M. Klumperink, D. M. W. Leenaerts, and B. Nauta, “Wideband balun-LNA with simultaneous output balancing, noise-canceling and distortion-canceling,” in *IEEE Journal of Solid-State Circuits*, vol. 43, no. 6, 2008, S. 1341–1350.
- [49] Technische Universität Dresden. (2017) “Ergänzungen zur Vorlesung Rauschanalyse“. [Online]. Available: [https://tu-dresden.de/ing/elektrotechnik/iee/ccn/ressourcen/dateien/lehrveranstaltungen/integrierte-analogschaltungen/ra\\_skript.pdf](https://tu-dresden.de/ing/elektrotechnik/iee/ccn/ressourcen/dateien/lehrveranstaltungen/integrierte-analogschaltungen/ra_skript.pdf)
- [50] Q. Chen, K. El-Sankary, and E. El-Masry, “A UHF current-mode continuous-time band-pass delta sigma modulator using fully balanced active inductor,” in *Springer Analog Integrated Circuits and Signal Processing*, vol. 67, no. 3, 2011, S. 261–272.
- [51] S. Gupta, D. Gangopadhyay, H. Lakdawala, J. C. Rudell, and D. J. Allstot, “A 0.8-2 GHz Fully-Integrated QPLL-Timed Direct-RF-Sampling Bandpass ADC in 0.13  $\mu\text{m}$  CMOS,” in *IEEE Journal of Solid-State Circuits*, vol. 47, no. 5, 2012, S. 1141–1153.
- [52] J. Ryckaert, J. Borremans, B. Verbruggen, J. V. Driessche, L. Bos, C. Armiento, J. Craninckx, and G. V. d. Plas, “A 2.4 GHz Low-Power Sixth-Order RF Bandpass Converter in CMOS,” in *IEEE Journal of Solid-State Circuits*, vol. 44, no. 11, 2009, S. 2873–2880.
- [53] H. Chae and M. P. Flynn, “A 69dB SNDR, 25MHz BW, 800MS/s Continuous-Time Bandpass  $\Delta\Sigma$  ADC Using DAC Duty Cycle Control for Low Power and Reconfigurability,” in *Symposium on VLSI Circuits Digest of Technical Papers*, 2013.
- [54] J. Jeong, N. Collins, and M. P. Flynn, “A 260MHz IF Sampling Bit-Stream Processing Digital Beamformer With an Integrated Array of Continuous-Time Band-Pass  $\Delta\Sigma$  Modulators,” in *IEEE Journal of Solid-State Circuits*, vol. 51, no. 5, 2016, S. 1168–1176.
- [55] L. Belostotski, A. Madanayake, and L. T. Bruton, “Wideband LNA with an active -C element,” in *IEEE Microwave and Wireless Components Letters*, vol. 22, no. 10, 2012, S. 524–526.

---

## Eigene Publikationen

- [56] C. Tzschoppe, R. Kostack, and F. Ellinger, “A 2.4 GHz fast settling wake-up receiver frontend,” in *10th Conference on Ph.D. Research in Microelectronics and Electronics (PRIME)*, 2014, S. 1–4.
- [57] C. Tzschoppe, R. Kostack, J. Wagner, R. Paulo, and F. Ellinger, “A 2.4 GHz fast switchable LNA with transformer matching for wireless wake-up receivers,” in *9th European Microwave Integrated Circuit Conference (EuMIC)*, 2014, S. 178–181.
- [58] R. Kostack, C. Tzschoppe, H. Stockinger, U. Jörges, and F. Ellinger, “A 2 GHz low noise amplifier with transformer input matching in 28 nm CMOS,” in *IEEE Nordic Circuits and Systems Conference (NORCAS)*, 2016, S. 1–6.
- [59] R. Kostack, A. Naeini, H. Stockinger, A. Brönnner, and F. Ellinger, “A direct RF sampling receiver using continuous-time band-pass sigma-delta ADC with active inductor in CMOS,” in *IEEE MTT-S Latin America Microwave Conference (LAMC)*, 2016, S. 1–4.
- [60] M. Kreißig, R. Kostack, J. Pliva, R. Paulo, and F. Ellinger, “A fully integrated 2.6 GHz cascode class-E PA in 0.25  $\mu\text{m}$  CMOS employing new bias network for stacked transistors,” in *IEEE MTT-S Latin America Microwave Conference (LAMC)*, 2016, S. 1–3.
- [61] A. Brönnner, R. Kostack, J. Wagner, and F. Ellinger, “A resolution scalable temperature sensor for wireless systems,” in *IEEE MTT-S Latin America Microwave Conference (LAMC)*, 2016, S. 1–3.
- [62] R. Kostack and A. Naeini, “Delta Sigma Analog-to-Digital Converter, Radio Front-End, Radio Receiver, Mobile Terminal and Base Station,” in *Europäisches Patentamt*, 2018, EP 3 301 813 A1.



---

# Abbildungsverzeichnis

1.1	Prognose der weltweiten Nutzerzahlen mobiler Kommunikationsstandards bis 2021. . . . .	9
2.1	Prinzipdarstellung eines Signals im Zeit- und Frequenzbereich für die Abtastung ober- und unterhalb der Nyquistfrequenz. . . . .	12
2.2	Prinzipdarstellung des Leck-Effekts aufgrund von zeitlicher Fensterung und diskreter Fouriertransformation. . . . .	14
2.3	Statische Transferkennlinie eines 3 Bit Quantisierers. . . . .	16
2.4	Quantisierungsfehler eines 3 Bit Quantisierers. . . . .	17
2.5	Wahrscheinlichkeitsdichtefunktion des Quantisierungsfehler für gleichverteilte Amplituden. . . . .	17
2.6	Darstellung dynamischer Kenngrößen am Beispiel eines Frequenzspektrums. . . . .	22
2.7	Beispieldarstellung des Dynamikbereichs eines ADU. . . . .	24
3.1	Blockschaltbild eines $\Sigma\Delta$ -ADU. . . . .	26
3.2	Blockschaltbild eines $\Sigma\Delta$ -Modulators 1. Ordnung. . . . .	26
3.3	Zeitliche Signalverläufe in einem 1-Bit $\Sigma\Delta$ -Modulator 1. Ordnung. . . . .	27
3.4	Zeitliche Signalverläufe und Frequenzspektren in einem $\Sigma\Delta$ -ADU mit 1-Bit $\Sigma\Delta$ -Modulator 1. Ordnung. Die Frequenzspektren wurden für ein Zeitintervall $T > 100T_{\text{sig}}$ berechnet. . . . .	28
3.5	Zeitkontinuierlicher und zeitdiskreter Aufbau eines $\Sigma\Delta$ -Modulators. . . . .	30
3.6	Lineares Modell eines SDM 1. Ordnung in der $z$ -Ebene. . . . .	31
3.7	Rauschübertragungsfunktion eines $\Sigma\Delta$ -Modulator 1. Ordnung. . . . .	32
3.8	$\Sigma\Delta$ -Modulator 3. Ordnung. . . . .	34
3.9	Rauschübertragungsfunktionen eines Tiefpass- $\Sigma\Delta$ -Modulator 3. Ordnung im Passband für $OSR = 25$ . . . . .	37
3.10	Allgemeines lineares Modell eines SDM. . . . .	37
3.11	Signal- und Rauschübertragungsfunktionen eines zeitkontinuierlichen (CT) und zeitdiskreten (DT) Tiefpass- $\Sigma\Delta$ -Modulator 1. Ordnung. . . . .	39
3.12	Blockschaltbild eines Bandpass- $\Sigma\Delta$ -Modulators 2. Ordnung. . . . .	40
3.13	Blockschaltbild eines Bandpass- $\Sigma\Delta$ -ADU. . . . .	41

3.14	Rauschübertragungsfunktion verschiedener Bandpass- $\Sigma\Delta$ -Modulator bis 6. Ordnung. 0. Ordnung entspricht dem Quantisierungsrauschen des internen Quantisierers ohne vorangehendes Filters. . . . .	42
3.15	Rauschübertragungsfunktionen eines Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung im Passband für $OSR = 25$ . . . . .	43
3.16	Signal- und Rauschübertragungsfunktion mit optimierten Nullstellen eines zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung für $OSR = 25$ . . . . .	44
3.17	Vergleich von Signalübertragungsfunktionen für verschiedene $f_{RF}$ eines zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung für $OSR = 25$ . . . . .	46
3.18	Rückkoppeltopologien für einen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung	49
4.1	Blockdiagramm der verwendeten direkt digitalisierenden Empfängerarchitektur. . . . .	52
4.2	Drei voneinander unabhängige DAU Prototypen mit unterschiedlichen Tastverhältnissen und $ELD = \frac{T_s}{2}$ . DAU <sub>1</sub> ist ein NRZ-Typ und DAU <sub>2</sub> und DAU <sub>3</sub> sind RZ-Typen mit einem Tastverhältnis von jeweils $D_c = 50\%$ und $D_c = 25\%$ . . . . .	58
4.3	Simuliertes Spektrum und STF eines idealen 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung mit $f_s = 1$ GHz und $OSR = 25$ für ein sinusförmiges Eingangssignal mit einer Signalamplitude von 3 dB unterhalb des internen Aussteuerbereichs. . . . .	59
4.4	Implementierungsziel für die DAU Prototypen. DAU <sub>1</sub> und DAU <sub>3</sub> sind NRZ-DAU mit $ELD = \frac{T_s}{2}$ bzw. $ELD = T_s$ . In der finalen Implementierung wurde anstelle des RZ-DAU mit $D_c = 50\%$ (DAU <sub>2a</sub> ) ein Tastverhältnis von $D_c = 54\%$ (DAU <sub>2b</sub> ) realisiert. . . . .	60
4.5	Simuliertes SQNR in Abhängigkeit der Resonatorgüten für eine Eingangsamplitude von 3 dB unterhalb des internen Aussteuerbereichs. $Q$ entspricht der Güte von allen Resonatoren im Schleifenfilter. . . . .	62
4.6	Ideale Implementierung des Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung im Schaltungssimulator. . . . .	63
4.7	Simuliertes Frequenzspektrum des idealisierten 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung mit $f_s = 1$ GHz und $OSR = 25$ für $f_{sig} = 745$ MHz und $\hat{I}_{sig} = 100$ $\mu$ A für Einstellung 1 und 4 in Tabelle 4.5. . . . .	66
4.8	Blockschaltbild des Schleifenfilters. . . . .	67
4.9	Parallelschwingkreis. Die Realisierung des induktiven Anteil erfolgt mit einer Gyrationsschaltung. . . . .	68
4.10	Schaltbilder einer Source- und Push-Pull-Stufe und KSE. . . . .	70

4.11	Prinzipschaltbild und KSE der aktiven Spule mit Kreuzkopplung. . . . .	72
4.12	Schaltkreisimplementierung der aktiven Spule mit Kreuzkopplung. . . . .	74
4.13	Simulierte Induktivität der aktiven Spule aus Abbildung 4.12 und simulierte Übertragungsfunktion eines Resonators bestehend aus der aktiven Spule, einem idealen Kondensator und einem idealen Wider- stand zur Einstellung der Resonanzfrequenz und des Impedanzniveaus. . . . .	76
4.14	<i>Single-ended</i> Schaltung und KSE einer aktiven Spule mit Source- und Drain-Stufe. . . . .	78
4.15	Schaltkreisimplementierung der aktiven Spule mit Push-Pull- und Drain-Stufe. . . . .	78
4.16	Simulierte Induktivität der aktiven Spule aus Abbildung 4.15 und simulierte Übertragungsfunktion eines Resonators bestehend aus der aktiven Spule, einem idealen Kondensator und einem idealen Wider- stand zur Einstellung der Resonanzfrequenz und des Impedanzniveaus. . . . .	79
4.17	<i>Single-ended</i> Schaltung und KSE einer aktiven Spule basierend auf einer komplementären Source- und Gate-Stufe. . . . .	80
4.18	Schaltkreisimplementierung der aktiven Spule mit Push-Pull- und gefalteter, kaskadierten und komplementären Gate-Stufe. . . . .	81
4.19	Implementierung der schaltbaren MOSFET $M_{1n}$ und $M_{1p}$ aus Ab- bildung 4.18. . . . .	82
4.20	Simulierte und aus Gl. 4.37 berechnete Induktivität der aktiven Spu- le aus Abbildung 4.15 sowie Parallelwiderstand und Übertragungs- funktion eines Resonators bestehend aus der aktiven Spule, einem idealen Kondensator und einem idealen Widerstand zur Einstellung der Resonanzfrequenz und des Impedanzniveaus. . . . .	83
4.21	Simulierte Abhängigkeit der Induktivität und des Parallelwider- stands der aktiven Spule von den Arbeitspunktströmen und der über 6 Bit einstellbaren Gateweite von $M_{1p}$ und $M_{1n}$ bei $f = 750$ MHz. Die Änderung um ein Bit entspricht einer Gateweitenänderung um $1 \mu\text{m}$ für $M_{1n}$ und $0,8 \mu\text{m}$ für $M_{1p}$ , siehe Tabelle 4.8. . . . .	85
4.22	Simuliertes Stabilitätsverhalten der Gleichtaktregelungen der akti- ven Spule in Abbildung 4.18. . . . .	86
4.23	Nauta-Transkonduktanzverstärker. . . . .	87
4.24	Schaltkreisimplementierung des Nauta-Transkonduktanzverstärkers. . . . .	88
4.25	Simulierte Verstärkung und Rückwärtsisolation des Transkon- duktanzverstärkers. . . . .	90
4.26	Simulierte Abhängigkeit der Transkonduktanz und des Ausgangswi- derstands des Nauta-Verstärkers von den Arbeitspunktströmen bei $f = 750$ MHz. . . . .	90
4.27	Schaltkreisimplementierung des Spannungsfolgers. . . . .	91

---

4.28	Simulation der Übertragungsfunktion des Schleifenfilters für den idealen Fall, mit implementierten Transkonduktanzverstärkern und aktiven Spulen und die Implementierung mit den zusätzlichen Spannungsfolgern. . . . .	92
4.29	Schaltkreisimplementierung des Spannungsverstärkers. . . . .	93
4.30	Schaltkreisimplementierung des schaltbaren Lastwiderstandes. . . . .	94
4.31	Simulierte Übertragungsfunktion des Spannungsverstärkers. . . . .	95
4.32	Schaltkreisimplementierung des Schleifenfilters mit allen Versorgungsanschlüssen. Die Ansteuerpfade für die schaltbaren Komponenten wurden zugunsten der Übersichtlichkeit weggelassen. . . . .	96
4.33	Schaltkreisimplementierungen des Widerstands und der Kapazität für die ersten beiden Resonatoren. . . . .	97
4.34	Rücksetzschalter. . . . .	99
4.35	Prinzipschaltbild des 4 Bit Flash-ADU. . . . .	100
4.36	Ablaufdiagramm der Steuersignale des Flash-ADU. . . . .	101
4.37	Zeitlichen Spannungsverläufe der internen Knoten des 4 Bit Flash-ADU für einen Quantisierungspfad bei dreieckförmigen Eingangssignal mit $f_{\text{Sig}} = 750$ MHz. . . . .	102
4.38	Schaltbilder des 4 Bit Flash-ADU und der Einzelkomponenten. . . . .	104
4.39	Layoutprinzip der Einheitszelle, mit der die Kondensatormatrix realisiert wird. Die gestrichelten Anteile gehören zum originalen Entwurf. Die Optimierung für den Einsatz im Bandpass- $\Sigma\Delta$ -Modulator beinhaltet die Einsparung der ersten Metalllage und die Verkürzung der Metallfinger. . . . .	105
4.40	Prinzipschaltung einer differentiellen <i>current-steering</i> Push-Pull-DAU-Zelle. . . . .	106
4.41	Beispielhafte Signalansteuerung einer differentiellen <i>current-steering</i> Push-Pull-DAU-Zelle für verschiedene quantisierte Spannungspotentiale. . . . .	107
4.42	Implementierung der sieben DAU für den Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung. . . . .	108
4.43	Prinzipschaltbild der Taktgenerierung für den internen 4 Bit Flash-ADU. . . . .	110
4.44	Allgemeine Eingangslogik für alle DAU und NRZ- und RZ50-Ansteuerlogik für die DAU. Jede DAU-Zelle (15 pro DAU) benötigt einen dieser Ansteuerpfade. . . . .	111
4.45	Schaltbild der umschaltbaren Inverterkette in der Taktgenerierung zum Einstellen des ELD des Bandpass- $\Sigma\Delta$ -Modulators. . . . .	112
4.46	Simulierte Spektren des idealen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung für verschiedene Quantisierermodelle. . . . .	114

4.47	Simulierte Spektren des Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung mit verschiedenen Modellen für die DAU und Taktgenerierung. . . . .	114
4.48	Tri-State Schaltung. . . . .	115
4.49	Simulierte Spektren des idealen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung mit dem <i>schematic</i> -Modell des Schleifenfilters mit und ohne thermisches Rauschen. . . . .	116
4.50	Simuliertes Frequenzspektrum des implementierten Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung ohne thermisches Rauschen im Vergleich mit dem idealen Modell. . . . .	117
4.51	Schaltung und KSE des Balun-LNA. . . . .	118
4.52	Finaler Balun-LNA. . . . .	120
4.53	Simuliertes Frequenzverhalten des LNA. . . . .	122
4.54	Verallgemeinertes Eingangsimpedanznetzwerk des Balun-LNA. . . . .	124
4.55	Eingangsimpedanznetzwerk des Balun-LNA mit Rauschersatzquellen. . . . .	125
4.56	Schaltung eines 4 Bit einstellbaren NMOS-Stromspiegels. . . . .	127
4.57	Schalbild des Differenzverstärkers für die Arbeitspunktregelschleifen. . . . .	128
4.58	Logikschaltung zur Wandlung von Thermometer- zu Binärcode. . . . .	128
5.1	Schematische Darstellung des Messaufbaus für die Messung des DRX mit Signalgenerator. . . . .	130
5.2	Mikroskopaufnahmen des direkt digitalisierenden Empfängers. Die achteckigen Metallflächen sind die Gehäusekontaktflächen für die Versorgungsanschlüsse und den RF-Eingang. . . . .	131
5.3	Simulation ( $f_{\text{sig}} = 745 \text{ MHz}$ ) und Messung ( $f_{\text{sig}} = 749 \text{ MHz}$ ) des Frequenzspektrums des direkt digitalisierenden Empfängers bei $P_{\text{g,av}} = -75 \text{ dBm}$ und maximaler Verstärkung des LNA. Damit der Rauschboden zwischen Simulation und Messung optisch verglichen werden kann, wurde für eine Einzelmessung die Anzahl der Abtastwerte auf 4096 reduziert, um sie der Simulation anzupassen. Die dargestellte Messung ergibt sich aus der Mittelung von 128 Einzelmessungen. . . . .	134
5.4	Simulierter und gemessener Eingangsreflexionsfaktor des Empfängers für maximal eingestellte LNA-Verstärkung. . . . .	134
5.5	Gemessenes maximales SNDR, SNR und SFDR des Empfängers für maximal und minimal eingestellte LNA-Verstärkung mit $f_{\text{sig}} = 749 \text{ MHz}$ , $f_{\text{RF}} = 750 \text{ MHz}$ und $f_{\text{BW}} = 20 \text{ MHz}$ . . . . .	135
5.6	Gemessenes Frequenzspektrum bei $P_{\text{g,av}} = -45 \text{ dBm}$ und maximaler Verstärkung des LNA. . . . .	136

5.7	Gemessene und simulierte Intermodulation 3. Ordnung mit $f_1 = 749$ MHz und $f_2 = 748$ MHz. Ausgangspegel $< -80$ dBFS sind aufgrund des Rauschens nicht mehr messbar. Bei der Simulation geht die 3. Harmonische wegen der geringeren Anzahl an verwendeten Abtastwerten schon für Pegel $< -70$ dBFS im Rauschen unter. . . . .	137
5.8	Simulation und Messung der STF des Empfängers bei $P_{g,av} = -75$ dBm. . . . .	138
5.9	Gemessene Spiegelfrequenzunterdrückung des Empfängers bei $P_{g,av} = -45$ dBm. Spiegelfrequenzunterdrückungen $IR > 73$ dB können aufgrund des Rauschens nicht gemessen werden. . . . .	138
5.10	Gemessenes SNDR eines mit $P_{g,av} = -60$ dBm empfangenen Nutzsymbols bei maximaler Verstärkung des LNA in Abhängigkeit des vom Sender zum Empfänger durchgelassene Sendesignalleistung bei $f_{RF} - 40$ MHz = 710 MHz. . . . .	138
5.11	Gemessene STF und Frequenzspektren für verschiedene Einstellungen der Resonatorkapazitäten $C_1$ , $C_2$ und $C_3$ für $P_{g,av} = -75$ dBm. . . . .	139
6.1	Rückkoppeltopologie eines Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung für ein nicht-ideales $g_m C$ -Schleifenfilter. . . . .	143
6.2	Simuliertes SQNR in Abhängigkeit der Resonatorgüten für eine Eingangsamplitude von 3 dB unterhalb des internen Aussteuerbereichs eines 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung. $Q$ entspricht der Güte von allen Resonatoren im Schleifenfilter. Die grauen Kurven entsprechen Abbildung 4.5(b), die in der Simulation die mit idealen Resonatoren berechneten Koeffizienten im $\Sigma\Delta$ -Modulator verwendete. . . . .	144
6.3	Implementierungsziel für die DAU Prototypen des optimierten Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung. . . . .	145
6.4	Simuliertes Spektrum und STF eines 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung mit den in Tabelle 6.1 gegebenen Koeffizienten mit $f_s = 1$ GHz und $OSR = 25$ für ein sinusförmiges Eingangssignal mit einer Signalamplitude von 3 dB unterhalb des internen Aussteuerbereichs. . . . .	147
6.5	Optimierte Schaltkreisimplementierung der aktiven Spule mit Push-Pull- und gefalteter, kaskadierten und komplementären Gate-Stufe. . . . .	149
6.6	Aus Gleichung (4.37) berechnete Abhängigkeit der Induktivität und des Parallelwiderstandes der optimierten aktiven Spule von $C_1$ und $C_2$ bei $f = 750$ MHz. . . . .	151
6.7	Prinzipschaltbild zur Flankensynchronisierung der Taktsignale. . . . .	152
6.8	Prinzipschaltbild des MIC-LNA. . . . .	153
6.9	Finaler MIC-LNA. . . . .	153

6.10	Simulierte Eingangsimpedanz des MIC-LNA. . . . .	154
6.11	Finaler aktiver Balun mit einstellbarer Verstärkung. . . . .	155
6.12	Kleinsignalersatzschaltbild der Gate-Source-Balun-Stufe mit Widerstandsgegenkopplung. . . . .	157
6.13	Simuliertes Frequenzverhalten des MIC-LNA mit Balun. . . . .	158
6.14	Simulierte differentielle Transkonduktanz und Symmetrie des Ausgangssignal des MIC-LNA mit Balun über dem gesamten Verstärkungseinstellungsbereich. Höhere Widerstandseinstellungen bedeuten ein kleineres $R_{F1}$ und $R_{F2}$ . . . . .	158

---

# Tabellenverzeichnis

4.1	Übersicht der Entwurfsparameter für den Empfängerpfad. . . . .	53
4.2	Berechnung des SQNR verschiedener idealer Bandpass- $\Sigma\Delta$ -Modulator-Topologien mittels Gleichung (3.32) unter Einbeziehung einer nullstellenoptimierten NTF für Bandpass- und Bandpass-unterabtastung eines Signals mit $f_{\text{BW}} = 20$ MHz zentriert um $f_{\text{RF}} = 750$ MHz. . . . .	56
4.3	Koeffizienten eines idealen 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung entsprechend der Topologie in Abbildung 3.18(b) mit $OSR = 25$ und $\frac{f_{\text{RF}}}{f_s} = \frac{3}{4}$ für verschiedene DAU-Prototypen. . . . .	61
4.4	Korrespondenztabelle für die Koeffizienten des $\Sigma\Delta$ -Modulator-Systemmodells und die Schaltungsparameter. Die letzte Spalte gibt die Werte für die finale Implementierung an. . . . .	65
4.5	Simuliertes SQNR für den idealisierten 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung mit $f_s = 1$ GHz und $OSR = 25$ für $f_{\text{Sig}} = 745$ MHz und $\hat{I}_{\text{Sig}} = 100$ $\mu\text{A}$ für verschiedene Genauigkeitseinstellungen. Ist für eine Option keine Angabe vorhanden, verwendet der Simulator die durch <i>errpreset</i> vorgegebene Einstellung. . . . .	66
4.6	Simulationsergebnisse des Resonators für die aktive Spule mit Kreuzkopplung bei $f_0$ . . . . .	76
4.7	Simulationsergebnisse des Resonators mit aktiver Spule aus Abbildung 4.15 bei $f_0$ . . . . .	79
4.8	Dimensionierungsparameter der Schaltung in Abbildung 4.18. . . . .	81
4.9	Simulationsergebnisse aller vorgestellten aktiven Spulen innerhalb eines Parallelschwingkreises bei $f_0$ einschließlich der Simulation mit extrahiertem Layout des Resonators mit dem komplementären Entwurf in Abb. 4.18. . . . .	84
4.10	Dimensionierungsgrößen für beide Implementierungen des Nauta-Verstärkers in Abbildung 4.24. . . . .	89
4.11	Simulationsergebnisse der Transkonduktanzverstärker mit Resonatorlast. . . . .	89
4.12	Dimensionierungsparameter der Schaltung in Abbildung 4.18. . . . .	92
4.13	Dimensionierungsparameter des Spannungsverstärkers in Abbildung 4.29. . . . .	93



4.14	Simulationsergebnisse des Spannungsverstärkers. . . . .	95
4.15	Übersicht über die Einstellmöglichkeiten des Schleifenfilters. . . . .	98
4.16	Übersicht über die simulierten Eigenschaften des Schleifenfilters im Nominalfall mit den Einstellungen in Tabelle 4.15. . . . .	99
4.17	Dimensionierungsparameter des Flash-ADU in Abbildung 4.38. . . . .	103
4.18	Simulationsergebnisse des 4 Bit Flash-ADU der einzelnen Entwick- lungsstufen für $f_s = 1$ GHz und $f_{\text{Sig}} = 745$ MHz. Die Verzögerungs- zeit des ADU wurde im ungünstigsten Fall für eine Signalauslenkung um 0 V ermittelt. . . . .	105
4.19	Simulierte Ausgangswiderstände und -kapazitäten aller sieben DAU für den Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung bei $f = 750$ MHz und die entsprechenden Filterimpedanzen zum Vergleich. . . . .	109
4.20	Einstellungen für die SQNR und SNR Simulationen des Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung. . . . .	113
4.21	Dimensionierungsparameter des Balun-LNA in Abbildung 4.52. . . . .	121
4.22	Simulationsergebnisse des extrahierten Balun-LNA für maximale und minimale Verstärkungseinstellung mit einer Last von $R_{L,\text{diff}} =$ $340 \Omega$ bei $f_{\text{Sig}} = 750$ MHz. . . . .	123
4.23	Thermometer- und Binärcodierung des 4 Bit Flash-ADU. . . . .	129
5.1	Gegenüberstellung der verwendeten Standardeinstellungen des Schleifenfilters in der Simulation und Messung. . . . .	133
5.2	Gemessenes SNDR, SNR, SFDR, DR und Empfindlichkeit des Emp- fängers für maximal und minimal eingestellte LNA-Verstärkung mit $f_{\text{Sig}} = 749$ MHz, $f_{\text{RF}} = 750$ MHz und $f_{\text{BW}} = 20$ MHz. . . . .	135
5.3	Vergleich der vorliegenden Arbeit mit dem Stand der Technik für Bandpass- $\Sigma\Delta$ -Modulatoren. . . . .	141
6.1	Koeffizienten und die dazu gewählten Schaltungsparameter des 4 Bit zeitkontinuierlichen Bandpass- $\Sigma\Delta$ -Modulator 6. Ordnung entspre- chend der Topologie in Abbildung 6.1 mit $OSR = 25$ und $\frac{f_{\text{RF}}}{f_s} = \frac{3}{4}$ für die in Abbildung 6.3 dargestellten DAU-Prototypen. . . . .	146
6.2	Dimensionierungsparameter der Schaltung in Abbildung 6.5. . . . .	149
6.3	Simulationsergebnisse der in der vorliegenden Arbeit verwendeten aktiven Spule und der optimierten Version innerhalb eines Parallel- schwingkreises bei $f_0$ . . . . .	150
6.4	Dimensionierungsparameter des MIC-LNA in Abbildung 6.9. . . . .	154
6.5	Dimensionierungsparameter des aktiven Baluns in Abbildung 6.11. . . . .	155

6.6	Gegenüberstellung der Simulationsergebnisse des MIC-LNA mit aktivem Balun und der ersten Balun-LNA-Implementierung aus Tabelle 4.22 für maximale und minimale Verstärkungseinstellung mit einer Last von $R_{L,diff} = 340 \Omega$ bei $f_{Sig} = 750 \text{ MHz}$ . . . . .	159
-----	--	-----

---

# Anhang

## A VerilogA-Quellcode

### A.1 Resonator

```
'include "constants.vams"
'include "disciplines.vams"

'define PI      3.141592653589793238462643383279502884
//-----
// resonator
//
// - RLC-parallel resonator
//
// vin: input voltage [V,A]
//
// INSTANCE parameters
//   Q = quality factor of resonator []
//   f0 = resonance frequency [Hz]

module Ideal_resonator(vin, vss);

  inout vin, vss;
  electrical vin, vss;

  parameter real Q = 100;
  parameter real f0 = 1e9;
  parameter real R1 = 1e3;

  real C1;
  real L1;

  analog begin
```

```

    @( initial_step or initial_step("dc") ) begin
        L1=R1/(Q*2*'PI*f0);
        C1=Q/(R1*2*'PI*f0);
    end

    // Resonator
    I(vin , vss) <+ (V(vin , vss) / R1);
    I(vin , vss) <+ ddt(C1*V(vin , vss));
    I(vin , vss) <+ idt(V(vin , vss)/L1);
end
endmodule

```

## A.2 Taktgenerierung

```

'include "constants.vams"
'include "disciplines.vams"

module BPADC_CLK_TIMING( clk_i , clktoDACs , clkBtoDACs , clk_swinn ,
    clk_swinp , clk_swrefn , clk_swrefp , clk_samp , clk_lat ,
    Q_delay , pd_i );
input clk_i , pd_i;
electrical clk_i , pd_i;
input [2:0] Q_delay;
electrical [2:0] Q_delay;

output clktoDACs , clkBtoDACs , clk_swinn , clk_swinp , clk_swrefn ,
    clk_swrefp , clk_samp , clk_lat ;
electrical clktoDACs , clkBtoDACs , clk_swinn , clk_swinp , clk_swrefn ,
    clk_swrefp , clk_samp , clk_lat ;

parameter real f_clk_i = 1G;
parameter real vhigh = 1.1 ;
parameter real vlow = 0.0;
parameter real tdac_del = 50p from [0:inf);
parameter real tdac_rise = 50p from (0:inf);
parameter real tdac_fall = 50p from (0:inf);
parameter real tdac_dutycycle = 0.5 from (0:1);
parameter real tbdac_del = 50p from [0:inf);
parameter real tbdac_rise = 50p from (0:inf);
parameter real tbdac_fall = 50p from (0:inf);
parameter real tbdac_dutycycle = 0.5 from (0:1);

```

```

parameter real tqt_latch_del = 50p from [0:inf);
parameter real tqt_latch_dutyicycle = 0.5 from (0:1);
parameter real tqt_samp_del = 50p from [0:inf);
parameter real tqt_samp_dutyicycle = 0.5 from (0:1);
parameter real tqt_swin_del = 50p from [0:inf);
parameter real tqt_swin_dutyicycle = 0.5 from (0:1);
parameter real tqt_swref_del = 50p from [0:inf);
parameter real tqt_swref_dutyicycle = 0.5 from (0:1);
parameter real tqt_rise = 50p from (0:inf);
parameter real tqt_fall = 50p from (0:inf);
parameter real vtrans = 0.6;

real clkdac , clkbdac , clkqt_latch , clkqt_samp , clkqt_swinp ,
      clkqt_swinn , clkqt_swrefp , clkqt_swrefn ;
real tdac_trans_high , tdac_trans_low , tbdac_trans_high ,
      tbdac_trans_low , tdac_high , tbdac_high , tbdac_low ,
      tqt_latch_high , tqt_latch_low , tqt_samp_high ,
      tqt_samp_low , tqt_swin_high , tqt_swin_low ,
      tqt_swref_high , tqt_swref_low ;

analog begin
@(initial_step)
begin
    tdac_trans_high=0;
    tdac_high=tdac_dutyicycle/f_clk_i;
    tbdac_high=tbdac_dutyicycle/f_clk_i;
    tqt_latch_high=tqt_latch_dutyicycle/f_clk_i;
    tqt_samp_high=tqt_samp_dutyicycle/f_clk_i;
    tqt_swin_high=tqt_swin_dutyicycle/f_clk_i;
    tqt_swref_high=tqt_swref_dutyicycle/f_clk_i;
end

// on rising edge of clk_i , generate output clks
@ (cross( V(clk_i) - vtrans , +1,1p )) begin
    tdac_trans_high=$abstime;
    tdac_trans_low=tdac_trans_high+tdac_high;
    tbdac_trans_low=tdac_trans_high+tbdac_high;

    tqt_latch_low=tdac_trans_high+tqt_latch_high;
    tqt_samp_low=tdac_trans_high+tqt_samp_high;

```

```

        tqt_swin_low=tdac_trans_high+tqt_swin_high;
        tqt_swref_low=tdac_trans_high+tqt_swref_high;
end // of @ begin

@(timer(tdac_trans_high)) begin
    clkdac=vhigh;
    clkbdac=vhigh;

    clkqt_latch=vhigh;
    clkqt_samp=vhigh;
    clkqt_swinp=vhigh;
    clkqt_swinn=vlow;
    clkqt_swrefp=vhigh;
    clkqt_swrefn=vlow;
end
@(timer(tdac_trans_low)) begin
    clkdac=vlow;
end
@(timer(tbdac_trans_low)) begin
    clkbdac=vlow;
end
@(timer(tqt_latch_low)) begin
    clkqt_latch=vlow;
end
@(timer(tqt_samp_low)) begin
    clkqt_samp=vlow;
end
@(timer(tqt_swin_low)) begin
    clkqt_swinp=vlow;
    clkqt_swinn=vhigh;
end
@(timer(tqt_swref_low)) begin
    clkqt_swrefp=vlow;
    clkqt_swrefn=vhigh;
end

V(clktoDACs) <+ transition(clkdac, tdac_del,
    tdac_rise, tdac_fall);
V(clkBtoDACs) <+ transition(clkbdac, tbdac_del,
    tbdac_rise, tbdac_fall);

```

```

V(clk_lat) <+ transition(clkqt_latch , tqt_latch_del ,
    tqt_rise , tqt_fall);
V(clk_samp) <+ transition(clkqt_samp , tqt_samp_del ,
    tqt_rise , tqt_fall);
V(clk_swinp) <+ transition(clkqt_swinp , tqt_swin_del ,
    tqt_rise , tqt_fall);
V(clk_swinn) <+ transition(clkqt_swinn , tqt_swin_del ,
    tqt_rise , tqt_fall);
V(clk_swrefp) <+ transition(clkqt_swrefp , tqt_swref_del ,
    tqt_rise , tqt_fall);
V(clk_swrefn) <+ transition(clkqt_swrefn , tqt_swref_del ,
    tqt_rise , tqt_fall);
end // of analog begin
endmodule

```

### A.3 Ansteuerlogik für Digital-Analog-Umsetzer

#### Latch

```

module BPADC_DAC_LATCH_Q7(d,dbar,clk_i , q,qbar);
input d;
electrical d;
input dbar;
electrical dbar;
input clk_i;
electrical clk_i;
inout q;
electrical q;
inout qbar;
electrical qbar;

parameter real VDD = 1.1;
parameter real VSS = 0;
parameter real risetime = 5p;
parameter real falltime = 5p;

real vref;
real qint;
real qbarint;

analog begin
@(initial_step)

```

```
begin
qint=VSS;
qbarint=VDD;
vref = (VDD-VSS)/2;

end

@(cross(V(clk_i) - vref, 1))
begin
if (V(d)>vref) begin
qint=VSS;
qbarint=VDD;
end else begin
qint=VDD;
qbarint=VSS;
end
end

V(q) <+ transition(qint, 0, risetime, falltime);
V(qbar) <+ transition(qbarint, 0, risetime, falltime);

end

endmodule
```

### **Umwandlung von NRZ- zu RZ-Ansteuerung**

```
'include "constants.vams"
'include "disciplines.vams"

module NRZtoRZ(NRZ_in, RZ_clk_in, RZ_out);

input NRZ_in;
electrical NRZ_in;
input RZ_clk_in;
electrical RZ_clk_in;
output RZ_out;
electrical RZ_out;
parameter VDD=1.1;
parameter RZ_delay=0;
parameter RZ_risetime=50p;
```



```
parameter RZ_falltime=50p;
real rz;

analog begin
@(initial_step)
begin
rz=0;
end

@(cross(V(RZ_clk_in) - VDD/2, +1))
begin
rz=V(NRZ_in);
end

@(cross(V(RZ_clk_in) - VDD/2, -1))
begin
rz=0;
end

V(RZ_out)<+transition(rz,RZ_delay,RZ_risetime,RZ_falltime);
end
endmodule
```

### **NRZ-Ansteuerung**

```
'include "constants.vams"
'include "disciplines.vams"

module BPADC_DACLATCH3(ddacnd, ddacpd, ddacnn, ddacpp,
    ddacnp, ddacpn, clk_i, dcompp, q7, q7bar);
output ddacnd;
electrical ddacnd;
output ddacpd;
electrical ddacpd;
output ddacnn;
electrical ddacnn;
output ddacpp;
electrical ddacpp;
output ddacnp;
electrical ddacnp;
output ddacpn;
```

```
electrical ddaepn;
input clk_i;
electrical clk_i;
input dcompp;
electrical dcompp;
input q7;
electrical q7;
input q7bar;
electrical q7bar;

parameter real VDD = 1.1;
parameter real VSS = 0;
parameter real risetime = 50p;
parameter real falltime = 50p;
parameter real tdelay = 0p;
real intbitln;
real intbitlp;
real intbitrn;
real intbitrp;
real intDn;
real intDp;
real vref;

analog begin
@(initial_step)
begin
intbitln = VSS;
intbitlp = VDD;
intbitrn = VSS;
intbitrp = VDD;
intDn = VDD;
intDp = VSS;
vref = (VDD-VSS)/2;
end

@(cross(V(clk_i) - vref, -1))
begin
    if (V(dcompp)<vref) begin
        if (V(q7)>vref) begin
            intbitln = VDD;
        end
    end
end
```

```

        intbitrp = VSS;
        intbitrn = VSS;
        intbitlp = VDD;

        end else begin
            intbitln = VSS;
            intbitrp = VDD;
            intbitrn = VDD;
            intbitlp = VSS;
        end

        intDn = VSS;
        intDp = VDD;
    end else begin
        intbitln = VSS;
        intbitrn = VSS;
        intbitlp = VDD;
        intbitrp = VDD;
        intDn = VDD;
        intDp = VSS;
    end
end
end
V(ddacnn) <+ transition(intbitln ,tdelay ,risetime ,falltime );
V(ddacpp) <+ transition(intbitlp ,tdelay ,falltime ,risetime );
V(ddacnp) <+ transition(intbitrn ,tdelay ,risetime ,falltime );
V(ddacpn) <+ transition(intbitrp ,tdelay ,falltime ,risetime );
V(ddacnd) <+ transition(intDn ,tdelay ,risetime ,falltime );
V(ddacpd) <+ transition(intDp ,tdelay ,falltime ,risetime );
end
endmodule

```

### NRZ-Ansteuerung mit $0,5T$ Verzögerung

```

`include "constants.vams"
`include "disciplines.vams"

module BPADC_DAC_LATCH_ELD(ddacnd, ddacpd, ddacnn,
    ddacpp, ddacnp, ddacpn, clk_i, dcomp, q7, q7bar);
output ddacnd;
electrical ddacnd;
output ddacpd;

```

```
electrical ddacpd;
output ddacnn;
electrical ddaenn;
output ddacpp;
electrical ddacpp;
output ddacnp;
electrical ddacnp;
output ddacpn;
electrical ddacpn;
input clk_i;
electrical clk_i;
input dcompp;
electrical dcompp;
input q7;
electrical q7;
input q7bar;
electrical q7bar;

parameter real VDD = 1.1;
parameter real VSS = 0;
parameter real risetime = 50p;
parameter real falltime = 50p;
parameter real tdelay = 0p;
real intbitln;
real intbitlp;
real intbitrn;
real intbitrp;
real intDn;
real intDp;
real vref;
real inthold;

analog begin
@(initial_step)
begin
intbitln = VSS;
intbitlp = VDD;
intbitrn = VSS;
intbitrp = VDD;
intDn = VDD;
```

```

intDp = VSS;
inthold = VSS;
vref = (VDD-VSS)/2;
end

@(cross(V(clk_i) - vref, 1))
begin
inthold = V(dcompp);
end

@(cross(V(clk_i) - vref, -1))
begin
    if (inthold < vref) begin
        if (V(q7) > vref) begin
            intbitln = VDD;
            intbitrp = VSS;
            intbitrn = VSS;
            intbitlp = VDD;

            end else begin
                intbitln = VSS;
                intbitrp = VDD;
                intbitrn = VDD;
                intbitlp = VSS;
            end

            intDn = VSS;
            intDp = VDD;
        end else begin
            intbitln = VSS;
            intbitrn = VSS;
            intbitlp = VDD;
            intbitrp = VDD;
            intDn = VDD;
            intDp = VSS;
        end
    end

end

V(ddacnn) <+ transition(intbitln, tdelay, risetime, falltime);
V(ddacpp) <+ transition(intbitlp, tdelay, falltime, risetime);
V(ddacnp) <+ transition(intbitrn, tdelay, risetime, falltime);

```

```
V(ddacpn) <+ transition(intbitrp,tdelay,falltime,risetime);
V(ddacnd) <+ transition(intDn,tdelay,risetime,falltime);
V(ddacpd) <+ transition(intDp,tdelay,falltime,risetime);
end
endmodule
```

### **RZ-Ansteuerung**

```
'include "constants.vams"
'include "disciplines.vams"

module BPADC_DAC_LATCH_3_RZ50(ddacnd, ddacpd, ddacnn,
    ddacpp, ddacnp, ddacpn, clk_i, dcompp, q7, q7bar);
output ddacnd;
electrical ddacnd;
output ddacpd;
electrical ddacpd;
output ddacnn;
electrical ddacnn;
output ddacpp;
electrical ddacpp;
output ddacnp;
electrical ddacnp;
output ddacpn;
electrical ddacpn;
input clk_i;
electrical clk_i;
input dcompp;
electrical dcompp;
input q7;
electrical q7;
input q7bar;
electrical q7bar;

parameter real VDD = 1.1;
parameter real VSS = 0;
parameter real risetime = 50p;
parameter real falltime = 50p;
parameter real tdelay = 0p;
real intbitln;
real intbitlp;
```

```
real intbitrn;
real intbitrp;
real intDn;
real intDp;
real vref;

analog begin
@(initial_step)
begin
intbitln = VSS;
intbitlp = VDD;
intbitrn = VSS;
intbitrp = VDD;
intDn = VDD;
intDp = VSS;
vref = (VDD-VSS)/2;
end

@(cross(V(clk_i) - vref, -1))
begin
    if (V(dcompp)<vref) begin
        if (V(q7)>vref) begin
            intbitln = VDD;
            intbitrp = VSS;
            intbitrn = VSS;
            intbitlp = VDD;

            end else begin
            intbitln = VSS;
            intbitrp = VDD;
            intbitrn = VDD;
            intbitlp = VSS;
            end

            intDn = VSS;
            intDp = VDD;
        end else begin
            intbitln = VSS;
            intbitrn = VSS;
            intbitlp = VDD;
```

```

                intbitrp = VDD;
                intDn = VDD;
                intDp = VSS;
            end
        end
    end

    @(cross(V(clk_i) - vref, +1))
    begin
        intbitln = VSS;
        intbitrn = VSS;
        intbitlp = VDD;
        intbitrp = VDD;
        intDn = VDD;
        intDp = VSS;
    end

    V(ddacnn) <+ transition(intbitln, tdelay, risetime, falltime);
    V(ddacpp) <+ transition(intbitlp, tdelay, falltime, risetime);
    V(ddacnp) <+ transition(intbitrn, tdelay, risetime, falltime);
    V(ddacpn) <+ transition(intbitrp, tdelay, falltime, risetime);
    V(ddacnd) <+ transition(intDn, tdelay, risetime, falltime);
    V(ddacpd) <+ transition(intDp, tdelay, falltime, risetime);
end
endmodule

```

## A.4 Digital-Analog-Umsetzer

```

`include "constants.vams"
`include "disciplines.vams"

`define NUMDAC_BITS 15

module DAC_NRZ_VOUT(clk, bitn, bitp, voutn, voutp);
input clk;
electrical clk;
input          [ `NUMDAC_BITS-1:0 ] bitn;
electrical     [ `NUMDAC_BITS-1:0 ] bitn;
input          [ `NUMDAC_BITS-1:0 ] bitp;
electrical     [ `NUMDAC_BITS-1:0 ] bitp;
output         voutn;
electrical     voutn;
output         voutp;

```



```

electrical      voutp;

parameter real vmax = 1.0;
parameter real vmin = 0;
parameter real trise = 5p from [0:inf);
parameter real tfall = 5p from [0:inf);
parameter real tdelay = 0.0 from [0:inf);
parameter real vth = 0.60;
real lsb;
real vp, vn;

analog begin
@(initial_step)
begin
    vp = 0;
    vn = 0;
    lsb = (vmax - vmin) / 'NUMDAC_BITS;
end

@(cross(V(clk)-vth, -1))
begin
    vp = 0;
    vn = 0;
    generate i(0, 'NUMDAC_BITS-1)
    begin
        vp = vp + ((V(bitp[i]) > vth) ? 1 : 0);
        vn = vn + ((V(bitn[i]) > vth) ? 1 : 0);
    end
    vp = vp*lsb+vmin;
    vn = vn*lsb+vmin;
end
V(voutp) <+ transition(vp, tdelay, trise, tfall);
V(voutn) <+ transition(vn, tdelay, trise, tfall);
end
endmodule

```

## A.5 Quantisierer

```

module BPADC_QUANTIZER(dcomp, dcompn, clk_swinp, clk_swinn,
    clk_swrefp, clk_swrefn, clk_samprefn, pd_i, clk_lat,
    ibn_25u, vinp, vinn);

```

```

input  clk_swinp , clk_swinn , clk_swrefp , clk_swrefn ,
        clk_samprefn , pd_i , clk_lat , ibn_25u , vinp , vinn ;
electrical  clk_swinp , clk_swinn , clk_swrefp , clk_swrefn ,
        clk_samprefn , pd_i , clk_lat , ibn_25u , vinp , vinn ;

output [14:0] dcompp;
electrical [14:0] dcompp;
output [14:0] dcompn;
electrical [14:0] dcompn;

parameter integer nlevel = 16 from [2:inf);
parameter integer round=1;
parameter real sigout_high = 1.0125 ;
parameter real sigout_low = 0.1875;
parameter real tdel = 0 from [0:inf);
parameter real trise = 50p from (0:inf);
parameter real tfall = 50p from (0:inf);
parameter real vtrans_latch = 0.6;
parameter real Cin=75f;

        real vsigoutp [14:0];
        real vsigoutn [14:0];
        real sigout_step;
        real vadj;

analog begin
@ ( initial_step ) begin
        sigout_step = (sigout_high-sigout_low)/(nlevel-1);
        vadj = (round==1) ? 0 : -(sigout_step / 2);
end

// on rising edge of latch , compare and output
@ ( cross( V(clk_lat) - vtrans_latch , +1 ) ) begin
        if (V(vinp)>sigout_high) begin
                generate i(0,14)
                begin
                        vsigoutp [i]=1.1;
                end
        end
        if (V(vinp)<sigout_low) begin

```

```

        generate i(0,14)
        begin
        vsigoutp[i]=0;
        end
    end
    if (V(vinn)>sigout_high) begin
        generate i(0,14)
        begin
        vsigoutn[i]=1.1;
        end
    end
    if (V(vinn)<sigout_low) begin
        generate i(0,14)
        begin
        vsigoutn[i]=0;
        end
    end
    if ((V(vinp)>sigout_low)&&(V(vinp)<sigout_high))
    begin
        generate i(0,14)
        begin
        vsigoutp[i]=((V(vinp)>sigout_low+sigout_step/
            2.0+sigout_step*i) ? 1.1 : 0);
        end
    end
    if ((V(vinn)>sigout_low)&&(V(vinn)<sigout_high))
    begin
        generate i(0,14)
        begin
        vsigoutn[i]=((V(vinn)>sigout_low+sigout_step/
            2.0+sigout_step*(14-i)) ? 1.1 : 0);
        end
    end
end // of @ begin
V(ibn_25u) <+ vtrans_latch;
I(vinp, vinn) <+ ddt(Cin*V(vinp, vinn));
generate i(0,14)
begin
V(dcompp[i]) <+ transition(vsigoutp[i],tdel, trise, tfall);
V(dcompn[i]) <+ transition(vsigoutn[i],tdel, trise, tfall);

```

```
        end
end // of analog begin
endmodule
```

## **B SKILL-Quellcode für Berechnung des Anpassungsnetzwerk**

```
;Usage: For ADE-XL only
;This script calculates all possible matching networks
;consisting of maximal 2 elements for capacitive input
;impedances and creates new corners for those who show
;an input matching better than -10dB.
;All parametric sweeps have to be done within the
;corner-setup for the script to work correctly.
;Define the frequency as "fLO" and your port impedance
;as "Z0".
;Define the following output expressions:
;Expression name "Zin at fLO" and set the expression so,
;that you get your complex input impedance for the
;frequency "fin".
;Expression name "F at fLO" and set the expression so,
;that you get the noise factor (not the noise figure)
;for the frequency "fin".
;Expression name "Fmin at fLO" and set the expression so,
;that you get the minimum noise factor (not the minimum
;noise figure) for the frequency "fin".
;Expression name "Gopt at fLO" and set the expression so,
;that you get the optimal conductance for the frequency
;"fin".
;Expression name "Bopt at fLO" and set the expression so,
;that you get the optimal susceptance for the frequency
;"fin".
;In order to be able to immediately simulate your circuit
;with the calculated matching networks, you have to create
;a cellview for the matching network and use that in your
;circuit. The following elements have to be created:
;schematic ;short between the 2 pins
;schematic_Ls_Lp
;schematic_Lp_Ls
;schematic_Ls
```

```
;schematic_Ls_Cp
;schematic_Lp-Cs
;schematic_Cp_Ls
;schematic_Lp-Cs
;symbol with 2 pins
;name structure of the schematics: schematic_Ls_Lp means,
;viewing from the circuit, first element is a series
;inductance, second element is a parallel inductance.
;The variables used for the matching elements are the same
;as in the schematic name, e.g. in the schematic_Ls_Lp
;the series inductance value is Ls and the parallel
;inductance value is Lp.
;In the Test create a variable: matching_sch
;variable value: "schematic"
;In Setup->Environment add VAR("matching_sch") to the
;Switch View List before schematic.
;This does not work with config views, because they cannot
;be parameterized.
;After you simulated the input impedance of your circuit,
;start the script with
;load("calcBestNoiseMatchingComponents.il").
;Shortly afterwards, new corners with included matching
;variables will be created.

let(;define local variables
(axlsession sdb pi Zin_expr_name F_expr_name Fmin_expr_name
Gopt_expr_name Bopt_expr_name rdbPath rdb pt active_testname
active_test_handle active_corners match_noise_calc exp_t
Zin_val active_corner_name active_corner_vars_vals fin Z0
active_corner_vars active_corner_vals active_corner_var_val
corner_h Z0 R0 X0 Y0 G0 B0 Gopt Bopt Yopt Zopt Ropt Xopt F
Fmin pi w L C Zli Yli Lli Rli Cli Zci Yci Rci Lci Cci Qin
Lideal Cideal Zlideal Ylideal Zcideal Ycideal i j S11dB20_list
S11dB20_best S11dB20 Ls_best_i Lp_best_i Zin_match Ls1 Lp1 Ls2
Lp2 Cs3 Lp3 Ls4 Cp4 Ls5 Cp5 Ls6 Zs_match Zp_match Rs_match
Xs_match Rp_match G1 G2 G3 G4 C11 C12 C22 Cmat Gmat GmatT s
F_Zs_Zp F_Zp_Zs F_Zs Fmin_Zs Ropt_Zs Xopt_Zs)

;procedure for vector multiplication
procedure(multiplyVector(a b)
```

```

let ((s 0))
    foreach((i j) a b
            s=s+i*j
          )
    s
)
)

;procedure for matrix multiplication
procedure(multiplyMatrix(a b)
let((arow bcol s srow scol)
    srow=length(a)
    scol=length(b[0])
    declare(s[srow])
    for(i 0 (length(s)-1)
        s[i]=makeVector(scol 0)
    )
    for(i 0 (length(a)-1)
        arow=vectorToList(a[i])
        for(k 0 (length(b[0])-1)
            bcol='()
            for(j 0 (length(b)-1)
                bcol=append1(bcol b[j][k])
            )
            s[i][k]=multiplyVector(arow bcol)
        )
    )
)
s
)
)

;gets the ADE-XL Session Name
axlsession=axlGetWindowSession()
;gets the handle of ADE-XL Session
sdb=axlGetMainSetupDB(axlsession)

pi=acos(-1.0)
Zin_expr_name="Zin at fLO"
F_expr_name="F at fLO"
Fmin_expr_name="Fmin at fLO"
Gopt_expr_name="Gopt at fLO"

```

```
Bopt_expr_name="Bopt at fLO"
;gets the path to the sim results of the current sim
rdbPath=axlGetHistoryResults(
axlGetCurrentHistory(axlsession))
;results database
rdb=axlReadResDB(rdbPath)
pt = rdb->point(1)

active_testname=prog('testname
    foreach(testname cadr(axlGetTests(sdb))
        if(axlGetEnabled(axlGetTest(sdb testname)) then
            active_test_handle=axlGetTest(sdb testname)
            ;active testname (only one is allowed!)
            return(testname)
        );end if
    );end foreach
);end prog

;Check, whether all needed parameters are available.
match_noise_calc=prog( (F Fmin Gopt Bopt Zin)
    F=nil
    Fmin=nil
    Gopt=nil
    Bopt=nil
    Zin=nil
    foreach(out pt->outputs(?type 'expr)
        if(F_expr_name==out->name then
            F=t
        )
        if(Fmin_expr_name==out->name then
            Fmin=t
        )
        if(Gopt_expr_name==out->name then
            Gopt=t
        )
        if(Bopt_expr_name==out->name then
            Bopt=t
        )
        if(Zin_expr_name==out->name then
            Zin=t
        )
    )
);end prog
```

```

        )
        if (F&&Fmin&&Gopt&&Bopt&&Zin then
println(" All Parameters found.
Calculation in progress.")
            return(2)
        )
    );end foreach
    if (Zin then
println(" Noise Parameters could not be read.
Noise figure calculations will not be performed.
If you want to include noise calculations , add
the following expressions:")
println("F at fLO")
println("Fmin at fLO")
println("Gopt at fLO")
println("Bopt at fLO")
            return(1)
        else
println("Impedance could not be read.
Change the expression name for the input impedance
to: Zin at fLO")
            return(0)
        )
    );end prog

;get all active Corner Variables
active_corners=axlGetCornersForATest(
    axlsession active_testname)

;get the corner setup and the input impedance
;for all active corners and tests
if(not(match_noise_calc==0) then
F=nil
Fmin=nil
Gopt=nil
Bopt=nil
Zin_val=nil
foreach(out pt->outputs(?type 'expr)
;gets the noise components and input impedance
if(match_noise_calc==2 then

```



```
if (F_expr_name==out->name then
F=out->value
)
if (Fmin_expr_name==out->name then
Fmin=out->value
)
if (Gopt_expr_name==out->name then
Gopt=out->value
)
if (Bopt_expr_name==out->name then
Bopt=out->value
)
); end if match_noise_calc
if (Zin_expr_name==out->name then
Zin_val=out->value
)
;gets the corresponding corner setup
if ((F&&Fmin&&Gopt&&Bopt&&Zin_val) ||
((match_noise_calc==1)&&Zin_val) then
active_corner_name=out->cornerName
active_corner_vars_vals=cadr(
assoc(active_corner_name active_corners))
if(assoc("fLO" active_corner_vars_vals)
then
;get frequency from the corner
fLO=evalstring(cadr(
assoc("fLO" active_corner_vars_vals)))
else
;if frequency is not specified in the corner
;use the value from the global design variables
fLO=evalstring(axlGetVarValue(axlGetVar(sdb "fLO")))
)
if(assoc("Z0" active_corner_vars_vals) then
;get Z0 from the corner
Z0=evalstring(cadr(
assoc("Z0" active_corner_vars_vals)))
else
;if Z0 is not specified in the corner use
;the value from the global design variables
Z0=evalstring(axlGetVarValue(axlGetVar(sdb "Z0")))
```

```

)
R0=real(Z0)
X0=imag(Z0)
Y0=1.0/Z0
G0=real(Y0)
B0=imag(Y0)
if(match_noise_calc==2 then
Yopt=complex(Gopt,Bopt)
Zopt=1.0/Yopt
Ropt=real(Zopt)
Xopt=imag(Zopt)

; calculation of the noise sources from
; the simulated F, Fmin, Gopt, Bopt
C11=(F-Fmin)*G0/((G0-Gopt)**2+(B0-Bopt)**2)
C22=C11*(Gopt**2+Bopt**2)
C12=complex((Fmin-1)/2-C11*Gopt,C11*Bopt)
)

w=2*pi*fLO
Qin=abs(imag(Zin_val)/real(Zin_val))
sprintf(Qin "%L",Qin)

; gets the variables and values for the
; corner in separate lists
active_corner_vars='()
active_corner_vals='()
for(i 1 length(active_corner_vars_vals))
active_corner_var_val=nthelem(
i active_corner_vars_vals)
active_corner_vars=append1(
active_corner_vars car(active_corner_var_val))
active_corner_vals=append1(
active_corner_vals cadr(active_corner_var_val))
)

; calculation of the matching elements
L='(0.6n 0.7n 0.8n 0.9n 1.0n 1.1n 1.2n 1.3n
1.5n 1.6n 1.8n 2.0n 2.2n 2.4n 2.7n 3.0n 3.3n
3.6n 3.9n 4.3n 4.7n 5.1n 5.6n 6.2n 6.8n 7.5n

```

```

8.2n 9.1n 10n 12n 15n 18n)
if(fLO<1G then
L=append(L '(22n 28n))
)
C='()
for(i 1 50
C=append1(C i*10p/50)
)
;calculation of coil from murata
Zli='()
Yli='()
foreach(Li L
Lli=(-0.004*(Li*1G)**2+(1.009-1.88u*((fLO*1u)
-800))*(Li*1G))*1n
Rli=(0.0015+1.38u*((fLO*1u)-800))*(Li*1G)**2+
(0.21+71.9u*((fLO*1u)-800))*(Li*1G)+(-0.15-
28.8u*((fLO*1u)-800))
Cli=(-30u*(Li*1G)**3+0.0015*(Li*1G)**2-0.02*
(Li*1G)+0.19)*1p
Zli=append1(Zli 1.0/(1.0/complex(Rli,w*Lli)+
complex(0,w*Cli)))
Yli=append1(Yli 1.0/car(last(Zli)))
)
;calculation of capacitor from murata
Zci='()
Yci='()
foreach(Ci C
Cci=Ci
Lci=450.00p
Rci=0.0032*(Ci*1T)**2+(-0.04-10.9u*(fLO*1u-800))*
(Ci*1T)+(0.34+120.3u*(fLO*1u-800))
Zci_im=w*Lci-1.0/(w*Cci)
Zci=append1(Zci complex(Rci,Zci_im))
Yci=append1(Yci 1.0/car(last(Zci)))
)
;calculation of ideal coil and capacitor
Lideal='()
for(i 1 25
Lideal=append1(Lideal i*0.2n)
)

```

```

for(i 1 10
Lideal=append1(Lideal (i*0.5n+5n))
)
for(i 1 10
Lideal=append1(Lideal (i*2n+10n))
)
for(i 1 10
Lideal=append1(Lideal (i*4n+30n))
)
Cideal='()
for(i 1 20
Cideal=append1(Cideal i*0.1p)
)
for(i 1 10
Cideal=append1(Cideal (i*0.2p+2p))
)
for(i 1 10
Cideal=append1(Cideal (i*0.5p+4p))
)
for(i 1 11
Cideal=append1(Cideal (i*1p+9p))
)
Zlideal='()
Ylideal='()
foreach(Li Lideal
Zlideal=append1(Zlideal complex(0,w*Li))
Ylideal=append1(Ylideal 1.0/car(last(Zlideal)))
)
Zcideal='()
Ycideal='()
foreach(Ci Cideal
Zcideal=append1(Zcideal complex(0,-1/(w*Ci)))
Ycideal=append1(Ycideal 1.0/car(last(Zcideal)))
)
;calculation of the input impedance with Lp and
;Ls as matching components. Looking from the
;input of the circuit, Ls comes first.
;Can be used for Rin<50 Ohm
S11dB20_list='()
i=0

```

```

S11dB20_best=0
foreach (Zls Zli
    i++
    j=0
    foreach (Ylp Yli
        j++
        Zin_match=1.0/(Ylp+1.0/(Zls+Zin_val))
        S11dB20=dB20((Zin_match-Z0)/(Zin_match+Z0))
        if (S11dB20<S11dB20_best then
            Ls_best_i=i
            Lp_best_i=j
            S11dB20_best=S11dB20
        )
        S11dB20_list=append1(S11dB20_list S11dB20)
    )
)
Ls1=nthelem(Ls_best_i L)
Lp1=nthelem(Lp_best_i L)

;new corner will only be created , if S11<-10dB
if (S11dB20_best<-10 then
;new corner with the matching elements is created
corner_h=axlPutCorner(sdb strcat(
active_corner_name "_matched_Ls_Lp"))
;adds the variables and values to the new corner
foreach((varname varvalue) active_corner_vars
active_corner_vals
axlPutVar(corner_h varname varvalue)
)
axlPutVar(corner_h "Qin" Qin)
axlPutVar(corner_h "matching_sch"
"\schematic_Ls_Lp\")
axlPutVar(corner_h "Ls" sprintf(Ls1 "%L",Ls1))
axlPutVar(corner_h "Lp" sprintf(Lp1 "%L",Lp1))
axlPutVar(corner_h "S11dB20"
sprintf(S11dB20_best "%L",S11dB20_best))
;calculation of the noise figure for
;series+parallel impedance
if (match_noise_calc==2 then
Zs_match=nthelem(Ls_best_i Zli)

```

```

Zp_match=nthelem(Lp_best_i Zli)
Rs_match=real(Zs_match)
Rp_match=real(Zp_match)
Xs_match=imag(Zs_match)
Xp_match=imag(Zp_match)

G1=-(Z0+Zp_match)/Zp_match
G2=-Zs_match*Z0/Zp_match-Z0-Zs_match
G3=-G1
G4=Z0/Zp_match

declare(Cmat[4])
for(i 0 (length(Cmat)-1)
      Cmat[i]=makeVector(4 0)
)
declare(Gmat[1])
for(i 0 (length(Gmat)-1)
      Gmat[i]=makeVector(4 0)
)
declare(GmatT[4])
for(i 0 (length(GmatT)-1)
      GmatT[i]=makeVector(1 0)
)
Cmat[0][0]=C11
Cmat[0][1]=C12
Cmat[1][0]=complex(real(C12),-imag(C12))
Cmat[1][1]=C22
Cmat[2][2]=Rs_match
Cmat[3][3]=Rp_match
Gmat[0][0]=G1
Gmat[0][1]=G2
Gmat[0][2]=G3
Gmat[0][3]=G4
GmatT[0][0]=complex(real(G1),-imag(G1))
GmatT[1][0]=complex(real(G2),-imag(G2))
GmatT[2][0]=complex(real(G3),-imag(G3))
GmatT[3][0]=complex(real(G4),-imag(G4))
s=multiplyMatrix(Gmat,Cmat)
s=multiplyMatrix(s,GmatT)

```

```

F_Zs_Zp=dB10(abs(1+s [0][0]/R0))
axlPutVar(corner_h "NFdB10" sprintf(F_Zs_Zp "%L",F_Zs_Zp))
); end if match_noise_calc
); end if S11

; calculation of the input impedance with Lp and Ls as
; matching components. Looking from the input of the circuit,
; Lp comes first.
; Can be used for Rin<50 Ohm
S11dB20_list='()
i=0
S11dB20_best=0
foreach(Zls Zli
    i++
    j=0
    foreach(Ylp Yli
        j++
        Zin_match=Zls+1.0/(Ylp+1.0/Zin_val)
        S11dB20=dB20((Zin_match-Z0)/(Zin_match+Z0))
        if(S11dB20<S11dB20_best then
            Ls_best_i=i
            Lp_best_i=j
            S11dB20_best=S11dB20
        )
        S11dB20_list=append1(S11dB20_list S11dB20)
    )
)
Ls2=nthelem(Ls_best_i L)
Lp2=nthelem(Lp_best_i L)

; new corner will only be created, if S11<-10dB
if(S11dB20_best<-10 then
; new corner with the matching elements is created
corner_h=axlPutCorner(sdb strcat(active_corner_name
"_matched_Lp_Ls"))
; adds the variables and values to the new corner
foreach((varname varvalue) active_corner_vars
    active_corner_vals
axlPutVar(corner_h varname varvalue)
)

```

```

axlPutVar (corner_h "Qin" Qin)
axlPutVar (corner_h "matching_sch" "\schematic_Lp_Ls\")
axlPutVar (corner_h "Ls" sprintf(Ls2 "%L",Ls2))
axlPutVar (corner_h "Lp" sprintf(Lp2 "%L",Lp2))
axlPutVar (corner_h "S11dB20" sprintf(S11dB2_best
"%L",S11dB20_best))
;calculation of the noise figure for parallel+series impedance
if (match_noise_calc==2 then
Zs_match=nthelem(Ls_best_i Zli)
Zp_match=nthelem(Lp_best_i Zli)
Rs_match=real(Zs_match)
Rp_match=real(Zp_match)
G1=-(Zp_match+Zs_match+Z0)/Zp_match
G2=-Z0-Zs_match
G3=1
G4=(Z0+Zs_match)/Zp_match
declare (Cmat[4])
for (i 0 (length(Cmat)-1)
      Cmat[i]=makeVector(4 0)
)
declare (Gmat[1])
for (i 0 (length(Gmat)-1)
      Gmat[i]=makeVector(4 0)
)
declare (GmatT[4])
for (i 0 (length(GmatT)-1)
      GmatT[i]=makeVector(1 0)
)
Cmat[0][0]=C11
Cmat[0][1]=C12
Cmat[1][0]=complex(real(C12),-imag(C12))
Cmat[1][1]=C22
Cmat[2][2]=Rs_match
Cmat[3][3]=Rp_match
Gmat[0][0]=G1
Gmat[0][1]=G2
Gmat[0][2]=G3
Gmat[0][3]=G4
GmatT[0][0]=complex(real(G1),-imag(G1))
GmatT[1][0]=complex(real(G2),-imag(G2))

```



```

GmatT[2][0]=complex(real(G3),-imag(G3))
GmatT[3][0]=complex(real(G4),-imag(G4))
s=multiplyMatrix(Gmat,Cmat)
s=multiplyMatrix(s,GmatT)

F_Zp_Zs=dB10(abs(1+s[0][0]/R0))
axlPutVar(corner_h "NFdB10" sprintf(F_Zp_Zs "%L",F_Zp_Zs))
)
)
;calculation of the input impedance with Lp and Cs as
;matching components. Looking from the input of the circuit,
;Lp comes first.
;Can be used for Rin<50 Ohm and Rin>50 Ohm
S11dB20_list=''
i=0
S11dB20_best=0
foreach(Zcs Zci
    i++
    j=0
    foreach(Ylp Yli
        j++
        Zin_match=Zcs+1.0/(Ylp+1.0/Zin_val)
        S11dB20=dB20((Zin_match-Z0)/(Zin_match+Z0))
        if(S11dB20<S11dB20_best then
            Cs_best_i=i
            Lp_best_i=j
            S11dB20_best=S11dB20
        )
        S11dB20_list=append1(S11dB20_list S11dB20)
    )
)
Cs3=nthelem(Cs_best_i C)
Lp3=nthelem(Lp_best_i L)
;new corner will only be created, if S11<-10dB
if(S11dB20_best<-10 then
;new corner with the matching elements is created
corner_h=axlPutCorner(sdb strcat(active_corner_name
"_matched_Lp-Cs"))
;adds the variables and values to the new corner
foreach((varname varvalue) active_corner_vars

```

```

active_corner_vals
axlPutVar(corner_h varname varvalue)
)
axlPutVar(corner_h "Qin" Qin)
axlPutVar(corner_h "matching_sch" "\schematic_Lp-Cs\"")
axlPutVar(corner_h "Lp" sprintf(Lp3 "%L",Lp3))
axlPutVar(corner_h "Cs" sprintf(Cs3 "%L",Cs3))
axlPutVar(corner_h "S11dB20" sprintf(S11dB2_best "%L",
S11dB20_best))
; calculation of the noise figure for parallel+series impedance
if(match_noise_calc==2 then
Zs_match=nthelem(Cs_best_i Zci)
Zp_match=nthelem(Lp_best_i Zli)
Rs_match=real(Zs_match)
Rp_match=real(Zp_match)
Xs_match=imag(Zs_match)
Xp_match=imag(Zp_match)
G1=-(Zp_match+Zs_match+Z0)/Zp_match
G2=-Z0-Zs_match
G3=1
G4=(Z0+Zs_match)/Zp_match
declare(Cmat[4])
for(i 0 (length(Cmat)-1)
    Cmat[i]=makeVector(4 0)
)
declare(Gmat[1])
for(i 0 (length(Gmat)-1)
    Gmat[i]=makeVector(4 0)
)
declare(GmatT[4])
for(i 0 (length(GmatT)-1)
    GmatT[i]=makeVector(1 0)
)
Cmat[0][0]=C11
Cmat[0][1]=C12
Cmat[1][0]=complex(real(C12),-imag(C12))
Cmat[1][1]=C22
Cmat[2][2]=Rs_match
Cmat[3][3]=Rp_match
Gmat[0][0]=G1

```

```

Gmat[0][1]=G2
Gmat[0][2]=G3
Gmat[0][3]=G4
GmatT[0][0]=complex(real(G1),-imag(G1))
GmatT[1][0]=complex(real(G2),-imag(G2))
GmatT[2][0]=complex(real(G3),-imag(G3))
GmatT[3][0]=complex(real(G4),-imag(G4))
s=multiplyMatrix(Gmat,Cmat)
s=multiplyMatrix(s,GmatT)

F_Zp_Zs=dB10(abs(1+s[0][0]/R0))
axlPutVar(corner_h "NFdB10" sprintf(F_Zp_Zs "%L",F_Zp_Zs))
)
)
;calculation of the input impedance with Cp and Ls as
;matching components. Looking from the input of the circuit,
;Cp comes first.
;Can be used for Rin>50 Ohm
S11dB20_list='()
i=0
S11dB20_best=0
foreach(Zls Zli
    i++
    j=0
    foreach(Ycp Yci
        j++
        Zin_match=Zls+1.0/(Ycp+1.0/Zin_val)
        S11dB20=dB20((Zin_match-Z0)/(Zin_match+Z0))
        if(S11dB20<S11dB20_best then
            Ls_best_i=i
            Cp_best_i=j
            S11dB20_best=S11dB20
        )
        S11dB20_list=append1(S11dB20_list S11dB20)
    )
)
Ls4=nthelem(Ls_best_i L)
Cp4=nthelem(Cp_best_i C)
;new corner will only be created, if S11<-10dB
if(S11dB20_best<-10 then

```

```

;new corner with the matching elements is created
corner_h=axlPutCorner(sdb strcat(active_corner_name
"_matched_Cp_Ls"))
;the variables and values to the new corner
foreach((varname varvalue) active_corner_vars
active_corner_vals
axlPutVar(corner_h varname varvalue)
)
axlPutVar(corner_h "Qin" Qin)
axlPutVar(corner_h "matching_sch" "\schematic_Cp_Ls\")
axlPutVar(corner_h "Ls" sprintf(Ls4 "%L",Ls4))
axlPutVar(corner_h "Cp" sprintf(Cp4 "%L",Cp4))
axlPutVar(corner_h "S11dB20" sprintf(S11dB2_best "%L",
S11dB20_best))
;calculation of the noise figure for parallel+series impedance
if(match_noise_calc==2 then
Zs_match=nthelem(Ls_best_i Zli)
Zp_match=nthelem(Cp_best_i Zci)
Rs_match=real(Zs_match)
Rp_match=real(Zp_match)
Xs_match=imag(Zs_match)
Xp_match=imag(Zp_match)
G1=-(Zp_match+Zs_match+Z0)/Zp_match
G2=-Z0-Zs_match
G3=1
G4=(Z0+Zs_match)/Zp_match
declare(Cmat[4])
for(i 0 (length(Cmat)-1)
    Cmat[i]=makeVector(4 0)
)
declare(Gmat[1])
for(i 0 (length(Gmat)-1)
    Gmat[i]=makeVector(4 0)
)
declare(GmatT[4])
for(i 0 (length(GmatT)-1)
    GmatT[i]=makeVector(1 0)
)
Cmat[0][0]=C11
Cmat[0][1]=C12

```

```

Cmat[1][0] = complex( real( C12), -imag( C12))
Cmat[1][1] = C22
Cmat[2][2] = Rs_match
Cmat[3][3] = Rp_match
Gmat[0][0] = G1
Gmat[0][1] = G2
Gmat[0][2] = G3
Gmat[0][3] = G4
GmatT[0][0] = complex( real( G1), -imag( G1))
GmatT[1][0] = complex( real( G2), -imag( G2))
GmatT[2][0] = complex( real( G3), -imag( G3))
GmatT[3][0] = complex( real( G4), -imag( G4))
s=multiplyMatrix( Gmat, Cmat)
s=multiplyMatrix( s, GmatT)

F_Zp_Zs=dB10( abs(1+s [0][0]/ R0))
axlPutVar( corner_h "NFdB10" sprintf( F_Zp_Zs "%L", F_Zp_Zs))
)
)
; calculation of the input impedance with Cp and Ls as
; matching components. Looking from the input of the circuit ,
; Ls comes first .
; Can be used for Rin>50 Ohm
S11dB20_list = '()
i=0
S11dB20_best=0
foreach( Zls Zli
    i++
    j=0
    foreach( Ycp Yci
        j++
        Zin_match=1/(Ycp+1.0/( Zls+Zin_val))
        S11dB20=dB20( ( Zin_match-Z0)/( Zin_match+Z0))
        if( S11dB20<S11dB20_best then
            Ls_best_i=i
            Cp_best_i=j
            S11dB20_best=S11dB20
        )
        S11dB20_list=append1( S11dB20_list S11dB20)
    )
)

```

```

)
Ls5=nthelem(Ls_best_i L)
Cp5=nthelem(Cp_best_i C)
;new corner will only be created, if S11<-10dB
if(S11dB20_best<-10 then
;new corner with the matching elements is created
corner_h=axlPutCorner(sdb strcat(active_corner_name
"_matched_Ls_Cp"))
;the variables and values to the new corner
foreach((varname varvalue) active_corner_vars
active_corner_vals
axlPutVar(corner_h varname varvalue)
)
axlPutVar(corner_h "Qin" Qin)
axlPutVar(corner_h "matching_sch" "\schematic_Ls_Cp\")
axlPutVar(corner_h "Ls" sprintf(Ls5 "%L",Ls5))
axlPutVar(corner_h "Cp" sprintf(Cp5 "%L",Cp5))
axlPutVar(corner_h "S11dB20" sprintf(S11dB20_best "%L",
S11dB20_best))
;calculation of the noise figure for series+parallel impedance
if(match_noise_calc==2 then
Zs_match=nthelem(Ls_best_i Zli)
Zp_match=nthelem(Cp_best_i Zci)
Rs_match=real(Zs_match)
Rp_match=real(Zp_match)
G1=-(Z0+Zp_match)/Zp_match
G2=-Zs_match*Z0/Zp_match-Z0-Zs_match
G3=-G1
G4=Z0/Zp_match
declare(Cmat[4])
for(i 0 (length(Cmat)-1)
Cmat[i]=makeVector(4 0)
)
declare(Gmat[1])
for(i 0 (length(Gmat)-1)
Gmat[i]=makeVector(4 0)
)
declare(GmatT[4])
for(i 0 (length(GmatT)-1)
GmatT[i]=makeVector(1 0)
)

```

```

)
Cmat[0][0]=C11
Cmat[0][1]=C12
Cmat[1][0]=complex(real(C12),-imag(C12))
Cmat[1][1]=C22
Cmat[2][2]=Rs_match
Cmat[3][3]=Rp_match
Gmat[0][0]=G1
Gmat[0][1]=G2
Gmat[0][2]=G3
Gmat[0][3]=G4
GmatT[0][0]=complex(real(G1),-imag(G1))
GmatT[1][0]=complex(real(G2),-imag(G2))
GmatT[2][0]=complex(real(G3),-imag(G3))
GmatT[3][0]=complex(real(G4),-imag(G4))
s=multiplyMatrix(Gmat,Cmat)
s=multiplyMatrix(s,GmatT)

F_Zs_Zp=dB10(abs(1+s[0][0]/R0))
axlPutVar(corner_h "NFdB10" sprintf(F_Zs_Zp "%L",F_Zs_Zp))
)
);end if
;calculation of the input impedance with Ls as matching
;component.
;Can be used for Rin~50 Ohm
S11dB20_list=''()
i=0
S11dB20_best=0
foreach(Zls Zli
    i++
    Zin_match=Zls+Zin_val
    S11dB20=dB20((Zin_match-Z0)/(Zin_match+Z0))
    if(S11dB20<S11dB20_best then
        Ls_best_i=i
        S11dB20_best=S11dB20
    )
    S11dB20_list=append1(S11dB20_list S11dB20)
)
Ls6=nthelem(Ls_best_i L)
;new corner will only be created , if S11<-10dB

```

```

if(S11dB20_best<-10 then
;new corner with the matching elements is created
corner_h=axlPutCorner(sdb strcat(active_corner_name
"_matched_Ls"))
;adds the variables and values to the new corner
foreach((varname varvalue) active_corner_vars
active_corner_vals
axlPutVar(corner_h varname varvalue)
)
axlPutVar(corner_h "Qin" Qin)
axlPutVar(corner_h "matching_sch" "\schematic_Ls\")
axlPutVar(corner_h "Ls" sprintf(Ls6 "%L",Ls6))
axlPutVar(corner_h "S11dB20" sprintf(S11dB2_best "%L",
S11dB20_best))
;calculation of the noise figure for series impedance
if(match_noise_calc==2 then
Rs_match=real(nthelem(Ls_best_i Zli))
Xs_match=imag(nthelem(Ls_best_i Zli))

F_Zs=dB10(abs(1+(C11+C22*((R0+Rs_match)**2+(X0+Xs_match)**2)+
2*real(C12)*(R0+Rs_match)+2*imag(C12)*(X0+Xs_match)+
Rs_match)/R0))
Ropt_Zs=sqrt(Rs_match**2+(C11*C22+2*real(C12)*C22*Rs_match-
imag(C12)**2+Rs_match*C22)/C22**2)
Xopt_Zs=(-imag(C12)-C22*Xs_match)/C22
Fmin_Zs=dB10(abs(1+(C11+2*real(C12)*(Ropt_Zs+Rs_match)+
2*imag(C12)*(Xopt_Zs+Xs_match)+C22*((Ropt_Zs+Rs_match)**2+
(Xopt_Zs+Xs_match)**2)+Rs_match)/Ropt_Zs))

axlPutVar(corner_h "NFdB10" sprintf(F_Zs "%L",F_Zs))
axlPutVar(corner_h "NFmindB10" sprintf(Fmin_Zs "%L",Fmin_Zs))
axlPutVar(corner_h "Ropt" sprintf(Ropt_Zs "%L",Ropt_Zs))
axlPutVar(corner_h "Xopt" sprintf(Xopt_Zs "%L",Xopt_Zs))
)
);end if

F=nil
Fmin=nil
Gopt=nil
Bopt=nil

```



```
Zin_val=nil
exp_t=t
)
);end foreach
if(not(exp_t) then
println("Impedance could not be read. Change the
expression name for the input impedance to: Zin at fLO")
)
)
)
```