

АППАРАТНАЯ РЕАЛИЗАЦИЯ ФАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ В БИМЕДИЦИНСКИХ ДИАГНОСТИЧЕСКИХ УСТРОЙСТВАХ

С. К. МЕЩАНИНОВ¹, С. В. МАРЧЕНКО^{2*}, А. А. СОТНИК², Е. М. ГУЛЕША¹

¹ кафедра Электроники, ДГТУ, Каменское, УКРАИНА

² кафедра АРРТ, ДГТУ, Каменское, УКРАИНА

e-mail: smarsv1979@gmail.com

АННОТАЦИЯ. Данная работы посвящена реализации синхронного демодулятора амплитудно-модулированных сигналов средствами цифровой обработки сигналов для повышения объема диагностической информации биомедицинских устройств. Особенностью реализуемого демодулятора является применение системы фазовой автоподстройки частоты (ФАПЧ), которая обеспечивая высокую чувствительность детектора, позволяет обрабатывать сигналы с малой мощностью. Для создания математической модели разрабатываемого демодулятора была составлена структурная схема ФАПЧ. При построении структурной схемы модели ФАПЧ, состоящая в данном случае из управляемого косинус-синусный генератора и петлевого фильтра учитывалось, что они работают в дискретном времени т.е. реализации этих схем будет выполнена полностью в цифровом виде. В результате расчета была получены передаточная характеристика и разностное уравнение петлевого фильтра (пропорционально-интегрирующего типа) для ФАПЧ второго порядка, а далее проведено имитационное моделирование рассчитанной системы ФАПЧ в приложении Simulink в пакете MatLab. Используя полученные формулы была написана программа для определения таких коэффициентов передачи петлевого фильтра, которые смогут обеспечить номинальную работу систему ФАПЧ. Полученные результаты имитационного моделирования подтвердили, что разработанный вариант петлевого фильтра обеспечивает широкую полосу захвата при одновременно подавлении дрожания фазы. Далее была составлена программа на языке Verilog с целью натурной реализации спроектированного демодулятора на основе программируемой логической интегральной схемы Xilinx серии Spartan 6 в системе проектирования Xilinx ISE. С целью верификации разработанного программного кода аппаратной реализации демодулятора в системе проектирования Xilinx ISE была проведена программная симуляция входного сигнала в Testbench с одновременным использованием приложения ISIM, а визуализацию результатов симуляции - в GTKWave. Полученные экспериментальные результаты синтезированного демодулятора подтвердили результаты имитационного моделирования.
Ключевые слова: демодулятор; амплитудная модуляция; фазовая автоподстройка частоты; петлевой фильтр, моделирование; цифровая обработка сигналов.

HARDWARE IMPLANTATION OF PHASED LOCKED LOOP IN BIOMEDICAL DIAGNOSTICS DEVICES

S. MESHCHANINOV¹, S. MARCHENKO², O. SOTNIK², H. HULESHA¹

¹ Department of Electronics, DGTU, Kamenskoe, UKRAINE

² Department of ARRT, DGTU, Kamenskoe, UKRAINE

ABSTRACT. This paper is devoted to the implementation of synchronous demodulator of amplitude-modulated signals by means of digital signal processing to increase the amount of diagnostic information of biomedical devices. A feature of the implemented demodulator is the usage of a phase-locked loop system, which, while ensuring high sensitivity of the demodulator, allows processing signals with low power. To create a mathematical model of the demodulator being developed, a phase-locked loop structure chart was drawn up. When drawing up a block diagram of the PLL model, which in this case consists of a numerically controlled cosine-sine oscillator and a loop filter, it was taken into account that they operate in discrete time, i.e. the implementation of these schemes will be performed entirely in digital form. As a result of the calculation, the transfer characteristic and difference equation of the loop filter (proportional-integrating type) for second-order of phase-locked loop were obtained, and then the simulation of the calculated phase-locked loop system was carried out in the Simulink application in MatLab. Using the formulas obtained, a program was written to determine such loop transfer coefficients that can ensure the nominal operation of the phase-locked loop. The obtained simulation results confirmed that the developed version of the loop filter provides a wide capture band while simultaneously suppressing phase jitter. At the next step, a computer program was compiled in the Verilog language with the purpose of the full-scale implementation of the designed demodulator based on the field-programmable gate array debugging board such as Spartan 6 Xilinx with the Xilinx ISE design system. In order to verify the developed software code for the hardware implementation of the demodulator in the Xilinx ISE design system, a software simulation of the input signal in Testbench with simultaneous use of the ISIM application was performed, and the simulation results were visualized in GTKWave. The obtained experimental results of the synthesized demodulator confirmed the results of simulation modeling.

Keywords: demodulator; amplitude modulation; phase locked loop; loop filter, simulation, digital signal processing

© С. К. Мещанинов, С. В. Марченко, А. А. Сотник, Е. М. Гулеша, 2019

Введение

Основными способами получения диагностической информации является анализ формы колебаний или их спектральный анализ. В процессе измерений колебания оказываются ослабленными, с измененной из-за резонансов формой, и без ярко выраженных резонансных составляющих, но сохранившие линейность. Если на низких частотах вибрация и шум содержат гармоники, проявляющиеся в спектре сигнала, то на высоких частотах (ВЧ) сигнал является случайным и в его спектре редко проявляются гармонические составляющие резонансные составляющие собственных колебаний. При спектральном анализе флуктуаций энергии вибрации в спектре выпрямленного сигнала гармоники обнаруживаются тогда, когда мощность ВЧ компонент вибрации периодически изменяется, формируя амплитудно-модулированный (АМ) сигнал [1-4]. В этом случае спектральный анализ огибающей вибрации или шума увеличивает объем диагностической информации, позволяющий обнаруживать дефекты на начальной стадии развития [5-6].

Для создания высокочувствительных демодуляторов АМ сигналов применяют синхронное детектирование с использованием фазовой подстройки частоты (ФАПЧ) [7]. При цифровой реализации таких демодуляторов большое внимание уделяется проектированию системы ФАПЧ, поскольку являясь системой с обратной связью она требует как расчета и тщательной аппаратной реализации.

Цель работы

Целью работы является реализация синхронного детекторов АМ сигналов аппаратными средствами цифровой обработки сигналов с целью повышения объема диагностической информации биомедицинских устройств.

Анализ структурной схемы цифровой ФАПЧ

Как известно, ФАПЧ – система автоматического регулирования, подстраивающая частоту управляемого генератора так, чтобы она была равна частоте опорного сигнала. Регулировка осуществляется благодаря наличию обратной связи (ОС). Выходной сигнал управляемого генератора сравнивается на фазовом детекторе с опорным сигналом, результат сравнения используется для подстройки управляемого генератора [8]. ФАПЧ сравнивает фазы входного и опорного сигналов и выводит сигнал ошибки, соответствующий разности между этими фазами. Сигнал ошибки проходит через фильтр низких частот (ФНЧ) и используется в качестве управляющего для генератора, управляемого напряжением (ГУН). Если выходная частота отклоняется от опорной, то сигнал ошибки увеличивается, воздействуя на ГУН в сторону уменьшения ошибки. В состоянии равновесия выход-

ной сигнал фиксируется на частоте опорного [9, 10]. В общем виде любая система автоматического регулирования содержит измерительное устройство с вычитателем на входе и объект регулирования, выход которого подключен к вычитателю. В вычитателе сравниваются управляющая величина и управляемая, являющаяся величиной ОС. Наряду с понятиями управляющей и управляемой величин введем понятие входной и выходной, определяющих функциональное назначение системы. Тогда передаточная функция системы:

$$K(p) = \frac{x_{\text{вых}}}{x_{\text{вх}}} = \frac{K_{\text{пр}}(p)}{K_{\text{обр}}(p)K_{\text{пр}}(p)},$$

где $x_{\text{вых}}$ и $x_{\text{вх}}$ – выходная и входная величины, а $K_{\text{пр}}(p)$ и $K_{\text{обр}}(p)$ – передаточные функции цепей прямой передачи и отрицательной обратной связи, p – оператор Лапласа.

Подстройка ГУН осуществляется сигналом ошибки $e(t)$, вырабатываемый цифровым петлевым фильтром пропорционально-интегрального типа. Тогда при переходе от непрерывного времени к дискретному интегрирование заменяется суммированием $e(n)$, а текущее значение фазы ГУН будет иметь вид:

$$\psi(n) = K_0 \sum_{m=0}^{n-1} e(m),$$

где, $\psi(n)$ – текущее значение фазы ГУН. Тогда можно записать:

$$\psi(n) = e(n-1) \cdot K_0 + K_0 \cdot \sum_{m=0}^{n-2} e(m) = \psi(n-1) + K_0 \cdot e(n-1).$$

Полученное разностное уравнение фазы цифрового ГУН соответствует передаточной характеристике $N(z)$ цифрового ГУН вида:

$$N(z) = \frac{K_0 \cdot z^{-1}}{1 - z^{-1}} = \frac{K_0}{z - 1}.$$

Текущее значение фазы ГУН $\psi(n)$ зависит от предыдущего значения сигнала ошибки $e(n-1)$, что учитывается множителем z^{-1} в числителе. Рассмотрим теперь работу цифрового контура ФАПЧ. На выходе фазового детектора получим сигнал $v(n)$:

$$v(n) = 0,5K_d \cdot \sin(2\omega_0 \cdot nT + \phi(n) + \psi(n)) + 0,5K_d \cdot \sin(\phi(n) - \psi(n)).$$

Петлевой фильтр устраняет слагаемое на удвоенной частоте, тогда

$$e(n) = 0,5K_d \cdot \sin(\phi(n) - \psi(n)) = 0,5K_d \cdot \sin(\Delta\phi(n)).$$

Модель цифрового контура ФАПЧ нелинейна, но ее можно линеаризовать при малом $\Delta\phi(n)$ в установившемся режиме $\sin(\Delta\phi(n)) \approx \Delta\phi(n)$ и множитель 0,5 может быть учтен в коэффициенте передачи фазового детектора K_d . Линеаризованная модель контура ФАПЧ показана на рис. 1 [11].




Рис.1 - Линеаризованная модель контура ФАПЧ

Если $\Phi(z)$ и $\Psi(z)$ – z-образы $\phi(z)$ и $\psi(z)$ соответственно, то передаточная характеристика линеаризованного контура ФАПЧ определяется как:

$$H(z) = \frac{\Phi(z)}{\Psi(z)} = \frac{K_d \cdot N(z) \cdot F(z)}{1 + K_d + N(z) \cdot F(z)},$$

где $F(z)$ - коэффициент передачи ПФ :

$$F(z) = \frac{K_i + K_p(z-1)}{z-1}.$$

где K_p и K_i – пропорциональный и интегральный коэффициенты передачи ПФ (рис.2).




Рис.2 - Схема ПФ контура ФАПЧ

Перепишем передаточную характеристику цифрового фильтра ФАПЧ в более компактном виде используя следующие замены: $g_1 = K_d \cdot K_p \cdot K_0$ и $g_2 = K_d \cdot K_i \cdot K_0$, тогда характеристику линеаризованной модели контура ФАПЧ примет вид [12]:

$$H(z) = \frac{g_2 + g_1(z-1)}{g_2 + g_1(z-1) + (z-1)^2}.$$

Расчетное разностное уравнение ПФ, которое будет использоваться при моделировании цифрового контура ФАПЧ будет иметь вид :

$$e(n) = K_p \cdot v(n) + (K_i - K_p) \cdot v(n-1) + e(n-1).$$

Моделирование системы ФАПЧ

Для расчета системы ФАПЧ применим подход имитационного моделирования с использованием приложения Simulink в пакете MatLab 15. Используя вышеприведенные формулы была написана программа для определения коэффициентов передачи ПФ, обеспечивающих стабильную работы всей системы ФАПЧ.

В качестве примера применения ФАПЧ, рассмотрим реализация полностью цифрового синхронного амплитудного демодулятора с ФАПЧ, входные данные для расчета представлены в таблице 1. Время наблюдения составляет 0.2 с, что достаточно для качественной визуальной характеристики, исследуемой ФАПЧ, начальная фазовая расстройка 1.5 радиан, частота среза ПФ и коэффициент демпфирования варьировались.

Таблица 1- Исходные данные для расчёта.

Kd	K0	Fs, МГц	f0, МГц	fg
1	Fs/2 ³²	12.5	3	f0 -df

где, K_0 – коэффициент передачи ГУН, F_s – частота дискретизации, f_0 – частота несущего колебания.

Для проведения моделирования составим обобщенная схему исследуемой системы (рис.3), состоящей из блока PLL (рис.4) - ФАПЧ второго порядка и ГУН - Discrete-Time VCO с входным сигналом Constant = 0, означающий, что ГУН не меняет свои характеристики в начале симуляции.




Рис.3 – Обобщённая схема ФАПЧ

Также используются виртуальные осциллографы, позволяющие просматривать следующие сигналы: Scope_gn – сигнал ошибки слежения, Scope_vn – сигнал на выходе фазового детектора, Scope_en – сигнал на выходе петлевого фильтра, Scope_qn и Scope_yn – сигналы на выходах ГУН (DDS), Scope_sn – входной сигнал. Блок PLL содержит в себе как блоки такие сигналы: блок дискретизации Zero-Order Hold, множитель Product, Kd – коэффициент передачи фазового детектора, петлевой фильтр LoopFilter, ГУН-DDS, вычитатель («+»), sn – входной сигнал с генератора VCO, vn – сигнал фазового детектора, en – сиг-

нал на выходе ПФ, q_n и u_n – сигналы на выходах ГУН, m – сигнал ошибки.




Рис.4 – Модель блоку PLL

Согласно результатов проведенного имитационного моделирования можно утверждать, что разработанный вариант ПФ обеспечивает широкую полосу захвата при одновременном подавлении дрожания фазы при частоте информационного диагностического сигнала в диапазоне от 0 до 20 кГц на несущей частоте 3 МГц.




Рис.5 - Сигнал ошибки на выходе ПФ

Практическая реализация синхронного детектора

Процесс реализации АМ демодулятора на основе ПЛИС серии Spartan - 6 осуществляется с применением системы проектирования Xilinx ISE Design Suite 14.7. Эта платформа включает в себя среду для симуляции, транслятор с языка Verilog и симулятор (ISIM). ISIM используется для проверки и просмотра реакции логической схемы на различные входные сигналы. Для качественной оценки полученных результатов симуляции использую GTKWave (рис. 6). В процесі я симуляції, розглянемо синтезовану схему проекту демодулятора на регістровому рівні (RTL) з підключенням вхідного та вихідного інтерфейсу рис.7. Натурные исследования проводилось на циф-

ровой приставке PS Score 500 с функцией спектроанализатора (рис.7). Измерение коэффициента нелинейных искажений позволил получить количественный анализ работы демодулятор с точки зрения искажения первичного сообщения.




Рис.6 – GTKWave синхронного детектору

Сравнение экспериментальных результатов и результатов симуляции позволяет, сказать об их хорошем совпадении, а также, о том что предложенный подход проектирования системы ФАПЧ является корректным и может применяться в инженерных задачах.




Рис. 7 – Спектр сигналу на выходе синхронного АМ демодулятора

Выводы

В работе был представлен процесс реализации полностью цифровой системы ФАПЧ на примере АМ демодулятора. Разработанная цифровая система ФАПЧ обладает следующими свойствами: широкая полоса захвата при одновременно сильном подавлении дрожания фазы и малое время захвата. Полученные результаты моделирования и эксперимента подтвердили применимость предложенного метода проектирования системы ФАПЧ при создании биомедицинских устройств.

Список литературы

1. **Rodriguez V., M. Pattichis, and M. Goens,** "M-mode echocardiography image and video segmentation based on AM-FM demodulation techniques," in 25th Intern. Conf. of the IEEE Engineering in Medicine and Biology Society, vol.

- 2, September 2003, pp. 1176–1179. doi: 10.1109/IEMBS.2003.1279459.
2. **M. Y. Elshinawy, Jianchao Zeng, S.-C. B. Lo, and M. F. Chouikha**, "Breast cancer detection in mammogram with AM-FM modeling and gabor filtering," in Proc. 7th International Conference on Signal Processing, Aug. 31-Sept. 4, 2004, vol. 3, pp. 2564-2567. doi: [10.1109/ICOSP.2004.1442305](https://doi.org/10.1109/ICOSP.2004.1442305)
 3. **V. Murray, P. Rodriguez, and M. Pattichis**, "Multi-scale AM-FM demodulation and image reconstruction methods with improved accuracy," *IEEE Transactions on Image Processing*, vol. 19, no. 5, pp. 1138 -1152, May 2010. doi: [10.1109/TIP.2010.2040446](https://doi.org/10.1109/TIP.2010.2040446)
 4. **Victor Murray, Marios S. Pattichis, Peter Soliz**, "Multiscale directional AM-FM demodulation of images using a 2D optimized method", *Image Processing (ICIP) 2011 18th IEEE International Conference on*, pp. 249-252, 2011. doi: [10.1109/ICIP.2011.6116169](https://doi.org/10.1109/ICIP.2011.6116169)
 5. **E. S. Barriga et al.**, "Multi-scale AM-FM for lesion phenotyping on age-related macular degeneration, 2009 22nd IEEE International Symposium on Computer-Based Medical Systems, Albuquerque, NM, 2009, pp. 1-5. doi: 10.1109/CBMS.2009.5255398.
 6. **M. S. Pattichis**, "Multidimensional AM-FM models and methods for biomedical image computing," *2009 Annual International Conference of the IEEE Engineering in Medicine and Biology Society*, Minneapolis, MN, 2009, pp.5641-5644. doi: 10.1109/IEMBS.2009.5333763
 7. **Kratyuk, P. Hanumolu, K. Mayaram, U. Moon**, "A design procedure for all-digital phase-locked loops based on a charge-pump phase-locked-loop analogy", *IEEE Trans. Circuits Syst. II*, vol. 54, pp. 247-251, Mar. 2007. doi: [10.1109/TCSII.2006.889443](https://doi.org/10.1109/TCSII.2006.889443)
 8. **R. B. Staszewski and P. T. Balsara**, "Phase-domain all-digital phaselocked loop," *IEEE Trans. Circuits Syst. II, Exp. Briefs*, vol. 52, no. 3, pp. 159–163, Mar. 2005.
 9. **A. L. Makarevich, A. N. Kinash, M. S. Tokar and V. A. Chubarov**, "Performance analysis of PLL components in digital synchronization systems for high-speed applications," *2018 Systems of Signal Synchronization, Generating and Processing in Telecommunications*, Minsk, 2018, pp. 1-3. doi: 10.1109/SYNCHROINFO.2018.8457030
 10. **B. Ghafari, L. Koushaeian and F. Goodarzy**, "New architecture for an ultra low power and low noise PLL for biomedical applications," *2013 IEEE Global High Tech Cong/ on Electronics*, Shenzhen, 2013, pp. 61-62. doi: 10.1109/GHTCE.2013.6767241
 11. **Успенко, В.Б.** Исследование цифровой автоподстройки частоты / В.Б. Успенко, А.Н. Павлов, А.Л. Погудин // *Электротехника, информационные технологии, системы управления* -2015. - № 15. – С. 5-20.
 12. **Бормонтов, Е.Н.** Анализ стабильности параметров выходных сигналов в системе ФАПЧ для ПЛИС / **Е.Н. Бормонтов, В.И. Ключин, С.А. Быстрицкий** // *Вестник Воронежского государственного технического университета*.— 2010.— Т. 6.— № 7.— С. 123–127.
- References (transliterated)**
1. **Rodriguez V., M. Pattichis, and M. Goens**, "M-mode echocardiography image and video segmentation based on AM-FM demodulation techniques," in 25th Intern. Conf. of the IEEE Engineering in Medicine and Biology Society, vol. 2, September 2003, pp. 1176–1179. doi: 10.1109/IEMBS.2003.1279459.
 2. **M. Y. Elshinawy, Jianchao Zeng, S.-C. B. Lo, and M. F. Chouikha**, "Breast cancer detection in mammogram with AM-FM modeling and gabor filtering," in Proc. 7th International Conference on Signal Processing, Aug. 31-Sept. 4, 2004, vol. 3, pp. 2564-2567. doi: [10.1109/ICOSP.2004.1442305](https://doi.org/10.1109/ICOSP.2004.1442305)
 3. **V. Murray, P. Rodriguez, and M. Pattichis**, "Multi-scale AM-FM demodulation and image reconstruction methods with improved accuracy," *IEEE Transactions on Image Processing*, vol. 19, no. 5, pp. 1138 -1152, May 2010. doi: [10.1109/TIP.2010.2040446](https://doi.org/10.1109/TIP.2010.2040446)
 4. **Victor Murray, Marios S. Pattichis, Peter Soliz**, "Multiscale directional AM-FM demodulation of images using a 2D optimized method", *Image Processing (ICIP) 2011 18th IEEE International Conference on*, pp. 249-252, 2011. doi: [10.1109/ICIP.2011.6116169](https://doi.org/10.1109/ICIP.2011.6116169)
 5. **E. S. Barriga et al.**, "Multi-scale AM-FM for lesion phenotyping on age-related macular degeneration, 2009 22nd IEEE International Symposium on Computer-Based Medical Systems, Albuquerque, NM, 2009, pp. 1-5. doi: 10.1109/CBMS.2009.5255398.
 6. **M. S. Pattichis**, "Multidimensional AM-FM models and methods for biomedical image computing," *2009 Annual International Conference of the IEEE Engineering in Medicine and Biology Society*, Minneapolis, MN, 2009, pp.5641-5644. doi: 10.1109/IEMBS.2009.5333763
 7. **Kratyuk, P. Hanumolu, K. Mayaram, U. Moon**, "A design procedure for all-digital phase-locked loops based on a charge-pump phase-locked-loop analogy", *IEEE Trans. Circuits Syst. II*, vol. 54, pp. 247-251, Mar. 2007. doi: [10.1109/TCSII.2006.889443](https://doi.org/10.1109/TCSII.2006.889443)
 8. **R. B. Staszewski and P. T. Balsara**, "Phase-domain all-digital phaselocked loop," *IEEE Trans. Circuits Syst. II, Exp. Briefs*, vol. 52, no. 3, pp. 159–163, Mar. 2005.
 9. **A. L. Makarevich, A. N. Kinash, M. S. Tokar and V. A. Chubarov**, "Performance analysis of PLL components in digital synchronization systems for high-speed applications," *2018 Systems of Signal Synchronization, Generating and Processing in Telecommunications*, Minsk, 2018, pp. 1-3. doi: 10.1109/SYNCHROINFO.2018.8457030
 10. **B. Ghafari, L. Koushaeian and F. Goodarzy**, "New architecture for an ultra low power and low noise PLL for biomedical applications," *2013 IEEE Global High Tech Cong/ on Electronics*, Shenzhen, 2013, pp. 61-62. doi: 10.1109/GHTCE.2013.6767241
 11. **Uspalenko, V.B., Pavlov, A.N., Pogudin A.L.** Issledovanie tsifrovoy avtopodstrojki chastoty (. Study of digital phased locked loop) / , // *Elektrotehnika, informatsionnye tekhnologii, sistemy upravleniya* -2015. - № 15. – С. 5-20.
 12. **Bormontov, E.N., Klyukin, V.N., Bystritskij, S.A.** Analiz stabil'nosti parametrov vykhodnykh signalov vsisteme FAPCH dlya PLIS (Analysis of the stability of the parameters of the output signals in the PLL system for the FPGA)// *Vestnik Voronezhskogo gosudarstvennogo tekhnicheskogo universiteta*.— 2010.— Т. 6.— № 7.— С. 123–127.

Сведения об авторах (About authors)

Мещанинов Сергей Карминович – доктор технических наук, профессор, Днепропетровский государственный технический университет, заведующий кафедрой электроники, г. Каменское, Украина; ORCID: 0000-0003-3882-4067

Serhii Karminovich Meshchaninov – Technical Sciences (Ph. D.), professor, Dniprovskii state technical university, head of department of electronics, Kamyanske, Ukraine; ORCID0000-0003-3882-4067

Марченко Сергей Викторович – кандидат физико-математических наук, Днепропетровский государственный технический университет, доцент кафедры аппаратуры радиосвязи, радиовещания и телевидения, г. Каменское, Украина; ORCID: : 0000-0002-6022-5071; e-mail: smarsv1979@gmail.com

Serhii Victorovich Marchenko – candidate of physical and mathematical sciences (Ph. D.), Dniprovskii state technical university, docent of department of radiocommunication, radiobroadcasting and TV Kamyanske, Ukraine; ORCID: 0000-0002-6022-5071; e-mail: smarsv1979@gmail.com.

Сотник Александр Анатолиевич – студент, Днепропетровский государственный технический университет, студент 4 курса кафедры аппаратуры радиосвязи, радиовещания и телевидения, г. Каменское, Украина

Olexander Anatoliyovich Sotnik – candidate of pedagogical sciences (Ph. D.), Dniprovskii state technical university, 4 year student of department of radiocommunication, radiobroadcasting and TV, Kamyanske, Ukraine

Гулеша Елена Михайловна – кандидат педагогических наук, доцент, Днепропетровский государственный технический университет, доцент кафедры электроники, г. Каменское, Украина; ORCID: 0002-7512-5671.

Olena Mikhaïlvna Hulesha – candidate of pedagogical sciences (Ph. D.), docent, Dniprovskii state technical university, docent of department of electronics, Kamyanske, Ukraine; ORCID: 0002-7512-5671.

Пожалуйста, ссылайтесь на эту статью следующим образом:

Мещанинов, С. К. Аппаратная реализация фазовой автоподстройки частоты / **С. К. Мещанинов, С. В. Марченко, А. А. Сотник, Е. М. Гулеша** // *Вестник НТУ «ХПИ»*, Серия: *Электрические машины и электромеханическое преобразование энергии*. – Харьков: НТУ «ХПИ». – 2019. – № 20 (1345). – С. 140-145. – doi:10.20998/2409-9295.2019.20.20.

Please cite this article as:

Meshchaninov, S., Marchenko, S., Sotnik, O., Hulesha, O. Hardware implementation of phased locked loop in biomedical diagnostics devices. *Bulletin of NTU "KhPI". Series: Electric machines and electromechanical energy conversion*. – Kharkiv: NTU "KhPI", 2019, 20 (1345), 140-145, doi:10.20998/2409-9295.2019.20.20.

Будь ласка, посилайтеся на цю статтю наступним чином:

Мещанінов, С. К. Апаратна реалізація фазової автопідстройки частоти в біомедичних діагностичних пристроях / **С. К. Мещанінов, С. В. Марченко, А. А. Сотнік, Е. М. Гулеша** // *Вісник НТУ «ХПІ»*, Серія: *"Електричні машини та електромеханічне перетворення енергії"*. – Харків: НТУ «ХПІ». – 2019. – № 20 (1345). – С. 140-145. – doi:10.20998/2409-9295.2019.20.20.

АННОТАЦИЯ. Дана робота присвячена реалізації синхронного демодулятора амплітудно-модульованих сигналів засобами цифрової обробки сигналів для підвищення обсягу діагностичної інформації біомедичних пристроїв. Особливістю реалізованого демодулятора є застосування системи фазового автопідстроювання частоти (ФАПЧ), яка забезпечуючи високу чутливість детектора, дозволяє обробляти сигнали з малою потужністю. Для створення математичної моделі демодулятора, що розробляється була складена структурна схема ФАПЧ. При створенні структурної схеми моделі ФАПЧ, що складається в даному випадку з керованого косинус-синусний генератора і петльового фільтру враховувалося, що вони працюють в дискретному часі тобто реалізації цих схем буде виконана повністю в цифровому вигляді. В результаті розрахунку була отримана передавальна характеристика та різницева рівняння петльового фільтру (пропорційно-інтегруючого типу) для ФАПЧ другого порядку, а далі проведено імітаційне моделювання розрахованої системи ФАПЧ в додатку Simulink в пакеті MatLab. Використовуючи отримані формули була написана програма для визначення таких коефіцієнтів передачі петльового фільтру, які зможуть забезпечити роботу систему ФАПЧ в складі амплітудного демодулятора. Отримані результати імітаційного моделювання підтвердили, що розроблений варіант петльового фільтру забезпечує широку смугу захоплення при одночасному придушенні тремтіння фази. Далі була складена програма на мові опису апаратури Verilog с метою натурної реалізації спроектованого демодулятора на основі програмованої логічної інтегральної схеми Xilinx серії Spartan 6 в системі проектування Xilinx ISE 14.7. З метою верифікації розробленого програмного коду апаратної реалізації демодулятора в системі проектування Xilinx ISE була проведена програмна симуляцію вхідного сигналу в Testbench з одночасним використанням додатка ISIM, а візуалізацію результатів симуляції - в програмі GTKWave. Отримані експериментальні результати дослідження синтезованого демодулятора підтвердили результати імітаційного моделювання.

Ключові слова: демодулятор; амплітудна модуляція; фазова автопідстройка частоти; петльовий фільтр, моделювання; цифрова обробка сигналів.

Надійшла (received) 11.07.2019