Ein Beitrag zur Modellierung und Realisierung der Direkten Digitalen Frequenzsynthese

von der Fakultät Verkehrswissenschaften "Friedrich List"

der Technischen Universität Dresden

zur Erlangung des akademischen Grades

Doktoringenieur

(Dr.-Ing.)

genehmigte

Dissertation

von

Dipl.-Ing. Raik Richter

aus Bautzen

geboren am 1. März 1968

Gutachter:

Herr Prof. DrIng. habil. HJ. Jentschel,	TU Dresden,
	Fakultät Verkehrswissenschaften "Friedrich List"
Herr Prof. DrIng. habil. A. Finger,	TU Dresden,
	Fakultät Elektrotechnik
Herr Prof. DrIng. habil. W. Mierau,	Zentrum Mikroelektronik Dresden GmbH
Fag dar mündlichan Brüfung:	

Tag der mündlichen Prüfung:

17. Dezember 1999

Vorwort

Diese Dissertation entstand zum Abschluß an meine Tätigkeit an einem vom Sächsischen Staatsministerium für Wirtschaft und Arbeit geförderten Verbundprojekt zur Direkten Digitalen Frequenzsynthese in den Jahren 1996-1998.

Ich vollendete die Arbeit in der Arbeitsgruppe "Entwurf nachrichtentechnischer Systeme" am Institut für Verkehrsinformationssysteme der Technischen Universität Dresden. Dem wissenschaftlichen Leiter dieser Arbeitsgruppe, Herrn Prof. Dr.-Ing. H.-J. Jentschel, ist es durch seinen Optimismus, sein Ideenreichtum und seine hervorragende Unterstützung beim Entstehen der Arbeit hauptsächlich zu verdanken, daß die hiermit vorgelegten Ergebnisse meiner wissenschaftlichen Arbeit entstehen konnten.

Das hohe fachliche Niveau und das sehr gute Arbeitsklima innerhalb der Arbeitsgruppe hat wesentlich zum Gelingen der Dissertation beigetragen. Für diese Zusammenarbeit danke ich herzlich allen Kollegen, insbesondere Frau Dipl.-Inf. H. Garbe, Herrn Dr.-Ing. T. Huhn und Herrn Dr.-Ing. W. Kluge. Zu Dank fühle ich mich gegenüber Studenten verpflichtet, die durch ihre Diplom- und Belegarbeiten die Vertiefung und Diskussion der Problematik gefördert haben.

Meinen fachlichen Partnern bei der praktischen Verifikation der wissenschaftlichen Ergebnisse, den Herren Dipl.-Ing. L. Schiffner und weiteren Kollegen vom Zentrum Mikroelektronik Dresden GmbH, danke ich besonders für ihr hohes fachliches und zeitliches Engagement bei der Realisierung und Vermessung des ASIC's.

Die Niederschrift des Manuskriptes begann mit der Zusammenstellung bereits von mir ausgeführter Arbeiten, führte zur Überarbeitung vieler Details und schließlich auch zu neuen Ergebnissen. Für das wissenschaftliche Interesse und die förderlichen Diskussionen möchte ich diesbezüglich den Herren Dr.-Ing. H. Wilhelm, Dr.-Ing. D. Dobramysl und weiteren Kollegen von SIEMENS München, Bereich Mobilkommunikation danken.

Dresden, Juni 1999

Raik Richter

Inhaltsverzeichnis

Abkürzungen und Bezeichnungen		S1
<u>1 Ell</u>	NFÜHRUNG	1
1.1	LITERATURANALYSE	3
1.2	AUFGABENSTELLUNG	8
1.3	AUFBAU DER ARBEIT	8
<u>2 GF</u>	RUNDLAGEN DER FREQUENZSYNTHESE	10
2.4		10
2.1		10
2.2		11
2.2.1	FREQUENZBEREICH/ -AUFLOSUNG	11
2.2.2	SCHALTGESCHWINDIGKEIT	12
2.2.3		12
2.2.4	DISKRETE STORER	13
2.2.5	PHASENRAUSCHEN	13
2.2.6	SIGNALAUSGANGSPARAMETER	18
<u>3 DII</u>	REKTE DIGITALE SYNTHESE	19
3.1	VERGLEICHENDE ANALYSE MIT HERKÖMMLICHEN SYNTHESETECHNIKEN	20
3.2	DDS-PRINZIP UND STANDARD-DDS-SYNTHESIZER	22
3.3	DDS UND MODULATION	27
3.4	ALLGEMEINE DDS-PARAMETER	28
3.4.1	Ausgangsfrequenz	28
3.4.2	FREQUENZAUFLÖSUNGSVERMÖGEN	29
3.4.3	Schaltgeschwindigkeit	29
3.4.4	PHASENVERHALTEN BEI FREQUENZÄNDERUNG	31
3.4.5	DISKRETE STÖRER	31
3.4.6	PHASENRAUSCHEN	38
<u>4 VC</u>	OLLSTÄNDIG DIGITALE REALISIERUNG DER DDS	41
4.1		42
4.1.1		42
4.1.2	FUNKTIONSWEISE	43

4.1.3	QUANTISIERUNGSFEHLER BEI DER 1-BIT D/A-WANDLUNG	44			
4.1.4	ANWENDUNG DES 1-BIT D/A-WANDLERS IN DER DDS				
4.2 P	JLSE-OUTPUT-DDS	49			
4.2.1	FUNKTIONSPRINZIP	49			
4.2.1.1	Signalgenerierung durch das höchstwertige Bit des Akkumulators	49			
4.2.1.2	Signalgenerierung durch das Überlaufflag des Akkumulators	52			
4.2.1.3	Vergleich einer Pulse-Output-DDS mit einem Fractional-N-Synthesizer	55			
4.2.2	MATHEMATISCHE MODELLIERUNG DES FEHLERSIGNALS DER PULSE-OUTPUT-DDS	56			
4.2.3	MATHEMATISCHE MODELLIERUNG DES VOLLSTÄNDIGEN DDS-SIGNALS	57			
4.2.3.1	DDS-Signal als Modulationsprodukt	57			
4.2.3.2	DDS-Signal als additive Überlagerung von Ideal- und Störsignal	62			
4.2.4	SPEKTRUM DES PDM1-SIGNALS MIT RÜCKFLANKENMODULATION	67			
4.2.4.1	Spektrum der PDM1 bei einer Eintonmodulation	67			
4.2.4.2	Spektrum der PDM ₁ bei einer Mehrtonmodulation	70			
4.2.5	Kenngrößen zur Bewertung der spektralen Eigenschaften	72			
4.2.5.1	Signal-Stör-Verhältnis des DDS-Ausgangssignals	72			
4.2.5.2	SFDR der modifizierten Pulse-Output-DDS	76			
5 VERF	AHREN ZUR VERBESSERUNG DER SPEKTRALEN EIGENSCHAFTEN EINE	R			
PULSE-0	OUTPUT-DDS	- 81			
5.1 VI	RTUELLE ERHÖHUNG DER TAKTFREQUENZ	81			
5.2 Di	THERING	89			
5.2.1	PRINZIP	89			
5.2.2	DDS-SIGNALSPEKTRUM NACH DITHERING	94			
5.2.2.1	Beschreibung des DDS-Ausgangssignals	94			
5.2.2.2	Spektrum des DDS-Signals nach Anwendung des Dithering-Verfahrens	97			
5.3 N	DISE-SHAPING	103			
5.3.1	Grundprinzip von $\sigma\Delta$ -Modulatoren	104			
5.3.2	Modellierung des A/D-Wandlers	104			
5.3.3	Zeitdiskretes Modell eines $\sigma\Delta$ -Modulators	106			
5.3.4	σΔ-Modulator 1. Ordnung	107			
5.3.4.1	Prinzipieller Aufbau	107			
5.3.4.2	Beschreibung des Zeitverhaltens	109			
5.3.4.3	Bemerkungen zur Nichtlinearität	111			
5.3.5	σΔ-MODULATOREN HÖHERER ORDNUNG	114			

5.3.6	EINSATZ VON $\sigma\Delta$ -MODULATOREN IN DER DDS	115
5.3.6	.1 Prinzip	115
5.3.6	Anwendung von $\sigma\Delta$ -Modulatoren 1. Ordnung in der DDS	117
5.4	KOMBINATION DER VERBESSERUNGSVERFAHREN	126
<u>6 S</u>	YSTEMREALISIERUNG	133
6.1	Systemstruktur	133
6.2	EINFLUß VON NICHTLINEARITÄTEN DER DELAY-LINE	142
7 M	ESSERGEBNISSE	151
<u>8 Zu</u> <u>Anha</u>	USAMMENFASSUNG	<u> 166 </u>
Α	Realisierung des digitalen Rechenwerks	168
В	Rauschgenerator für Dithering der Impulsflanken	176
С	Realisierung der Delay-Line und des Decoders	185
D	Analyse der Verzögerungszeitfehler in der Delay-Line	197
Liter	atur	207

Abkürzungen und Bezeichnungen

Funktione	en und Operatoren	k	Zeitindex bei diskreter Zeitbeschreibung bei einer festgelegten Abtastrate
cell(·)	ganzen Zahl	K_{gp}	Anzahl der Ausgangsimpulse
$E\{\cdot\}$	Erwartungswertoperator		innerhalb von T _{gp}
F _μ {jω}	charakteristische Funktion des Zufallsprozesses μ	L(f _m)	Wert des Phasenrauschens in einem Abstand f _m von f _{syn}
floor(·)	Abrunden zur nächst größeren	Ν	DDS-Steuerwort
1_(.)	ganzen Zahl Besselfunktion a-ter Ordnung	Μ	Anzahl aller möglichen DDS- Akkumulatorzustände
mod	Modulo-Operator	Pn	Störleistung
nívú	Verteilungsdichtefunktion der	Ps	Signalleistung
p(v)	Zufallsvariablen v	r(k)	Restwert zu Zeitpunkt k
si(·)	Spaltfunktion $sin(\cdot)/(\cdot)$	{r}	Restwertfolge
$\sigma(\cdot)$	Einheitssprungoperator	{r'}	mittelwertfreie Restwertfolge
$\delta(\cdot)$	Verzögerungsoperator	{r _N '}	normierte mittelwertfreie Restwertfolge
Symbole		R ₁	Restgrundwert
Δ (12)		S _C	Taktsignal
А(К)	Zeitpunkt k	S _{DDS}	DDS-Ausgangssignal
As	Signalamplitude	SPDM	pulsdauermoduliertes Signal
В	Faktor der virtuellen Takterhöhung	S _y (f _m)	Wert des Leistungsdichte- spektrums in einem Abstand f_m von f_{syn}
c(k)	Parameter zur Realisierung der digitalen Signalverzögerung	S(f)	spektrale Leistungsdichte
	$T_{\rm d}({\rm k})={\rm c}({\rm k})/B\cdot T_{\rm C}$	t	kontinuierliche Zeit
f	Frequenz	T _a , T ₀	Abtastrate allg.
f _a , f ₀	Abtastfrequenz	Τ _B	Beobachtungszeitraum
f_C, f_{ref}	Systemtaktfrequenz	Tc	Periodendauer des System-
$f_{\text{DDS}},f_{\text{syn}}$	Ausgangsfrequenz des Synthesizers	T _{C.V}	taktes Periodendauer des System-
f _{er}	Phasenfehlergrundfrequenz	- /	taktes nach der virtuellen
f _m	Modulationsfrequenz	Ŧ	Takternonung
gp	Anzahl der Systemtaktimpulse innerhalb von Tap	I _{DDS}	DDS-Ausgangssignals
H _e (z)	Rauschübertragungsfunktion im <i>z</i> -Bereich	T _{gp}	Periodendauer des DDS- Ausgangssignals, große Wiederholperiode
H _x (z)	Signalübertragungsfunktion im <i>z</i> -Bereich	T_{gz}	Periodendauer des Grenzzykluses

T _{ov}	Überlaufzeitpunkte des DDS- Akkumulators
T _{opt}	ideale Ausgabezeitpunkte des DDS-Signals
T _{cor}	Ausgabezeitpunkte des DDS- Signals nach der virtuellen Takterhöhung
U _m	Modulationssignal
V_{switch}	Änderungsgeschwindigkeit von der Frequenz f _{start} zur Frequenz f _{Ziel}
W{v≤V₀}	Wahrscheinlichkeit bzw. relative Häufigkeit, daß der Wert der Zufallsvariablen $v \le V_0$
<u>X</u> dds	komplexes Spektrum des DDS- Signals
β, m, m'	Modulationsgrad
$\epsilon_{P}, \epsilon_{t}, \epsilon_{DA}$	Quantisierungsfehlersignale
γ _{er} , γ _{cor}	Wichtungsfaktoren
ΔB	Bandbreite
φ	Phasenwinkel allg.
φer, φ _{cor}	Phasenfehler des DDS-Signals bzw. des um T _c verschobenen DDS-Signals gegenüber dem idealen DDS-Ausgangssignal
λ, μ	Wert des zeitlichen Jitters des DDS-Signals gegenüber dem idealen DDS-Ausgangssignal
τ	Impulsbreite
ω	Kreisfrequenz
ω_{g}	Kreisgrenzfrequenz
Ω	normierte Kreisfrequenz
\mathbb{N}	Menge der natürlichen Zahlen
\mathbb{R}	Menge der reellen Zahlen
Z	Menge der ganzen Zahlen
{a , ,b}	Menge der ganzen Zahlen $z \in \mathbb{Z}$, eingeschränkt auf den Bereich a $\leq z \leq b$

Abkürzungen

DDS	Direkte Digitale Frequenzsynthese
DL	Delay-Line
DLL	Delay-Locked-Loop
FFT	Fast Fourier Transformation
RÜF	Rauschübertragungsfunktion
RAM	Random-Acess-Memory
RBW	Resolution Bandwidth (Auflösungsbandbreite)
ROM	Read-Only-Memory
SNR	Signal-Stör-Abstand
SÜF	Signalübertragungsfunktion
SFDR	Spurious Free Dynamic Range

1 Einführung

In vielen komplexen Systemen der Nachrichtentechnik ist die Frequenzsynthese eine Grundfunktion mit zentraler Bedeutung. Dabei versteht man allgemein unter dem Begriff Frequenzsynthese die Erzeugung eines periodischen Signals. Für umfassende Anwendungen im Bereich der Informations- und Nachrichtentechnik ist insbesondere die Synthese von Signalen mit einer harmonischen Zeitfunktion (Sinus- bzw. Cosinusverlauf) von Interesse.

Aus diesem Grund soll nachfolgend unter dem Begriff Frequenzsynthese die Generierung von solchen determinierten Signalen verstanden werden, die harmonische Zeitfunktionen als Aufbauelemente besitzen und aus diesen durch lineare Operationen gewonnen werden können.

Die Parameter einer harmonischen Schwingung sind Frequenz, Amplitude und Phase. Anforderungen an die Qualität der generierten harmonischen Schwingung betreffen somit die Exaktheit und zeitliche Konstanz dieser Parameter hinsichtlich gegebener Forderungen. Vor allem neue Verfahren der digitalen Informationsübertragung stellen in dieser Hinsicht sehr hohe Anforderungen. Unterschiedliche Konzepte zur Frequenzsynthese sind folglich unter diesem Gesichtspunkt zu bewerten.

Es ist festzustellen, daß gegenwärtig fast ausschließlich sogenannte PLL-Synthesizer für die Frequenzsynthese verwendet werden. Die große Popularität dieser Synthesizer in der Industrie resultiert aus der Tradition. Es besteht ein sehr hoher Wissens- und Entwicklungsstand auf diesem Gebiet. Durch Nutzung des allgemeinen technologischen Fortschritts auf dem Gebiet der Schaltungsintegration, einer ständigen Erhöhung der Integrationsdichte und wegen dem gleichzeitigen Sinken der Herstellungskosten wurde die Entwicklung von Single-PLL Schaltkreisen bzw. ASIC's zur PLL basierten Frequenzsynthese bei sehr niedrigen Preisen ermöglicht.

PLL-Synthesizer sind jedoch prinzipiell mit einigen Nachteilen behaftet, die ihre Verwendbarkeit für moderne Anwendungen behindern. Der wesentlichste Nachteil besteht darin, daß insbesondere kleine Frequenzänderungen, wie sie bei der Signalmodulation gefordert werden, nicht ausreichend schnell und präzise ausgeführt werden können. Eine weitere Einschränkung besteht hinsichtlich der Geschwindigkeit, mit der von einer Frequenz zu einer anderen direkt umgeschaltet werden kann. Die Ursache dafür liegt in der begrenzten Einschwingzeit des Rückkopplungssystems.

Zusätzlich zur Frequenzsynthese auf Basis der PLL hat in den letzten Jahren ein weiteres Synthesekonzept an Bedeutung gewonnen, das im besonderen Maße durch den

technologischen Fortschritt begründet ist. Das herausragende Merkmal dieses Konzeptes ist die Verwendung weitestgehend digitaler Operatoren zur Synthese der Signale. Das Konzept wird als Direkte Digitale Frequenz-Synthese (DDS) bezeichnet.

Das allgemeine Prinzip der DDS ist schon seit ca. 25 Jahren bekannt. Im Vergleich zur PLL basierten Frequenzsynthese ist die DDS ein völlig neuartiges Konzept. Das Generieren des periodischen Signals erfolgt rein digital. Das ist ein prinzipieller Unterschied zum üblichen PLL-Synthesizer, bei dem die eigentliche Signalsynthese durch einen üblichen Oszillator realisiert wird. Daraus ergeben sich wesentliche Unterschiede hinsichtlich der Funktionalität. Während bei einer PLL basierten Synthese das vom Oszillator gelieferte Signal nur durch Manipulation der Signalparameter verändert werden kann, liefert das Konzept der DDS die Möglichkeit, sowohl die Grundstruktur des Signals in seinem zeitlichen Verlauf als auch parameterabhängige Signaleigenschaften zu verändern.

Daraus folgt, daß das Konzept der DDS besonders für solche Anwendungen geeignet ist, die schnelle sprunghafte Frequenzänderungen benötigen. Aber auch in Frequenz- und Phasenmodulatoren, digital steuerbaren Oszillatoren, Signal- und Funktionsgeneratoren, sowie in PSK- und FSK-Modulatoren stellt dieses Konzept eine interessante und realistische Alternative dar.

Eine kritische Betrachtung des bisherigen Standes der Verwendung des Konzeptes der DDS offenbart allerdings auch bemerkenswerte Schwächen. In der üblicherweise verwendeten Systemarchitektur ist ein D/A-Wandler enthalten. Damit ergeben sich prinzipielle Einschränkungen für eine vollständig digitale Realisierung der DDS. Unter den Randbedingungen der Implementation als digitaler ASIC ist es demzufolge sinnvoll, eine verbesserte Systemarchitektur zu entwickeln.

Weiterhin ist hinsichtlich der mathematischen Modellierung des DDS-Konzeptes festzustellen, daß es gegenwärtig keinen ausreichend vollständigen und erprobten Ansatz gibt. Die Ursache dafür besteht einerseits allgemein in der Komplexität und Aktualität des Problems und andererseits in dem Umstand, daß verschiedene Effekte, die bei der Anwendung des DDS-Konzeptes auftreten, aus einer signaltheoretischen Sicht noch nicht hinreichend geklärt sind.

Somit ist ein deutlicher Handlungsbedarf gegeben, das theoretische Verständnis des DDS-Konzeptes zu vertiefen und ein entsprechendes, praktisch nutzbares, mathematisches Modell zu entwickeln. Auf dieser Grundlage ist es dann erforderlich, die Funktionsweise des Konzeptes einschließlich der vorhandenen Fehlergrößen zu analysieren und die Leistungsfähigkeit implementierter Systeme zu bewerten. Damit wird insgesamt eine optimale Nutzung des DDS-Konzeptes unter den ganz realen Bedingungen der Implementation in eine

verfügbare Schaltkreistechnologie und für eine spezifizierte praktisch relevante Anwendung ermöglicht.

1.1 Literaturanalyse

Obwohl die direkte digitale Frequenzsynthese erst am Ende der 80-er Jahre durch die enormen Fortschritte in der Halbleiterindustrie an Bedeutung gewinnen konnte, liegen die ersten Veröffentlichungen zu diesem Thema viel weiter zurück. Die ersten Ideen zur Frequenzsynthese auf digitalem Wege wurden von der klassischen PLL-Synthese abgeleitet. Da diese Systeme immer noch nach dem klassischen PLL-Prinzip funktionieren, zählen sie nicht zur Gruppe der direkten digitalen Frequenzsynthesizer. Der Entwicklungsweg des vollständig digitalen PLL-Systems ist in [Best93] ausführlich dargestellt. Das eigentliche Prinzip der direkten digitalen Frequenzsynthese wurde erstmals in einer Arbeit von Tierney, Rader und Gold im Jahr 1971 vollständig dargestellt [Tier71]. Es ist bemerkenswert, daß diese Versuche der direkten digitalen Frequenzsynthese alle das Ziel verfolgten, ein sinusförmiges Signal auf direktem Weg zu erzeugen. Daraus entwickelte *sich die bis heute geltende Standard-DDS Konfiguration, die aus einem Phasenakkumulator, einer Sinus-ROM-Tabelle und einem D/A-Wandler besteht (Abb. 1.1).



Abb. 1.1: Prinzipieller Aufbau eines Standard-DDS-Synthesizers

Dieses DDS-System bildet bis heute die Grundlage für die Entwicklung von direkten digitalen Frequenzsynthesizern. Die Anzahl der Literaturstellen, die sich mit derartigen Lösungen beschäftigen, ist demzufolge auch recht hoch. Eine grundlegende Analyse des Systemverhaltens einer Standard-DDS nach Abb. 1.1 erfolgte durch Nicholas und Samueli im Jahre 1987 [Nich87]. Sie ermöglicht die qualitative und quantitative Erfassung der spektralen Eigenschaften einer DDS mit sinusförmigem Ausgangssignal in Abhängigkeit von Phasen- und Amplitudenquantisierungsfehlern. In der Folgezeit erschienen weitere Arbeiten zur Bestimmung des Frequenzspektrums eines DDS-Ausgangssignals, die den Ansatz von [Nich87] verfeinerten und weitere Fehler, wie z.B. Nichtlinearitäten der D/A-Wandlerkennlinie, in die Analyse einschlossen [Mat88], [Krou90], [Gar90], [Krou93]. Insbesondere konnte der

Einfluß der einzelnen Quantisierungsfehler auf die Güte des synthetisierten Signals und deren Abhängigkeit untereinander bestimmt werden [Gar90]. Diese grundlegenden Analysen bildeten die Voraussetzung für ein erfolgreiches Design von digitalen Frequenzsynthesizern. Es ist deshalb nicht verwunderlich, daß erst in den letzten zehn Jahren Entwürfe vollständig integrierter Standard-DDS-Systeme von verschiedenen Herstellern vorgestellt wurden [Qua91], [Fob92], [Gif92], [Stan94], [Karl95], [Kent95], [Koch95], [Tan95], [King96], [Ana96], [Ana97], [Vank98], [Yam98].

Eine wesentliche Quelle für die Generierung von Fehlersignalen ist durch die unvermeidbare Quantisierung der Phasen- bzw. Amplitudeninformation gegeben. Quantisierungsfehler treten innerhalb eines Standard-DDS-Synthesizers nach Abb. 1.1 durch die endliche Adressierungsund Datenwortbreite der Sinus-ROM-Tabelle auf. Das Maß der Amplitudenquantisierung wird im wesentlichen durch die Wortbreite des notwendigen D/A-Wandlers bestimmt. Da die nutzbare D/A-Wandlerwortbreite mit zunehmender Taktfrequenz technologisch bedingt abnimmt, ist die Generierung von sehr hohen Signalfrequenzen mit einem Standard-DDS-Synthesizer nur bei gleichzeitiger Reduzierung der Amplitudenauflösung möglich. Die Sinus-ROM-Tabelle und der D/A-Wandler bilden deshalb hinsichtlich der Güte des synthetisierten Signals die begrenzenden Elemente im DDS-Gesamtsystem. Abb. 1.2 zeigt für ausgewählte integrierte Standard-DDS-Systeme die verfügbare Datenwortbreite der ROM-Tabellen und die Bitbreite von integrierten D/A-Wandlern in Abhängigkeit von der Systemtaktfrequenz.



Abb. 1.2: Amplitudenauflösung in Abhängigkeit von der Taktfrequenz *f*_C für ausgewählte Sinus-ROM-Tabellen und D/A-Wandler

Es ist gut zu erkennen, daß das Auflösungsvermögen der Amplitudeninformation durch die verfügbaren D/A-Wandler absolut auf 14-Bit beschränkt ist. Mit Erhöhung der Systemtaktfrequenz wird die nutzbare D/A-Wandlerwortbreite immer geringer, so daß bei maximalen Taktfrequenzen von ca. 2 GHz nur noch maximal acht Bit für die Darstellung der

1 Einführung

Amplitudeninformation genutzt werden können. Abb. 1.2 zeigt deutlich die Grenzen der Leistungsfähigkeit von Standard-DDS-Synthesizern, die hauptsächlich durch die verfügbaren Herstellungstechnologien bestimmt werden. Um diese Leistungsgrenze durchbrechen zu können, sind zusätzliche Maßnahmen notwendig, die eine Reduktion der Adressierungs- und Datenwortbreite der Sinus-ROM-Tabelle bzw. des D/A-Wandlers bei gleichbleibender Qualität des DDS-Ausgangssignals ermöglichen. Es gibt eine Vielzahl von Lösungsvorschlägen für die Erweiterung des Standard-DDS-Systems, um die prinzipbedingt auftretenden diskreten Störer zu vermeiden bzw. zu minimieren. Dabei steht die Beeinflussung der genannten Quantisierungsfehler im Vordergrund.

Ziel dieser Erweiterungen ist es, das auftretende streng periodische Fehlersignal, das durch die Quantisierung der Phasen- bzw. Amplitudeninformation des generierten Sinussignals entsteht, zu minimieren bzw. dessen Periodizität zu zerstören. Ein besonders interessanter Ansatz geht von der Generierung eines zufälligen zeitlichen Jitters mit Hilfe eines gleichverteilten Zufallsprozesses aus [Whea81, Whea83]. Alle durch die Quantisierung der Phaseninformation hervorgerufenen diskreten Störungen werden vollständig beseitigt und in ein kontinuierliches Rauschspektrum überführt. Ein ähnlicher Ansatz wird in [Rein91] vorgestellt. Im Gegensatz zur Methode von Wheatley wird hier versucht, die diskreten Störer zu unterdrücken, die durch die Amplitudenquantisierung in das Frequenzspektrum des DDS-Signals eingebracht werden. Dazu wird der eigentliche Amplitudenwert um einen zufälligen Wert erweitert, der die Periodizität des Fehlers beseitigen soll. Eine weitere Methode zur diskreten Störern ist durch die Verwendung Minimierung von einer variablen Systemtaktfrequenz gegeben [Rein89]. Durch die zufällige Änderung der Systemtaktperiode wird eine nicht äquidistante Signalabtastung in bezug auf das DDS-Ausgangssignal erreicht mit dem Ziel, auftretende Aliasing-Effekte zu unterdrücken.

Ein weiterer Ansatz zur Minimierung auftretender diskreter Störer im Frequenzspektrum des Ausgangssignals ist von Nicholas und Samueli [Nich87] eingeführt worden. Im Gegensatz zu den eben genannten Verfahren zur Verbesserung der spektralen Eigenschaften des DDS-Ausgangssignals wird die Periodizität des Fehlersignals nicht beseitigt. Statt dessen wird eine bestmögliche Verteilung der Störenergie über das gesamte Frequenzband erreicht, indem die Periodendauer des Quantisierungsfehlersignals maximiert wird.

Ein in der Literatur immer wieder dargestellter Ansatz zur Verbesserung von Standard-DDS-Systemen ist die Minimierung der absoluten Größe der notwendigen Sinus-ROM-Tabelle durch die Einführung von Kompressionsmethoden für sinusförmige Signale. Noch vor ca. 15 Jahren waren ROM-Speicher in ihrer Speicherkapazität beschränkt und deren Herstellung sehr kostenintensiv. In dieser Zeit war die Entwicklung von Kompressionsmethoden vor allem

deshalb notwendig, um die Herstellungskosten für DDS-Systeme senken zu können. Es wurden anfangs jedoch nur sehr kleine Entwicklungsfortschritte in der Theorie der Kompression von Sinussignalen erzielt, da das allgemeine Interesse an dieser Problematik eher gering war. In den 80-er Jahren entwickelten sich die Technologien zur Herstellung von Speicherschaltkreisen rasant und es wurden die Voraussetzungen zur Integration von Speichern mit hoher Komplexität bei geringen Kosten geschaffen. Zu dieser Zeit lag die maximale Taktfrequenz von DDS-Systemen noch bei 20-30MHz und die Schaltgeschwindigkeit der ROM-Speicher stellte kein begrenzendes Element im DDS-Gesamtsystem dar. Dies änderte sich, als DDS-Systeme mit Taktfrequenzen von mehr als 1GHz entwickelt wurden [Stan94]. Jetzt wurde die Dimension der verwendeten ROM-Tabelle wieder zu einer begrenzenden Komponente. Die Verringerung der Größe des verwendeten ROM-Speichers spielt aber auch bei DDS-Systemen mit geringer Taktfrequenz eine bedeutende Rolle, da die Verringerung der Speicherdimension wesentlich zu einer Einsparung an Chipfläche und damit zur Reduzierung der Herstellungskosten beiträgt. Alle heute hergestellten Standard-DDS-Systeme verwenden eine Form der Sinuskompression. Die Theorien zu den einzelnen Verfahren sind meist patentrechtlich geschützt. Die wohl einfachste Art der Kompression ist die Ausnutzung der Symmetrie einer Sinusschwingung. Dabei wird die Tatsache ausgenutzt, daß mit Hilfe der gespeicherten Funktionswerte von nur einem Quadranten die gesamte Sinusschwingung dargestellt werden kann. Alle weiteren Kompressionsverfahren beziehen sich deshalb auf die Datenreduktion der Funktionswerte einer Sinusfunktion im ersten Quadranten. Dazu zählen die Sunderland-Methode [Sund84], das Nicholas-Verfahren [Nich87], der Gebrauch von Taylor-Reihen [Weav90] und der CORDIC-Algorithmus [Giel91]. Weitere Verfahren sind in [Gold96] dargestellt. Ein umfassender Vergleich dieser Methoden hinsichtlich Aufwand, Effizienz, Schnelligkeit und Leistungsverbrauch ist in der Arbeit von J. Vankka zu finden [Vank98]. Insgesamt kann festgestellt werden, daß die Größe der benötigten Sinus-ROM-Tabelle mit Hilfe der Datenkompression entscheidend verringert werden kann. Bei Anwendung der Taylor-Approximation wird beispielsweise eine Datenreduktion um den Faktor 53 erreicht. Der Einsatz derartiger Verfahren in einer Standard-DDS ist deshalb immer sinnvoll, da dadurch eine Aufwandsreduktion erreicht werden kann.

Eine eng mit der direkten digitalen Frequenzsynthese verbundene Synthesetechnik ist das Fractional-N-Prinzip [Man87], [Egan90], [Best93], [Gol96]. Prinzipiell werden derartige Frequenzsynthesizer in die Klasse der PLL-Synthesizer eingeordnet. Im Rückkopplungszweig der PLL wird jedoch an Stelle des gewöhnlichen Teilers mit einem ganzzahligen Teilungsverhältnis eine Pulse-Output-DDS eingesetzt. Es handelt sich demzufolge um eine DDS innerhalb einer PLL. Obwohl diese Synthesetechnologie schon vor ca. 25 Jahren

1 Einführung

bekannt wurde, ist die Anzahl verfügbarer Fractional-N-Synthesizer auch heute noch relativ gering. Ursache dafür sind die von der DDS eingebrachten diskreten Störer, die innerhalb der PLL-Bandbreite nicht direkt unterdrückt werden können. Zur Verminderung dieser Störer existieren verschiedene Ansätze. Es ist möglich das von der DDS verursachte Phasenfehlersignal nachzubilden und vom eigentlichen Signal des Phasendetektors der PLL abzuziehen [Best93]. Diese Störsignalkompensation kann jedoch nur auf analogem Wege erfolgen und ist deshalb in ihrer Leistungsfähigkeit beschränkt [Phil], [Hew81], [Craw86]. Wesentlich vielversprechender ist der Ansatz einer Beseitigung der diskreten Störer auf vollständig digitalem Weg und ist unter dem Begriff vollständig digitale Fractional-N-Synthese in die Literatur eingegangen. Die interessantesten Arbeiten auf diesem Gebiet beschäftigen sich dabei nicht mehr mit der Beseitigung des eigentlichen Störsignals, sondern mit der Beeinflussung der spektralen Signaleigenschaften. Dabei steht die Methode der Rauschformung (Noise-Shaping) im Vordergrund, die in einigen Arbeiten [Hiet92], [Mill91], [Hew93], [Owen96], [Dana] näher untersucht worden ist. Die Grundlage für die Rauschformung bildet die Theorie der Sigma-Delta-Modulation ($\sigma\Delta$ -Modulation). Die Rauschformung mit Hilfe von $\sigma\Delta$ -Modulatoren wird bisher hauptsächlich in A/D-Wandlern ausgenutzt. Besondere Bedeutung haben dabei $\sigma\Delta$ -Modulatoren erster und zweiter Ordnung erlangt. Durch die große Ähnlichkeit von DDS-Systemen mit Fractional-N-Synthesizern ist zumindest die prinzipielle Anwendung dieser Verbesserungsverfahren in DDS-Systemen überlegenswert. Die Anzahl der Literaturstellen, die diesen Weg verfolgen, ist jedoch sehr beschränkt. Die gefundenen Arbeiten zu diesem Thema [Lear89], [Lear91], [Vank97] der beschäftigen sich dabei ausschließlich mit Rauschformung des Amplitudenguantisierungsfehlers Standard-DDS. einer Die Rauschformung des Quantisierungsfehlers der Phaseninformation ist dagegen nur in [Vank97] angedeutet worden.

Ein weitestgehend neuer Ansatz zur Modifikation der Standard-DDS ist unter dem Begriff interpolierende Synthesizer in die Literatur eingegangen [Naka97], [Niez98]. Bei diesen Synthesizern wird auf die Erzeugung eines sinusförmigen Ausgangssignals verzichtet. Statt dessen wird das MSB des DDS-Akkumulators direkt als Ausgangssignal genutzt. Das Hauptproblem bei Synthesizern dieser Art besteht darin, daß der Pegel der diskreten Störfrequenzlinien gegenüber der Standard-DDS sehr stark ansteigt. Eine Reduzierung des Fehlersignals ist deshalb unbedingt notwendig. In allen bekannten Veröffentlichungen erfolgt diese Reduzierung auf analogem Wege, so daß insbesondere die analogen Baugruppen einschließlich der notwendigen D/A-Wandler die Leistungsfähigkeit der Verfahren begrenzen.

1.2 Aufgabenstellung

Ausgehend von einem Standard-DDS-Synthesizer werden Möglichkeiten zur Aufwandsreduktion untersucht. Ein neuartiger Ansatz zur Realisierung einer vollständig digitalen DDS ergibt sich in der Anwendung der Pulse-Output-DDS. Bei der Pulse-Output-DDS wird neben dem D/A-Wandler auch die Sinus-ROM-Tabelle aus dem prinzipiellen Aufbau der Standard-DDS entfernt. Ausgehend von einer derart modifizierten DDS-Struktur wird ein DDS-Modell entwickelt, mit welchem alle geeignetes auftretenden Synthesefehler systematisch erfaßt und bewertet werden können.

Die gewonnenen Erkenntnisse über die prinzipbedingten Synthesefehler bilden die Grundlage für Erweiterungen der Pulse-Output-DDS mit deren Hilfe eine qualitative Verbesserung des synthetisierten Signals erreicht wird. Dabei steht vor allem die Anwendung von Verfahren der digitalen Signalverarbeitung im Vordergrund, die zu einer Verringerung bzw. Kompensation oder zu einer spektralen Veränderung des auftretenden DDS-Fehlersignals geeignet sind. Es werden die erreichbaren Verbesserungen, aber auch die theoretischen und praktischen Grenzen von folgenden Verfahren aufgezeigt:

- absolute Verringerung des DDS-Fehlersignals
- Dithering des DDS-Fehlersignals
- Rauschformung (Noise-Shaping) des Fehlersignalspektrums

Insbesondere bei der Rauschformung werden unterschiedliche Ansätze untersucht und bewertet mit dem Ziel, ein optimales Verfahren für den Rauschformungsprozeß bei der Verwendung in einer Pulse-Output-DDS zu finden.

Durch die echtzeitfähige Implementation eines erweiterten DDS-Systems in einem Standard-CMOS-Prozeß werden die gefundenen theoretischen Lösungen verifiziert.

1.3 Aufbau der Arbeit

Im ersten Teil der Arbeit, Kapitel 2, werden geeignete Kenngrößen eingeführt, die für die qualitative Bewertung von Frequenzsynthesizern bedeutend sind.

Im dritten Kapitel wird das grundlegende Prinzip der direkten digitalen Frequenzsynthese mit allen dabei auftretenden Fehlerquellen analysiert und das Leistungsvermögen von herkömmlichen Standard-DDS-Synthesizern bewertet. Es erfolgt eine vergleichende Analyse mit herkömmlichen Synthesetechniken.

Die Untersuchung und Bewertung einer vollständig digitalen Realisierung der DDS erfolgt im vierten Kapitel. Dabei wird insbesondere auf Architekturen eingegangen, die von der

Standard-DDS-Struktur abweichen. Es wird ein mathematisches Modell für eine Pulse-Output-DDS eingeführt, mit dessen Hilfe die spektralen Eigenschaften des synthetisierten Signals näher spezifiziert werden können. Außerdem werden alle prinzipbedingt auftretenden Fehlergrößen analysiert.

Auf der Grundlage der vollständigen Beschreibung des Fehlersignals einer Pulse-Output-DDS erfolgt im fünften Kapitel die Einführung geeigneter Verfahren zur Verbesserung der spektralen Eigenschaften des DDS-Ausgangssignals. Es werden drei wesentliche Ansätze zur Fehlerkorrektur innerhalb der DDS eingeführt: absolute Verringerung des zeitlichen Jitters, Dithering-Verfahren und Rauschformungsprozesse (Noise-Shaping). Aus der analysierten Literatur geht hervor, daß bisher nur die Anwendung von Dithering-Verfahren innerhalb einer DDS näher untersucht worden ist [Whea82]. Insbesondere werden die Grenzen der Anwendung von Noise-Shaping-Verfahren aufgezeigt. Außerdem wird analysiert, unter welchen Bedingungen eine Kombination der einzelnen Korrekturverfahren erfolgen kann.

Das sechste Kapitel beschäftigt sich mit der Realisierung eines erweiterten DDS-Systems in einem Standard-CMOS-Prozeß. Es wird ein geeignetes Systemkonzept entwickelt und es erfolgt die Festlegung wichtiger Entwurfsparameter. Wichtige Schaltungsstrukturen und Prinzipien sowie deren schaltungstechnische Umsetzung werden in den Anhängen A bis C beschrieben.

Abschließend erfolgt im Kapitel 7 die Analyse und Bewertung der erzielten Messergebnisse.

2 Grundlagen der Frequenzsynthese

2.1 Definition des Frequenzsynthesizers

Ein Frequenzsynthesizer ist die Kombination von verschiedenen Systemelementen, um die Generierung einer oder vieler Frequenzen von einer oder mehrerer Basis- bzw. Referenzfrequenzen zu ermöglichen.



Abb. 2.1: Allgemeines Blockschaltbild eines Frequenzsynthesizers

Die erzeugte Frequenz f_{syn} steht dabei in einem rationalen Teilungsverhältnis zur Referenzfrequenz $f_{ref,n}$. Der Synthesizer übernimmt die Funktion, die Frequenzbasis $f_{ref,n}$ mit einem ganzzahligen oder auch gebrochenen Faktor zu teilen bzw. zu vervielfachen. In jedem Fall entspricht diese Operation einer linearen Operation im Frequenzbereich. Der Frequenzsynthesizer kann demzufolge Frequenzen generieren, die folgender Bedingung genügen:

$$f_{syn} = f_{ref,n} \cdot \frac{x}{v} \quad x, y \in \mathbb{N}$$
(2.1)

Nach dieser Definition stellt der Frequenzsynthesizer selbst kein schwingendes System dar. Statt dessen wird durch den Synthesizer die Frequenz des Referenzsignals entsprechend Gl. (2.1) verändert. Es ist jedoch möglich, daß zu dieser Frequenzumsetzung innerhalb des Synthesizers schwingende Systeme verwendet werden (z.B. VCO/CCO in einer PLL). Unabhängig vom konkreten Aufbau des Frequenzsynthesizers ist die Phase des Ausgangssignals fest an die Phase des Referenzsignals gekoppelt. Daraus folgt zwangsläufig, daß die Eigenschaften des synthetisierten Signals mit der Frequenz f_{syn} wesentlich durch die Eigenschaften des Referenzsignals mit der Frequenz $f_{ref,n}$ bestimmt werden. Insbesondere wird die Langzeitstabilität des synthetisierten Frequenzwertes ausschließlich durch die Langzeitstabilität der Referenzfrequenz bestimmt. Aber auch Rauscheigenschaften der Referenzquelle werden in das synthetisierte Signal übertragen und beeinflussen das Phasenrauschen (Kurzzeitstabilität) des Ausgangssignals.

2.2 Allgemeine Parameter von Frequenzsynthesizern

Wie jedes andere technische System, muß auch ein Frequenzsynthesizer bestimmten anwendungsspezifischen Anforderungen genügen, die durch Spezifikationsparameter beschrieben werden. Im folgenden werden gebräuchliche Synthesizerparameter eingeführt, um einen eindeutigen Bezug bei der Anwendung dieser Parameter zur qualitativen Bewertung einzelner Frequenzsynthesizer herzustellen. Es gibt fünf Parameter, die einen wesentlichen Einfluß auf die Wahl des Synthesizertyps haben, und welche die Komplexität und damit die Kosten, die Größe und den Leistungsbedarf des Synthesizers bestimmen:

- Frequenzbereich des Ausgangssignals
- Frequenzauflösung
- Schaltgeschwindigkeit bei Frequenz- bzw. Phasenwechsel
- diskrete Störer im Spektrum des Ausgangssignals
- Phasenrauschen des synthetisierten Signals (Kurzzeitstabilität)

Normalerweise ist die Langzeitstabilität der synthetisierten Frequenz ebenfalls ein wichtiger Synthesizerparameter. Dieser Parameter wird nicht durch den Frequenzsynthesizer selbst, sondern durch die Langzeitstabilität des Referenzsignals bestimmt (vgl. Kap. 2.1). Er wird deshalb an dieser Stelle nicht mit in die Liste der bedeutsamen Parameter aufgenommen.

2.2.1 Frequenzbereich/ -auflösung

Der Parameter Frequenzbereich kennzeichnet das Frequenzband, in dem der Frequenzsynthesizer ein Ausgangssignal generieren kann. Es wird zwischen schmal- und breitbandigen Systemen unterschieden. Breitbandige Synthesizer werden vorrangig in der Messtechnik benötigt. Schmalbandige Frequenzsynthesizer werden in allen Bereichen der Kommunikationstechnik (Radio, Fernsehen, Funkdienste) eingesetzt.

Unter der Frequenzauflösung eines Synthesizers versteht man die minimale Frequenzschrittweite, mit der die Frequenz des Synthesizers geändert werden kann. In einigen Synthesizern ist diese Schrittweite nicht konstant, d.h., der Abstand zwischen zwei benachbarten Frequenzwerten ist über den gesamten Frequenzbereich des Synthesizers nicht gleich groß. Dies ist genau dann der Fall, wenn die Ausgangsfrequenz des Synthesizers durch eine variable ganzzahlige Teilung von einer festen Referenzfrequenz erzeugt wird.

Bei einem Einsatz in Messapplikationen ist eine nahezu beliebig kleine Schrittweite wünschenswert. Sonst bestimmt die jeweilige konkrete Anwendung die Größe der Schrittweite. Die Abdeckung eines breiten Frequenzbandes mit einer nahezu beliebig kleinen Schrittweite führt zu gegenläufigen Forderungen und ist mit der herkömmlichen Synthesizertechnik nur durch sehr komplexe Systeme zu realisieren.

2.2.2 Schaltgeschwindigkeit

Dieser Parameter beschreibt die Geschwindigkeit, mit der ein Frequenzsynthesizer von einer Frequenz f_1 zu einer anderen Frequenz f_2 wechseln kann. Es gibt verschiedene Definitionen für diesen Parameter. In vielen Anwendungen besteht oft die Forderung, innerhalb einer vorgegebenen Zeit einen Frequenzsprung zu einer gewünschten Frequenz auszuführen. Der Schaltvorgang gilt als abgeschlossen, wenn die Signalfrequenz des Synthesizers innerhalb eines definierten Bereichs der Zielfrequenz liegt. Aus der dafür benötigten Zeit und der dazugehörigen Frequenzänderung läßt sich die Schaltgeschwindigkeit des Synthesizers berechnen.

$$v_{switch} = \frac{f_{ziel,syn} - f_{start}}{\Delta t} \quad \text{mit} \quad \left| f_{ziel,syn} - f_{ziel,soll} \right| < B$$
(2.2)

Eine weitergehende Spezifikation definiert die Schaltgeschwindigkeit als die Zeit, welche die Phase des synthetisierten Signals nach einer Frequenzänderung benötigt, um eine Abweichung von kleiner als 0,1 rad von der Phase des idealen Ausgangssignals zu erreichen. Wenn der Frequenzsynthesizer vor der Frequenzänderung ein Signal $s_1=A \cdot \cos(\omega_1 t+\varphi_1)$ und danach ein Signal $s_2=A \cdot \cos(\omega_2 t+\varphi_2)$ generieren soll, wird sich die Signalphase innerhalb einer bestimmten Zeit von $\omega_1 t+\varphi_1$ auf den neuen Wert $\omega_2 t+\varphi_2$ ändern. Die Standarddefinition der Schaltgeschwindigkeit ist die Zeit, die für die Phasenänderung benötigt wird, um einen Zielphasenwert von $\omega_2 t+\varphi_2 \pm 0,1$ rad zu erreichen.

2.2.3 Phasenverhalten bei Frequenzänderungen

Für viele Anwendungen ist die Definition des Übergangsverhalten der Phase des synthetisierten Signals bei einer Änderung der Ausgangsfrequenz von großer Bedeutung. Für alle Arten der Winkelmodulation sollte der Phasenübergang bei einer Frequenzänderung derart erfolgen, daß die Phase des synthetisierten Signals nach dem Ausführen der Frequenzänderung keinen Sprung aufweist (Abb. 2.2-(b)).



Abb. 2.2: Phasenverlauf bei Frequenzänderung

Ein solcher "weicher" Übergang garantiert, daß durch den Synthesizer kein zusätzliches Störsignal in das Gesamtsystem eingebracht wird und ist deshalb in den meisten Fällen wünschenswert. Ein solches Verhalten wird als phasenkontinuierliches Schaltverhalten bezeichnet.

In einigen Anwendungen, wie z.B. dem kohärenten Puls-Doppler-Radarempfänger [Gold88] wird bei Änderung der Ausgangsfrequenz ein Phasenerinnerungsvermögen gefordert. Dazu soll angenommen werden, daß die synthetisierte Frequenz gleich f_1 ist und nach der Änderung zu den Frequenzen f_2 , f_3 f_4 ,... wieder zurück auf die Frequenz f_1 gesetzt wird. Die Phase des Ausgangssignals muß sich nach Abschluß dieses Vorganges so verhalten, als hätte der Frequenzsynthesizer während der gesamten Zeit mit der Frequenz f_1 gearbeitet (Abb. 2.2-(c)).

2.2.4 Diskrete Störer

Diskrete Störer im Spektrum des synthetisierten Signals werden durch den Parameter SFDR (**S**purious **F**ree **D**ynamic **R**ange) spezifiziert. Der SFDR ist das logarithmische Maß für den Pegelunterschied zwischen den Leistungen des größten auftretenden diskreten Störers und des Trägersignals.

$$\frac{SFDR}{dBc} = 10 \lg \frac{P_n}{P_s}$$

$$P_n \dots \text{Leistungdes größten diskreten Störers}$$

$$P_s \dots \text{Signalleistung bei der Frequenz } f_{syn}$$
(2.3)

Der SFDR bezieht sich immer auf diskrete Störfrequenzen im Ausgangssignalspektrum des Synthesizers, die nicht mit der synthetisierten Trägerfrequenzlinie verbunden sind. Aus diesem Grund werden alle Harmonischen der gewünschten synthetisierten Frequenz nicht als diskrete Störer angesehen. Im Gegensatz dazu zählen Subharmonische, die durch Multiplikation an einer nichtlinearen Kennlinie entstehen können, zu den diskreten Störfrequenzen, obwohl sie in manchen Synthesizersystemen separat definiert sind. Signale, die diskrete Störfrequenzlinien erzeugen, werden als Spurious-Signale oder kurz Spurious bezeichnet und sind im Gegensatz zu Störungen durch Rauschsignale immer streng periodisch.

2.2.5 Phasenrauschen

Bei jeder bekannten elektrischen Signalgenerierung tritt unvermeidbar eine zusätzliche Modulation der Phase und der Amplitude des synthetisierten Signals in einer zufälligen Weise auf. Das Modulationssignal ist ein stochastisches Signal, welches durch das unvermeidbare Rauschen der einzelnen Bauelemente (Widerstände, Transistoren, Dioden usw.) hervorgerufen wird und nicht verhindert werden kann. Durch den zufälligen Charakter des modulierenden Signals entstehen im Spektrum des synthetisierten Signals unerwünschte kontinuierliche Spektralanteile, die allgemein als Phasenrauschen bezeichnet werden. Betrachtet man diesen Effekt im Zeitbereich, entsteht der Eindruck, daß die Periodendauer des synthetisierten Signals um den gewünschten Idealwert $T_{syn} = 1/f_{syn}$ schwankt. Die Schwankungsbreite dient als Maß für die Kurzzeitstabilität der synthetisierten Frequenz f_{syn} . Die Begriffe Phasenrauschen und Kurzzeitstabilität dienen deshalb zur Beschreibung des selben Vorgangs und unterscheiden sich nur durch ihren Bezug zum Zeit- bzw. Frequenzbereich. Entsprechend der Betrachtungsweise im Zeit- bzw. Frequenzbereich existieren verschiedene Wege der Spezifikation.

Bei der weiteren Betrachtung wird davon ausgegangen, daß das reale Ausgangssignal eines Frequenzsynthesizers durch folgenden Ausdruck beschrieben wird:

$$x_{real}(t) = A[1 + \eta_1(t)] \cdot \sin(2\pi f_{syn}t + \eta_2(t))$$
(2.4)

 η_1 (t) repräsentiert die Amplitudeninstabilität, die zu einer Amplitudenmodulation (AM) führt und η_2 (t) die Phasenabweichung, die zu einer Phasenmodulation (PM) führt. Die Funktionen η_1 (t) und η_2 (t) sind Realisierungen von stochastischen Prozessen und kennzeichnen die Rauscheigenschaften des realen Frequenzgenerators. Durch den in GI. (2.4) definierten Modulationsprozeß tritt in der Nähe der Frequenz f_{syn} eine Konzentration der Störleistung auf. Einen typischen Verlauf des Spektrums eines realen synthetisierten Signals zeigt Abb. 2.3. Durch das gleichzeitige Auftreten von AM- und PM-Termen ist die Einhüllende des Spektrums zu beiden Seiten der Frequenz f_{syn} unsymmetrisch.



Abb. 2.3: Prinzipieller Verlauf des Spektrums eines synthetisierten Signals Unter der Annahme, daß

$$\eta_1(t) \ll 1 \quad \forall t \tag{2.5}$$

und

$$\frac{d\eta_2(t)}{dt} = \dot{\eta}_2(t) \ll 1 \quad \forall t$$
(2.6)

kann die momentane Abweichung von der Sollfrequenz f_{syn} definiert werden als

$$y(t) \equiv \frac{\dot{\eta}_2(t)}{2\pi f_{syn}} \quad . \tag{2.7}$$

Im folgenden wird angenommen, daß in den meisten Synthesizern das Amplitudenrauschen nur eine untergeordnete Rolle spielt und deshalb vernachlässigt werden kann. Im Gegensatz dazu bestimmt die Phasenabweichung wesentlich die Güte des erzeugten Signals. Die Spezifikation des Phasenrauschens erfolgt durch die spektrale Leistungsdichte $S_y(f_m)$ der Funktion y(t). Die Funktion $S_y(f_m)$ bezieht sich nur auf ein Rauschseitenband und eine Frequenzbasis von 1Hz [Man87].

Der typische Verlauf des Frequenzspektrums eines realen synthetisierten Signals bei Vernachlässigung der Amplitudeninstabilität und unter Beachtung von Gl. (2.6) ist in Abb. 2.4 dargestellt.



Abb. 2.4: Spektrum des synthetisierten Signals bei Vernachlässigung des Amplitudenrauschens

Da das Spektrum des Rauschsignals zu beiden Seiten von f_{syn} kontinuierlich ist, kann das Spektrum in eine beliebige Anzahl von Teilintervallen ΔB unterteilt werden. Der Abstand eines Teilintervalls von der Frequenz f_{syn} wird mit f_m gekennzeichnet (siehe Abb. 2.4). Weiterhin wird angenommen, daß die im Intervall ΔB enthaltene Energie durch eine Phasenmodulation mit einem sinusförmigen Signal der Frequenz f_m hervorgerufen wird. Unter der Annahme, daß das Intervall ΔB sehr viel kleiner als f_m ist, kann das Spektrum innerhalb von ΔB als konstant angenommen werden, d.h., jede 1/f oder andere Charakteristik in der Nähe von f_m wird vernachlässigt. Man kann nun das kontinuierliche Rauschspektrum so betrachten, als ob es aus einer Vielzahl von einzelnen sinusförmigen PM-Seitenbändern entstanden wäre. Diese Annahme ist genau dann zulässig, wenn die Summe der Leistungen aller äquivalenten sinusförmigen Modulationssignale gleich der Leistung des zu repräsentierenden Rauschsignals ist. Es ist zu beachten, daß diese Analogie nur unter der Annahme der Gültigkeit von GI. (2.6) und bei gleichzeitiger Vernachlässigung der durch das Rauschen hervorgerufenen Amplitudenmodulation zulässig ist. In Anlehnung an diese Betrachtungen wird als Maß für das Phasenrauschen $L(f_m)$ das Verhältnis von gemessener Leistungsdichte $S_{nn}(f_m)$ in einem Rauschseitenband bei einem Frequenzabstand f_m von der synthetisierten Frequenz f_{syn} in einer Messbandbreite von 1Hz und der Leistung des Trägersignals P_s bei der Frequenz f_{syn} eingeführt.

$$\frac{L(f_m)}{dBc/Hz} = \frac{S_{nn,Einseitenband}(f_m)}{P_s}$$
(2.8)

Die Definition nach GI. (2.8) besitzt keine besondere mathematische Bedeutung, sie gilt jedoch allgemein als Messvorschrift für die Charakterisierung der Rauscheigenschaften von Signalquellen. Ein Vergleich von $S_y(f_m)$ und $L(f_m)$ zeigt, daß beide Werte identisch sind, wenn in beiden Fällen die gleiche Trägersignalleistung P_s zugrunde gelegt wird.

Ein zweiter Ansatz zur Bestimmung der Rauscheigenschaften von Signalquellen geht von der Ermittlung der integrierten Rauschleistung in einem bestimmten Frequenzband rund um die Trägerfrequenzlinie aus. Dabei wird ausgehend von der Trägerfrequenz f_{syn} ein Frequenzband von ± 1 Hz von der Messung ausgeschlossen (Abb. 2.5).



Abb. 2.5: Definition der integrierten Rauschleistung, SNR = Signal-Rausch-Verhältnis in einer Bandbreite von 30kHz (ausschließlich 2Hz) um den Träger

Es ist offensichtlich, daß diese Art der Bestimmung des Phasenrauschens mit der ersten Messmethode durch die Integration der Rauschleistungsdichte unter der in Abb. 2.4 dargestellten Phasenrauschkurve verbunden ist. Es ist üblich, den Wert des integrierten Phasenrauschens in einem Bereich von 1Hz bis 15kHz auf beiden Seiten des synthetisierten Trägersignals zu messen. Es gilt:

$$L_{int}(f_m) / dBc = 10 \lg \frac{P_{noise,\Delta B}}{P_s} \quad , \quad \Delta B = \pm [1Hz, 15kHz]$$
(2.9)

Messtechnisch ist dieser Wert gegenüber der ersten Methode bedeutend einfacher zu bestimmen. Der Wert des Phasenrauschens nach GI. (2.9) ist ein guter Indikator für das Gesamtleistungsvermögen eines Frequenzsynthesizers. Durch die Integration gehen jedoch alle detaillierten Informationen über den Verlauf der Phasenrauschkurve verloren. Der Wert ist mit dem aus der Nachrichtentechnik bekannten Parameter Signal-Rausch-Abstand (SNR) vergleichbar.

Neben diesen Methoden ist die Angabe der Störungen durch Frequenzmodulation in dBm pro Quadratwurzel Hertz bzw. der Störungen durch Phasenmodulation in Rad pro Quadratwurzel Hertz möglich. Eine weitere Methode der Bestimmung des Phasenrauschens ist im Zeitbereich mit Hilfe der *Alan*-Varianz möglich.

Es ist aber auch möglich, Rückschlüsse über die zeitliche Abweichung des realen Signals vom idealen Ausgangssignal des Synthesizers unter Verwendung der Analogie der Modulation mit einzelnen Sinussignalen zu gewinnen. Es gilt:

$$SNR_{Einseitenband} / dB = 10 \cdot \lg \frac{P_{Einseitenband}}{P_{Träger}}$$
(2.10)

Das phasenmodulierte Signal $x_{real}(t)$ kann mit Hilfe der Besselfunktionen mit dem Modulationsindex β , der die maximale Phasenabweichung vom Idealsignal kennzeichnet, beschrieben werden.

$$x_{real}(t) = A \{ J_0(\beta) \sin(\omega_{syn}t) + J_1(\beta) [\sin((\omega_{syn} + \omega_m)t) - \sin((\omega_{syn} - \omega_m)t)] + J_2(\beta) [\sin((\omega_{syn} + 2\omega_m)t) - \sin((\omega_{syn} - 2\omega_m)t)] + J_3(\beta) [\sin((\omega_{syn} + 3\omega_m)t) - \sin((\omega_{syn} - 3\omega_m)t)] + \cdots \}$$

$$(2.11)$$

Für sehr kleine Phasenabweichungen gilt $\beta <<1$ und damit $J_0(\beta) \cong 1$, $J_1(\beta) \cong \beta/2$, $J_2(\beta)$, $J_3(\beta) \dots J_n(\beta) \cong 0$. Daraus folgt:

$$SNR_{Einseitenband} / dB = 10 \cdot \lg \left[\frac{J_1(\beta)}{J_0(\beta)} \right]^2 = 20 \cdot \lg \left(\frac{\beta}{2} \right)$$
(2.12)

Beim Übergang von der Phasenabweichung zur Frequenzabweichung vom idealen Ausgangssignal ergibt sich folgender Ausdruck:

$$SNR_{Einseitenband} / dB = 20 \cdot \lg \left(\frac{\Delta f_{\text{max}}}{f_m} \right)$$
(2.13)

Der Wert *SNR*_{Einseitenband} in GI. (2.12) und GI. (2.13) kann unmittelbar mit dem durch GI. (2.8) definierten Wert $L(f_m)$ für das Phasenrauschen verglichen werden. Die Analogie der Modulation mit einzelnen Sinussignalen kann somit bei gegebenen Phasenrauschwerten $L(f_m)$ genutzt werden, um eine äquivalente Phasen- bzw. Frequenzabweichung zu bestimmen.

2.2.6 Signalausgangsparameter

Zu den wichtigsten Parametern, die den Signalausgang eines Frequenzsynthesizers beschreiben, zählen Ausgangsleistung und -impedanz, sowie deren Änderungen über den Frequenzbereich des Synthesizers. Die Ausgangsleistung wird gewöhnlich in dBm angegeben und sollte entweder für alle Ausgangsfrequenzen konstant oder in einem begrenzten Bereich mit einer bestimmten Schrittweite einstellbar sein. Die Ausgangsimpedanz entspricht der Lastimpedanz des Frequenzsynthesizers. Die meisten HF-Systeme fordern eine Lastimpedanz von 50Ω bzw. 75Ω .

3 Direkte digitale Synthese

Auf dem Gebiet der Frequenzsynthese unterscheidet man zwischen drei unterschiedlichen Synthesetechniken:

- der direkten analogen Synthese (DA-Synthese),
- dem Phasenregelkreis (Phase-Locked-Loop, PLL-Synthese) und
- der direkten digitalen Synthese (DDS-Synthese).

Es existieren fundamentale Unterschiede zwischen der DDS und der DA- bzw. PLL-Synthese. Obwohl bei der DA- und PLL-Synthese digitale Baugruppen wie Teiler oder Phasendetektor verwendet werden, zählen sie zu den analogen Synthesetechniken. Als Signalgenerator fungiert in beiden Fällen ein Oszillator, der gewöhnlich aus einem rückgekoppelten Verstärker besteht und der unter speziellen Betriebsbedingungen arbeitet. Die Schwingfrequenz des Oszillators ist in einem engen Frequenzbereich variabel und wird durch externe Steuersignale festgelegt. Bei der direkten digitalen Frequenzsynthese hingegen wird das Signal ausschließlich auf digitalem Wege erzeugt und in seinen Eigenschaften beeinflußt. Nach der vollständigen digitalen Generierung erfolgt die Transformation in ein analoges Signal mit Hilfe eines D/A-Wandlers. Die digitale Frequenzsynthese ist deshalb eher als ein Teilgebiet der digitalen Signalverarbeitung als der gewöhnlichen Frequenzsynthese aufzufassen.

Abb. 3.1 zeigt eine mögliche grundlegende Klassifizierung der Frequenzsynthesizer. Für jede Klasse gibt es typische Arten von Synthesizern, die ebenfalls aufgeführt sind.



Abb. 3.1 : Klassifizierung von Frequenzsynthesizern

3.1 Vergleichende Analyse mit herkömmlichen Synthesetechniken

Die drei prinzipiellen Konzepte der Frequenzsynthese, die PLL-, die direkte analoge und die direkte digitale Synthese weisen bestimmte Vor- und Nachteile auf. Die PLL-Technik ist in einem weiten Frequenzbereich anwendbar. Das Einsatzgebiet von PLL-Synthesizern erstreckt sich vom Audiofrequenzbereich bis hin zum Millimeterwellenbereich und ist abhängig von der Frequenz des PLL-Oszillators. Die Grundstruktur von PLL-Synthesizern ist relativ einfach und sie sind durch einen sehr hohen Entwicklungstand gekennzeichnet. Es existieren Einchiplösungen, die einen hohen Integrationsgrad bei sehr geringen Herstellungskosten aufweisen. Mit PLL's lassen sich nur bedingt hohe Schaltgeschwindigkeiten realisieren und die Anwendung in Systemen mit analogen Modulationsverfahren ist unkompliziert. Die Realisierung einer sehr hohen Frequenzauflösung ist bei der PLL-Synthese mit großen Schwierigkeiten verbunden und führt zu sehr komplexen Systemstrukturen. Die Integration von sehr hochwertigen steuerbaren Oszillatoren erweist sich ebenfalls als Problem. Digitale Modulationsverfahren werden durch PLL-Synthesizer nur bedingt unterstützt, d.h., für eine ausreichende Genauigkeit ist ein hoher Aufwand erforderlich.

Die direkte analoge Synthese zeichnet sich durch eine sehr hohe nutzbare Frequenzbandbreite aus. Durch Anwendung von Frequenzvervielfachern können Frequenzen von über 50GHz mit dieser Technik erzeugt werden. Dieses Synthesekonzept ist ohne Zweifel dominierend im Mikrowellen- und Millimeterwellenbereich. Es kann eine sehr hohe Schaltgeschwindigkeit erreicht werden und die spektrale Reinheit des synthetisierten Signals ist exzellent besonders in der Nähe des Trägersignals. Die direkte analoge Synthese ist relativ unhandlich, da die Möglichkeiten zur Integration sehr gering sind. Sie erfordert einen hohen Hardwareaufwand und ist sehr kostenintensiv. Die Anwendung von analogen und digitalen Modulationsverfahren ist kompliziert.

Direkte digitale Frequenzsynthesizer weisen eine beschränkte Frequenzbandbreite auf, die maximale Signalfrequenz liegt zur Zeit bei etwa 1GHz. Die Architektur derartiger Synthesizer ist durch die Verwendung digitaler Verfahren sehr einfach und kompakt. Die erreichbare Frequenzauflösung ist praktisch nicht begrenzt. Die Schaltgeschwindigkeit ist sehr hoch und direkte digitale Frequenzsynthesizer verfügen über ein phasenkontinuierliches Schaltverhalten. DDS-Synthesizer eignen sich hervorragend als digitale Modulatoren. Die spektrale Reinheit ist im Vergleich zu den anderen Synthesetechniken relativ schlecht, da durch systembedingte Quantisierungsfehler und den Einsatz von D/A-Wandlern eine Vielzahl von diskreten Störern unmittelbar in das Signalspektrum eingebracht werden.

Es ist interessant, daß jedes Synthesekonzept spezielle Vorteile aufweist, die in anderen Techniken nicht verfügbar sind. Es liegt deshalb nahe, durch die Kombination verschiedener

Konzepte auch deren Vorteile gemeinsam auszunutzen. Die Kombination der PLL-Synthese mit der DDS führt zum Beispiel zu einer großen Frequenzbandbreite mit einer hohen Frequenzauflösung. Durch die Verschmelzung der direkten analogen mit der direkten digitalen Synthese können digitale Modulationsverfahren im Millimeter- und Mikrowellenbereich realisiert werden [PTS310].

Die PLL- und die direkte analoge Synthese haben einen sehr hohen Entwicklungsstand erreicht, während die DDS ein Konzept darstellt, das sich noch in einer Entwicklungs- und Profilierungsphase befindet. PLL-Synthesizer besitzen nach wie vor die größte industrielle Bedeutung und sind im Bereich der Frequenzsynthese marktbeherrschend. Die direkte analoge Synthesetechnik konnte in den letzten Jahren in dem Maße an Bedeutung gewinnen, wie die Mikrowellentechnik Einzug in Bereiche der Kommunikationstechnik hielt. Dabei wurden die Prinzipien der direkten analogen Synthese jedoch kaum weiterentwickelt.

Die PLL-Technik konnte durch die Einführung des Fractional-N-Verfahrens wesentlich weiterentwickelt werden. Die Fractional-N-Synthese weist große Ähnlichkeiten mit der DDS auf und stellt ein hybrides DDS-PLL-System dar.

Die DDS hat sich in den letzten 10 Jahren von einem neuen, begrenzt einsetzbaren Synthesekonzept zu einer bedeutenden Technologie mit steigender Popularität entwickelt. Insbesondere wurde diese Entwicklung durch die enormen Fortschritte in der Halbleitertechnologie, der Einführung von kostengünstigen applikationsspezifischen Schaltkreisen (ASIC's) und der Entwicklung hochwertiger Digital-Analog-Wandler ausgelöst. Weiterhin haben folgende Punkte wesentlich zur Weiterentwicklung der DDS-Technologie beigetragen:

- Entwicklung von Rechnerarchitekturen mit dezimaler Arithmetik
- Entwicklung effektiver Kompressionsmethoden zur Minimierung der notwendigen Sinus-ROM-Tabelle (Einsparung von Chipfläche)
- Schaffung eines hohen Integrationsniveaus bei der Herstellung kompletter DDS-Synthesizer auf einem Chip, wobei verschiedene Modulationsarten und andere digitale Funktionen eingeschlossen sind
- Fortschritte im theoretischen Verständnis der Funktionsweise einer DDS

Die direkte digitale Frequenzsynthese hat jedoch bis heute noch keine vollkommene technologische Reife erzielt, der Erfolg für die Zukunft ist aber vielversprechend.

Eine Zusammenfassung der wesentlichen Vor- und Nachteile der analogen und digitalen Frequenzsynthese gibt die folgende Übersicht.

Darstellung der Vorteile:

analoge Synthese (DA/PLL)			DDS
•	Synthese von hohen bis sehr hohen Frequenzen	•	sehr feine Frequenzauflösung
•	geringes Phasenrauschen über den gesamten Frequenzbereich	•	einfache Realisierung einer breitbandigen digitalen Phasen- und Frequenzmodulation
•	ermöglicht Synthese über einen große Frequenzbereich	•	sehr kurze Einschwingzeit bei sprunghaften Frequenzänderungen
•	geringe Pegel der diskreten Störfrequenzen	•	sehr hohe Langzeitkonstanz durch minimale Drifterscheinungen
•	billiger für einfache Applikationen	•	exakte digitale Frequenzeinstellung

Darstellung der Nachteile:

	analoge Synthese (DA/PLL)		DDS
•	lange Einschwingzeiten	•	relativ niedrige maximale Ausgangsfrequen- zen und begrenzte Synthesebandbreite
•	hohe Komplexität der Schaltungsstrukturen für die Realisierung hoher Schaltge- schwindigkeiten, geringen Rauschens und großer Schleifenbandbreiten	•	hohe Verlustleistung bei hohen Synthese- frequenzen
•	unzureichende Frequenzauflösung bei gleichzeitigem großem Ausgangsfrequenz- bereich	•	Probleme bei der Dämpfung von diskreten Störfrequenzlinien

3.2 DDS-Prinzip und Standard-DDS-Synthesizer

Die Theorie der direkten digitalen Frequenzsynthese ist wie die meisten Methoden der digitalen Signalverarbeitung eng mit dem Abtasttheorem nach Shannon verbunden. Danach kann ein analoges Signal $s_a(t)$ mit einem bandbegrenzten Signalspektrum $X_{a0}(\omega)$ der Breite $B = [-\omega_g, \omega_g]$ durch zeitdiskrete Signalwerte $s_a(k)$ vollständig beschrieben werden, wenn die Zeit T_0 zwischen zwei Abtastwerten, die auch als Abtastrate bezeichnet wird, folgender Bedingung genügt:

$$\frac{2\pi}{T_0} = \omega_0 \ge 2 \cdot \omega_g \tag{3.1}$$

Außerdem gilt, daß das Frequenzspektrum $\underline{X}_{a}(\omega)$ des zeitdiskreten Signals $s_{a}(k)$ nicht mehr bandbegrenzt ist, d.h., durch den Abtastprozeß wird eine Vielzahl neuer Frequenzen generiert. Die Wandlung des analogen in ein zeitdiskretes Signal führt zu einer periodischen Wiederholung des Frequenzspektrums $\underline{X}_{a0}(\omega)$ des analogen Signals $s_a(t)$ mit einer Wiederholperiode im Frequenzbereich von $2 \cdot \omega_0$. Dieser Effekt ist unter dem Begriff *Aliasing* in der digitalen Signalverarbeitung bekannt. Weiterhin gilt, daß ein zeitdiskretes Signal ohne einen Informationsverlust wieder in ein analoges Signal überführt werden kann, wenn es im Spektrum $\underline{X}_a(\omega)$ des zeitdiskreten Signals zu keinen Überschneidungen der sich wiederholenden Teilspektren $\underline{X}_{a0}(\omega)$ kommt. Es ist offensichtlich, daß dies genau dann der Fall ist, wenn Gl. (3.1) gültig ist.

Bei der direkten digitalen Frequenzsynthese wird das Prinzip der Signalabtastung invertiert, d.h., die Signalwerte werden zu diskreten Zeitpunkten erzeugt. Das zeitdiskrete Signal kann dann unter Beachtung des Abtasttheorems nach Gl. (3.1) in ein analoges Signal umgesetzt werden. Dies entspricht der Grundfunktion der DDS. Alle Varianten und Erweiterungen der Standard-DDS dienen im Grunde nur der Steigerung der Effizienz, der Güte und der allgemeinen Leistungsfähigkeit des Synthesizers.

Ausgehend von diesem Wirkprinzip ergibt sich der grundlegende Aufbau eines Standard-DDS-Synthesizers zur Erzeugung eines sinusförmigen Signals, der in Abb. 3.2 dargestellt ist. Die wichtigsten Elemente der Anordnung sind ein Akkumulator (1), eine Sinus-ROM-Tabelle (2), ein D/A-Wandler (3) und ein Tiefpaßfilter (4).



Abb. 3.2 : Prinzipschaltbild einer Standard-DDS

Das Ausgangssignal s_{DDS} des Standard-DDS-Synthesizers ist ein Sinussignal mit konstanter Amplitude und fester Phasenlage.

$$s_{DDS}(t) = A \cdot \sin(\omega_{DDS}t + \varphi_{DDS})$$
(3.2)

Das im Akkumulator (1) gebildete Phasensignal $\varphi(k)$ ist eine lineare Funktion in Abhängigkeit von der Zeit *t* (siehe Abb. 3.2) und der Differenzenquotient $\Delta \varphi / \Delta t$ bestimmt die Ausgangsfrequenz ω_{DDS} des Frequenzsynthesizers. Um die Amplitudenwerte des zeitdiskreten Sinussignals erzeugen zu können, erfolgt die Abbildung der Phasenwerte $\varphi(k)$ auf die Werte der Funktion $y = \sin(\varphi(k))$. Dies geschieht mit Hilfe der Sinus-ROM-Tabelle (2). Zur Generierung des analogen Ausgangssignals wird der D/A-Wandler (3) und das Tiefpaßfilter (4) verwendet.

Die Funktion des DDS-Akkumulators kann wie folgt beschrieben werden:

$$A(k) = A(k-1) + N \quad \text{mit} \quad k, A, N \in \mathbb{N}$$
(3.3)

Der Wert von A(k) entspricht dem aktuellen Akkumulatorinhalt zum Zeitpunkt k und N ist das Steuerwort, welches zu jedem Taktzeitpunkt k addiert wird. Der Akkumulator arbeitet demzufolge als digitaler Integrator und liefert eine lineare Rampenfunktion am Ausgang (siehe Abb. 3.2).

Ein Akkumulator, in dem alle Werte im binären Zahlenformat dargestellt und verarbeitet werden, kann bei einer Bitbreite von *m*-Bit genau $M = 2^m$ verschiedene Zustände annehmen. Der Wertebereich von A(k) ist dann gleich dem Intervall [0, M-1] mit $A(k) \in \mathbb{N}$. Die Verwendung der binären Zahlendarstellung ist für die eigentliche Funktionsweise der DDS nicht zwingend vorgegeben, aus rechentechnischer Sicht jedoch am effektivsten. Wenn der akkumulierte Wert A(k) größer als M-1 wird, kommt es zu einem Überlauf des Akkumulators und A(k) wird um den Wert M vermindert. Dieser Sachverhalt kann mit Hilfe des Modulo-Operators ausgedrückt werden, der wie folgt definiert ist:

$$c = a \pmod{b} \implies b \cdot d + c = a \quad a, b, c, d \in \mathbb{N}$$
(3.4)

Die Funktion eines Akkumulators lautet demzufolge:

$$A(k) = k \cdot N \pmod{M} \tag{3.5}$$

Die Werte A(k) bilden das Ausgangssignal des digitalen Integrators und werden gemäß Abb. 3.2 zur Darstellung der zeitdiskreten Phaseninformation $\varphi(k)$ genutzt. Gleichzeitig dient dieses Signal direkt als Adressindex für die Sinus-ROM-Tabelle. Um den Bezug zur Phaseninformation herzustellen, wird folgende Beziehung zwischen A(k) und $\varphi(k)$ eingeführt:

$$\varphi(k) = A(k) \cdot \frac{2\pi}{M} \tag{3.6}$$

Durch die Modulo-Operation nach GI. (3.6) erfolgt die Generierung eines periodischen Phasensignals in den Grenzen von null und 2π .

Die Akkumulationsgeschwindigkeit und damit die Frequenz des synthetisierten Signals hängt nur von der Systemtaktfrequenz $f_{\rm C} = 1/T_{\rm C}$ und dem Wert des Steuerwortes *N* ab. Es gilt folgender allgemeiner Zusammenhang:

3 Direkte digitale Synthese

$$f_{DDS} = \frac{1}{2\pi} \cdot \frac{\Delta \varphi}{\Delta t} = \frac{N}{M} f_C$$
(3.7)

GI. (3.7) wird als Grundgleichung der direkten digitalen Frequenzsynthese bezeichnet. Ist der Wert von *N* gleich null, erfolgt keine Änderung des Akkumulatorinhalts. Dies entspricht der Generierung eines Signals mit der Frequenz null.

Es ist bemerkenswert, daß die eigentliche Signalsynthese durch eine digitale Zustandsmaschine erfolgt, deren einzelne Zustände zu jedem Zeitpunkt bekannt sind. Dadurch ist es relativ einfach, eine definierte Änderung der Phase, eine Frequenzänderung oder auch eine Amplitudenmodulation auf digitalem Wege einzuführen. Die Genauigkeit dieser Operationen wird nur durch das Auflösungsvermögen der Zustandsmaschine bestimmt.

An dieser Stelle soll auf einen besonderen Effekt bei der digitalen Synthese von sinusförmigen Signalen aufmerksam gemacht werden. Das Steuerwort *N* kann den Wert jeder beliebigen natürlichen Zahl annehmen, die kleiner als *M* ist. Abb. 3.3 zeigt die Phasenwerte $\varphi(k)$ mit den dazugehörigen Amplitudenwerten eines Sinussignals in einem 3-Bit breiten DDS-Akkumulator, wenn das Steuerwort die Werte $N_1 = 1$ und $N_2 = M-N_1 = 7$ annimmt.



Abb. 3.3: Entstehung des Aliasing-Signals in der DDS

Es ist offensichtlich, daß die Frequenz des synthetisierten Signals in beiden Fällen identisch ist. Beide Ausgangssignale sind jedoch zueinander um 180° phasenverschoben, d.h., das Sinussignal wurde invertiert. Abb. 3.4 veranschaulicht diesen Effekt mit Hilfe rotierender Zeiger, die das Original- bzw. das Aliasing-Signal repräsentieren.



Abb. 3.4 : Darstellung des Aliasing-Effektes durch rotierende Zeiger

Verallgemeinert gilt, daß für alle Steuerworte N < M/2, der Zeiger entgegen dem Uhrzeigersinn rotiert. Für alle Steuerworte N > M/2 rotiert der Zeiger im Uhrzeigersinn. Im zuletzt genannten Fall wird nicht das sinusförmige Signal mit der Frequenz f_{DDS} selbst, sondern das Aliasing-Signal mit der Frequenz $f_{C}-f_{DDS}$ erzeugt. Diese Frequenz gehört zum eigentlichen Frequenzspektrum des zeitdiskreten Sinussignals mit der Frequenz f_{DDS} und es entsteht nach der Konvertierung in ein analoges Signal in beiden Fällen ein Sinussignal mit der Frequenz f_{DDS} . Eine Unterscheidung der Signale ist nur noch durch die Phasenlage der Signale möglich (siehe auch Abb. 3.3). Ein digitaler Frequenzsynthesizer zur Generierung von Sinussignalen kann demzufolge nur Signale in einem Frequenzbereich von 0 bis $f_C/2$ erzeugen. Die in Gl. (3.7) dargestellte Grundgleichung der digitalen Frequenzsynthese ist deshalb nur dann eindeutig, wenn der Wertebereich für das Steuerwort *N* eingeschränkt wird:

$$0 \le N \le \frac{M}{2} \quad \text{mit} \quad M, N \in \mathbb{N}$$
 (3.8)

Die Einschränkung des Wertebereichs von *N* nach GI. (3.8) gilt zunächst nur für die Standard-DDS-Synthese, deren prinzipielle Funktionsweise in Abb. 3.2 dargestellt ist. Wird die Anordnung der einzelnen Baugruppen innerhalb der DDS verändert, ergeben sich andere Betriebsbedingungen und somit neue Gültigkeitsbereiche für den Wert des Steuerwortes *N*. Bei der Beschreibung der Pulse-Output-DDS im Kap. 4.2.1 wird noch näher auf diesen Effekt eingegangen.

Die im Akkumulator gespeicherte Phaseninformation wird zur Weiterverarbeitung der Sinus-ROM-Tabelle zugeführt. Mit deren Hilfe erfolgt die Konvertierung der Phasenwerte $\varphi(k)$ in Amplitudenwerte einer Sinusschwingung $\sin(\varphi(k))$. In den meisten Fällen ist die Bitbreite *m* des Akkumulators bedeutend größer als die Adresswortbreite *o* des ROM-Speichers. Demzufolge wird nur ein Teil der Akkumulatorbits für die Adressierung verwendet, d.h., die Phaseninformation in den *m-o* niederwertigen Bits wird für Phasen-Amplituden-Konvertierung nicht genutzt. Weiterhin kann die Amplitudeninformation im ROM-Speicher nur mit einer
endlichen Datenwortbreite *p* dargestellt werden. Durch diese Beschränkungen in der Dimension des ROM-Speichers werden sowohl bei der Phasen- als auch bei der Amplitudeninformation des synthetisierten Signals Quantisierungsfehler verursacht. Diese Fehler führen zu unerwünschten Störfrequenzlinien im Spektrum des synthetisierten Signals. Eine genaue Beschreibung der Quantisierungsfehler erfolgt im Kap. 3.4.5.

Den Abschluß der Synthese bildet die Konvertierung des Digitalsignals in ein analoges sinusförmiges Signal. Das Tiefpaßfilter dient zur Unterdrückung der Aliasing-Frequenzen nach der Signalwandlung.

3.3 DDS und Modulation

Die Amplitude und die Phase des generierten Signals sind bei der direkten digitalen Frequenzsynthese zu jedem Zeitpunkt bekannt und können auf einfache Art und Weise beeinflußt werden. Dies bildet die Grundlage für die Einführung einer beliebigen Modulationsart. Der große Vorteil besteht dabei darin, daß jede Modulation mit digitaler Genauigkeit ausgeführt wird. Abb. 3.5 zeigt, wie in einer Standard-DDS eine Frequenz-, Phasen- bzw. Amplitudenmodulation realisiert werden können.





Da die Frequenz bei einem DDS-Synthesizer über das Steuerwort *N* geändert werden kann, erfolgt eine Frequenzmodulation direkt durch die Beeinflussung des Wertes von *N*. Eine wichtige grundlegende Eigenschaft der DDS besteht darin, daß bei einer Änderung des Steuerwortes *N* und damit der Ausgangsfrequenz des Synthesizers prinzipbedingt kein Phasensprung auftreten kann. Dies entspricht einem phasenkontinuierlichen Schaltverhalten.

Die Phasenmodulation kann mit Hilfe eines zusätzlichen Addierers, der zwischen dem Phasenakkumulator und der Sinus-ROM-Tabelle angeordnet ist, realisiert werden. Die Addition

einer beliebigen positiven oder negativen ganzen Zahl, die kleiner als *M* ist, führt zu einer positiven oder negativen Phasenverschiebung $\delta \varphi_{PM}$ im Bereich (-2 π ,2 π). Abb. 3.6 veranschaulicht diesen Vorgang.



Abb. 3.6: Beeinflussung der Phasenlage des synthetisierten Signals

Für eine Amplitudenmodulation wird ein zusätzlicher Multiplizierer benötigt, der sich zwischen der Sinus-ROM-Tabelle und dem D/A-Wandler befindet. Der Aufwand für eine digitale Amplitudenmodulation ist bei der DDS relativ hoch, da ein digitaler Multiplizierer in der Regel ein hohen Hardwareaufwand erfordert.

Das Ausgangssignal des DDS-Synthesizers mit den verschiedenen Modulationsarten nach Abb. 3.5 läßt sich wie folgt beschreiben:

$$s_{DDS}(t) = A(\alpha) \cdot \sin(\omega(N) \cdot t + \varphi(\beta))$$
(3.9)

Dabei beschreibt die Funktion $A(\alpha)$ die mögliche Amplitudenmodulation, $\varphi(\beta)$ die Phasenmodulation und $\omega(N)$ die Frequenzmodulation.

Mit Hilfe der Funktion $\omega(N)$ können neben einer Frequenzmodulation aber auch die lineare Änderung der Ausgangsfrequenz (Chirp-Funktion) bzw. andere Standardfunktionen, wie die Frequenzänderung nach einer Rampenfunktion oder der si-Funktion, realisiert werden. Außerdem ist festzustellen, daß die DDS beste Voraussetzungen zur Realisierung aller digitalen Modulationsarten bietet, da jede Änderung der Frequenz stets phasenkontinuierlich erfolgt.

3.4 Allgemeine DDS-Parameter

Die folgenden Parameter beschreiben das allgemeine Leistungsvermögen eines Standard-DDS-Synthesizers.

3.4.1 Ausgangsfrequenz

Wie schon im Kap. 3.2 gezeigt wurde, ist die maximale Ausgangsfrequenz f_1 eines Standard-DDS-Synthesizers gleich der halben Systemtaktfrequenz f_C . Aus Sicht der digitalen

Signalverarbeitung entspricht dies der Nyquist-Frequenz und bedeutet, daß mindestens zwei Abtastwerte einer Sinusschwingung innerhalb einer Signalperiode verfügbar sein müssen. In einem Standard-DDS-Synthesizer kann diese theoretische Grenze in der Regel nicht erreicht werden. Um in der Nähe der Nyquist-Frequenz eine ausreichende Dämpfung der Aliasing-Signale gewährleisten zu können, muß die maximale DDS-Ausgangsfrequenz auf einen Wert kleiner als die halbe Systemtaktfrequenz f_C beschränkt werden, da das dem D/A-Wandler nachgeschaltene Tiefpaßfilter zur Unterdrückung der Aliasing-Frequenzen eine endliche Steilheit der Filterkurve aufweist. Es ist jedoch bemerkenswert, daß die DDS eine Steuerung durch Aliasing-Frequenzsteuerworte (Steuerwortbereich: $N/2 < M \le N$) zuläßt (siehe Abb. 3.3). In einigen wenigen Anwendungen wird dieser Effekt auch ausgenutzt.

3.4.2 Frequenzauflösungsvermögen

Die Frequenzauflösung oder der kleinste Frequenzschritt, den die DDS erlaubt, wird ausschließlich durch die Bitbreite *m* des Akkumulators bestimmt. Unter der Annahme einer binären Zahlendarstellung im Akkumulator berechnet sich die Frequenzauflösung einer DDS wie folgt:

$$\Delta f_{\min} = \frac{f_C}{2^m} \tag{3.10}$$

Bei einer Systemtaktfrequenz von 100MHz und einer Wortbreite von 32-Bit ergibt sich beispielsweise eine Schrittweite von ca. 0,025Hz. Eine Erhöhung der Bitbreite des Akkumulators ist gerade bei Verwendung der binären Zahlendarstellung im Akkumulator unkompliziert und erhöht die Kosten und die Komplexität des Synthesizers nur unwesentlich. Um mit herkömmlichen Synthesetechniken, wie der PLL oder der direkten analogen Synthese, eine ähnlich gute Frequenzauflösung zu erreichen, ist ein wesentlich höherer Mehraufwand zu betreiben. Verglichen mit der notwendigen Systemkomplexität und den damit verbundenen Herstellungskosten bei diesen Synthesetechniken besitzt die DDS hier zweifelsfrei entscheidende Vorteile.

3.4.3 Schaltgeschwindigkeit

Wie im Kap. 2.2.2 dargestellt wurde, berechnet sich der Parameter Schaltgeschwindigkeit aus dem Quotient der Frequenzänderung Δf und der dafür benötigten Zeit Δt . Bei der Standard-DDS setzt sich die für die Änderung benötigte Zeit aus zwei Komponenten zusammen:

$$\Delta t = T_{TP} + T_{dig} \tag{3.11}$$

3 Direkte digitale Synthese

Der Wert T_{TP} kennzeichnet die notwendige Zeit, um die durch den Schaltvorgang verursachten Einschwingvorgänge im Tiefpaßfilter abklingen zu lassen. Weiterhin wird die Zeit T_{dig} benötigt, um ein geändertes Steuerwort *N* im Digitalteil des Synthesizers zu verarbeiten. In den Wert von T_{dig} geht vor allem die Verarbeitungszeit des Akkumulators ein. Die Schaltzeit der Sinus-ROM-Tabelle und die Verarbeitungsgeschwindigkeit des D/A-Wandlers spielen hingegen keine Rolle, da diese nur den Restriktionen genügen müssen, die durch die Systemtaktperiode T_{C} gegeben sind. Besonders in DDS-Synthesizern mit hohen Taktfrequenzen (f_{C} >100MHz) werden bevorzugt Pipeline-Techniken im Digitalteil des Synthesizers verwendet, die eine zusätzliche Verzögerung verursachen. Bei einer angenommenen Taktfrequenz f_{C} von 100MHz und einer Pipeline mit 10 Teilabschnitten beträgt die Verarbeitungszeit demzufolge 100ns. Rechnet man für die Einschwingzeit des Tiefpaßfilters noch eine Zeit von ca. 100ns dazu, ergibt sich eine Schaltzeit von etwa 200ns. Im Vergleich zu anderen Synthesetechniken ist dieser Wert immer noch exzellent und bringt gleichzeitig den Vorteil mit sich, daß er unabhängig von der Größe des Frequenzsprungs ist.

Ein weiteres Problem entsteht durch eine von der Akkumulation selbst bedingten Verzögerungszeit. Zur Erörterung soll angenommen werden, daß von einem m-Bit breiten Akkumulator die höchstwertigen o Bits für die Adressierung der Sinus-ROM-Tabelle genutzt werden. Wenn sich jetzt das niederwertigste Bit (LSB) des Steuerwortes ändert, sind 2^{m-o} Systemtaktperioden notwendig, bis diese Änderung in den höchstwertigen o Bits des Akkumulators und damit am Ausgang wirksam wird.



Abb. 3.7: Quantisierung der Phaseninformation nach der Akkumulation

Diese Eigenheit der DDS führt leicht zu Mißverständnissen. Bei einer Taktfrequenz von 100MHz und mit angenommen Bitbreiten von m = 32 und o = 12 kann eine Änderung des LSB's im Steuerwort erst nach 2^{20} Systemtaktperioden am Ausgang eine Änderung hervorrufen. Dies entspricht einer Zeit von rund 10ms und die Ausgangsfrequenz ändert sich

dabei um 0,025Hz. Die Verzögerungszeit von 10ms ist sehr gering gegenüber der Periodendauer eines Signals mit 0,025Hz. Es ist offensichtlich, daß diese durch den Akkumulator bedingte Verzögerung bei einer Änderung der DDS-Ausgangsfrequenz kein praktisches Problem darstellt.

3.4.4 Phasenverhalten bei Frequenzänderung

Die Grundstruktur des Standard-DDS-Synthesizers gewährleistet, daß eine Änderung der Ausgangsfrequenz niemals mit einem Phasensprung verbunden ist. Das phasenkontinuierliche Schaltverhalten ist erforderlich, wenn ein kontinuierlicher Frequenzdurchlauf oder spezielle Modulationsarten, wie FSK, MSK, GMSK u.ä. realisiert werden sollen. Die DDS erlaubt als einzige Synthesetechnik die fehlerfreie Umsetzung von Modulationsarten, die ein phasenkontinuierliches Schaltverhalten voraussetzen. Bei der PLL- oder der direkten analogen Synthese ist ein derartiges Verhalten nur näherungsweise erreichbar.

3.4.5 Diskrete Störer

Die nicht zu vermeidende Quantisierung der Amplituden- und Phaseninformation bei der DDS-Synthese bildet eine wesentliche Fehlersignalquelle für die Generierung von periodischen Störsignalen in der DDS. Wesentliche Beiträge zum theoretischen Verständnis der in der DDS auftretenden Fehlersignale wurden durch die Arbeiten von Nicholas und Samueli [Nich87], [Nich88] sowie von Cercas [Cer88] geleistet. Die darin entwickelten mathematischen Modelle für einen Standard-DDS-Synthesizer ermöglichen die exakte Bewertung der durch Quantisierungseffekte hervorgerufenen Störsignale. Die Modelle basieren auf einem speziellen Fehlermodell, das in Abb. 3.8 dargestellt ist.



Abb. 3.8: Spezielles Fehlermodell eines Standard-DDS-Synthesizers

Das Fehlermodell enthält drei Störsignalquellen, wobei das Signal $\varepsilon_{P}(k)$ den Quantisierungsfehler beschreibt, der bei der Adressierung der Sinus-ROM-Tabelle auftritt. Der Fehler entsteht durch die Verringerung der effektiven Wortbreite zur Darstellung der

Phaseninformation $\varphi_{\text{ROM}}(k)$, da zur Adressierung des ROM's nur die *o* höchstwertigen Bits des Phasensignals verwendet werden (siehe Abb. 3.7). Die Phaseninformation $\varphi(k)$ wird am Ausgang des Akkumulators durch den Wert A(k) repräsentiert. Aufgrund der binären Zahlendarstellung und der verwendeten Festkommaarithmetik bilden bei einem *m*-Bit breiten Akkumulator die *o* höchstwertigen Bits den ganzzahligen Anteil $A_{\text{ROM}}(k)$ von A(k). Die restlichen u = m-o niederwertigen Bits werden als gebrochener Anteil von A(k) interpretiert und bilden gleichzeitig das negierte Fehlersignal $\varepsilon_{\text{P}}(k)$.

$$A_{ROM}(k) = \text{floor}\left(\frac{A(k)}{2^{\circ}}\right) \cdot 2^{\circ}$$

$$\varepsilon_{P}(k) = A(k) - A_{ROM}(k)$$
(3.12)

Mit GI. (3.6) ergibt sich für den Phasenwert $\varphi_{ROM}(k)$, der für die Konvertierung in der Sinus-ROM-Tabelle genutzt wird, folgender Ausdruck:

$$\varphi_{ROM} = A_{ROM}\left(k\right) \cdot \frac{2\pi}{M} \tag{3.13}$$

Aus GI. (3.6) und GI. (3.13) folgt unmittelbar, daß $\varphi_{ROM}(k) \neq \varphi(k)$, wenn $\varepsilon_P(k) \neq 0$. Der Wert $\varepsilon_P(k)$ repräsentiert demzufolge den Phasenfehler, der durch Verringerung der effektiven Wortbreite zur Darstellung der Phaseninformation $\varphi(k)$ entsteht.

Der Anteil des Phasensignals, der in den *u* niederwertigsten Bits des Akkumulators enthalten ist, hat keinen direkten Einfluß auf das Ausgangssignal des Akkumulators, da es für diese Werte keine korrespondierenden Werte in der Sinus-ROM-Tabelle gibt. Statt dessen wird das Phasensignal $\varphi_{ROM}(k)$ über die innere Verbindung zu den *o* höchstwertigen Bits im Akkumulator beeinflußt. Dies ist eine wesentliche Quelle der Fehlerentstehung innerhalb der DDS. Insbesondere werden durch die *u* niederwertigsten Bits periodische Signalfolgen erzeugt, die im eigentlichen Phasensignal zu periodischen Fehlersignalen führen und als Quantisierungsfehler interpretiert werden können. Die Periodizität dieser Fehler bestimmt die Lage der diskreten Störfrequenzen im Spektrum des DDS-Ausgangssignals. Durch die Wirkungsweise des Akkumulators ist jede diskrete Störfrequenz immer gleich einem ganzzahligen Vielfachen der kleinsten möglichen Synthesefrequenz $f_{min} = f_C/M = f_C/2^m$.

Das Ausgangssignal eines Standard-DDS-Synthesizers läßt sich unter Berücksichtigung der Phasenquantisierung wie folgt beschreiben:

$$s_{DDS}(k) = \sin\left(\frac{2\pi}{M}(N \cdot k - \varepsilon_{P}(k))\right)$$
(3.14)

Das Signal $\varepsilon_{\rm P}(k)$ repräsentiert den Phasenfehler, der infolge des Quantisierungseffektes auftritt. Dieses Signal läßt sich durch eine mit der Systemtaktfrequenz $f_{\rm C}$ abgetastete Sägezahnfunktion vollständig beschreiben. Das Phasenfehlersignal ist dabei identisch zu einem DDS-Phasensignal, das in einem u-Bit breiten Phasenakkumulator mit dem Steuerwort $N_1 = N \pmod{2^u}$ erzeugt wird. Die Amplitude des Sägezahns beträgt 2^u und die Frequenz ist gleich $N_1/2^u \cdot f_{\rm C}$ (Abb. 3.9).



Abb. 3.9: Fehlersignalfolge infolge der Quantisierung der DDS-Phaseninformation

Mit Hilfe dieser Überlegungen lassen sich die Auswirkungen der Phasenquantisierung auf das Spektrum des Ausgangssignals eines Standard-DDS-Synthesizers berechnen. Dabei ist zu beachten, daß der Wert des Quantisierungsfehlers an den Unstetigkeitsstellen der Sägezahnfunktion gleich null ist. Um das Quantisierungsfehlersignal in eine Fourierreihe entwickeln zu können, müssen deshalb die Signalwerte an diesen Stellen dahingehend korrigiert werden, daß die Abtastwerte gleich dem Mittelwert des Fehlersignals sind (siehe Abb. 3.9). Die Grundlage für die Berechnung bildet das in Abb. 3.10 gezeigte Fehlermodell.



Abb. 3.10: DDS-Fehlermodell für die Berechnung der diskreten Störer

In der Arbeit von Nicholas und Samueli [Nich88] wird gezeigt, wie dieser Ansatz zu einer Lösungsvorschrift für die Berechnung von Frequenz und Amplitude eines beliebigen diskreten

Störers führt, der durch einen Quantisierungseffekt im ROM hervorgerufen wird. Ähnliche Ergebnisse sind auch in [Cer88] zu finden.

Die Frequenzlage der diskreten Störer läßt sich mit Hilfe folgender Beziehung bestimmen:

$$f_{sp,k} = k \cdot \frac{\gcd(N,M)}{M} \cdot f_C$$
, $k = 0,1,2,\cdots,\frac{2^{m-1}}{\gcd(N,M)}$ (3.15)

GI. (3.15) berücksichtigt alle diskreten Störfrequenzen in einem Frequenzband von null bis zur Frequenz $f_{\rm C}/2$. Es ist außerdem zu beachten, daß für k = N/gcd(N,M) die Nutzsignalfrequenz $f_{\rm DDS}$ indiziert wird. Die Berechnung der Amplitude $A_{\rm sp,k}$ der einzelnen Störer erweist sich als wesentlich komplizierter. GI. (3.16) zeigt die Berechnungsvorschrift für die Bestimmung der Amplitude der einzelnen Störer. Eine umfassende Darstellung der mathematischen Herleitung ist in [Nich88] enthalten.

$$A_{sp,k} = \frac{\pi \cdot 2^{-o}}{2 \cdot C_2} \operatorname{cosec} \frac{K\pi}{2C_2} \quad \text{mit} \quad K = \frac{(k - C_1)C_1^{C_2 - 1}}{M} (\operatorname{mod} 2C_2)$$

$$C_1 = \frac{N}{\operatorname{gcd}(N, 2^{m-o})} \quad , \quad C_2 = \frac{2^{m-o-1}}{\operatorname{gcd}(N, 2^{m-o})}$$
(3.16)

Die GI. (3.15) und GI. (3.16) zeigen, wie ein diskretes Störsignal, das durch die Quantisierung der Phaseninformation $\varphi(k)$ entstanden ist, bei Kenntnis der Parameter *N*, *M*, *o* und *f*_C bewertet werden kann. Die hier gezeigte Berechnungsvorschrift ist jedoch einer wesentlichen Einschränkung unterlegen. Die gezeigten Gleichungen gelten nur dann, wenn die Adresswortbreite der Sinus-ROM-Tabelle mindestens gleich zwei ist, d.h., für den Parameter *o* muß $o \ge 2$ gelten. Auf den ersten Blick erscheint diese Forderung als wenig bedeutend, da eine Adressbreite von einem Bit für die Sinus-ROM-Tabelle zu keiner sinnvollen Funktion führt. Eine direkte digitale Frequenzsynthese ist aber auch dann möglich, wenn nur das MSB bzw. das Überlaufbit des Phasenakkumulators für die Generierung des DDS-Ausgangssignals verwendet wird (siehe Kap. 4.2) und dieser Fall entspricht einer Adressbreite von nur einem Bit. In [Nich88] wird die Einschränkung des Gültigkeitsbereichs von GI. (3.15) und GI. (3.16) damit begründet, daß für o = 1 auftretende Aliasing-Effekte eine direkte Berechnung der Lage und der Amplitude einer beliebigen diskreten Störfrequenz verhindern.

Wenn von einem m-Bit breiten Akkumulator nur o Bits für die Adressierung der Sinus-ROM-Tabelle verwendet werden, kann die Quantisierung der Phaseninformation nur dann vermieden werden, wenn sich der Wert des Phasensignals $\varphi(k)$ exakt durch eine o-Bit breite Binärzahl darstellen läßt. Es gilt dann:

$$\varepsilon_{P}(k) = 0, \quad \varphi_{ROM}(k) = \varphi(k) \quad \forall k$$
(3.17)

Die Anzahl der Steuerworte *N*, bei denen kein Fehlersignal $\varepsilon_{P}(k)$ generiert wird, ist sehr gering im Vergleich zur Anzahl aller möglichen Werte von *N*. Bei Verwendung der binären Zahlendarstellung ist nach GI. (3.8) bei einem m-Bit breiten Phasenakkumulator die Anzahl aller möglichen Steuerworte *N* gleich 2^{m-1}. Damit lassen sich Frequenzwerte von null bis zur halben Systemtaktfrequenz f_{C} (Nyquist-Frequenz) erzeugen. Die Anzahl der Frequenzwerte, bei denen eine Phasenquantisierung vermieden wird, beträgt aber nur 2^{o-1}. Für den Fall m = 32und o = 14 ist die Anzahl aller möglichen Steuerworte *N* gerade gleich 2³¹ oder ca. 10⁹. Die Anzahl der Frequenzwerte ohne Phasenquantisierungsfehler beträgt aber nur 2¹³ oder ca. $8\cdot10^{3}$.

Eine weitere Quelle für diskrete Störer bildet die tatsächliche Periodendauer $T\phi$ des synthetisierten digitalen Phasensignals $\phi(k)$. Wenn die Periodendauer $T\phi$ von $\phi(k)$ ungleich der Periodendauer T_{DDS} des zu erzeugenden Signals mit der Frequenz f_{DDS} ist, treten zwangsläufig diskrete Störer im Spektrum des Ausgangssignals auf. Bei Verwendung der binären Zahlendarstellung gilt für einen m-Bit breiten Phasenakkumulator:

$$T_{\varphi} = T_{DDS}$$
 , wenn $\frac{M}{N} = a$, $a \in \mathbb{N}$ (3.18)

Gemäß GI. (3.18) können diskrete Störer im Spektrum des Ausgangssignals nur dann vermieden werden, wenn das Steuerwort *N* ganzzahliger Teiler von $M = 2^m$ ist, d.h., der Synthesizer arbeitet als idealer Frequenzteiler. Bei einem m-Bit breiten Akkumulator existieren nur m-1 Fälle, für die GI. (3.18) gültig ist. Es ist zu beachten, daß die durch diesen Effekt generierten diskreten Störfrequenzen nicht durch das Fehlersignal $\varepsilon_P(k)$ verursacht werden und nicht mit diesem Signal in Verbindung gebracht werden dürfen. Vielmehr ist diese Generierung von diskreten Störern dem eigentlichen Prinzip der Signalerzeugung geschuldet. Zum besseren Verständnis soll dies an einem Beispiel erläutert werden. Die Bitbreite des Akkumulators soll m = 4 betragen und alle Werte werden im binär Zahlenformat dargestellt. Demzufolge ergibt sich für den Parameter M ein Wert von 16. Wenn der Wert des Steuerwortes N gleich 2 ist, erreicht der Akkumulator nach acht Systemtaktperioden exakt den Phasenwert von 2π . Die Ausgangsfrequenz ist demzufolge gleich $f_c/8$ und der Akkumulator nimmt folgende Zustände ein:

 $A(k) = \{0, 2, 4, 6, 8, 10, 12, 14, 0, \dots\}$

Wenn jedoch das Steuerwort einen Wert N = 6 aufweist, gilt für die Akkumulatorzustände A(k):

$$A(k) = \{0, 6, 12, 2, 8, 14, 4, 10, 0, \dots \}$$

Im letzten Fall werden drei Perioden des DDS-Ausgangssignals bei einer DDS-Frequenz $f_{\text{DDS}} = {}^{6}\!/_{16} \cdot f_{\text{C}}$ benötigt, um zum Ausgangspunkt der Akkumulation A(k)=0 zurückzukehren. Die diskreten Störfrequenzen werden deshalb bei $f_{\text{sp}} = {}^{1}\!/_{3} \cdot f_{\text{DDS}}$ und deren Oberwellen zu finden sein. Prinzipiell ist dieses Verhalten durch die Funktionsweise des Phasenakkumulators bestimmt. Dieser fungiert als digitaler Integrator gefolgt von einer Modulo-*M*-Operation. Diese Funktionen gewährleisten, daß am Ausgang die gewünschte Signalfrequenz $f_{\text{DDS}} = {}^{N}_{M} \cdot f_{C}$ generiert wird. Es entstehen jedoch weitere unerwünschte periodische Signale mit folgender Basisfrequenz $f_{\text{sp,base}}$:

$$f_{sp,base} = \frac{\gcd(N,M)}{M} \cdot f_C$$
, $f_{sp} = k \cdot f_{sp,base}$, $k = 1,2,3,...$ (3.19)

Mit Hilfe der Funktion gcd(a,b) wird der größte gemeinsame Divisor von a und b bestimmt. Ein Vergleich von GI. (3.19) mit GI. (3.7) zeigt, daß nur für Steuerworte $N = 2^a$ mit a < m, $a \in \mathbb{N}$ die gewünschte DDS-Ausgangsfrequenz f_1 und die Spuriousfrequenz $f_{sp,base}$ identisch sind und damit keine diskreten Störer entstehen. Für den Fall N = 6 und M = 16 nimmt die Basisfrequenz des Fehlersignals einen Wert von $f_{sp,base} = \frac{2}{16} \cdot f_C = \frac{1}{3} \cdot f_{DDS}$ an.

Als Schlußfolgerung aus den eben gemachten Betrachtungen gilt, daß die Ursache für die Entstehung von diskreten Störsignalen bei der Generierung des Phasensignals die zeitdiskrete Darstellung der Signale mit endlicher Genauigkeit ist.

Die in Abb. 3.8 eingeführte Rauschquelle $\varepsilon_{T}(k)$ charakterisiert den Fehler, der durch die Quantisierung der Amplitudeninformation des Sinussignals entsteht. Ursache dafür sind die mit endlicher Genauigkeit abgelegten Sinusamplitudenwerte in der Sinus-ROM-Tabelle. Die maximal mögliche Wortbreite zur Darstellung der Amplitudenwerte wird zum einen durch die Dimension des ROM-Speichers selbst aber auch durch die Wortbreite des D/A-Wandlers bestimmt. Aus Sicht einer praktischen Realisierung ist eine D/A-Wandlerwortbreite von mehr als 12-Bit wenig sinnvoll, da mit Anwachsen der Wortbreite vorhandene Nichtlinearitäten bei der Digital-Analog-Wandlung zunehmend an Bedeutung bei der Fehlersignalgenerierung gewinnen. Diese Fehlerquellen werden im DDS-Quantisierungsmodell nach Abb. 3.8 durch die Rauschquelle $\varepsilon_{DA}(k)$ berücksichtigt. Eine Möglichkeit zur Verringerung der Datenwortlänge der Sinus-ROM-Tabelle ist die Verwendung geeigneter Kompressionsmethoden (siehe auch Kap. 1.1). Dadurch kann die Generierung von diskreten Störsignalen jedoch nicht beseitigt, sondern nur deren Amplitude minimiert werden.

Zusammengefaßt gilt, daß die Entstehung von periodischen Störsignalen durch die Funktion des Phasenakkumulators selbst und durch die Wortlängenverkürzung der generierten Phaseninformation bei der Adressierung des ROM's hervorgerufen wird. Diese Effekte bestimmen auch die Lage der Störer im DDS-Spektrum. Die Amplitude der Störsignale wird zusätzlich durch Quantisierungseffekte der Sinusamplitudenwerte und durch Linearitätsfehler bei der Digital-Analog-Wandlung beeinflußt.

Der relative Pegelabstand des diskreten Störsignals mit maximaler Amplitude zum Pegel des DDS-Ausgangssignals (SFDR) in Abhängigkeit von der ROM-Adresswortbreite *o* und der ROM-Datenwortbreite *p* (Wortbreite des D/A-Wandlers) ist in Abb. 3.11 dargestellt [Nich88]. Dabei wird davon ausgegangen, daß sich die Fehler, die durch die einzelnen Quantisierungseffekte verursacht werden, additiv überlagern. Weiterhin soll für alle nicht durch Quantisierungseffekte verursachten Störsignale (z.B. durch Nichtlinearitäten der D/A-Wandlerkennlinie) gelten, daß deren Amplitude nie größer als $\pm\frac{1}{2}$ LSB des D/A-Wandlers ist. Die Amplitude des DDS-Ausgangssignals ist gleich der Wertigkeit des MSB der D/A-Wandlerkennlinie. Die Lage des maximalen Störers im DDS-Spektrum kann mit Hilfe der dargestellten Kennlinien nicht bestimmt werden.



Abb. 3.11: SFDR eines Standard-DDS-Synthesizers unter Beachtung aller Quantisierungseffekte infolge endlicher Wortlängen

Im Vergleich zu Abb. 3.11 zeigt die folgende Übersicht die real erreichte Störunterdrückung in Standard-DDS-Synthesizern. Die Werte wurden soweit verfügbar den Datenblättern der Hersteller entnommen. Obwohl die Übersicht nur eine Auswahl der verfügbaren DDS-Systeme enthält, macht sie doch den derzeitigen Entwicklungsstand auf dem Gebiet der direkten digitalen Frequenzsynthese deutlich.

Hersteller/Quelle	Technologie	f _C	m	0	р	SFDR	Bemerkungen
Qualcom [Qua92]	CMOS	50 MHz	32	16	12	-76dBc	Quadratursignal verfügbar
Plessey [Ples92]	bipolar ECL	1,6 GHz	31	8	8	-48dBc	f _{syn,max} = 400 MHz, Quadratursignal verfügbar
Stanford Telecom- munications [Stan94]	GaAs	1 GHz	32	10	8	-55dBc	D/A-Wandler extern
Analog Devices [Ana96], [Ana97]	CMOS	50 MHz	32	12	10	-72dBc	
Qualcom [Qua96]	kA	100 MHz	32	kA	12	-70dBc	D/A-Wandler extern

Tab. 3.1: Unterdrückung diskreter Störer in kommerziellen Standard-DDS-Synthesizern

3.4.6 Phasenrauschen

Für die qualitative Bewertung eines Frequenzsynthesizers sind Angaben über das Phasenrauschen von großer Bedeutung. In Kap. 2.2.5 wurde dieser Parameter für herkömmliche analoge Synthesizersysteme definiert (Gl. (2.8), Gl. (2.9)). Die Berechnung dieses Parameters ist bei der direkten digitalen Frequenzsynthese an einige Annahmen geknüpft. Es wird davon ausgegangen, daß die Quantisierung der Amplitudeninformation des Sinussignals durch die endliche Wortbreite des D/A-Wandlers die einzige Fehlersignalquelle darstellt. Dies bedeutet, daß bei der Generierung des Phasensignals $\varphi(k)$ entweder kein bzw. ein zu vernachlässigender Quantisierungsfehler $\varepsilon_{P}(k)$ auftritt. Diese Annahme ist genau dann zulässig, wenn nach dem Fehlermodell von Abb. 3.8 die Wortbreite o, durch welche die Größe des Amplitudenfehlersignals $\varepsilon_{T}(k)$ bestimmend ist. Weiterhin soll das Fehlersignal $\varepsilon_{DA}(k)$ nur einen zu vernachlässigender D/A-Wandler eine Wortbreite von *p*-Bit. Das Verhältnis von Signalzu integrierter Rauschleistung (*SNR*) läßt sich dann auf folgendem Weg bestimmen:

Das ideale DDS-Ausgangssignal hat einen sinusförmigen Verlauf mit der Signalamplitude 2^{p-1} (*p*... Wortbreite des D/A-Wandlers). Daraus ergibt sich eine Signalleistung von

$$P_{S} = \left(\frac{2^{p-1}}{\sqrt{2}}\right)^{2} = 2^{2p-3} \tag{3.20}$$

Weiterhin gilt, daß der Quantisierungsfehler zufällig und gleichverteilt in dem normierten Amplitudenintervall $[-\frac{1}{2},\frac{1}{2}]$ auftritt. Der quadratische Mittelwert und damit die Leistung des Fehlersignals ist damit gegeben durch

$$P_n = \int_{-0.5}^{0.5} x^2 p(x) dx \,. \tag{3.21}$$

Die Funktion p(x) kennzeichnet die Verteilungsdichtefunktion des Quantisierungsfehlers und ist auf Grund der Amplitudengleichverteilung im Intervall $[-\frac{1}{2},\frac{1}{2}]$ konstant eins. Für die Fehlerleistung P_n ergibt sich mit GI. (3.21) somit der Wert $P_n=\frac{1}{12}$. Mit Hilfe dieser Überlegungen läßt sich der Wert der integrierten Rauschleistung $L_{int,DDS}$ bezogen auf die Leistung des Nutzsignals eines Standard-DDS-Synthesizers angeben zu:

$$\frac{L_{\text{int,DDS}}}{dBc} = 10 \cdot \lg \frac{P_n}{P_s} = 10 \cdot \lg \frac{1}{1,5 \cdot 2^{2p}} = -6p - 1,76$$
(3.22)

Wird der mit GI. (3.22) bestimmte Zahlenwert von $L_{int,DDS}$ negiert, so ergibt sich der Wert für das Signal-Rausch-Verhältnis (SNR) des Standard-DDS-Synthesizers. Es ist bemerkenswert, daß der in GI. (3.22) dargestellte Zusammenhang von der Theorie der digitalen Signalverarbeitung her bekannt ist. Aus Sicht der digitalen Signalverarbeitung entspricht $L_{int,DDS}$ dem Verhältnis aus der Leistung eines Quantisierungsfehlers P_n und der Signalleistung P_S .

Man erkennt aus GI. (3.22), daß der Wert des SNR bei Veränderung der Wortbreite *p* um eins um 6dB zu- bzw. abnimmt. Diese Aussage gilt genau dann, wenn das Fehlersignal, das durch die Amplitudenquantisierung verursacht wird, zufällig und gleichverteilt auftritt. Unter dieser Voraussetzung eines gleichverteilten Zufallsprozesses ergibt sich zwangsläufig, daß das Quantisierungsgeräusch durch einen weißen Rauschprozeß gekennzeichnet ist. Die Rauschleistung ist damit gleichverteilt über die Signalbandbreite des Standard-DDS-Synthesizers. Obwohl das gesamte Signalspektrum durch die Sample-and-Hold-Funktion des D/A-Wandlers mit einer *si*-Funktion spektral geformt wird, kann man in erster Näherung annehmen, daß die Rauschleistung in einem Frequenzband $\Delta B_S = [-½·f_C; ½·f_C]$ ($f_C = DDS$ -Taktfrequenz) konstant ist und demzufolge ein weißer Rauschprozeß vorliegt. Der Wert des Phasenrauschens L_{DDS} läßt sich jetzt näherungsweise bestimmen. Es gilt:

$$L_{DDS}(f_m)/dBc/Hz = -6p - 1.78 - 10 \cdot \lg f_c$$
 (3.23)

Der Wert von L_{DDS} aus GI. (3.23) ist direkt vergleichbar mit dem Wert des Phasenrauschens eines beliebigen analogen Frequenzsynthesizers nach GI. (2.9).

Abb. 3.12 zeigt die theoretisch erreichbaren Phasenrauschwerte für einen Standard-DDS-Synthesizer. In einem realen System muß jedoch das Phasenrauschen der Taktsignalquelle mit eingerechnet werden, so daß die in Abb. 3.12 dargestellten Kurven nur bis ca. -140dBc/Hz Gültigkeit und praktische Relevanz besitzen.



Abb. 3.12: Quantisierungsrauschfuß bezogen auf die Nutzsignalleistung bei einem Standard-DDS-Synthesizer

Der in Gl. (3.23) angegebene geschlossene analytische Ausdruck für das Phasenrauschen einer DDS ist ohne Zweifel eine sehr grobe Näherungslösung. Im Vergleich zu Messergebnissen zeigt sich jedoch, daß diese Approximation bis auf einen Fehler von ±3dB der Realität entspricht [Gold88]. Weiterhin ist zu beachten, daß durch die Veränderung der Systemstruktur des DDS-Synthesizers, z.B. bei der Verwendung von Kompressionsmethoden in der Sinus-ROM-Tabelle, zusätzlich neue Fehlersignalquellen auftreten, die den Wert des Phasenrauschens beeinflussen. In den meisten Fällen ist dann eine geschlossene Beschreibung für die neu generierten Fehlersignale nicht möglich. Die Anwendung der FFT bzw. das direkte Messen an der Hardware stellen dann oft die einzigen Möglichkeiten der Erfassung und Bewertung des Phasenrauschens von direkten digitalen Frequenzsynthesizern dar.

4 Vollständig digitale Realisierung der DDS

Das wachsende Interesse an der direkten digitalen Frequenzsynthese führte in den letzten Jahren dazu, daß verschiedene Entwürfe und Architekturen zur Implementation der DDS vorgestellt wurden. Obwohl sich diese Entwürfe in Aufwand und Leistungsfähigkeit der Synthesizer entsprechend den gewünschten Anforderungen unterscheiden, funktionieren alle heute verfügbaren DDS-Synthesizer nach dem im Kap. 3.2 dargestellten Standard-DDS-Prinzip.

Ohne Zweifel ist die Entwicklung eines vollständig integrierten digitalen Systems von besonderem Interesse, da die Digitaltechnik hinsichtlich Genauigkeit, Reproduzierbarkeit und Herstellungskosten Vorteile gegenüber der Analogtechnik besitzt. Alle Standard-DDS-Synthesizer stellen keine reinen digitalen Systeme dar, da sie in jedem Fall eine analoge Baugruppe, den D/A-Wandler für ihre Funktion benötigen. Der Einsatz dieser Wandler stellt ein begrenzendes Element für die erreichbare Leistungsfähigkeit eines DDS-Synthesizers dar, da das Auflösungsvermögen der D/A-Wandler nicht beliebig verbessert werden kann. Mit der Entwicklung eines vollständig digitalen Systems wird demzufolge die Attraktivität der DDS-Technologie weiter angehoben, da die Leistungsfähigkeit nicht mehr durch eine analoge Baugruppe begrenzt wird. Ein weiterer Vorteil ist das Wegfallen der für analoge Baugruppen typischen Toleranzen. Es sollte weiterhin beachtet werden, daß die enormen Fortschritte in der digitalen Schaltungstechnik und deren Integration die Herstellung von DDS-Synthesizern von sehr hoher Güte erlauben. Fast alle heute verfügbaren DDS-Baugruppen garantieren einen SFDR von mindestens 80dB im digitalen Wertebereich. Eine signifikante Verschlechterung dieses Wertes tritt erst dann ein, wenn das digitale DDS-Signal mit Hilfe des D/A-Wandlers in ein analoges Signal überführt wird.

Es existieren verschiedene Ansätze für die Realisierung einer vollständig digitalen DDS. Zum einen besteht die Möglichkeit, die Bitbreite des D/A-Wandlers auf ein Bit zu begrenzen und damit in eine "digitale" Baugruppe zu überführen. Insbesondere bei Anwendungen im NF- und Audiobereich, wie z.B. dem CD-Player, werden bevorzugt 1-Bit D/A-Wandler eingesetzt. In diesem Zusammenhang wurden spezielle Verfahren der digitalen Signalverarbeitung unter Anwendung der $\sigma\Delta$ -Modulation zur Rauschminderung und -formung entwickelt.

Ein anderer konzeptionell neuartiger Ansatz zur Realisierung einer vollständig digitalen DDS ergibt sich in der Anwendung der Pulse-Output-DDS. Dieses Konzept steht im Mittelpunkt der nachfolgenden Untersuchungen. Bei der Pulse-Output-DDS wird neben dem D/A-Wandler auch die Sinus-ROM-Tabelle aus dem prinzipiellen Aufbau (Abb. 3.2) entfernt. Das Ausgangssignal wird direkt aus dem höchstwertigen Bit des Phasenakkumulators abgeleitet.

Die Vor- und Nachteile dieser zuletzt genannten DDS-Architektur und einem DDS-System mit einem 1-Bit D/A-Wandler werden in den nächsten Abschnitten dargestellt und diskutiert.

4.1 DDS mit 1-Bit D/A-Wandler

Die Grundlage für die direkte digitale Frequenzsynthese mit einem 1-Bit D/A-Wandler bildet die Delta-Modulation. Diese Modulationsart stellt ein Verfahren zur digitalen Übertragung von Signalen im Basisband dar und wird vorrangig im Sprach- und Audiobereich angewandt. Die kurze Einführung in die Theorie der Delta-Modulation dient an dieser Stelle hauptsächlich dazu, eine Möglichkeit zur Darstellung eines analogen Signals als 1-Bit Datenstrom zu Hinsichtlich der direkten digitalen Frequenzsynthese demonstrieren. ist nur die Signalrückgewinnung aus diesem Datenstrom von Interesse, da die Generierung der Abtastwerte determiniert erfolgt. Die Signalrückgewinnung und damit die D/A-Wandlung besteht aus einem Tiefpaßfilter und einem Entscheider, der in Abhängigkeit vom Wert des 1-Bit Signals zwei verschiedene analoge Zustände annehmen kann. Der sogenannte 1-Bit D/A-Wandler stellt in bezug auf die auszuführende D/A-Wandlung ein optimales Bauelement dar, da unabhängig von der eigentlichen digitalen Wortbreite nur zwei analoge Zustände gebildet werden müssen, die den digitalen Zuständen "0" und "1" bzw. "-1" und "1" entsprechen.

4.1.1 Prinzipieller Aufbau

Der prinzipielle Aufbau eines Delta-Modulators zur Digitalisierung eines analogen Signals auf der Senderseite ist in Abb. 4.1 dargestellt.



Abb. 4.1: Blockschaltbild eines Delta-Modulators

Der Delta-Modulator ist ein System mit einem Signalschätzer im Rückkopplungspfad. Der Wert des Ausgangssignals des Signalschätzers im Modulator $s_1^{*}(t)$ entspricht dem Vorhersagewert $s_{1,e}^{*}(t)$ auf der Empfangsseite, d.h., der Vorhersagewert im Modulator wird aus dem Empfangssignal abgeleitet. Der Signalschätzer bestimmt wesentlich die Komplexität und die Güte des Modulators und wird auch zur Rekonstruktion des digitalen Signals auf der

Empfängerseite genutzt. Das Signal $s_{1,e}^*$ stellt das Empfangssignal bzw. das Signal nach erfolgter D/A-Wandlung dar und muß auf der Empfängerseite einem Tiefpaßfilter zugeführt werden, um Signalverzerrungen, die im Rhythmus der Taktfrequenz f_0 auftreten, zu beseitigen [Steel77]. Das Ausgangssignal des Delta-Modulators ist das 1-Bit Signal d(k), welches das analoge Eingangssignal $s_a(t)$ in Form eines Bitstroms repräsentiert.

4.1.2 Funktionsweise

Aus dem Eingangssignal s_a und dem Schätzsignal s_1^* wird durch Bildung des Differenzsignals das Fehlersignal *e* generiert.

$$e(t) = s_a(t) - s_1^*(t)$$
(4.1)

Der Begrenzer hat die Funktion, die Vorzeicheninformation des Fehlersignals e in der Form eines 1-Bit Signals darzustellen. Der Entscheider besitzt folgende Übertragungsfunktion:

$$d(k) = \begin{cases} 1 & \text{, wenn } e(t) \ge 0 \\ -1 & \text{, wenn } e(t) < 0 \end{cases} \quad t = k \cdot T_0 = \frac{k}{f_0}$$
(4.2)

Das digitale Ausgangssignal *d* wird mit der festen Taktrate f_0 generiert. Mit Hilfe des Signals *d* wird im Signalschätzer das Signal s_1^* generiert, wobei das Optimierungskriterium des Signalschätzers die Minimierung des Betrags des Fehlersignals $|e| = s_a - s_1^*$ ist.

Wenn der Signalschätzer durch einen einfachen Integrator gebildet wird, läßt sich das Schätzsignal s_1^* durch GI. (4.3) beschreiben. Dabei ist zu beachten, daß sich ein geschlossener analytischer Ausdruck nur für die Dauer einer Taktperiode T_0 angeben läßt.

$$s_{1}^{*}(t) = s_{1}^{*}(kT_{0}) + \frac{1}{T_{0}} \int_{kT_{0}}^{t} A_{p}d(k) dt \quad \text{mit} \quad kT_{0} \leq t \leq (k+1)T_{0}$$

$$= s_{1}^{*}(kT_{0}) + \frac{A_{p}}{T_{0}}d(k) \cdot (t - kT_{0})$$

$$= s_{1}^{*}(kT_{0}) + K_{0}d(k) \cdot (t - kT_{0}) \quad , \quad K_{0} = \frac{A_{p}}{T_{0}} \quad , \quad K_{0} \dots \text{Integrationskonstante}$$

$$T_{0} = \frac{1}{f_{0}}, \quad A_{p} \dots \text{Amplitude des Digital signals (Impulsamplitude)}$$

$$(4.3)$$

Bei Anwendung eines einfachen Integrators im Signalschätzer ergibt sich ein in Abb. 4.2 dargestellter angenommener Signalverlauf.



Abb. 4.2: Signalverlauf bei der Delta-Modulation

4.1.3 Quantisierungsfehler bei der 1-Bit D/A-Wandlung

Nimmt das Eingangssignal s_a einen konstanten Wert an, so entsteht eine alternierende Folge von "0" und "1" Werten. Das Schätzsignal s_1^* , das identisch mit dem Empfangssignal $s_{1,e}^*$ ist, hat nach dem Integrationsglied einen sägezahnförmigen Verlauf. Es weist gegenüber dem Eingangssignal s_a eine Quantisierungsverzerrung auf, die abhängig ist von der Taktfrequenz f_0 und der Amplitude des Digitalsignals A_P in bezug auf den zu übertragenden Wertebereich des Eingangssignals. Die Integrationskonstante K_0 , die den Anstieg des Signals s_1^* bestimmt, wird durch den Amplitudenwert des Digitalsignals A_P und durch die Länge der Taktperiode T_0 beeinflußt.

Aus diesen Betrachtungen wird deutlich, daß im Gegensatz zur gewöhnlichen A/D- bzw. D/A-Wandlung die Abtastfrequenz f_0 und die Anzahl der Quantisierungsstufen nicht mehr voneinander unabhängig gewählt werden können. Der Wert von f_0 ist identisch mit der maximal möglichen Bitfolgefrequenz f_b im Signal *d*. Prinzipiell gilt, daß der Wert von f_0 in jedem Fall größer sein muß, als es das Abtasttheorem vorschreibt, um einen großen Signal-Quantisierungsgeräusch-Abstand zu erreichen.

Der Einfluß der Amplitude A_P wird am Beispiel eines Eingangssignals s_a mit unterschiedlichem Anstieg demonstriert. Zunächst soll angenommen werden, daß die Impulsamplitude des Digitalsignals A_p in bezug auf die Signalamplitude des Eingangssignals A_s klein ist (Abb. 4.3-(a)). Im Bereich einer langsamen Änderung des Eingangssignals, d.h. $|ds_a/dt| < K_0$, kann das geschätzte Ausgangssignal s_1^* den Änderungen relativ gut folgen. Es tritt ein geringes Quantisierungsrauschen auf, daß auch als granulares Geräusch (Granular-Noise) bezeichnet wird. Dem steilen Anstieg des Eingangssignals ($|ds_a/dt| > K_0$) kann jedoch der Vorhersagewert nicht genügend schnell folgen und es kommt zu einer sogenannten Steigungsüberlastung mit dem dafür typischen Geräusch (Overload-Noise).



Abb. 4.3: Einfluß der Impulsamplitude auf das geschätzte Signal, a) kleine Amplitude, b) große Amplitude

Durch das Einführen einer größeren Impulsamplitude A_P nimmt nach GI. (4.3) der Wert der Integrationskonstante K_0 zu. Gleichzeitig wird auch die Schwankungsbreite des Vorhersagesignals s_1^* erhöht (Abb. 4.3-(b)). Damit steigt das granulare Geräusch an, aber im steilen Anstieg des Eingangssignals kann das geschätzte Signal dem tatsächlichen Signalwert gut folgen. Eine Steigungsüberlastung wird demzufolge vermieden, wenn der Betrag des Anstiegs des Schätzsignals s_1^* größer oder mindestens gleich groß dem Betrag des Anstiegs des Eingangssignals s_a ist. Bei dem angenommenen linearen Anstieg des Schätzsignals ergibt sich folgende Beziehung:

$$\left|\frac{\mathrm{d}\,s_a(t)}{\mathrm{d}\,t}\right| \le \left|\frac{\mathrm{d}\,s_1^*(t)}{\mathrm{d}\,t}\right| = \frac{A_p}{T_0} = A_p \cdot f_0 \tag{4.4}$$

Abb. 4.4 verdeutlicht diesen Zusammenhang.



Abb. 4.4: Zeitlicher Verlauf des Schätzwertes

Für ein sinusförmiges Signal mit einer Amplitude A_s läßt sich daraus unmittelbar der Zusammenhang zwischen der maximal zu kodierenden Signalfrequenz $f_{s,max}$ und den Größen Signalamplitude A_s , Impulsamplitude A_p und Taktfrequenz f_0 angeben:

$$f_{s,\max} \sim f_0 \cdot \frac{A_p}{A_s} \tag{4.5}$$

GI. (4.5) zeigt, daß die maximal zu kodierende Signalfrequenz direkt durch die Amplitude des Impulssignals bestimmt wird. Die generelle Vermeidung einer Steigungsüberlastung ist durch die Anwendung der Delta-Sigma-Modulation möglich. Der wesentliche Unterschied zur gewöhnlichen Delta-Modulation besteht darin, daß nur noch der Differenzwert zwischen zwei Eingangssignalwerten kodiert wird.

Die eigentliche Berechnung des Signal-Quantisierungsgeräusch-Abstandes ist bei der Delta-Modulation relativ kompliziert. Neben dem Verhältnis von Signalamplitude A_s zu Impulsamplitude A_P wird der Wert des SNR in erster Linie sehr stark beeinflußt durch die Abtastfrequenz f_0 , die Frequenz des Eingangssignals f_s und die Bandbreite B_s des Tiefpasses am Ausgang des Systems. Der Tiefpaß begrenzt außerdem das Spektrum des Quantisierungsgeräusches. In [Hölz82] und [Bett81] sind Näherungslösungen für verschiedene Typen von Eingangssignalen angegeben. Bei einer Delta-Modulation mit einfacher Integration im Signalschätzer und Vermeidung einer Steigungsüberlastung nach Gl. (4.4) ergibt sich für sinusförmige Signale folgender Wert für den erreichbaren Signal-Rausch-Abstand [Gold96]:

$$SNR = \frac{0.2 f_0^{3/2}}{f_s \sqrt{B_s}}$$
(4.6)

Bei einer doppelten Integration gilt folgende Beziehung [Gold96]:

$$SNR = \frac{0.026 f_0^{5/2}}{f_s B_s^{3/2}}$$
(4.7)

In komplexeren Delta-Modulatoren werden im Signalschätzer oft adaptive Schätzalgorithmen mit einem wesentlich umfangreicheren Gedächtnis verwendet. Gerade im Audiobereich und der Sprachübertragung läßt sich so die digitale Signalqualität weiter verbessern. Derartige Verfahren werden beispielsweise bei der Continously Variable-Slope Delta Modulation (CVSD) angewendet [Com91].

4.1.4 Anwendung des 1-Bit D/A-Wandlers in der DDS

Den prinzipiellen Aufbau eines Standard-DDS-Synthesizers mit einem 1-Bit D/A-Wandler zeigt Abb. 4.5.



Abb. 4.5: DDS mit 1-Bit D/A-Wandler

Die höchstwertigen *o* Bits des Phasenakkumulators werden wie bei der Standard-DDS der Sinus-ROM-Tabelle zugeführt. Der dazugehörige Amplitudenwert der Sinusschwingung, der durch eine *p*-Bit breite Binärzahl dargestellt wird, repräsentiert den Wert des zu generierenden Signals in digitaler Form und entspricht somit dem Signalwert eines abgetasteten und digitalisierten Sinussignals. Die Konvertierung dieses Wertes in einen 1-Bit Datenstrom erfolgt mit Hilfe des Parallel-Seriell-Wandlers. Das 1-Bit-Signal steuert zwei Stromquellen, die das eigentliche analoge Ausgangssignal erzeugen. Der abschließende Tiefpaß "glättet" das synthetisierte Signal.

Für die Konvertierung des *p*-Bit breiten Digitalsignals in ein 1-Bit-Signal werden die einzelnen Bits des parallelen Datenworts geeignet gewichtet. Dabei erhält das höchstwertige Bit ein Gewicht von 2^{p-1} seriellen Einzelbits, das nächst kleinere Bit eine Wichtung von 2^{p-2} seriellen Einzelbits, ..., und das niederwertigste Bit ein Gewicht von einem Bit im seriellen Datenstrom. Daraus ergibt sich für das serielle 1-Bit-Signal eine Bitfolgefrequenz f_0 , die um den Faktor 2^{p-1} größer als die eigentliche DDS-Taktfrequenz f_C ist. Die Bitfolgefrequenz f_0 entspricht der Taktfrequenz des 1-Bit D/A-Wandlers. Bei einer DDS-Ausgangsfrequenz f_{DDS} von 1MHz und einer 8-Bit breiten Amplitudendarstellung der Sinusschwingung ergibt sich beispielsweise eine Taktfrequenz des 1-Bit D/A-Wandlers von $f_0 = 510$ MHz, da wegen des Abtasttheorems innerhalb einer Signalperiode mindestens zwei Signalwerte erzeugt werden müssen.

Es ist klar, daß die DDS-Ausgangsfrequenz und die Signalqualität abhängig sind von dem Verhältnis der Taktfrequenz f_0 des 1-Bit D/A-Wandlers zur DDS-Frequenz f_{DDS} . Bei einem gegebenen Wert für dieses Verhältnis kann durch die Erhöhung der Bitanzahl für die digitale Darstellung der Amplitudenwerte zwar eine bessere Signalgüte erzielt werden, die maximal erreichbare Signalfrequenz wird jedoch gleichzeitig verringert. Eine Verbesserung der Effizienz der grundlegenden Delta-Modulationstechnik ist durch Anwendung von speziellen Verfahren der digitalen Signalverarbeitung möglich. Dabei spielt vor allem die Rauschformung eine besondere Rolle. Unter Rauschformung versteht man die Verschiebung von spektralen

Störsignalanteilen, die durch das Quantisierungsrauschen verursacht werden, in Frequenzbereiche, die außerhalb des Nutzfrequenzbandes liegen. Durch eine einfache Tiefpaßfilterung erfolgt dann die Abtrennung der Störsignale vom eigentlichen Nutzsignal. Speziell in der Audio-CD-Technik wird von der Möglichkeit der spektralen Formung mit Hilfe von Sigma-Delta-Modulatoren Gebrauch gemacht [Good90]. Aber auch bei diesen Anwendungen ist immer noch ein hoher Wert für das Verhältnis von Taktfrequenz f_0 zu Signalfrequenz f_s erforderlich. Bei der Audio-CD liegt das Verhältnis von gewünschter Signalfrequenz (f_s =15..18kHz) zur Taktfrequenz des D/A-Wandlers in einem Bereich von 500..1600, um einen Dynamikbereich von 80..100dB zu erreichen (Spezifikation gewöhnlich bei einer Signalfrequenz f_s =1kHz). Die Taktfrequenz f_0 liegt demzufolge in einem Bereich von 12..20MHz.

Für die direkte digitale Frequenzsynthese ist der 1-Bit D/A-Wandler eine Baugruppe von hohem Interesse. Derartige Wandler tragen unmittelbar dazu bei, einen vollständig digitalen Entwurf zu realisieren. Der Einsatz eines 1-Bit D/A-Wandlers besitzt aber einen signifikanten Nachteil. Um akzeptable Werte beim Signal-Quantisierungsgeräusch-Abstand zu erreichen, muß die Taktfrequenz f_0 des D/A-Wandlers um mehrere Größenordnungen höher gewählt werden als die maximal mögliche Signalfrequenz f_s (siehe GI. (4.6) und GI. (4.7)). Das Verhältnis von Taktfrequenz f_0 zu maximaler Signalfrequenz f_s liegt bei hochwertigen 1-Bit D/A-Wandlern in einem Bereich von 1000:1 und größer. Auf die direkte digitale Frequenzsynthese bezogen bedeutet dieser Umstand jedoch, daß die spektrale Bandbreite des generierten Signals stark eingeschränkt wird. Bei einer Taktfrequenz von 1GHz lassen sich mit dieser D/A-Wandlertechnik beispielsweise nur Signale mit einer maximalen Frequenz von etwa 1MHz erzeugen. Die Generierung von höheren Signalfrequenzen ist aus heutiger Sicht mit dieser Technik nicht möglich.

Eine Möglichkeit zur Erhöhung der Ausgangsfrequenz könnte durch den Einsatz eines D/A-Wandlers mit einem dreiwertigen Ausgangssignal ("+1", "-1", "0") gegeben sein. Gerade bei der Synthese von sinusförmigen Signalen sollte der Einsatz eines derartigen D/A-Wandlers Vorteile aufweisen.

Abschließend kann festgestellt werden, daß dieser Typ der vollständig digitalen Frequenzsynthese aus den oben genannten Gründen bei Beachtung des heutigen technologischen Entwicklungsstandes vor allem für die Synthese von niederfrequenten Signalen geeignet ist. Die Generierung von höherfrequenten Ausgangssignalen (>1MHz) mit einer vollständig digitalen DDS kann deshalb nur mit einer von der Standard-DDS abweichenden neuartigen DDS-Struktur erfolgen, die im nächsten Abschnitt vorgestellt wird.

4.2 Pulse-Output-DDS

4.2.1 Funktionsprinzip

4.2.1.1 Signalgenerierung durch das höchstwertige Bit des Akkumulators

Die Pulse-Output-DDS ist der einfachste Typ eines direkten digitalen Frequenzsynthesizers. Die DDS besteht nur aus einem Akkumulator und es wird davon ausgegangen, daß alle Werte im binären Zahlenformat dargestellt und verarbeitet werden. Den prinzipiellen Aufbau einer derartigen DDS zeigt Abb. 4.6.



Abb. 4.6: Prinzipieller Aufbau einer Pulse-Output-DDS

Der Wert *M* entspricht der Anzahl der möglichen Akkumulatorzustände in einem m-Bit breiten Akkumulator und ist konstant. Das Steuerwort *N* kann in einem Bereich von null bis *M*/2 jeden ganzzahligen Wert annehmen. Durch den Akkumulator wird innerhalb einer Taktperiode $T_{C}=1/f_{C}$ das Steuerwort *N* zum aktuellen Akkumulatorinhalt addiert. Das Ausgangssignal s_{DDS} wird zunächst durch die Wertebelegung des höchstwertigen Bits (MSB ... Most Significant Bit) des Akkumulators gebildet. Die DDS liefert demzufolge nach dem Durchlauf von *M* Taktimpulsen am Ausgang der DDS immer *N* Ausgangsimpulse. Das Steuerwort *N* ist stets kleiner als *M*, d.h., die DDS arbeitet als Frequenzteiler, wobei das Teilungsverhältnis *M*/*N* auch gebrochene Werte annehmen kann. Es können die in Kap. 3.2 eingeführten Beziehungen (GI. (3.3), (3.5), (3.6)) zur funktionellen Beschreibung des Akkumulators verwendet werden und es gilt:

$$f_{DDS} = \frac{f_C}{M/N}, \quad N \le \frac{M}{2}, \quad N, M \in \mathbb{N}$$
(4.8)

Zur Variation des Teilungsverhältnisses ist es möglich, das Verhältnis M/N mit Hilfe des Steuerwortes N zu ändern. In diesem Fall ergibt sich eine lineare Abhängigkeit der Ausgangsfrequenz f_{DDS} vom Wert des Steuerwortes N. Andererseits ist es aber auch möglich,

das Teilerverhältnis durch Änderung des Wertes M zu steuern. Dies bedeutet, daß bei konstantem Steuerwort N die Anzahl der möglichen Akkumulatorzustände variiert wird. Durch eine geeignete Akkumulatorstruktur ist es möglich den Wert M variabel zu gestalten (Abb. 4.7).



Abb. 4.7 : DDS-Realisierung mit konstantem Steuerwort N

Aus Abb. 4.7 läßt sich folgender Zusammenhang ableiten:

$$f_{DDS} = \frac{N}{M_{var}} f_C \quad \text{mit} \quad M_{var} = M - Q_{offs} \quad , \quad N = \text{konstant} \quad , \quad M = 2^m$$
(4.9)

Die Frequenzteilerfunktion entsprechend GI. (4.9) ist gewährleistet, wenn der Wert Q_{offs} folgender Bedingung genügt:

$$Q_{offs} \le M - 2N$$
, $Q_{offs} \in \mathbb{N}$ (4.10)

Der Wert von M_{var} kann nach GI. (4.9) und (4.10) jeden ganzzahligen Wert zwischen 2·*N* und 2^m annehmen. Die Variation von *M* führt zu einem umgekehrt proportionalen Zusammenhang zwischen der Steuergröße Q_{offs} und der DDS-Frequenz f_{DDS} . Dies ist auf den ersten Blick ein Nachteil gegenüber der Steuermöglichkeit durch den Wert *N*, da die Frequenzschrittweite des Synthesizers nicht mehr konstant ist. Durch ein konstantes Steuerwort ergeben sich jedoch Vorteile bei der Realisierung einer Jittersignalkompensation (siehe auch Kap. 5.1). Die Variation von *M* führt außerdem zu einer weiteren Veränderung der Funktionsweise der Pulse-Output-DDS. Der aktuelle Phasenwert $\varphi(k)$ im DDS-Akkumulator ergibt sich nach GI. (3.6) zu:

$$\varphi(k) = 2\pi \cdot \frac{A(k)}{M} \tag{4.11}$$

Wird durch die Variation des Wertes *M* zum Zeitpunkt k eine Änderung der DDS-Frequenz herbeigeführt, ändert sich zwangsläufig der aktuelle Phasenwert im Akkumulator. Es gilt:

$$\varphi_1(k) = 2\pi \cdot \frac{A(k)}{M} \neq \varphi_2(k) = 2\pi \cdot \frac{A(k)}{M \pm \Delta M}, \quad \text{k ... Zeitpunkt der Frequenzänderung}$$

$$\Rightarrow \quad \varphi_1(k) = \varphi_2(k) \pm \Delta \varphi$$
(4.12)

Dies bedeutet, daß bei jeder Änderung der DDS-Frequenz ein prinzipbedingter Phasensprung auftritt. Insbesondere ist die Größe des Phasensprungs abhängig vom Wert der Frequenzänderung. Wird die DDS als reiner Oszillator eingesetzt, ist dieser Effekt im allgemeinen nicht von Bedeutung. Bei einem Einsatz als Modulator hingegen ist diese Funktionsweise sehr störend, da damit ein phasenkontinuierliches Schaltverhalten gemäß Kap. 2.2.3 nicht gewährleistet werden kann. Es ist deshalb zweckmäßig, daß in solchen Anwendungsbereichen die Steuerung der Ausgangsfrequenz ausschließlich durch die Änderung des Steuerwortes *N* erfolgt, weil nur dann das phasenkontinuierliche Schaltverhalten gemäß Kap. 2.2.3 garantiert ist.

Im folgenden wird davon ausgegangen, daß der Wert M konstant und das Steuerwort N variabel ist. Das ideale Ausgangssignal der Pulse-Output-DDS ist ein Rechtecksignal mit einem Tastverhältnis von 50%. Wird das Steuerwort N so gewählt, daß das Teilungsverhältnis M/N keinen gebrochenen Anteil aufweist, so ist das MSB-Signal s_{DDS} immer gleich diesem idealen DDS-Ausgangssignal (Bsp. 1 in Abb. 4.8) und es entsteht kein zusätzliches Fehlersignal. Das in Abb. 4.8 dargestellte Bsp. 2 zeigt ein typisches DDS-Ausgangssignal, wenn M kein ganzzahliges Vielfaches des Steuerwortes N ist. Das MSB-Signal ist in diesem Fall eine Folge von Impulsen, deren Impulslänge nicht mehr konstant ist. Es ist gut zu erkennen, daß sowohl die LH- als auch die HL-Flanke des MSB-Signals mit einem zeitlichen Jitter gegenüber dem idealen DDS-Ausgangssignal behaftet ist, da das Ausgangssignal seinen Zustand nur im Raster der Taktfrequenz ändern kann.



Abb. 4.8: Verlauf typischer Ausgangssignale einer Pulse-Output-DDS

Das zeitliche Jitter der Signalflanken wird als DDS-Fehlersignal interpretiert. Der Wert des Jitters nimmt kontinuierlich zu, bis der Zeitfehler gleich einer vollen Taktperiode T_c ist und durch das System wieder ausgeglichen werden kann. Das Fehlersignal weist einen periodischen Verlauf auf, wie sich mit Hilfe der nachfolgenden Beziehungen leicht zeigen läßt:

Für den aktuellen Akkumulatorinhalt *A*(I) nach einer beliebigen Anzahl von I Taktperioden gilt gemäß GI. (3.5):

$$A(l) = l \cdot N(\text{mod } M), \quad l \in \mathbb{N}$$
(4.13)

Zur vollständigen Beschreibung aller möglichen Akkumulatorzustände bei einem gegebenen Steuerwort *N* sind maximal *M* Taktperioden notwendig, wie folgende Beziehung zeigt:

$$l \cdot N \pmod{M} = (l + a \cdot M) \cdot N \pmod{M}, \quad a \in \mathbb{N}$$
$$= l \cdot N \pmod{M} + \underbrace{a \cdot N \cdot M \pmod{M}}_{=0}$$
(4.14)

Daraus folgt, daß das Ausgangssignal einer DDS streng periodisch ist, d.h., die Akkumulatorwerte wiederholen sich nach einer bestimmten Anzahl von Taktperioden, die mit *gp* bezeichnet werden soll. Das Frequenzspektrum des synthetisierten Signals der Pulse-Output-DDS ist demzufolge diskret. Die Periodendauer von *gp* Taktperioden $T_{\rm C}$ wird auch als große Wiederholperiode $T_{\rm gp}$ bezeichnet. Für die Periodendauer $T_{\rm gp}$ des DDS-Signals gilt:

$$T_{gp} = gp \cdot T_C \quad \text{mit} \quad gp = \frac{\text{kgv}(N, M)}{N}$$
(4.15)

Für die Beschreibung der Akkumulatorwerte A(I) über eine Periode folgt daraus unmittelbar:

$$A(l) = l \cdot N \pmod{M}, \quad l \in \{0, 1, \dots, gp-1\}$$
(4.16)

In Abb. 4.8 ist für die verschiedenen DDS-Signalfolgen die Dauer T_{gp} der großen Wiederholperiode gekennzeichnet. Wenn *N* gleich einer geraden Zahl und *M* gleich einer ungeraden Zahl bzw. umgekehrt ist, nimmt *gp* den maximalen Wert *M* an (Bsp. 2 in Abb. 4.8). Falls *M* ein ganzzahliges Vielfache von *N* ist, nimmt *gp* dem Minimalwert *M*/*N* an (Bsp. 1 in Abb. 4.8).

4.2.1.2 Signalgenerierung durch das Überlaufflag des Akkumulators

Der in Abb. 4.8, Bsp. 2 dargestellte Signalverlauf des MSB-Signals zeigt, daß sowohl die LHals auch die HL-Flanke des Ausgangssignals der Pulse-Output-DDS mit einem Flankenjitter gegenüber dem idealen Ausgangssignal behaftet sind. Es treten demzufolge während einer Signalperiode T_{DDS} zwei Flankenjitter auf. Als DDS-Signal wurde nach Gl. (4.8) ein Signal mit der Frequenz f_{DDS} definiert. Die Information über die Frequenz f_{DDS} am Ausgang der DDS ist jedoch schon allein in der Folge der LH- bzw. in der Folge der HL-Flanken des MSB-Signals vollständig enthalten, da die entsprechenden Flanken im Idealfall periodisch in einem Abstand $T_{\text{DDS}} = 1/f_{\text{DDS}}$ erzeugt werden. Es ist deshalb sinnvoll, das DDS-Ausgangssignal neu zu definieren.

Somit wird nun angenommen, daß die Generierung des DDS-Signals durch das Setzen des Überlaufflags (ov) des Akkumulators erfolgt und damit der HL-Flanke des MSB entspricht.



Abb. 4.9: Modifizierte Pulse-Output-DDS

Die LH-Flanke des Überlaufflags (ov-Flanke) wird demzufolge per Definition zum neuen DDS-Ausgangssignal und kann mit Hilfe eines Dirac-Impulses beschrieben werden.

Das ideale DDS-Ausgangssignal ist nun durch eine Folge von Dirac-Impulsen mit einem äquidistanten Impulsabstand von $\tau_{ideal} = T_{DDS} = 1/f_{DDS}$ definiert (Abb. 4.10). Im Gegensatz dazu wird das reale Ausgangssignal einer Pulse-Output-DDS für alle Teilerverhältnisse $M/N \neq 2^{a}$, $a \in \mathbb{N}$ durch eine Dirac-Impulsfolge mit nicht äquidistantem Impulsabstand τ_{DDS} beschrieben, da prinzipbedingt ein Flankenjitter generiert wird.



Abb. 4.10: Zeitlicher Verlauf des Ausgangssignals der modifizierten Pulse-Output-DDS

Die Zeitpunkte, zu denen eine ov-Flanke auftritt, sollen mit $T_{ov}(k)$ bezeichnet werden. Ein Vergleich der in Abb. 4.8/Bsp. 2 dargestellten Zeitverläufe des idealen und des realen DDS-Ausgangssignals führt zu folgender Eigenschaft der Zeitpunkte $T_{ov}(k)$:

$$T_{ov}(k) \ge k \cdot T_{DDS} \wedge 0 \le T_{ov}(k) - k \cdot T_{DDS} < T_C$$

$$(4.17)$$

 $k \in \mathbb{N}$, $k \cdot T_{DDS}$... Ausgabezeitpunkte des idealen DDS-Signals

Daraus folgt, daß die ov-Flanken immer um $\tau_e(k) = T_{ov}(k)$ -k $\cdot T_{DDS}$ verzögert gegenüber dem idealen DDS-Ausgangssignal auftreten. Der in Abb. 4.8, Bsp. 2 gezeigte Signalverlauf mit den dazugehörigen Akkumulatorinhalten macht deutlich, daß der Wert des auftretenden zeitlichen Jitters der Ausgabeflanke $\tau_e(k)$ direkt proportional zum Akkumulatorinhalt $A_{ov}(k)$ nach dem Auftreten eines Akkumulatorüberlaufes ist. Es gilt:

$$\tau_{e}(k) = T_{ov}(k) - k \cdot T_{DDS} = \frac{A_{ov}(k)}{N} T_{C}$$
(4.18)

Aov(k) ... Akkumulatorwert nach dem k-ten Überlauf

Die Dirac-Impulsfolge ist für die direkte Signalausgabe am Synthesizerausgang nicht geeignet, da das Ausgangssignal kein harmonisches Signal ist. Es besteht deshalb die Notwendigkeit, die Impulsfolge durch eine flankensensitive Signalnachbearbeitung zu modifizieren. Neben der dadurch möglichen Signalformung kann z.B. durch eine PLL mit flankensensitivem Phasendetektor eine Änderung der Frequenzlage des DDS-Ausgangssignals erreicht werden. Es ist aber auch vorstellbar, mit Hilfe eines Toggle-Flip-Flops aus der Impulsfolge ein Rechtecksignal mit einer Periodendauer von $2 \cdot T_{DDS}$ zu erzeugen. Die Definition des DDS-Ausgangssignals als Dirac-Impulsfolge besitzt demzufolge nur dann praktische Relevanz, wenn die modifizierte Pulse-Output-DDS in ein hybrides Synthesizersystem eingebettet wird, das beispielsweise aus der eigentlichen DDS und einer PLL bestehen kann. Abb. 4.11 zeigt den prinzipiellen Aufbau.



Abb. 4.11: Prinzipieller Aufbau eines hybriden Frequenzsynthesizers mit einer modifizierten Pulse-Output-DDS

Ein Vorteil der Einführung der Dirac-Impulsfolge als DDS-Ausgangssignal ist der Wegfall der Beschränkung des Wertebereichs für das Steuerwort *N*, da der von der Standard-DDS her bekannte Aliasing-Effekt nicht mehr auftreten kann. Die modifizierte Pulse-Output-DDS ist

demzufolge in der Lage, Signalfrequenzen bis hin zur Taktfrequenz f_{c} zu erzeugen. Gl. (4.8) verändert sich zu:

$$f_{DDS} = \frac{N}{M} f_C , \quad N \le M , \quad N, M \in \mathbb{N}$$
(4.19)

4.2.1.3 Vergleich einer Pulse-Output-DDS mit einem Fractional-N-Synthesizer

An dieser Stelle wird eine äquivalente Möglichkeit zur Erzeugung des eben beschriebenen Ausgangssignals einer Pulse-Output-DDS beschrieben. Sie wird ausschließlich in Fractional-N-Synthesizern angewendet und zeigt die enge Verbindung der Pulse-Output-DDS zu diesem Synthesizertyp. In Abb. 4.12 ist der prinzipielle Aufbau dargestellt [Rein88]. Das Kernstück dieser Anordnung bildet ein Dual-Modulus-Teiler, der durch einen Akkumulator gesteuert wird, wie er in der Pulse-Output-DDS verwendet wird. Mit jedem Impuls am Takteingang der Akkumulators wird zum aktuellen Akkumulatorinhalt der Wert des Steuerwortes *N* addiert.



Abb. 4.12: Pulse-Output-DDS ähnliche Struktur innerhalb einer Fractional-N-PLL

Der Dual-Modulus-Teiler teilt im Normalfall das Eingangssignal durch den Faktor *V*. Durch das Steuersignal, welches durch das Überlaufflag des Akkumulators gebildet wird, kann der Teilungsfaktor um eins erhöht werden. Dabei gilt, solange das Überlaufflag nicht gesetzt ist, ist der Teilungsfaktor *V* wirksam und bei aktivem Überlaufflag der Faktor *V*+1. Es soll angenommen werden, daß am Systemausgang $M = 2^m$ Impulse erzeugt werden. Da das Ausgangssignal gleichzeitig als Taktsignal für den Akkumulator dient, ist während der Generierung der *M* Impulse in Analogie zum DDS-Prinzip genau *M*-*N* mal der Teilungsfaktor *V* und *N* mal der Faktor *V*+1 wirksam. Zwischen der Eingangs- und Ausgangsfrequenz des Systems gilt demzufolge der Zusammenhang:

$$f_1 = \frac{f_C}{V + N/M} = \frac{M}{V \cdot M + N} \cdot f_C \quad , \quad N \le M \quad , \quad V, M, N \in \mathbb{N}$$
(4.20)

GI. (4.20) hat große Ähnlichkeit mit dem in GI. (4.8) dargestellten grundlegenden Zusammenhang zwischen Ein- und Ausgangsfrequenz der Pulse-Output-DDS. Wie bei der DDS kann der Wert der Ausgangsfrequenz f_1 durch das Steuerwort *N* beeinflußt werden. Nach GI. (4.20) ist der Zusammenhang zwischen dem Wert von f_1 und dem Wert *N* umgekehrt proportional. Das Ausgangssignal des in Abb. 4.12 dargestellten Systems ist wie das Ausgangssignal einer Pulse-Output-DDS mit einem periodischen Flankenjitter behaftet, das im Frequenzspektrum des Ausgangssignals zu diskreten Störern führt.

4.2.2 Mathematische Modellierung des Fehlersignals der Pulse-Output-DDS

Das am Ausgang der Pulse-Output-DDS auftretende zeitliche Jitter der Signalflanken ist das DDS-Fehlersignal und wird mit r(k) bezeichnet. Im letzten Kapitel wurde festgestellt, daß der Wert des auftretenden zeitlichen Jitters der Ausgabeflanke $\tau_e(k)$ direkt proportional zum Akkumulatorinhalt $A_{ov}(k)$ nach dem Auftreten eines Akkumulatorüberlaufes ist (vgl. Gl. (4.18)). Diese Akkumulatorwerte werden zu einer Folge {r(k)} zusammengefaßt, die im folgenden als Restfolge {r} bezeichnet wird. Es gilt:

$$\{r\} = \{r(1), r(2), \dots, r(k), \dots\} \quad r(k) = A_{ov}(k)$$
(4.21)

Für die Folge {*A*} der Akkumulatorwerte *A*(I) gilt nach GI. (4.16):

$$\{A\} = \{A(1), A(2), \dots, A(l), \dots\} \quad A(l) = l \cdot N \pmod{M}, \quad l \in \mathbb{N}$$
(4.22)

Im letzten Kapitel wurde ebenfalls gezeigt, daß sich die Folgenwerte A(I) nach gp Werten zyklisch wiederholen. Die sich daraus ergebene Periodendauer entspricht der großen Wiederholperiode T_{gp} . Die Folge $\{r\}$ ist eine Teilfolge von $\{A\}$, wobei das Bildungsgesetz für die Erzeugung der Elemente von $\{r\}$ vollständig mit gp aufeinanderfolgenden Elementen der Folge $\{A\}$ beschrieben wird und für alle anderen Elemente von $\{A\}$ zyklisch angewendet wird. Demzufolge müssen sich die Folgenwerte r(k) in jedem Fall auch nach einer bestimmten Anzahl von Werten periodisch wiederholen und es ergibt sich eine Periodendauer, die gleich der großen Wiederholperiode T_{gp} ist. Die Anzahl der Werte der Restfolge $\{r\}$, die zur vollständigen Beschreibung einer Periode von $\{r\}$ ausreichen, soll mit K_{gp} bezeichnet werden. Für den Wert K_{gp} gilt:

$$K_{gp} = gp \cdot \frac{N}{M}$$
 mit $gp = \frac{\text{kgv}(N, M)}{N}$ (4.23)

Die Werte *r*(k) des Fehlersignals lassen sich wie folgt berechnen:

$$r(k) = A_{ov}(k) = l \cdot N \pmod{M} \quad \forall l : \text{floor}(\frac{l \cdot N}{M}) - \text{floor}(\frac{(l-1) \cdot N}{M}) = 1$$

$$k \in \{1, 2, \dots, K_{gp}\}, \quad l \in \{0, 1, \dots, gp-1\}, \quad r(k) \in [0, N-1]$$
(4.24)

Die Operation y = floor(x) in GI. (4.24) bewirkt das Abrunden der reellen Zahl x auf die nächste kleinere ganze Zahl y. GI. (4.24) läßt sich vereinfachen zu:

$$r(k) = k \cdot R_1 \pmod{N} \quad \text{mit} \quad R_1 = \left(\operatorname{ceil}\left(\frac{M}{N}\right) \cdot N\right) \left(\operatorname{mod} M\right)$$

$$k \in \left\{1, 2, \dots, K_{gp}\right\}, \quad r(k) \in [0, N-1]$$
(4.25)

Die Operation y = ceil(x) in GI. (4.25) bewirkt das Aufrunden der reellen Zahl x auf die nächste größere ganze Zahl y.

Eine Besonderheit der Restfolge {*r*} besteht darin, daß für ein gegebenes Steuerwort *N* jeder mögliche Restwert *r*(k) genau einmal innerhalb der Folge auftritt. Nach GI. (4.15) nimmt die große Wiederholperiode T_{gp} mindestens einen Wert von *M*/*N*·*T*_C und maximal einen Wert von *M*·*T*_C an. Entsprechend dieser Periodendauer variiert auch die Anzahl der Akkumulatorüberläufe pro großer Wiederholperiode und damit auch die Anzahl der möglichen Werte für die Restfolge {*r*}. Bei dem maximalen Wert von $T_{gp} = M \cdot T_C$ treten während einer großen Wiederholperiode genau *N* Akkumulatorüberläufe auf. In diesem Fall nimmt nach GI. (4.25) die Folge {*r*} jeden ganzzahligen Wert zwischen 0 und *N*-1 genau einmal an. Im Gegensatz dazu wird bei einem minimalen Wert von $T_{gp} = M/N \cdot T_C$ die Folge {*r*} nur durch einen einzigen Wert (*r*(1) = 0) repräsentiert. Es ist weiterhin bemerkenswert, daß in jedem Fall die Werte *r*(k) über das Intervall [0,*N*-1] gleichverteilt auftreten.

4.2.3 Mathematische Modellierung des vollständigen DDS-Signals

4.2.3.1 DDS-Signal als Modulationsprodukt

Ein wesentlicher Nachteil der in Kap. 4.2.2 dargestellten Beschreibungsform für das Fehlersignal der DDS liegt darin, daß es nicht möglich ist, direkt auf die spektralen Eigenschaften des DDS-Ausgangssignals zu schließen. Daraus ergibt sich die Notwendigkeit, das Ausgangssignal der modifizierten Pulse-Output-DDS in einer geeigneteren kompakten Beschreibungsform darzustellen. Da das zeitliche Jitter des DDS-Ausgangssignals auch als Phasenfehler gegenüber dem idealen DDS-Signal interpretiert werden kann, erscheint die Betrachtung des DDS-Signals als phasenmoduliertes Signal sinnvoll. Als Spezialform der Phasenmodulation soll eine Pulsdauermodulation als Beschreibungsgrundlage dienen. Das Modulationssignal wird durch das in Kap. 4.2.2 definierte Fehlersignal der DDS gebildet. Das Trägersignal der Modulation ist eine Rechteckimpulsfolge mit der Periodendauer

 $T_{\rm P}=T_{\rm DDS}=1/f_{\rm DDS}$ und einem Tastverhältnis von 50%. Aus Sicht der DDS wird bei einem Fehlersignal, welches identisch null ist, das ideale DDS-Ausgangssignal generiert. Auf die Pulsdauermodulation übertragen bedeutet dies, daß kein Modulationssignal vorhanden ist und demzufolge das ideale DDS-Ausgangssignal gleich dem Trägersignal der Modulation ist. Es ist für die Betrachtung des DDS-Signals als pulsdauermoduliertes Signal nicht zweckmäßig, das Ausgangssignal der DDS durch eine Folge von Dirac-Impulsen zu beschreiben (siehe Kap. 4.2.1). Statt dessen wird angenommen, daß das ideale DDS-Ausgangssignal durch eine symmetrische Rechteckimpulsfolge mit der Grundfrequenz f_{DDS} gebildet wird. Die Umwandlung der Dirac-Impulsfolge in eine Folge von Rechteckimpulsen kann beispielsweise innerhalb eines hybriden DDS-PLL-System durch die PLL erfolgen. Damit wird der in Kap. 4.2.1 beschriebene Effekt berücksichtigt, daß das Ausgangssignal der modifizierten Pulse-Output-DDS erst nach einer entsprechenden Signalformung am Ausgang des Synthesizers wirksam wird. Durch die Annahme der Generierung einer Rechteckimpulsfolge am Ausgang des Synthesizers sind die folgenden Ergebnisse nur für diese Signalform unmittelbar gültig. Die Anpassung der Ergebnisse an andere Signalformen (z.B. sinusförmig) ist jedoch ohne Probleme möglich.

Bei der Pulsdauermodulation unterscheidet man zwischen drei unterschiedlichen Arten der Realisierung. Eine Beeinflussung der Impulsdauer kann symmetrisch auf die Vorder- und Rückflanke eines Impulses oder unsymmetrisch nur auf die Vorder bzw. Rückflanke erfolgen. Durch die modifizierte Pulse-Output-DDS wird während einer Signalperiode T_{DDS} nur ein Signalwert generiert. Es ist deshalb sinnvoll, von einer Beeinflussung auf nur eine Impulsflanke auszugehen. Dabei soll angenommen werden, daß durch die DDS ausschließlich eine Rückflankenmodulation vorgenommen wird. Allgemein spricht man von einer unsymmetrischen Pulsdauermodulation (PDM mit Rückflankenmodulation) [Hölz82], [Mäus85].

Eine weitere Unterscheidung der Modulationsart ergibt sich durch den zeitlichen Zusammenhang der Impulsflankenverschiebung mit dem Momentanwert des Modulationssignals. Bei der Pulsdauermodulation mit äquidistanter Abtastung (PDM₁) ist bei einem Taktraster von v· T_p die Impulsdauer τ (t) abhängig vom Momentanwert des modulierenden Signals zum Zeitpunkt der Abtastung v· T_p (Abb. 4.13-a). Andererseits handelt es sich um eine Pulsdauermodulation mit natürlicher Abtastung (PDM₂), wenn die Impulsdauer τ (t) proportional zu dem Momentanwert des modulierenden Signals zum Zeitpunkt der Rückflanke des Impulses v· T_p + τ (t) (Abb. 4.13-b) ist.



Abb. 4.13: Prinzip der äquidistanten und natürlichen Abtastung bei der Pulsdauermodulation Das Modulationssignal u_m wird im Fall der modifizierten Pulse-Output-DDS durch die zeit- und wertediskrete Restfolge {*r*} gebildet. Die Generierung der Werte *r*(k) durch die DDS erfolgt zu den Zeitpunkten der Akkumulatorüberläufe $T_{ov}(k)$. Weiterhin soll zu den Zeitpunkten k T_{DDS} die Vorderflanke der einzelnen Trägerimpulse erzeugt werden.



Abb. 4.14: Darstellung des DDS-Signals als pulsdauermoduliertes Signal

Die Impulsdauer τ_k weist einen konstanten Anteil von $T_{dds}/2$ auf und wird wie in Abb. 4.14 dargestellt um den Wert des zeitlichen Jitters λ_k verlängert. Die Impulsdauer τ_k ist damit unmittelbar durch den Wert des Fehlersignals r(k) zu den Zeitpunkten $T_{ov}(k)$ festgelegt, da folgendes gilt:

$$\tau_{k} = \frac{T_{DDS}}{2} + \lambda_{k} \quad \text{mit} \quad \lambda_{k} = \frac{r(k)}{N}T_{C}$$
(4.26)

Bezogen auf die in Abb. 4.13 dargestellten Arten der Abtastung bedeutet dies, daß eine Pulsdauermodulation mit natürlicher Abtastung vorliegt. Die in Abb. 4.13 dargestellten äquidistanten Zeitpunkte v· T_p entsprechen im DDS-Signal den Zeitpunkten k· T_{DDS} .

Die Restwertfolge {r} und damit das Modulationssignal u_m sind entsprechend der Pulsdauermodulation mit natürlicher Abtastung zu den Zeitpunkten $T_{ov}(k)$ definiert. Diese

Zeitpunkte sind aber in bezug auf das Taktraster k T_{DDS} nicht äquidistant. Per Definition werden die Abtastwerte des Modulationssignals den Zeitpunkten k T_{DDS} zugeordnet, damit ein äquidistant abgetastetes Signal u_m entsteht, das auf einfache Art mit FFT-Algorithmen analysiert werden kann. Das DDS-Fehlersignal r(k) bildet bei linearer Interpolation zwischen den Abtastwerten eine zumindest stückweise stetige Funktion (Sägezahnfunktion). Die veränderte zeitliche Zuordnung der Werte r(k) durch den Übergang zu einer Pulsdauermodulation mit äquidistanter Abtastung führt dabei zu einer verfälschten Signalamplitude des sägezahnförmigen Signals. Diese Abweichung kann jedoch für große Werte des Steuerwortes N vernachlässigt werden. Abb. 4.15 zeigt an einem Beispiel die unterschiedliche Zuordnung der Abtastwerte.





Abb. 4.15: Interpolation der Restwerte r(k) mit N = 7 und M = 16

Weiterhin wird davon ausgegangen, daß entgegen der technischen Realisierung einer DDS sowohl eine Impulsverkürzung als auch eine -verlängerung durch das Modulationssignal zugelassen wird. Da dieser Effekt ausschließlich durch eine zeitliche Verschiebung der Trägerimpulsfolge um ΔT_d gegenüber dem DDS-Taktraster erreicht werden kann (siehe Abb. 4.16), wird dadurch weder die Kausalität verletzt noch die prinzipiellen Eigenschaften des Spektrums des DDS-Ausgangssignals verändert. Es gilt

$$\Delta T_d = \frac{K_{gp} - 1}{K_{gp}} \cdot \frac{T_C}{2} \tag{4.27}$$

Durch diese Verschiebung entsteht die mittelwertfreie modifizierte Restfolge {r'(k)}, die zu einer mittleren Impulsdauer von $T_{DDS}/2$ im modulierten Signal s_{PDM} führt.

$$\sum_{i=1}^{K_{gp}} r'(k) = 0 \quad \text{mit} \quad r'(k) = r(k) - \frac{K_{gp} - 1}{K_{gp}} \cdot \frac{N}{2}$$
(4.28)

Abb. 4.16 zeigt an einem Beispiel den zeitlichen Verlauf des pulsdauermodulierten Signals s_{PDM} und des dazugehörigen Modulationssignals u_m , das sich aus der modifizierten Restfolge $\{r'\}$ ergibt.



Abb. 4.16: Darstellung des DDS-Signals als pulsdauermoduliertes Signal

Die Grundfrequenz f_{er} des Phasenfehlersignals r'(k) ergibt sich zu:

$$f_{er} = \operatorname{frac}\left(\frac{f_c}{f_{DDS}}\right) \cdot f_{DDS} \quad , \quad 0 \le f_{er} \le f_{DDS}$$

Bem.: $\operatorname{frac}(x) = x - \operatorname{floor}(x)$ (4.29)

Das Spektrum des Phasenfehlersignals mit sägezahnförmigen Verlauf ist nicht bandbegrenzt, so daß durch die Abtastung mit der Frequenz f_{DDS} Aliasing-Signale auftreten (siehe Abb. 4.17). Dieser Effekt führt zu einer noch näher zu spezifizierenden Basisfrequenz f_{er}^{*} des Phasenfehlers (siehe Kap. 4.2.5.2).



Abb. 4.17: Spektrum des kontinuierlichen und des abgetasteten interpolierten

Phasenfehlersignals r'

Ausgehend von diesen Betrachtungen kann das in Abb. 4.18 dargestellte Ersatzschaltbild für die modifizierte Pulse-Output-DDS unter Verwendung einer Pulsdauermodulation aufgestellt werden.



Abb. 4.18: Ersatzschaltbild für die modifizierte Pulse-Output-DDS

4.2.3.2 DDS-Signal als additive Überlagerung von Ideal- und Störsignal

Einen der Beschreibung als Modulationsprodukt gleichwertigen Ansatz bietet die Darstellung des DDS-Ausgangssignals als einfache Überlagerung von zwei Signalen (siehe Abb. 4.19).

$$s_{DDS}(t) = s_{ideal}(t) + s_{error}(t)$$
(4.30)

Das ideale DDS-Signal $s_{ideal}(t)$ wird in Anlehnung an den Modulationsansatz als ein symmetrisches Rechtecksignal mit einer Periodendauer von $T_{DDS} = 1/f_{DDS}$ betrachtet. Das Idealsignal ist wiederum um den in GI. (4.27) definierten Betrag ΔT_d gegenüber dem Taktraster der DDS zeitlich verschoben, um eine mittlere Impulsdauer von $T_{DDS}/2$ im Summensignal s_{DDS} zu erreichen. Das Fehlersignal $s_{error}(t)$, welches durch die modifizierte Restwertfolge {r'(k)} beschrieben wird, besteht aus einer Folge von positiven und negativen Rechteckimpulsen mit einer Impulsbreite $\tau_e'(k) = |r'(k)| / N T_C$. Das durch die Überlagerung gebildete DDS-Ausgangssignal $s_{DDS}(t)$ ist periodisch mit einer Periodendauer von T_{gp} und wird durch K_{gp}
Impulse mit einer Amplitude $A_{\rm S} = 1$, die innerhalb des Zeitintervalls [0; $T_{\rm gp}$] auftreten, beschrieben. Die LH-Flanken der Impulse von $s_{\rm DDS}(t)$ entsprechen den LH-Flanken des Signals $s_{\rm ideal}(t)$ und die HL-Flanken von $s_{\rm DDS}(t)$ den HL-Flanken des Signals $s_{\rm error}(t)$ (siehe Abb. 4.19).



Abb. 4.19: DDS-Signal als additive Überlagerung von Ideal- und Fehlersignal

Als Hilfsmittel für die Berechnung des Frequenzspektrums des so gebildeten DDS-Signals sind alle auf der finiten Signaldarstellung basierenden Methoden, wie Fourier- oder *z*-Transformation, ungeeignet, da diese Methoden eine äquidistante Abtastung des Zeitsignals voraussetzen. Bei ihrer Anwendung müßte das Signal $s_{DDS}(t)$ in einem zusätzlichen Schritt äquidistant abgetastet werden, wobei die Abtastfrequenz f_a so festgelegt werden müßte, daß alle Aliasing-Effekte ausreichend unterdrückt werden. Wegen der sehr breitbandigen Signalstruktur würde dies zu einer sehr hohen Überabtastung mit einem entsprechend großen Datenaufkommen führen. Die Berechnung des Spektrums ist jedoch sehr effizient mit dem Hilfsmittel der komplexen Fourierreihe möglich.

Die Fourierreihenentwicklung von $s_{DDS}(t)$ läßt sich durch die Summe der Fourierkoeffizienten von $s_{ideal}(t)$ und $s_{error}(t)$ darstellen. Für das Idealsignal $s_{ideal}(t)$ gilt [Bron79], [Mäus85]:

$$\underline{X}_{n,ideal} = \frac{1}{K_{gp} \cdot T_{DDS}} \int_{0}^{K_{gp}T_{DDS}} s_{ideal}(t) \cdot e^{-j\frac{2\pi}{K_{gp}T_{DDS}}nt} dt$$

$$= \begin{cases} j\frac{1}{\pi n} & \text{für} \quad n = \alpha \cdot K_{gp}; \quad \alpha = \pm 1, \pm 3, \dots \\ 0 & \text{sonst} \end{cases}$$
(4.31)

Für das Fehlersignal serror(t) ergibt sich mit

$$\underline{X}_{n,error} = \frac{1}{K_{gp}T_{DDS}} \int_{0}^{K_{gp}T_{DDS}} \int_{0}^{r_{gp}T_{DDS}} s_{error}(t) \cdot e^{-j\frac{2\pi}{K_{gp}T_{DDS}}nt} dt$$
(4.32)

für n = 0

$$\underline{X}_{0,error} = \frac{1}{K_{gp}T_{DDS}} \sum_{i=1}^{K_{gp}} \frac{r'(i)}{N} = 0$$
(4.33)

und für n $\neq 0$

$$\underline{X}_{n,error} = j \frac{1}{2\pi n} \sum_{i=1}^{K_{gp}} e^{-j \frac{2\pi}{K_{gp}T_{DDS}} nt} \Big|_{t_{u,i}}^{t_{o,i}} \\
t_{u,i} = i \cdot T_{DDS} \qquad t_{o,i} = i \cdot T_{DDS} + \frac{r'(i)}{N} T_{C} \\
\underline{X}_{n,error} = j \frac{1}{2\pi n} \sum_{i=1}^{K_{gp}} e^{-j 2\pi \frac{in}{K_{gp}}} \left(e^{-j 2\pi \frac{r'(i)}{K_{gp}M} n} - 1 \right).$$
(4.34)

M... Überlaufwert des Phasenakkumulators

Bei der Fourierreihenentwicklung des Fehlersignals $s_{error}(t)$ ist zu beachten, daß die Periodendauer des Signals gleich K_{gp} . T_{DDS} ist. Für große Werte von K_{gp} wird die konkrete Berechnung durch die große Datenmenge zu einem nicht zu unterschätzenden zeitlichen Problem. Aus diesem Grund werden nur Kurzzeitspektren mit einem Beobachtungszeitraum von [0, K_B . T_{DDS}], $K_B < K_{gp}$ berechnet. Um die dadurch entstehende Zeitabhängigkeit der Fourierkoeffizienten zu minimieren, wird über mehrere derartige Spektren eine *I*-fache Mittelung ausgeführt.

$$\underline{X}_{n,error} = \frac{1}{l} \cdot \sum_{a=0}^{l-1} \frac{1}{K_B T_{DDS}} \cdot \int_{aK_B T_{DDS}}^{(a+1)K_B T_{DDS}} s_{error}(t) \cdot e^{-j\frac{2\pi}{K_B T_{DDS}}nt} dt$$
mit $K_B < K_{gp}$, $l, K_B \in \mathbb{N}$

$$(4.35)$$

Für n \neq 0 gilt:

$$\underline{X}_{n,error} = j \frac{1}{2\pi n} \cdot \frac{1}{l} \sum_{a=0}^{l-1} \sum_{i=1}^{K_B} e^{-j2\pi \frac{i \cdot n}{K_B}} \left(e^{-j2\pi \frac{r'(a \cdot k+i)}{K_B \cdot M}n} - 1 \right)$$
(4.36)

Die in GI. (4.36) dargestellte Berechnungsvorschrift ermöglicht auf eine einfache Art und Weise die numerische Berechnung des Spektrums einer Pulse-Output-DDS bei einer gegebenen modifizierten Restfolge {r'(k)}. Die Implementierung ist mit Hilfe mathematischer Programme wie *MATLAB* leicht zu vollziehen. Abb. 4.20 zeigt ein typisches Spektrum mit den DDS-Parametern N = 128 und M = 453.



Abb. 4.20: Spektrum des DDS-Ausgangssignals mit N = 128, M = 453

Das Signal $s_{ideal}(t)$ wird im Frequenzbereich durch die Frequenzlinien $n \cdot f_{DDS}$, $n \in \mathbb{N}$ beschrieben. Im Sinne des grundlegenden Zusammenhanges zwischen Taktfrequenz f_{C} und DDS-Frequenz f_{DDS} entsprechend GI. (4.19) wird jedoch nur die Frequenzlinie f_{DDS} für die Charakterisierung des DDS-Signals verwendet. Anderenfalls wäre es nicht möglich, einen eindeutigen funktionellen Zusammenhang zwischen der Frequenz des Taktsignals s_C und der Frequenz des DDS-Ausgangssignals herzustellen. Wenn nur die Frequenzlinie f_{DDS} einen Beitrag zum DDS-Signal liefert, gilt GI. (4.19) als eindeutiger Zusammenhang zwischen den Frequenzen f_C und f_{DDS} . Das ideale Ausgangssignal der DDS kann demzufolge auch als ein einfaches Sinussignal mit der Frequenz f_{DDS} angesehen werden. Das Fehlersignal $s_{error}(t)$ beschreibt den Zeitfehler, den die HL-Flanken des DDS-Signals gegenüber dem idealen DDS-Signal $s_{ideal}(t)$ aufweisen (siehe Abb. 4.19). In bezug auf ein Sinussignal entspricht $s_{error}(t)$ jedoch dem Zeitfehler der Nulldurchgänge des DDS-Signals gegenüber den Nulldurchgängen des idealen Sinussignals mit der Frequenz f_{DDS} . Das Fehlersignal $s_{error}(t)$ kann deshalb auch als Phasenfehler φ_{er} gegenüber dem idealen DDS-Ausgangssignal interpretiert werden.

Obwohl sich mit Gl. (4.36) jedes beliebige Spektrum einer modifizierten Pulse-Output-DDS berechnen läßt, eignet sich diese Darstellungsform nur bedingt für die Beurteilung der Qualität des synthetisierten Signals, da stets das Spektrum einschließlich aller möglichen Fehlerfrequenzen berechnet werden muß.

Ausgehend von GI. (4.34) läßt sich nur eine Abschätzung für n = K_{gp} , d.h. für f_{DDS} finden.

65

$$\underline{X}_{K_{gp},error} = j \frac{1}{2\pi} \left[\underbrace{\left(\underbrace{\frac{1}{K_{gp}} \sum_{i=1}^{K_{gp}} e^{-j2\pi \frac{r'(i)}{M}}}_{I} \right)}_{I} - 1 \right]$$
(4.37)

Für hinreichend große Werte von K_{gp} ist ein Übergang der Summe zu einem Integral möglich. Weiterhin ist bekannt, daß alle Werte r'(k) des Fehlersignals eine Amplitudengleichverteilung über den Wertebereich von $(-N_2, N_2)$ aufweisen. Beim Übergang zum Integral werden die Summanden nach wachsenden r'(k) umsortiert.

$$I = \frac{1}{K_{gp}} \sum_{i=1}^{K_{gp}} e^{-j2\pi \frac{r'(i)}{M}} = I_r + jI_i \quad \text{mit}$$
(4.38)

$$-\frac{N}{2} < r'(i) < \frac{N}{2}$$
 (4.39)

Mit N >> 1 und $K_{gp} >> 1$ folgt für Gl. (4.38):

$$I_{r} = \frac{1}{N} \int_{-\frac{N}{2}}^{\frac{N}{2}} \cos\left(2\pi \frac{r'}{M}\right) dr' = \operatorname{si}\left(\pi \frac{N}{M}\right) = \operatorname{si}\left(\pi \frac{f_{DDS}}{f_{C}}\right)$$

$$I_{i} = \frac{1}{N} \int_{-\frac{N}{2}}^{\frac{N}{2}} \sin\left(2\pi \frac{r'}{M}\right) dr' = 0$$
(4.40)

Der Fourierkoeffizient von *f*_{DDS} berechnet sich nun zu:

$$\underline{X}_{K_{gp}} = \underline{X}_{K_{gp},ideal} + \underline{X}_{K_{gp},error}$$

$$= j \frac{1}{\pi} - j \frac{1}{2\pi} \left[1 - \operatorname{si} \left(\pi \frac{f_{DDS}}{f_C} \right) \right]$$

$$= j \frac{1}{2\pi} \left[1 + \operatorname{si} \left(\pi \frac{f_{DDS}}{f_C} \right) \right]$$
(4.41)

Vergleiche mit den durch GI. (4.36) ermittelten Werten für X_{Kgp} haben gezeigt, daß GI. (4.41) den Trägerfrequenzpegel für große *N* exakt repräsentiert ($\varepsilon_r < 10^{-8}$) [Henk98].

4.2.4 Spektrum des PDM₁-Signals mit Rückflankenmodulation

4.2.4.1 Spektrum der PDM₁ bei einer Eintonmodulation

Bei der Berechnung des Spektrums des unsymmetrisch pulsdauermodulierten Signals mit Rückflankenmodulation und äquidistanter Abtastung wird zunächst von einer Eintonmodulation mit einem Sinussignal der Frequenz f_m ausgegangen.



Abb. 4.21: Prinzipielle Funktionsweise der PDM bei Rückflankenmodulation

Für die Zeitpunkte der Vorderflanke t_{n1} und der Rückflanke t_{n2} sollen in Anlehnung an die Definition des modulierten Signals in Kap. 4.2.3.1 folgende Beziehungen gelten:

$$t_{n1} = nT_{DDS}$$

$$t_{n2} = nT_{DDS} + \tau \left(1 + m \cdot \sin(\omega_m nT_{DDS})\right)$$

mit $\tau = \frac{T_{DDS}}{2} = \frac{1}{2f_{DDS}}, \quad \tau \cdot m = \frac{T_C}{2} \Longrightarrow m = \frac{N}{M}$
(4.42)

Hierbei kennzeichnen n· T_{DDS} die äquidistanten Abtastzeitpunkte, *m* den Modulationsgrad ($0 \le m \le 1$), τ die unmodulierte Impulslänge und ω_m die Frequenz des modulierenden Sinussignals.

Das pulsdauermodulierte Signal kann durch eine Summe von positiven und negativen Einheitssprüngen σ (t-t_x) dargestellt werden.



Abb. 4.22: Rechteckimpuls als Überlagerung zweier Sprungfunktionen

$$s_{\text{mod}} = \sum_{n=-\infty}^{\infty} [\sigma(t-t_{n1}) - \sigma(t-t_{n2})]$$

$$= \sum_{n=-\infty}^{\infty} [\sigma(t-nT_{DDS}) - \sigma(t-nT_{DDS} - \tau(1+m \cdot \sin(\omega_m nT_{DDS})))]$$
(4.43)

Die Berechnung des Spektrums ist mit Hilfe der Fouriertransformation bei Anwendung folgender Beziehungen möglich [Hölz82]:

$$F\{\sigma(t-\tau_1)-\sigma(t-\tau_2)\} = \frac{e^{-j\omega\tau_1}-e^{-j\omega\tau_2}}{j\omega}$$

$$e^{-j\varphi_1\sin\varphi_2} = \sum_{q=-\infty}^{\infty} (-1)^q J_q(\varphi_1) e^{jq\varphi_2}$$

$$\sum_{k=-\infty}^{\infty} e^{-j2\pi jkT} = \frac{1}{T} \sum_{k=-\infty}^{\infty} \delta\left(f-\frac{k}{T}\right)$$
(4.44)

Für das Spektrum des modulierten Signals ergibt sich somit folgender Zusammenhang:

$$\underline{X}_{mod}(\omega) = \sum_{n=-\infty}^{\infty} \frac{e^{-j\omega n T_{DDS}}}{j\omega} \left(1 - e^{-j\omega \tau} \sum_{q=-\infty}^{\infty} (-1)^{q} \cdot \mathbf{J}_{q}(\omega m \tau) \cdot e^{jq\omega_{m} n T_{DDS}} \right)$$

$$= \sum_{n=-\infty}^{\infty} \frac{e^{-j\omega n T_{DDS}}}{j\omega} - \sum_{n=-\infty}^{\infty} \sum_{q=-\infty}^{\infty} \frac{e^{-j\omega \tau}}{j\omega} \cdot (-1)^{q} \cdot \mathbf{J}_{q}(\omega m \tau) \cdot e^{-j(\omega - q\omega_{m})n T_{DDS}}$$
(4.45)

$$\underline{X}_{\text{mod}}(f) = \sum_{n=-\infty}^{\infty} \frac{1}{j2\pi f T_{DDS}} \delta(f - nf_{DDS}) - \sum_{n=-\infty}^{\infty} \sum_{q=-\infty}^{\infty} \frac{e^{-j2\pi f \tau}}{j2\pi f T_{DDS}} (-1)^q J_q(2\pi f m \tau) \delta(f - (qf_m + nf_{DDS}))$$

$$(4.46)$$

Das entstehende Spektrum ist zweifach unbegrenzt (n, $q \in \mathbb{Z}$) und besteht aus folgenden Teilkomponenten:

• Gleichanteil $\delta(f)$:

$$X(0) = \frac{1}{2}$$
(4.47)

• Basisbandspektrallinien $\delta(f-qf_m)$:

$$\underline{X}_{qf_m} = \frac{1}{2\pi} \cdot \frac{f_{DDS}}{qf_m} \cdot \mathbf{J}_q \left(\pi m' \frac{qf_m}{f_C} \right) \cdot j(-1)^q e^{-j\pi \frac{qf_m}{f_{DDS}}} \quad \text{mit} \quad m' = 1$$

$$|\underline{X}_{qf_m}| = \frac{1}{2\pi} \cdot \left| \frac{f_{DDS}}{qf_m} \cdot \mathbf{J}_q \left(\pi m' \frac{qf_m}{f_C} \right) \right|$$
(4.48)

• Trägerspektrallinien $\delta(f-nf_{DDS})$:

$$\underline{X}_{nf_{DDS}} = \frac{1}{j} \cdot \frac{1}{2\pi n} \cdot \left(1 - (-1)^n \operatorname{J}_0\left(\pi m' \frac{nf_{DDS}}{f_C}\right) \right) \\
\left| \underline{X}_{nf_{DDS}} \right| = \frac{1}{2\pi n} \cdot \left(1 - (-1)^n \operatorname{J}_0\left(\pi m' \frac{nf_{DDS}}{f_C}\right) \right) \tag{4.49}$$

• Seitenbänderspektrallinien $\delta(f-(nf_{DDS}+qf_m))$:

$$\underline{X}_{nf_{DDS}+qf_{m}} = \frac{1}{2\pi} \cdot \frac{f_{DDS}}{nf_{DDS} + qf_{m}} \cdot \mathbf{J}_{q} \left(\pi m' \frac{nf_{DDS} + qf_{m}}{f_{C}} \right) \cdot j(-1)^{q} e^{-j\pi \frac{nf_{DDS} + qf_{m}}{f_{DDS}}}$$

$$|\underline{X}_{nf_{DDS}+qf_{m}}| = \frac{1}{2\pi} \cdot \left| \frac{f_{DDS}}{nf_{DDS} + qf_{m}} \cdot \mathbf{J}_{q} \left(\pi m' \frac{nf_{DDS} + qf_{m}}{f_{C}} \right) \right|$$

$$(4.50)$$

Abb. 4.23 zeigt beispielhaft das durch die Gl. (4.47) bis Gl. (4.50) definierte Spektrum eines pulsdauermodulierten Signals. Das Modulationssignal ist ein Sinussignal mit der Frequenz $f_m = 1$ MHz. Für die Parameter f_{DDS} und f_C gilt:



Abb. 4.23: Spektrum des pulsdauermodulierten Signals bei einer Eintonmodulation

4.2.4.2 Spektrum der PDM₁ bei einer Mehrtonmodulation

Im letzten Abschnitt wurde für die Beschreibung des Ausgangssignals der Pulse-Output-DDS eine Eintonmodulation mit einem Sinussignal der Frequenz fm angenommen. Die Amplitude des Modulationssignals u_m wurde dabei so gewählt, daß die maximale Änderung der Impulsdauer gleich $\pm T_{\rm C}/2$ ist. Im Kap. 4.2.3.1 hingegen wurde von einem sägezahnförmigen Modulationssignal ausgegangen, das durch die modifizierte Restfolge $\{r'\}$ gebildet wird und eine Grundfrequenz f_{er} gemäß GI. (4.29) aufweist. Die durch das sägezahnförmige Signal verursachte maximale Änderung der Impulsdauer ist ebenfalls gleich $\pm T_{\rm C}/2$. Das durch die Folge $\{r'\}$ gebildete sägezahnförmige Signal beschreibt das zeitliche Jitter der DDS exakt. Der Ansatz bei der Berechnung des Spektrums des PDM₁-Signals muß deshalb dahingehend geändert werden, daß die Signalform des Modulationssignals um sägezahnförmig ist. Dies entspricht jedoch einem Übergang zu einer Mehrtonmodulation. Die analytische Beschreibung einer Pulsdauermehrtonmodulation ist ähnlich wie die Frequenz- bzw. Phasenmodulation mit einem Mehrtonsignal sehr kompliziert. Es ist nicht möglich, die Mehrtonmodulation als eine additive Überlagerung von einzelnen Eintonmodulationen aufzufassen, da die Modulation nicht mit linearen Operatoren zu beschreiben ist. Eine Ausnahme bildet die Annahme eines sehr kleinen Modulationsgrades т, da in diesem Fall der Übergang zu einem amplitudenmodulierten Signal möglich ist. Bei der Amplitudenmodulation ist die Beschreibung der Mehrtonmodulation durch die additive Überlagerung von Eintonmodulationen möglich, da diese Modulation einer linearen Operation entspricht.

Im hier vorliegenden Fall kann der Übergang zu einer Amplitudenmodulation nicht angewendet werden, da der wirksame Modulationsgrad große Werte annimmt. Statt dessen wird davon ausgegangen, daß durch den Vergleich der Effektivwerte der modulierenden Signale ein modifizierter Modulationsgrad m° für die Eintonmodulation gewonnen werden kann. Die so gebildete Eintonmodulation mit einem Sinussignal und einem Modulationsgrad m° entspricht näherungsweise der Mehrtonmodulation mit dem sägezahnförmigen Signal, da der Modulationsgrad m direkt proportional zum Argument x der Besselfunktion $J_q(x)$ bei der Pulsdauermodulation ist (vgl. Gl. (4.46)).

Um den Rechenaufwand gering zu halten, wird zunächst eine normierte mittelwertfreie Restwertfolge { r_N '(k)} eingeführt. Als Referenzamplitude wird der Wert *N*/2 verwendet. Gl. (4.39) verändert sich dementsprechend zu:

$$r'_{N}(k) = \frac{2}{N}r'(k)$$
 , $-1 < r'_{N}(k) < 1$ (4.52)

Die Restwertfolge { $r_N(k)$ } bildet eine Sägezahnfunktion und es gilt:

$$\sqrt{E\{r_{N,DDS}^{2}\}} = r_{N,eff,DDS}^{\prime} = \frac{1}{\sqrt{3}}$$

$$\sqrt{E\{r_{N,sin}^{2}\}} = r_{N,eff,sin} = \frac{1}{\sqrt{2}}$$
(4.53)

Der modifizierte Modulationsgrad m' berechnet sich mit den Werten aus GI. (4.53) zu:

$$m' = \sqrt{\frac{\mathbf{E}\left\{r_{N,DDS}^{\prime 2}\right\}}{\mathbf{E}\left\{r_{N,\sin}^{2}\right\}}} = \sqrt{\frac{2}{3}}$$
(4.54)

Eine Überprüfung des Ergebnisses und damit eine vergleichende Aussage ist unmittelbar zunächst nur für den Betrag des Fourierkoeffizienten $|\underline{X}_{f_{DDS}}|$ möglich. Gl. (4.49) und Gl. (4.41) ergaben folgende Beziehungen für die Modulation mit einem Sinussignal

$$\left|\underline{X}_{f_{DDS}}\right| = \frac{1}{2\pi} \cdot \left(1 + J_0 \left(\pi m' \frac{f_{DDS}}{f_C}\right)\right)$$
(4.55)

und für die Modulation mit einem Sägezahnsignal

$$\left|\underline{X}_{K_{gp}}\right| = \left|\underline{X}_{f_{DDS}}\right| = \frac{1}{2\pi} \left[1 + \operatorname{si}\left(\pi \frac{f_{DDS}}{f_{C}}\right)\right]$$
(4.56)

In Abb. 4.24 sind die Funktionen aus den GI. (4.55) und GI. (4.56) bei einem Modulationsgrad $m' = \sqrt{2/3}$ gemäß GI. (4.54) dargestellt. Der relative Fehler ε_r bleibt bis zu einem Frequenzverhältnis $f_{\text{DDS}}/f_{\text{C}}$ von 0,61 kleiner als 1%. Für größere Werte wird die Pegelberechnung nach GI. (4.55) zunehmend ungenauer, weil die Anpassung an die Mehrtonmodulation mit Hilfe des modifizierten Modulationsgrades m' für große Werte des Modulationsgrades zu immer größeren Fehlern führt. Über den gesamten Definitionsbereich des Frequenzverhältnisses aus $f_{\text{DDS}}/f_{\text{C}}$ bleibt der Fehler kleiner als 8%. Es läßt sich schlußfolgern, daß mit Hilfe des modifizierten Modulationsgrades m' die spektrale Beschreibung der Pulsdauermodulation mit einem Sägezahnsignal erfolgen kann.



Abb. 4.24: Amplitudenverläufe der Spektrallinie f_{DDS} nach den GI. (4.55) und GI. (4.56) und deren relative Abweichung zueinander

4.2.5 Kenngrößen zur Bewertung der spektralen Eigenschaften

Für die qualitative Bewertung der spektralen Eigenschaften des Ausgangssignals der modifizierten Pulse-Output-DDS ist die Einführung von Kenngrößen notwendig. Die Auswahl solcher Kenngrößen erfolgt in Anlehnung an die in Kap. 2.2 eingeführten allgemeinen Kenngrößen zur qualitativen Bewertung von Frequenzsynthesizern. Es ist zu beachten, daß die direkte Angabe des Phasenrauschens des DDS-Ausgangssignals nicht sinnvoll ist. Durch die DDS werden nur Störsignale generiert, die nicht zufällig sondern determiniert und periodisch sind. Alle periodische Störsignale führen aber unmittelbar zu diskreten Störern, die durch die Kenngröße SFDR erfaßt werden. Im Sinne der in Kap. 2.2.5 eingeführten Kenngröße Phasenrauschen ist die DDS als gewöhnlicher Frequenzteiler zu betrachten. Auf die nähere Beschreibung des Phasenrauschens eines Frequenzteilers wird hier verzichtet, da daraus nicht unmittelbar bedeutsame Aussagen für die qualitative Bewertung des DDS-Signals abgeleitet werden können. Statt der Kenngröße Phasenrauschen wird für die Bewertung der spektralen Eigenschaften des synthetisierten Signals das Signal-Stör-Verhältnis des DDS-Ausgangssignals bestimmt.

4.2.5.1 Signal-Stör-Verhältnis des DDS-Ausgangssignals

Die Güte eines gestörten Signals wird in der Nachrichtentechnik gewöhnlich mit Hilfe der Kenngröße Signal-Stör-Abstand global charakterisiert. Der Signal-Stör-Abstand (SNR) ist als logarithmisches Maß des Verhältnisses aus Signal- und Störleistung definiert.

$$\frac{SNR}{dB} = 10 \cdot \lg \frac{P_{Nutz}}{P_{Stör}}$$
(4.57)

Zur Bestimmung des Signal-Stör-Abstandes SNR_{DDS} des DDS-Ausgangssignals ist es zunächst notwendig, die Begriffe Signal- bzw. Störleistung näher zu definieren. Das DDS-Signal wird entsprechend Kap. 4.2.3.1 als Modulationsprodukt einer Pulszeitmodulation aufgefaßt. Die Nutzsignalleistung entspricht der Summe der Leistungen bei allen ganzzahligen Vielfachen der Frequenz f_{DDS} . Das modulierende Signal u_m ist bei Verwendung der modifizierten Restwertfolge {r'(k)} mittelwertfrei bei gleichzeitiger Amplitudengleichverteilung. Entsprechend dem idealen DDS-Ausgangssignal wird das Trägersignal der Modulation aus einer Folge von Rechteckimpulsen mit einer Periodendauer von $T_{DDS}=1/f_{DDS}$ bei einer Trägerimpulsamplitude von $A_S = 1$ und einem Tastgrad von 50% gebildet. Für die Leistung des Trägersignals gilt dann:

$$P_{ges} = \frac{1}{2} = P_{=} + P_{\sim}$$

$$P_{=} = \frac{1}{4} \Longrightarrow P_{\sim} = \frac{1}{4}$$
(4.58)

Der Gleichanteil $P_{=}$ ist hier nicht von Bedeutung, so daß er in den weiteren Betrachtungen nicht berücksichtigt wird. Ein typisches Merkmal aller Winkelmodulationen ist die Verschiebung der Leistung vom Trägersignal in die Seitenbänder.

$$P_{\sim} = P_{Träger} + P_{Seitenbänder} \tag{4.59}$$

Für die Frequenz f_{DDS} und alle ganzzahligen Vielfachen von $n \cdot f_{DDS}$, $n \in \mathbb{N}$ gilt nach GI. (4.49) und GI. (4.54):

$$\underline{X}_{nf_{DDS}} = \frac{1}{j} \cdot \frac{1}{2\pi n} \cdot \left(1 - (-1)^n \operatorname{J}_0\left(\pi \sqrt{\frac{2}{3}} n \frac{f_{DDS}}{f_C}\right) \right)$$
(4.60)

Die Nutzsignalleistung P_{Nutz} ergibt sich damit zu:

$$P_{Nutz} = P_{Träger} = 2\sum_{n=1}^{\infty} \left| \underline{X}_{nf_{DDS}} \right|^{2}$$

$$= \frac{1}{2\pi^{2}} \cdot \sum_{n=1}^{\infty} \frac{1}{n^{2}} \left(1 - (-1)^{n} J_{0} \left(\pi \sqrt{\frac{2}{3}} n \frac{f_{DDS}}{f_{C}} \right) \right)^{2}$$
(4.61)

Die Seitenbänder charakterisieren im Falle der Pulse-Output-DDS das unerwünschte Störsignal. Es gilt:

$$P_{Stör} = P_{Seitenbänder} = P_{\sim} - P_{Nutz}$$
(4.62)

Damit läßt sich der Signal-Stör-Abstand angeben zu:

$$\frac{SNR_{DDS}}{dB} = 10 \cdot \lg \frac{\sum_{n=1}^{\infty} \frac{1}{n^2} \left(1 - (-1)^n \operatorname{J}_0 \left(\pi \sqrt{\frac{2}{3}} n \frac{f_{DDS}}{f_C} \right) \right)^2}{\frac{\pi^2}{2} - \sum_{n=1}^{\infty} \frac{1}{n^2} \left(1 - (-1)^n \operatorname{J}_0 \left(\pi \sqrt{\frac{2}{3}} n \frac{f_{DDS}}{f_C} \right) \right)^2 \right)$$
(4.63)

Aufgrund des hohen Rechenaufwandes ist GI. (4.63) für schnelle Abschätzungen nicht geeignet. Es ist jedoch möglich, eine Näherungslösung zu finden, wenn das DDS-Ausgangssignal nicht als Modulationsprodukt sondern wie in Kap. 4.2.3.2 als Summe aus Idealsignal s_{ideal} und Fehlersignal s_{error} betrachtet wird. Für die Berechnung der Nutzsignalleistung wird angenommen, daß das Störsignal zu allen Frequenzen $n \cdot f_{DDS}$, $n \in \mathbb{N}$ keinen Beitrag liefert. Es gilt:

$$P_{Nutz} \approx P_{\sim} = \frac{1}{4} \tag{4.64}$$

Das Störsignal s_{error} wird, wie in Kap. 4.2.3.2 dargestellt, durch eine periodische Folge von Rechteckimpulsen beschrieben. Die einzelnen Impulsbreiten sind durch die Werte r'(k) der in GI. (4.28) definierten mittelwertfreien modifizierten Restwertfolge festgelegt. Dabei wird davon ausgegangen, daß die Periodendauer des Störsignals den maximalen Wert von M Taktperioden T_{c} annimmt und damit genau N Jitterimpulse in dieser Zeit generiert werden. Zur Vereinfachung der Berechnung wird angenommen, daß N gleich einer ungeraden Zahl ist. Die Störsignalleistung $P_{Stör}$ berechnet sich dann zu:

$$P_{Stör} = \frac{1}{T_P} \int_{T_P} s_{error}^2(t) dt \quad \text{mit} \quad T_P = M \cdot T_C$$

$$= \frac{1}{MT_C} \sum_{k=1}^N \frac{|r'(k)|}{N} \cdot T_C = \frac{1}{MN} \cdot \sum_{k=1}^N |r'(k)| = \frac{2}{MN} \cdot \sum_{k=1}^{N-1} k \qquad (4.65)$$

$$= \frac{N^2 - 1}{4MN} \approx \frac{N}{4M} = \frac{1}{4} \frac{f_{DDS}}{f_C} \quad \text{für} \quad N >> 1$$

Der Signal-Stör-Abstand läßt sich jetzt viel einfacher angeben zu:

$$\frac{SNR_{DDS}}{dB} = 10 \cdot \lg \frac{f_C}{f_{DDS}}$$
(4.66)

Abb. 4.25 zeigt den Signal-Rausch-Abstand SNR_{DDS} entsprechend den Gl. (4.63) und Gl. (4.66). Die Summenbildung in Gl. (4.63) wurde nach n = 20000 Gliedern abgebrochen.

Obwohl im Ansatz von Gl. (4.66) keine Überlappungen des Stör- und des Nutzsignals im Frequenzbereich zugelassen wurden, ist der Fehler des SNR-Wertes nach Gl. (4.66) nicht größer als 1,7dB. Dies läßt den Schluß zu, daß Gl. (4.66) eine einfache Näherungslösung für die Berechnung von SNR_{DDS} ist. Andererseits repräsentiert Gl. (4.63) den SNR auch nur bedingt exakt, da die Trägerfrequenzpegelabschätzung für alle Frequenzwerte mit $f_{DDS} > {}^{6}_{10} \cdot f_{C}$ zunehmend ungenauer wird (siehe Kap. 4.2.4.2). Durch Simulationen konnte für diesen Frequenzbereich ein um ca. 0,5...1dB besserer SNR-Wert festgestellt werden.



Abb. 4.25: Signal-Stör-Abstand der Pulse-Output-DDS entsprechend Gl. (4.63) und Gl. (4.66)

Gl. (4.63) bzw. Gl. (4.66) können für die Berechnung des Signal-Stör-Abstandes einer Pulse-Output-DDS genau dann verwendet werden, wenn die große Wiederholperiode des DDS-Signals und damit die Periodizität die maximale Länge von gp = M Systemtaktperioden T_C aufweist. Dies ist der Fall, wenn *N* durch eine ungerade Zahl und *M* durch eine gerade Zahl bzw. umgekehrt repräsentiert werden. Ist der Wert von gp kleiner als *M*, so ist der tatsächliche Signal-Stör-Abstand in jedem Fall größer als der mit Gl. (4.63) bzw. Gl. (4.66) bestimmte Wert, da die in den Jitterimpulsen enthaltene Störleistung kleiner wird. Wenn *M* ein ganzzahliges Vielfaches von *N* ist, nimmt der Signal-Rausch-Abstand einen unendlich großen Wert an, da kein Jittersignal und somit keine Störleistung vorhanden ist. Dieser Effekt kann bei der Berechnung der Leistung $P_{stör}$ des Störsignals berücksichtigt werden. Zur Vereinfachung der Berechnung wird wieder angenommen, daß *N* gleich einer ungeraden Zahl ist.

$$P_{Stör} = \frac{1}{gp \cdot T_C} \frac{N}{K_{gp}} \sum_{k=1}^{N} \frac{|r'(k)|}{N} \cdot T_C = \frac{2}{gp \cdot K_{gp}} \cdot \sum_{k=1}^{2} k$$

$$= \frac{N}{M} \frac{K_{gp}^2 - 1}{4K_{gp}^2} = \frac{1}{4} \frac{f_{DDS}}{f_C} \frac{K_{gp}^2 - 1}{K_{gp}^2}$$
(4.67)

Daraus folgt:



Abb. 4.26: Abschätzung des SNR-Wertes mit GI. (4.68) im Vergleich zu GI. (4.66)

Die eingeführte Kenngröße Signal-Stör-Abstand beschreibt die spektralen Eigenschaften des DDS-Ausgangssignals nicht ausreichend, da durch den SNR keine Aussagen über die spektrale Verteilung der Störleistung gemacht werden.

4.2.5.2 SFDR der modifizierten Pulse-Output-DDS

Im Spektrum des DDS-Ausgangssignals treten prinzipbedingt diskrete Störsignale auf, welche die spektrale Reinheit des synthetisierten Signals erheblich beeinflussen. Als Maß für die spektrale Reinheit des DDS-Ausgangssignals dient die Kenngröße SFDR (**S**purious **F**ree **D**ynamic **R**ange) (siehe Kap. 2.2.4). Der SFDR ist das logarithmische Maß für den Unterschied zwischen der Amplitude der 1. Harmonischen des DDS-Ausgangssignals bei der Frequenz f_{DDS} und der größten auftretenden Amplitude einer diskreten Störfrequenz. Es wird jedoch keine Aussage darüber gemacht, bei welcher Frequenz genau die diskrete Störfrequenz im Frequenzband auftritt.

$$\frac{SFDR_{DDS}}{dBc} = 20 \cdot \lg \frac{\left|\underline{X}_{\max,st \ddot{o}r}\right|}{\left|\underline{X}_{f_{DDS}}\right|}$$
(4.69)

Der SFDR kann unter Verwendung eines numerisch bestimmten Frequenzspektrums des DDS-Ausgangssignals auf eine einfache Weise ermittelt werden. Da das Jittersignal einen periodischen Verlauf besitzt, besteht das Spektrum des Jittersignals ausschließlich aus einzelnen Frequenzlinien. Von diesen wird die betragsmäßig größte Störfrequenzlinie zur Berechnung des SFDR herangezogen. Alle Frequenzlinien $f \neq n \cdot f_{DDS}$, $n \in \mathbb{N}$ beschreiben das Störsignal im Frequenzbereich, d.h., die Oberwellen der DDS-Ausgangsfrequenz f_{DDS} werden nicht als Störfrequenzlinien angesehen. Das Spektrum des Jittersignals ist über den gesamten Frequenzbereich von 0 bis unendlich verteilt. Es gilt jedoch $|\underline{X}(\infty)| \rightarrow 0$, da das Jittersignal ein reales Leistungssignal ist.

Für die Ermittlung des SFDR wird das DDS-Signal entsprechend Kap. 4.2.3.1 als Modulationsprodukt einer Pulszeitmodulation aufgefaßt. Das Modulationssignal wird durch eine Sägezahnfunktion beschrieben. Damit können die Störspektrallinien nur im Abstand ganzzahliger Vielfache der modifizierten Phasenfehlergrundfrequenz f_{er}^* von den Frequenzen $n \cdot f_{DDS}$, $n \in \mathbb{N}$ auftreten.

$$f_{stör} = nf_{DDS} \pm qf_{er}^* \quad , \quad n, q \in \mathbb{N}$$
(4.70)

Der schon in Kap. 4.2.3.1 beschriebenen Aliasing-Effekt führt dazu, daß $f_{er} \neq f_{er}^{*}$ ist. Es gilt:

$$f_{er}^{*} = \begin{cases} f_{er} \quad \text{wenn} \quad f_{er} \leq \frac{f_{DDS}}{2} \\ f_{DDS} - f_{er} \quad \text{wenn} \quad f_{er} > \frac{f_{DDS}}{2} \end{cases} \quad \text{mit} \quad f_{er} = \text{frac}\left(\frac{f_{c}}{f_{DDS}}\right) \cdot f_{DDS} \tag{4.71}$$

Für die Angabe des Störers mit der größten Amplitude wird vom modulierenden Sägezahnsignal nur die Grundwelle mit der Frequenz f_{er}^{*} in die Betrachtungen einbezogen. Alle Oberwellen haben eine kleinere Amplitude als die Grundwelle und führen damit zu kleineren Störfrequenzpegeln im Spektrum des Ausgangssignals. Die Fourierreihe des normierten modifizierten Phasenfehlersignals $r_{N}^{*}(t)$ läßt sich angeben zu:

$$r_N'(t) = \frac{2}{\pi} \sum_{n=1}^{\infty} \frac{(-1)^{n+1}}{n} \sin\left(2\pi n f_{er}^* t\right)$$
(4.72)

Mit n = 1 wird in GI. (4.72) die Grundwelle indiziert. Für den Effektivwert der Grundwelle gilt dann:

$$\sqrt{\mathrm{E}\left\{r_{N,Grundwelle}^{\prime 2}\right\}} = r_{N,eff,Grundwelle}^{\prime} = \frac{2}{\pi\sqrt{2}}$$
(4.73)

Mit dem in GI. (4.73) gegebenen Effektivwert des Sägezahnsignals von r_N '(t) und dem in GI. (4.53) gegebenen Effektivwert des Referenzsinussignals kann nun der modifizierte Modulationsgrad m' ermittelt werden.

$$m' = \sqrt{\frac{E\{r_{N,Grundwelle}^{\prime 2}\}}{E\{r_{N,\sin}^{2}\}}} = \frac{2}{\pi}$$
(4.74)

Um Frequenz und Pegel des Störers mit der größten Amplitude berechnen zu können wird der modifizierte Modulationsgrad *m*⁴ nach Gl. (4.74) in Gl. (4.48) und Gl. (4.50) eingesetzt. Es werden nur die Besselfunktion 1. Ordnung in die Berechnungen einbezogen, da alle Besselfunktionen höherer Ordnung im vorliegenden Definitionsbereich zu vernachlässigen sind. Daraus folgt:

$$\left|\underline{X}_{nf_{DDS}\pm f_{er}^{*}}\right| = \frac{1}{2\pi} \cdot \frac{f_{DDS}}{nf_{DDS}\pm f_{er}^{*}} \cdot \left|\mathbf{J}_{1}\left(\pi \frac{2}{\pi} \frac{nf_{DDS}\pm f_{er}^{*}}{f_{C}}\right)\right|$$
(4.75)

Mit GI. (4.75) lassen sich Frequenz und Pegel des Störers mit der größten Amplitude in einfacher Näherung angeben. Für die Hüllkurve der maximal möglichen Störer ergibt sich folgende Beziehung:

$$\left|\underline{X}_{\max,st\"or,h\"ull}(f)\right| = \frac{1}{2\pi} f_{DDS} \frac{J_1\left(\frac{2}{f_c} \cdot f\right)}{f}$$
(4.76)

Das Maximum der Hüllkurve wird für f = 0 erreicht [Henk98]. Mit Anwendung der Bernoulli-L'Hospital'schen Regel ergibt sich:

$$\begin{aligned} \left| \underline{X}_{\max,st\"or} \right| &= \frac{1}{2\pi} f_{DDS} \cdot \lim_{f \to 0} \frac{J_1\left(\frac{2}{f_C}f\right)}{f} \\ &= \frac{1}{2\pi} f_{DDS} \cdot \lim_{f \to 0} \frac{J_0\left(\frac{2}{f_C}f\right) - J_2\left(\frac{2}{f_C}f\right)}{f_C} \\ &= \frac{1}{2\pi} \frac{f_{DDS}}{f_C} \end{aligned}$$
(4.77)

Mit GI. (4.56) und GI. (4.77) kann nun der SFDR_{DDS} angeben werden:

$$\frac{SFDR_{DDS}}{dBc} = 20 \cdot \lg \frac{f_{DDS}}{f_c \left(1 + \operatorname{si}\left(\pi \frac{f_{DDS}}{f_c}\right)\right)}$$
(4.78)

Der Verlauf des SFDR_{DDS} ist in Abb. 4.27 zu sehen. Da die Berechnung des Spektrums des pulsdauermodulierten Signals mit Hilfe von GI. (4.48) und GI. (4.50) für steigende DDS-Ausgangsfrequenzen zunehmend ungenauer wird (siehe Kap. 4.2.4.2), ist GI. (4.78) nicht uneingeschränkt gültig. Für DDS-Signalfrequenzen mit $f_{DDS} > \frac{3}{10} f_{C}$ wurde durch Simulationen ein um ca. 2 bis 3dB schlechterer Wert als mit GI. (4.78) ermittelt.



Abb. 4.27: SFDR einer Pulse-Output-DDS nach Gl. (4.78)

Mit Hilfe der eingeführten Kenngrößen SFDR_{DDS} und SNR_{DDS} kann die Güte des DDS-Ausgangssignals global bewertet werden. Es ist jedoch nicht möglich, durch diese Kenngrößen Aussagen zur spektralen Verteilung der Störleistung im DDS-Ausgangssignal zu erhalten. Gerade bei der Frequenzsynthese ist jedoch die spektrale Verteilung der Störleistung von besonderer Bedeutung.

Das Spektrum des Ausgangssignals der modifizierten Pulse-Output-DDS ist durch diskrete Störfrequenzlinien gekennzeichnet. Dabei ist besonders störend, daß sich einzelne Störfrequenzlinien sowohl in ihrem Pegel als auch in ihrer Frequenzlage kaum von der Nutzfrequenzlinie f_{DDS} unterscheiden. Aus diesem Grund ist die direkte Nutzung des synthetisierten Signals einer modifizierten Pulse-Output-DDS für viele Anwendungen nicht interessant. In Abb. 4.28 sind einige typische Spektren des DDS-Ausgangssignals beispielhaft dargestellt. Es ist bemerkenswert, daß sich die Störsignalenergie genau dann auf wenige Frequenzlinien konzentriert, wenn *N* und *M* einen gemeinsamen Teiler *a* mit *a*>>1 besitzen (siehe Abb. 4.28 bei $f_{\text{DDS}} = {}^{3}_{6} \cdot f_{C}$). In diesen Fällen reduzieren sich die mögliche Anzahl von Phasenfehlerwerten sowie der Wert der großen Wiederholperiode T_{gp} gegenüber den entsprechenden Maximalwerten um den Faktor *a* (siehe GI. (4.15)). Um diesen Effekt zu vermeiden, muß der Wert von *N* stets ungerade und der Wert von *M* stets gerade bzw. umgekehrt sein. Durch diese Maßnahme wird erzwungen, daß die große Wiederholperiode T_{gp} den Maximalwert von *M* Taktperioden T_{C} annimmt und damit die Störsignalleistung bestmöglich in dem zur Verfügung stehenden Frequenzbereich spektral verteilt wird.

79



In Abb. 4.28 markiert das Zeichen "•"eine diskrete Linie im Frequenzspektrum.



5 Verfahren zur Verbesserung der spektralen Eigenschaften einer Pulse-Output-DDS

Eine qualitative Verbesserung des DDS-Ausgangssignals ist auf unterschiedliche Weise möglich. Die nachfolgend angeführten Verfahren werden in den nächsten Abschnitten hinsichtlich ihrer Anwendung innerhalb einer Pulse-Output-DDS näher untersucht:

- absoluter Störsignalenergieverringerung durch
 - reale Erhöhung der Taktfrequenz f_C
 - virtuelle Takterhöhung infolge einer Jitterkorrektur
- Störsignalenergieumverteilung durch
 - Dithering (Addition eines zufälligen Rauschsignals)
 - Noise-Shaping (spektrale Formung mit einem determinierten dynamischen System)

Der einfachste Fall ist die reale Erhöhung der Taktfrequenz f_c . Durch diese Maßnahme wird das prinzipbedingte zeitliche Jitter des DDS-Ausgangssignals bezogen auf die Periodendauer des idealen Ausgangssignals verkleinert. Dieser Erhöhung sind jedoch Grenzen gesetzt. Insbesondere beschränken die verfügbaren digitalen Baugruppen die obere Grenzfrequenz auf ca. 1GHz. Da die Leistungsaufnahme der digitalen Schaltungen direkt an die Taktfrequenz gekoppelt ist, entsteht bei derart hohen Taktfrequenzen ein unvertretbar hoher Leistungsbedarf für den Betrieb des DDS-Synthesizers. Außerdem ist die Verwendung kostengünstiger Herstellungstechnologien (z.B. CMOS) bei der Integration der Synthesizer nicht mehr möglich. Deswegen kann diese Möglichkeit zur Verbesserung der spektralen Eigenschaften des DDS-Ausgangssignals nur bedingt ausgenutzt werden.

5.1 Virtuelle Erhöhung der Taktfrequenz

Zunächst soll in einem Gedankenexperiment die Taktfrequenz f_{C} einer Pulse-Output-DDS unmittelbar um den Faktor *B* auf einen neuen Wert $f_{C,V} = B f_{C}$ erhöht werden. Dabei soll der Wert von *B* gleich einer 2er Potenz sein.

$$B = 2^b, \quad b > 0, \quad b \in \mathbb{N}$$

$$(5.1)$$

Weiterhin soll angenommen werden, daß sich durch die Erhöhung der Taktfrequenz auf $f_{C,V}$ die DDS-Ausgangsfrequenz f_{DDS} nicht ändern soll. Ausgehend von GI. (4.19) gilt:

$$f_{DDS} = \frac{N}{M} f_C = \frac{N}{M_V} f_{C,V} , \quad N, M, M_V \in \mathbb{N}$$
(5.2)

GI. (5.2) macht deutlich, daß der Parameter *M*, der den Überlaufwert des Phasenakkumulators beschreibt, ebenfalls um den Faktor B größer werden muß und somit gilt:

$$M_V = B \cdot M \tag{5.3}$$

Unter der Annahme, daß im Phasenakkumulator alle Werte im binären Zahlenformat dargestellt und verarbeitet werden, erhöht sich unter Beachtung von Gl. (5.1) die Bitbreite des Akkumulators um b-Bit. Durch die Erhöhung der Taktfrequenz werden B neue äquidistante Taktzeitpunkte innerhalb einer Periodendauer $T_{\rm C}$ geschaffen, an denen die Generierung des Ausgangssignals durch die DDS erfolgen kann. Da die Generierung des DDS-Signals genau zu dem nächst möglichen Taktzeitpunkt $T_{ov}(k)$ nach dem idealen Ausgabezeitpunkt $T_{opt}(k) = k T_{DDS}$ erfolgt (siehe GI. (4.17)), ist das zeitliche Jitter des DDS-Signals gegenüber dem idealen Ausgangssignal nach der Erhöhung der Taktfrequenz im Mittel um den Faktor B kleiner. Durch die Erhöhung der Taktfrequenz wird demzufolge die Fehler- bzw. Jittersignalenergie kleiner. Im Mittel erfolgt eine Verringerung um den Faktor B.

Für die aktuellen Akkumulatorinhalte $A_{V}(I)$ nach Erhöhen der Taktfrequenz um den Faktor B gilt:

$$A_{V}(l) = l \cdot N \pmod{M_{V}}, \quad l \in \{0, 1, \dots, gp_{V} - 1\}, \quad l \in \mathbb{N}$$
$$= l \cdot N \pmod{M \cdot B} \quad \text{mit} \quad gp_{V} = \frac{\text{kgv}(N, M_{V})}{N}$$
(5.4)

Während einer großen Wiederholperiode $T_{gp,V} = gp_V T_{C,V}$ treten genau $K_{gp,V}$ Akkumulatorüberläufe auf, die eine neue Restfolge $\{r_{v}\}$ bilden:

$$r_{V}(k) = l \cdot N \left(\mod M_{V} \right) \quad \forall l : \operatorname{floor}(\frac{l \cdot N}{M_{V}}) - \operatorname{floor}(\frac{(l-1) \cdot N}{M_{V}}) = 1$$

$$k \in \left\{ 1, 2, \dots, K_{gp} \right\}, \quad l \in \left\{ 0, 1, \dots, gp_{V} - 1 \right\}, \quad r_{V}(k) \in \left[0, N - 1 \right]$$

$$\operatorname{mit} \quad K_{gp,V} = \frac{\operatorname{kgv}(N, M_{V})}{M_{V}}$$
(5.5)

Gl. (5.5) läßt sich vereinfachen zu:

$$r_{V}(k) = k \cdot R_{V} \pmod{N} \quad \text{mit} \quad R_{V} = \left(\operatorname{ceil}\left(\frac{M_{V}}{N}\right) \cdot N\right) \left(\operatorname{mod} M_{V}\right)$$

$$k \in \left\{1, 2, \dots, K_{gp, V}\right\}, \quad r_{V}(k) \in [0, N-1]$$
(5.6)

.

GI. (5.6) beschreibt die Restfolge { r_V }, die eine Pulse-Output-DDS mit einer um den Faktor *B* höheren Taktfrequenz $f_{C,V}$ liefert, wenn gleichzeitig gilt, daß die Frequenz f_{DDS} des DDS-Signals vor und nach der Takterhöhung identisch ist.

Soll nun anstelle der realen Erhöhung der Taktfrequenz eine virtuelle Erhöhung erfolgen, muß zunächst dafür gesorgt werden, daß die Systemtaktperiode $T_{\rm C} = 1/f_{\rm C}$ in *B* äquidistante Zeitabschnitte unterteilt wird. Somit werden innerhalb einer Systemtaktperiode $T_{\rm C}$ gerade *B* neue Zeitpunkte geschaffen, zu denen eine Generierung des DDS-Signals möglich ist. Man kann sich leicht vorstellen, daß durch diese Maßnahme ein virtuelles Taktraster mit einer Periodenlänge von $T_{\rm C,V} = T_{\rm C}/B$ entsteht, d.h. die Systemtaktfrequenz wurde scheinbar um den Faktor *B* erhöht. Die Generierung der *B* zusätzlichen Ausgabezeitpunkte kann z.B. mit einer Delay-Line erfolgen, die aus *B* identischen Verzögerungsgliedern besteht (siehe Abb. 5.1).



 τ_0 wird auf einem konstanten Wert gehalten. Die Signalausgabe erfolgt durch das Schließen des i-ten Schalters, wobei eine Signalverzögerung von i- τ_0 realisiert wird.

Abb. 5.1: Prinzipschaltbild einer Delay-Line

Die Gesamtverzögerungszeit $T_{d,ges}$ der Delay-Line muß unter diesen Annahmen gerade gleich einer Systemtaktperiode T_C sein. Für die Generierung des DDS-Ausgangssignals ist nun gerade der Ausgabezeitpunkt auszuwählen, der dem einer Pulse-Output-DDS mit der Ausgangsfrequenz f_{DDS} entspricht, die aber mit einer um den Faktor *B* höheren Taktfrequenz betrieben wird. Prinzipiell entspricht dieser Vorgang einer zeitlichen Verschiebung des Ausgabezeitpunktes des DDS-Signals. Abb. 5.2 zeigt die Lage des korrigierten Ausgabezeitpunktes T_{cor} der ov-Flanke bei einer virtuellen Erhöhung der Taktfrequenz f_C um den Faktor *B* bezogen auf die Zeitpunkte T_{ov} und T_{opt} .



Abb. 5.2: Realisierung der teilweisen Jitterkorrektur

Da durch die virtuelle Erhöhung der Taktfrequenz f_C das zeitliche Jitter des DDS-Signals nicht vollständig beseitigt, sondern nur verringert werden kann, spricht man auch von einer teilweisen Jitterkorrektur.

Aus dem eben durchgeführten Gedankenexperiment zur teilweisen Jitterkorrektur und entsprechend der dargestellten Funktionsweise in Abb. 5.2 lassen sich folgende Bedingungen für den Ausgabezeitpunkt T_{cor} des korrigierten Signals ableiten:

$$T_{opt} \leq T_{cor} \leq T_{ov}$$

$$T_{cor} - T_{opt} < T_{C,V} , \quad T_{C,V} \text{ ... virtuelle Taktperiode}$$

$$T_{C,V} = \frac{T_C}{B} , \quad B = 2^b$$
(5.7)

 $T_{C,V}$ stellt die nach der teilweisen Jitterkorrektur gültige neue Periodendauer des jetzt virtuellen Taktsignals dar. Durch die Jitterkorrektur wird die Taktfrequenz f_C scheinbar um den Faktor *B* vergrößert.

Unter Beachtung der Bedingung (5.7) muß für eine teilweise Jitterkorrektur gemäß Abb. 5.2 die ov-Flanke um $c(k)/B T_c$ in die Vergangenheit verschoben werden. Die Realisierung von negativen Verzögerungszeiten ist aber praktisch nicht möglich. Deshalb wird das DDS-

Ausgangssignal bei der Realisierung der teilweisen Jitterkorrektur generell um eine Taktperiode $T_{\rm C}$ verzögert. Die ov-Flanke kann nun wie in Abb. 5.2 dargestellt, um

$$T_{d}(k) = \frac{B - c(k)}{B} T_{c} = \frac{c'(k)}{B} T_{c}$$

$$k \in \{1, 2, \dots, K_{gp,V}\}, \quad c'(k) \in [1, B], \quad c'(k) \in \mathbb{N}$$
(5.8)

verzögert werden. In GI. (5.8) repräsentiert der Wert c'(k) die Anzahl der Verzögerungsglieder einer Delay-Line, die zur Realisierung der Verzögerungszeit $T_d(k)$ notwendig sind. Jedes Verzögerungsglied muß eine Verzögerungszeit $T_{d0} = 1/B T_C$ aufweisen.

Entsprechend GI. (5.8) muß für die Realisierung von $T_d(k)$ zunächst der Wert c(k) und anschließend daraus der Wert von c'(k) bestimmt werden. Unter Beachtung von (5.7) ergeben sich für die Berechnung des Wertes c(k) folgende Randbedingungen (siehe auch Abb. 5.2):

(1)
$$\frac{r(k)}{N} - \frac{c(k)}{B} \ge 0, \quad k \in \{1, 2, \dots, K_{gp,V}\}$$

(2)
$$\left|\frac{r(k)}{N} - \frac{c(k)}{B}\right| \to \text{Min}$$
 (5.9)

Ausgehend von den in (5.9) dargestellten Randbedingungen läßt sich folgende Berechnungsvorschrift für *c*(k) bilden:

$$c(k) \le r(k) \cdot \frac{B}{N} \to c(k) = \operatorname{floor}\left(r(k) \cdot \frac{B}{N}\right)$$
(5.10)

GI. (5.10) zeigt, daß für die Berechnung von c(k) eine Multiplikation mit dem Faktor B und eine Division durch das Steuerwort N auszuführen sind. Bei der praktischen Realisierung der DDS ergeben sich daraus erhebliche Schwierigkeiten, da für die Multiplikation und Division in der Regel umfangreiche Rechenwerke erforderlich sind. Die Multiplikation mit dem Faktor Breduziert sich unter Beachtung von GI. (5.1) zu einer Bitshift-Operation, wenn davon ausgegangen wird, daß alle Zahlenwerte im binären Zahlenformat dargestellt werden. Um bei der Division eine ähnliche Aufwandsreduktion zu erreichen ist es notwendig, das Steuerwort Nkonstant zu halten. Es gilt dann:

$$N = 2^n = \text{konstant}, \quad n \in \mathbb{N}$$
 (5.11)

Dadurch vereinfacht sich die Division mit der Binärzahl *N* ebenfalls zu einer Bitshift-Operation. Es ist möglich, eine DDS mit konstantem Steuerwort $N = 2^n$ zu realisieren, indem der Wert des Parameters *M* variabel gestaltet wird (vgl. Kap. 4.2.1). Die Berechnung des gesamten Ausdruckes *r*(k)·*B*/*N* reduziert sich unter diesen Voraussetzungen zu einer einfachen BitshiftOperation um n-b Bits nach rechts (N > B). Abb. 5.3 zeigt beispielhaft die Realisierung der Berechnungsvorschrift aus GI. (5.10) für einen Wert c(k) mit Hilfe eines m-Bit breiten Registers.

m = 10;
$$N = 2^8 = 256 \rightarrow n = 8$$
, $B = 2^5 = 32 \rightarrow b = 5$, $r(k) = 117$
 $\Rightarrow n-b = 3 \Rightarrow 3$ mal Bitshift nach rechts

Bitposition: 10 9 8 7 6 5 4 3 2 1
Bitwertigkeit: 2⁹ 2⁸ 2⁷ 2⁶ 2⁵ 2⁴ 2³ 2² 2¹ 2⁰

$$r(k)$$
: 0 0 0 1 1 1 0 1 0 1 (117 dezimal)
 $r(k)$ um 3 Bits nach
rechts verschoben: 0 0 0 0 0 1 1 1 0 (14 dezimal) $\Rightarrow c(k) = \underline{14}$
 $c(k) = \operatorname{floor}\left(r(k) \cdot \frac{B}{N}\right) = \operatorname{floor}\left(\frac{117}{8}\right) = \operatorname{floor}(14,625) = \underline{14}$

Abb. 5.3: Berechnung des Wertes c(k) bei konstantem Wert N

Aufgrund der binären Zahlendarstellung kann der Wert c(k) durch unmittelbares Auslesen der Bitpositionen n-b+1 bis n direkt aus der Binärzahl r(k) ermittelt werden kann. Wie schon weiter oben erwähnt, wird für eine reale Ausführung der teilweisen Jitterkorrektur der Wert c'(k) = B - c(k) benötigt. Die Berechnung ist bei binärer Zahlendarstellung durch die Bildung des Zweierkomplements von c(k) möglich. Abb. 5.4 veranschaulicht diesen Vorgang.

$$c(k) = 14, B = 2^5 = 32$$

Bitposition: 5 4 3 2 1
Bitwertigkeit:
$$2^4 \ 2^3 \ 2^2 \ 2^1 \ 2^0$$

c: 0 1 1 1 0 (14 dezimal)
c' = \overline{c} +1: 1 0 0 1 0 (18 dezimal) \Rightarrow c' = 18
c' = $B - c = 32 - 14 = 18$

Abb. 5.4: Berechnung des Wertes c'(k) bei konstantem Wert N

Die Verwendung eines konstanten Steuerwortes N ist für viele Anwendungsfälle unbrauchbar, da bei einem Wechsel der DDS-Ausgangsfrequenz ein prinzipbedingter Phasensprung auftritt (vgl. Kap. 4.2.1). Wird andererseits die Frequenz des DDS-Signals mit Hilfe des Steuerwortes N eingestellt, läßt sich die notwendige Division $r(k) \cdot B/N$ nicht auf eine Bitshift-Operation reduzieren. Statt dessen ist ein b-Bit breiter Hardware-Dividierer zur Berechnung des Wertes c(k) notwendig. Der Schaltungsaufwand erhöht sich dadurch wesentlich. Durch die teilweise Jitterkorrektur wird das Fehlersignal, das durch die Restfolge {r} in GI. (4.25) charakterisiert ist, in ein neues Fehlersignal transformiert. Dieses neue Fehlersignal wird in GI. (5.6) durch die Restfolge { r_V } vollständig beschrieben. Es ist möglich, die Restfolge { r_V } direkt aus der Restfolge {r} zu ermitteln. Aus Abb. 5.2 läßt sich folgender Zusammenhang ableiten:

$$\frac{c(k)}{B} \cdot T_{C} + \frac{r_{V}(k)}{N} \cdot T_{C,V} = \frac{r(k)}{N} \cdot T_{C} , \quad k \in \{1, 2, \cdots, K_{gp,V}\}$$

$$\frac{c(k)}{B} + \frac{r_{V}(k)}{B \cdot N} = \frac{r(k)}{N}$$

$$c(k) \cdot N + r_{V}(k) = r(k) \cdot B$$
(5.12)

Aus Gl. (5.12) folgt unmittelbar:

$$c(k) \cdot N + r_{V}(k) = r(k) \cdot B \implies r_{V}(k) = r(k) \cdot B(\text{mod } N), \quad k \in \{1, 2, \dots, K_{gp, V}\}$$
(5.13)

Wenn das Steuerwort *N* der Bedingung von GI. (5.11) genügt und alle Werte im binären Zahlenformat dargestellt werden, kann die in GI. (5.13) beschriebene Rechenvorschrift für $r_V(k)$ mit Hilfe nur eines Registers realisiert werden. In diesem Fall kann $r_V(k)$ durch das Auslesen der Bitpositionen 1 bis n-b des Registers und anschließender Bitshift-Operation ermittelt werden.

$$m = 10, N = 2^{\circ} = 256 \rightarrow n = 8, B = 2^{\circ} = 32 \rightarrow b = 5, r(k) = 117$$

Bitposition: 10 9 8 7 6 5 4 3 2 1
Bitwertigkeit: 2⁹ 2⁸ 2⁷ 2⁶ 2⁵ 2⁴ 2³ 2² 2¹ 2⁰

Abb. 5.5: Berechnung des Wertes $r_V(k)$ bei konstantem Wert N

Bei einem variablen Steuerwort *N* hingegen wird der Wert $r_V(k)$ aus dem Ergebnis der Division $r(k) \cdot B/N$ abgeleitet. Mit Hilfe von GI. (5.13) erkennt man, daß $r_V(k)$ gerade durch den Rest der Divisionsoperation gebildet wird.

Zusammengefaßt kann festgestellt werden, daß es bei geeigneter Wahl der Werte für das Steuerwort *N* und den Korrekturfaktor *B* sehr einfach möglich ist, eine teilweise Jitterkorrektur an dem Ausgangssignal einer Pulse-Output-DDS auszuführen. Durch eine derartige Signalveränderung wird die Taktfrequenz der DDS virtuell um den Faktor *B* vergrößert. Dies hat erheblichen Einfluß auf die spektrale Reinheit des erzeugten DDS-Ausgangssignals. Der Wert von SFDR_{DDS} erhöht sich bei einer virtuellen Takterhöhung mit dem Faktor $B = 2^{b}$ mindestens um b·6dB (vgl. Abb. 5.6 mit Abb. 4.28). In Abb. 5.6 markiert das Zeichen "•"eine diskrete Linie im Frequenzspektrum.



Abb. 5.6: Spektrum des DDS-Signals nach der virtuellen Erhöhung der Taktfrequenz für verschiedene Ausgangsfrequenzen

5.2 Dithering

5.2.1 Prinzip

Das Dithering-Verfahren (dither = verwischen) ist ein Verfahren, um vorhandene diskrete Störfrequenzlinien im DDS-Spektrum vollständig zu eliminieren. Aus der Literatur [Whea81] ist bekannt, daß schon in den frühen achtziger Jahren versucht wurde, die Dithering-Methode mit einer Standard-DDS zu kombinieren. Die prinzipielle Idee besteht darin, durch die Einführung eines Zufallsprozesses die in den einzelnen Störfrequenzlinien enthaltene Leistung gleichmäßig auf das gesamte Frequenzband zu verteilen und somit ein kontinuierliches Störfrequenzspektrum zu erzeugen.



Abb. 5.7: Prinzipielle Darstellung der Auswirkungen des Dithering-Verfahrens auf die spektralen Eigenschaften des DDS-Signals

Das Fehlersignal der Pulse-Output-DDS wird durch die Restfolge {*r*} im Intervall einer großen Wiederholperiode T_{gp} vollständig beschrieben. Das DDS-Ausgangssignal weist gemäß GI. (4.17) immer eine Verzögerung $\tau_e \ge 0$ gegenüber dem idealen DDS-Signal auf. Der daraus resultierende Phasenfehler φ_{er} des DDS-Ausgangssignals ist deshalb in jedem Fall kleiner oder gleich null, da gilt:

$$x(t - \tau_e) \longrightarrow \underline{X}(\omega) \cdot e^{-j\omega \cdot \tau_e} = \underline{X}(\omega) \cdot e^{j\varphi_{er}(\omega)}$$
(5.14)

Aus GI. (5.14) folgt unmittelbar, daß φ_{er} <0, wenn τ_{e} >0. Um einen eindeutigen Zusammenhang zwischen φ_{er} und τ_{e} herstellen zu können, wird als Bezugswert für den Phasenfehlers φ_{er} die Periodendauer T_{C} des Taktsignals s_{C} eingeführt. Es gilt:

$$\varphi_{er}(k) = -2\pi \frac{\tau_e}{T_c} = -2\pi \frac{r(k)}{N}$$
(5.15)

Die Generierung des DDS-Ausgangssignals ist an das Taktraster $k T_c$, $k \in \mathbb{N}$ der DDS gebunden. Demzufolge kann der Wert des Phasenfehlers nur in Schritten von 2π rad verändert werden, wenn der Ausgabezeitpunkt des Signals um eine bestimmte Anzahl

Taktperioden $T_{\rm C}$ verschoben wird. Die Korrektur des Phasenfehlers um -2π rad wird durch eine einfache Verzögerung des DDS-Ausgangssignals um eine Taktperiode $T_{\rm C}$ erreicht. Eine Änderung der Phasenlage um $+2\pi$ rad ist theoretisch durch das vorzeitige Generieren des Signals um eine Taktperiode $T_{\rm C}$ möglich. Abb. 5.8 zeigt an einem Beispiel den Verlauf des Phasenfehlersignals $\varphi_{\rm er}$ und den Verlauf des gegenüber $\varphi_{\rm er}$ um $+2\pi$ rad verschobenen Fehlersignals $\varphi_{\rm cor}$ über ein große Wiederholperiode $T_{\rm gp}$.



Abb. 5.8: Zeitlicher Verlauf der Phasenfehlersignale φ_{er} und φ_{cor}

Durch die gewichtete Addition der Signale φ_{er} und φ_{cor} kann nun das Phasenfehlersignal vollständig eliminiert werden. Es gilt dann:

$$\gamma_{er}(k)\varphi_{er}(k) + \gamma_{cor}(k)\varphi_{cor}(k) = 0$$
(5.16)

Aus Abb. 5.8 lassen sich folgende Zusammenhänge für die Signalwerte $\varphi_{er}(k)$ und $\varphi_{cor}(k)$ ableiten:

$$\varphi_{er}(k) = -\frac{2\pi}{N} \cdot r(k), \quad \varphi_{cor}(k) = \frac{2\pi}{N} \cdot (N - r(k)), \quad k \in \{1, 2, \dots, K_{gp}\}$$
(5.17)

Der aus der gewichteten Addition resultierende Phasenfehler wird zu jedem Zeitpunkt *k* gleich null, wenn für das Verhältnis der Gewichte $\gamma_{er}(k)$ und $\gamma_{cor}(k)$ folgendes gilt:

$$\frac{\gamma_{er}(k)}{\gamma_{cor}(k)} = \frac{N - r(k)}{r(k)}$$
(5.18)

Das Verhältnis aus den Gewichten $\gamma_{er}(k)$ und $\gamma_{cor}(k)$ kann unmittelbar aus dem Restwert r(k)und dem Differenzwert N-r(k) gebildet werden. Es ist nicht möglich, die gewichtete Addition zu jedem Zeitpunkt k direkt auszuführen, da die Phasenverschiebung um $\gamma_{er} \cdot \varphi_{er}$ bzw. $\gamma_{cor} \cdot \varphi_{cor}$ wegen der Bindung an das Taktraster nicht direkt erzeugt werden kann. Zu jedem Zeitpunkt k stehen nur das Phasenfehlersignal φ_{er} und das um +2 π rad verschobene Phasenfehlersignal φ_{cor} zur Verfügung. Es ist jedoch denkbar, die gewichtete Addition auf einem anderen Weg zu erreichen. Dazu wird der Beobachtungszeitraum $T_{gp,dith}$ des DDS-Ausgangssignals auf L große Wiederholperioden T_{gp} erweitert. Innerhalb dieser Zeit tritt jeder mögliche Restwert *r*(k) genau L-mal auf. Zu den L Zeitpunkten mit ein und demselben Restwert r(k) wird entweder das Signal φ_{er} oder das Signal φ_{cor} entsprechend den Gewichten γ_{er} und γ_{cor} ausgegeben. Anders ausgedrückt, es wird innerhalb des Beobachtungszeitraumes γ_{er} -mal das Signal φ_{er} und γ_{cor} mal das Signal φ_{cor} bei Auftreten des Restes r(k) erzeugt. Über die gesamte Zeit $T_{ap,dith}$ betrachtet, ergibt sich somit die gewichtete Addition nach Gl. (5.16) für jeden auftretenden Restwert r(k). Der Nachteil dieser Realisierung der gewichteten Addition besteht darin, daß der resultierende Phasenfehler nur im zeitlichen Mittel gleich null wird, da Gl. (5.16) nur nach dem Ablauf von N großen Wiederholperioden mathematisch exakt nachgebildet wird. Für einen Beobachtungszeitraum $T_{\rm B} \ll T_{\rm gp,dith}$ ist der resultierende Phasenfehler demzufolge ungleich null und die durch das DDS-Fehlersignal verursachten diskreten Störer werden nicht vollständig beseitigt.

Das um +2 π rad verschobene Phasenfehlersignal φ_{cor} kann aus praktischen Gründen nicht direkt generiert werden. Es ist jedoch möglich, das DDS-Ausgangssignal generell um eine Taktperiode T_{c} zu verzögern. Dies führt zu einer absoluten Phasenverschiebung um -2 π rad und zu einer Vermeidung von negativen Verzögerungszeiten. Die Verzögerung des Ausgangssignals um eine Taktperiode T_{c} ist für die hier vorliegenden theoretischen Betrachtungen nicht von Bedeutung, so daß die weitere Verwendung des Signals φ_{cor} , das durch negative Verzögerungszeiten gekennzeichnet ist, nicht zu fehlerhaften Ergebnissen führt.

Die Bildung der Wichtungsfaktoren γ_{er} und γ_{cor} nach GI. (5.18) für einen bestimmten Restwert r(k) kann auf eine einfache Weise mit Hilfe eines Zufallsprozesses erfolgen. Die Zufallsvariable *v* liefert gleichverteilte natürliche Zahlen v(k) in dem abgeschlossenen Intervall [0,N-1]. Unter diesen Voraussetzungen lassen sich folgende relative Häufigkeiten definieren:

$$W_{cor,k} = W\{v < r(k)\} = \frac{r(k)}{N}, \quad W_{er,k} = W\{v \ge r(k)\} = 1 - W_{cor,k} = \frac{N - r(k)}{N}$$
(5.19)

Für das Verhältnis aus den relativen Häufigkeiten $W_{er,k}$ und $W_{cor,k}$ gilt damit:

5 Verfahren zur Verbesserung der spektralen Eigenschaften einer Pulse-Output-DDS

$$\frac{W_{er,k}}{W_{cor,k}} = \frac{N - r(k)}{r(k)} = \frac{\gamma_{er}(k)}{\gamma_{cor}(k)}$$
(5.20)

Die Häufigkeitswerte $W_{er,k}$ und $W_{cor,k}$ können mit Hilfe eines Komparators gebildet werden, der zu jedem Zeitpunkt k die Zufallszahl v(k) mit dem Restwert r(k) vergleicht. Eine Möglichkeit der Realisierung des Dithering-Verfahrens in einer Pulse-Output-DDS ist in Abb. 5.9 dargestellt. Das Blockschaltbild zeigt alle notwendigen Baugruppen, um welche die DDS erweitert werden muß.



Bem.: Das Ausgangssignal s_{dith} ist gegenüber dem ursprünglichen DDS-Ausgangssignal um eine Taktperiode T_{C} verzögert.

Abb. 5.9: Blockschaltbild der Pulse-Output-DDS mit Dithering

Da das Ausgangssignal s_{dith} gegenüber dem ursprünglichen DDS-Ausgangssignal um eine Taktperiode T_{C} verzögert ist, trägt das Signal s_{1d} die Phasenfehlerinformation des Signals φ_{er} und das Signal s_1 den um +2 π rad verschobenen Phasenfehler φ_{cor} .

Durch die Einführung des Dithering-Verfahrens erhöht sich der Wertebereich des Phasenfehlers φ_{dith} des DDS-Ausgangssignals auf (-2 π ,+2 π):

$$\varphi_{dith}(k) = \frac{r_{dith}(k)}{N} 2\pi , \quad r_{dith}(k) \in [-N+1, N-1], \quad r_{dith}(k) \in \mathbb{N}$$
(5.21)

Die Werte $r_{dith}(k)$ in GI. (5.21) können als äquivalente Restwerte interpretiert werden, die das DDS-Fehlersignal nach Anwendung des Dithering-Verfahrens vollständig beschreiben. Um eine einfachere Darstellung zu ermöglichen, wird im folgenden nur noch r_{dith} zur Beschreibung des Phasenfehlers nach Anwendung des Dithering-Verfahrens verwendet. Das Auftreten eines bestimmten Wertes $r_{dith}(k)$ wird durch die DDS und den Zufallsprozeß v bestimmt. Deshalb kann r_{dith} selbst als eine Zufallsvariable angesehen werden. Nach GI. (5.21) können nur endlich viele verschiedene Restwerte $r_{dith}(k)$ auftreten, r_{dith} ist demzufolge wertdiskret. Die

Auftrittswahrscheinlichkeit bestimmten Fehlerwert für einen $r_{\rm dith}(\mathbf{k})$ ist durch die Verteilungsdichtefunktion festgelegt. Abb. 5.10 zeiat den Verlauf $p(r_{dith})$ der Verteilungsdichtefunktion beispielhaft für das Steuerwort N = 4. Es wurde berücksichtigt, daß innerhalb einer großen Wiederholperiode T_{qp} jeder Fehlerwert $r_{dith}(k)$ nur einmal auftreten kann.



Abb. 5.10: Verteilungsdichtefunktion $p(r_{dith})$ der DDS-Fehlersignalwerte nach Anwendung des Dithering-Verfahrens

Die Verteilungsdichtefunktion der DDS-Fehlersignalwerte macht die Wirkung des Dithering-Verfahrens besonders deutlich. Die ideale Signalflanke mit einem Phasenfehler $\varphi_{dith} = 0$ bzw. mit einem Restwert $r_{dith}(k) = 0$ tritt im DDS-Signal am häufigsten auf. Alle fehlerhaft ausgegebenen Signalflanken sind symmetrisch um die ideale Signalflanke verteilt, so daß der Eindruck entsteht, die ideale Taktflanke sei "verzittert".

Um die Phasenfehlersignale vor und nach Anwendung des Dithering-Verfahrens miteinander vergleichen zu können, erfolgt eine Normierung der Signale auf eine Referenzamplitude mit dem Wert N/2. Die normierte mittelwertfreie Restwertfolge { r_N '(k)} beschreibt den Phasenfehler der Pulse-Output-DDS und die normierte mittelwertfreie Restwertfolge { $r_{N,dith}(k)$ } beschreibt den Phasenfehler nach Anwendung des Dithering-Verfahrens. Die Folgenelemente berechnen sich wie folgt:

$$r'_{N}(k) = \frac{2}{N} \left(r(k) - \frac{N}{2} \right) , \quad -1 < r'_{N}(k) < 1$$

$$r_{N,dith}(k) = \frac{2}{N} r_{dith}(k) , \quad -2 < r_{N,dith}(k) < 2$$
(5.22)

Für die normierte Verteilungsdichtefunktion $p(r_{N,dith})$ gilt:

$$p(r_{N,dith}) = \frac{1}{2} \left(1 - \frac{|r_{N,dith}|}{2} \right)$$
(5.23)

Die Leistungen der normierten mittelwertfreien Restwertfolgen $\{r_{N,dith}\}$ und $\{r_{N'}\}$ ergeben sich unter der Annahme N >> 1 damit zu:

$$P_{r'_{N}} = \int_{-1}^{1} r'^{2}_{N} \cdot p(r'_{N}) dr'_{N} = \frac{1}{3} \quad \text{mit} \quad p(r'_{N}) = \frac{1}{2} = \text{konstant}$$

$$P_{r_{N,dith}} = \int_{-2}^{2} r^{2}_{N,dith} \cdot p(r_{N,dith}) dr_{N,dith} = \frac{2}{3} = 2 \cdot P_{r'_{N}}$$
(5.24)

Obwohl durch die Anwendung des Dithering-Verfahrens die Amplitude des Phasenfehlersignals $r_{N,dith}$ gegenüber der Amplitude des Fehlersignals r_{N} verdoppelt wird, erhöht sich die Leistung des Phasenfehlersignals nur um den Faktor zwei.

Durch die Einführung des Zufallsprozesses *v* im Zusammenhang mit der Ausführung der gewichteten Addition wird die direkte Periodizität des Phasenfehlersignals gebrochen. Somit werden durch das Dithering-Verfahren alle diskreten Störfrequenzen im Spektrum des DDS-Ausgangssignals beseitigt. Die Fehlersignalenergie verteilt sich nach Anwendung des Dithering-Verfahrens gleichmäßig über das gesamte Frequenzband.

5.2.2 DDS-Signalspektrum nach Dithering

Bei den folgenden Betrachtungen wird davon ausgegangen, daß zur Signalerzeugung eine DDS-Baugruppe nach Abb. 5.9 verwendet wird. Alle Zahlenwerte werden im binären Zahlenformat dargestellt und verarbeitet. Der m-Bit breite Akkumulator repräsentiert den Wert $M = 2^{m}$. Als Eingangsgrößen für die DDS werden ein Taktsignal mit der Frequenz f_{C} und ein Steuerwort *N*, das während einer Taktperiode $T_{C} = 1/f_{C}$ zum aktuellen Akkumulatorinhalt addiert wird, angenommen. Das Ausgangssignal s_{dith} der Pulse-Output-DDS mit Dithering wird durch die LH-Flanke des Übertragsflags bzw. durch die um T_{C} verzögerte Signalflanke gebildet (siehe auch Abb. 5.9).

5.2.2.1 Beschreibung des DDS-Ausgangssignals

Für die Ermittlung der spektralen Eigenschaften des DDS-Ausgangssignals nach Anwendung des Dithering-Verfahrens ist es notwendig, eine genaue Beschreibungsform für den zeitlichen Verlauf von s_{dith} zu finden. Den Ausgangspunkt für diese Betrachtungen bildet die Definition des Ausgangssignals einer Pulse-Output-DDS gemäß Kap. 4.2.1. Dementsprechend wird das

ideale DDS-Ausgangssignal s_{ideal} durch eine Dirac-Impulsfolge mit einem äquidistanten Impulsabstand von $T_{DDS} = 1/f_{DDS} = M/N T_C$ beschrieben (siehe Abb. 4.10). Das tatsächliche DDS-Ausgangssignal ist ebenfalls eine Dirac-Impulsfolge. Der Impulsabstand zwischen zwei Impulsen ist jedoch für alle Teilerverhältnisse $M/N \neq 2^a$, $a \in \mathbb{N}$ nicht mehr äquidistant. Durch die Wirkung des Dithering-Verfahrens weist der Impulsabstand nun zufälligen Charakter auf und die Abweichung gegenüber dem äquidistanten Abstand kann mit Hilfe der Zufallsvariable μ beschrieben werden (Abb. 5.11). Wenn alle Realisierungen der Zufallsvariablen μ identisch null sind, ergibt sich das ideale DDS-Ausgangssignal s_{ideal} .



Abb. 5.11: Zeitlicher Verlauf des DDS-Ausgangssignals nach Dithering Gemäß Abb. 5.11 läßt sich das DDS-Signal wie folgt beschreiben:

$$s_{dith}(t) = \sum_{n=-\infty}^{\infty} A_s \cdot \delta(t - (nT_{DDS} + \mu_n))$$
(5.25)

Durch das Dithering-Verfahren kann der Impulsabstand im DDS-Signal gegenüber dem idealen Impulsabstand T_{DDS} verkürzt oder verlängert werden. Es ist demzufolge möglich, daß die Signalflanken des entstehenden DDS-Ausgangssignals hinsichtlich der Zeit sowohl vor als auch nach der optimalen Signalflanke generiert werden. Daraus folgt, daß der Phasenfehler und damit das zeitliche Jitter μ_n gegenüber dem idealen DDS-Ausgangssignal ebenfalls größer als auch kleiner null werden kann (siehe Kap. 5.2.1). Abb. 5.12 verdeutlicht diesen Zusammenhang.



Abb. 5.12 : Definition des Jittersignals nach Dithering

Der maximale Wert des positiven bzw. negativen zeitlichen Jitters μ_n einer einzelnen Signalflanke ist gleich (*N*-1)/*N*·*T*_c. Zu den Zeitpunkten n·*T*_{DDS} wird der zum Restwert *r*(n) gehörende positive oder negative Jitterwert $\tau_e(n)$ bzw. $\tau_e(n)$ -*T*_c generiert. Das so entstehende Signal ist mittelwertfrei, da folgendes gilt:

$$E\{\mu\} = E\{\mu_{pos}\} \cdot p(\mu_{pos}) + E\{\mu_{neg}\} \cdot p(\mu_{neg})$$

= $\tau_e \cdot p(\tau_e) + (\tau_e - T_C) \cdot p(\tau_e - T_C)$
mit $\tau_e = \frac{r}{N} T_C$, $\tau_e - T_C = -\frac{N-r}{N} T_C$, $r \in [0, N-1]$ (5.26)

Für die Verteilungsdichtefunktion der beiden Ereignisse τ_e bzw. τ_e - T_C gilt entsprechend Abb. 5.10:

$$p(\tau_e) = \frac{1}{N} \cdot \left(1 - \frac{r}{N}\right), \quad p(\tau_e - T_C) = \frac{1}{N} \cdot \frac{r}{N}$$
(5.27)

Aus GI. (5.26) und GI. (5.27) folgt unmittelbar für alle r(n):

$$E\{\mu\} = 0$$
 (5.28)

Nach GI. (5.28) ist das Fehlersignal im zeitlichen Mittel gleich null. Durch das Dithering-Verfahren erfolgt demzufolge die Generierung des DDS-Signals im Mittel zu den idealen Zeitpunkten n· T_{DDS} . Es bedeutet aber auch gleichzeitig, daß eine einzelne DDS-Signalperiode nie exakt ist und einen Beitrag zum Phasenrauschen liefert. Eine Ausnahme bildet der mit dem Restwert null korrespondierende Jitterwert null.

Die Entscheidungen über die Generierung eines positiven bzw. negativen Impulses zu den Zeitpunkten n und n+1 sollen für alle n voneinander statistisch unabhängig sein. Dazu muß gewährleistet sein, daß die für die Entscheidung verwendeten gleichverteilten Zufallszahlen v, $v \in [0, N-1]$ zu den Zeitpunkten n und n+1 voneinander statistisch unabhängig sind. Diese Forderung läßt sich durch die Verwendung von geeigneten Zufallszahlengeneratoren sicherstellen. Es gilt dann:

$$\mathbf{E}\{\boldsymbol{\mu}_{k}\boldsymbol{\mu}_{l}\}=0 \quad \forall \quad k \neq l \tag{5.29}$$

Der durch die Zufallsvariable μ charakterisierte stochastische Prozeß gilt wegen Gl. (5.28) und Gl. (5.29) zumindest als schwach stationär.

5.2.2.2 Spektrum des DDS-Signals nach Anwendung des Dithering-Verfahrens

Die spektralen Eigenschaften von stochastischen Signalen werden mit Hilfe des Leistungsdichtespektrums dargestellt. Die spektrale Leistungsdichte $S(\omega)$ eines im weiten Sinne stationären Prozesses kann mit Hilfe folgender Beziehung bestimmt werden [Asel58]:

$$S(\omega) = \lim_{T \to \infty} \frac{1}{2T} E\{U_{2T}(j\omega) \cdot U_{2T}(-j\omega)\}, \quad -\infty < \omega < \infty$$
(5.30)

In GI. (5.30) kennzeichnet $U_{2T}(j\omega)$ die Fouriertransformierte eines endlichen Intervalls der Länge 2*T* der Funktion *u*(t). $U_{2T}(-j\omega)$ beschreibt den konjugiert komplexen Wert zu $U_{2T}(j\omega)$. Die Funktion *u*(t) wird durch das Signal *s*_{dith} vollständig beschrieben. Für *T* gilt:

$$T = N \cdot T_{DDS} \tag{5.31}$$

Innerhalb des Beobachtungszeitraumes von 2*T* werden im zeitlichen Mittel 2*N*+1 Impulse im DDS-Ausgangssignal erzeugt. Damit gilt für die Fouriertransformierte $U_{2T}(j\omega)$:

$$U_{2T}(j\omega) = \int_{-\infty}^{\infty} u_{2T}(t) \cdot e^{-j\omega t} dt$$

$$= \int_{-\infty}^{\infty} \left[\sum_{n=-N}^{N} A_s \cdot \delta(t - (nT_{DDS} + \mu_n)) \right] \cdot e^{-j\omega t} dt$$

$$= \sum_{n=-N}^{N} A_s \cdot e^{-j\omega(nT_{DDS} + \mu_n)}$$
 (5.32)

Unter den Bedingungen von Gl. (5.28) und Gl. (5.29) ergibt sich mit Gl. (5.32) folgender Ausdruck für die spektrale Leistungsdichte $S(\omega)$:

$$S(\omega) = \lim_{T \to \infty} \frac{1}{2 \cdot N \cdot T_{DDS}} E\{U_{2T}(j\omega) \cdot U_{2T}(-j\omega)\}$$

$$= \frac{A_s^2}{T_{DDS}} \left[\left(1 - \left| F_{\mu}(j\omega) \right|^2 \right) + \left| F_{\mu}(j\omega) \right|^2 \cdot \sum_{m=-\infty}^{\infty} e^{-j\omega m T_{DDS}} \right]$$

$$= \frac{A_s^2}{T_{DDS}} \left[\left(1 - \left| F_{\mu}(j\omega) \right|^2 \right) + \left| F_{\mu}(j\omega) \right|^2 \cdot \frac{2\pi}{T_{DDS}} \sum_{n=-\infty}^{\infty} \delta(\omega - n\omega_{DDS}) \right]$$
(5.33)

GI. (5.33) stellt einen sehr allgemeinen Ausdruck für die Beschreibung der spektralen Eigenschaften dar. Es sind sowohl kontinuierliche als auch diskrete Spektralanteile enthalten. Die diskreten Terme in GI. (5.33) repräsentieren die eigentliche gewünschte DDS-Frequenz und deren Oberwellen. Der kontinuierliche Anteil hingegen beschreibt das Frequenzspektrum des Fehlersignals der DDS nach Anwendung des Dithering-Verfahrens vollständig.

Die Funktion $F_{\mu}(j\omega)$ in GI. (5.33) ist die charakteristische Funktion des Zufallsprozesses μ . Es gilt:

$$F_{\mu}(j\omega) = \mathbf{E}\left\{e^{jw\mu_{n}}\right\} = \int_{-\infty}^{\infty} e^{jwV} \cdot p_{\mu}(V) \, dV \tag{5.34}$$

Mit *V* wird die Menge aller möglichen Elementarereignisse *V*_i bezeichnet, welche durch den Zufallsprozeß μ realisiert werden können. Die Menge *V* besteht aus endlich vielen diskreten Werten, da durch die DDS prinzipbedingt nur endlich viele unterschiedliche Jitterwerte μ_n generiert werden können. Bei einem gegebenen Steuerwort *N* können durch die DDS und das Dithering-Verfahren maximal 2*N*+1 verschiedene Elementarereignisse *V*_i mit der durch den Dithering-Prozeß definierten Auftrittswahrscheinlichkeit *W*{ $\mu_n = V_i$ } erzeugt werden (siehe auch Abb. 5.10). Die Funktion $p\mu(V)$ beschreibt die dazugehörige Verteilungsfunktion:

$$V_{i} = \frac{i}{N} T_{C} \quad , \quad W\{\mu_{n} = V_{i}\} = \frac{1}{N} \cdot \left(1 - \frac{|V_{i}|}{T_{C}}\right) \quad , \quad i \in [-N, N]$$
(5.35)

Mit Hilfe der in GI. (5.35) definierten Auftrittswahrscheinlichkeit läßt sich die Verteilungsfunktion $p\mu(V)$ angeben zu:

$$p_{\mu}(V) = \sum_{i=-N}^{N} \frac{1}{N} \left(1 - \frac{|V_i|}{T_C} \right) \delta(V - V_i)$$
(5.36)

Die in GI. (5.36) dargestellte Funktion ist diskret und gerade. Damit läßt sich die Berechnung der charakteristischen Funktion $F_{\mu}(j\omega)$ wesentlich vereinfachen:

$$F_{\mu}(j\omega) = 2\int_{0}^{\infty} p_{\mu}(V) \cdot \cos(\omega V) dV$$

$$= 2\int_{0}^{\infty} \left[\sum_{i=0}^{N} \frac{1}{N} \left(1 - \frac{V_{i}}{T_{c}} \right) \delta(V - V_{i}) \right] \cdot \cos(\omega V) dV$$

$$= \frac{2}{N} \sum_{i=0}^{N} \underbrace{\left(1 - \frac{V_{i}}{T_{c}} \right) \cdot \cos(\omega V_{i})}_{f(V_{i})}$$
(5.37)

Für große Werte von *N* kann die Summe in Gl. (5.37) in ein Integral überführt werden.

$$\sum_{i=0}^{N} f(V_i) = \frac{N}{V_N} \int_{0}^{V_N} f(V) \, dV = \frac{N}{T_C} \int_{0}^{T_C} f(V) \, dV \tag{5.38}$$
Damit ergibt sich folgender Ausdruck für $F_{\mu}(j\omega)$:

$$F_{\mu}(j\omega) = \frac{2}{T_{c}} \int_{0}^{T_{c}} \left(1 - \frac{V}{T_{c}}\right) \cdot \cos(\omega V) dV$$

$$= \frac{2}{\omega^{2} T_{c}^{2}} \left(1 - \cos(\omega T_{c})\right) \ge 0 \quad \forall \omega$$
 (5.39)

Die spektrale Leistungsdichte $S(\omega)$ läßt sich nun angeben zu:

$$S(\omega) = \frac{A_s^2}{T_{DDS}} \left[\left(1 - \frac{4}{\omega^4 T_c^4} (1 - \cos(\omega T_c))^2 \right) + \frac{4}{\omega^4 T_c^4} (1 - \cos(\omega T_c))^2 \cdot \frac{2\pi}{T_{DDS}} \sum_{n = -\infty}^{\infty} \delta(\omega - n\omega_{DDS}) \right]$$
(5.40)

GI. (5.40) gilt für die in GI. (5.25) definierte Folge von Dirac-Impulsen (siehe Abb. 5.11). Um das Leistungsdichtespektrum für das in Kap. 4.2.3.1 eingeführte Rechtecksignal bestimmen zu können, muß die Signaldefinition von GI. (5.25) verändert werden.

$$s_{dith,rd}(t) = A_s \cdot \sum_{n=-\infty}^{\infty} (-1)^n \cdot \delta(t - (nT_0 + \mu_n)) \quad \text{mit} \quad T_0 = \frac{T_{DDS}}{2}$$

$$\text{wenn } n \text{ gerade, dann } \mu_n = 0$$
(5.41)

A_s ... Amplitude des Rechtecksignals

Das in Gl. (5.41) beschriebene Signal entsteht durch Differentiation des in Kap. 4.2.3.1 definierten Rechtecksignals. Diese Operation kann im Frequenzbereich durch Multiplikation des zum Signal $s_{dith,rd}$ gehörenden Leistungsdichtespektrums $S_{rd}(\omega)$ mit dem Faktor $1/\omega^2$ aufgehoben werden. Das Signal $s_{dith,rd}$ ist durch eine alternierende Folge von positiven und negativen Dirac-Impulsen gekennzeichnet, wobei alle positiven Impulse einen äquidistanten Impulsabstand von $T_{DDS} = 1/f_{DDS} = M/N T_C$ aufweisen. Die negativen Dirac-Impulse werden durch das DDS-Ausgangssignal nach Anwendung des Dithering-Verfahrens gebildet und entsprechen bis auf das Vorzeichen der Amplitude der Signaldefinition s_{dith} von Gl. (5.25). Der Impulsabstand zwischen zwei negativen Dirac-Impulsen ist demzufolge für alle Teilerverhältnisse $M/N \neq 2^a$, $a \in \mathbb{N}$ nicht äquidistant. Abb. 5.13 zeigt den zeitlichen Verlauf des differenzierten Rechtecksignals.



Abb. 5.13: Verlauf des differenzierten Rechtecksignals

Für das Leistungsdichtespektrum $S_r(\omega)$ ergibt sich folgender Ausdruck:

$$S_{r}(\omega) = \frac{A_{s}^{2}}{\omega^{2}T_{DDS}} \left(1 - \frac{4}{\omega^{4}T_{C}^{4}} (1 - \cos(\omega T_{C}))^{2} \right) + \frac{A_{s}^{2}}{\omega^{2}T_{0}} \cdot \frac{4}{\omega^{4}T_{C}^{4}} (1 - \cos(\omega T_{C}))^{2} \cdot \frac{2\pi}{T_{0}} \cdot \sum_{n=-\infty \atop n \text{ ungerade}}^{\infty} \delta\left(\omega - \frac{n\pi}{T_{0}}\right) \text{ mit } T_{0} = \frac{T_{DDS}}{2}$$

$$(5.42)$$

Gegenüber GI. (5.40) haben sich nur die diskreten Spektralanteile verändert. Für den kontinuierlichen Anteil im Spektrum, der das Fehlersignal nach Anwendung des Dithering-Verfahrens charakterisiert, gilt:

$$S_{r,kont}(\omega) = \frac{A_s^2}{\omega^2 T_{DDS}} \left(1 - \frac{4}{\omega^4 T_c^4} (1 - \cos(\omega T_c))^2 \right)$$
(5.43)

 $S_{r,kont}(\omega)$ nimmt bei der Frequenz f = 0 den maximalen Wert $S_{r,kont}(0)$ an. Der Wert $S_{r,kont}(0)$ beschreibt die spektrale Leistungsdichte des Fehlersignals im interessierenden Frequenzbereich hinreichend genau, wenn gilt:

$$T_{DDS} >> T_C \tag{5.44}$$

Die in Gl. (5.44) aufgestellte Bedingung ist gültig, wenn neben dem Dithering-Verfahren gleichzeitig eine virtuelle Takterhöhung mit einem minimalen Erhöhungsfaktors B = 8 wirksam ist.

Der Wert $S_{r,kont}(0)$ kann durch Anwendung der *Bernoulli-L'Hospital*'schen Regel auf GI. (5.43) gewonnen werden:

$$S_{r,kont,\max}(\omega) = A_{s}^{2} f_{DDS} \cdot \lim_{\omega \to 0} \frac{\omega^{4} T_{c}^{4} - 4(1 - \cos(\omega T_{c}))^{2}}{\omega^{6} T_{c}^{4}}$$

$$S_{r,kont}(0) = \frac{A_{s}^{2}}{6} \frac{f_{DDS}}{f_{c}^{2}}$$
(5.45)

In Abb. 5.14 ist der Verlauf der in GI. (5.43) definierten Funktion $S_{r,kont}(\omega)$ dargestellt. Für die Berechnung wurde angenommen, daß bei einer DDS-Taktfrequenz von $f_{\rm C} = 100$ MHz ein DDS-Signal mit einer Frequenz $f_{\rm DDS} = 25,001$ MHz generiert wird. Weiterhin erfolgt eine virtuelle Takterhöhung gemäß Kap. 5.1 um den Faktor B = 32. Daraus ergibt sich eine virtuelle Taktfrequenz von $f_{\rm C,V} = 3,2$ GHz. Die Signalamplitude ist $A_{\rm s} = 1$. Dieser Wert dient gleichzeitig als Bezugswert für die logarithmische Darstellung.



Abb. 5.14: Darstellung des Fehlersignalspektrums nach Anwendung des Dithering-Verfahrens

Das Nutzsignal wird durch die in Gl. (5.42) enthaltenen diskreten Spektralanteile vollständig beschrieben. Im interessierenden Frequenzbereich gilt die Randbedingung von Gl. (5.44). Daraus folgt:

$$\frac{4}{\omega^4 T_c^4} \left(1 - \cos(\omega T_c)\right)^2 \cong 1$$
(5.46)

Für die diskreten Frequenzanteile aus Gl. (5.42) gilt dann:

$$S_{r,diskret}(\omega) = \frac{A_s^2 \cdot 2\pi}{\omega^2 \cdot T_0^2} \cdot \sum_{\substack{n = -\infty \\ n \text{ ungerade}}}^{\infty} \delta\left(\omega - \frac{n\pi}{T_0}\right) \text{ mit } T_0 = \frac{T_{DDS}}{2}$$
(5.47)

Die spektrale Leistungsdichte $S_r(\omega)$ des gesamten Signals s_r in der Umgebung der Frequenz f_{DDS} ergibt sich damit zu:

$$S_{r}(\omega) = S_{r,kont}(0) + S_{r,diskret}(\omega_{DDS})$$

$$= \frac{A_{s}^{2}}{6} \frac{f_{DDS}}{f_{c}^{2}} + \frac{2A_{s}^{2}}{\pi} [\delta(\omega - \omega_{DDS}) + \delta(\omega + \omega_{DDS})]$$
(5.48)

Mit Hilfe von GI. (5.48) läßt sich der Signal-Stör-Abstand für das DDS-Signal s_r bestimmen. Abweichend von der ursprünglichen Definition des Signal-Stör-Abstandes wird jedoch nicht das Verhältnis von der Nutzsignalleistung zur gesamten Störleistung bestimmt. Statt dessen wird der Quotient aus der in der Grundwelle des Nutzsignals enthaltenen Leistung P_{fdds} und der Störleistung P_n in einem Frequenzband von 1Hz bei einem Frequenzabstand f_m von der Signalfrequenz f_{DDS} gebildet. Für den Signal-Stör-Abstand ergibt sich mit GI. (5.48) und bei gleichzeitiger virtueller Takterhöhung um den Faktor $B = 2^b$ folgender Ausdruck:

$$SNR / \frac{dB_{C}}{H_{z}} = 10 \cdot \lg \left(\frac{P_{f_{DDS}}}{S_{r,kont}(0)} \right) = 10 \cdot \lg \left(\frac{6f_{C,V}^{2}}{\pi^{2} f_{DDS}} \right) \quad \text{mit} \quad f_{C,V} = 2^{b} \cdot f_{C}$$
(5.49)

Der mit GI. (5.49) definierte Signal-Stör-Abstand ist der Definition des Phasenrauschens $L(f_m)$ bei herkömmlichen Oszillatoren sehr ähnlich (siehe Kap. 2.2.5). Es ist deshalb möglich, einen direkten Vergleich zwischen diesen Werten anzustellen.

In Abb. 5.15 ist der erreichbare Signal-Stör-Abstand bei einer DDS-Taktfrequenz $f_{C} = 100$ MHz in Abhängigkeit von der DDS-Ausgangsfrequenz f_{DDS} für verschiedene Werte des Parameters *b* dargestellt.



Abb. 5.15: Einfluß der Taktfrequenz f_{C} und des Parameters *b* auf den SNR

Abschließend sind in Abb. 5.16 zwei Beispiele für typische Spektren des DDS-Ausgangssignals nach Anwendung des Dithering-Verfahrens bei gleichzeitiger virtueller Erhöhung der Taktfrequenz f_c zu sehen. Für die Simulation wurde eine Signalamplitude $A_s = 1$ angenommen. Es ist gut zu erkennen, daß durch das Dithering-Verfahren eine vollständige Eliminierung der diskreten Störsignale erreicht wird.



Abb. 5.16: Spektrum des DDS-Signals nach der virtuellen Erhöhung der Taktfrequenz und Anwendung des Dithering-Verfahrens für verschiedene Ausgangsfrequenzen

5.3 Noise-Shaping

Unter Noise-Shaping versteht man ein Verfahren zur gezielten Formung des Spektrums von unerwünschten Stör- bzw. Rauschsignalen. Prinzipiell wird durch das Noise-Shaping die Störleistung von bestimmten kritischen Spektralbereichen in Frequenzbereiche transformiert, die außerhalb des Nutzsignalbandes liegen. Dabei erfolgt die Transformation so, daß die im Frequenzbereich verschobenen Spektralanteile an Einfluß auf das Nutzsignal des Gesamtsystems verlieren, d.h. die Störleistung im Nutzsignalband wird verringert. Für die Anwendung von Noise-Shaping-Verfahren innerhalb der DDS bedeutet dies konkret, daß Störsignalanteile, die sich in der Nähe der synthetisierten Frequenz f_{DDS} befinden, in weiter entfernte Bereiche verschoben werden. Mit einem variablen Bandpaßfilter, das z.B. mit einer PLL realisiert werden kann, ist dann eine wirksame Unterdrückung der Störleistung möglich.

Dieses Prinzip der Rauschformung ist von der Technik der A/D-Wandlung bekannt. Bei der A/D-Wandlung wird die Rauschformung mit Hilfe von $\sigma\Delta$ -Modulatoren realisiert. Nach einer kurzen Einführung in die Technik der $\sigma\Delta$ -Modulation wird in den nächsten Kapiteln die Anwendung dieser Modulatoren innerhalb der DDS diskutiert und bewertet.

5.3.1 Grundprinzip von $\sigma\Delta$ -Modulatoren

Abb. 5.17 zeigt das Prinzipschaltbild des $\sigma\Delta$ -Modulators.



Abb. 5.17: Prinzipschaltbild des Modulators

Der Modulator besteht aus einem Addierer, einem Integrationsverstärker mit der Übertragungsfunktion T(p), einem A/D-Wandler und einem D/A-Wandler. Das Ausgangssignal *y* wird mit negativen Vorzeichen an den Eingang des Modulators zurückgeführt. Die Abtastrate ist für beide Wandler gleich $T_a = 1/f_a$.

Zunächst wird davon ausgegangen, daß der A/D-Wandler sowie der D/A-Wandler eine unendlich hohe Auflösung aufweisen. Es treten demzufolge keine Quantisierungseffekte auf und es ergibt sich folgender Zusammenhang zwischen Ein- und Ausgangssignal des Modulators:

$$\frac{Y(p)}{X(p)} = \frac{T(p)}{1+T(p)}$$
(5.50)

In einem realen System ist das Auflösungsvermögen des A/D-Wandlers und des D/A-Wandlers jedoch endlich. Besonders interessant ist dabei die Reduzierung der digitalen Wortbreite *n* auf 1-Bit, da sich dadurch wesentliche Vereinfachungen bei der Realisierung des A/D-Wandlers und des D/A-Wandlers ergeben. Die Einführung eines endlich großen Auflösungsvermögens führt unmittelbar dazu, daß bei der A/D-Wandlung ein zusätzliches Fehlersignal *e* durch die Quantisierung der Signalwerte entsteht. Dieses Fehlersignal wird als Quantisierungsrauschen bezeichnet. Um das Fehlersignal bei der Modellierung des $\sigma\Delta$ -Modulators erfassen zu können, ist die Bildung eines geeigneten Modells für den A/D-Wandler unabdingbar.

5.3.2 Modellierung des A/D-Wandlers

Für die Modellierung des A/D-Wandlers ist es zunächst notwendig die innerhalb des A/D-Wandlers auftretende Quantisierung des Eingangssignals näher zu charakterisieren. Dabei gelten folgende Randbedingungen:

- Der maximale und der minimale Wert des quantisierten Ausgangssignals y des A/D-Wandlers sind gleich V und – V.
- Die Wertigkeit des niederwertigsten Bits (LSB) eines A/D-Wandlers mit Q
 Quantisierungsstufen wird mit ∆ bezeichnet und ist gleich 2·V/(Q-1).

Abb. 5.18 zeigt beispielhaft den Verlauf der Quantisierungskennlinien von A/D-Wandlern mit zwei bzw. vier Quantisierungsstufen.



4-stufige Quantisierungskennlinie

Abb. 5.18: Unterschiedliche Quantisierungskennlinien von A/D-Wandlern

Man spricht von einer Überlastung der Quantisierung, wenn der Wert des Quantisierungsfehlers e = y-x größer als $\Delta/2$ wird. Dies ist genau dann der Fall, wenn für den Betrag des Eingangssignals *x* folgendes gilt:

$$\left|x\right| > V + \frac{\Delta}{2} \tag{5.51}$$

Die Quantisierung des Eingangssignals ist ein nichtlinearer Vorgang. Es ist jedoch unter noch näher zu definierenden Bedingungen möglich, den Quantisierer mit einem linearen Modell zu beschreiben. Bei der linearen Modellierung wird davon ausgegangen, daß das von einer Signalquelle generierte Quantisierungsrauschen *e* additiv dem Eingangssignal *x* überlagert wird. Für das Ausgangssignal *y* des A/D-Wandlers gilt dann:

$$y(k) = x(k) + e(k)$$
 (5.52)

Aus Gl. (5.52) läßt sich folgendes Modell für den A/D-Wandler ableiten:



Abb. 5.19: Lineares Modell des A/D-Wandlers

Die Gültigkeit des linearen Modells des A/D-Wandlers nach Abb. 5.19 ist wie schon weiter oben erwähnt an einige statistische Eigenschaften des Zufallsprozesses, der das Quantisierungsrauschen e beschreibt, geknüpft [Opp89]:

- Der durch das Quantisierungsrauschen gekennzeichnete Zufallsprozeß ist stationär.
- Das Quantisierungsfehlersignal e ist unkorreliert zum Eingangssignal x.
- Der durch das Quantisierungsrauschen gekennzeichnete Zufallsprozeß ist gleichverteilt, d.h. die Wahrscheinlichkeitsdichtefunktion des Zufallsprozesses ist konstant über den gesamten Wertebereich des Quantisierungsfehlersignals.
- Alle Werte des Quantisierungsfehlersignals *e*(k) sind voneinander statistisch unabhängig,
 d.h., die Fehlersignalfolge ist unkorreliert. Der Zufallsprozeß ist demzufolge weiß.

des Zufallsprozesses Die Forderungen an die statistischen Eigenschaften des Quantisierungsfehlersignals sind genau dann erfüllt. wenn die Anzahl der Quantisierungsstufen Q groß ist und aufeinanderfolgende Eingangssignalwerte nur schwach korreliert sind [Gray90]. Für einen A/D-Wandler mit einer digitalen Wortbreite von n-Bit und $Q=2^n$ Quantisierungsstufen mit einem Wert $\Delta=2 \cdot V/(Q-1)$ ergibt sich unter diesen Bedingungen und gleichzeitiger Annahme eines mittelwertfreien Fehlersignals folgende Leistung für das auftretende Quantisierungsfehlersignal e:

$$P_{e} = \frac{\Delta^{2}}{12} = \left(\frac{2V}{2^{n}-1}\right)^{2} / 12 \cong \left(\frac{2V}{2^{n}}\right)^{2} / 12$$
(5.53)

Wird eine Eingangssignalleistung von P_x angenommen, ergibt sich folgender Signal-Quantisierungsgeräusch-Abstand für den A/D-Wandler:

$$\frac{SNR_{AD}}{dB} = 10 \cdot \lg\left(\frac{P_x}{P_e}\right) = 10 \cdot \lg\left(\frac{P_x}{V^2}\right) + 4,77 + 6,02 \cdot n \tag{5.54}$$

5.3.3 Zeitdiskretes Modell eines σ∆-Modulators

Mit der vorliegenden Beschreibung eines A/D-Wandlers kann nun ein Modell für den $\sigma\Delta$ -Modulator geschaffen werden, das den Quantisierungsfehler berücksichtigt, der durch die A/D-Wandlung verursacht wird. Die in Abb. 5.17 dargestellte A/D-Wandlung wird durch einen einfachen Addierer modelliert. Die im System enthaltene D/A-Wandlung wird als ideal angenommen und wird durch eine Übertragungsfunktion ersetzt, die konstant gleich eins ist. Zur Erfassung der zeitdiskreten Signaleigenschaften wird außerdem ein Übergang zur Darstellung im z-Bereich vorgenommen.



Abb. 5.20: Zeitdiskretes Modell des $\sigma\Delta$ -Modulators

Das Ausgangssignal Y(z) des $\sigma\Delta$ -Modulators wird unter Verwendung der Systemstruktur von Abb. 5.20 durch folgenden Ausdruck beschrieben:

$$Y(z) = H_{x}(z)X(z) + H_{e}(z)E(z)$$

= $\frac{T(z)}{1+T(z)}X(z) + \frac{1}{1+T(z)}E(z)$ (5.55)

Das Filter mit der Übertragungsfunktion T(z) bestimmt die Ordnung und alle wesentlichen Übertragungseigenschaften des $\sigma\Delta$ -Modulators. In GI. (5.55) kennzeichnet die Funktion $H_x(z)$ die Signalübertragungsfunktion (SÜF) und $H_e(z)$ die Rauschübertragungsfunktion (RÜF).

5.3.4 σ∆-Modulator 1. Ordnung

5.3.4.1 Prinzipieller Aufbau

Im Falle des $\sigma\Delta$ -Modulators 1. Ordnung wird das Filter mit der Übertragungsfunktion T(z) in Abb. 5.20 durch einen einfachen zeitdiskreten Integrator gebildet. Es gilt:

$$T(z) = \frac{z^{-1}}{1 - z^{-1}}$$
(5.56)

Mit GI. (5.55) und GI. (5.56) ergibt sich für das Ausgangssignal des Modulators

$$Y(z) = X(z)z^{-1} + (1 - z^{-1})E(z)$$
(5.57)

und damit für die Übertragungsfunktionen $H_x(z)$ und $H_e(z)$

$$H_{x}(z) = z^{-1}$$
, $H_{z}(z) = 1 - z^{-1}$ (5.58)

Das Eingangssignal *x* ist im Ausgangssignal *y* vollständig enthalten, es tritt jedoch eine Verzögerungszeit von einer Taktperiode T_a auf. Dieser Effekt kann vermieden werden, wenn die Systemstruktur des $\sigma\Delta$ -Modulators 1. Ordnung wie folgt verändert wird.



Abb. 5.21: Äquivalente Systemstruktur für einen σ∆-Modulator 1. Ordnung

Das Ausgangssignal Y(z) kann bei Verwendung der Systemstruktur von Abb. 5.21 wie folgt beschrieben werden:

$$Y(z) = \frac{T(z)}{1 + T(z) \cdot z^{-1}} X(z) + \frac{1}{1 + T(z) \cdot z^{-1}} E(z)$$
(5.59)

Für die Übertragungsfunktion T(z) in Abb. 5.21 gilt nun:

$$T(z) = \frac{1}{1 - z^{-1}}$$
(5.60)

Mit GI. (5.59) und GI. (5.60) gilt für das Ausgangssignal des Modulators

$$Y(z) = X(z) + (1 - z^{-1})E(z)$$
(5.61)

und damit für die Übertragungsfunktionen $H_x(z)$ und $H_e(z)$

$$H_x(z) = 1$$
 , $H_e(z) = 1 - z^{-1}$ (5.62)

In Abb. 5.22 ist der Betrag der Übertragungsfunktion $H_e(z)$ nach GI. (5.58) bzw. GI. (5.62) dargestellt. Da $H_e(z)$ bei z=1 eine Nullstelle besitzt, wird bei allen Frequenzen $f = k \cdot f_a$, $k \in \mathbb{N}$ das Quantisierungsgeräusch vollständig unterdrückt. Für alle anderen Frequenzen ist die Unterdrückung des Quantisierungsgeräusches nicht vollständig, wobei mit zunehmender Entfernung von den Frequenzen $f = n \cdot f_a$ die Dämpfung von E(z) immer mehr abnimmt und sogar in eine Verstärkung übergeht. Die maximale Verstärkung von E(z) tritt bei $z = e^{j\pi} = -1$ auf.



Abb. 5.22: Rauschübertragungsfunktion des σ∆-Modulators 1. Ordnung

5.3.4.2 Beschreibung des Zeitverhaltens

Der $\sigma\Delta$ -Modulator kann als ein herkömmlicher A/D-Wandler mit einer zusätzlichen Rückkopplung angesehen werden. Zunächst soll davon ausgegangen werden, daß die Wortbreite des im Modulator enthaltenen A/D-Wandlers gleich eins ist. Der A/D-Wandler kann durch einen einfachen Komparator ersetzt werden. Die Übertragungsfunktion des 1-Bit A/D-Wandlers mit den Ausgangssignalwerten V und –V ist in Abb. 5.18 dargestellt. Mit V=1 kann der Wert des Ausgangssignals *y* nur zwischen den Werten –1 und 1 wechseln. Der in Abb. 5.20 dargestellte $\sigma\Delta$ -Modulator mit einer Filterfunktion *T*(*z*) entsprechend GI. (5.56) läßt sich im Zeitbereich wie folgt beschreiben:

$$v(k) = u(k-1) + v(k-1)$$

$$y(k) = \begin{cases} 1 & \text{wenn} & v(k) \ge 0 \\ -1 & \text{wenn} & v(k) < 0 \end{cases}$$

$$u(k) = x(k) - y(k)$$

(5.63)

Der Fehler zwischen dem Eingangs- und Ausgangssignal des Modulators wird durch das Signal *u* beschrieben. Im Gegensatz dazu wird das Quantisierungsfehlersignal *e* aber aus der Differenz *y*-*v* gebildet.

Da y(k) nur die Werte –1 und 1 annehmen kann, ist das Ausgangssignal y(k) immer ungleich dem Eingangssignal x(k), außer wenn das Eingangssignal konstant gleich einem der beiden Werte ist. Schließt man diese beiden Fälle von den weiteren Betrachtungen aus, ist das Fehlersignal u(k) immer ungleich null. Wir betrachten nun den Fall, daß das Eingangssignal x(k) gleich einem konstanten Wert x_0 ist. Wenn y(k)=1 ist, muß das Eingangssignal x(k) immer kleiner als y(k) sein und der Fehler u(k) ist negativ. Alle negativen Fehlerwerte werden durch den Integrator akkumuliert. Das Ausgangssignal v(k) des Integrators nimmt ab und erreicht nach einer Anzahl von Taktperioden den Schwellwert des Komparators. Das Ausgangssignal y(k) ist nun gleich -1 und das Fehlersignal u positiv. Der Fehler zwischen dem Eingangs- und Ausgangssignal des Modulators wird reduziert, weil nun positive Fehlerwerte die zuvor generierten negativen Fehlerwerte auslöschen. Im zeitlichen Mittel wird demzufolge der Fehler zwischen dem Ein- und Ausgangssignal minimiert.

Abb. 5.23 zeigt den Verlauf der Signale *y* und *v* bei einem konstanten Eingangssignal $x_0=0,55=11/20$. Es ist gut zu erkennen, daß ca. ³/₄ aller Ausgangssignalwerte *y*(k) gleich +1 und alle anderen gleich -1 sind. Der Mittelwert des Ausgangssignals *y* ist gleich dem Eingangssignalwert x_0 .



Abb. 5.23: Signalverläufe in einem $\sigma\Delta$ -Modulator 1. Ordnung bei einem konstanten Eingangssignal $x_0 = 0,55$

Das in Abb. 5.23 dargestellte Ausgangssignal *y* ist periodisch mit der Periodendauer T_{gz} . Es ist bemerkenswert, daß diese Periodizität durch das Quantisierungsfehlersignal *e* eingebracht wird, wie die nachfolgend dargestellte Autokorrelationsfunktion $r_{ee}(\tau)$ des Quantisierungsfehlersignals *e* deutlich zeigt.



Abb. 5.24: Korrelationsfunktionen in einem $\sigma\Delta$ -Modulator 1. Ordnung bei einem konstanten Eingangssignal $x_0=0,55$

Die Periodizität des Quantisierungsfehlers *e* bildet die Ursache für das Auftreten von diskreten Störern im Spektrum des digitalen Ausgangssignals *y* bei allen Frequenzen $f_{gz} = k/T_{gz}$, $k \in \mathbb{N}$.





5.3.4.3 Bemerkungen zur Nichtlinearität

Der $\sigma\Delta$ -Modulator ist ein rückgekoppeltes nichtlineares System. Es ist deshalb möglich, daß innerhalb des Modulators Grenzzyklen auftreten, die zu diskreten Störern im Spektrum des Ausgangssignals des Modulators führen. Durch Grenzzyklen verursachte diskrete Störsignale stellen in der digitalen Signalverarbeitung kein unbekanntes Phänomen dar. Sie können bei digitalen IIR-Filtern mit endlicher Wortbreite beobachtet werden. Diese Filter stellen ebenso wie der $\sigma\Delta$ -Modulator ein rückgekoppeltes nichtlineares System dar.

Das Spektrum des Quantisierungsfehlers eines $\sigma\Delta$ -Modulators mit einem 1-Bit A/D-Wandler ist nicht weiß. Dies ist nicht verwunderlich, da die Bedingungen für die Annahme, daß das Quantisierungsrauschen durch einen weißen Rauschprozeß beschrieben werden kann, nicht erfüllt sind. Insbesondere ist die Anzahl der Quantisierungsstufen Q zu klein und aufeinanderfolgende Eingangssignalwerte x(k) sind mit großer Wahrscheinlichkeit miteinander korreliert, da die Abtastfrequenz f_a im Normalfall so hoch gewählt werden muß, daß eine hohe Überabtastung des Eingangssignals vorliegt.

Die Existenz von Grenzzyklen in $\sigma\Delta$ -Modulatoren läßt sich einfach nachweisen, wenn das Eingangssignal einen konstanten Wert x_0 annimmt [Fried88]. Falls ein Grenzzyklus mit der

Periodendauer T_{gz} vorliegt, muß das Signal v(k) ebenfalls die Periodendauer T_{gz} aufweisen und es gilt:

$$v(k) = v\left(k + T_{gz}\right) \tag{5.64}$$

Daraus folgt unmittelbar

$$y(k) = y(k + T_{gz})$$
 und $u(k) = x_0 - y(k) = u(k + T_{gz})$ (5.65)

Das Verhalten des Modulators wird demzufolge durch T_{gz} unterschiedliche Gleichungen vollständig beschrieben.

Aus Gl. (5.63) folgt für ein konstantes Eingangssignal x₀:

$$v(k) - v(k-1) = x_0 - y(k-1)$$
(5.66)

Wird GI. (5.66) für T_{gz} aufeinanderfolgende Zeitpunkte *k* aufgestellt, wobei die erste Gleichung für den Zeitpunkt *k*=1 gilt, und werden weiterhin all diese Gleichungen addiert, so ergibt sich folgende Beziehung:

$$v(T_{gz}) - v(0) = \sum_{l=0}^{T_{gz}-1} x_0 - \sum_{l=0}^{T_{gz}-1} y(l)$$
(5.67)

Da wegen der Annahme eines periodischen Signals $v(T_{gz}) = v(0)$ ist, vereinfacht sich GI. (5.67) zu:

$$x_0 = \frac{1}{T_{gz}} \sum_{l=0}^{T_{gz}-1} y(l) = \frac{P - M}{T_{gz}} V$$
(5.68)

In GI. (5.68) kennzeichnet *P* die Anzahl der positiven Ausgangssignalwerte mit y(k) = 1 und *M* die Anzahl der negativen Ausgangssignalwerte mit y(k) = -1 innerhalb der Periode T_{gz} . Mit $a = P - M \in \mathbb{N}$ und $T_{gz} \in \mathbb{N}$ gilt für GI. (5.68):

$$x_0 = \frac{a}{b}V \quad , \quad a, b \in \mathbb{N}$$
(5.69)

Daraus läßt sich schlußfolgern, daß ein Grenzzyklus der Länge T_{gz} genau dann existiert, wenn GI. (5.69) erfüllt ist, d.h. wenn x_0 ein rationales Vielfaches von *V* ist.

Der Grenzzyklus mit der Periode T_{gz} führt zu einem periodischen Störsignal. Die Periodenlänge ist $T_{gz} = 2a$, wenn *a* oder *b* gerade ist bzw. es gilt $T_{gz} = a$, wenn *a* und *b*

ungerade sind [Hein93]. Für das in Abb. 5.23 dargestellte Beispiel ist a = 11 und b = 20. Die damit verbundene Periodendauer von $T_{gz} = 40$ ist in Abb. 5.23 gut zu erkennen.

In [Cand81] und [Gray89] wurde nachgewiesen, daß das Quantisierungsrauschen auch dann nicht unbedingt "weiß" ist, wenn der Wert x_0 ein irrationales Vielfaches von *V* ist. Es treten auch in diesem Fall diskrete Störer im Spektrum des Ausgangssignals des Modulators auf. Für den speziellen Fall, daß x = 0 ist, oszilliert das Ausgangssignal des Modulators zwischen *V* und -V und es wird nur ein diskreter Störer mit der Frequenz $f_C/2$ generiert.

Auch für sinusförmige Eingangssignale *x* ist das Quantisierungsrauschen nicht "weiß" und diskrete Störer können im Spektrum des Ausgangssignals des Modulators beobachtet werden. Die Analyse dieser Störer ist im Vergleich zur Analyse mit einem konstanten Eingangssignal um ein Vielfaches komplizierter [Gray90]. Die Störsignale, welche die Generierung von diskreten Störern im Spektrum des Ausgangssignal des Modulators verursachen, werden als Idle-Channel-Noise bezeichnet.

Trotz des nichtlinearen Verhaltens des $\sigma\Delta$ -Modulators kann gezeigt werden, daß die Amplitude des Integratorausgangssignals *v* bei einem $\sigma\Delta$ -Modulator 1. Ordnung mit einem 1-Bit A/D-Wandler und den Ausgangssignalwerten *V* und -V nie größer als 2*V* wird, wenn das Eingangssignal *x* auf ±*V* begrenzt ist. Mit Hilfe von GI. (5.63) kann dies leicht nachgewiesen werden, da folgendes gilt:

$$v(k) = x(k-1) - (y(k-1) - v(k-1))$$
(5.70)

Damit folgt unmittelbar

$$v(k) = x(k-1) - e(k-1)$$
(5.71)

Wenn man annimmt, daß $|v(k-1)| \le 2V$ ist, muß entsprechend der Quantisierungskennlinie eines 1-Bit A/D-Wandlers $|e(k-1)| \le V$ sein (siehe Abb. 5.18), d.h. die Quantisierung ist nicht überlastet. Damit gilt:

$$|v(k)| = |x(k-1) - e(k-1)| \le V + V = 2V$$
(5.72)

Wenn sichergestellt ist, daß $|v(0)| \le 2V$ ist, gilt demzufolge immer

$$|v(k)| \le 2V \ \forall \ k \tag{5.73}$$

5.3.5 σΔ-Modulatoren höherer Ordnung

Die grundlegende Idee des $\sigma\Delta$ -Modulators 1. Ordnung bietet mehrere Ansatzpunkte der Erweiterung. Wird statt eines einfachen Tiefpasses 1. Ordnung ein Filter n-ter Ordnung in den Modulator implementiert, spricht man von $\sigma\Delta$ -Modulatoren n-ter Ordnung. Es lassen sich so eine Vielzahl verschiedener $\sigma\Delta$ -Architekturen bilden, die sich insbesondere in ihrer Komplexität, der nutzbaren Bandbreite, dem Auflösungsvermögen und ihrer Stabilität unterscheiden. Es ist außerdem möglich, anstelle des 1-Bit A/D-Wandlers einen Wandler mit einer größeren Wortbreite einzusetzen. Derartige Modulatoren werden als Multibit $\sigma\Delta$ -Modulatoren bezeichnet. Es existieren auch Systeme, in denen mehrere $\sigma\Delta$ -Modulatoren niedriger Ordnung kaskadiert angeordnet sind (z.B. MASH- Architektur). Auf eine umfassende Darstellung der verschiedenen Modulatorarchitekturen wird hier aus Gründen der Übersichtlichkeit verzichtet. Statt dessen erfolgt eine knappe Darstellung einiger Probleme, die bei der Verwendung von $\sigma\Delta$ -Modulatoren höherer Ordnung auftreten.

Ein $\sigma\Delta$ -Modulator n-ter Ordnung, der aus der Erweiterung eines $\sigma\Delta$ -Modulators 1. Ordnung entsteht, besitzt folgende Rauschübertragungsfunktion $H_{e}(z)$:

$$H_e(z) = (1 - z^{-1})^n \tag{5.74}$$

 $H_{e}(z)$ hat bei z = 1 eine n-fache Nullstelle. Daraus folgt unmittelbar, daß bei allen Frequenzen $f \approx n \cdot f_{a}$, $n \in \mathbb{N}$ die Dämpfung des Quantisierungsfehlersignals *e* mit steigender Ordnung zunimmt. Die in Abb. 5.26 dargestellten Rauschübertragungsfunktionen $H_{e}(z)$ von $\sigma\Delta$ -Modulatoren erster bis dritter Ordnung machen diesen Effekt deutlich sichtbar.





Andererseits zeigt Abb. 5.26 deutlich, daß das Quantisierungsrauschen bei allen Frequenzen $f \approx f_a/2$, $n \in \mathbb{N}$ überproportional verstärkt wird. Während bei einem $\sigma\Delta$ -Modulator 1. Ordnung nur eine Verdopplung der Amplitude bei $f = n \cdot f_a/2$, $n \in \mathbb{N}$ eintritt, erfolgt die Erhöhung bei einem $\sigma\Delta$ -Modulator 2. Ordnung schon mit dem Faktor 4 und bei 3. Ordnung sogar mit dem Faktor 8. Weiterhin ist zu beachten, daß mit der Erhöhung der Ordnung des Modulators eine gleichzeitige absolute Anhebung der Quantisierungsrauschleistung verbunden ist.

Das bei der Charakterisierung des $\sigma\Delta$ -Modulators 1. Ordnung dargestellte Problem des Auftretens von Grenzzyklen ist in $\sigma\Delta$ -Modulatoren n-ter Ordnung ebenfalls vorhanden. Im Unterschied zum $\sigma\Delta$ -Modulator 1. Ordnung ist das Entstehen von Grenzzyklen bei Modulatoren höherer Ordnung stark abhängig von den jeweiligen Anfangszuständen der Integratorausgänge. Des weiteren besteht generell die Möglichkeit, daß in einem $\sigma\Delta$ -Modulator n-ter Ordnung mit einer 1-Bit Quantisierung eine Quantisierungsüberlastung auftritt [Bose88]. Eine Quantisierungsüberlastung tritt insbesondere dann ein, wenn die Amplitude des Modulatoreingangssignals nahe des maximal möglichen Quantisierungslevels liegt. Das Auftreten einer Quantisierungsüberlastung kann in $\sigma\Delta$ -Modulatoren n-ter Ordnung mit einer 1-Bit Quantisierlastung der Überlastung zu erreichen. Das durch die Quantisierungsüberlastung verursachte Overload-Noise führt in jedem Fall zu einer signifikanten Anhebung des gesamtem Quantisierungsgeräusches und zur Generierung neuer diskreter Störsignale.

5.3.6 Einsatz von σ∆-Modulatoren in der DDS

5.3.6.1 Prinzip

Den Ausgangspunkt für diese Betrachtungen bildet die Beschreibung des Ausgangssignals der modifizierten Pulse-Output-DDS als pulsdauermoduliertes Signal. Das Modulationssignal wird wie in Kap. 4.2.3.1 dargestellt durch das Fehlersignal *r*(k) gebildet. Die strenge Periodizität (Sägezahnfunktion) bewirkt die Generierung einer Vielzahl diskreter Störfrequenzlinien im Spektrum des modulierten Signals (Ausgangssignal der modifizierten Pulse-Output-DDS). Es gilt daher, durch die Verwendung eines $\sigma\Delta$ -Modulators innerhalb der DDS die Entstehung diskreter Störsignale am DDS-Ausgang zu verhindern, um die spektrale Reinheit des synthetisierten Signals zu verbessern. Ähnlich wie das Dithering-Verfahren ermöglicht die Verwendung eines $\sigma\Delta$ -Modulators in der DDS die vollständige Eliminierung des DDS-Fehlersignals *r*(k), wenn der $\sigma\Delta$ -Modulator, wie in Abb. 5.27 gezeigt, im DDS-System implementiert wird.

115

5 Verfahren zur Verbesserung der spektralen Eigenschaften einer Pulse-Output-DDS



Abb. 5.27: Anordnung des $\sigma\Delta$ -Modulators innerhalb der DDS

Die Differenzbildung zwischen den Signalen r(k) und $r_{\sigma\Delta}(k)$ führt unmittelbar zu einer vollständigen Beseitigung des Fehlersignals r(k), da r(k) vollständig im Ausgangssignal $r_{\sigma\Delta}(k)$ des $\sigma\Delta$ -Modulators enthalten ist. Es gilt:

$$r_{NS}(k) = r(k) - r_{\sigma\Delta}(k) \tag{5.75}$$

Statt des Fehlersignals r(k) ist jetzt das durch den $\sigma\Delta$ -Modulator eingebrachte Quantisierungsrauschen als Modulationssignal wirksam. Im letzten Abschnitt wurde gezeigt, daß dieses Quantisierungsrauschen immer hochpaßgefiltert am Ausgang des Modulators vorliegt. Da der $\sigma\Delta$ -Modulator ein zeitdiskretes System mit einer Abtastrate $T_a = 1/f_a$ ist, muß der Frequenzgang des Ausgangssignals des Modulators periodisch mit der Periodendauer f_a sein. Daraus folgt unmittelbar, daß eine Unterdrückung des Quantisierungsrauschens nicht nur bei der Frequenz f = 0 sondern auch bei allen ganzzahligen Vielfachen der Abtastfrequenz f_a auftritt. Dieser Effekt macht die Verwendung von $\sigma\Delta$ -Modulatoren innerhalb einer DDS besonders interessant. Wird als Taktsignal für den $\sigma\Delta$ -Modulator das Ausgangssignal der erweiterten Pulse-Output-DDS s_{DDS} verwendet, erfolgt die Absenkung des Störgeräusches in der Nähe der Frequenz f_{DDS} . Es gilt deshalb:

$$f_a = f_{DDS} = \frac{1}{T_{DDS}}$$
(5.76)

Die Verwendung eines $\sigma\Delta$ -Modulators zur Verbesserung der spektralen Eigenschaften des DDS-Ausgangssignals ist außerdem an eine weitere Randbedingung geknüpft. Eine

116

Veränderung am DDS-Fehlersignal kann, wie schon beim Dithering-Verfahren gezeigt wurde, nur in Schritten von $\pm 2\pi$ rad erfolgen. Die Signalgenerierung ist an das Taktraster $T_{\rm C}=1/f_{\rm C}$ gebunden, d.h., sie kann nur zu den Zeitpunkten k $\cdot T_{\rm C}$, k $\in \mathbb{N}$ erfolgen. Der Wertebereich des digitalen Ausgangssignals $r_{\sigma\Delta}(k)$ des $\sigma\Delta$ -Modulators muß demzufolge an diese Bedingung angepaßt werden. Im folgenden wird davon ausgegangen, daß als Eingangssignal für den $\sigma\Delta$ -Modulator die Restwertfolge {r} genutzt wird. In der Restwertfolge {r} korrespondiert der Wert N mit einer Phasenverschiebung von -2π rad (vgl. Gl. (5.15)). Die Quantisierungsstufen des digitalen Ausgangssignals des $\sigma\Delta$ -Modulators müssen deshalb eine Breite von Nannehmen, um der Randbedingung zu genügen.

5.3.6.2 Anwendung von $\sigma\Delta$ -Modulatoren 1. Ordnung in der DDS

Unter Beachtung der eben angestellten Vorbetrachtungen läßt sich ein $\sigma\Delta$ -Modulator auf einfache Art in einem DDS-System implementieren. Abb. 5.28 zeigt das Prinzipschaltbild des $\sigma\Delta$ -Modulator 1. Ordnung in der DDS. Der Modulator enthält einen 1-Bit-Quantisierer (Komparator). Das digitale Modulatorausgangssignal $r_{\sigma\Delta}(k)$ kann die Werte 0 oder *N* annehmen.



Abb. 5.28: Prinzipschaltbild des σ∆-Modulators 1. Ordnung in der DDS

Für die weiteren Betrachtungen wird davon ausgegangen, daß das auf eins normierte Quantisierungsrauschsignal *e*(k) folgende Eigenschaften besitzt:

- Signalamplitude gleichverteilt im Intervall [-1,1]
- in erster Näherung konstantes Leistungsdichtespektrum

Durch Simulationen wurden diese Annahmen überprüft und es konnte eine gute Übereinstimmung zu den Annahmen festgestellt werden (siehe Abb. 5.30 und Abb. 5.32).

Die Linearisierung des 1-Bit-Quantisierers und die Annahmen zu den Eigenschaften des Quantisierungsgeräusches ermöglichen nun die Bestimmung der spektralen Eigenschaften des Ausgangssignals $r_{NS}(k)$:

5 Verfahren zur Verbesserung der spektralen Eigenschaften einer Pulse-Output-DDS

$$R_{\sigma\Delta}(z) = R(z) + (1 - z^{-1})E(z)$$

$$R_{NS}(z) = R(z) - (R(z) + (1 - z^{-1})E(z))$$

$$= \underbrace{(1 - z^{-1})}_{H_{c}(z)}E(z)$$
(5.77)

Das modifizierte Phasenfehlersignal $r_{NS}(k)$ enthält nur noch das hochpaßgefilterte Quantisierungsgeräusch e(k) und es ergibt sich damit folgender Amplitudenfrequenzgang $R_{NS}(\Omega)$:

$$R_{NS}(\Omega) = |H_e(z)|_{z=e^{\beta\Omega}} \cdot E(\Omega) = \sqrt{\underline{H}_e(j\Omega)} \cdot \underline{\underline{H}}_e^*(j\Omega) \cdot E(\Omega)$$

= $\sqrt{(1 - \cos\Omega)^2 + \sin^2\Omega} \cdot E(\Omega)$
= $\sqrt{2(1 - \cos\Omega)} \cdot E(\Omega)$ (5.78)

Für $E(\Omega)$ gilt:

$$P = E\left\{e^{2}(k)\right\} = \sum_{i} e_{i}^{2} \cdot P\left\{e = e_{i}\right\} = \frac{1}{12}$$

$$P = \frac{1}{2\pi} \int_{-\pi}^{\pi} |E(\Omega)|^{2} d\Omega = E^{2}(\Omega)$$

$$\Rightarrow E(\Omega) = \sqrt{\frac{1}{12}}$$
(5.79)

Mit GI. (5.78) und GI. (5.79) kann die Hüllkurve des Spektrums des modifizierten Phasenfehlersignals $r_{NS}(k)$ berechnet werden. Entsprechend den allgemeinen Annahmen wird der Quantisierungsfehler *e* in erster Näherung als ein weißes Rauschsignal angesehen. Demzufolge ist das Spektrum des modifizierten Fehlersignals r_{NS} kontinuierlich und es ist sinnvoll, R_{NS} in der Einheit dB/Hz anzugeben. Somit muß die Rauschleistung in einer Bandbreite von 1 Hz ermittelt werden. In GI. (5.80) wird deshalb der Faktor $1/f_{DDS}$ zur Anpassung der Quantisierungsrauschleistung an die Bandbreite von 1 Hz eingeführt.

$$R_{NS}\left(f\right)_{\underline{dB}} = 10 \cdot \lg\left[\frac{1}{6} \cdot \frac{1}{f_{DDS}} \cdot \left(1 - \cos\left(2\pi \frac{f}{f_{DDS}}\right)\right)\right]$$
(5.80)

Zur Überprüfung von GI. (5.80) wurde durch Simulation das modifizierte Phasenfehlersignal r_{NS} und das Quantisierungsfehlersignal *e* der DDS mit einem $\sigma\Delta$ -Modulator 1. Ordnung im Zeitbereich ermittelt. Die Taktfrequenz des Modulators beträgt f_{DDS} =25,05MHz. Die mittels FFT ermittelten Spektren von *e* und r_{NS} sowie der sich aus GI. (5.80) ergebende Kurvenverlauf sind in Abb. 5.29 und Abb. 5.30 dargestellt. Die Leistung des Quantisierungsfehlersignals ist

erwartungsgemäß gleichmäßig über das gesamte Frequenzband verteilt. Beim Spektrum des modifizierten Phasenfehlersignals r_{NS} ist jedoch eine deutliche Abweichung vom idealen Kurvenverlauf bei allen Frequenzen $f \approx n \cdot f_{DDS}$, $n \in \mathbb{N}$ zu beobachten. Die Abweichung von dem durch GI. (5.80) definierten Kurvenverlauf wird durch das endliche Auflösungsvermögen der FFT verursacht. Für die Simulation wurde eine FFT mit K=16384 Punkten verwendet. Daraus folgt unmittelbar, daß jede diskrete Frequenzlinie des FFT-Spektrums die integrierte Leistungsdichte von r_{NS} in einer Bandbreite von $f_{DDS}/K = 1,529$ kHz angibt. Solange man davon ausgehen kann, daß innerhalb dieser Bandbreite die Leistungsdichte von r_{NS} in erster Näherung konstant ist, stimmen die Hüllkurve des mittels FFT ermittelten Spektrums und der durch GI. (5.80) definierte Kurvenverlauf nahezu exakt überein. In der Nähe der Frequenzen $f \approx n \cdot f_{DDS}$, $n \in \mathbb{N}$ wird diese Annahme jedoch immer stärker verletzt, so daß eine stetig zunehmende Abweichung entsteht. Eine weitere Ursache für die Abweichung der beiden Kurvenverläufe liegt darin, daß für die Berechnung des FFT-Spektrums nicht die tatsächliche Periodenlänge des DDS-Ausgangssignals verwendet wird. Bei der Simulation einer DDS mit einem 32-Bit breiten Phasenakkumulator und einem ungeraden Steuerwort N müßten zur Erfassung einer vollen Periodendauer des DDS-Ausgangssignals gerade N Abtastwerte des Signals r_{NS} für die Berechnung der FFT verwendet werden. Da N sehr große Werte annehmen kann, wird statt dessen nur eine Teilmenge mit N/a, $a \in \mathbb{N}$ Abtastwerten für die Berechnung der FFT verwendet und eine Mittelung über mehrere derartige Spektren ausgeführt. Es ist jedoch klar, daß das so ermittelte Spektrum eine endliche Genauigkeit aufweist und gerade für alle Spektrallinien, die nur einen sehr kleinen Leistungsanteil der Gesamtleistung des Signals r_{NS} enthalten, die Abweichung vom tatsächlichen Spektrum stetig zunimmt.



vergrößerter Ausschnitt der nebenstehenden Abbildung

Abb. 5.29: Vergleich der Spektren für das modifizierte Phasenfehlersignal *r*_{NS}(k), grau: mittels FFT ermitteltes Spektrum des Phasenfehlersignals, schwarz: Hüllkurve des Spektrums nach Gl. (5.80)



Abb. 5.30: Spektrum des Quantisierungsfehlersignals e(k)

Zur Verdeutlichung der Funktionsweise des $\sigma\Delta$ -Modulators 1. Ordnung in der Pulse-Output-DDS sind in Abb. 5.31 die Zeitfunktionen der normierten und mittelwertfreien Phasenfehlersignale $r'_{N}(k)$, $r'_{N,\sigma\Delta}(k)$ und $r_{N,NS}(k)$ dargestellt. Es gilt:

$$r'_{N}(k) = \frac{2}{N} \left(r(k) - \frac{N}{2} \right) , \quad -1 < r'_{N}(k) < 1$$

$$r'_{N,\sigma\Delta}(k) = \frac{2}{N} \left(r_{\sigma\Delta}(k) - \frac{N}{2} \right) , \quad r'_{N,\sigma\Delta}(k) \in \{-1,1\}$$

$$r_{N,NS}(k) = \frac{2}{N} r_{NS}(k) , \quad -2 < r_{N,NS}(k) < 2$$
(5.81)



schmale Linie ... $r'_{\sigma\Delta,N}(k)$, breite Linie ... $r'_{N}(k)$

Abb. 5.31: Kurvenverläufe der normierten Phasenfehlersignale $r'_{N}(k)$, $r'_{\sigma\Delta,N}(k)$ und $r_{NS,N}(k)$ Der ursprüngliche periodische Verlauf von $r'_{N}(k)$ wird ähnlich wie beim Dithering-Verfahren zerstört. Im Gegensatz zum Dithering-Verfahren liegt hier jedoch eine Folge von determinierten Entscheidungswerten $r'_{N,\sigma\Delta}(k)$ vor. In Abb. 5.32 sind die zu den Phasenfehlersignalen $r'_{N}(k)$ und $r_{N,NS}(k)$ gehörenden normierten Verteilungsdichtefunktionen dargestellt.



Abb. 5.32: Normierte Verteilungsdichtefunktionen der Phasenfehlersignale $r'_{N}(k)$, $r_{N,NS}(k)$ und des Quantisierungsfehlers $e'_{N}(k)$, Simulationsergebnisse sind grau und Idealkurven schwarz dargestellt

Die normierte Amplitudendichteverteilung $p(r_{N,NS})$ des DDS-Phasenfehlersignals nach Anwendung des Noise-Shaping-Verfahrens ist identisch mit der normierten Verteilungsdichtefunktion $p(r_{N,dith})$ nach Anwendung des Dithering-Verfahrens (vgl. Abb. 5.10 und Gl. (5.23)). Es gilt:

$$p(r_{N,NS}) = \frac{1}{2} \left(1 - \frac{|r_{N,NS}|}{2} \right)$$
(5.82)

Die Signalleistung des normierten modifizierten Phasenfehlersignal $r_{N,NS}(k)$ erhöht sich gegenüber der Signalleistung des ursprünglichen normierten DDS-Phasenfehlersignal $r'_N(k)$ bei Verwendung eines $\sigma\Delta$ -Modulators 1. Ordnung um den Faktor zwei, wie einfach gezeigt werden kann:

$$P_{r'_{N}} = P_{r'_{N}} = \int_{-1}^{1} r'^{2}_{N} \cdot p(r'_{N}) dr'_{N} = \frac{1}{3} \quad \text{mit} \quad p(r'_{N}) = \frac{1}{2} = \text{konstant}$$

$$P_{r_{N,NS}} = \int_{-2}^{2} r^{2}_{N,NS} \cdot p(r_{N,NS}) dr_{N,NS} = \frac{2}{3} = 2 \cdot P_{r'_{N}}$$
(5.83)

Mit GI. (4.55) kann nun der Pegel bei der Frequenz f_{DDS} angegeben werden:

$$\left|\underline{X}_{f_{DDS}}\right| = \frac{1}{2\pi} \cdot \left(1 + J_0 \left(\pi \sqrt{\frac{4}{3}} \frac{f_{DDS}}{f_C}\right)\right)$$
(5.84)

Die Berechnung des vollständigen Spektrums des DDS-Ausgangssignals s_{DDS} mit einem $\sigma\Delta$ -Modulator 1. Ordnung erfolgt derart, daß ausgehend von den Gl. (4.48) und Gl. (4.50) die Hüllkurve des Spektrums des modulierenden Signals $r_{NS}(k)$ in die Betrachtungen einbezogen wird:

$$\left|X_{s_{DDS,NS}}(f)\right| / \frac{dB}{Hz} = 20 \cdot \lg\left[\frac{2}{\sqrt{f_{DDS}}} \cdot \frac{1}{2\pi} \cdot \frac{f_{DDS}}{f} \cdot J_{1}\left(R_{NS}\left(2\pi \frac{f}{f_{DDS}}\right) \cdot \left|\sin\left(\pi \frac{f}{f_{C}}\right)\right|\right)\right] (5.85)$$

*f*_C ... DDS-Taktfrequenz

Es ist zu beachten, daß der Faktor $2/\sqrt{f_{DDS}}$ zur Anpassung der Quantisierungsrauschleistung an die Bandbreite von 1Hz eingeführt wird. Außerdem ist der Faktor $\pi \frac{f}{f_c}$ in Gl. (4.48) und GI. (4.50) durch den Faktor $\left|\sin\left(\pi \frac{f}{f_c}\right)\right|$ in GI. (5.85) ersetzt worden. Diese Änderung ergibt sich aus der Tatsache, daß die DDS selbst schon als of-Modulator arbeitet und damit eine Nullstelle in der DDS-Übertragungsfunktion bei der DDS-Taktfrequenz f_c existiert. Demzufolge kann das Ausgangssignal der Pulse-Output-DDS als ein zweiwertiges digitales Ausgangssignal eines o A-Modulators interpretiert werden. Die beiden möglichen Zustände des entsprechen digitalen Ausgangssignals dabei den beiden ganzzahligen Frequenzteilerverhältnissen $Q_1 = \text{floor}(f_C/f_{DDS})$ und $Q_2 = \text{ceil}(f_C/f_{DDS})$. Daraus folgt unmittelbar, daß das Taktsignal des σΔ-Modulators, der zur Rauschformung des DDS-Phasenfehlersignals verwendet wird, nicht durch ein Signal mit der Frequenz f_{DDS}, beschrieben wird. Statt dessen ist das Taktsignal des $\sigma\Delta$ -Modulators ein Summensignal, in dem die Frequenzen f_C/Q_1 und f_C/Q₂ entsprechend der Häufigkeit ihres Auftretens gewichtet enthalten sind. Wird diese Tatsache bei der Berechnung der Hüllkurve des Spektrums des modifizierten Phasenfehlersignals $r_{NS}(k)$ berücksichtigt, muß GI. (5.80) dahingehend geändert werden, daß sich $R_{NS}(f)$ aus der gewichteten Summe zweier Übertragungsfunktionen $R_{NS,1/2}(f)$ mit den Taktfrequenzen f_C/Q₁ und f_C/Q₂ ergibt. Damit läßt sich die Hüllkurve des Spektrums des DDS-Ausgangssignals nach Noise-Shaping 1. Ordnung angeben zu

$$\left|X_{s_{DDS,NS}}(f)\right| / \frac{dB}{Hz} = 20 \cdot \lg\left[\frac{1}{\sqrt{f_{DDS}}} \cdot \frac{1}{\pi} \cdot \frac{f_{DDS}}{f} \cdot J_{1}\left(H(f) \cdot \left|\sin\left(\pi \frac{f}{f_{C}}\right)\right|\right)\right]$$
(5.86)

mit

$$H(f) = \sqrt{\frac{2}{3}} \cdot \left(1 - A_1 \cos\left(B_1 \cdot 2\pi \frac{f}{f_c}\right) - A_2 \cos\left(B_2 \cdot 2\pi \frac{f}{f_c}\right)\right)}$$

$$A_1 = 1 - \operatorname{frac}\left(\frac{f_c}{f_{DDS}}\right) , \quad A_2 = \operatorname{frac}\left(\frac{f_c}{f_{DDS}}\right)$$

$$B_1 = \operatorname{floor}\left(\frac{f_c}{f_{DDS}}\right) , \quad B_2 = \operatorname{ceil}\left(\frac{f_c}{f_{DDS}}\right)$$
Bem. : $\operatorname{frac}(x) = x - \operatorname{floor}(x)$

$$(5.87)$$

In Abb. 5.33 sind die Spektren verschiedener Ausgangssignale s_{DDS} einer Pulse-Output-DDS mit einem $\sigma\Delta$ -Modulator 1. Ordnung und die Abschätzung der Hüllkurven des DDS-Fehlersignalspektrums nach GI. (5.86) und GI. (5.87) zusammen dargestellt.



Abb. 5.33: DDS-Spektren nach Anwendung von Noise-Shaping 1. Ordnung für verschiedene Frequenzen f_{DDS} = 1,96 / 25,05 / 37,5 / 48,05 MHz, grau: mittels FFT ermittelte DDS-Ausgangsspektren, schwarz: Hüllkurve des Störsignalspektrums nach GI. (5.86) und GI. (5.87)

Zur Wirksamkeit des $\sigma\Delta$ -Modulators 1. Ordnung kann folgendes festgestellt werden:

 Ein tiefer Einschnitt der Rauschunterdrückung bei allen Frequenzen n·f_{DDS}, n ∈ N ist nur für

$$f_{DDS} \ll f_C$$
 bzw. $f_{DDS} \ll f_{CV}$

möglich.

• Für

$$\operatorname{frac}\left(\frac{f_{C}}{f_{DDS}}\right) \approx \frac{1}{2} \quad \operatorname{und} \quad f_{DDS} \geq \frac{f_{C}}{10}$$

läßt die Wirksamkeit der Rauschunterdrückung stark nach (siehe Abb. 5.34).



Abb. 5.34: DDS-Spektrum nach Anwendung von Noise-Shaping 1.Ordnung für $f_{\text{DDS}} = 22,53$ MHz, $f_{\text{C}} = 100$ MHz, grau: Simulation, schwarz: Hüllkurvenberechnung

- Wenn *M* und *N* einen gemeinsamen Teiler wesentlich größer als eins besitzen, d.h., LCM(*N*,*M*) << *N*·*M*, ist es nicht mehr möglich, die wenigen diskreten Störer in ein kontinuierliches Rauschsignal zu überführen. Insbesondere kann das Quantisierungsrauschsignal *e* nicht mehr durch einen weißen Rauschprozeß beschrieben werden. Das Quantisierungsrauschen *e* ist in diesen Fällen stark mit dem Eingangssignal des σΔ-Modulators korreliert (Abb. 5.33, f_{DDS}=37,5MHz).
- Für

$$0,3 \ge \operatorname{frac}\left(\frac{f_C}{f_{DDS}}\right) \ge 0,7$$

werden die diskreten Störer, die durch das Phasenfehlersignal r verursacht werden, nicht vollständig unterdrückt. Im Spektrum R_{NS} des modifizierten Phasenfehlersignals treten diskrete Störer mit der gleichen Frequenzlage wie vor Anwendung des Noise-Shaping-Verfahrens auf (siehe Abb. 5.35).



Abb. 5.35: vergrößerter Ausschnitt des DDS-Spektrums aus Abb. 5.33 und Darstellung der durch das Phasenfehlersignal *r* verursachten diskreten Störer,

f_{DDS}=1,96MHz

Die Ursache für diesen Effekt liegt in der hohen Grundfrequenz $f_{er} \approx f_{DDS}/2$ des Phasenfehlersignals φ_{er} (siehe GI. (4.71)). Der $\sigma\Delta$ -Modulator kann unter diesen Bedingungen das Phasenfehlersignal r nicht mehr exakt nachbilden.

Für

$$\operatorname{frac}\left(\frac{f_C}{f_{DDS}}\right) \approx 0 \quad \text{bzw.} \quad \operatorname{frac}\left(\frac{f_C}{f_{DDS}}\right) \approx 1$$

nimmt die Periodendauer $T_{er}=1/f_{er}^{*}$ sehr große Werte an. Das Eingangssignal des $\sigma\Delta$ -Modulators kann in diesen Fällen in erster Näherung für einen Beobachtungszeitraum $T_{B} << T_{er}$ als konstant angesehen werden und es tritt das von der Theorie der $\sigma\Delta$ -Modulation her bekannte Idle-Channel-Noise auf.

 Unter Beachtung der eben gemachten Aussagen können die GI. (5.86) und GI. (5.87) zur Beschreibung und Bewertung des Spektrums des DDS-Ausgangssignals mit Noise-Shaping 1. Ordnung verwendet werden.

Durch den Einsatz von $\sigma\Delta$ -Modulatoren ist eine wirksame Unterdrückung des DDS-Phasenfehlersignals in der Nähe der Frequenzen n· f_{DDS} , $n \in \mathbb{N}$ möglich. Wegen ihrer einfachen Struktur sind $\sigma\Delta$ -Modulatoren 1. Ordnung für die Verwendung in einem DDS-System besonders geeignet. Die Verwendung von $\sigma\Delta$ -Modulatoren höherer Ordnung erweist sich als nicht günstig, da prinzipbedingt die Quantisierungsrauschleistung stark ansteigt und mit Überlastungen der Quantisierungskennlinie durch die hohe Amplitude des Eingangssignals gerechnet werden muß. Außerdem erhöht sich der Realisierungsaufwand wesentlich.

125

5.4 Kombination der Verbesserungsverfahren

In den letzten Abschnitten wurden folgende drei verschiedene Ansätze zur Verbesserung der spektralen Eigenschaften des Ausgangssignals einer Pulse-Output-DDS analysiert und bewertet:

- virtuelle Takterhöhung durch Jitterkorrektur
- Dithering
- Noise-Shaping

In der folgenden Übersicht sind die Vor- und Nachteile der einzelnen Methoden noch einmal zusammengefaßt dargestellt.

	virtuelle Erhöhung der DDS-Taktfrequenz	Dithering	Noise-Shaping
Vorteile	keine signifikante Anhebung des Phasenrauschens, absolute Verringerung der Fehlersignalleistung	Vollständige Eliminierung der diskreten Störer	vollständige Eliminierung der diskreten Störer, geringes Phasenrauschen in der unmittelbaren Umgebung von f _{DDS}
Nachteile	keine Eliminierung diskreter Störer, nur Pegelabsenkung	Anhebung des Phasenrauschens im gesamten Frequenzband (konstantes Rauschleistungsdichte- spektrum)	Auftreten diskreter Störer bei bestimmten DDS-Steuerworten (Fehlfunktion der Rauschformung)

Tab. 5.1: Gegenüberstellung der einzelnen Verfahren zur Verbesserung der spektralen Eigenschaften des DDS-Ausgangssignals

Die Gegenüberstellung der einzelnen Verfahren macht deutlich, daß mit jedem Verfahren allein nur eine teilweise Verbesserung der spektralen Eigenschaften erreicht werden kann. Es ist deshalb sinnvoll, die einzelnen Verfahren miteinander zu kombinieren.

Durch die virtuelle Erhöhung der DDS-Taktfrequenz wird der absolute Wert des zeitlichen Jitters des DDS-Ausgangssignals und damit die DDS-Fehlersignalleistung verringert. Die virtuelle Takterhöhung sollte deshalb immer in einer Pulse-Output-DDS angewendet werden. Damit ergeben sich noch drei sinnvolle Kombinationsmöglichkeiten der Korrekturverfahren:

- 1. virtuelle Takterhöhung + Dithering
- 2. virtuelle Takterhöhung + Noise-Shaping
- 3. virtuelle Takterhöhung + Dithering + Noise-Shaping

Die Verbindung der virtuellen Takterhöhung mit dem Dithering-Verfahren wird als nicht optimal angesehen. Durch das Dithering-Verfahren werden zwar alle diskreten Störer vollständig beseitigt, aber andererseits erfolgt dabei eine nicht zu vernachlässigende breitbandige Anhebung des Phasenrauschens im DDS-Ausgangssignal. Die sinnvollste Kombination ist die Verbindung von virtueller Takterhöhung und dem Noise-Shaping-Verfahren, da in diesem Fall neben der Eliminierung der im Pegel abgesenkten diskreten Störer eine gute Unterdrückung des Phasenrauschens in der unmittelbaren Umgebung der DDS-Ausgangsfrequenz f_{DDS} erreicht wird. Insbesondere ist die Verbindung der beiden Verfahren genau dann interessant, wenn die DDS mit einer PLL gekoppelt und die variable Bandpaßfunktion der PLL ausgenutzt werden kann. Somit wird eine signifikante Unterdrückung des geformten DDS-Fehlersignals außerhalb der PLL-Bandbreite ermöglicht. Als problematisch wird bei dieser Kombinationsmöglichkeit jedoch die nachgewiesene Fehlfunktion der Rauschformung bei bestimmten DDS-Steuerworten bewertet (vgl. Kap. 5.3.6). Im folgenden wird deshalb untersucht, ob durch die geeignete Kombination aller drei Korrekturverfahren die Fehlfunktion des Noise-Shaping-Verfahrens vermieden werden kann. Die prinzipielle Idee besteht darin, die strenge Periodizität des Eingangssignals des σΔ-Modulators zu brechen und damit die Entstehung von periodischen Signalanteilen im Quantisierungsrauschen e zu verhindern.

Bei der Kombination der einzelnen Verfahren ist zu beachten, daß sie nicht in einer beliebigen Reihenfolge auf das Ausgangssignal s_{ov} der Pulse-Output-DDS angewendet werden können. Als erstes Verfahren muß die virtuelle Takterhöhung zur absoluten Verringerung der Störleistung erfolgen, weil durch dieses Verfahren das DDS-Fehlersignal r in ein qualitativ neues Fehlersignal r_V transformiert wird. Anschließend kann das DDS-Signal durch Dithering oder Rauschformung bzw. durch beide Methoden weiter modifiziert werden. Abb. 5.36 zeigt eine mögliche Anordnung der einzelnen Verfahren in einem DDS-System.





Die Simulation der Kombination aller drei Korrekturverfahren basiert auf einem Beispiel aus dem Kap. 5.3.6, bei dem offensichtlich eine Fehlfunktion der Rauschformung festgestellt wurde. Es gelten folgende Systemparameter:

Wortbreite des Phasenakkumulators:	32 Bit \Rightarrow $M = 2^{32}$	
DDS-Steuerwort:	$N = 6000000_{16}$	
DDS-Taktfrequenz:	$f_{\rm C} = 100 {\rm MHz}$	
Faktor der virtuellen Takterhöhung:	B = 32	
lioson Paramotern ergeben sich felgende DDS-Konngröß		

Mit diesen Parametern ergeben sich folgende DDS-Kenngrößen:

virtuelle DDS-Taktfrequenz:	$f_{\rm C,V} = 3,2 \rm GHz$
DDS-Ausgangsfrequenz:	$f_{\rm DDS} = 37,5 \rm MHz$

In Abb. 5.33 ist das Spektrum des DDS-Ausgangssignals nach der virtuellen Takterhöhung und Anwendung des Noise-Shaping-Verfahrens dargestellt. Für die Rauschformung wird ein $\sigma\Delta$ -Modulator 1. Ordnung verwendet. Die Fehlfunktion der Rauschformung ist in Abb. 5.33 deutlich zu erkennen. Die wenigen verbleibenden diskreten Störer können nicht in ein kontinuierliches Fehlersignalspektrum überführt werden.

Abb. 5.37 zeigt das Spektrum des DDS-Ausgangssignals nach Anwendung aller drei Korrekturverfahren entsprechend der in Abb. 5.36 dargestellten Anordnung.



grau ... Spektrum nach virtueller Takterhöhung, Dithering und Noise-Shaping schwarz ... ideale Hüllkurve des Störsignalspektrums nach virtueller Takterhöhung und Noise-Shaping

Abb. 5.37: Spektrum bei Kombination aller Korrekturverfahren für f_{DDS} = 37,5MHz, grau: Spektrum des DDS-Ausgangssignals, schwarz: Hüllkurve des Störsignalspektrums nach Gl. (5.86) und Gl. (5.87)

Es ist gut zu erkennen, daß durch die Kombination von Dithering und Noise-Shaping eine Dämpfung der diskreten Störer um ca. 5dB erreicht wird. Andererseits wird über das gesamte Frequenzband das Phasenrauschen stark angehoben. Insbesondere in der Nähe von f_{DDS} ist

das starke Ansteigen des Phasenrauschens sehr störend und vermindert dadurch die Wirkung der Rauschformung. Aus diesem Grund ist die direkte Kombination von Dithering- und Noise-Shaping-Verfahren trotz der Absenkung der diskreten Störpegel für die weitere Verbesserung der spektralen Eigenschaften des DDS-Signals nicht geeignet.

Statt dessen wird ein anderer Ansatz zur Minimierung der diskreten Störer näher betrachtet. Aus der Literatur [Barm92] ist bekannt, daß die Entstehung von periodischen Signalanteilen im Quantisierungsgeräusch *e* eines $\sigma\Delta$ -Modulators durch die Einspeisung eines zusätzlichen Rauschsignals am Eingang des Modulators verhindert werden kann. Die Amplitude des zusätzlichen Rauschsignals sollte mindestens um den Faktor 10 kleiner als die Amplitude des Nutzsignals sein, um Überlastungen der Quantisierungskennlinie im $\sigma\Delta$ -Modulator weitestgehend zu vermeiden. Es ist prinzipiell möglich, dieses Verfahren auch für die Rauschformung des DDS-Fehlersignals anzuwenden. Abb. 5.38 verdeutlicht jedoch, daß das am Eingang des Modulators eingespeiste zusätzliche Rauschsignal *s*_z ungedämpft als zusätzliches DDS-Fehlersignal wirkt.



Abb. 5.38: Anordnung der zusätzlichen Rauschsignalquelle am Eingang des $\sigma\Delta$ -Modulators

Mit der Annahme, daß s_z durch einen weißen Zufallsprozeß beschrieben wird, erfolgt eine unvermeidbare Anhebung des Phasenrauschen über das gesamte Frequenzband. Der Vorteil gegenüber der direkten Kopplung von Dithering und Noise-Shaping-Verfahren besteht jedoch darin, daß die Anhebung über die im Rauschsignals s_z enthaltene Leistung gesteuert werden kann. Die Angabe eines optimalen Wertes für die Leistung des zusätzlichen Rauschsignals erweist sich als schwierig, weil durch die Vergrößerung der Rauschleistung folgende gegensätzliche Effekte auftreten:

- Absenkung der Pegel der diskreten Störer
- Anhebung des Phasenrauschens über das gesamte Frequenzband und insbesondere in der N\u00e4he von f_{DDS}

Es muß demzufolge immer ein Kompromiß zwischen dem zulässigen maximalen Phasenrauschen und der gewünschten Unterdrückung von diskreten Störern eingegangen werden. Beispielhaft ist in Abb. 5.39 das Spektrum des DDS-Ausgangssignals dargestellt, wenn die Amplitude des zusätzlichen Rauschsignals am Eingang des σ∆-Modulators gerade 1/16 der Amplitude des DDS-Fehlersignals beträgt. Für die Simulation gelten wieder die Systemparameter, die bei ausschließlicher Anwendung des Noise-Shaping-Verfahrens zu einer Fehlfunktion führen:

Wortbreite des Phasenakkumulators: $32 \text{ Bit} \Rightarrow M = 2^{32}$ DDS-Steuerwort: $N = 6000000_{16}$ DDS-Taktfrequenz: $f_{\rm C} = 100 \text{MHz}$ Faktor der virtuellen Takterhöhung:B = 32

Mit diesen Parametern ergeben sich folgende DDS-Kenngrößen:

virtuelle DDS-Taktfrequenz:	$f_{C,V} = 3,2GHz$
DDS-Ausgangsfrequenz:	<i>f</i> _{DDS} = 37,5MHz



schwarz ... ideale Hüllkurve des Störsignalspektrums nach virtueller Takterhöhung und Noise-Shaping

Abb. 5.39: Spektrum nach Einführung eines zusätzlichen Rauschsignals am Eingang des $\sigma\Delta$ -Modulators für f_{DDS} = 37,5MHz, grau: Spektrum des DDS-Ausgangssignals, schwarz: Hüllkurve des Störsignalspektrums nach Gl. (5.86) und Gl. (5.87)

Es ist gut zu erkennen, daß der Pegel der diskreten Störer jetzt um ca. 20dB gesenkt wird. Im Vergleich zu dem in Abb. 5.37 dargestellten Spektrum bei direkter Kopplung von Dithering und

Noise-Shaping ist die Anhebung des Phasenrauschens in der Nähe von f_{DDS} bedeutend geringer.

Abb. 5.40 zeigt zwei weitere DDS-Spektren nach Anwendung der direkten Kopplung von Dithering und Noise-Shaping-Verfahren bzw. nach Anwendung des mit einem zusätzlichen Rauschsignal modifizierten Noise-Shaping-Verfahrens. Die Simulation basiert wiederum auf einem Beispiel aus dem Kap. 5.3.6, bei dem offensichtlich eine Fehlfunktion der Rauschformung festgestellt wurde. Es gelten folgende Systemparameter:

Wortbreite des Phasenakkumulators:	$32 \operatorname{Bit} \Rightarrow M = 2^{32}$
DDS-Steuerwort:	$N = 504816F_{16}$
DDS-Taktfrequenz:	$f_{\rm C} = 100 {\rm MHz}$
Faktor der virtuellen Takterhöhung:	B = 32

Mit diesen Parametern ergeben sich folgende DDS-Kenngrößen:

virtuelle DDS-Taktfrequenz: DDS-Ausgangsfrequenz:

 $f_{C,V} = 3,2GHz$ $f_{DDS} = 1,96MHz$







DDS-Spektrum nach Anwendung des mit einem Rauschsignal modifizierten Noise-Shaping-Verfahren

Abb. 5.40: Vergleich der Kombinationsverfahren für f_{DDS} = 1,96MHz, Hüllkurvenberechnung des Störsignalspektrums nach GI. (5.86) und GI. (5.87), grau: DDS-Spektrum nach ausschließlicher Anwendung des Noise-Shaping-Verfahrens

Es ist wiederum gut zu erkennen, daß bei der direkten Kopplung von Dithering und Noise-Shaping das Phasenrauschen im gesamten Frequenzband stark angehoben wird. Im Gegensatz dazu erfolgt bei der Anwendung des modifizierten Noise-Shaping-Verfahrens nur eine signifikante Anhebung des Phasenrauschens in unmittelbarer Nähe von f_{DDS} . In beiden Fällen werden die diskreten Störer zumindest gedämpft. Zusammengefaßt wird festgestellt, daß die direkte Kopplung von virtueller Takterhöhung und dem Noise-Shaping-Verfahren als optimale Kombinationsmöglichkeit der Korrekturverfahren anzusehen ist. Die Kombination der virtuellen Takterhöhung mit dem Dithering und dem Noise-Shaping-Verfahren ist wegen der signifikanten Erhöhung des Phasenrauschens ungeeignet. Die Einspeisung eines zusätzlichen Rauschsignals am Eingang des $\sigma\Delta$ -Modulators führt zu einer modifizierten Variante des Noise-Shaping-Verfahrens, deren Einsatzmöglichkeit jedoch durch die Anhebung des Phasenrauschens insbesondere in der Nähe der Frequenz f_{DDS} beschränkt ist.

6 Systemrealisierung

6.1 Systemstruktur

Im folgenden Abschnitt wird ein Systemkonzept vorgestellt, daß sich für die konkrete praktische Realisierung eines DDS-Systems in einem digitalen 0,8µm Standard-CMOS-Prozeß eignet [Rich97], [Rich98], [Rich99], [Rich99/2]. Die Verwendung eines Standard-CMOS-Prozesses ist vor allem aus Sicht der digitalen Schaltungsteile sowie aus Kostengründen vorteilhaft. Die Realisierung der analogen Schaltungsteile wird durch die Verwendung eines reinen digitalen Standardprozesses eher erschwert, da die Anzahl der verfügbaren Bauelementetypen stark eingeschränkt ist.

Das Prinzipschaltbild des digitalen Frequenzsynthesizers ist in Abb. 6.1 dargestellt.



Abb. 6.1: Prinzipielle Systemstruktur

Die eigentliche Frequenzsynthese arbeitet nach dem Prinzip der erweiterten Pulse-Output-DDS. In Kap. 5 wurde gezeigt, daß die spektralen Eigenschaften des Ausgangssignals *s*_{ov} der Pulse-Output-DDS durch die Anwendung von Verfahren der digitalen Signalverarbeitung entscheidend verbessert werden können. Es werden drei verschiedene Verfahren zur Verbesserung der spektralen Eigenschaften implementiert:

- 1. virtuelle Erhöhung der DDS-Taktfrequenz mit Hilfe einer Delay-Line
- 2. Anwendung des Dithering-Verfahrens zur gleichmäßigen Verteilung der Störleistung über einen ausreichend großen Frequenzbereich
- 3. Anwendung des Noise-Shaping-Verfahrens zur Unterdrückung der Störleistung in der Nähe der synthetisierten DDS-Frequenz

Die virtuelle Takterhöhung ist nach den in Kap. 5.4 gewonnenen Erkenntnissen immer aktiv. Die anderen Verfahren zur Verbesserung der spektralen Eigenschaften können einzeln bzw. in jeder Kombinationsmöglichkeit verwendet werden. Durch die virtuelle Takterhöhung wird das DDS-Fehlersignal *r* mit der Phasenfehlergrundfrequenz $f_{er,1}$ in ein neues DDS-Fehlersignal r_V mit der Phasenfehlergrundfrequenz $f_{er,2}$ überführt. Für die Ausführung von Dithering bzw. Noise-Shaping wird ausschließlich das DDS-Fehlersignal r_V benötigt, da nur dieses Signal den Phasenfehler des DDS-Ausgangssignals nach der virtuellen Takterhöhung beschreibt. Die einzelnen Korrekturverfahren dürfen demzufolge nicht in einer willkürlich gewählten Reihenfolge auf das Signal s_{ov} angewendet werden. Als erstes muß immer die virtuelle Takterhöhung ausgeführt werden und es ergibt sich die in Abb. 6.2 gezeigte Anordnung der einzelnen Verfahren im DDS-System.



Abb. 6.2: Kombination der Verfahren zur Verbesserung der spektralen Eigenschaften des DDS-Ausgangssignals

Mit der in Abb. 6.2 dargestellten Anordnung der einzelnen Korrekturverfahren lassen sich folgende Kombinationsmöglichkeiten der Verfahren realisieren:

- 1. virtuelle Takterhöhung + Dithering
- 2. virtuelle Takterhöhung + Noise-Shaping
- 3. virtuelle Takterhöhung + Dithering + Noise-Shaping

Das Ausgangssignal der erweiterten Pulse-Output-DDS ist eine Dirac-Impulsfolge mit einem mittleren Impulsabstand $T_{DDS} = 1/f_{DDS}$. Dieses Signal wird mit Hilfe eines Toggle-Flip-Flops in das Rechtecksignal s_2 mit der Grundfrequenz $f_2 = f_{DDS}/2$ transformiert. Damit ergibt sich folgender Zusammenhang zwischen der Taktfrequenz f_c am Eingang und der Frequenz f_2 am Ausgang des Synthesizers:

$$f_2 = \frac{1}{2} \cdot \frac{N}{M} \cdot f_C \tag{6.1}$$

Es ist zu beachten, daß das Rechtecksignal sowohl an den LH- als auch an den HL-Flanken ein zeitliches Jitter gegenüber den idealen Flankenzeitpunkten aufweist. Das zeitliche Jitter entspricht dabei dem Phasenfehlersignal des DDS-Ausgangssignals s_{DDS} (Dirac-Impulsfolge)
und es ist klar, daß das im Rechtecksignal s_2 mit der Grundfrequenz $f_2 = f_{DDS}/2$ enthaltene Fehlersignal identisch zu dem Fehlersignal des DDS-Ausgangssignals s_{DDS} mit der Grundfrequenz f_{DDS} ist. Durch die Halbierung der Ausgangsfrequenz entsteht deshalb kein Gewinn im Signal-Stör-Abstand bzw. beim SFDR. Das Spektrum des DDS-Ausgangssignals wird lediglich um $f_{DDS}/2$ im gesamten Frequenzbereich verschoben.

Für die virtuelle Takterhöhung ist die Generierung von *B* diskreten Verzögerungszeitpunkten notwendig. Abb. 6.3 zeigt zwei unterschiedliche Realisierungsmöglichkeiten. Es ist vorstellbar, daß nur ein Verzögerungsglied mit variabel einstellbarer Verzögerungszeit τ_0 eingesetzt wird. Die zu realisierende Verzögerungszeit $\tau_0 = T_d(k)$ wird am Verzögerungsglied mittels der Stellgröße U_{cntrl} gesteuert. Für jede benötigte Signalverzögerung muß demzufolge die Verzögerungszeit am Verzögerungsglied neu eingestellt werden. Bei einer schaltungstechnischen Realisierung dieser Variante ergeben sich erhebliche Probleme bei der Ermittlung des exakten Wertes der Stellgröße in einer ausreichend kurzen Zeit.

Eine weitere Möglichkeit zur Erzeugung der benötigten Verzögerungszeiten ist die Verwendung einer Kettenschaltung von *B* identischen Verzögerungsgliedern mit einer Verzögerungszeit T_{d0} pro Verzögerungsglied. Es existiert nur eine Stellgröße, die für alle Verzögerungsglieder gleichermaßen gilt und variabel einstellbar ist. Die Verzögerungszeit T_{d0} jedes der *B* Verzögerungsglieder hat einen konstanten Wert und es gilt:

$$T_{d0} = \frac{1}{B} T_C \quad , \quad B \in \mathbb{N}$$
(6.2)

Die Verzögerungszeit T_{dges} der gesamten Verzögerungsleitung ist somit gleich einer Taktperiode T_{C} . Nach jedem Verzögerungsglied ist eine Auskopplung des bis dahin verzögerten Signals aus der Delay-Line möglich. Für die konkrete Realisierung einer bestimmten Verzögerungszeit $(T_{C}/B) \cdot c'$ muß demzufolge der Ausgang c' der Verzögerungsleitung aktiviert werden.

135



 τ_0 wird vor der Signalausgabe auf den erforderlichen Wert $T_d(k)$ gesetzt, d.h. τ_0 muß innerhalb einer Periode $T_{\text{DDS}}=1/f_{\text{DDS}}$ immer neu eingestellt werden.

Lösungansatz II:



 T_{d0} ist konstant. Die Signalausgabe erfolgt durch das Schließen des i-ten Schalters, wobei eine Signalverzögerung von i T_{d0} realisiert wird.

Abb. 6.3: Realisierungsmöglichkeiten der diskreten Verzögerungszeitpunkte

Es ist klar, daß die Generierung des Ausgangssignals der Pulse-Output-DDS (LH-Flanke des Überlaufsignals des DDS-Phasenakkumulators) immer nur dann erfolgt, wenn eine LH-Flanke des Taktsignals sc auftritt. Es ist deshalb möglich, anstelle des Ausgangssignals des DDS-Phasenakkumulators s_{ov} das Taktsignal s_{C} als Eingangssignal für die Verzögerungsleitung zu verwenden. Es muß dafür eine zusätzliche Baugruppe eingeführt werden mit der Funktion, nur dann das verzögerte Taktsignal sc an den Systemausgang weiterzuleiten, wenn im DDS-Phasenakkumulator ein Überlauf und somit eine ov-Flanke aufgetreten ist. Am Eingang und somit auch am letzten Ausgang der Verzögerungsleitung liegt jetzt das kontinuierliche Taktsignal s_c vor, da die gesamte Verzögerungsleitung insgesamt eine Verzögerung von T_{c} realisiert. Aus schaltungstechnischer Sicht ergeben sich dadurch wesentliche Vorteile für die Bestimmung der Stellgröße U_{cntrl} , die auf einem konstanten Wert gehalten werden muß, da die Delay-Line nun in einen kontinuierlich arbeitenden Regelkreis eingebunden werden kann. Im Gegensatz zur Realisierung der benötigten Verzögerungszeiten mit nur einem Verzögerungsglied tritt das Ausgangssignal der Delay-Line an B Signalausgängen verteilt auf. Daraus folgt unmittelbar, daß B verschiedene Signalwege für das Ausgangssignal der Delay-Line existieren. Es ist klar, daß die an den B Teilausgängen verursachten Signallaufzeiten ebenso wie die verwendeten Verzögerungsglieder innerhalb der Delay-Line in einer praktischen Realisierung nie absolut identisch sind. In bezug auf die zu realisierenden Verzögerungszeiten bedeutet dies, daß zwischen zwei beliebigen Teilausgängen ein statischer Verzögerungszeitfehler auftritt. Dieser Fehler ist gleich der Differenz aus den Signallaufzeiten an den jeweils betrachteten Teilausgängen plus dem Verzögerungszeitfehler, der durch das endliche Matching der Verzögerungsglieder der Delay-Line auftritt. Die sich daraus

ergebenden Konsequenzen für die spektralen Eigenschaften des DDS-Ausgangssignals werden im Kap. 6.2 ausführlich dargestellt.

Zusammengefaßt kann festgestellt werden, daß sowohl die Verwendung von nur einem variabel einstellbaren Verzögerungsglied als auch die Verwendung einer Delay-Line mit *B* identischen Verzögerungsgliedern zur Realisierung der benötigten Verzögerungszeiten $T_d(k)$ problematisch ist, da entweder die Bestimmung der Stellgröße U_{cntrl} oder auftretende Verzögerungszeitfehler die Funktionsweise der virtuellen Takterhöhung beeinträchtigen können. Wegen der schaltungstechnischen Vorteile bei der Bestimmung der Stellgröße U_{cntrl} bei Verwendung einer Delay-Line mit *B* identischen Verzögerungsgliedern wird für die konkrete praktische Realisierung der virtuellen Takterhöhung diese Realisierungsmöglichkeit bevorzugt. Die genaue Beschreibung der Funktionsweise der Delay-Line und des PLL ähnlichen Regelkreises, einer Delay-Locked-Loop (DLL), erfolgt im Anhang C.

Wie weiter oben festgestellt wurde, tritt das Ausgangssignal der Delay-Line an B Signalausgängen verteilt auf. Da niemals mehr als ein Signalausgang gleichzeitig aktiviert werden muß, kann ein 1-aus-B Decoder zur Auswahl des richtigen Signalausganges verwendet werden. Des weiteren ist die Einführung eines definierten zeitlichen Ablaufs zur Aktivierung eines Teilausganges der Delay-Line notwendig, um zu gewährleisten, daß stets genau ein vollständiger Taktimpuls über den gerade geöffneten Ausgang weitergeleitet wird. In Abb. 6.4 sind beispielhaft der korrekte sowie zwei fehlerhafte zeitliche Abläufe für die Aktivierung eines Signalausganges dargestellt. Das Signal, welches die Verzögerungsleitung durchläuft, ist durch einen schmalen Impuls charakterisiert. Die Breite des Impulses ist bei den hier angestellten Betrachtungen nur sekundär von Bedeutung, da das eigentliche DDS-Ausgangssignal durch die LH-Flanke des Überlaufflags des DDS-Phasenakkumulators und damit durch die LH-Flanke des Impulses gebildet wird. Letztendlich ist nur die exakte zeitliche Ausgabe der verzögerten LH-Flanke des Taktsignals für die Bildung des korrekten DDS-Ausgangssignals wichtig. Die in Abb. 6.4 dargestellten fehlerhaften Zeitfenster machen deutlich, daß die genaue zeitliche Ablaufsteuerung zur Aktivierung eines Teilausganges der Verzögerungsleitung eine entscheidende Grundvoraussetzung für die korrekte Erzeugung des DDS-Ausgangssignals ist.

137



Abb. 6.4: Darstellung verschiedener Zeitfenster für die Aktivierung des *i*-ten Ausgangs der Delay-Line

Entsprechend der in Kap. 5.1 angestellten Betrachtungen zur virtuellen Takterhöhung muß folgende Divisionsoperation ausgeführt werden:

$$c(k) = \operatorname{floor}\left(r(k) \cdot \frac{B}{N}\right) \tag{6.3}$$

Die Multiplikation mit dem Faktor *B*, der gleich der Anzahl der Verzögerungsglieder in der Delay-Line ist, reduziert sich zu einer Bitshift-Operation, wenn alle Werte im binären Zahlenformat dargestellt werden und folgende Bedingung gilt:

$$B = 2^b \quad b \in \mathbb{N} \tag{6.4}$$

Aus schaltungstechnischer Sicht kann *B* nicht beliebig groß gewählt werden. Die Zusammenführung der *B* Teilausgänge zu einem Knoten am Ausgang der Delay-Line wird mit wachsendem Wert von *B* immer komplizierter, da sich die Werte der einzelnen parasitären Kapazitäten von jedem Teilausgang summieren und dadurch den Ausgang der Delay-Line immer stärker kapazitiv belasten. Um schaltungstechnische Probleme im Zusammenhang mit der parasitären Kapazität im Summenpunkt bei der konkreten Realisierung zu vermeiden (siehe Anhang C.2), wird eine Delay-Line mit 32 Verzögerungsgliedern verwendet. Für den Entwurfsparameter *B* gilt demzufolge:

$$B = 2^5 = 32 \tag{6.5}$$

Dies bedeutet, daß die DDS-Taktfrequenz *f*_C virtuell um den Faktor 32 erhöht wird.

138

Für die Generierung von zwei aufeinander folgenden Impulsen am Ausgang der Delay-Line wird die minimale Zeitdauer von zwei Systemtaktperioden $T_{\rm C} = 1/f_{\rm C}$ benötigt. Dabei werden innerhalb einer Taktperiode $T_{\rm C}$ alle notwendigen Steuersignale zur Aktivierung eines beliebigen Teilausganges *i* der Delay-Line erzeugt und in der unmittelbar darauf folgenden Taktperiode $T_{\rm C}$ erfolgt die eigentliche Impulsauskopplung aus der Delay-Line (siehe Anhang C.2). Durch dieses Steuerungsschema wird die maximale Ausgangsfrequenz f_2 des synthetisierten Signals beschränkt und kann den theoretisch möglichen Maximalwert von $f_2 = f_{\rm C}/2$ nicht erreichen. Es gilt:

$$f_{2,\max} = \frac{f_C}{4}$$
 (6.6)

Die Pulse-Output-DDS, bestehend aus einem Akkumulator mit einer Wortbreite von 32-Bit, arbeitet mit einer maximalen Taktfrequenz von 100MHz. Um die große Wiederholperiode T_{gp} , d.h. die Periodenlänge des DDS-Ausgangssignals, zu maximieren, werden nur ungerade DDS-Steuerworte *N* bei der Phasenakkumulation zugelassen (vgl. Kap. 4.2.1.1). Damit ergeben sich folgende Entwurfsparameter:

$$M = 2^{32}, \quad N = 2a - 1 \quad , \quad a \in [0, 2^{30}], a \in \mathbb{N}$$

$$f_{C} = 100 \,\mathrm{MHz}$$
(6.7)

Der minimal garantierte Signal-Stör-Abstand nach Anwendung des Dithering-Verfahrens ergibt sich nach GI. (5.49) bei Verwendung der in GI. (6.5) und GI. (6.7) gegebenen Parameter zu:

$$SNR_{dith,\min} = SNR_{dith} \left(f_{DDS,\max} \right) = SNR_{dith} \left(\frac{f_C}{2} \right) = 10 \cdot \lg \left(\frac{12 \cdot f_C \cdot B^2}{\pi^2} \right) = 111 \frac{\mathsf{dBc}}{\mathsf{Hz}}$$

In den Abb. 6.5 bis Abb. 6.8 sind typische Spektren des Ausgangssignals der modifizierten Pulse-Output-DDS mit den einzelnen Verfahren zur Verbesserung der spektralen Eigenschaften des DDS-Signals dargestellt. Für die Gesamtsimulation wurde das Programmsystem *MATLAB* verwendet. Das DDS-Steuerwort ist in allen Simulationen $N = 4020C49D_{16}$. Es ergibt sich somit eine DDS-Frequenz $f_{DDS} = 25,05$ MHz. In den einzelnen Simulationen wurden die Spektren folgender Ausgangssignale s_{DDS} bestimmt:

- Ausgangssignal der Pulse-Output-DDS ohne Korrekturmaßnahmen
- Ausgangssignal der Pulse-Output-DDS nach der virtuellen Takterhöhung
- Ausgangssignal der Pulse-Output-DDS nach der virtuellen Takterhöhung und Anwendung des Dithering-Verfahrens
- Ausgangssignal der Pulse-Output-DDS nach der virtuellen Takterhöhung und Anwendung des Noise-Shaping-Verfahrens 1. Ordnung



In den Abb. 6.5 und Abb. 6.6 markiert das Zeichen "•"eine diskrete Linie im Frequenzspektrum.





Abb. 6.7: DDS + virtuelle Takterhöhung + Dithering



Abb. 6.6: DDS mit virtueller Takterhöhung





Die erforderlichen Bitbreiten für die einzelnen digitalen Baugruppen und die Anordnung der Elemente im Gesamtsystem zeigt Abb. 6.9.



Abb. 6.9: Detailliertes Blockschaltbild des gesamten Synthesizers

Die Schaltungsstruktur des DDS-Systems wird in drei voneinander unabhängige funktionelle Blöcke unterteilt:

- 1. Pulse-Output-DDS mit Noise-Shaping und Dithering + digitales Interface zur Steuerung des Synthesizers (Digitalschaltung)
- 2. Delay-Line mit Delay-Locked-Loop (DLL) zur Realisierung der virtuellen Takterhöhung (Digital- /Analogschaltung)
- 3. Signalformung (Digitalschaltung)

Die Unterteilung ermöglicht die Anwendung verschiedener Entwurfsmethoden bei der konkreten Schaltungsentwicklung. Neben diesen drei Blöcken sind noch einige zusätzliche Baugruppen in das System integriert, die zur Aufbereitung und Generierung von externen und internen Steuerungs- und Taktsignalen benötigt werden.

Für die Umsetzung der digitalen Schaltungsteile wurden ausschließlich digitale Standardzellen verwendet. Das größte Problem bei der schaltungstechnischen Umsetzung der digitalen Schaltungsteile ergibt sich aus der hohen Taktfrequenz $f_c = 100$ MHz. Durch die Verwendung von digitalen Standardzellen eines 0,8µm CMOS-Prozesses können bei dieser Taktfrequenz nur noch relativ einfache logische Schaltungsblöcke (z.B. 32-Bit Addierer) für die Realisierung der digitalen Funktionen genutzt werden, damit die sich aus dem Taktraster $T_c = 1/f_c = 10$ ns ergebenden Restriktionen eingehalten werden. Aus schaltungstechnischer Sicht ist deshalb die Einführung einer Pipeline-Signalverarbeitung unbedingt notwendig. Die prinzipielle Einbindung der einzelnen digitalen Funktionen in einen Pipelineprozeß ist im Anhang A dargestellt. Weiterhin wird in Anhang B das digitale Systemkonzept für die Generierung von gleichverteilten Zufallszahlen z < N, $z \in \mathbb{N}$ vorgestellt, die für die Realisierung des Dithering-Verfahrens entsprechend Kap. 5.2.1 benötigt werden.

Für die Verbesserung der spektralen Eigenschaften des Ausgangssignals der Pulse-Output-DDS besitzt die Delay-Line, die als analoger Schaltungsteil anzusehen ist, eine zentrale Funktion. Aus diesem Grund werden im folgenden Abschnitt die Auswirkungen von Verzögerungszeitfehlern analysiert, die in der Delay-Line auftreten können und welche die spektralen Eigenschaften des synthetisierten Signals entscheidend beeinflussen. Die schaltungstechnische Umsetzung der Delay-Line ist im Anhang C detailliert dargestellt.

6.2 Einfluß von Nichtlinearitäten der Delay-Line

In diesem Abschnitt wird der Einfluß von Verzögerungszeitfehlern untersucht, die innerhalb der Delay-Line auftreten können. Es wird davon ausgegangen, daß die Delay-Line (DL) aus *B* identischen Verzögerungselementen besteht. Jedes Element der DL generiert eine Verzögerung von $T_{d0} = 1/B \cdot T_{C}$. Die Einstellung der wirksamen Verzögerungszeit der Verzögerungselemente der DL erfolgt über die Stellgröße U_{cntrl} .



 T_{d0} ist konstant. Die Signalausgabe erfolgt durch das Schließen des i-ten Schalters, wobei eine Signalverzögerung von i T_{d0} realisiert wird.

Abb. 6.10: Prinzipieller Aufbau der Delay-Line

Im Idealfall werden durch die Delay-Line folgende *B* unterschiedliche diskrete Verzögerungszeiten bereitgestellt:

$$T_d(n) = n \cdot T_{d0} \quad \text{mit} \quad T_{d0} = \frac{1}{B} T_C \quad 0 \le n \le B - 1, \quad n \in \mathbb{N}$$
(6.8)

Bei jeder konkreten technischen Realisierung wird GI. (6.8) jedoch nur näherungsweise erfüllt, da die Erzeugung der Verzögerungszeiten nicht ideal erfolgen kann. Es ist deshalb sinnvoll, das Modell der Delay-Line so zu erweitern, daß wesentliche Fehlergrößen, die in einer Delay-Line auftreten können, erfaßt werden. Prinzipiell kann zwischen zwei unterschiedlichen Fehlertypen unterschieden werden:

1. systematische Verzögerungszeitfehler $\Delta T_{d,er1}(n)$

Bei diesem Fehlertyp wird davon ausgegangen, daß die Verzögerungszeit $T_{d,ges}$ der gesamten Delay-Line fehlerhaft ist. Das bedeutet, die Verzögerungszeit $T_{d,ges}$ ist ungleich einer Taktperiode T_{C} . Es wird angenommen, daß sich der Fehler gleichmäßig über alle Elemente der Delay-Line verteilt, d.h., der Verzögerungszeitfehler pro Verzögerungsglied $\Delta T_{d0,er1}$ ist konstant. Daraus folgt:

$$\Delta T_{d,er1}(n) = n \cdot \Delta T_{d0,er1} \tag{6.9}$$

Ein derartiger Fehlertyp tritt genau dann auf, wenn die Stellgröße U_{CTRL} , die zur Einstellung der Verzögerungszeit aller Elementes der Delay-Line verwendet wird, einen

Wert aufweist, der zu einer Verzögerungszeit $T_{d0,er1} = T_{d0} + \Delta T_{d0,er1} \neq 1/B \cdot T_C$ führt. Der Fehler wird als ein systematischer Fehler angesehen, da alle Elemente der Delay-Line den gleichen Fehlerwert aufweisen. Für jeden möglichen Wert der Verzögerungszeit $T_d(n)$ nach Gl. (6.8) ist der relative Verzögerungszeitfehler $\Delta T_{d,er1,rel}(n)$ deshalb konstant. Es gilt

$$\Delta T_{d,er1,rel}(n) = \frac{\Delta T_{d,er1}(n)}{T_d(n)} = \frac{n \cdot \Delta T_{d0,er1}}{n \cdot T_{d0}} = \frac{\Delta T_{d0,er1}}{T_{d0}}$$
(6.10)

2. zufällige Verzögerungszeitfehler $\Delta T_{d,er2}(n)$

Bei diesem Fehlertyp wird davon ausgegangen, daß die Verzögerungszeit der gesamten Delay-Line $T_{d,ges}$ gleich dem idealen Wert einer Systemtaktperiode T_C ist. Die einzelnen Verzögerungszeiten $T_d(n)$, $n \in \{1, 2, ..., B-1\}$ sind jedoch nicht ideal und weisen einen Fehlerwert $\Delta T_{d,er2}(n)$ auf. Es wird angenommen, daß ein maximaler Verzögerungszeitfehler $\pm \Delta T_{d0,max}$ pro Verzögerungselement nicht überschritten wird. Die zufälligen, voneinander unabhängigen Fehlerwerte pro Verzögerungsglied $\Delta T_{d0,er2}(n)$ sind in erster Näherung gleichverteilt in dem Intervall [- $\Delta T_{d0,max}$, + $\Delta T_{d0,max}$]. Daraus folgt:

$$\Delta T_{d,er2}(n) = \sum_{i=1}^{n} \Delta T_{d0,er2}(i)$$

$$\sum_{i=1}^{B} \Delta T_{d,er2}(i) = 0$$
(6.11)

Ein derartiger Fehlertyp widerspiegelt die endliche Übereinstimmung (Matching) der einzelnen Verzögerungselemente in der Delay-Line. Das Matching der Verzögerungselemente wird dabei entscheidend durch die unvermeidbaren Toleranzen der in den Verzögerungselementen enthaltenen Bauelemente beeinflußt. Die dabei angenommene Gleichverteilung der Fehlerwerte ist zulässig, da davon ausgegangen werden kann, daß während des Herstellungsprozesses auftretende typische Parameterschwankungen wegen der geringen räumlichen Ausdehnung des Delay-Line-Layouts vernachlässigt werden können.

Prinzipiell führt jeder Verzögerungszeitfehler in der Delay-Line zu einer zusätzlichen Pulsdauermodulation des DDS-Ausgangssignals.

143



Abb. 6.11: Prinzip der Modellierung des Verzögerungszeitfehlers innerhalb der Delay-Line

Der auftretende maximale Verzögerungszeitfehler der einzelnen Verzögerungselemente $\Delta T_{er1/2,max} \approx 150$ ps ist im Vergleich zur minimalen Periodendauer des Trägersignals der Modulation (DDS-Ausgangssignal) $T_{DDS,min} = 20$ ns sehr gering (Bem.: angegebene Werte $\Delta T_{er1/2,max}$ und $T_{DDS,min}$ beziehen sich auf die im Anhang C beschriebene Delay-Line). Der sich daraus ergebende wirksame Modulationshub ist wesentlich kleiner als eins und erlaubt deshalb den Übergang von der Phasen- zur Amplitudenmodulation bei der analytischen Beschreibung des Fehlersignals. Es ist weiterhin zu beachten, daß eine direkte analytische Beschreibung nur für Verzögerungsfehler vom Typ 1 möglich ist, da nur in diesem Fall eine eindeutige analytische Beschreibungsform für den zeitlichen Verlauf des Fehlersignals gefunden werden kann.

Bei Verzögerungsfehlern vom Typ 1 ist der zeitlichen Verlauf des Fehlersignals wegen des sägezahnförmigen DDS-Phasenfehlersignals selbst stets sägezahnförmig. Zur Veranschaulichung dieses Effektes sind in Abb. 6.12 neben dem beispielhaften Verlauf des DDS-Phasenfehlersignals die durch die Delay-Line zu realisierenden Verzögerungszeiten $T_d(n)$ über einen kurzen Beobachtungszeitraum dargestellt. Es ist zu beachten, daß die Verzögerungszeit $T_d(n)$ durch den Parameter n eindeutig bestimmt ist. Für die Simulation wurden folgende DDS-Parameter verwendet:

Wortbreite des Phasenakkumulators:	32 Bit \Rightarrow $M = 2^{32}$	
DDS-Steuerwort:	$N = 4020C49C_{16}$	
Anzahl der Elemente in der DL:	<i>B</i> = 32	(6.12)
DDS-Taktfrequenz:	$f_{\rm C} = 100 {\rm MHz}$	
DDS-Ausgangsfrequenz:	$f_{DDS} = \frac{N}{M} f_C = 25.05 MHz$	
Verzögerungszeit eines Elementes:	<i>T</i> _{d0} = 312,5ps	
zusätzliche Maßnahmen:	Noise-Shaping 1. Ordnung aktiv	



Abb. 6.12: Zeitlicher Verlauf des DDS-Phasenfehlersignals φ_{er} und der durch die DL zu generierenden Verzögerungszeiten $T_{d}(n)$

Es ist gut zu erkennen, daß die durch die Delay-Line zu generierenden Verzögerungszeiten eine periodische Zeitfunktion mit der Periodendauer $T_{P,er}$ bilden. Es gilt:

$$T_{P,er} = \frac{1}{f_{er}} , \quad f_{er} = \begin{cases} f_{DDS} \cdot \operatorname{frac}(Q_{DDS}) & \text{wenn} & \operatorname{frac}(Q_{DDS}) \leq 0.5 \\ f_{DDS} \cdot [1 - \operatorname{frac}(Q_{DDS})] & \text{wenn} & \operatorname{frac}(Q_{DDS}) > 0.5 \\ \text{mit} & \operatorname{frac}(Q_{DDS}) = Q_{DDS} - \operatorname{floor}(Q_{DDS}) & , \quad Q_{DDS} = \frac{M}{N} \end{cases}$$
(6.13)

Der in Gl. (6.13) dargestellte Zusammenhang ist allgemeingültig für alle DDS-Steuerworte *N*. Mit den in der Simulation verwendeten DDS-Parametern aus Gl. (6.12) ergibt sich mit Gl. (6.13) folgender Wert für die Periodendauer $T_{P,er}$:

$$Q_{DDS} = 3.992 \rightarrow T_{P,er} = \frac{1}{25.05MHz \cdot 0.008} = 5\mu s$$
 (6.14)

Da bei Verzögerungsfehlern vom Typ 1 der relative Verzögerungsfehler $\Delta T_{d,er1,rel}(n)$ konstant ist, muß der zeitliche Verlauf des Verzögerungszeitfehlers $\Delta T_{d,er1}(n)$ die gleiche Kurvenform wie der zeitlicher Verlauf der durch die DL zu generierenden Verzögerungszeiten $T_d(n)$ aufweisen. In Abb. 6.13 sind die absoluten Werte des Verzögerungszeitfehlers $\Delta T_{d,er1}(n)$ sowie der zeitliche Verlauf des Fehlersignals $\Delta T_{d,er1}$ in einer DDS mit den Parametern von GI. (6.12) dargestellt. Dabei wurde angenommen, daß ein konstanter relativer Verzögerungszeitfehler von $\Delta T_{d,er1,rel}(n) = 0,01$ wirksam ist.

Fehlertyp 1:

konstanter relativer Verzögerungszeitfehler $\Delta T_{d,er1,rel}(n) = 0,01 \quad \forall n \rightarrow \Delta T_{d,er1}(n) = 0,01 \cdot T_d(n)$



Abb. 6.13: Darstellung der absoluten Verzögerungszeitfehler $\Delta T_{d,er1}(n)$ der Delay-Line sowie des Fehlersignals $\Delta T_{d,er1}$ im Zeitbereich unter Annahme einer DDS mit den Parametern von Gl. (6.12) und einem systematischen Verzögerungszeitfehler in der DL (Fehlertyp 1)

Der periodische Zeitverlauf des Fehlersignals $\Delta T_{d,er1}$ führt ähnlich wie beim DDS-Phasenfehlersignal ausschließlich zur Entstehung von diskreten Störern im Spektrum des DDS-Ausgangssignals. Für die Lage der diskreten Störer gilt:

$$f_{stör} = qf_{DDS} \pm pf_{er} \quad , \quad q, p \in \mathbb{N}$$
(6.15)

Durch Verzögerungsfehler vom Typ 1 kann demzufolge der SFDR des DDS-Ausgangssignal verringert werden. In Analogie zu den in Kap. 4.2.5.2 angestellten Betrachtungen zum SFDR des DDS-Ausgangssignals und bei gleichzeitigem Übergang zu einer Amplitudenmodulation ergibt sich folgender für das Fehlersignal vom Typ 1 gültige SFDR_{er1}:

$$\frac{SFDR_{er1}}{dBc} = 20 \cdot \lg \frac{\Delta T_{d,er1,rel} \cdot N}{2 \cdot M}$$
(6.16)

Abb. 6.14 zeigt den SFDR_{er1} in Abhängigkeit vom relativen Verzögerungszeitfehler $\Delta T_{d,er1,rel}$. Dabei wurde angenommen, daß das DDS-Steuerwort *N* den maximalen Wert *M*/2 annimmt.



Abb. 6.14: SFDR_{er1} in Abhängigkeit vom relativen Verzögerungszeitfehler $\Delta T_{d,er1,rel}$

Mit Hilfe von Abb. 6.14 kann nun ein maximaler relativer Verzögerungszeitfehler $\Delta T_{d,er1,rel}$ angegeben werden, der zu einem minimal garantierten SFDR im Spektrum des DDS-Ausgangssignals führt. Beispielsweise muß nach Gl. (6.16) für einen minimalen SFDR = 90dBc bei einer maximalen DDS-Frequenz $f_{DDS,max} = f_C/2$ der relative Fehler $\Delta T_{d,er1,rel}$ stets kleiner als 1,2649·10⁻⁴ sein.

Für Verzögerungsfehler vom Typ 2 kann keine geschlossene analytische Beschreibung des Fehlersignals angegeben werden, da die geschlossene analytische Beschreibung des zeitlichen Verlaufs des Fehlersignals nicht möglich ist. Eine vollständige Beschreibung des zeitlichen Verlaufs des Fehlersignals ist nur dann möglich, wenn alle Fehlerwerte $\Delta T_{d,er2}(n)$ für jede diskrete Verzögerungszeit $T_d(n)$ bekannt sind. Die tatsächlichen Fehlerwerte sind aber wegen ihres zufälligen Charakters nur über statistische Größen zu beschreiben. Es ist jedoch klar, daß die Fehlerwerte $\Delta T_{d,er2}(n)$ in einer konkreten Realisierung Werte annehmen, die von der Zeit unabhängig sind, da für eine konkrete Realisierung der Delay-Line das Matching der Verzögerungselemente einen festen Wert hat, der nicht zeitabhängig ist. Daraus folgt unmittelbar, daß bei der Generierung einer bestimmten Verzögerungszeit $T_{d}(n)$ mit Hilfe der Delay-Line stets der gleiche Fehler $\Delta T_{d.er2}(n)$ in ein und derselben Delay-Line gemacht wird. Da der zeitliche Verlauf der durch die DL zu generierenden Verzögerungszeiten $T_d(n)$ periodisch ist (Abb. 6.12), muß demzufolge der Zeitverlauf von $\Delta T_{d,er2}$ ebenfalls periodisch mit der Periodendauer $T_{P,er}$ nach GI. (6.13) sein. Gegenüber einem Verzögerungsfehler vom Typ 1 ergibt sich jedoch eine andere spektrale Verteilung der Fehlersignalenergie. Insbesondere kann davon ausgegangen werden, daß sich die Fehlersignalenergie gleichmäßiger im gesamten Frequenzband verteilt. Aus diesem Grund gilt bei Fehlersignalen vom Typ 1 und Typ 2 mit gleicher Amplitude, daß die dominanten diskreten Störer im Spektrum des DDS-Ausgangssignals durch die Verzögerungszeitfehler vom Typ 1 verursacht werden. In Abb. 6.15 sind beispielhaft die absoluten Werte des Verzögerungszeitfehlers $\Delta T_{d,er2}(n)$ sowie der zeitliche

Verlauf des Fehlersignals ΔT_d in einer DDS mit den Parametern von GI. (6.12) dargestellt. Dabei wurde angenommen, daß für den Betrag des zufälligen Verzögerungszeitfehler pro Verzögerungsglied $\Delta T_{d0,max}$ gilt:

$$\left|\Delta T_{d0,\max}\right| \le 0.1 \cdot T_{d0} \tag{6.17}$$

Die Summe alle Werte $\Delta T_{d,n}$ ist gleich null, d.h. die Gesamtverzögerungszeit der Delay-Line beträgt exakt eine Systemtaktperiode T_{C} .

Fehlertyp 2:

zufälliger Verzögerungszeitfehler $\Delta T_{d}(n)$ mit Gleichverteilung $|\Delta T_{d0,max}| = 0,1 \cdot T_{d0}$



Abb. 6.15: Darstellung der absoluten Verzögerungszeitfehler $\Delta T_{d,er2}(n)$ der Delay-Line sowie des Zeitverlaufs des Fehlersignals $\Delta T_{d,er2}$ unter Annahme einer DDS mit den Parametern von

GI. (6.12) und einem zufälligen Verzögerungszeitfehler in der DL (Fehlertyp 2)

Zur Modellierung der Auswirkungen der beiden Fehlersignaltypen auf die spektralen Eigenschaften des DDS-Ausgangssignals wurden konkrete Fehlersignale entsprechend der beiden Fehlersignaltypen generiert und in die Simulation des DDS-Systems einbezogen. Um eine gute Unterscheidung von DDS systembedingten Störsignalen zu erreichen, wurde das Spektrum einer Pulse-Output-DDS mit Noise-Shaping 1. Ordnung als Referenz verwendet, da in diesem Fall das DDS-Fehlersignalspektrum kontinuierlich ist.

In Abb. 6.16 ist das Spektrum des Referenzsignals einer Pulse-Output-DDS mit Noise-Shaping 1. Ordnung und bei Verwendung einer idealen Delay-Line dargestellt. Für die Simulation wurden die in Gl. (6.12) angegebenen DDS-Parameter verwendet:



Abb. 6.16: Spektrum des Referenzsignals (DDS + Noise-Shaping 1. Ordnung + ideale DL)

Ausgehend von diesen Vorbetrachtungen werden die Auswirkungen der Verzögerungszeitfehler $\Delta T_{d,er1/2}$ auf das Spektrum des DDS-Ausgangssignals untersucht. Mit dem in Abb. 6.13 abgebildeten Verzögerungszeitfehler vom Typ 1 ergibt sich in der Umgebung von f_{DDS} das nachfolgend dargestellten Spektrum des DDS-Ausgangssignals.



Abb. 6.17: Spektrum des DDS-Ausgangssignals mit konstantem relativen Verzögerungszeitfehler in der Delay-Line, $\Delta T_{d,er1}(n) = 0.01 \cdot T_{d}(n)$

Es ist gut zu erkennen, daß neue diskrete Störfrequenzen im Spektrum auftreten, die zu einer signifikanten Verringerung des SFDR führen. Die Ursache für die Entstehung der diskreten Störfrequenzen liegt in der Periodizität der benötigten Verzögerungszeiten $T_d(n)$ mit der Periodendauer $T_{P,er}$ (siehe Abb. 6.12). Deshalb treten die neuen diskreten Störer bei allen Frequenzen $f_{stör} = f_{DDS} \pm p \cdot 1/T_{P,er} = 25,05$ MHz $\pm p \cdot 200$ kHz auf.

Abb. 6.18 zeigt das Spektrum des DDS-Ausgangssignals in der Nähe der Frequenz f_{DDS} , wenn der in Abb. 6.15 dargestellte Verzögerungszeitfehler vom Typ 2 $\Delta T_{d,er2}(n)$ wirksam ist.



Abb. 6.18: Spektrum des DDS-Ausgangssignals mit zufälligen Verzögerungszeitfehlern in der Delay-Line, grau: $\Delta T_d(n) = 0$ (ideal), schwarz: $\pm \Delta T_{d0,max} = 0, 1 \cdot T_{d0}$

Es ist gut zu erkennen, daß trotz des zufälligen gleichverteilten und mittelwertfreien Fehlersignals wiederum neue diskrete Störfrequenzen im Spektrum auftreten. Außerdem verschlechtert sich insbesondere in unmittelbarer Nähe von f_{DDS} der Signal-Stör-Abstand.

Zusammengefaßt gilt, daß durch systematische Fehler bei der Realisierung der benötigten diskreten Verzögerungszeiten $T_d(n)$ zusätzliche diskrete Störer im Spektrum des DDS-Ausgangssignals entstehen. Der aus Fehlersignalen vom Typ 1 resultierende SFDR_{er1} kann mit Hilfe von GI. (6.16) bestimmt werden. Die Simulationsergebnisse mit dem Fehlertyp 2 zeigen, daß auch ein zufällig verteilter Verzögerungszeitfehler, der durch ein unzureichendes Matching der einzelnen Verzögerungsglieder der DL verursacht werden kann, zu diskreten Störern im Spektrum des DDS-Ausgangssignal führt. Bei Fehlersignalen vom Typ 1 und Typ 2 mit gleicher Amplitude gilt, daß die dominanten diskreten Störer im Spektrum des DDS-Ausgangszeitfehler vom Typ 1 verursacht werden. Der SFDR_{DDS} des synthetisierten DDS-Signals kann durch die zusätzlichen diskreten Störer signifikant verschlechtert werden.

7 Messergebnisse

In diesem Kapitel werden die Ergebnisse der praktischen Realisierung des im Kap. 6 und Anhang A bis C beschriebenen digitalen Frequenzsynthesizers in einem 0,8µm Standard-CMOS-Prozeß dargestellt. Beim Messen der Parameter des ASIC's wurde vorrangig die Wirkung der verschiedenen Methoden zur Verbesserung der spektralen Eigenschaften des Ausgangssignals der Pulse-Output-DDS untersucht. Es wurden keine statistischen Parameterschwankungen ermittelt.

Die dargestellten Ergebnisse zeigen das gemessene Frequenzspektrum des Ausgangssignals der erweiterten Pulse-Output-DDS nach der Signalformung einschließlich der verschiedenen Verfahren zur spektralen Verbesserung. Das Ausgangssignal des Synthesizers ist ein Rechtecksignal mit der Grundfrequenz $f_2 = f_{DDS}/2$. Die Transformation der Dirac-Impulsfolge in die Rechteckimpulsfolge erfolgt innerhalb des ASIC's mit einem rückgekoppelten D-Flip-Flop (Toggle-Flip-Flop). Durch die Signaltransformation wird das Spektrum des DDS-Ausgangssignals insgesamt um $f_{DDS}/2$ verschoben, aber im Pegel nicht verändert. Dies ist gut daran zu erkennen, daß bei aktivem Noise-Shaping bei f = 0 keine Nullstelle, sondern das Maximum des Rauschpegels auftritt (vgl. Simulationsergebnis in Abb. 7.8 mit Messergebnis in Abb. 7.9).

DDS + virtuelle Takterhöhung

Abb. 7.1 zeigt das gemessene Spektrum der Pulse-Output-DDS mit virtueller Takterhöhung. Dabei gelten folgende Systemparameter:

Wortbreite des Phasenakkumulators:	32 Bit \Rightarrow $M = 2^{32}$
DDS-Steuerwort:	$N = 40000 \text{A7C}_{16}$
DDS-Taktfrequenz:	$f_{\rm C} = 100 {\rm MHz}$
Faktor der virtuellen Takterhöhung:	B = 32

Mit diesen Parametern ergeben sich folgende DDS-Kenngrößen:

DDS-Ausgangsfrequenz:	$f_{\text{DDS}} = 25,000062492 \text{MHz}$
1. Harmonische des gemessenen Re	chtecksignals: $f_2 = f_{\text{DDS}}/2 = 12,5 \text{MHz}$
virtuelle DDS-Taktfrequenz:	$f_{\rm C,V} = 3,2 \rm GHz$
DDS-Teilerverhältnis:	Q _{DDS,V} = 127,99986
Phasenfehlergrundfrequenz:	$f_{\rm er}^{*} = (1-{\rm frac}(Q_{{\rm DDS},V})) \cdot f_{{\rm DDS}} = 8{\rm kHz}$
SFDR:	$SFDR_{DDS} = -48dBc$

Die Skalierung der Frequenzachse bei allen gemessenen Spektren ist durch drei Werte gegeben, die unmittelbar unter der dargestellten Kurve zu finden sind. Es existieren zwei unterschiedliche Arten der Bezeichnung:

- 1.Center 12.5MHzFrequenzwert des Mittelpunktes der Abszissenachse20kHz /Frequenzabstand des Gitters der AbszissenachseSpan 200kHzFrequenzbereich der dargestellten Kurve
- Start 0Hz untere Eckfrequenz des dargestellten Frequenzbereiches 1MHz / Frequenzabstand des Gitters der Abszissenachse Stop 10MHz obere Eckfrequenz des dargestellten Frequenzbereiches



Abb. 7.1: Gemessenes Spektrum des DDS-Ausgangssignals mit virtueller Takterhöhung, $N = 40000A7C_{16}$

Aus dem in Abb. 7.1 dargestellten Spektrum lassen sich folgende Kenngrößen ableiten:

1. Harmonische des gemessenen Rechtecksignals: $f_2 = f_{DDS}/2 = 12,5MHz$		
Phasenfehlergrundfrequenz:	$f_{\rm er}^{*} = 1 - \operatorname{frac}(Q_{\rm DDS,V}) \cdot f_{\rm DDS} = 8 \mathrm{kHz}$	
SFDR:	$SFDR_{DDS} = -48dBc$	

Mit Gl. (4.78) ergibt sich folgender theoretische Wert für den SFDR_{DDS}:

$$\frac{SFDR_{DDS}}{dBc} = 20 \cdot \lg \frac{f_{DDS}}{f_{C,V} \left(1 + \operatorname{si}(\pi f_{DDS} / f_{C,V})\right)} = 20 \cdot \lg \frac{25,000062492 \text{MHz}}{3,2 \text{GHz} \cdot \left(1 + \operatorname{si}(0,02454375395730)\right)} = -48,16$$

Die Messergebnisse weisen eine sehr gute Übereinstimmung mit den erwarteten theoretischen Werten auf. Abb. 7.2 zeigt das durch eine MATLAB-Simulation ermittelte DDS-Spektrum mit virtueller Takterhöhung um den Faktor 32. Der vergrößerte Ausschnitt zeigt den in Abb. 7.1 dargestellten Frequenzbereich. Es besteht eine gute Übereinstimmung zwischen der Simulation und der Messung. In Abb. 7.2 markiert das Zeichen "•"eine diskrete Linie im Frequenzspektrum.



vergrößerter Ausschnitt in der Nähe von f_{DDS}

Abb. 7.2: Mit MATLAB ermitteltes Spektrum des DDS-Ausgangssignals mit virtueller Takterhöhung , $N = 40000A7C_{16}$

Abb. 7.3 zeigt das gemessene Spektrum des DDS-Ausgangssignals in unmittelbarer Nähe der Frequenz $f_2 = 12,5$ MHz.



Abb. 7.3: Gemessenes Spektrum des DDS-Ausgangssignals mit virtueller Takterhöhung in der Nähe von f_2 , $N = 40000A7C_{16}$

Es ist gut zu erkennen, daß in einem Abstand $\Delta f = \pm n \cdot f_{P,er}$, $n \in \mathbb{N}$, $f_{P,er} = 250$ Hz von der Frequenz f_2 diskrete Störer im Spektrum auftreten. Die Frequenz $f_{P,er}$ entspricht dabei der Phasenfehlergrundfrequenz f_{er}^* der Pulse-Output-DDS <u>ohne</u> der virtuellen Takterhöhung. Es gilt:

$$f_{P,er} = \begin{cases} f_{DDS} \cdot \operatorname{frac}(Q_{DDS}) & \text{wenn} & \operatorname{frac}(Q_{DDS}) \le 0.5 \\ f_{DDS} \cdot [1 - \operatorname{frac}(Q_{DDS})] & \text{wenn} & \operatorname{frac}(Q_{DDS}) > 0.5 \end{cases}$$

mit $\operatorname{frac}(Q_{DDS}) = Q_{DDS} - \operatorname{floor}(Q_{DDS}) , \quad Q_{DDS} = \frac{M}{N}$
 $\Rightarrow \quad Q_{DDS} = 3,99999 \quad f_{P,er} = 25 \cdot 10^{-5} \, \text{MHz} = 250 \, \text{Hz}$

$$(7.1)$$

Die diskreten Störer werden nicht unmittelbar durch die Pulse-Output-DDS verursacht, da die Phasenfehlergrundfrequenz f_{er}^* nach der virtuellen Takterhöhung bei den gewählten DDS-Parametern den Wert f_{er}^{*} = 8kHz aufweist. Statt dessen werden die diskreten Störer durch Verzögerungszeitfehler innerhalb der für die Realisierung der virtuellen Takterhöhung notwendigen Delay-Line hervorgerufen. Für die nähere Charakterisierung dieses Fehlers wurde das DDS-Ausgangssignal einer Phasendemodulation unterzogen. Das demodulierte Signal, das dem DDS-Phasenfehlersignal entspricht, ist in Abb. 7.4 dargestellt. Der vergrößerte Ausschnitt zeigt deutlich den erwarteten sägezahnförmigen Verlauf des Phasenfehlersignals, der durch das DDS-Prinzip bedingt ist. Wird das DDS-Signal als pulsdauermoduliertes Signal aufgefaßt, entspricht der Phasenfehler dem zeitlichen Jitter τ_e gegenüber dem idealen DDS-Signal, das in diesem Fall durch ein Rechtecksignal mit einem Tastverhältnis von 50% und einer Periodendauer $T_{ideal} = 1/f_2 = 2/f_{DDS}$ gebildet wird. Prinzipbedingt ist das zeitliche Jitter nie größer als die Periodenlänge der virtuellen DDS-Taktfrequenz von $T_{C,V}$ = 312,5ps. Durch die Auswahl des entsprechenden Teilausganges der Delay-Line wird das zeitliche Jitter immer in den Grenzen $[0, T_{C,V})$ gehalten werden. Bei geeigneter Wahl des DDS-Steuerwortes (z.B. $N = 40000A7C_{16}$) erfolgt die Auswahl gerade so, daß alle Teilausgänge der Delay-Line nacheinander zyklisch aktiviert werden, wobei jeder Ausgang für die Zeit $T_{er} = 1/f_{er}^* = 125 \mu s$ aktiv ist.



Abb. 7.4: Phasendemoduliertes DDS-Signal nach der virtuellen Takterhöhung

Im Idealfall, d.h. bei einer Delay-Line ohne Verzögerungszeitfehler, muß die Einhüllende des DDS-Fehlersignals gerade eine Konstante bilden. Der Verlauf dieses Fehlersignals ohne Verzögerungszeitfehler in der Delay-Line wurde mit Hilfe einer MATLAB-Simulation ermittelt und ist in Abb. 7.5 dargestellt.





Der in Abb. 7.4 dargestellte Kurvenverlauf des Phasenfehlersignals weist deutliche Abweichungen vom idealen Signalverlauf auf. Insbesondere ist die Hüllkurve des Jittersignals keine Konstante mehr. Es ist gut zu erkennen, daß sich die Verzögerungszeitfehler mit nahezu konstanter Amplitude periodisch wiederholen. Daraus folgt unmittelbar, daß der an jedem Teilausgang wirksame Verzögerungszeitfehler konstant ist, d.h. bei jeder Aktivierung eines bestimmten Teilausganges *n* der Delay-Line tritt stets der gleiche Verzögerungszeitfehler $\Delta T_{d,er}(n)$ auf. Da der Zeitfehler über alle *B* Teilausgänge betrachtet weder kontinuierlich zuoder abnimmt (vgl. systematischer Verzögerungszeitfehler in der DL, Kap. 6.2), werden die gemessenen Verzögerungszeitfehler nicht durch den Regelmechanismus der DLL hervorgerufen. Die Verzögerungszeitfehler sind statt dessen auf ein unzureichendes Matching der einzelnen Verzögerungsglieder der Delay-Line bzw. auf eine ungenügende Übereinstimmung in der Signallaufzeit bei der Impulsauskopplung an den *B* Teilausgängen der Delay-Line zurückzuführen (vgl. DL-Verzögerungszeitfehler Typ 2, Kap. 6.2). Eine detaillierte Fehleranalyse ist in Anhang D dargestellt.

Für eine bessere Darstellung des Verzögerungszeitfehlers wurde neben der virtuellen Takterhöhung das Noise-Shaping 1. Ordnung aktiviert und das so gebildete DDS-Ausgangssignal einer Phasendemodulation zugeführt. Der sägezahnförmige Verlauf des durch das DDS-Prinzip bedingten Phasenfehlersignals wird erwartungsgemäß durch die Wirkung des Noise-Shaping-Verfahrens vollständig zerstört und in ein zufälliges Signal überführt. Da die Signaldemodulation im Vergleich zur DDS-Signalfrequenz nur mit einer relativ geringen Bandbreite von 200kHz ausgeführt wird, ist im demodulierten Signal nur das auf 200kHz bandbegrenzte Phasenfehlersignal enthalten. Dies entspricht dem mittleren Phasenfehlersignal und es ist im Vergleich zu Abb. 7.4 gut zu erkennen, daß der Mittelwert des DDS-Phasenfehlersignals durch die Wirkung des Noise-Shapings gegen null geht. Andererseits treten nun die durch die Delay-Line verursachten Verzögerungszeitfehler besonders deutlich hervor.



Abb. 7.6: Phasendemoduliertes DDS-Signal nach virtueller Takterhöhung und Noise-Shaping 1. Ordnung

156

Aus dem in Abb. 7.6 dargestellten Kurvenverlauf ergibt sich ein maximaler Verzögerungszeitfehler der Delay-Line von $\Delta T_{d,er,max} \approx 150$ ps. Aus dem demodulierten DDS-Signal kann nicht ermittelt werden, welche Teilausgänge der Delay-Line mit dem maximalen Verzögerungszeitfehler behaftet sind, da die Ausgänge zyklisch aktiviert werden.

Zur Überprüfung der gefundenen Ergebnisse bezüglich der Verzögerungszeitfehler in der Delay-Line wurde eine MATLAB-Simulation mit folgenden Systemparametern durchgeführt:

Wortbreite des Phasenakkumulators:	32 Bit \Rightarrow $M = 2^{32}$
DDS-Steuerwort:	$N = 4020C49B_{16}$
DDS-Taktfrequenz:	$f_{\rm C} = 100 {\rm MHz}$
Faktor der virtuellen Takterhöhung:	B = 32

Mit diesen Parametern ergeben sich folgende DDS-Kenngrößen:

DDS-Ausgangsfrequenz:	$f_{\text{DDS}} = 25,05 \text{MHz}$
1. Harmonische des gemessenen Rec	htecksignals: $f_2 = f_{DDS}/2 = 12,525 \text{MHz}$
virtuelle DDS-Taktfrequenz:	$f_{C,V} = 3.2 GHz$
DDS-Teilerverhältnis:	Q _{DDS,V} = 127,74451
Phasenfehlergrundfrequenz	
für Verzögerungszeitfehler:	$f_{P,er} = (1-frac(Q_{DDS})) \cdot f_{DDS} = 200 \text{kHz} (Q_{DDS} = \text{M/N})$

Der in der Simulation angenommene Verzögerungszeitfehler für die einzelnen Teilausgänge der Delay-Line (DL) $\Delta T_{d,er}(n)$ ist in Abb. 7.7 dargestellt. Der Kurvenverlauf wurde durch einen sägezahnförmigen Impuls angenähert, der einen maximalen Verzögerungszeitfehler $\Delta T_{d,er,max} = 150$ ps am ersten Teilausgang der DL verursacht. Weiterhin wird angenommen, daß ein Fehlerwert ungleich null innerhalb der DL nur bei Aktivierung der ersten 20 Teilausgänge auftritt.



Abb. 7.7: Angenommener vereinfachter Verzögerungszeitfehler $\Delta T_{d,er}(n)$ an den einzelnen Teilausgängen der DL

In Abb. 7.8 sind die Ergebnisse der MATLAB-Simulation mit und ohne Verzögerungszeitfehler bei aktivem Noise-Shaping 1. Ordnung und nach der virtuellen Takterhöhung dargestellt.



Spektrum ohne DL-Verzögerungszeitfehler, grau: FFT-Spektrum, schwarz: Hüllkurve



Abb. 7.8: Simuliertes Spektrum des DDS-Ausgangssignals mit virtueller Takterhöhung, Noise-Shaping 1. Ordnung mit und ohne Verzögerungszeitfehler in der Delay-Line nach Abb. 7.7,

$$N = 4020C49B_{16}$$

Abb. 7.9 zeigt das gemessene Spektrum bei aktivem Noise-Shaping 1. Ordnung und nach der virtuellen Takterhöhung durch die Delay-Line.



Abb. 7.9: Gemessenes Spektrum des DDS-Ausgangssignals mit virtueller Takterhöhung und aktivem Noise-Shaping, $N = 4020C49B_{16}$

Der Vergleich der in Abb. 7.8 und Abb. 7.9 dargestellten Spektren mit Verzögerungszeitfehlern in der DL führt zu folgenden Aussagen:

- Es ist gut zu erkennen, daß bei der Simulation wie auch bei der Messung in einem Abstand Δf = ±n·f_{P,er}, n ∈ N, f_{P,er} = 200kHz von der Frequenz f_{DDS} = 25,05MHz bzw. von f₂ = 12,5125MHz diskrete Störer im Spektrum auftreten. Die Störer werden durch die fehlerhaften Verzögerungszeiten der Delay-Line verursacht.
- Die durch die fehlerhaften Verzögerungszeiten der Delay-Line verursachten diskreten Störer sind dominant, d.h., durch sie wird der SFDR des DDS-Ausgangssignals reduziert.
- Der angenommene sägezahnförmige Verlauf des Fehlersignals (siehe Abb. 7.7) widerspiegelt den tatsächlichen Kurvenverlauf des Fehlersignals, da die Pegel der Störsignale, die sich in unmittelbarer Nähe von f_2 befinden, in Simulation und Messung näherungsweise gleich groß sind. Alle Störsignalanteile, die sich in einem Abstand $|\Delta f| > 3MHz$ von der Frequenz f_2 bei der Messung zu erkennen sind, können mit dem einfachen sägezahnförmigen Verlauf des Fehlersignals nicht erfaßt werden bzw. werden von einer anderen Fehlerquelle verursacht.

DDS + virtuelle Takterhöhung + Noise-Shaping 1. Ordnung

Die Bewertung der spektralen Eigenschaften des DDS-Ausgangssignals erfolgt unter Verwendung der in Abb. 7.8 dargestellten Simulationsergebnisse und des in Abb. 7.9 abgebildeten gemessenen Spektrums. Bei der Beurteilung des Noise-Shaping-Verfahrens wird von einer idealen Delay-Line ohne Verzögerungszeitfehler ausgegangen, d.h., die durch eine fehlerhafte Delay-Line eingebrachten diskreten Störer werden ignoriert. Der prinzipielle Verlauf der Rauschformungskurve ist unter diesen Annahmen in Simulation und Messung in erster Näherung identisch. Bei der Messung ergeben sich jedoch gegenüber der Simulation ca. um 1..2dB höhere Pegelwerte für das Phasenrauschen des DDS-Ausgangssignals nach virtueller Takterhöhung und Noise-Shaping. Der Unterschied ist darauf zurückzuführen, daß in der Simulation das DDS-Taktsignal sowie das gesamte DDS-System einschließlich Delay-Line als rauschfrei angenommen wurden.

Für das Phasenrauschen nach Anwendung des Noise-Shaping Verfahrens ergeben sich folgende Werte:

Simulationsergebnisse:

Theorie:
$$SNR/\frac{dBc}{Hz} = 10 \cdot lg\left(\frac{6f_{C,V}^2}{\pi^2 f_{DDS}}\right) = 125 \frac{dBc}{Hz}$$

aus Abb. 7.8: $f_{syn} = f_{DDS} = 25,05$ MHz, RBW = 10kHz
 $\Delta f_1 = 12,525$ MHz, $X(\Delta f_1) = -81$ dB $\Rightarrow L(\Delta f_1) = -111$ dBc/Hz
 $\Delta f_2 = 1$ MHz, $X(\Delta f_2) = -97$ dB $\Rightarrow L(\Delta f_2) = -127$ dBc/Hz

Ergebnisse der Messung:

aus Abb. 7.9:
$$f_{syn} = f_2 = f_{DDS}/2 = 12,525MHz$$

RBW = 1Hz (Noise Marker On)
 $P(f_{syn}) = -6dBm$,
 $\Delta f_1 = 12,525MHz$, $P(\Delta f_1) = -116dBm \rightarrow L(\Delta f_1) = -110dBc/Hz$
 $\Delta f_2 = 1MHz$, $P(\Delta f_2) = -131dBm \rightarrow L(\Delta f_1) = -125dBc/Hz$

Die in Abb. 7.8 dargestellte Hüllkurve des DDS-Fehlersignals nach Anwendung des Noise-Shaping Verfahrens und virtueller Takterhöhung wurde unter Verwendung der Gl. (5.86) und Gl. (5.87) bestimmt. Mit Hilfe dieser Gleichungen kann das Phasenrauschen des DDS-Ausgangssignals nach der virtuellen Takterhöhung und Anwendung des Noise-Shaping Verfahrens 1. Ordnung für jede beliebige DDS-Frequenz bestimmt werden. Es gelten jedoch die in Kap. 5.3.6.2 gemachten Einschränkungen zum Gültigkeitsbereich der Gl. (5.86) und Gl. (5.87).

DDS + virtuelle Takterhöhung + Dithering

Abb. 7.10 zeigt das gemessene Spektrum des DDS-Ausgangssignals mit virtueller Takterhöhung und bei aktivem Dithering. Es gelten folgende Systemparameter:

Wortbreite des Phasenakkumulators:	32 Bit \Rightarrow $M = 2^{32}$
DDS-Steuerwort:	$N = 504816F_{16}$
DDS-Taktfrequenz:	$f_{\rm C} = 100 {\rm MHz}$
Faktor der virtuellen Takterhöhung:	B = 32

Mit diesen Parametern ergeben sich folgende DDS-Kenngrößen:

DDS-Ausgangsfrequenz:	$f_{\text{DDS}} = 1,96 \text{MHz}$
1. Harmonische des gemessenen Rec	htecksignals: $f_2 = f_{DDS}/2 = 980 \text{kHz}$
virtuelle DDS-Taktfrequenz:	$f_{\rm C,V} = 3,2 \rm GHz$
DDS-Teilerverhältnis:	Q _{DDS,V} = 1632,653



Abb. 7.10: Gemessenes Spektrum des DDS-Ausgangssignals mit virtueller Takterhöhung und aktivem Dithering, $N = 504816F_{16}$

Im Vergleich dazu ist in Abb. 7.11 das Ergebnis der MATLAB-Simulation dargestellt.



Abb. 7.11: MATLAB-Simulation des DDS-Ausgangssignals mit virtueller Takterhöhung und aktivem Dithering, $N = 504816F_{16}$

Es ist gut zu erkennen, daß der prinzipielle Verlauf des Phasenrauschens vom Simulationsergebnis abweicht. Die Anhebung des Spektrums in unmittelbarer Nähe von f_2 wird durch die Verzögerungszeitfehler der Delay-Line verursacht. Es ergibt sich aber auch bei Ignorieren der durch die fehlerhafte Delay-Line eingebrachten Störer kein konstanter Rauschfuß. Als Ursache dafür wird die Verwendung eines nicht weißen Zufallsprozesses bei

der Realisierung des Dithering-Verfahrens angesehen. Laut Definition wird eine gleichverteilte natürliche Zufallszahl mit einem Wertebereich *z*, *z* \in [0, *N*-1] für das Dithering-Verfahren benötigt. In der praktischen Realisierung wird jedoch ein Zufallszahlengenerator verwendet, der gleichverteilte natürliche Zufallszahlen in einem Wertebereich *z*, *z* \in [1, 2³¹] liefert. Von diesen Zahlen wird stets nur eine Teilmenge *Z*₁ von Werten mit *z* < *N* genutzt. Dabei wird in der konkreten praktischen Realisierung so verfahren, daß beim Auftreten einer Zufallszahl *z* \geq *N* zum Zeitpunkt *k* einfach der letzte gültige Wert vom Zeitpunkt *k*-1 noch einmal für das Dithering-Verfahren verwendet wird. Für die so gebildete Teilmenge von Zufallszahlen mit *z* < *N* kann jedoch die Korrelation zwischen den generierten Zufallszahlen nicht mehr vernachlässigt werden. Dieser Effekt führt letztendlich zu dem nicht idealen Kurvenverlauf des Phasenrauschens bei Anwendung des Dithering-Verfahrens.

Aus der Simulation und der Messung wurden folgende Phasenrauschwerte ermittelt:

Simulationsergebnisse:

Theorie:
$$SNR/\frac{dBc}{Hz} = 10 \cdot lg\left(\frac{6f_{C,V}^2}{\pi^2 f_{DDS}}\right) = 125 \frac{dBc}{Hz}$$

aus Abb. 7.11: $f_{DDS} = f_{syn} = 1,96$ MHz, RBW = 2kHz
 $P(f_{syn}) = -10$ dBm, $P_{noise} = -102$ dBm $\rightarrow SNR_{DDS} = 125$ dBc/Hz

Ergebnisse der Messung:

aus Abb. 7.10: $f_{syn} = f_2 = f_{DDS}/2 = 980 \text{kHz}$ RBW = 1Hz (Noise Marker On) $P(f_{syn}) = -6 \text{dBm}, P_{noise} = -128 \text{dBm} \rightarrow SNR_{DDS} = 122 \text{dBc/Hz}$

DDS + virtuelle Takterhöhung + Noise-Shaping 1. Ordnung + Dithering

In Abb. 7.12 zeigt das gemessene Spektrum des DDS-Ausgangssignals, wenn nur das Noise-Shaping-Verfahren und die virtuelle Takterhöhung aktiv sind. In Abb. 7.13 hingegen ist das Spektrum dargestellt, wenn neben der virtuellen Takterhöhung Noise-Shaping und Dithering-Verfahren gleichzeitig aktiv sind. Für beide Messungen wurden folgende Systemparameter verwendet:

Wortbreite des Phasenakkumulators:	32 Bit \Rightarrow $M = 2^{32}$
DDS-Steuerwort:	<i>N</i> = 7B22D0E5 ₁₆
DDS-Taktfrequenz:	$f_{\rm C} = 100 {\rm MHz}$
Faktor der virtuellen Takterhöhung:	B = 32

Mit diesen Parametern ergeben sich folgende DDS-Kenngrößen:

DDS-Ausgangsfrequenz: $f_{DDS} = 48,1MHz$

1. Harmonische des gemessenen Rechtecksignals: $f_2 = f_{DDS}/2 = 24,05$ MHz

 $f_{C,V} = 3,2GHz$

 $Q_{DDSV} = 66,52807$

- virtuelle DDS-Taktfrequenz:
- DDS-Teilerverhältnis:

Phasenfehlergrundfrequenz

für Verzögerungszeitfehler:

 $f_{P,er} = \operatorname{frac}(Q_{DDS}) \cdot f_{DDS} = 3.8 \text{MHz} (Q_{DDS} = \text{M/N})$



Abb. 7.12: Gemessenes Spektrum des DDS-Ausgangssignals mit virtueller Takterhöhung und Noise-Shaping, $N = 7B22D0E5_{16}$



Abb. 7.13: Gemessenes Spektrum des DDS-Ausgangssignals mit virtueller Takterhöhung und aktivem Noise-Shaping und Dithering, $N = 7B22D0E5_{16}$

Die direkte Kombination von Noise-Shaping und Dithering führt nicht zu Verbesserungen der spektralen Eigenschaften des DDS-Signals. Insbesondere kann keine weitere Reduzierung der durch Verzögerungszeitfehler innerhalb der Delay-Line verursachten diskreten Störer erreicht werden. Es tritt nur die erwartete allgemeine Anhebung des Phasenrauschens über das gesamte Frequenzband ein. Abb. 7.14 zeigt die MATLAB-Simulation der in Abb. 7.12 und Abb. 7.13 dargestellten Spektren.



Abb. 7.14: MATLAB-Simulation des DDS-Ausgangssignals mit virtueller Takterhöhung und aktivem Noise-Shaping (1) bzw. Noise-Shaping und Dithering (2), *N* = 7B22D0E5 (hex)

7 Messergebnisse

Abschließende Bewertung der Messergebnisse

- Mit den durchgeführten Messungen konnte die Funktionsfähigkeit der Pulse-Output-DDS einschließlich aller Verfahren zur Verbesserung der spektralen Eigenschaften nachgewiesen werden.
- Dadurch wurde bestätigt, daß sowohl das entwickelte Systemkonzept als auch die praktische Implementation als ASIC mit der verfügbaren digitalen 0,8µm Standard-CMOS-Technologie erfolgreich waren.
- Bei Anwendung des Dithering- bzw. Noise-Shaping Verfahrens entsteht ein kontinuierliches Fehlersignalspektrum. Alle prinzipbedingten diskreten Störer werden in ihrer Amplitude zumindest stark gedämpft bzw. vollständig eliminiert.
- Die direkte Kombination von Dithering und Noise-Shaping führt zu keinen spektralen Verbesserungen im Spektrum des DDS-Signals. Insbesondere wird keine weitere Reduzierung der Pegel diskreten Störsignale erreicht, wobei jedoch zu beachten ist, daß die vorhandenen dominanten diskreten Störer nicht durch das DDS-Prinzip bedingt sind, sondern durch Verzögerungszeitfehler innerhalb der Delay-Line verursacht werden.
- Jeder Verzögerungszeitfehler in der Delay-Line führt zu diskreten Störern im Spektrum des DDS-Ausgangssignals. Die auftretenden Verzögerungszeitfehler werden nicht durch den Regelmechanismus der DLL, sondern vielmehr durch ein unzureichendes Matching der einzelnen Verzögerungsglieder der Delay-Line bzw. durch eine ungenügende Übereinstimmung der Signallaufzeit bei der Impulsauskopplung an den *B* Teilausgängen der Delay-Line verursacht. Die durch Verzögerungszeitfehler verursachten diskreten Störer sind dominant, d.h., die spektralen Eigenschaften des DDS-Ausgangssignals werden durch diese Störsignale stark beeinflußt.
- Mit einem einfachen sägezahnförmigen Verlauf des Verzögerungszeitfehlers in der Delay-Line lassen sich insbesondere die diskreten Störer in der unmittelbaren Nähe der DDS-Ausgangsfrequenz f_{DDS} bzw. f₂ ausreichend gut nachbilden.
- Der maximale Verzögerungszeitfehler
 ^ΔT_{d,er,max} in der Delay-Line beträgt ca. 150ps und führt zu einer signifikanten Verschlechterung des SFDR des synthetisierten Signals.
- Aus dem sägezahnförmigen Verlauf des Verzögerungszeitfehlers läßt sich schlußfolgern, daß kein bzw. nur ein sehr kleiner systematischer Verzögerungszeitfehler in der Delay-Line vorliegt, d.h., der DLL-Regelkreis arbeitet optimal.

8 Zusammenfassung

Ausgehend von einem Standard-DDS-Synthesizer wurden Möglichkeiten zur Aufwandsreduktion untersucht. Ein neuartiger Ansatz zur Realisierung einer vollständig digitalen DDS ist die Verwendung einer Pulse-Output-DDS. Bei der Pulse-Output-DDS wird neben dem D/A-Wandler auch die Sinus-ROM-Tabelle aus dem prinzipiellen Aufbau der Standard-DDS entfernt. Das DDS-Ausgangssignal wird direkt aus dem höchstwertigen Bit des Phasenakkumulators abgeleitet. Ausgehend von einer derart modifizierten DDS-Struktur wurde ein geeignetes DDS-Modell entwickelt, mit welchem alle auftretenden Synthesefehler systematisch erfaßt und bewertet werden können. Der wesentliche Vorteil der Pulse-Output-DDS besteht im vollständig digitalen Aufbau. Es wurde gezeigt, daß die spektralen Eigenschaften des Ausgangssignals der Pulse-Output-DDS durch eine Vielzahl diskreter Störer gekennzeichnet sind und der erreichbare SFDR für die praktische Anwendung unzureichend ist. Es ist deshalb unbedingt notwendig, die spektralen Eigenschaften des synthetisierten Signals durch geeignete Verfahren weiter zu verbessern. Dabei steht vor allem die Anwendung von Verfahren der digitalen Signalverarbeitung im Vordergrund, die zu einer Kompensation des auftretenden DDS-Fehlersignals führen. Es wurden die theoretischen und praktischen Grenzen von folgenden Verfahren aufgezeigt:

- absolute Verringerung des DDS-Fehlersignals
- Dithering des DDS-Fehlersignals
- Rauschformung (Noise-Shaping) des Fehlersignalspektrums

Die absolute Verringerung des DDS-Fehlersignals, welches das zeitliche Jitter des synthetisierten Signals gegenüber dem idealen DDS-Ausgangssignal beschreibt, wird durch die Einführung der virtuellen Takterhöhung erreicht. Die durch das DDS-Fehlersignal verursachten diskreten Störer im Spektrum des DDS-Signals werden stark gedämpft, aber nicht beseitigt. Für die Realisierung der virtuellen Takterhöhung ist die Schaffung diskreter Verzögerungszeiten notwendig. Bei der Generierung dieser Verzögerungszeiten entstehende Verzögerungszeitfehler führen zur Erzeugung neuer diskreter Störer im Spektrum des DDS-Signals, welche die spektralen Eigenschaften des synthetisierten Signals stark beeinflussen. Insbesondere der SFDR_{DDS} wird durch auftretende Verzögerungszeitfehler entscheidend verschlechtert. Aus diesem Grund kommt der praktischen Realisierung der diskreten Synthesizer wurde für die Erzeugung der Verzögerungszeiten eine Delay-Line aus *B* identischen Verzögerungsgliedern eingeführt, wobei die Verzögerungszeit der einzelnen Glieder mittels einer DLL auf einen konstanten Wert eingestellt wird. Die Messergebnisse

lassen zwar den Schluß zu, daß der DLL-Regelkreis optimal arbeitet, sie zeigen jedoch anderseits deutlich, daß auftretende Verzögerungszeitfehler, die z.B. durch Signallaufzeitunterschiede an den *B* Teilausgängen der Delay-Line entstehen, die Funktionsweise der Delay-Line stark beeinträchtigen. Dies führt zu dem Schluß, daß die schaltungstechnische Umsetzung und die Layoutgestaltung der Delay-Line auf jeden Fall verändert werden müssen, um die spektralen Eigenschaften des synthetisierten Signals entscheidend zu verbessern.

Die Anwendung des Noise-Shaping–Verfahrens für die Verbesserung der spektralen Eigenschaften des DDS-Signals ist sehr effektiv. Bezüglich der erreichbaren Verbesserung und unter Beachtung des Realisierungsaufwandes wird die Rauschformung mit einem $\sigma\Delta$ -Modulator 1. Ordnung als optimal angesehen.

Weiterhin wurden die Kombinationsmöglichkeiten der einzelnen Verfahren näher untersucht. Eine wichtige Erkenntnis ist, daß die virtuelle Takterhöhung in jedem Fall zur Verbesserung der spektralen Signaleigenschaften verwendet werden sollte. Dieses Verfahren kann nach Bedarf mit dem Dithering- bzw. Noise-Shaping-Verfahren kombiniert werden. Die direkte Kopplung aller drei Korrekturverfahren wird als nicht optimal angesehen. Statt dessen wurde durch die Einführung einer zusätzlichen Rauschquelle im σΔ-Modulator eine Möglichkeit zur Modifikation des Noise-Shaping-Verfahrens aufgezeigt, die zu einer weiteren Verbesserung der spektralen Eigenschaften des DDS-Signals führt. Gleichzeitig muß aber festgestellt werden, daß insbesondere das modifizierte Noise-Shaping-Verfahren auf den konkreten Anwendungsfall abgestimmt werden muß, da neben der gewünschten Unterdrückung der durch das DDS-Prinzip bedingten diskreten Störer eine Anhebung des Phasenrauschens in der Nähe der synthetisierten DDS-Frequenz erfolgt. Es ist deshalb nicht möglich, eine allgemeingültig optimale Realisierung für den Rauschformungsprozeß anzugeben.

Durch die echtzeitfähige Implementation eines erweiterten DDS-Systems in einem Standard-CMOS-Prozeß wurden die gefundenen theoretischen Lösungen verifiziert.

167

A Realisierung des digitalen Rechenwerks

A.1 Aufbau des Dividierers

Zum digitalen Rechenwerk zählen die Schaltungsteile DDS-Akkumulator, Rechenwerk für die virtuelle Takterhöhung sowie das Dithering- und Noise-Shaping-Verfahren. Die Delay-Line einschließlich DLL wird zwar für die Realisierung der virtuellen Takterhöhung benötigt, sie wird aber als analoger Schaltungsteil angesehen und ist deshalb von den in diesem Abschnitt angestellten Betrachtungen ausgeschlossen. Ebenso wird nicht näher auf die Realisierung des digitalen Interfaces eingegangen, das für die Steuerung des gesamten Synthesizers benötigt wird. Die prinzipielle Schaltungstruktur des digitalen Rechenwerks zeigt Abb. A-1.



Abb. A-1: Prinzipielle Schaltungsstruktur des digitalen Rechenwerks

Aufgrund der hohen Taktfrequenz $f_{\rm C} = 100$ MHz wurden die arithmetischen Einheiten dahingehend optimiert, daß jede Operation nach dem Ablauf einer Systemtaktperiode $T_{\rm C} = 1/f_{\rm C}$ beendet ist. Als 32-Bit-Addiererschaltung wurden generell Carry-Select-Strukturen aus 8-Bit-Ripple-Carry-Einheiten verwendet. Diese sind innerhalb der 32-Bit-Pulse-Output-DDS und in der Divisionspipeline zu finden.

Nach einem Überlauf im DDS-Phasenakkumulator ist zur Realisierung der virtuellen Takterhöhung die Division des aktuellen Akkumulatorinhalts r durch das aktuelle Steuerwort N auszuführen. Das Divisionsergebnis muß auf 5 Bit berechnet werden. Die Bestimmung des Quotienten r B/N erfolgt nach dem Non-Restoring-Verfahren und es wird eine Pipeline zur Ausführung der Divisionsoperation eingeführt. Aufgrund der insgesamt möglichen Signalfolgen wird eine 5-stufige Divisionspipeline benötigt. Dafür sind fünf 32-Bit-Additionen und Auswahloperationen erforderlich. Der prinzipielle Aufbau der Divisionspipeline ist in Abb. A-2 dargestellt.



Abb. A-2: Prinzip der Divisionspipeline

Für die effektive Realisierung des Dithering- und des Noise-Shaping Verfahrens werden die Werte r_v und r_v -N am Ausgang der Divisionspipeline benötigt Es ist eine zusätzliche Additionsstufe notwendig, um in jedem Fall beide Werte zu erhalten.



Abb. A-3: Prinzipielle Anbindung der Schaltungsteile für Dithering-/ Noise-Shaping an die Divisionspipeline

Das folgende Beispiel verdeutlicht die Funktionsweise der Division:

 $N = 55, r = 46, B = 2^5 = 32 \Rightarrow$ Verzögerungsleitung mit 32 Verzögerungsgliedern

auszuführende E	Berechnung: $c = \frac{r \cdot B}{N}$	$=\frac{46\cdot 32}{55}=26 \underbrace{\operatorname{Rest} 42}_{r_{V}}$
1. Stufe:	46.2=92-55=37>0	$\Rightarrow 1.2^4$
2. Stufe:	37·2=74-55=19>0	$\Rightarrow 1.2^3$
3. Stufe:	19.2=38-55<0	$\Rightarrow 0.2^2 \Rightarrow c=26$
4. Stufe:	38.2=76-55=21>0	$\Rightarrow 1.2^{1}$
5. Stufe:	21.2=42-55<0	$\Rightarrow 0.2^{\circ}$
	\Downarrow	
	<i>r</i> _v =42	

Da sich während der Signalverarbeitung in der Pipeline das DDS-Steuerwort N ändern kann, muß dieses über die gesamte Dauer des Pipelineprozesses zu jedem Taktzeitpunkt gespeichert werden. Neben den Registern, die zur Speicherung des Systemzustandes notwendig sind, werden Token-Signale eingeführt, welche die Anzahl von Schaltvorgängen in der Pipeline auf ein Minimum reduzieren. Einschließlich des nachfolgenden Ditherings und Noise-Shapings beträgt die Reaktionszeit des Systems 8 Systemtaktperioden T_c .

Im Anschluß an die Division werden Dithering und/oder Noise-Shaping 1. Ordnung ausgeführt. Die schaltungstechnische Umsetzung beider Verfahren wird nachfolgend beschrieben.

A.2 Realisierung von Dithering und Noise-Shaping

Im folgenden Abschnitt wird die schaltungstechnische Realisierung der Kombination des Dithering- mit dem Noise-Shaping-Verfahren 1. Ordnung beschrieben. Soll das Dithering- bzw. das Noise-Shaping Verfahren allein oder ein anderer Noise-Shaping Algorithmus 1. Ordnung angewendet werden, muß eine neue funktionelle Beschreibung der auszuführenden Verfahren eingeführt werden. Infolge dieser Veränderungen ist dann in der Regel auch der Entscheidungsbaum, der für die effektive schaltungstechnische Umsetzung aufgestellt wird, zu modifizieren.

Bei der Kombination des Dithering-Verfahrens mit dem Noise-Shaping Verfahren 1. Ordnung wird der Noise-Shaping Akkumulator durch die akkumulierte ganze Zahl a_i beschrieben:

$$a_i \in \{-N+1, N-1\}$$
 (A.1)
Der einfacheren Bezeichnung wegen wird der Index i = 0 für den alten und i = 1 für den neuen Wert des Akkumulators während eines Iterationsschrittes eingeführt. Es gilt:

$$a_{1} = \begin{cases} a_{0} + r'_{v0} - N & \text{falls} \quad a_{0} + r'_{v0} \ge N \\ a_{0} + r'_{v0} + N & \text{falls} \quad a_{0} + r'_{v0} \le -N & \text{mit} \quad r'_{v0} \in \{-N+1, N-1\} \\ a_{0} + r'_{v0} & \text{sonst} \end{cases}$$
(A.2)

Das Zwischenergebnis der Entscheidung in (A.2) werde a''_1 genannt:

$$a_1'' = a_0 + r_{v0}' \tag{A.3}$$

Die Variable r'_{v0} beschreibt den äquivalenten Restwert nach der virtuellen Takterhöhung und Anwendung des Dithering-Verfahrens. Der Restwert nach der virtuellen Takterhöhung ist mit r_{v0} gekennzeichnet. Die Variable *d* beschreibt den Status des Dithering-Verfahrens. Bei *d* = 1 ist per Definition das Dithering-Verfahren aktiv, d.h., das DDS-Ausgangssignal wird um eine virtuelle Taktperiode $T_{C,v}$ früher generiert. Gleichzeitig muß der Restwert r_{v0} um den Wert -*N* korrigiert werden. Es gilt:

$$r'_{v0} = \begin{cases} r_{v0} - N & \text{falls} \quad d = 1\\ r_{v0} & \text{falls} \quad d = 0 \\ = r_{v0} - d \cdot N \quad d \in \{0, 1\} \end{cases}$$
(A.4)

Für die Hardwarerealisierung wird a_i durch einen positiven Wert a_i' und eine entsprechende Verschiebung dargestellt.

$$a_i = a'_i - s'_i N$$
 mit $s'_i \in \{0, 1\}$ (A.5)

Entsprechend (A.2) erzeugt der NS-Akkumulator einen Überlauf/Unterlauf. Die Variable $a_{1,overflow}$ kennzeichnet den Status des Überlauf/Unterlaufs. Dabei gilt, daß bei einem Wert $a_{1,overflow} \neq 0$ ein Überlauf/Unterlauf aufgetreten ist.

$$a_{1,overflow} = \begin{cases} 1 & \text{falls} & a_0 + r'_{v0} \ge N \\ -1 & \text{falls} & a_0 + r'_{v0} \le -N \\ 0 & \text{sonst} \end{cases}$$
(A.6)

Durch das Dithering- und das Noise-Shaping Verfahren wird eine zusätzliche positive bzw. negative Verschiebung des DDS-Ausgangssignals um c_{cor} virtuelle Taktperioden $T_{c,v}$ verursacht. Es gilt:

$$C'_{\text{dith,ns}} = C' - C_{\text{cor}} \quad \text{mit} \quad C_{\text{cor}} = d + a_{1,\text{overflow}}$$
(A.7)

Ausgehend von diesen Überlegungen läßt sich ein Entscheidungsbaum für die schaltungstechnische Realisierung der Kombination des Dithering- und des Noise-Shaping-Verfahrens aufstellen. Die Verwendung eines Entscheidungsbaumes gibt die Möglichkeit, den Status des Dithering-Verfahrens *d* sowie den Status des Noise-Shaping-Verfahrens a_1 , s_1 , und $a_{1,overflow}$ durch binäre Entscheidungen unter Verwendung der Werte r_v bzw. r_v -N zu bestimmen. Die Abb. A-4 und Abb. A-5 zeigen den Entscheidungsbaum und dessen Umstellung für eine effektive schaltungstechnische Umsetzung. Auf der Grundlage des umgestellten Entscheidungsbaumes kann eine kombinatorische Logikschaltung für die Generierung der Signale s_1 , und c_{cor} entwickelt werden. Für die Berechnung von a_1 , wird ein 32-Bit Addierer benötigt.



Abb. A-4: Entscheidungsbaum für die Realisierung von Dithering und Noise-Shaping 1. Ordnung



Abb. A-5: Umgestellter Entscheidungsbaum

Bei der schaltungstechnischen Umsetzung des umgestellten Entscheidungsbaumes sind folgende Äquivalenzen zu beachten:

• Dithering aktiv?:
$$d = 1$$
?
Variante1: $r_v + z \ge N$?
 $N - r_v \le z$?
 $\overline{r_v - N}^2 + 1 \le z$?
 $\overline{r_v - N}^2 < z$?
Variante2: $r_v \ge N - z$?
 $r_v > N - z - 1$? mit $z' = N - z - 1 \in \{0, N - 1\}$
 $r_v > z'$?

Die Divisionspipeline stellt nach der 5. Stufe die Werte r_v und r_v -N bereit, erkennbar am Vorzeichen. Dementsprechend kann entweder eine Zufallsentscheidung der Variante 1 oder 2 verwendet werden, um festzustellen, ob durch das Dithering-Verfahren eine zusätzliche Verschiebung des DDS-Signals verursacht wird oder nicht. Die Schreibweise "⁻²" kennzeichnet die Bildung des Zweierkomplements. Da *z*' eine Zufallszahl im gleichen Intervall wie *z* ist, kann für die Entscheidung der Variante 2 gleichwertig *z* verwendet werden.

Bei der praktischen Realisierung des Noise-Shaping-Verfahrens 1. Ordnung sind folgende Bedingungen zu prüfen:

• a_0 negativ ? \cong $s'_0 = 1$?

• Bereichsüberschreitung?

$$\cong$$
 Entscheidungsbaum 2,4,5,8 ?

$$\cong a'_0 + r_v \ge N ? \cong a'_0 + (r_v - N) \ge 0 ?$$
(A.8)

Für die Bestimmung des Wertes a_1 ' sind folgender Operationen auszuführen:

$$a'_{1} = \begin{cases} a'_{0} + (r_{v} - N) & \text{falls} & \text{Entscheidungsbaum Nr. 2,4,5,8} \\ a'_{0} + r_{v} & \text{falls} & \text{Entscheidungsbaum Nr. 1,3,6,7} \end{cases}$$
(A.9)

Statt a'_1 soll jetzt nur noch der Wert a_{p1} abgespeichert werden. Es gilt:

$$a_{p1} = a'_0 + (r_v - N) \tag{A.10}$$

Bei einer Pipelineverarbeitung ergeben sich somit Vorteile, weil das Zwischenergebnis a_{p1} nunmehr gleich für die Entscheidung (A.8) verwendet werden kann. Da nur noch der Wert a_{p1} abgespeichert wird, tritt in den Fällen Nr. 1,3,6,7 des Entscheidungsbaumes ein

Berechnungsfehler auf, der bei der nächsten Addition korrigiert werden muß. Es wird die Hilfsvariable *nextsum* eingeführt, um eine notwendige Korrektur anzuzeigen (*nextsum* = 0). Für die Realisierung der Operation $a_{p1} = a_{p0} + r_v - N$ gilt dann:

 $nextsum = 0 \implies a_{p1} = a_{p0} + r_v \qquad (d.h., während der letzten Addition$ wurde "falsch" gerechnet Nr. 1,3,6,7) $<math display="block">nextsum = 1 \implies a_{p1} = a_{p0} + (r_v - N) \qquad (d.h., während der letzten Addition$ wurde "richtig" gerechnet Nr. 2,4,5,8)

Als Anfangszustand ist sicherzustellen:

$$a_{p0} = 0, nextsum = 1$$
 (A.11)

Mit (A.9) ergibt sich für den Wert von nextsum:

$$nextsum = \begin{cases} 1 & \text{falls} & \text{Entscheidungsbaum} & \text{Nr} \cdot 2,4,5,8 \\ 0 & \text{falls} & \text{Entscheidungsbaum} & \text{Nr} \cdot 1,3,6,7 \end{cases}$$
(A.12)

Auf der Grundlage der eben angestellten Betrachtungen kann eine effektive schaltungstechnische Umsetzung des Entscheidungsbaumes in eine digitale Schaltungsstruktur erfolgen. Die Generierung der einzelnen Schaltungsteile erfolgte zum Teil automatisch. Insbesondere die Einbindung in den Pipelineprozeß erforderte aber ein spezielles manuelles Design.

B Rauschgenerator für Dithering der Impulsflanken

B.1 Einführung

Für die Randomisierung des periodischen DDS-Phasenfehlersignals wird eine gleichverteilte Zufallsfolge mit zueinander unkorrelierten Folgenwerten benötigt. Die Folgenwerte müssen in dem diskreten endlichen Intervall [0, ..., N-1] liegen, wobei *N* das DDS-Steuerwort ist. Um Folgen mit gleichverteilten unkorrelierten Folgenwerten zu erhalten, eignen sich rückgekoppelte Systeme mit einem nichtlinearen Operator, die in diesem speziellen Anwendungsfall als Pseudo-Zufallsgeneratoren bezeichnet werden.

Von der Vielzahl der Realisierungsmöglichkeiten eines Pseudo-Zufallsgenerators werden die in Abb. B-1 dargestellten zeitdiskreten Systeme in die folgenden Betrachtungen einbezogen.



Abb. B-1: Zeitdiskrete Strukturen zur Erzeugung von PN-Folgen

Die Ausgangssignale der in Abb. B-1 dargestellten Systeme sind grundsätzlich determiniert. Die Korrelationseigenschaften der Ausgangsfolgen sind jedoch den Langzeitkorrelations-

eigenschaften von weißem Rauschen sehr ähnlich. Deshalb werden derartige Folgen als Pseudo-Noise-Folgen (PN-Folgen) bezeichnet.

Die beiden Strukturen in Abb. B-1-a und -b realisieren wertekontinuierliche Zufallsfolgen im Intervall (-1,1). Die Strukturen erlauben bei geeigneter Parametrisierung die Nachbildung nahezu idealer Korrelationseigenschaften von weißem Rauschen. Die erzeugte Zufallsfolge ist nicht Hinsichtlich der Eingliederung in die Integer-Architektur periodisch. des Frequenzsynthesizers erweisen sich diese Strukturen als ungünstig, da die Zeltabbildung f in Abb. B-1-a bzw. die Multiplikation in Abb. B-1-b eine aufwendig zu realisierende analoge bzw. Gleitkomma-Arithmetik erfordert. Ein weiterer unerwünschter Realisierungsaufwand ergibt sich aus der notwendigen Diskretisierung der kontinuierlichen Werte und der Skalierung auf das gewünschten Werteintervall der Zufallsfolge.

Abb. B-1-c zeigt ein rückgekoppeltes Schieberegister, welches eine binäre Pseudo-Zufallsfolge erzeugt. Die nichtlineare Komponente ist dabei der Antivalenzoperator

Bei korrekter Wahl der Kopplungsknoten nimmt das Schieberegister nacheinander alle möglichen Zustände bis auf den Zustand (0)_M an, wobei M die Anzahl der Verzögerungselemente ist. Der Zustand (0)_M kennzeichnet den Fall, daß die Ausgangssignale aller Verzögerungselemente gleich null sind. Die Wertefolge wiederholt sich erst nach 2M-1 Zuständen. Das ist die maximal erreichbare Periodenlänge für ein determiniertes dynamisches System mit M Zustandsvariablen, wenn von der Auslassung des Zustands $(0)_N$ abgesehen wird. Die erzeugte Folge wird deshalb auch als Maximalfolge bezeichnet. Die binäre Folge am Ausgang des Systems weist bei Langzeitbetrachtung die Korrelationseigenschaften von weißem Rauschen auf. Ein weiterer Vorteil der rückgekoppelten Schieberegisterstruktur ist die einfache Umsetzung in eine digitale Schaltungsstruktur. Bei der Anwendung dieser Struktur zur Realisierung des Dithering-Verfahrens innerhalb einer DDS muß aus den M Zustandsvariablen des binären Systems zueinander unkorrelierte Pseudo-Zufallszahlen im Wertebereich [0, ..., N-1] generiert werden. Des weiteren ist zu beachten, daß die Periodendauer der Pseudo-Zufallsfolge T_{PN} größer als Periodendauer des DDS-Signals T_{gp} sein muß, damit das Dithering-Verfahren tatsächlich zur Vermeidung von Subperioden im DDS-Ausgangssignal führt.

177

B.2 Erzeugung einer diskreten PN-Folge

B.2.1 Schaltungsstrukturen

Die Verwendung der Schieberegisterstruktur für das gegebene Problem erfordert die Erzeugung einer mehrwertigen PN-Folge $\{y(k)\}$ ausgehend von einer binären Folge.

Es werden folgende Bezeichnungen vereinbart:

- binärer Abtastwert der Maximalfolge am Systemausgang, der an den Eingang zurückgeführt wird:
 - **x**⁰
- Zustandswerte der Verzögerungsglieder des Schieberegisters:

$$x^1, \dots, x^L \in \{0, 1\}$$
 (B.1)

• Zustandswort des Schieberegisters der Länge L in Darstellung als Binärwort:

$$\mathbf{x}(k) = (x^{L}, x^{L-1}, \dots, x^{2}, x^{1})$$
(B.2)

und als ganze Zahl:

$$x(k) = \sum_{l=1}^{L} x^{l} 2^{l-1} , x(k) \in \{1, 2, ..., 2^{L}-1\}$$
(B.3)

Es werden nun mehrwertige PN-Folgen der Ordnung M betrachtet. Dabei soll gelten

$$M = 2^m, (B.4)$$

wobei *m* die Breite des Ausgangswortes *y* ist. Es werden folgende Fälle unterschieden:

$$m < L$$
 (B.5)

und

 $m \ge L$ (B.6)

Die Folgenwerte y(k) am Ausgang seien darstellbar als Binärwort

 $\mathbf{y}(k) = (y^{m}, y^{m-1}, ..., y^{2}, y^{1})$ mit $y^{j} \in \{0, 1\}, j = 1, 2, ..., m$ (B.7)

und als natürliche Zahl

$$y(k) = \sum_{j=1}^{m} y^{j} 2^{j-1} .$$
(B.8)

Der mehrwertige PN-Generator kann nun durch die folgenden Zustandsgleichungen beschrieben werden:

Überführungsgleichung:
$$\mathbf{x}(k) = f(\mathbf{x}(k-1))$$
 (B.9)

Ausgangsgleichung:
$$\mathbf{y}(k) = g(\mathbf{x}(k))$$
 (B.10)

Bei einer Maximalfolge mit der Periodenlänge 2^{M} -1 gilt für die Komponenten x(k)

$$x(k) = x(k - 2^{M} + 1)$$
(B.11)

und für das Binärwort

$$\mathbf{x}(k) = \mathbf{x}(k - 2^{M} + 1).$$
 (B.12)

Mit GI. (B.11) folgt für die Ausgangsfolge y(k) ebenfalls Periodizität, wobei angenommen wird, daß *g* ein linearer Operator ist.

$$\mathbf{y}(k) = \mathbf{y}(k - 2^{M} + 1)$$
 (B.13)

Zur Erzeugung von binären Maximalfolgen *x*(k) eignen sich zwei unterschiedliche Grundtypen von Überführungsgleichungen, welche einschließlich eines jeweils Blockdiagramms zur Realisierung in Abb. B-2 dargestellt sind. Das wichtigste Strukturelement ist dabei der binäre Modulo-2-Operator.





Die Struktur in Abb. B-2, Variante 1 entspricht der in Abb. B-1-c dargestellten Grundstruktur. Die Folgenglieder werden gebildet, indem verzögerte Folgewerte mit Hilfe des binären Modulo-2-Operators funktionell miteinander verbunden werden. Der Plazierungsindex / der jeweiligen Zustandsvariable x' im Schieberegister entspricht zugleich der Verzögerung der Folgenwerte.

Für die Ausgangsgleichung werden drei unterschiedliche Varianten der funktionellen Abbildung g untersucht, die in Abb. B-3 dargestellt sind.

g-Variante 1	g-Variante 2	g-Variante 3
Scrambling	Maskierung	Zeitverschiebung
$y^{i} = x^{l_{i}}$ für $l_{i} \in \{1,, L\}$	$\mathbf{y} = \mathbf{x} \otimes \mathbf{d}$ oder	$y^i = \bigotimes_{i \in I} x^j$ für $I_i \subset \{1,, L\}$
	$y^i = x^i \oplus d^i$	<i>j - 2₁</i>
<i>m</i> Bits von den <i>L</i> Schiebe-	Eine nichtlineare Projektion	Die einzelnen Bits des
registerbits werden direkt zur	wird verwendet, um aus	Zufallswortes werden durch
Bildung des Zufallswortes	einem <i>m</i> -Bit breiten Teilwort	XOR-Verknüpfungen der
y (<i>k</i>) verwendet. Es wird	des L-Registerwortes das	Registerbits berechnet.
lediglich die Position der	<i>m</i> -Bit breite Zufallswort y (<i>k</i>)	Die Verknüpfungen reali-
einzelnen Bits verändert.	zu berechnen. Durch den	sieren eine Zeitverschiebung
	Vektor d wird die Maske	der binären Maximalfolge
	beschrieben.	$y^i = x(k-t_i).$
		Die Zeitverschiebung <i>t_i</i> muß
		so groß sein, daß die einzel-
		nen Bits weitestgehend
		zueinander unkorreliert sind.

Abb. B-3: Verschiedene Ausgangsgleichungen zur Projektion des *L*-Bit breiten Zustandswortes $\mathbf{x}(k)$ auf ein *m*-Bit breites Wort $\mathbf{y}(k)$

Es ist wichtig, daß die einzelnen Bits des Zufallswortes y(k) weitestgehend unkorreliert zueinander sind, damit die *m*-wertige Pseudo-Zufallsfolge insgesamt unkorreliert ist.

B.2.2 Statistische Verteilung der Ausgangsfolge

Durch die Kombination von je einer *f*-Variante mit je einer *g*-Variante ist es möglich, für die Realisierung einer *m*-Bit Zufallsfolge sechs verschiedene *fg*-Varianten zu bilden. Es ist nun zu prüfen, ob bei den durch die sechs *fg*-Varianten gebildeten *m*-Bit Zufallsfolgen eine Gleichverteilungsdichte der Folgenglieder vorliegt. Dazu muß in den einzelnen determinierten PN-Folgen die relative Häufigkeit für jeden möglichen Folgenwert bestimmt werden.

Zunächst wird davon ausgegangen, daß die Folgenglieder x(k) und somit auch $x^{0}(k)$ gleichverteilt sind. Der Zustand $\mathbf{x}(k)=(0, 0, ..., 0)$ wird dabei nicht in die Betrachtungen einbezogen.

Für die beiden *g*-Varianten 1 und 2 gibt es eine direkte Zuordnung der Registerbits x^{i} zu den Ausgangsbits y^{i} , welche somit ebenfalls als gleichverteilt angesehen werden können.

Für die *g*-Variante 3 werden die Bits von $\mathbf{y}(k)$ durch XOR-Verknüpfung aus mehreren ebenfalls gleichverteilten Bits von $\mathbf{x}(k)$ gewonnen. Da die XOR-Wahrheitstabelle für n Eingangsvariablen unabhängig für jeweils 2ⁿ/2 Eingangskombinationen den Ausgangswert 1 und 0 annimmt, sind auch die Bits y^i gleichverteilt.

Zur Beurteilung der relativen Häufigkeit der Ausgangsworte $\mathbf{y}(k)$ ist zu beachten, daß $\mathbf{y}(k)$ nicht notwendig alle möglichen Belegungen annehmen muß. Das ist insbesondere der Fall, wenn m > L gilt. Dennoch ergibt sich insgesamt eine Gleichverteilung, wie aus Abb. B-4 ersichtlich ist. Für die Darstellung der relativen Häufigkeit wurde jeweils über mehrere Nachbarwerte von x gemittelt.

Eine PN-Zufallsfolge der Ordnung $M < 2^m$ kann unter Verwendung einer 2^m -PN-Folge erzeugt werden, indem einfach alle Folgenglieder mit $\mathbf{y}(k) \ge M$ weggelassen werden. Es ist klar, daß die M-PN-Folge als Teilfolge der 2^m -PN-Folge ebenfalls gleichverteilt ist.



Abb. B-4: Relative Häufigkeit der *M*-wertigen Ausgangsworte y(k) des binären PN-Generators

B.2.3 Wahl der Periodenlänge und der Wortbreite

Der Wertebereich der Zufallsfolge **y**(k) ist durch die Spezifikation des Rauschgenerators mit $\{0, ..., N-1\}$ vorgegeben, wobei *N* das DDS-Steuerwort kennzeichnet. Die im vorigen Abschnitt beschriebenen PN-Generatoren erzeugen PN-Folgen mit einer Periode von $T_{PN} = 2^{L} - 1$, im folgenden als PN-Periode bezeichnet. Die Periodendauer des DDS-Signals T_{gp} nimmt maximal den Wert *N* DDS-Signalperioden T_{DDS} an. Eine Randomisierung der determinierten DDS-Folge ist um so wirksamer, je länger die PN-Periode ist. Es wird deshalb festgelegt, daß $T_{PN} >> T_{gp}$ ist.

B.3 Simulation der verschiedenen Varianten - Beeinflussung des DDS-Spektrums

Die Simulation der DDS-Ausgangsfolge nach Anwendung des Dithering-Verfahrens erfolgt für die sechs verschiedenen PN-Generatoren unter Verwendung der folgenden Parameter:

DDS-Akkumulatorwortbreite:
$$n = 16$$
Akkumulator-Überlaufwert: $N = 2^{16}$ DDS-Steuerwort: $255 < 2^8$ Schieberegisterlänge:10PN-Periode: $T_{gp} = 2^{10} - 1 > 2^8$

Die Folgen der Registerwerte $\mathbf{x}(k)$ sind in Abb. B-5 für die beiden *f*-Varianten dargestellt. Die dargestellten Folgenwerte der *f*-Variante 1 machen deutlich, daß das infolge der Verschiebung der einzelnen Bits Zeitabschnitte mit stark korrelierten Werten auftreten. Wegen der Bildungsvorschrift bei Variante 2 wird dieses "Durchschieben" immer dann unterbrochen, wenn x^{32} (k-1) gleich 1 ist. Die Folgenwerte in Abb. B-5 b) können deshalb in besserer Näherung als unkorreliert angesehen werden.



Abb. B-5: Ausschnitt der Registerfolgen für die beiden *f*-Varianten 1 und 2 am Beispiel eines 16-Bit-Generators a) Variante 1, b) Variante 2

Die unterschiedlichen Korrelationseigenschaften der Registerwortfolgen spiegelt sich auch in den Spektren der Ausgangsfolgen 11, 12, 13, 21, 22 und 23 wider, welche in Abb. B-6 dargestellt sind. Es fällt auf, daß die *g*-Variante 1 (Scrambling) und die *g*-Variante 2 (Maskierung) nicht zu günstigen Eigenschaften der Folgen führen. Nur bei der *g*-Variante 3 (Zeitverschiebung) sind die Korrelationseigenschaften der binären PN-Folgen weitestgehend in den 255-wertigen Ausgangsfolgen enthalten. Im Gegensatz dazu weisen die mit der *f*-Variante 2 erzeugten Folgen für alle untersuchten Ausgangsabbildungen *g* die Eigenschaften von weißem Rauschen auf. Es ist zu bemerken, daß die hier dargestellten Spektren durch Mittelung über einen langen Zeitraum erzeugt worden sind.



Abb. B-6: Spektren der Ausgangsfolgen für die PN-Generatoren der *fg*-Varianten 11, 12, 13, 21, 22, 23 mit der oben beschriebenen Parametrisierung in Abhängigkeit von der normalisierten Kreisfrequenz – der Folgenindex *k* wird für die Spektrenberechnung als Zeitindex für eine Abtastfolge mit der Abtastfrequenz *f*_{DDS} interpretiert

Die Anwendung der PN-Folgen zur Realisierung des Dithering-Verfahrens führt auf die in Abb. B-7 dargestellten DDS-Ausgangsspektren. Die durchgezogenen Verläufe für die DDS-Spektren vor der Randomisierung sind diskrete Linienspektren erscheinen aber aufgrund der Dichte der Linien als glatter Verlauf. Es ist deutlich, daß alle PN-Folgen prinzipiell zu einer Unterdrückung der diskreten Störer in Nähe der Frequenz f_{DDS} führen. Besonders gut gelingt dies mit den PN- Folgen 13 und 23. Es gibt zwischen diesen Varianten keinen wesentlichen Unterschied. Für die praktische Integration wird deshalb einen PN-Generator der *fg*-Variante 13 verwendet.



DDS-Spektren für Folge der fg-Variante 11



DDS-Spektren für Folge der fg-Variante 12



DDS-Spektren für Folge der *fg*-Variante 13



DDS-Spektren für Folge der fg-Variante 21



DDS-Spektren für Folge der fg-Variante 22



DDS-Spektren für Folge der fg-Variante 23

Abb. B-7: Spektren der DDS-Ausgangssignale vor " — " und nach " — " der Anwendung des Dithering-Verfahrens für verschiedene PN-Generatoren

C Realisierung der Delay-Line und des Decoders

Die Delay-Line hat in dem vorliegenden Gesamtsystem die Aufgabe, die für die virtuelle Takterhöhung, das Noise-Shaping und das Dithering benötigte variable Verzögerung der LH-Flanke des Überlaufflags (ov-Flanke) zu realisieren. Die Verzögerungsleitung muß dabei *B* diskrete Verzögerungszeitpunkte zwischen 0 und $(B-1) \cdot T_C/B$ in Schritten von T_C/B , $B \in \mathbb{N}$ bereitstellen. Entsprechend der vorliegenden Systemdimensionierung ist der Wert von *B* mit 32 festgelegt.

C.1 Auswahl der Verzögerungsglieder

Die Verzögerungsleitung besteht aus einer Kettenschaltung von 32 Verzögerungsgliedern. Es existieren eine Vielzahl von Möglichkeiten der schaltungstechnischen Umsetzung. Zur Realisierung minimaler Verzögerungszeiten digitaler Signale eignet sich auf Grund der geringen Anzahl an aktiven Bauelementen eine einfache Inverterstufe. Die Verzögerungszeit eines Verzögerungsgliedes wird in erster Linie durch die Größe der parasitären Kapazitäten am Einund Ausgang der Schaltung bestimmt. Durch die geringe Anzahl der erforderlichen Transistoren bei einer CMOS-Inverterstufe wird die Belastung mit parasitären Kapazitäten so gering wie möglich gehalten. Die Verzögerungszeit T_{d0} eines Inverters muß wegen der Prozeß- und Temperaturabhängigkeit einstellbar sein. Eine Beeinflussung der Verzögerungszeit kann bei einem Inverter durch die Steuerung des Ausgangsstromes I_a der Inverterstufe auf einfache Art erfolgen. Die Schaltung des steuerbaren Inverters ist in Abb. C-1 dargestellt. Die Steuerung der Verzögerungszeit erfolgt über den Eingang "control". Es ist zu beachten, daß der Ausgangsstrom und damit die Steuerspannung $U_{control}$ einen bestimmten Minimalwert zur Gewährleistung der Funktionalität nicht unterschreiten darf. Dieser Wert beschränkt demzufolge auch den Aussteuerbereich der Stellgröße. Der minimale Ausgangsstrom la,min eines CMOS-Inverters ist prozeß- und temperaturabhängig.



Abb. C-1: Schaltbild des steuerbaren Verzögerungsgliedes

Durch die Inverterstufen wird neben der Signalverzögerung gleichzeitig eine Invertierung ausgeführt. Dies führt zu einem stetigen Wechsel der Polarität des verzögerten Signals nach jedem Inverter, d.h., die Signalinformation wechselt nach jedem Verzögerungsglied von der LHzur HL-Flanke und umgekehrt. Deshalb muß die Signalinvertierung durch eine zweite Inverterstufe wieder aufgehoben werden, so daß immer zwei aufeinanderfolgende Inverter ein Verzögerungsglied bilden (siehe Abb. C-1). Die mit diesen Verzögerungsgliedern erreichbaren Verzögerungszeiten bei unterschiedlichen Prozeß- und Temperaturbedingungen sind in den Abb. C-2 bis Abb. C-4 dargestellt. Der Sollwert der Regelgröße T_{dsoll} ist durch die Periodendauer von 10ns bei einer Taktfrequenz f_{C} =100MHz festgelegt. Der Wert der Verzögerungszeit T_{d0soll} pro Verzögerungsglied muß demzufolge 312,5ps betragen.









Abb. C-3: Kennlinie des Verzögerungsgliedes



Abb. C-4: Kennlinie des Verzögerungsgliedes bei $T = 80^{\circ}$ C

Die mit den Bezeichnungen "*ss*" bis "*ff*" markierten Technologieschwankungen werden durch den Herstellungsprozeß hervorgerufen. Die Abkürzung "*ss*" charakterisiert dabei einen Prozeß,

der maximale Verzögerungszeiten verursacht. Mit "typ" wird ein typischer und mit "ff" ein Prozeß mit minimalen Verzögerungszeiten gekennzeichnet.

Das Verhältnis von minimal erreichbarer Verzögerungszeit zu maximal erreichbarer Verzögerungszeit hat einen Wert von ca. 1:3. Die dargestellten Kurvenverläufe zeigen, daß mit einem ss-Prozeß der Sollwert von 312,5ps nicht über den gesamten Temperaturbereich gewährleistet werden kann. Durch die Abhängigkeit der Verzögerungszeit T_{d0} von Prozeßparametern und der Temperatur ist die Einführung einer ständig wirksamen Regelung der Verzögerungszeit unumgänglich.

C.2 Aufbau der Delay-Line

Ein wesentliches Problem beim Aufbau der Verzögerungsleitung entsteht durch die notwendige Zusammenführung der 32 Teilausgänge zu einem Summenausgang. Jeder Teilausgang gewährleistet die Bereitstellung der logischen Zustände L, H und hochohmig. Die logische Verknüpfung der Ausgänge kann deshalb durch eine verdrahtete UND-Funktion erfolgen, indem die einzelnen Teilausgänge einfach an einen gemeinsamen Knotenpunkt zusammengeführt werden. In diesem Fall belastet jeder Teilausgang den Summenknoten mit seiner parasitären Kapazität. Durch die große Anzahl von Teilausgängen ist die Summe der Parasitics der einzelnen Teilausgänge nicht mehr zu vernachlässigenden, so daß sie im Schaltungsdesign unbedingt berücksichtigt werden muß. Im vorliegenden Design wurde eine parasitäre Knotenkapazität C_{par} von ca. 500fF ermittelt. Die Knotenkapazität hat einen starken Einfluß auf die Flankenanstiegs- und -abfallzeit des digitalen Signals an diesem Knoten. Insbesondere ist darauf zu achten, daß trotz des erhöhten Kapazitätswertes die logischen Zuständen L und H sicher erreicht werden. Auf Grund der begrenzt zur Verfügung stehenden Zeit für die Signalausgabe an einem Teilausgang der DL darf die Flankenanstiegs- bzw. -abfallzeit nicht zu groß werden, um eine fehlerhafte Signalgenerierung infolge einer zu langen Aktivierung des jeweiligen Teilausganges der DL zu vermeiden. Durch die Verwendung von Minimaltransistoren (minimale Längen- und Breitenabmessungen) sowie eine optimale Anordnung der einzelnen Verzögerungsglieder im Layout des Schaltkreises konnte eine ausreichende Minimierung der Parasitics der einzelnen Teilausgänge erreicht werden.

Das Prinzip der Zusammenschaltung der einzelnen Verzögerungsglieder zu einer Delay-Line ist in Abb. C-5 dargestellt. Die auftretenden Verzögerungszeiten von LH- und HL-Flanken in einem Verzögerungsglied sind bei der in Abb. C-5 dargestellten Delay-Line nicht identisch, weil jedes Verzögerungsglied aus zwei einzelnen Invertern besteht (siehe Abb. C-1), von denen stets nur ein Inverter mit dem für die Auskopplung des Signals aus der DL notwendigen Transistor kapazitiv belastet wird. Durch diesen Effekt wird die HL-Flanke des durch die DL laufenden Impulses stärker verzögert als die LH-Flanke. Die Impulsbreite nimmt demzufolge beim Durchlauf des Impulses durch die DL zu. Die Funktionsweise der Delay-Line wird dadurch aber

187

nicht gestört, da für die DDS-Signalgenerierung und den DLL-Regelkreis ausschließlich die LH-Flanke des Impulses ausgenutzt wird.



Abb. C-5: Zusammenschaltung der Verzögerungsglieder zu einer Delay-Line

Das am Ausgang DS der Delay-Line entstehende Signal kann nicht direkt als Ausgangssignal verwenden werden. Wegen der großen Flankenanstiegs- und -abfallzeiten ist eine Impulsformung unabdingbar. Weiterhin kann mit der in Abb. C-5 dargestellte Delay-Line nur ein HL-Übergang des Signals am Knoten DS erzeugt werden. Der zwangsläufig notwendige LH-Übergang muß durch eine externe Logikschaltung generiert werden. Die Schaltung zur vollständigen Impulsauskopplung aus der Delay-Line ist in Abb. C-6 dargestellt. Die Steuersignale D<0:31> und DSen werden vom Decoder bereitgestellt. Das Signal _del ist ein Ready-Signal für den Decoder.



Abb. C-6: Realisierung der Signalauskopplung aus der Delay-Line

Der in Abb. C-6 dargestellte Pulsgenerator transformiert die am Eingang anliegende Rechteckimpulsfolge des Taktsignals s_c mit einem Tastverhältnis von 50% in eine Folge von ca. 1,7ns breiten Nadelimpulsen und befindet sich ebenfalls im Decoder.

Ausgehend von der vorliegenden Realisierung der Delay-Line ergibt sich die Ablaufsteuerung zur Ausgabe einer verzögerten Signalflanke. Abb. C-7 zeigt den dazugehörigen Programmablaufplan.



Abb. C-7: Darstellung der Ablaufsteuerung zur Generierung eines Impulses am Ausgang der Verzögerungsleitung

C.3 Aufbau des Decoders zur Ansteuerung der Delay-Line

Das Schaltbild des verwendeten Decoders ist in Abb. C-8 dargestellt. Die Decoderschaltung besitzt 32 Ausgänge zum Aktivieren der Verzögerungsausgänge mit den Verzögerungszeiten $(0..(B-1)) \cdot T_C / B$. Die letzte benötigte Verzögerungszeit von einer ganzen Taktperiode T_C wird über den Ausgang 0 realisiert, indem die Aktivierung des Ausgangs 0 um eine ganze Taktperiode T_C verzögert wird. Die Aktivierung der einzelnen Ausgänge der Verzögerungsleitung wird durch die Signale A < 0.31 >, DSen, und $_del$ gesteuert. Durch diese Steuersignale wird sichergestellt, daß für jeden Teilausgang der Verzögerungsleitung das im letzten Abschnitt beschriebene zeitliche Ablaufschema eingehalten wird.



Abb. C-8: Schaltbild des Decoders zur Ansteuerung der Verzögerungsleitung

Der in Abb. C-8 dargestellte Pulse-Generator transformiert die am Eingang anliegende Rechteckimpulsfolge des Taktsignals s_c mit einem Tastverhältnis von 50% in eine Folge von ca. 1,7ns breiten Nadelimpulsen und synchronisiert gleichzeitig die Signale A<0:31> und DSen. Die schaltungstechnische Umsetzung zeigt Abb. C-9. Die Breite der Ausgangsimpulse des Pulse-Generators wird durch die von den Invertern I1...I9 verursachte Signalverzögerungszeit bestimmt.



Abb. C-9: Schaltbild des Pulse-Generators

C.4 Aufbau der Delay-Locked-Loop (DLL)

Zur exakten Realisierung des Sollwertes der Verzögerungszeit T_{d0} von 312,5ps ist der Einsatz eines Regelkreises vorteilhaft. Dazu werden das Signal, welches die gesamte Verzögerungsleitung durchläuft und demzufolge eine Verzögerungszeit von genau einer Taktperiode T_c aufweisen soll, und das Taktsignal s_c selbst an einen digitalen Phasendetektor (PD) geführt. Das Ausgangssignal des PD's wird nach einer Tiefpaßfilterung und Anpassung an die Stellgröße U_{CTRL} unmittelbar zur Regelung der Verzögerungszeit genutzt. Der Regelkreis ist im Aufbau und seiner Wirkungsweise dem einer PLL (Phase-Locked-Loop) ähnlich und wird als Delay-Locked-Loop (DLL) bezeichnet. Der wesentliche Unterschied zu einer PLL besteht darin, daß die DLL als Stellglied eine spannungsgesteuerte Verzögerungsleitung anstelle eines spannungsgesteuerten Oszillators enthält. Abb. C-10 zeigt die prinzipielle Anordnung der einzelnen Elemente der DLL.



Abb. C-10: Prinzipschaltbild einer DLL

Das Ausgangssignal des Phasendetektors steuert die Verzögerungszeit der Delay-Line so, daß der Betrag der Phasendifferenz zwischen den Signalen s_c und s_3 minimiert wird.

Das DLL-Filter ist ein gewöhnlicher Tiefpaß erster Ordnung. Dies bringt den Vorteil mit sich, daß der Regelkreis unter allen Umständen den Stabilitätsbedingungen genügt, da der geschlossene Regelkreis nur einen Pol aufweist. Abb. C-11 zeigt die vollständige Schaltung der DLL und die Ankopplung an den Decoder. Das verzögerte Ausgangssignal wird am Ausgang *FDDS* bereitgestellt. Beim Schaltungsdesign ist der vollständig symmetrische Aufbau der beiden zum Phasendetektor führenden Signalpfade DL und REF von großer Bedeutung. Jeder Unterschied zwischen den beiden Signalpfaden ergibt eine ungewollte Differenz in den Signallaufzeiten zwischen den beiden Pfaden und resultiert in einer fehlerhaften Verzögerungszeit der Delay-Line.



Abb. C-11: Einbindung der Delay-Line und des Decoders in die DLL

Das Schaltbild des in der DLL verwendeten Phasendetektors ist in Abb. C-12 dargestellt.



Abb. C-12: Schaltbild des Phasendetektors der DLL



Abb. C-13: Schaltbild des opv-core

Der verwendete Phasendetektor arbeitet flankensensitiv. Daraus folgt, daß die Phasendifferenz zwischen beiden Eingangssignalen nur zu diskreten Zeitpunkten ermittelt wird. Die Phase $\varphi = 0$ des Referenzsignals dient als Bezugspunkt, d.h., die Phasendifferenz wird bezüglich der LH-Flanke des Referenzsignals bestimmt. Der PD erlaubt die Detektion einer Phasendifferenz in einem Intervall von [- π ,+ π] gegenüber der Phase $\varphi = 0$ des Taktsignals *s*_C.

Das Ausgangssignal des PD's ist ein positiver bzw. negativer Konstantstrom mit dem Betrag I_{K} , d.h., der Ausgang V_{CTRL} des PD's arbeitet entweder als Stromquelle bzw. als Stromsenke. Die LH-Flanke des Referenzsignals führt den Ausgang in den Zustand Stromsenke (I_{PD} negativ), die LH-Flanke des durch die Delay-Line verzögerten Signals am anderen Eingang des PD's schaltet den Ausgang in den Zustand Stromquelle (I_{PD} positiv). Abb. C-14 zeigt den Zeitverlauf des Stromes I_{PD} am Ausgang des PD bei verschiedenen positiven bzw. negativen Phasendifferenzen zwischen den Eingangssignalen.



Abb. C-14: Zeitverlauf des Signals am Ausgang des Phasendetektors

Es ist gut zu erkennen, daß eine positive Phasendifferenz erkannt wird, wenn die LH-Flanke des Referenzsignals s_c vor der LH-Flanke des durch die Delay-Line verzögerten Taktsignals s_3 am Phasendetektor eintrifft. Eine negative Phasendifferenz liegt bei umgekehrter Abfolge der LH-Flanken vor.

Der Wert der Phasendifferenz kann aus dem Stromsignal am Ausgang des PD durch eine einfache Mittelwertbildung gewonnen werden. Dazu ist der Mittelwert des Stromes I_{PD} über den Zeitraum von der LH-Flanke des Referenzsignals bis zum Auftreten der nächsten LH-Flanke von s_C zu bilden. Der so gewonnene Signalwert ist direkt proportional zum vorliegenden Phasenfehler zwischen den beiden Eingangssignalen. Abb. C-15 zeigt die Kennlinie des Phasendetektors nach Abb. C-12.



Abb. C-15: Kennlinie des Phasendetektors

Aus der in Abb. C-15 dargestellten Kennlinie lassen sich mehrere wichtige Besonderheiten ableiten. Die Kennlinie weist bei einer Phasendifferenz von $\varphi = 0$ eine unendlich hohe Verstärkung auf. Dies führt unmittelbar dazu, daß die Regelschleife nicht in der Lage ist, bei $\varphi = 0$ in einen stabilen Zustand zu gelangen. Statt dessen wechselt die Regelung ständig zwischen zwei Zuständen in der Nähe von $\varphi = 0$. Man spricht in diesem Fall von einer Zweipunktregelung. Der Vorteil dieser Art der Regelung liegt darin, daß im zeitlichen Mittel die ideale Phasendifferenz $\varphi = 0$ am Ausgang des PD vorliegt, d.h., es entsteht kein statischer Regelfehler. Andererseits führt dieser Regelungsmechanismus zu einem nicht vermeidbaren momentanen Restfehler der Stellgröße U_{CTRL} . Bei einer positiven bzw. negativen Phasendifferenz in der Nähe von $\varphi = 0$ arbeitet der Ausgang des PD für die Zeit T_1 , die nahezu gleich einer vollständigen Taktperiode T_C des Referenzsignals s_C ist, als Stromquelle (positive Phasendifferenz) oder als Stromsenke (negative Phasendifferenz). Dadurch wird die in Abb. C-11 dargestellte Kapazität C_{TP} des Tiefpaßfilters für den Zeitraum von T_1 mit dem Konstantstrom I_{PD} auf- bzw. entladen. Mit den Werten $|I_{PD}| = 35\mu A$, $C_{TP} = 775pF$ und $T_1 = 8,3ns$ ergibt sich folgende Änderung ΔU_{CTRL} der Stellgröße:

$$\Delta U_{CTRL} = \frac{I \cdot T_1}{C_{TP}} = 327 \mu V \tag{C.1}$$

Die Spannungsänderung ΔU_{CTRL} an der Kapazität C_{TP} beeinflußt unmittelbar die Stellgröße U_{CTRL} . In Abb. C-16 und Abb. C-17 sind die durch die Zweipunktregelung hervorgerufenen Schwankungen der Stellgröße U_{CTRL} um den Idealwert $U_{CTRL,ideal}$ nach Abklingen des eigentlichen Einschwingvorgangs dargestellt. Der Signalverlauf wurde durch eine Schaltungssimulation des geschlossenen DLL-Regelkreises auf Transistorniveau einschließlich aller parasitären Kapazitäten erzeugt. In Abb. C-17 ist die durch die Zweipunktregelung verursachte maximale Änderung ΔU_{CTRL} der Stellgröße durch die Marker A und B gekennzeichnet.









Die Simulation zeigt, daß der Betrag des Restfehler der Stellgröße einen Wert von ca. 1,5mV aufweist. Dieser Wert ist bedeutend größer als der in Gl. (C.1) ermittelte Wert von 327 μ V. Die Erhöhung der Schwankungsbreite von U_{CTRL} wird hauptsächlich durch den Phasendetektor verursacht. Trotz des symmetrischen Aufbaus ist das Auflösungsvermögen bei der Phasendetektion endlich groß. Es existiert ein minimaler Wert für die Phasendifferenz $\Delta \varphi$, der durch den Phasendetektor als eine Phasendifferenz ungleich null erkannt wird. Der aus dem Fehlerwert von 1,5mV resultierende Verzögerungszeitfehler der gesamten Delay-Line beträgt ca. ±10ps. Gegenüber dem Sollwert der Gesamtverzögerungszeit von 10ns ist dieser systematische Fehler hinreichend klein. Der durchschnittliche Wert der Stellgröße ist $U_{CTRL} = 1,6952V.$

Ein weiteres Problem ergibt sich aus der Mehrdeutigkeit der Kennlinie des Phasendetektors (siehe Abb. C-15). Der Phasendetektor ermittelt die Phasendifferenz zwischen den beiden Eingangssignalen, indem der Zeitversatz des Auftretens zweier zeitlich aufeinander folgender LH-Flanken an den Eingängen ausgewertet wird (siehe Abb. C-14). Am Referenzeingang treten die LH-Flanken im Abstand von $T_{\rm C}$ auf. Der Phasendetektor kann demzufolge nur Zeitunterschiede bis $\pm T_{\rm C}/2$ detektieren. Dies entspricht einem Bereich der Phasendifferenz von $-\pi$ bis $+\pi$. Durch den Regelkreis (DLL) muß deshalb gewährleistet werden, daß die Stellgröße immer so geführt wird, daß die Gesamtverzögerungszeit $T_{\rm d,ges}$ der Verzögerungsleitung im Idealfall den Wert $T_{\rm d,ges} = T_{\rm C}$ annimmt. Für die Gesamtverzögerungszeit $T_{\rm d,ges}$ der Delay-Line muß demzufolge zu jedem Zeitpunkt gelten:

$$\frac{T_C}{2} < T_{d.ges} < \frac{3T_C}{2} \tag{C.2}$$

Die Einschränkung der Gesamtverzögerungszeit auf den in (C.2) genannten Bereich garantiert, daß durch den Regelkreis die Gesamtverzögerungszeit der Delay-Line immer den Wert von einer Taktperiode T_c annimmt. Wird die in (C.2) dargestellte Bedingung verletzt, tritt am PD eine Phasendifferenz auf, deren Betrag größer als π ist. Da durch den Phasendetektor diese Phasendifferenz auf einen Wert zwischen - π und + π reduziert wird, erfolgt die Regelung so, daß die betragsmäßig am nächsten liegende Phasendifferenz eines Vielfachen von 2π als Sollwert für die Regelung angenommen wird. Dies führt dazu, daß die Gesamtverzögerungszeit $T_{d,ges}$ der Delay-Line auf einen Wert ungleich dem gewünschten Sollwert T_c geführt wird. Da ein solcher Betriebsfall zu einer Fehlfunktion des Gesamtsystems führen würde, muß die Aufrechterhaltung der Bedingung (C.2) zu jedem Zeitpunkt gewährleistet sein. Aus diesem Grund wird die Stellgröße U_{CTRL} zum Zeitpunkt t = 0 auf einen Startwert U_{init} = 2,5V gesetzt. Die in Abb. C-2 bis Abb. C-4 dargestellten Kennlinien der Verzögerungszeit eines Verzögerungsgliedes machen deutlich, daß damit die Verzögerungszeit $T_{d,ges}$ der Delay-Line stets der Bedingung (C.2) genügt.

D Analyse der Verzögerungszeitfehler in der Delay-Line

Die Diskussion der in Kap. 7 dargestellten Messergebnisse führte zu dem Schluß, daß Verzögerungszeitfehler innerhalb der Delay-Line auftreten, die nicht unmittelbar durch den Regelmechanismus der DLL hervorgerufen werden. Statt dessen wird davon ausgegangen, daß die Verzögerungsfehler durch unterschiedliche Signallaufzeiten an den ersten 20 Teilausgängen der Delay-Line entstehen. Die nachfolgende Fehleranalyse zeigt, daß ein derartiges Fehlerbild durch eine zu geringe Pulsbreite T_{pulse} am Eingang der DL verursacht wird.

Das am Eingang der Delay-Line anliegende Signal wird mit Hilfe des Pulse-Generators *I5* in Abb. C-6 bzw. *I1* in Abb. C-8 generiert. Abb. C-9 zeigt die konkrete schaltungstechnische Realisierung. Beim Entwurf dieser Baugruppe war die Pulsbreite des zu generierenden Impulses das entscheidende Entwurfskriterium. Die Pulsbreite ist von der Signallaufzeit durch die Inverter *I1-I9* in Abb. C-9 abhängig und mußte folgender Bedingung genügen:

$$1,5ns < T_{nulse} < 2ns \tag{D.1}$$

Das Entwurfsergebnis ist in Abb. D-1 dargestellt (normale Pulsbreite, $T_{pulse,1} = 1,73$ ns). Beim Entwurf der Baugruppe wurde nicht berücksichtigt, daß die Signallaufzeit durch die Inverter *I1-I9* und damit die Pulsbreite T_{pulse} temperatur- und prozeßabhängig ist. Als besonders kritisch ist dabei eine Impulsverkürzung anzusehen, da diese, wie im folgenden gezeigt wird, zu unerwünschten Verzögerungszeitfehlern an den einzelnen Teilausgängen der DL führt.

Für die Fehlersimulation wurde eine verkürzte Pulsbreite $T_{pulse,2} = 950ps$ angenommen. Abb. D-1 zeigt die am Eingang der Delay-Line auftretenden Impulsformen bei einer normalen Pulsbreite $T_{pulse,1} = 1,73ns$ und bei einer fehlerhaften verkürzten Pulsbreite mit $T_{pulse,2} = 950ps$. Die in Abb. D-1 dargestellten Marker M1-M4 verdeutlichen, wie die Pulsbreite der einzelnen Impulse bestimmt wurde.



Abb. D-1: Verschiedene Impulsformen am Eingang der Delay-Line

Abb. D-2 zeigt die Signalverläufe innerhalb der Delay-Line, wenn das Ausgangssignal am Teilausgang 0, also vor dem ersten Verzögerungsglied der DL, ausgekoppelt wird und die normale Pulsbreite (siehe Abb. D-1) für den in die DL einlaufenden Impuls angenommen wird.



Abb. D-2: Signalverläufe innerhalb der DL, wenn das verzögerte Signal am Teilausgang 0 aus der DL ausgekoppelt wird, normale Pulsbreite am Eingang der DL

 U_{DL0} kennzeichnet die Spannung am Teilausgang 0 der Delay-Line (Eingang von *I0* in Abb. C-5). U_{DS} ist die Spannung am Summenknoten *DS* (siehe Abb. C-5). Am Knoten *DS* werden alle Teilausgänge der DL zusammengeführt. U_2 kennzeichnet die Spannung am Ausgang der ersten Impulsformungsstufe (*M4*, *M5* in Abb. C-6). Der Knoten 2 ist in Abb. C-6 markiert. Die Spannung U_{pulse_out} beschreibt das Ausgangssignal der Delay-Line nach der weiteren Impulsformung durch *I*2...*I4* in Abb. C-6.

Der in Abb. D-2 dargestellte Signalverlauf von $U_{\rm DS}$ macht deutlich, daß vor der eigentlichen Signalerzeugung die Spannung $U_{\rm DS}$ auf 5V initialisiert wird. Entsprechend des in Abb. C-7 beschriebenen Programmablaufplanes für die Signalausgabe ist während der gesamten Zeitdauer der Impulsauskopplung die Spannung am Knoten *DSen* konstant 5V (*DSen* - siehe Abb. C-6). Vor dem LH-Signalübergang am Teilausgang 0 der DL bei $t \approx 35$ ns wird der H-Pegel am Knoten *DS* über die parasitäre Knotenkapazität $C_{\rm par}$ aufrecht erhalten. Mit dem Auftreten des LH-Übergangs am Teilausgang 0 der DL wird der Entladungsvorgang der Kapazität $C_{\rm par}$ über die geöffneten Transistoren *MO* und *MOa* eingeleitet ($C_{\rm par}$ - siehe Abb. C-6, *M0*, *M0a* - siehe Abb. C-5). Wenn U_{DS} den Schwellwert von 3,8V unterschreitet, wird der Entladungsvorgang durch die geöffneten Transistoren *M2* und *M3* beschleunigt (*M2*, *M3* – siehe Abb. C-6). Die Marker A und B in Abb. D-2 kennzeichnen die Meßpunkte für die Bestimmung der Signallaufzeit $T_{dout,0} = 2,096$ ns bei einem Signalweg vom Teilausgang 0 über die Schaltungsteile zur Impulsformung zum Ausgang *pulse_out* der Delay-Line.

Die Signallaufzeit $T_{dout,i}$ von einem beliebigen Teilausgang *i* der Delay-Line zum Knoten *pulse_out* muß für alle *i* identisch sein, damit Verzögerungszeitfehler bei der Signalauskopplung aus der Delay-Line vermieden werden.

Abb. D-3 zeigt die wichtigsten Signalverläufe innerhalb der Delay-Line, wenn das Ausgangssignal am Teilausgang 31, also nach dem vorletzten Verzögerungsglied der DL, ausgekoppelt wird und die normale Pulsbreite (siehe Abb. D-1) für den in die DL einlaufenden Impuls angenommen wird.



Legende: 1: U_{DL31} 2: U_{DS} 3: U_2 4: U_{pulse_out}

Abb. D-3: Signalverläufe innerhalb der DL, wenn das verzögerte Signal am Teilausgang 31 aus der DL ausgekoppelt wird, normale Pulsbreite am Eingang der DL

 U_{DL31} kennzeichnet die Spannung am Teilausgang 31 der Delay-Line (Ausgang von *I30* in Abb. C-5). Alle weiteren dargestellten Signalverläufe wurden an den gleichen Schaltungspunkten wie in Abb. D-2 bestimmt. Der unmittelbare Vergleich der Spannungen U_{DL0} und U_{DL31} macht deutlich, daß die Pulsbreite des durch die Delay-Line laufenden Impulses am Teilausgang 0

geringer ist als am Teilausgang 31. Die Pulsbreite wird demzufolge entlang des Signalweges durch die DL vergrößert. Die Ursache dafür liegt in den unterschiedlichen Verzögerungszeiten von LH- und HL-Flanken in einem Verzögerungsglied. Sie sind bei der in Abb. C-5 dargestellten Delay-Line nicht identisch, weil jedes Verzögerungsglied aus zwei einzelnen Invertern besteht (siehe Abb. C-1), von denen nur ein Inverter mit dem für die Auskopplung des Signals aus der DL notwendigen Transistor kapazitiv belastet wird. Durch diesen Effekt wird die HL-Flanke des durch die DL laufenden Impulses stärker verzögert als die LH-Flanke. Abb. D-4 zeigt die Impulsform am Eingang und am Ausgang der Delay-Line. Die Impulsbreite nimmt beim Durchlauf des Impulses durch die DL um ca. 350ps zu.



Abb. D-4: Impulsform am Eingang und am Ausgang der Delay-Line, normale Pulsbreite am Eingang der DL

Die Marker A und B in Abb. D-3 kennzeichnen die Meßpunkte für die Signallaufzeit $T_{dout,31} = 2,091$ ns bei dem Signalweg vom Teilausgang 31 über die Schaltungsteile zur Impulsformung zum Ausgang *pulse_out* der Delay-Line. Die Differenz zwischen den Signallaufzeiten $T_{dout,0}$ und $T_{dout,31}$ ist gleich dem Verzögerungszeitfehler $\Delta T_{d,er}(0)$, wenn davon ausgegangen wird, daß $T_{dout,31}$ als Referenzwert für Bestimmung der Verzögerungszeitfehler verwendet wird. Der Betrag des Verzögerungszeitfehlers am Teilausgang 0 ist $|\Delta T_{d,er}(0)| = 5$ ps. Prinzipiell kann ein Verzögerungszeitfehler nur durch einen veränderten HL-Signalübergang am Knoten *DS* verursacht werden, da die Signalwege ab dem Knoten *DS* für jeden möglichen Fall der Signalauskopplung aus der Delay-Line identisch sind. In Abb. D-5 ist die erste Ableitung nach der Zeit der Spannung U_{DS} während des HL-Signalübergangs für die

beiden Fälle der Signalauskopplung an den Teilausgängen 0 bzw. 31 der Delay-Line dargestellt.



Abb. D-5: d*U*_{DS}/dt, normale Pulsbreite am Eingang der DL, *U*_{DS,31} wurde gegenüber Abb. D-3 zeitlich verschoben, um die gleichzeitige Darstellung von d*U*_{DS,0}/dt und d*U*_{DS,31}/dt zu ermöglichen

Die dargestellten Ableitungen verdeutlichen, daß die HL-Signalübergänge im interessierenden Zeitbereich, d.h. während des Entladens von C_{par} , in beiden Fällen identisch ablaufen. Daraus läßt sich schlußfolgern, daß der Verzögerungszeitfehler $\Delta T_{d,er}(0) \neq 0$ durch einen Simulationsfehler bzw. durch eine fehlerhafte Bestimmung der Signallaufzeiten, die grafisch aus den dargestellten Kurven erfolgte, verursacht wird. Der Fehlerwert von 5ps ist deshalb nicht als Verzögerungszeitfehler, sondern als Meßunsicherheit bei der Bestimmung der Signallaufzeit $T_{dout,i}$ aus den Simulationsergebnissen zu interpretieren.

Als nächstes wurde die gesamte Simulation mit einer auf $T_{pulse,2} = 950ps$ verkürzten Pulsbreite am Eingang der Delay-Line ausgeführt. Die daraus resultierenden Signalverläufe sind in den Abb. D-6 bis Abb. D-9 dargestellt und können unmittelbar mit den entsprechenden, in Abb. D-2, Abb. D-3 und Abb. D-5 gezeigten Kurven verglichen werden.

Abb. D-6 zeigt die Signalverläufe innerhalb der Delay-Line, wenn die Impulsauskopplung aus der DL am Teilausgang 0 erfolgt und die verkürzte Pulsbreite (siehe Abb. D-1) für den in die DL einlaufenden Impuls angenommen wird.

Abb. D-6: Signalverläufe innerhalb der DL, wenn das verzögerte Signal am Teilausgang 0 aus der DL ausgekoppelt wird, verkürzte Pulsbreite am Eingang der DL

Es ist klar, daß die HL-Flanke des in der Pulsweite reduzierten Impulses zu einem früheren Zeitpunkt als in Abb. D-2 am Teilausgang 1 der DL auftritt. Außerdem verändert sich dadurch die Kurvenform des HL-Signalübergangs am Knoten *DS*, weil die Transistoren *M1* und *M1a* (siehe Abb. C-5) nach dem Auftreten der HL-Flanke am Teilausgang 1 den Entladevorgang der parasitären Kapazität C_{par} nicht mehr unterstützen. Es ergibt sich eine Signallaufzeit von $T_{dout,0} = 2,220$ ns.

In Abb. D-7 sind die Signalverläufe innerhalb der Delay-Line bei einer Impulsauskopplung am Teilausgang 20 und bei Verwendung der verkürzte Pulsbreite $T_{pulse,2} = 950$ ps am Eingang der DL dargestellt. Dieser Teilausgang wird in die Betrachtungen einbezogen, weil bei der Auswertung der Messergebnisse festgestellt wurde, daß der durch die unterschiedlichen Signallaufzeiten verursachte Verzögerungsfehler nur bei ca. 20 aufeinanderfolgenden Teilausgängen der DL auftritt.

Abb. D-7: Signalverläufe innerhalb der DL, wenn das verzögerte Signal am Teilausgang 20 aus der DL ausgekoppelt wird, verkürzte Pulsbreite am Eingang der DL

Der HL-Signalübergang am Knoten *DS* ist jetzt dem Signalverlauf bei Verwendung der normalen Pulsbreite $T_{pulse,1} = 1,73$ ns sehr ähnlich, da am Teilausgang 20 der DL im Gegensatz zum Teilausgang 0 der Entladevorgang der Kapazität C_{par} durch die Transistoren *M20* und *M20a* (siehe Abb. C-5) über einen ausreichend langen Zeitraum unterstützt wird. Der Grund für dieses veränderte Verhalten liegt in der prinzipbedingten Erhöhung der Pulsbreite beim Durchlauf des Impulses durch die Delay-Line. Die Signallaufzeit vom Teilausgang 20 zum Ausgang *pulse_out* ist gleich $T_{dout,20} = 2,100$ ns und unterscheidet sich von der Signallaufzeit $T_{dout,0} = 2,091$ ns bei Verwendung der normalen Pulsbreite $T_{pulse,1}$ nur noch sehr wenig. Demzufolge ist bei Berücksichtigung der Meßunsicherheit die Impulsauskopplung am Teilausgang 20 bei Verwendung der normalen Pulsbreite $T_{pulse,2}$ im Vergleich zur Impulsauskopplung bei Verwendung der normalen Pulsbreite $T_{pulse,1}$ nur noch mit einem sehr kleinen Verzögerungszeitfehler $\Delta T_{d,er}(20) < 10$ ps behaftet.

Abb. D-8 zeigt die Signalverläufe innerhalb der Delay-Line, wenn das Ausgangssignal über Teilausgang 31 ausgekoppelt wird und eine verkürzte Pulsbreite entsprechend Abb. D-1 für den in die DL einlaufenden Impuls angenommen wird.

Abb. D-8: Signalverläufe innerhalb der DL, wenn das verzögerte Signal am Teilausgang 31 aus der DL ausgekoppelt wird, verkürzte Pulsbreite am Eingang der DL

Gegenüber dem in Abb. D-7 dargestellten HL-Signalübergang am Knoten *DS* ist kaum eine Änderung festzustellen, da der Entladevorgang der Kapazität C_{par} jetzt durch die Transistoren *M31* und *M31a* (siehe Abb. C-5) über einen ausreichend langen Zeitraum unterstützt wird. Die Pulsbreite des durch die Delay-Line laufenden Impulses hat sich im Vergleich zu Abb. D-7 nochmals vergrößert. Die Signallaufzeit ist gleich $T_{dout,31} = 2,091$ ns und unterscheidet sich nicht mehr von der Signallaufzeit $T_{dout,31}$ bei Verwendung der normalen Pulsbreite $T_{pulse,1}$.

Abb. D-9 verdeutlicht nochmals den Unterschied im zeitlichen Ablauf der HL-Signalübergänge am Knoten *DS* bei der Signalauskopplung über die Teilausgänge 0, 20 und 31 durch die Darstellung der entsprechenden ersten Ableitungen nach der Zeit. Es ist gut zu erkennen, daß der Signalverlauf am Teilausgang 20 während der Zeitdauer des Entladevorgangs von C_{par} nur noch eine geringe Abweichung gegenüber dem idealen Signalverlauf am Teilausgang 31 aufweist.

Abb. D-9: d U_{DS} /dt, verkürzte Pulsbreite am Eingang der DL, $U_{DS,31}$ und $U_{DS,20}$ sind zeitlich verschoben, um die gleichzeitige Darstellung aller Ableitungen zu ermöglichen

Bei Verwendung der verkürzten Pulsdauer am Eingang der Delay-Line ergeben sich aus den dargestellten Simulationsergebnissen die Signallaufzeiten $T_{dout,0} = 2,220$ ns, $T_{dout,20} = 2,100$ ns und $T_{dout,31} = 2,091$ ns. Die Differenz zwischen $T_{dout,0}$ und $T_{dout,31}$ entspricht dem maximalen Verzögerungszeitfehler $\Delta T_{d,er}(0) \approx 130$ ps bei einer Meßunsicherheit von ca. ± 5 ps. Mit Hilfe der durchgeführten Simulationen konnte gezeigt werden, daß der Verzögerungszeitfehler durch den veränderten HL-Signalübergang am Knoten *DS* verursacht wird. Der maximale Verzögerungszeitfehler an Teilausgang 0 der Delay-Line und nimmt mit steigender Anzahl von wirksamen Verzögerungsgliedern in der Delay-Line kontinuierlich ab. In der Simulation konnte ebenso gezeigt werden, daß ab dem 20. Teilausgang der Delay-Line keine bzw. nur zu vernachlässigende Verzögerungszeitfehler durch unterschiedliche Signallaufzeiten an den Teilausgängen entstehen. Die Simulationsergebnisse bestätigen demzufolge die in Kap. 7 gemachten Schlußfolgerungen aus den dargestellten Messergebnissen.

In Abb. D-10 ist zum Vergleich noch einmal das gemessene phasendemodulierte DDS-Ausgangssignal nach virtueller Takterhöhung mit Hilfe der Delay-Line und bei aktivem Noise-Shaping 1. Ordnung dargestellt. Dabei gelten folgende Systemparameter (vgl. auch Kap. 7):

Wortbreite des Phasenakkumulators:	32 Bit \Rightarrow $M = 2^{32}$
DDS-Steuerwort:	$N = 40000A7C_{16}$
DDS-Taktfrequenz:	$f_{\rm C} = 100 {\rm MHz}$
Faktor der virtuellen Takterhöhung:	B = 32

Mit diesen Parametern ergeben sich folgende DDS-Kenngrößen:

DDS-Ausgangsfrequenz: $f_{DDS} = 25,000062492MHz$ 1. Harmonische des gemessenen Rechtecksignals: $f_2 = f_{DDS}/2 = 12,5MHz$ Phasenfehlergrundfrequenzfür Verzögerungszeitfehler: $f_{P,er} = (1-frac(Q_{DDS})) \cdot f_{DDS} = 250Hz (Q_{DDS} = M/N)$

Abb. D-10: Phasendemoduliertes DDS-Signal nach virtueller Takterhöhung und aktivem Noise-Shaping 1. Ordnung, Demodulationsbandbreite = 10kHz

Der Kurvenverlauf des Verzögerungszeitfehlers, der sich aus den Signallaufzeitunterschieden an den Teilausgängen der Delay-Line aufgrund der verkürzten Pulsbreite am Eingang der Delay-Line ergibt, ist durch die fette Linie in Abb. D-10 gekennzeichnet. Die Kurvenverläufe von Simulation und Messung stimmen in ihrem prinzipiellen Verlauf überein. Der maximale Verzögerungszeitfehler $T_{d,er,max}$ ist in der Simulation um etwa 20ps kleiner als bei der Messung. Daraus läßt sich schlußfolgern, daß die in der Simulation angenommene Verkürzung der Pulsbreite am Eingang der DL noch zu gering ist. Der in Abb. D-10 gekennzeichnete zusätzliche Verzögerungszeitfehler der Delay-Line kann nicht mit Hilfe der verkürzten Pulsbreite am Eingang der DL erklärt werden.
Literatur

- [Ana96] Analog Devices: "CMOS Complete DDS AD9830", data sheet, 1996
- [Ana97] Analog Devices: "CMOS Complete DDS AD9832", data sheet, 1997
- [Ana98] Analog Devices: "CMOS Complete DDS AD9850", data sheet, 1998
- [Bar92] M. Barmettler, P. Gruber: "Anwendung von Oversampling-Verfahren digital erfaßter Signale", Technisches Messen, Artikelreihe in 1/2/6, 1992
- [Best93] Best, Roland: "Theorie und Anwendung des phase-locked loops", 5. Auflage, VDE-Verlag, Berlin, 1993,
- [Bett81] J. A. Betts: "Signal Processing, Modulation and Noise", Unibooks, Hodder and Stoughton, London, 1981
- [Bose88] Boser, B. Wooley: "The design of sigma-delta modulation analog-to-digital converters", IEEE Journal of Solid State Circuits, pp. 1298-1308, December, 1988
- [Bram81] A. Bramble: "Direct Digital Frequency Synthesis", Proceedings of the 35th Annual Frequency Control Symposium, May 1981, pp. 406-414
- [Bron79] I. N. Bronstein, K. A. Semendajew: "Taschenbuch der Mathematik", Teubner Verlagsgesellschaft, Leipzig, 1979
- [Cand81] J. Candy, "The structure of quantization noise from sigma-delta modulation", IEEE Transaction on Communications, pp. 1316-1323, September, 1981
- [Cer88] F. Cercas: "DDFS for Frequency Hopped Spread Spectrum Systems", Master's thesis, IST-Lissabon, 1988
- [Com91] COMSAT LABS: "Evaluation of 16kbps voice processor", Feb. 1991
- [Craw86] J. A. Crawford: "Enhanced analog phase interpolation for fractional-*N* frequency synthesis", U.S. patent, 4586005, April 29, 1986
- [Dana] R. Dana, M. A. Wheatley: "Frequency-modulated PLL with fractional-*N* divider and jitter compensation", U.S. patent, 5038120
- [Egan90] W. F. Egan: "Frequency Synthesis by Phase Lock", Robert Krieger Publishing, 1990
- [Fob92] I. Fobester: "IC zur direkten digitalen Frequenz-Synthese bis 400MHz", Electronik Industrie, Nr. 2, 1992, S. 52-56
- [Fob92] I. Fobester: "Spur Reduction in DDS", Electronic Product Design, June 1992, pp. 23-24
- [Fried88] V. Friedmann, "The structure of limit cycles in sigma delta modulation", IEEE Transaction on Communications, pp. 249-258, March, 1985

Literatur

[Gard80]	F. M. Gardner: "Phaselock Techniques", Wiley, New York, 1980
[Gar90]	J. F. Garvey, D. Babitch: "An exact spectral analysis of a Number Controlled Oscillator based synthesizer", 44 th IEEE International Frequency Control Symposium, 1990
[Giel91]	G. Gielis, R. van de Plassche, J. van Valburg: "A 540MHz 10b polar-to-Cartesian converter", ISSCC Dig. Tech. Papers, Feb. 1991, pp.160-161
[Gif92]	R. P. Giffard, L. S. Cutler: "A low frequency, high resolution Digital Synthesizer", 46 th IEEE International Frequency Control Symposium, 1992
[Gold88]	B. G. Goldberg: "Device for fixing the phase of frequency synthesizer output", U.S. patent 4868510, 1988
[Gol96]	B. G. Goldberg: "The Evolution and Maturity of Fractional-N PLL synthesis", Microwave Journal, Sep. 1996
[Gold96]	B. G. Goldberg: "Digital Techniques in Frequency Synthesis", Mc Graw-Hill, New York, 1996
[Good90]	F. Goodenough: "18-Bit Audio DACs Cut PCB Space Dramatically", Electronic Design, Aug. 1990
[Gray89]	V. Friedmann, "Spectral analysis of quantisation noise in a single-loop sigma delta modulator with dc input", IEEE Transaction on Communications, pp. 588-599, June, 1989
[Gray90]	R. M. Gray: "Quantization Noise Spectra", IEEE Transaction on Information Theory, Vol. 36, No. 6, Nov 1990
[Hari98]	Harris Semiconductors: "100MHz 14-Bit D/A-converter HI5741", data sheet, 1998
[Hein93]	S. Hein, A. Zakhor: "On the stability of sigma delta modulators", IEEE Transaction on Signal Processing, pp. 2322-2348, July, 1993
[Henk98]	M. Henker: "Untersuchung der Effizienz von Noise-Shaping-Verfahren bei der direkten digitalen Frequenzsynthese", Studienarbeit, TU Dresden, Dresden 1998
[Hew81]	Hewlett Packard Journal: "special issue on HP8662A", Februar 1981
[Hew93]	Hewlett Packard Journal, April 1993
[Hiet92]	A. Hietala: "Multiple Accumulator fractional- <i>N</i> synthesis with serial recombination", U.S. patent, 5166642, Nov. 24, 1992
[Hölz82]	E. Hölzler, H. Holzwarth: "Pulstechnik, Band 1, Grundlagen", Springer Verlag, Berlin-Heidelberg-New York, 1982
[Karl95]	R. Karlquist: "A narrow-band high resolution synthesizer using a Direct Digital Synthesizer followed by repeated dividing and mixing", 49 th IEEE International Frequency Control Symposium, 1995

- [Kent95] G. W. Kent: "A high purity, high speed Direct Digital Synthesizer", 49th IEEE International Frequency Control Symposium, 1995
- [King96] J. King: "Sinle-Supply design simplifies DDS Applications", Microwaves & RF, May 1996, pp. 212-214
- [Koch95] V. N. Kochemasov, A. N. Zharov: "Narrow-Band Direct Digital Synthesizers", 49th IEEE International Frequency Control Symposium, 1995
- [Krou90] V. F. Kroupa: "Spectral purity of Direct Digital Frequency Synthesizers", 44th IEEE International Frequency Control Symposium, 1990
- [Krou93] V. F. Kroupa: "Discrete spurious signals and background noise in Direct Digital Frequency Synthesizers", 47th IEEE International Frequency Control Symposium, 1993
- [Lear89] P. O'Leary, M. Pauritsch, F. Maloberti, G. Raschetti: "An Oversampling-Based DTMF Generator", Proccedings of 15th European Solid-State Circuits Conference, 1989, Wien, pp. 156-158
- [Lear91] P. O'Leary, F. Maloberti: "A Direct-Digital Synthesizer with Improved Spectral Performance", IEEE Transaction on Communication, Vol. 39, No. 7, July 1991
- [Lind71] W. C. Lindsey, C. M. Chie: "Specifications and Measurements of Oscillator Phase Noise Stability", Proceedings of the 31st Symposium of Frequency Control, 1977
- [Man87] V. Manassewitch: "Frequency Synthesizers", Wiley, New York, 1987
- [Mat88] E. M. Mattison, L. M. Coyle: "Phase noise in Direct Digital Synthesizers", 42nd IEEE International Frequency Control Symposium, 1988
- [Mäus85] R. Mäusl: "Digitale Modulationsverfahren", Hüthig, Heidelberg, 1985
- [Mill91] B. M. Miller: "Multiple-modulator fractional-*N* divider", European patent application, 0438867A2, 31.07.91
- [Naka97] T. Nakagawa, H. Nosaka: "A Direct Digital Synthesizer with Interpolation Circuits", IEEE Journal of Solid-State Circuits, Vol. 32, pp. 766-770, May 1997
- [Nich87] H. T. Nicholas III and H. Samueli: "An Analysis of the Output of Direct Digital Frequency Synthesizers in Presence of Phase-Accumulator Truncation", Proceedings of 41nd Annual Frequency Control Symposium, pp. 495-502, 1987
- [Nich88] H. T. Nicholas and H. Samueli, B. Kim: "The optimization of direct digital frequency synthesizer performance in the presence of finite word length effects", Proceedings 42nd Annual Frequency Control Symposium, pp. 357-363, 1988
- [Niez98] J. Nieznanski: "An Alternative Approach to the ROM-less Direct Digital Synthesis", IEEE Journal of Solid-State Circuits, Vol. 33, pp. 169-170, Jan. 1998
- [Opp89] A. Oppenheim, R. Schafer, "Discrete Time Signal Processing", Prentice-Hall, 1989

- [Owen96] D. P. Owen, J. N. Wells: "Fractional-*N* Synthesis System", GEC Review, Vol. 11, No.1, 1996
- [Phil] Philips: "Fractional-NPLL P/N UMA7025/8025", data sheet
- [Ples89] G.E.C. Plessey, "Data sheet", SP2002 Direct Frequency Synthesizer, 1989
- [PTS310] "Program Test Sources 310", Courtesy of Program Test Sources, Manual
- [Qua91] Qualcom Incorporated, "Data sheet", Q2334 Dual Direct Digital Synthesizer, 1991
- [Qua96] Qualcom Incorporated, "Data sheet", Q2240 Direct Digital Synthesizer, 1996
- [Rein88] V.S. Reinhardt, Hughes Aircraft: "Spurless fractional divider direct digital synthesizer and method", U.S. patent 4815018, 1988
- [Rein89] V. S. Reinhardt: "Method and Apparatus for Reduced Alaising in Signal Processing", U.S. patent, 4890248, December 26, 1989
- [Rein91] V. S. Reinhardt, K. V. Gould, K. M. Mcnab: "Randomized Digital/Analog Converter Direct Digital Synthesizer", U.S. patent 5014231, May 7, 1991
- [Rich97] R. Richter, H. Garbe, T. Huhn, H.-J. Jentschel, W. Kluge: "Durchstimmbare direkte digitale Frequenzsynthese", Dokumentation zum Schaltkreisentwurf Testpräparation, TU Dresden, Institut für Verkehrsinformationssysteme, Juni 1997
- [Rich97/2] Garbe, R. Richter, H. H.-J. Jentschel, W. Kluge: "Realisierung ASIC's", nachrichtentechnischer Komponenten als Katalog zum Forschungsforum '97 dem BMBF, Leipzig, September 1997
- [Rich98] R. Richter, H. Garbe, H.-J. Jentschel: "Direkte Digitale Frequenzsynthese. Entwurf und Realisierung eines durchstimmbaren Systems für 50 MHz", Kleinheubacher Tagung, 28. September - 2. Oktober 1998, in Kleinheubacher Berichte, Band 42, Ausgabe 1999, S. 226-236
- [Rich99] R. Richter, H. Garbe, H.-J. Jentschel: "Direct Digital Synthesis IC Design and Implementation" Proc. of the User Forum of Design, Automation and Test in Europe Conference, Munich, 9-12 March 1999, pp. 41-45.
- [Rich99/2] R. Richter, H. Garbe, H.-J. Jentschel: "Realisation of a Tuneable Direct Digital Synthesiser with Virtual Enhanced Clock Frequency, Noise Shaping and Dithering", Proc. of the 6th Workshop on Basis Electronics, Cluj-Napoca, Romania, June 1999
- [Rich99/3] R. Richter, H. Garbe, H.-J. Jentschel, M. Seidel, W. Mierau, L. Schiffner: "Durchstimmbare direkte digitale Frequenzsynthese", Schlußbericht der Projektpartner BOSCH Telecom GmbH Radeberg, TU Dresden und Zentrum Mikroelektronik Dresden GmbH, SMWA-Förderprojekt Nr. 2156/422, Mai 1999
- [Roh83] U. L. Rohde: "Digital PLL Frequency Synthesizers: Theorie and Design", Prentice-Hall, Englewood liffs, NJ, 1983

- [Rut77] J. Rutman: "Oscillator Specifications: A Review of Classic and New Ideas", Proceedings of the 31st Symposium of Frequency Control, 1977
- [Stan94] Stanford Telecom: "STEL-1177, STEL-2173, STEL-2373", data sheet, 1994
- [Steel77] R. Steele: "Chip delta modulators revive designers interest", Electronics, pp. 86, Oct. 1977
- [Sund84] D. A. Sunderland, R. A. Strauch, S. S. Wharfield, H. T. Peterson, C. R. Cole: "CMOS/SOS frequency synthesizer LSI circuit for spread spectrum communications", IEEE Journal of Solid-State Circuits, Vol. SC-19, pp. 497-505, Aug. 1984
- [Tan95] L. K. Tan, E. W. Roth, G. E. Yee, H. Samueli: "An 800-MHz Quadrature Digital Synthesizer with ECL-Compatible Output Drivers in 0,8µm CMOS", IEEE Journal of Solid-State Circuits, Vol. 30, No. 12, Dec. 1995
- [Tier71] J. Tierney, C. M. Rader, B. Gold: "A Digital Frequency synthesizer", IEEE Transactions on Audio and Electroacustics, vol. AU-19, No. 1, March 1971, pp. 48-56
- [Triq94] TriQuint, "Data sheet", 8-Bit D/A-Wandler, 1994
- [Vank97] J. Vankka: "A Direct Digital Synthesizer with a Tuneable Error Feedback Structure", IEEE Transaction on Communication, Vol. 45, No. 4, April 1997
- [Vank98] J. Vankka, M. Waltari, M. Kosunen, K. Halonen: "A Direct Digital Synthesizer with On-Chip D/A-Converter", IEEE Journal of Solid-State Circuits, Vol. 33, No. 2, Feb. 1998
- [Weav90] L. A. Weaver, R. J. Kerr: "High resolution phase to sine amplitude conversion", U.S. patent 4905177, Feb. 27, 1990
- [Whea81] C. E. Wheatley, D. E. Phillips: "Spurious Suppression in Direct Digital Synthesizers", Proceedings of the 35th Annual Frequency Control Symposium, May 1981
- [Whea83] C. E. Wheatley: "Digital Frequency Synthesizers with random jittering for reducing discrete spectral spurs", U.S. patent 4410954, October 1983
- [Yam98] A. Yamagishi, M. Ishikawa, T. Tsukahara, S. Date: " A 2-V, 2-GHz Low-Power Direct igital Frequency Synthesizer Chip-Set for Wireless Communication", IEEE Journal of Solid-State Circuits, Vol. 33, No. 2, Feb. 1998

HSSS AdminTools (c) 2001, last visited: Wed Jul 18 12:20:13 GMT+02:00 2001