小容量 DC/DC テスラ・コンバータの動作解析

三浦 良司・飯田 隆彦*

岡山理科大学大学院工学研究科修士課程電子工学専攻 *岡山理科大学工学部電子工学科 (2005年9月26日受付、2005年11月7日受理)

1. はじめに

スイッチング電源を構成する主要部品には、トランス・リアクトル等の磁性部品とコンデンサ及び、半導 体デバイスがある。これらのうち磁性部品は動作周波数を高めることで小型・軽量化を図ることが出来る。 しかし、動作周波数を高めると半導体デバイスのスイッチング損失が増大して接合温度上昇をきたし、特性 が不安定になるとともにその信頼性が低下する。接合温度上昇をきたす主要な要因は半導体デバイスがオ ン・オフするときに生じるスイッチング(電力)損失である。これを低減させるために各種の ZVS (Zero Volt Switching) 回路構成(トポロジー)が提案されている。

今回、直流リアクトルとトランスを同一コア内に構成して磁気統合した磁性部品を自作し、テスラ・コン バータと呼ばれる ZVS を採用した新しい回路構成の DC/DC スイッチング電源装置を試作した。本論文では、 その動作解析と動作試験を行ったので報告する。主回路動作モードを6モードに分類し、各モードについて 動作解析を行った。なお、このスイッチング電源に必要な全ての制御パルスは FPGA (Field Programmable Gate Array) ボード1 枚で生成している。半導体スイッチとして MOSFET を3 個使用し、主スイッチQ1 と補助ス イッチ Q2 を ZVS で動作させ、ZVS 開始用 Q3 は同期整流器としても動作させている。動作試験では、出力電 流が 0.1A から 4.2A まで変化したとき、動作責務 d が 40~50%に自動的に変化して、出力電圧 10V 一定の制 御特性が得られた。

2章でテスラ・コンバータ主回路とその動作概要を、3章でスイッチング損失を、4章で磁気コアを、5章 でFPGAによる制御パルス生成を、6章でゲートアンプを、7章で実験結果を夫々報告する。

2. テスラ・コンバータ主回路とその動作概要

2-1 テスラ・コンバータ主回路

テスラ・コンバータ主回路を図1に示す。テスラ・コンバータはフライバックコンバータの一種で、磁気 構成要素を統合したところに特徴がある。



すなわち図2に示すように同一コアに入力側 DC リアクトル L_1 、出力側 DC リアクトル L_2 、絶縁トランス T の一次巻線 L_P と、二次巻線 L_s が巻かれている。 L_P , L_s , L_1 は同一極性に巻かれ、 L_2 は逆極性に巻かれてい

る。Tの二次電圧をダイオード D_1 で整流し、 L_2 と同期整流器 Q_3 とでチョーク・インプット型整流回路を構成している。なお、Tの磁性材料はフェライトコアで、その動作周波数は 100kHz である。

回路の動作概要は次の通りである。主デバイス Q₁をオンさせて L_1 に電磁エネルギーを蓄える。Q₁をオフ させて、 L_1 に流れていた電流の流れを、 $C_P \rightarrow T$ の一次巻線 L_P に流す。これにより Tの二次巻線 L_S に電圧が 誘起され、 D_1 、 L_2 を通して C_2 を充電する。なお、 Q_1 がオン期間中、 Q_3 は同期整流器として動作し、 L_2 に流 れていた電流は $C_2 \rightarrow Q_3$ の経路で循環し、 L_2 の電磁エネルギーが $C_2 \sim R$ される。

図3に制御パルスのシーケンスと動作モードとの関係を示す。モードIはQ₁オン期間中であり、そのパルス幅を動作責務*d*(%)で表す。このモードI期間中Q₃はオンされている。Q₁がオフされ、Q₃がオンしている期間をモードIIとする。Q₂をオンさせた期間をモードIVとする。Q₂、Q₃が両方ともオンしている期間をモードVとし、Q₂がオフしてQ₃のみオンしている期間をモードVIとする。このモードI~VIを一周期*T*として繰り返される。

本論文で報告する試作したテスラ・コンバータの概略仕様を表1に示す。

表 1	試作テスラ・コンバータの仕様			
V _I	100V	Vo	8~12V	
few	100kHz	Io	0~5A	





2-2 モード別詳細動作解析

テスラ・コンバータの ZVS について説明する。 $L_1 \ge L_2$ は夫々入力電流と出力電流を平滑する DC リアクトルであり、 $L_p \ge L_s$ は絶縁トランス T の巻線である。 $Q_1 \ge Q_2 \ge Q_2 \ge D_1$ はそれぞれ、ほぼ同期してオン・オフする。

モード I (図 4.1) は、Q₁ オンで、入力電流 I₁が V₁→L₁→Q₁と流れ、L₁に電磁エネルギーを蓄える。また、 コンデンサ C_pが Q₁を通して、C_p→Q₁→T の L_pの経路で放電を開始する。C_pの充電電圧により T の磁気コ アがリセットされる。この間、D₁ は逆バイアスされ、不導通である。Q₃は同期整流器として動作し、L₂→R_L →Q₃の経路で電流が流れ、L₂に蓄えられた電磁エネルギーが負荷に供給される。次に、Q₁をオフすると、 モード II (図 4.2) に移る。Q₁のオフで、L₁に蓄えられた電磁エネルギーが電流となって放電を開始する。 Q₁オフした瞬間は、C_p放電時に、L_pの漏れ磁束 L_{pleak}に蓄えられたエネルギーが電流として放電を開始する。 このとき、Q₂のボディ・ダイオード D_{Q2}が導通し、コンデンサ C₄ は充電される。即ち、Q₂には D_{Q2}を通し て負のドレーン電流が流れる。次第に放電電流 I_{L1} が C₄を充電しながら L₁→C_p→T の L_p に流れ始める。そし て、T の二次巻線 L₈ に D₁を導通するように電圧が誘起されるが、Q₃ で短絡される。L₁ は Q₁ が再びオンされ るまで、I_{L1} でエネルギーを放電し続ける。Q₃をオフすることでモードIIIが開始する。モードII (図 4.3) は、 Q₁,Q₂,Q₃の全てがオフ状態である。Q₂には D_{Q2}を通して負のドレーン電流が流れる。この間に Q₂をオン させると Q₂ は ZVS でオンする。Q₂を ZVS でオンさせ、モードIV へ移る。モードIV (図 4.4) は Q₂のみオン の期間である。モードV (図 4.5) は、Q₁ の ZVS のための準備期間である。もしこのとき Q₁をオンさせる と、Q₁のドレーン・ソース間容量 C_{DS}に蓄えられた電荷のために、大きなターンオン・スイッチング損失が 発生する。これを防ぐために、 Q_1 より Q_3 を少し早くオンさせて、 $C_A & E_{P} \rightarrow L_S$ の経路で短絡させる。この短絡で C_A は急激に放電を始める。この放電電流でトランス巻線 L_P の漏れ磁束 L_{Pleak} には大きな電磁エネルギーが蓄えられる。モードVI(図4.6)は、 Q_1 がZVS するための準備期間である。 Q_2 をオフすると C_A の放電が止まり、 L_{Pleak} に流れていた電流は $L_{Pleak} \rightarrow L_P \rightarrow Q_1$ の $C_{DS} \rightarrow C_P$ の経路に電流が流れる。即ち、 L_{Pleak} の電磁エネルギーで Q_1 の C_{DS} に蓄えられた電荷を引き抜き、 Q_1 の v_{DS} はゼロとなる。以上の動作を1周期として再びモード I へ戻る。この間 Q_1 をオンさせることで Q_1 のZVS を実現している。その詳細は、3章で説明する。







図 4.5 モードV (Q₁オフ Q₂オン Q₃オン)





図 4.2 モード II (Q₁ オフ Q₂ オフ Q₃ オン)





図 4.4 モードIV (Q1 オフ Q2 オン Q3 オフ)

図 4.6 モードVI (Q1 オフ Q2 オフ Q3 オン)



 $P_{loss} = \left(\frac{V_{DS} \times I_D}{2} \times \Delta t\right) \times 2f_{SW} \quad [W]$ 式 2

3. スイッチング損失(モード「V」と「VI」)

本コンバータは 100kHz で動作しており、主デバイス Q₁の MOSFET スイッチング損失を無視することが できない。図 5 にスイッチング損失の概要を示す。スイッチング期間中ドレーン・ソース間電圧 v_{DS} とドレ ーン電流 i_D が直線的に変化すると仮定すると、1 回のスイッチングで消費されるスイッチング・エネルギー (ジュール) は、式 1 で与えられる。ここで、 V_{DS} はオフ時のドレーン・ソース間電圧定常値、 I_D はオン時 のドレーン電流定常値であり、 Δt はスイッチング時間である。

1回のスイッチングでは、損失は Q₁のオンとオフ時に発生する。スイッチング周波数を f_{SW} とすると、1 秒間での全スイッチング損失は式 2 で与えられる。本回路方式では Q₁, Q₂のスイッチオン損失がゼロになる ZVS (Zero Volt Switching)を採用し、それ以外のスイッチングは、回路的にスイッチング損失の減少を図っ ていない「ハード・スイッチング」となっている。これをまとめたものが表 2 である。

$(V_{I}=100V, f_{SW}=100kHz, V_{O}=10V, I_{O}=5A, \Delta t=0.1us)$						
	スイッチオン	スイッチオフ	スイッチ損失	備考		
Q1	ZVS	ハート・・スイッチンク・	0.88(W)	実測値		
Q2	ZVS	ハート・・スイッチンク・	2.83(W)	(区分求積)		
Q3	ハート・・スイッチンク・	ハート・・スイッチンク・	0.5(W)	計算值(式2)		

表 2 Q_1, Q_2, Q_3 のスイッチングとその損失

図 6.1 に実験結果を示す。 $Q_2 のゲート電圧 V_G(Q_2)$ がオフすると、 $Q_1 の C_{DS}$ の電荷が引き抜かれて $v_{DS}(Q_1)$ が負電圧となり、ボディ・ダイオードが導通しドレーン電流 $i_D(Q_1)$ も負電流となる。この間に Q_1 にゲート電 $E V_G(Q_1)$ を与え、 Q_1 をオンさせる。 Q_1 を v_{DS} が負の間にオンさせることで、ZVS が達成される。定格負荷 時、 $i_D(Q_1)$ が負の期間は 0.24 μ s であった。この 0.24 μ s は 5 章で説明するデッド時間に対応し、 f_{CLK} = 33MHz のときは 8 クロックに相当する。



図 6.1 Q1のスイッチオン時の電圧・電流波形



図 6.2 図 6.1 の波形説明図

4. コア

製品では、図7に示すように、特殊な形状のトランスのコアとなっている。実験では、図8に示すような、 テレビ用フライバックトランスのコアを使い、トランスを自作した。L₁、L_P、L_sはコア内の磁束の向きが同 じになるよう巻かれている。これに対してL₂は磁束が逆の向きになるよう巻かれており、L₂の巻き数を適切 に設定すると、コア内の磁束成分がキャンセルされて磁気飽和が防がれる。その結果、コアのエアギャップ (空げき)を狭くする、あるいはなくすことが可能となり、高い透磁率が得られる。更に、鉄損の少ない領域で動作させることができるので、銅損も減少する。このことからコア体積の低減と、効率の向上を可能としている。 L_1 、 L_p は夫々銅線を16Tとした。 L_s は銅線とせず、厚さ0.1mm,幅35.4mmの銅帯を5Tとした。 L_s を銅線から銅帯に変更したのは、動作周波数が100kHzなので表皮効果の影響を配慮したためである。Tの二次側電流は4.3Aと大きく、銅損(電力損失)は $P = R \cdot I^2$ と電流の2乗に比例するためである。銅線から銅帯に替えることで、銅損は0.07Wから0.01Wに減少した。 L_1 , L_p については、一次側に流れる電流は0.6Aと小さく、その損失は0.006Wと小さい。 L_2 では、巻線のターン数が2Tと少ないので銅線を用いたが、その損失は0.03Wであった。表3はこれらの電力損失をまとめたものである。

コア内のL₁,L_p,L_sの直流磁東成分を打ち消すようにL₂が巻かれているが、打ち消すことができなかった 直流磁東成分は磁気漏洩足へ逃がすようになっている。



 電圧 A/D FPGA ボード FPGA ボード 主回路

図9 出力電圧一定制御システム

5. FPGA による制御パルス生成

テスラ・コンバータの制御パルスを生成するために、Xilinx 製 Spartan3 "XC3S400-4"を搭載した東京エレ クトロン社製 FPGA ボード#TD-BD-TS101 を用いた。この Spartan3 "XC3S400-4" は有効ゲート数が約 40 万 ゲートで、36 ビット整数乗算器を内蔵している。外形は 208 ピン QFP で、I/O の数は 141 ピンである。また、 同ボードには TI 製 A/D 変換器#TLV1570(10 ビット4 チャネル 1.25MSPS)が搭載されていて、アナログ値 をボードに直接入力すると、そのままディジタル信号処理が可能になっている。

即ち、図9に示すように、Q1,Q2,Q3制御パルス生成の信号処理をこの FPGA ボード1枚で行うことがで きる。A/D 変換器は、出力電圧用検出用のチャネルと、AD 変換器の初期設定を行うためのダミー用チャネ ルの合計2チャネル用いた。A/D 変換したディジタルデータは、次のサイクル時に反映される。

図10に制御信号パルス生成のフローチャートを示す。33MHzのクロックパルスを、カウンタによって 100kHzのスイッチング周波数に分周しながら、同じカウンタを利用して制御信号の生成を行っている。図10 のようにクロックの立ち上がりとともにカウンタの値をカウントアップしていき、それぞれの出力部でカウ ンタの値を検知して、制御信号のタイミングを決めている。そして、カウンタはリセット値になったら初期 値に戻り再びカウントアップをしていく。この繰り返しで出力部では制御信号の生成とともに分周も行って いる。

A/D 変換されたディジタルデータは、PI 制御され、Q₁のパルス幅が出力される。出力されたパルス幅 の値から、図 11 の概念図に従って表4に示す計算式からQ₂、Q₃のパルス幅の値を求め、PWM パルスを 生成する。Q₁、Q₂、Q₃のデッドタイムはパルス幅に関係なく一定とし、図6から求めた値、すなわち0.24 μ s=8クロック = Δ n とした。表4に示したように、Q₁のパルス幅が変化したとき、n3, n5 は固定とし、 n2, n4 が n1 に従って変化するようにした。Q₁用ホトカプラを駆動するパルス幅は、ホトカプラの *t*_{PLH} と *t*_{PHL}の差異から式3を用いた。各式の導出法については6章で説明する。

表4 制御信号パルス生成のための計算式				
Δn=8 ·····シーンタ値)				
n0=0 ・・・・・・・・・・・・・・::(Q ₁ オンのカウンタ値)				
nl=n(PI)-4 ・・・・・・・式3:(Q ₁ オフのカウンタ値)				
n2=n(PI)+2×∆n ······式4 :(Q₂ オンのカウンタ値)				
n3=332−Δn−4 ・・・・・式5:(Q₂ オフのカウンタ値)				
n4=n(PI)+Δn−5 ・・・・・式6 :(Q₃ オフのカウンタ値)				
n5=332−2×∆n ・・・・・・式7 :(Q₃ オンのカウンタ値)				



図 12 に出力電圧一定制御用パルス生成フローチャートを示す。これは、図 9 に示す FPGA ボード内のブ

ロックダイアグラムに対応している。PUSH スイッチオンで開始する。まず、ダミー用の A/D 変換器が動作 して、出力電圧検出用の A/D 変換器が動作する。図9に示すように、A/D 変換、エラー信号の生成、PI 制御 から Q₁のパルス幅計算を行い、Q₁のパルス幅値とカウンタ値から Q₁, Q₂, Q₃の実パルスを生成している。



生成フローチャート

6. ゲートアンプ

図 13 に示すように、ホトカプラ (TLP351) を用いて、FPGA の出力パルス 10mA を 10V, 0.5A に絶縁・ア ンプし、MOSFET を直接駆動させた。ホトカプラの出力パルス 10V, 0.5A は 10~50A クラスの MOSFET を駆 動させる値として、ほぼ満足の出来る値である。図 13 のゲートアンプを 3 セット作成し、Q₁、Q₂、Q₃をそ れぞれ駆動させた。ホトカプラの立ち上がり時間 t_rと立ち下り時間 t_fの標準値はいずれも 0.05 μ s であった。 実測した伝達遅延時間 t_{PLH} は 0.21 μ s (33MHz で 7 クロック)、t_{PHL} は 0.33~0.36 μ s (11~12 クロック)で あった。t_{PLH} と t_{PHL} との差異や、特性バラツキにより出力パルス幅が FPGA の出力幅と違ってくる恐れがあ った。これを防ぐために、図 14 で示すように、FPGA でのコーディングで補正を行い、差異が生じないよう に配慮した。ホトカプラから出力された波形は全て t_rだけ遅れた波形になっている。



図 14a Q₁ と Q₂ パルス波形の相対関係

図 14b Q₁ と Q₃ パルス波形の相対関係

図 14 ホトカプラ特性とデッドタイムとの関係

図 14a において、Q₂用ホトカプラを駆動するパルスの立ち上がり n2 値は、Q₁用の出力パルスと Q₂用の出力 パルスとの間隔が 2Δn となるように式 8 より求めて、式 4 を用いた。

n2+7=n1+11+2Δn=n(PI)-4+11+2Δn ·····式8

以下同様に計算した。図 14b において、n5 は式9より求めて、式7を用いた。 (332+n0+7)-(n5+7)=2∆n ······式9

なお、Q₃用のホトカプラの *tpHL* 特性は 12 クロック(=0.36 μ s)であったので、式6は-5 になっている。

7. 実験結果

負荷抵抗 2.4、5、10、20、30、50、100Ω、動作責務 d を 50%から 30%まで 5%ずつ変化させ、出力電圧・ 電流の値を測定した。その結果、図 15 に示すようになった。この特性より負荷抵抗が変化しても、パル ス幅(動作責務 d)を変化させることにより出力電圧を一定に保てることが判明した。

図 16 は FPGA をコーディングして出力電圧一定制御を行わせ、出力電圧を 10V 一定に保ちながら出力 電流を変化させたときの出力特性である。負荷抵抗を変化させた場合でも、パルス幅が自動的に変化して、 出力電圧が 10V 一定になることを実証した。製品(商品)の効率は 95%と高効率との事であるが、試作 装置での効率 η は 81%と低い値であった。これは、モードV及び、モードVIでのΔn=8 クロックが過大で、 このモードでのトランス二次巻線短絡による電力損失が大きくなり過ぎたためと思われる。



8. まとめ

本論文では、高効率・小型のスイッチング電源であるテスラ・コンバータについて回路動作を解析し、動作モード I ~ VIのモードで動作していることを示した。磁気統合型トランスを作成し、出力 10V,5Aの試作器を製作した。全ての制御パルスは A/D コンバータ付 40 万ゲートの FPGA ボードで生成し、MOSFET の Q₁,Q₂は ZVS で動作し、Q₃が同期整流器としていることを確認した。動作試験では、出力電流が 0.1A から 4.2A まで変化したとき、動作責務 d が 40~50%に自動的に変化して、出力電圧 10V 一定の制御特性が得られた。

参考文献

- 三浦、笠、飯田:テスラ・コンパータの出力電圧特性について、平成16年度電気・情報関連学会中国支連合大会、 #180510、平成16年度電気学会中国支部奨励賞受賞。
- Solobodan Cuk/中川伸 訳: 高効率スイッチング電源「テスラ・コンバータ誕生」、トランジスタ技術 2002 年 12 月、 CQ 出版社。
- 3) 中川伸:高効率スイッチング電源「テスラ・コンバータ」の性能を評価、トランジスタ技術 2003 年 5 月、CQ 出版。
- 4) 並木秀明・永井垣道: VHDL によるディジタル回路入門、技術評論社、2001 年 8 月。

128

Operation-analysis of low power DC/DC Tesla converter

Ryoji Miura and Takahiko Iida*

Graduate School of Engineering, *Department of Engineering Faculty of Engineering, Okayama University of Science 1-1 Ridai-cho, Okayama 700-0005, Japan (Received September 26, 2005; accepted November 7, 2005)

Abstract

The apparatus of switching power supply is constructed from such electro and electronic parts as transformer, capacitor and semiconductor device. As for the transformer, it can be reduced in size and weight by increasing the operating frequency, however, the junction temperature of semiconductor device rises by the switching power loss that depends on the operating frequency, which makes the characteristics unstable and the failure rate increase. Many kinds of "Zero Voltage Switching" (ZVS) circuit topology are proposed to reduce the switching power loss.

We made a prototype of low power DC/DC converter which applied the new ZVS circuit called "Tesla converter" and also made by ourselves the unique and important magnetic parts of Tesla converter which integrated the input and output DC reactors and transformer in one magnetic core. In this paper, the operation-analysis and measured characteristics are reported. There are six operating modes in main circuit operation and each mode is analyzed precisely. Only one FPGA (Field Programmable Gate Array) board with 10 bits A/D converter can generate all the control pulses required to drive the switching power supply. Three MOSFETs are used for the semiconductor switches and ZVS is realized in circuit operation for main and auxiliary switches Q1 and Q2, respectively. However, auxiliary switch Q3 is used to trigger the ZVS action and is also operated as synchronous rectifier. The switching and clock frequencies are 100kHz and 33MHz, respectively. According to our test results, the prototype shows the constant output voltage characteristics of 10 Volts by varying the duty factor from 40 to 50% automatically when the output load current is changed from 0.1 to 4.2 Amperes.

Contents of the paper are;

Section 2 is main circuit and outline of Tesla converter, Section 3 is switching power loss, Section 4 is magnetic core, Section 5 is generation of control pulses by FPGA, Section 6 is gate amplifier and Section 7 is test results.