### 法政大学学術機関リポジトリ HOSEI UNIVERSITY REPOSITORY

# スパース動的バイナリーニューラルネットの解析と その応用

著者	青木 俊祐				
出版者	法政大学大学院理工学研究科				
雑誌名	法政大学大学院紀要.理工学・工学研究科編				
巻	60				
ページ	1-2				
発行年	2019-03-31				
URL	http://doi.org/10.15002/00022005				

## スパース動的バイナリーニューラルネットの解析とその応用

ANALYSIS OF SPARSE DYNAMIC BINARY NEURAL NETWORKS AND ITS APPLICATIONS

#### 青木 俊祐

Shunsuke AOKI

#### 指導教員 斎藤利通

#### 法政大学大学院理工学研究科電気電子工学専攻修士課程

This paper studies hardware implementation of a simple dynamic binary neural network. The dynamic binary neural network is a simple two-layer network with a delayed feedback and that can generate various periodic orbits. The network is characterized by local binary connection and signum activation function. First, using an FPGA board, a test circuit is implemented. The signum activation function is realized by a majority decision circuit and the binary connection is realized by switches and inverters. The circuit operation is confirmed experimentally. *Key Words* : *dynamic binary neural networks, stability, FPGA*.

#### 1. まえがき

動的バイナリーニューラルネット (DBNN) は離散時刻 における連想メモリ [1] に基づく簡素な非線形デジタルシス テムである.本ネットワークはシグナム活性化関数を有し, 3 値結合パラメータ:正の結合 +1,負の結合 -1,結合なし 0によって特徴づけられる、初期値や結合パラメータにより、 DBNN は様々な2値周期軌道 (BPOs) を生成する. 結合パ ラメータにおける結合なし0は結合のスパースである.結合 のスパースは BPO の安定性を強化し, ハードウェア化した 際消費電力の低減につながる [2] [3]. DBNN の応用例とし てスイッチング回路の制御[2][4],連想メモリ[1][5],論理 回路 [6] [7] などがあげられる. DBNN の解析やハードウェ ア実装は工学的応用や非線形現象の解析の両方の観点からみ て重要である.ニューラルネットワークにおいて滑らかな活 性化関数を持ち実数結合パラメータのネットワークと比較す るとシグナム活性化関数と3値結合パラメータを持つ本ネッ トワークはハードウェア実装や数値解析において計算コスト の削減が可能である [2].

解析やハードウェア実装を簡単にするために 3-1 バイナリー ニューロンに基づく簡素な動的バイナリーニューラルネット ワーク (3-1DBNN) を提案する. 3-1 バイナリーニューロン は3入力1出力のニューロンであり,簡単な多数決回路に よって実装される. 3-1DBNN はパラメータの数が DBNN より少ないのでダイナミクスの解析や安定性解析において DBNN より優位である [2] [3] . 3-1DBNN は簡素なセルラー オートマタ [8] と等価なシステムであり, 3-1DBNN はより 様々な BPO を生成するので工学的応用に優れている.本 論では 3-1DBNN において基本的なハードウェア実装を行 う. 始めにスイッチング回路の制御信号に応用可能な信号 [4] を使用し,目的の2値周期軌道(TBPO)が生成可能な 3-1DBNN を用意する.次に 3-1DBNN のテスト回路を作成 する. 3-1DBNN はスイッチとインバータ, 簡単な多数決回 路によってあらわされる. Verilog-HDL を使用し FPGA に テスト回路の実装を行う.

#### 2. 3 接続動的バイナリーニューラルネット

始めに [2] で論じている動的バイナリーニューラルネット (DBNN) について紹介する. DBNN はシグナム活性化関数を持つフィードフォワード型のネットワークに遅延フィードバックを適用したものである.その動作を以下に示す.

$$x_{i}^{t+1} = F\left(\sum_{j=1}^{N} w_{ij}x_{j}^{t} - T_{i}\right), \ i = 1 \sim N$$

$$F(X_{i}) = \begin{cases} +1 & \text{if } X_{i} \ge 0 \\ -1 & \text{if } X_{i} < 0 \end{cases}$$
(1)
$$X_{i} \equiv \sum_{j=1}^{N} w_{ij}x_{j}^{t} - T_{i}$$
ab.  $x^{t+1} = F_{D}(x), \ x^{t} \equiv (x_{1}^{t}, \cdots, x_{N}^{t})^{\top} \in B^{N}$ 

ただし,  $x^t$  は離散時刻 t における状態ベクトルであり,  $x_i^t \equiv B \in \{-1, +1\}$  はその i 番目の要素である. N はセル 数である. 結合パラメータは 3 値  $w_{ij} \in \{-1, 0, +1\}$ , しき い値パラメータは整数値  $T_i \in \{0, \pm 1, \pm 2, \pm 3, \cdots\}$ である. 次に 3-1DBNN[3] を紹介する.図1(a) に示す 3-1DBNN は DBNN の各ニューロンを 3 入力1 出力としたものでハード ウェア実装に適している.3-1DBNN の動作式を以下に示す.



図 1 3-1DBNN の例. (a) ネットワーク図. 赤線と青線 はそれぞれ  $w_{ij} = +1$  と  $w_{ij} = -1$  を示す. 無結合は  $w_{ij} = 0$  を示す. また,緑円の  $T_i$  はしきい値パラメー タを示す. (b) シグナム活性化関数.

$$x_{i}^{t+1} = F\left(w_{iia}x_{ia}^{t} + w_{iib}x_{ib}^{t} + w_{iic}x_{ic}^{t} - T_{i}\right)$$

$$w_{ij} \in \{-1, +1\}, \ T_{i} \in \{-4, -2, 0, +2, +4\}$$

$$x_{ia} \in \{x_{1}, \cdots, x_{N}\}, \ x_{ib} \in \{x_{1}, \cdots, x_{N}\}$$

$$x_{ic} \in \{x_{1}, \cdots, x_{N}\}, \ x_{ia} \neq x_{ib} \neq x_{ic}$$
(2)

ただし,  $^{t} \equiv (x_{1}^{t}, \dots, x_{N}^{t}), x_{i}^{t} \in \{-1, +1\} \equiv$  は離散 時刻 t における N 次元 2 値状態ベクトルである. 結合パ ラメータ  $w_{ij}$  は 2 値  $\{-1, +1\}$  とし, 簡単のため, しきい 値パラメータ  $T_{i} = 0$  の場合のみを考える. ここで,  $X \equiv$  $w_{ii_{a}}x_{i_{a}}^{t} + w_{ii_{b}}x_{i_{b}}^{t} + w_{ii_{c}}x_{i_{c}}^{t}$  とすると, X は 4 つの値で表 せる  $\{-3, -1, +1, +3\}$ (図 1(b)). i 番目の出力層における ニューロンは離散時刻 t における N 次元 2 値状態ベクト  $\mathcal{N}(x_{1}^{t}, \dots, x_{N}^{t})$  である  $(x_{i_{a}}^{t}, x_{i_{b}}^{t}, x_{i_{c}}^{t})$  の 3 つの入力を選択す る. その後, i 番目の出力層におけるニューロンは離散時刻 t+1 において  $x_{i}^{t+1}$  となる. この動作の繰り返しによって 3-1DBNN は様々な 2 値系列を生成する.

ニューラルネットはパワーエレクトロニクス分野への応 用が研究されている [4].例題として,N = 6とし,DC/AC コンバータに応用可能な1つの6周期の教師信号を考察対象 とする:

- $\begin{array}{c} {}^{1}=(+1,-1,-1,-1,+1,+1) \\ \rightarrow {}^{2}=(+1,+1,-1,-1,-1,+1) \\ \rightarrow {}^{3}=(+1,+1,+1,-1,-1,-1) \end{array}$
- $\rightarrow 4 = (-1, +1, +1, +1, -1, -1)$
- $\rightarrow \quad {}^{5}_{c} = (-1, -1, +1, +1, +1, -1)$
- $\rightarrow ^{6} = (-1, -1, -1, +1, +1, +1)$

これに対し,表1に示す教師信号を呈する結合パラメー タを用意し,次の章で FPGA によって 3-1DBNN を実装す るための基本回路を設計する [3].

i	$w_{i1}$	$w_{i2}$	$w_{i3}$	$w_{i4}$	$w_{i5}$	$w_{i6}$
1	0	-1	0	0	-1	+1
2	+1	0	-1	0	0	-1
3	-1	+1	0	0	-1	0
4	-1	0	+1	0	-1	0
5	0	-1	0	+1	-1	0
6	0	-1	0	-1	+1	0

表13接続結合パラメータ

#### 3. FPGA によるハードウェア実装

FPGA によって 3-1DBNN を実装するための基本回路 を設計する [3] . 図 2 は 3-1 バイナリーニューロンである . 3-1DBNN において,シグナム活性化関数は AND ゲートと OR ゲートによる単純な多数決回路によって実現される.正 負の結合は固定スイッチとインバータによって実現される. D-FF を用いた遅延回路によりネットワークの遅延フィード バックを実現する.使用した機器を以下に示す:

FPGA ボード: BASYS3 (Xilinx Artix-7 XC7A35T-ICPG236C), クロック周波数: 1.5[MHz].

設計ソフト: vivado 2017.4 (Xilinx).

波形測定器: ANALOG DISCOVERY2.

波形観測ソフト: Waveforms 2015.

3-1 バイナリーニューロンと遅延回路を用いることで図 3 に示すような 3-1DBNN を実現することができる.



図 2 3-1 バイナリーニューロン.



図 3 FPGA 回路が呈する周期軌道 (T = 3.8µs).

#### 4. むすび

シグナム活性化関数を簡単な多数決回路で表し、結合パ ラメータをスイッチとインバータを用いることで 3-1DBNN のハードウェア実装を FPGA を用いて行った.ハードウェア 実装の結果,今回作成した基本回路は考察対象とした TBPO を呈することを確認した.今後の課題として,ハードウェア 上での DBNN の学習方法や TBPO の安定化方法やその応 用などがあげられる.

#### 参考文献

- K. Araki and T. Saito, An associative memory including time-variant self-feedback, Neural Networks, 7, 8, pp. 1267-1271, 1994.
- R. Sato and T. Saito, Stabilization of desired periodic orbits in dynamic binary neural networks, Neurocomputing 248, pp. 19-27, 2017.
- S. Aoki, S. Koyama, T. Saito, Analysis and implementation of simple dynamic binary neural networks, Proc. IJCNN, pp. 471-476, 2018.
- B. K. Bose, Neural network applications in power electronics and motor drives - an introduction and perspective, IEEE Trans. Ind. Electron. 54(1), pp. 14-33, 2007.
- X. Jiang, V. Gripon, C. Berrou, and M. Rabbat, Storing sequences in binary tournament-based neural networks, IEEE Trans. Neural Netw., 27, 5, 913-925, 2016.
- 6) S. Saravanan, M. Lavanya, R. Vijay Sai, and R. Kumar, Design and analysis of linear feedback shift register based on various tap connection, Procedia Engineering, 38, pp. 640-646, 2012.
- D. L. Gray and A. N. Michel, A training algorithm for binary feed forward neural networks, IEEE Trans. Neural Netw., 3, 2, pp. 176-194, 1992.
- L. O. Chua, A nonlinear dynamics perspective of Wolfram's new kind of science I, II, World Scientific, 2005.