

## 論文審査の要旨

博士の専攻分野の名称	博 士 ( 工 学 )	氏名	有留 誠一
学位授与の要件	学位規則第4条第①・2項該当		
論 文 題 目 Study of NAND Flash Memory Cells (NAND 型フラッシュメモリセルの研究)			
論文審査担当者 主 査 教 授 吉 川 公 磨 審査委員 教 授 横 山 新 審査委員 教 授 東 清 一 郎			
〔論文審査の要旨〕 <p>本論文は、NAND 型フラッシュメモリのメモリセルの微細化、及び信頼性の課題を明らかにし、課題を解決する方法を提案して、大容量の NAND 型フラッシュメモリに適用している。</p> <p>本論文は全6章より構成されている。第3章に NAND 型フラッシュメモリのデバイス、特に、新しい素子分離技術開発によるメモリ微細化と信頼性向上について述べている。第4章に3次元 NAND 型フラッシュメモリ構造・プロセスを提案するだけでなく、回路動作方法まで提案して実用化への道筋について述べている。第5章に NAND 型フラッシュメモリの信頼性問題の解決策について述べている。</p> <p>最初に LOCOS (LOCAL Oxidation of Silicon)素子分離を用いたメモリセルの微細化技術に関して論じている。LOCOS 酸化膜をスルーする素子分離B (ボロン) イオン注入をすることで、素子分離特性と高ジャンクション耐圧を同時に実現し、微細化を可能にした。</p> <p>また、STI (Shallow Trench Isolation)を用いた SA-STI セル(Self-Aligned STI セル)に関して論じている。新しい SA-STI セル構造で、フローティングゲートと STI をセルフアライン (自己整合) 構造にすることで、セルサイズの微細化と高信頼性を同時に実現した。加えて SA-STI セルのスケーリング限界を論じた。その結果、10 nm ルールのメモリセルを実現するためには、WL/STI Air Gap (60% coupling reduction) 及び 5nm 厚 FG/CG プロセスコントロールが必要であることを示した。</p> <p>次に、次世代の新しいフローティングゲート型の 3-Dimensional cell として、Dual Control gate-Surrounding Floating gate cell (DC-SF cell)に関して論じている。DC-SF cell は従来提案されてきた絶縁膜中に電荷をトラップさせる SONOS 型のセルに比べ、動作速度 (消去速度)、信頼性で優れており、これに加えて新しい読み出し、書き込み動作方法を提案して高信頼性化が実現できることを示した。</p>			

NAND フラッシュの信頼性の劣化は、主に書き込み／消去サイクリングによるトンネル酸化膜の劣化現象に起因する。劣化現象は、トンネル酸化膜に高電界を印加して Fowler-Nordheim tunneling (FN-t) 電流を流すときに生じるエレクトロン・ホールトラップ、Stress Induced Leakage Current (SILC) などである。これらの劣化現象がメモリセル信頼性に与える影響を明確にした。

さらに、微細化した SA-STI cell の新しい現象として、Program 時に非選択セルにおける Negative  $V_t$  shift をはじめて観測し、そのメカニズムを実験的に明らかにした。Si 基板 (Channel) からコントロールゲート (CG) へ直接流れる FN-t 電流で生じる基板方向に流れる正電荷 (hole) の一部が非選択セルのフローティングゲート (FG) へ注入されるためと考察した。

これらの研究は、現在、デジタルカメラやスマートフォンなど世界中で使われているフラッシュメモリの実用化に直接貢献しており、工学的意義が極めて大きいのみならず、フラッシュメモリの信頼性不良メカニズムを解明して解決策を実証しており学術的意義も十分大きい。よって、本論文の著者は、博士(工学)の学位を受けるに十分な資格を有するものと認める。