# 博士論文

# メモリをベースとしたマイコン用 再構成可能デバイスとその応用に関する研究

# Memory-based reconfigurable device for microcomputers and its application

金沢大学大学院 自然科学研究科 電子情報科学専攻

学籍番号:1424042014 氏名:川村 嘉郁 主任指導教員名:松田 吉雄 2017年9月

目次

| 第 | 1            | 章   |     | 序論                              | 1  |
|---|--------------|-----|-----|---------------------------------|----|
| 1 |              | 1   | 矽   | 肝究の背景                           | 1  |
|   |              | 1.1 | . 1 | マイコンの歴史的背景                      | 2  |
|   |              | 1.1 | . 2 | マイコンの市場動向                       | 5  |
| 1 |              | 2   | 矽   | 肝究の目的                           | 6  |
| 1 |              | 3   | 才   | ≤論文の構成                          | 7  |
| 第 | 2            | 章   |     | プログラマブルロジックデバイスのマイコン搭載への課題      | 11 |
| 2 | 2.           | 1   | 緕   | 者言                              | 11 |
|   |              | 2.1 | . 1 | マイコンの現状と今後の課題                   | 11 |
|   | :            | 2.1 | . 2 | プログラマブルロジックデバイス技術動向             | 14 |
|   |              | 2.1 | . 3 | マイコンとプログラマブルロジックデバイスの課題         | 17 |
| 2 | 2. 2         | 2   | Ÿ   | マイコン搭載プログラマブルロジックデバイスアーキテクチャの探索 | 18 |
|   |              | 2.2 | . 1 | プログラマブルロジックデバイスの構造分析            | 18 |
| 2 | 2. 3         | 3   | 7   | マイコンアーキテクチャの比較                  | 22 |
| 2 | 2. 4         | 4   | 糸   | 吉言                              | 23 |
| 第 | 3            | 章   |     | FPSM アーキテクチャ                    | 25 |
| 3 | 3.           | 1   | 緕   | 者言                              | 25 |
| 3 | 3. 3         | 2   | 麦   | 基本論理素子 PMU アーキテクチャ              | 25 |
|   |              | 3.2 | . 1 | 基本論理素子の検討                       | 25 |
|   |              | 3.2 | . 2 | コンセプトと課題                        | 25 |
|   |              | 3.2 | . 3 | カウンタ/タイマ機能を実装する基本論理素子モデルの検討     | 26 |
| 3 | 3. 3         | 3   | Р   | MU のマイクロプログラム制御方式               | 30 |
|   |              | 3.3 | . 1 | PMU のマイクロ命令                     | 31 |
|   |              | 3.3 | . 2 | PMU シミュレーションモデル                 | 36 |
| 3 | 3.           | 4   | F   | 'PSM アーキテクチャの概要                 | 39 |
|   |              | 3.4 | . 1 | PMU アレイ構成                       | 40 |
|   | :            | 3.4 | . 2 | MCUインタフェース                      | 41 |
|   | :            | 3.4 | . 3 | FPSM のメモリ管理とアクセス方法              | 42 |
| 3 | 3.           | 5   | フ   | マイッチボックス(SB)                    | 44 |
| 3 | 3. (         | 6   | 絎   | 吉言                              | 48 |
| 第 | 4            | 章   |     | FPSM モデルシミュレーションと FPGA 実装による評価  | 50 |
| 4 | l.           | 1   | 緕   | 者言                              | 50 |
| 4 | <b>!</b> . : | 2   | Р   | MUモデルと各周辺回路シミュレーション             | 50 |
|   | 4            | 4.2 | . 1 | 基本論理演算のモデリングと評価                 | 51 |
|   |              | 4.  | . 2 | .1.1 カウンタモデル                    | 55 |
|   |              | 4.  | . 2 | .1.2 シフトレジスタモデル                 | 31 |

| 4.    | 2.1.3 演算器モデル           | 64  |
|-------|------------------------|-----|
| 4.2.1 | 2 マイコン周辺回路のモデリングと評価    | 68  |
| 4.    | 2.2.1 <b>FIFO</b> モデル  | 68  |
| 4.    | 2.2.2 シリアル通信インタフェースモデル | 71  |
| 4.    | 2.2.3 PWM モデル          | 78  |
| 4.2.  | 3 PWM の FPGA 実装        | 80  |
| 4.3   | 結言                     | 83  |
| 第5章   | 実験チップの試作と評価            | 85  |
| 5.1   | 緒言                     | 85  |
| 5.2   | FPSM の論理合成             | 85  |
| 5.3   | 実装設計                   | 85  |
| 5.4   | 試作と評価                  | 87  |
| 5.4.  | 1 周辺回路機能の実装評価          | 88  |
| 5.4.  | 2   消費電力測定             | 91  |
| 5.4.  | 3 shmoo plot 評価        | 91  |
| 5.5   | FPGA との比較              | 92  |
| 5.6   | 結言                     | 93  |
| 第6章   | パケットフィルタ応用             | 95  |
| 6.1   | 緒言                     | 95  |
| 6.2   | パケット検索方式               | 95  |
| 6.3   | 一致/不一致検出パケット検索エンジン     | 96  |
| 6.3.  | 1 不一致検出回路              | 96  |
| 6.3.  | 2 一致検出回路               | 97  |
| 6.4   | スループット評価1              | 00  |
| 6.5   | TEG チップと評価結果1          | 102 |
| 6.6   | 結言1                    | 05  |
| 第7章   | 結論1                    | .07 |
| 7.1   | 基本論理素子 PMU アーキテクチャ1    | 107 |
| 7.2   | FPSM アーキテクチャ1          | 107 |
| 7.3   | 応用展開1                  | .08 |
| 7.4   | 今後の課題と展望1              | 108 |
| 謝辞    | 1                      | 110 |
| 業績目録  |                        | 111 |

記号・略称の解説

| 記号·略号                       | 全文                                      | 意味                          |  |  |  |
|-----------------------------|---|-----------------------------|--|--|--|
|                             |   | 算術演算や論理演算処理を行う装置で、マイク       |  |  |  |
| ALU                         | Arithmetic Logic Unit                   | ロプロセッサの構成要素の一つ              |  |  |  |
| ASIC                        | Angliantian Spacific Laterated Cinemit  | 特定用途向け集積回路.特定ユーザの用途に特       |  |  |  |
| ASIC                        | Application Specific Integrated Circuit | 化したカスタム製品                   |  |  |  |
| ACCD                        | Application Specific Standard Draduct   | 特定用途向け標準品. 分野・用途を限定し,機      |  |  |  |
| ASSP                        | Application Specific Standard Product   | 能・目的を特化させた汎用製品              |  |  |  |
| DIE                         | Desis Logis Flowert                     | 論理ブロックの基本要素.LUT,FFおよびセレ     |  |  |  |
| DLE                         | Basic Logic Element                     | クタで構成される                    |  |  |  |
| CAM                         | Contont Addressehle Memory              | 連想メモリ. 主にネットワーク機器のパケット      |  |  |  |
| CAM                         | Content Addressable Memory              | 検索等に用いられる                   |  |  |  |
|                             | Complex Programmable Logic Device       | SPLD の AND-OR アレイ構造を複数プログラマ |  |  |  |
| CFLD                        | Complex Programmable Logic Device       | ブルスイッチで結合した構成の PLD          |  |  |  |
|                             |   | 現実世界から得られるデータを収集し、これら       |  |  |  |
| CDS                         | Cyber Physical System                   | データを処理,活用することで,あらゆる社会       |  |  |  |
| CFS                         |   | システムの効率化,新産業の創出,知的生産性       |  |  |  |
|                             |   | の向上を図る概念                    |  |  |  |
| CPU Central Processing Unit |   | 中央処理装置                      |  |  |  |
| CPC                         | Cyclic Padundanay Chack                 | 誤り検出方式の一つ. データ値をある定数で割      |  |  |  |
| CKC                         | Cyclic Redundancy Check                 | った余り(余剰)を用いて誤り検出を行なう        |  |  |  |
|                             |   | ダイナミック・ランダム・アクセス・メモリ,       |  |  |  |
|                             | Dynamic Random Access Memory            | 一定時間毎に記憶保持のための再書き込み(リ       |  |  |  |
| DKAW                        |   | フレッシュ)が必要、電源を落とすと記憶内容       |  |  |  |
|                             |   | は消去される                      |  |  |  |
| ססח                         | Dynamic PeConfigurable Processor        | 動的再構成可能プロセッサ,ノイマン型の ALU     |  |  |  |
| DKI                         |   | アレイで構成され、並列動作が可能            |  |  |  |
| DSP                         | Digital Signal Processor                | デジタルシグナルプロセッサ、信号処理で多用       |  |  |  |
| 051                         |   | される積和演算を高速実行する              |  |  |  |
| FEDROM                      | Electrically Erasable Programmable Read | 不揮発性メモリの一種、ユーザによって電気的       |  |  |  |
|                             | Only Memory                             | に消却・再プログラム可能な ROM           |  |  |  |
| EPROM                       | Erasable Programmable Read Only         | 不揮発性メモリの一種、ユーザによってプログ       |  |  |  |
|                             | Memory                                  | ラム可能な ROM,紫外線で一括消去が可能       |  |  |  |
| <b>FeR Δ</b> M              | Ferroelectric Random Access Memory      | 強誘電体メモリ,強誘電体のヒステリシス(履歴      |  |  |  |
|                             | renoeleette Random Access Memory        | 効果)を利用した不揮発性 RAM            |  |  |  |
| FF                          | Elin-Elon                               | 順序回路の基本要素.1ビットの情報を一時的       |  |  |  |
| 1.1.                        |   | に"0/1"の状態として記憶する論理回路        |  |  |  |

| FIFO                      | First In First Out                    | 先に書き込んだものを先に取り出すバッファ動<br>作   |  |  |
|---------------------------|---------------------------------------|--|--|--|
| FPGA                      | Field Programmable Gate Array         | LUT を基本論理素子とし、これらをアレイ状に<br>配置した PLD  |  |  |
| HDL                       | Hardware Description Language         | 回路の設計,構成を記述するハードウェア記述<br>言語  |  |  |
| ΙοΤ                       | Internet of Things                    | モノのインターネット,様々な「モノ」がイン<br>ターネットに接続され,これらの情報を利用す<br>る仕組み   |  |  |
| IP                        | Intellectual Property                 | 他にライセンス供与する目的で準備された知的<br>財産権のある回路設計データ等  |  |  |
| LSB Least Significant Bit |                                       | 2進数で表現されたデータ列の最下位ビット   |  |  |
| LUT                       | Look Up Table                         | 所望の関数の真理値表をメモリに保持し,必要<br>に応じて参照することで組み合わせ回路を実現<br>する   |  |  |
| MCU                       | Micro controller unit                 | CPU に加えて, ROM や RAM などのメモリ,入<br>出力や通信用のポート,タイマ,AD コンバー<br>タといった周辺機能までを1 チップ上に集積し<br>たマイクロコンピュータまたはマイコン |  |  |
| MPU                       | Micro processor unit                  | マイクロプロセッサユニット, CPUを構成要素<br>とした LSI   |  |  |
| MRAM                      | Magnetoresistive Random Access Memory | 磁気抵抗メモリ,スピントロニクスの GMR 効<br>果(Giant Magneto Resistive effect:巨大磁気抵抗<br>効果)を利用した不揮発性 RAM                 |  |  |
| MSB                       | Most Significant Bit                  | 2進数で表現されたデータ列の最上位のビット  |  |  |
| OTPROM                    | One Time Programmable ROM             | 1回のみ書き込み可能な ROM, ヒューズ<br>ROM, 消去窓無 EPROM などがある   |  |  |
| РС                        | Program Counter                       | 次に実行する命令が格納されているメモリ上の<br>アドレスを記憶するレジスタ   |  |  |
| PLA                       | Programmable Logic Array              | プログラマブルロジックデバイスの呼称のひと<br>つ   |  |  |
| PLD                       | Programmable Logic Device             | プログラマブルロジックデバイスの総称   |  |  |
| PWM                       | Pulse Width Modulation                | パルス幅変調,特定の波長周期のパルス幅(デ<br>ューティー比)を変化させて変調する方式   |  |  |
| RAM                       | Random Access Memory                  | メモリ内の読み書き(ランダムアクセス)がど<br>こに記録されたデータでも同じ時間で実行可能<br>なメモリ   |  |  |

|                  | Desistive Dandem Access Mamory   | 抵抗変化型メモリ、電圧印加による電気抵抗の                         |  |  |
|------------------|----------------------------------|---|--|--|
| KEKAM            | Resistive Random Access Memory   | 変化を利用した不揮発性 RAM                               |  |  |
| ROM              | Read Only Memory                 | 読み出し専用のメモリ,マスク ROM など                         |  |  |
| DTI              | Pagistar Transfor Laval          | レジスタ転送レベル、論理回路をハードウェア                         |  |  |
| KIL              | Register Transfer Level          | 記述言語で記述する際の設計抽象度のレベル                          |  |  |
|                  |                                  | 調歩同期式のシリアル通信方式 UART                           |  |  |
| SCI              | Serial Communication Interface   | (Universal Asynchronous Receiver/Transmitter) |  |  |
|                  |                                  | とも呼ばれる  |  |  |
| SCK Serial Clock |                                  | 同期式のシリアル通信で利用するクロック                           |  |  |
| SaC              | System on Chin                   | 所望の装置やシステムの動作に必要な機能を,                         |  |  |
| 300              | System on Chip                   | 一つの半導体チップに実装した LSI                            |  |  |
|                  | Simple Programmable Logic Device | AND-OR アレイ(プロダクトターム)で構成さ                      |  |  |
| SFLD             | Simple Programmable Logic Device | れる比較的規模の小さい PLD の総称                           |  |  |
| SDAM             | Statia Bandom Access Momory      | RAM の一種で、データを定期的に書き込むリ                        |  |  |
| SKAM             | Static Kandom Access Memory      | フレッシュが不用                                      |  |  |
| ТАТ              | T A                              | 半道休制旦の制造差工から会成までの期間                           |  |  |

## 第1章 序論

## 1.1 研究の背景

ー般に、マイクロコンピュータ(以下、マイコン)はCentral Processing Unit (CPU)を搭載した演算処理を行う半導体デバイスである.これらは汎用向け Micro Controller Unit (MCU) と高性能/高機能 用途向け Micro Processor Unit (MPU) に大別されているが、総称してマイコンと呼ばれている.このマ イコンの歴史は、1971年に電卓向けにインテル社が4ビットのマイクロプロセッサ Intel 4004を開発・ 製品化されたことに始まる.ユーザのカスタム品として製品化され、演算部の4ビットマイクロプロセ ッサ(4004)、データメモリ用 RAM(4002)、プログラム用 ROM(4001) および周辺回路・I/0 ポート(4003) の4種類のチップで電卓システムが構成されていた[1-1][1-2][1-3].これらはユーザの開発費で開発さ れたカスタム製品であったが、ユーザの値下げ要求と引き換えにインテル社が外販権を獲得し、MCS-4と して一般にも販売されることとなった.これは現在もマイコンビジネスのモデルの一つとなっている. 当時、マイクロプロセッサ Intel 4004は10  $\mu$ m の製造プロセスを用い、チップサイズは幅約 3mm、長さ 約 4mm の大きさで、約 2300 個のトランジスタが集積され、動作周波数は108kHz、1 命令の処理時間は約 10.8  $\mu$ s であった [1-4].



図 1-1 シングルチップマイコン

インテル社の MCS-4 が CPU, ROM, RAM および周辺回路・I/O ポートのチップセットとして販売されてか らは CPU, ROM/RAM, カウンタ/タイマ,シリアル通信, A/D コンバータ等を一つのチップ上に集積したシ ングルチップマイコン化が進められ (図 1-1),以降様々なシングルチップマイコン製品が登場した.

MCS-4 のようなチップセットは, ROM/RAM 容量の増加やターゲットシステム構築に必要な周辺機能, I/O 等の拡張性は高いが,小型化には向いていない.特に組み込み機器向けには,小型,低コスト化および低 消費電力化を図るため,積極的にシングルチップマイコンが製品化された.

当時はシステム規模も小さく、シングルチップマイコンにはシステム設計に必要なハードウェア部分

が揃っており、ソフトウェア部分を置き換えるだけで様々なシステムに対応でき、ソフトウェアプログ ラムがもたらす開発期間の短縮は最大のメリットであった.システムをハードウェアのみで開発する場 合、開発途上でハードウェアの機能/仕様の変更が発生した場合の手間と時間は多大なものであり、ソフ トウェアで機能/仕様を変更できるメリットは大きい.これはソフトウェアで機能実装/仕様変更できる シングルチップマイコンのユーザアプリケーションへの適応性の高さを示している.



図 1-2 CPU とプログラム用メモリの変遷

#### 1.1.1 マイコンの歴史的背景

図 1-2 に CPU とプログラム用メモリの変遷を示す. 1970 年代から 1980 年代にかけて CPU の 8/16/32/64 ビットへのワード長拡張とともに、動作周波数も数百 KHz から数十 MHz へと引き上げられ、演算性能も Intel 4004 の 50 倍程度に向上が図られた. さらに実装技術の向上により、シングルチップマイコンに内 蔵する ROM/RAM 容量の増加、周辺回路のバリエーションおよび I/0 数も増加した. 1990 年代には、パソ コンや組み込み機器向けに最適化設計された 32 ビット CPU をベースとした CISC/RISC アーキテクチャを 持つマイコンが各社から発表された.

1990 年代後半になると高性能マイコンはゲーム機器,デジタル放送向けマルチメディア対応のための 音声・画像処理技術への応用が盛んになるとともに,CPUの動作周波数の限界もさけばれ始めた.このた め,CPUとDigital Signal Processor (DSP)を組み合わせた製品,CPUと専用アクセラレータを組み合 わせたヘテロジニアス構成のApplication Specific Standard Product (ASSP)やSystem on Chip (SoC) が登場した.これらは携帯電話の音声信号処理や2000年前半にサービスが始まった携帯電話に搭載され るテレビ電話機能や地上波テレビ受信等に用いられた.

このように、1970年後半から2000年代前半にかけて様々なマイコンおよび CPU を搭載する ASSP/SoC が開発・製品化された.これらはユーザの組み込み機器システムの要求仕様に合わせて ROM/RAM の増設、

周辺機能および I/0 の拡張が盛んに行われた.

2000年代に入ると、市場に改めて 64 ビット CPU が投入され、CPU の動作周波数も GHz 帯となった. さらにホモジニアス構成のデュアルコア、クワッドコア等の CPU マルチコア搭載製品が登場し、動作周波数は 3GHz を超えるまでになった. これらマイコン製品はゲーム機器、携帯電話・スマートフォン、さらにはパソコンやインターネット通信サーバ等の比較的大きいシステムにも利用されてきた. この中でも、特にシングルチップマイコンは集積化技術の発展とともに小型化、低コスト化、多機能化および低消費電力化を実現し、汎用マイコン製品としてコンシューマ、産業機器や車載機器等の組み込み機器等に利用され、発展してきた.



図 1-3 マスク ROM 搭載マイコン開発フロー

このような中、1980年代後半になるとプログラムを一回だけ書き込み可能な One Time Programmable

ROM (OTPROM)を搭載したマイコン製品が各社で製品化された[1-5].当時,エバチップ(評価用チップ) と呼ばれる Erasable Programmable Read Only Memory (EPROM) /Electrically Erasable Programmable Read Only Memory (EEPROM) オンチップマイコン等もあったが,コストが高くデバックや試作開発などの 利用に限定されていた.ユーザが量産ベースで利用するマイコン製品はマスクプログラマブルなマスク ROM 搭載マイコンが主流であり,ユーザは自らプログラム開発完了後,半導体メーカに委託して製造工程 でマスク ROM に焼き込むことで初めてマイコン製品を利用することができた (図 1-3). これはシングル チップマイコンの最大の弊害でもあった.シングルチップ化で小型化,低コスト化が図られたが,このマ スク ROM に焼き込む製造工程は量産ベースで Turn Around Time (TAT:着工から完成までの期間)が,数 週間から一ヶ月程度の期間が必要であり,しばしば納期問題を引き起こすことがあった.また,ユーザの システムノウハウの機密保持のため,ユーザプログラムの変更/バグ修正情報の連絡遅延やユーザシステ ムでの実機評価/検証時の環境構築等の問題が発生していた.しかし,OTPROM 搭載マイコンの出現により, 従来のマスク ROM 搭載マイコン製品に比べ TAT が大幅に改善された.



図 1-4 マイコン製品のプログラムメモリの変遷

ユーザはこの OTPROM 搭載マイコンにより、半導体製造におけるマスク ROM 工程から解放され、自らが プログラムをフィールドでプログラム開発・実装可能なフィールドプログラマブルなマイコンを手にす ることとなる.さらにユーザは、システムノウハウを外部に出すことなく、システム出荷直前まで、プロ グラムの変更/バグ修正、実機評価/検証も可能となった.その後、1990 年前半にフラッシュ ROM を搭載 したマイコン[1-6]が登場し、ユーザの利便性が格段に向上し、本格的なフィールドプログラマブルなマ イコン製品の時代に突入した (図 1-4).

半導体メーカ側は、このフラッシュ ROM 搭載マイコンにより、ユーザのプログラムをマスク ROM へ焼 き込む工程が省かれ、未書き込み状態の ROM 製品をそのままユーザに出荷することができ、マイコン製 品の製造から出荷までの TAT 短縮、コスト低減が可能となった.また、ユーザ側でも EP/EEPROM 搭載マ イコン製品の書き込み専用装置も不要となり、フラッシュ ROM 搭載マイコンを標準品として購入してお けば、システムノウハウ(プログラム)を社外に出すことなく、システム製品出荷直前まで、自らのプロ グラム開発やデバックが可能となった.さらにユーザはシステム製品出荷後でもプログラムの変更/修正 ができるというメリットも享受できることとなった.図 1-2 に示したように、プログラムを実装するメ モリの変遷とともにマイコン製品は発展し、フィールドプログラマブルなフラッシュ ROM 搭載マイコン が現れたことにより、半導体メーカ、ユーザ双方にメリットのあるビジネスモデルに大きく変化した.現 在では、使い勝手の良いフィールドプログラマブルなマイコンとして、フラッシュ ROM 搭載マイコン製 品が主流となり、幅広い分野で採用されている.2010年代前後には Ferroelectric Random Access Memory

(FeRAM/FRAM) 搭載マイコン[1-7][1-8]も登場し,限定的ではあるが利用が始まっている.将来的には Resistive Random Access Memory (ReRAM) や Magnetoresistive Random Access Memory (MRAM) などの 不揮発性 RAM を搭載したが登場することも期待され,さらに新しいマイコンの利用方法が生まれ,ビジ ネスモデルも変化すると予測される.

一方,半導体メーカのマイコン製品は、CPU コアをベースとした製品ファミリが存在し、このファミリ 毎に派生品種(プロダクトラインナップ)が準備される.これらマイコン製品ファミリは、ユーザがター ゲットシステムに最適な製品を選択できるように、CPU コアを基本とした動作周波数、内蔵メモリ容量で 分類するとともに、カウンタ/タイマ、FIFO、通信インタフェース等の周辺回路を様々な組み合わせで準 備している.さらにユーザの様々な要求に応えるため、基本的に同じアーキテクチャを有しながら、CPU コア、動作周波数、内蔵メモリ容量(ROM/RAM)および周辺回路の組み合わせの違うマイコン製品を準備 し、ユーザのカスタマイズ要求に対応してきた.これは、上述のインテルのMCS-4と同様に、ユーザ向け にカスタマイズした製品を一定期間後、一般販売するといったビジネスモデルで対応を進めてきたが、 長年にわたるビジネス継続により、各製品ファミリにはこのような派生品種が多々存在する.多いもの では何千品種にも達し、I/O数・パッケージ形状等すべてを加味すると数万品種にも達すると言われてい る.特に内蔵されているメモリと周辺回路に対する要求は種々多様であり、図らずも少量多品種ビジネ スに陥っている.したがって、半導体メーカ側にとってファミリ内の派生品種数を削減することは極め て重要で、かつ早急に解決されるべき課題である.

マイコン市場として今後期待されている Internet of Things (IoT) 分野では,アプリケーション/サ ービスに直結する IoT 機器/エッジデバイス等への利用が期待されている.例えばセンサシステム対応の マイコン[1-9][1-10]は, IoT 等の新しい市場でも急速に拡大し,今後も様々な品種展開が必要になると 考えられる.ビックデータを支えるこれら IoT 機器は, Cyber Physical System (CPS) 市場の大きなシェ アを占めると予測されている[1-11][1-12]. この中でも, MCU とセンサをクラウドシステムに接続するセ ンサネットワークシステムは,サービスの種類によって多種多様なマイコン周辺回路が必要になると想 定され,マイコン製品ファミリの派生品種の数を減らすことは,将来的にも重要な課題である.

#### 1.1.2 マイコンの市場動向

今後,半導体ビジネスは,少量多品種かつ,ロングテール市場になるとの予測もされている.これまで の半導体メーカでは,図1-5(a)のように低価格でも数量の多いコンシューマ分野,携帯電話等の市場 を中心としていたが,人口問題,東日本大震災後のエネルギー問題,環境保護,経済発展地図の変化等社 会・経済情勢の変化とともに市場も変化した.特に日本の半導体メーカは,同じ市場/地域でのビジネス の競合により弱体化し,吸収合併を繰り返してきた.また,近年は組み込み機器を中心とした市場が,IoT 市場に向かって大きく転換しはじめ,市場戦略も従来の大量消費市場狙いから,少量多品種を前提とし たロングテール市場に対応する戦略が求められている.図1-5(b)に示すように,Programmable Logic Device (PLD)メーカは、ロングテール市場の高付加価値で、かつ数量の少ない幅広い市場からある程度 数量が見込まれる産業,自動車分野等への参入を目論む一方,従来の半導体メーカは変動の激しいコンシューマ/携帯電話市場から脱却し,安定して一定規模の数量が見込まれる産業,自動車分野の市場確保 に注力するとともに,新しい市場として IoT 分野に注目している.この分野では,サービスと直結したハ ードウェアが求められ,多種多様な半導体製品が求められると予想され,半導体メーカとしても, IoT ア プリケーション/サービスに対応する IoT プラットフォーム開発や新しいビジネスモデルの構築が必要と なってくる.

現在, IoT 分野ではセンサを利用した IoT デバイス/エッジデバイスの開発がすすめられ, Programmable System-on-Chip (PSoC) のようなセンサ部のインタフェースに必須のアナログ回路 (オペアンプ/AD コン バータ等)機能と PLD を搭載するマイコンの製品化や利用が議論され,フィールドでカスタム対応可能 なマイコンの市場要求が出始めてきている.しかし,ソフトウェア開発環境やハードウェア設計手法が 複雑化し,ユーザの開発コスト・開発者スキル/負荷が増加する傾向にある.今後は,一つのハードウェア/プラットフォームとソフトウェアによるカスタマイズ可能なハードウェアの創生とその新しいビジ ネスモデルの構築が必要になると予想される.



図 1-5 従来の半導体ビジネスとロングテール市場ビジネス

### 1.2 研究の目的

本研究の目的は、上述の背景のもと、周辺回路の違いによる派生品種を削減するため、1 個のマイコン で様々な周辺回路が実装できるマイコン周辺回路に特化したプログラマブルロジックデバイスのアーキ テクチャの提案である.また、対象とするマイコン周辺回路機能も合わせて提案し、その機能・性能を評 価し、有用性を実証するとことを目的として行った.

具体的には、市場におけるマイコン製品の課題、プログラマブルロジックデバイスの技術課題を抽出 し、マイコン搭載に適したプログラマブルロジックデバイスのコンセプトを明確にする(第2章).次に、 このコンセプトに基づき基本論理素子である Programmable Memory Unit (PMU) アーキテクチャをおよび マイコン向けに搭載する Field Programmable Sequencer and Memory (FPSM) アーキテクチャを提案する (第3章). 今回は、SystemC によるモデルベース開発手法を使って提案するアーキテクチャのモデル開 発と、そのシミュレーション評価および Field Programmable Gate Array (FPGA) による実装評価(第4章)を行うとともに、実験チップの試作および評価(第5章)を行った.さらに基本論理素子 PMU アーキ テクチャを利用したパケットフィルタ応用研究について述べ(第6章),最後に提案した基本論理素子 PMU アーキテクチャおよびマイコン向けプログラマブルロジックデバイス FPSM アーキテクチャ研究に関する まとめ、実用性の考察と今後の課題(第7章)について述べる.

## 1.3 本論文の構成

本論文は、上述の目的を達成するために行ったメモリをベースとしたマイコン周辺回路向けプログラ マブルロジックデバイス FPSM アーキテクチャに関して研究成果をまとめたものである.本論文の構成と 各研究の概略について以下に記述する.

#### 第1章 序論

本研究に関するマイコンおよびプログラマブルロジックデバイスの歴史的,技術的背景,および本論文 の研究目的・内容について述べる.

第2章 プログラマブルロジックデバイスのマイコン搭載への課題

市場におけるマイコン製品の課題,およびプログラマブルロジックデバイス技術動向と課題を述べる. さらにマイコン製品にプログラマブルロジックデバイスを搭載する上での課題を述べ,提案するプログ ラマブルロジックデバイスのコンセプトを提示する.

#### 第3章 FPSM アーキテクチャ

本章では、FPSM アーキテクチャについて述べる. SystemC のモデルベース開発手法を使って、基本論理 素子 PMU アーキテクチャを開発した. PMU は粗粒度のメモリを用い、マイクロ命令によって小規模なシー ケンスプログラムが動作する. この PMU のシミュレーションモデルを作成し、マイクロ命令/アドレス制 御の動作確認・評価を繰り返し、アーキテクチャの改良を行った. また、PMU を複数結線するためのスイ ッチボックス (SB) とアレイ構成およびマイコンに内蔵するための MCU インタフェースを組み合わせる ことで、内蔵メモリとして、かつマイコンの周辺回路としても利用可能な FPSM アーキテクチャについて 述べる.

第4章 FPSMのシミュレーションモデルと FPGA 実装評価

PMUを複数組み合わせて構成したマイコン周辺回路をシミュレーションモデルに実装し、これらを評価 した結果を述べる.具体的には、PMUを用いたカウンタ/タイマ系、シフトレジスタ系、演算系の論理演 算回路機能の動作確認、代表的なマイコン周辺回路機能(FIFO、シリアル通信インタフェース、PWM)を PMUアレイ構成のモデル上に実装して動作確認を行うとともに、マイコン周辺回路を再構成可能なプログ ラマブルロジックデバイスとして利用可能なことを検証した.また、これらの中から8ビット精度のPWM を選び、FPGAボード上に実装・評価した結果を述べる. 第5章 実験チップの試作および評価

今回提案した FPSM アーキテクチャを実証するために実験チップを設計・試作,および評価した結果を 述べる.実験チップ上に各マイコン周辺回路機能を実装し,機能・動作を確認するとともに,設計した実 験チップのハードウェア仕様,動作周波数,消費電力について評価を行った.また,限定的な実装回路 ではあるが FPGA と FPSM 実験チップに実装した場合の実装面積および消費電力の比較を行った結果に ついて述べる.

第6章 パケットフィルタ応用

基本論理素子 PMU アーキテクチャを利用したパケットフィルタ応用研究について述べる.一致/不一致 検出回路を用いたパケット検索エンジンの一致回路部に PMU を利用したハッシュ回路を実装し,不一致 検出回路と組み合わせて高スループット,かつ低消費電力なパケットフィルタ回路を提案した.こ の提案した検索エンジンの TEG チップの設計・試作,および評価した結果を述べる.

第7章 結論

本研究で得られたマイコン向けプログラマブルロジックデバイス FPSM アーキテクチャの研究について まとめるとともに,製品化に向けた今後の課題と展開について述べる.

図 1-6 に本論文の構成について示す.

本研究成果が、今後のマイコン製品の新たな市場開拓、新たなビジネスモデルの創生に貢献することを 期待する.



図 1-6 本論文の構成

#### 参考文献

- [1-1] 電子情報通信学会"「知識ベース」6 群コンピュータ-基礎理論とハードウェア 1 編コンピュータ の歴史 3 章歴史的意義が大きいコンピュータ"
- [1-2] http://www.intel.com/Assets/PDF/DataSheet/4004\_datasheet.pdf for "Data Sheet, 4004 SINGLE CHIP 4-BIT P-CHANNEL MICROPROCESSOR"
- [1-3] http://www.intel.com/Assets/PDF/Manual/msc4.pdf for "Manual, MCS-4 Four-bit PERALLEL MICROCOMPUTER SET"
- [1-4] http://www.intel.co.jp/content/dam/www/public/ijkk/jp/ja/documents/corporate-information/history-intel-japan-2015ver1.pdf for "インテルの歩み"
- [1-5] 佐藤恒夫,新井保,"不揮発性メモリ内蔵マイクロコンピューターファミリ,"日立評論 VOL.69, No.7, pp. 39-42, Jul.1987.
- [1-6] 舘崎順一,浅上浩明,渡辺照一,"フラッシュメモリ内蔵マイコンの特徴と応用,"日立評論 VOL.80,No.11, pp. 37-40, Nov.1988.
- [1-7] http://www.fujitsu.com for "Data sheet, MB95R203A"
- [1-8] http://www.tij.co.jp for "Data sheet, MSP430FR599x, MSP430FR596x Mixed-Signal Microcontrollers"
- [1-9] E. D. Kyriakis-Bitzaros, N. A. Stathopoulos, S. Pavlos, D. Goustouridis, and S. Chatzandroulis, "A reconfigurable multichannel capacitive sensor array interface," IEEE Trans. Instrumentation and Measurement, vol. 60, no. 9, pp. 3214-3221, Sept. 2011.
- [1-10] I. Adly, H. F. Ragai, A. El-Hennawy, and K. A. Shehata, "Over-the-air programming of PSoC sensor interface in wireless sensor networks," Proceedings, IEEE MELECON, pp. 997-1002, Apr. 2010.
- [1-11] 喜連川優, "情報爆発のこれまでとこれから", 電子情報通信学会誌, Vol.94, No.8, 2011 年 8 月.
- [1-12] https://www.jetro.go.jp/ext\_images/\_Reports/02/ebc69b7777fbb2ad/NY\_report\_201508.pdf, 八山 幸司, "米国における IoT (モノのインターネット) に関する取り組みの現状"

## 第2章 プログラマブルロジックデバイスのマイコン搭載への課題

## 2.1 緒言

本章では,前章で述べた課題をさらに掘り下げるとともに,プログラマブルロジックデバイス技術動向 と実装方法の課題を述べる.

現在,マイコン製品は汎用品でありながらユーザの要求に対応した派生品の開発や,自社独自の CPU コ アをベースとしたマイコン製品ファミリは内蔵メモリサイズ,周辺回路,I/0数,パッケージ等の派生品 展開が行われ,これまでの過去の製品を含む品種数は膨大なものとなっている.これらは顧客毎/製品毎 にフォトマスク作成とその保管管理,製品の在庫/出荷管理などの管理コスト増加を招いている.半導体 メーカ側にとってマイコン製品ファミリ内の派生品種数を削減することは,事業全体のコスト削減につ ながる解決すべき重要課題である.この解決手段としてプログラマブルロジックデバイスをマイコンに 搭載すること提案する.これに伴い,マイコン製品にプログラマブルロジックデバイスを搭載する上で の課題述べ,既存のマイコン製品のアーキテクチャに無理なく導入可能であることを前提に,各プログ ラマブルロジックデバイスの構造,実装手法を分析し,従来のマイコンアーキテクチャを考慮し,新しく 提案するマイコン搭載プログラマブルロジックデバイスのコンセプトを提示する.

#### 2.1.1 マイコンの現状と今後の課題

【ユーザ側の現状】

ユーザがシステム設計を行う場合,設計者はトップダウンでハードウェア/ソフトウェア含むシステム の機能分割を行い,仕様・コストに見合った部品レベルに落とし込む.さらに各部品の配置配線,周辺装 置とのインタフェースならびにユーザインタフェース設計を行う.その後,出来上がった実装ボードが, ソフトウェア開発エンジニアに引き渡され,ソフトウェアの開発・実装,デバックが行われ,システム全 体の評価テストが繰り返され,完了する.



図 2-1 システム実現手段

システムを実現する手段としては、図 2-1 に示すように、ハードウェア、またはソフトウェアを中心と したアプローチが行われるが、最終的にはハードウェア・ソフトウェアの混載となる.近年はハードウェ ア部分をプラットフォーム化することで、アプリケーションソフトウェアの開発を中心としたシステム 開発が進んでいる. 典型的は例としては、パソコンやスマートフォンに代表されるコモディティ化した システム構成である. 組み込みシステムや今後期待されている IoT 機器なども、今後このようなプラッ トフォーム化が進みソフトウェアリッチなシステム開発が盛んになると予測されている. また、これら システム実現の手段として、システムレベルでのハードウェア/ソフトウェアの協調設計手法の研究も進 められている.

このようなシステム開発の過程において、エンジニアはできるだけ使いなれたマイコン部品を利用す る場合が多い.これはソフトウェアエンジニアの意向でもある.これまで利用経験のあるマイコンのソ フトウェア資産が活用でき、開発期間も短縮可能となる.しかし、システム設計では、そのシステムの後 継機種でありながら、機能の追加や性能向上が求められる場合、経験のあるマイコンが選択できない場 合がある. 上述のようにマイコン製品にはファミリがあり, ファミリ内の派生品種をシステム仕様に合 わせてピンポイントで選ぶ必要があり, 往々にしてタイマあるいは Pulse Width Modulation (PWM) など の周辺機能が足らない場合が発生する.ユーザから「タイマや PWM が足らないから追加してほしい」と要 求されても、開発費用や購入数量が見込めなければ半導体メーカ側としてはマイコン製品を一品種増や すことはできない.また,上述の Intel 4004 のようなビジネスモデルでない限り,半導体メーカとして はビジネスを辞退するしかない. このような場合, ユーザがソフトウェアで機能を追加することも可能 であるが,組み込み機器でこのようなソフトウェア機能を追加すると,CPU に負荷が掛かり全体の機能/ 性能や割り込み等のタイミングに影響がでるため、できるだけ避ける必要がある.したがって、所望の周 辺機能が必要な数をもつ上位機種あるいは他のファミリ製品を選ぶことになる.場合によっては他社の 使用実績のないマイコンを選択せざるを得ない.経験値の高いエンジニアであれば対処可能でも、経験 値の少ないエンジニアにとっては高いハードルとなる.最後にどうしても手に入らない場合は、PLDを追 加して必要な機能を補填することになり、ハードウェア設計の追加作業が必要となる. このように、ユー ザはマイコン製品選択時にマイコン製品のファミリ内の派生品種をピンポイントで選ぶ作業に多くの時 間を費やすことになる.

【半導体メーカ側の現状】

半導体メーカが準備するマイコン製品ファミリには、CPU/動作周波数,内蔵メモリ等が同じ仕様であっ ても、周辺機能の種類/搭載数が異なる製品が多い.これは半導体メーカ側がマイコン製品を開発する際 に、チップサイズの許容範囲内で、内蔵メモリや周辺回路に冗長を持たせ、多めに周辺回路を搭載するの が常套手段となっている.さらにこれらの配線をマスク工程、あるいはワイヤーボンディング等で、パッ ケージ外形と I/0 ピンの配置仕様に合わせて配線を行い、周辺回路の組み合わせや I/0 ピン配置を後工 程で決めている.現状、マイコン製品の中でユーザが定義できるハードウェア部分は、内部の周辺機能を レジスタ設定により指定の I/0 ピン切換え、I/0 ポートの入力/出力設定、プルアップ/プルダウンの切り 替え等の入出力ポート部に限定されている.

また,以前からマイコン製品に FPGA 等のプログラマブルロジックデバイスを取り込む検討[2-1]がな されてきたが,特許(USRE34383/R.H.Freeman),US464248/W.S.Carter[2-2])および論理設計・実装設計 ツール等のハードウェア設計開発環境の課題もあり、なかなか製品化されなかった.しかし、2002年に なってマイコンに PLD を搭載した PSoC が製品化された[2-3].この PSoC にはユーザモジュールと呼ばれ る部分にアナログおよびデジタルの再構成部分を搭載している.デジタル再構成部は「デジタル・システ ム」と呼ばれ、Universal Digital Block (UDB)のアレイと、予め準備されたカウンタ/タイマ/PWM およ び通信インタフェースモジュールで構成され、利用する場合に内部結線で接続して利用する.さらにユ ーザ I/0 モジュールを利用することで入出力ポートをフレキシブルに設定できるようになっている.こ の UDB は Complex Programmable Logic Device (CPLD)をベースに構成されており、ハードウェア/ソフ トウェアエンジニア向けの専用の設計ツールを用いて実装される[2-4].2012年以降、IoT 機器の研究開 発において各種センサ部との接続にアナログ再構成部分「アナログ・システム」が重宝され、センサネッ トワーク機器応用に多く検討されている.



半導体メーカでは図 2-2 に示すように、マイコンを主体とし、マイコン製品内に PLD を取込むアプロ ーチ (a) と、PLD を主体とした PLD 内に CPU/マイコン Intellectual Property (IP) をソフトウェア/ハ ードウェア IP として取り込むアプローチ (b) がなされており、今後もこのようなアプローチが積極的に 進められていくと予想される. さらに C 言語によるアルゴリズムレベルから Register Transfer Level

(RTL)設計に使用される Hardware Description Language (HDL) 言語に変換する環境等が提供され,設計効率・精度の向上を目指している. この PLD に CPU が実装される場合は, CPU コアの IP を提供するプロバイダー/ツールベンダの環境を利用してソフトウェアの開発を行うことになる. さらにトップダウン設計を目指したハードウェア/ソフトウェアのコ・デザインの研究も進められ,従来のハードウェア開発を優先したソフトウェア開発から,開発途中でもハードウェア・ソフトウェアの機能分割が変わっても対応可能な協調設計手法が研究されているが,ユーザ側の設計・実装スキルやコスト面で,まだハードルは高い.

#### 2.1.2 プログラマブルロジックデバイス技術動向

図 2-3 にプログラマブルロジックデバイスとコンフィギュレーション用メモリの変遷を示す. プログ ラマブルロジックデバイスは 1970 年代から AND-OR アレイ構造にヒューズを用いた一回限り構成可能デ バイスが市場に登場し, 1980 年代半ばにはマイコンと同様に EPROM/EEPROM 等の不揮発性メモリの採用で 繰返し書換え可能なデバイスとして Simple Programmable Logic Device (SPLD) が, さらに Static Random Access Memory (SRAM) の Look Up Table (LUT) に Flip-Flop (FF) を加えた構造の基本論理素子を持つ FPGA などが登場した. 1980 年代後半には SPLD をブロック拡張した CPLD, アンチヒューズ FPGA が製品化 され, さらに 1990 年代半ばにはフラッシュ FPGA 等が登場する. 市場では基本的に一回限り, または繰 り返し再構成可能なデバイスとしては, Intel/CPLD と Xilinx/FPGA に代表され, 現在も各メーカ主導の もと, デバイス開発と製品展開および設計ツールが展開されている.

|               | 1970年代    |          | 1980年代   | 1990年代  | 2000年代   | 2010年代       |
|---------------|-----------|----------|--|---|--|--------------|
| プログラマブルロジック   |           | PAL (AND | -OR Array/Fuse)<br>SPLD(AND-O<br>FPGA(LU<br>CF<br>An | R Array /EP/EEPROM<br>T+FF /SRAM)<br>PLD(SPLD Block / EP/<br>ti-Fuse FPGA(基本Gat<br>Flash FP | )<br>EEPROM)<br>ee /Anti-Fuse)<br>GA(基本Gate /Flash RO<br>DRP(LUT/ALU Array | M)<br>/SRAM) |
| 設計<br>手法<br>人 |           |          | Gate Arrey (LSI Log<br>Standerd Cell (V              | ric)<br>'LSI)   |  |              |
| ⊞ –ீ          | SRAM      |          |  |   |  |              |
| メロ            | EP/EEPROM | м        |  |   |  |              |
| モクリラ          |           |          | Flash  | ROM   |  |              |
| 4             |           |          |  |   | FeRAM  | ReRAM/MRAM   |

図 2-3 プログラマブルロジックデバイスとコンフィギュレーション用メモリの変遷

これらプログラマブルロジックデバイスは、システムあるいは LSI の一部を補う高速画像処理や通信 インタフェース等の I/O デバイス応用等に多く利用されてきたが、2000 年代に入るとコンシューマ製品 (デジタル家電/デジタル AV 機器) への採用も実現した.リソグラフィ技術、開発環境の改善に伴い、複 数の CPU、DSP/コプロセッサ等々の実装が可能となり、ASIC/SoC と同様に利用された.最大の理由はコス トである.半導体メーカでカスタム ASIC を開発する場合、半導体プロセスの微細化が進み、フォトマス ク等に費やされる開発費が膨大な費用になり、家電品一機種の開発では採算が取れない状況になってき たからである.また、2000 年前後から Dynamic Re-Configurable Processor (DRP) の研究が盛んになり [2-5]、2010 年前後に一部のユーザで映像機器、業務用印刷機等で採用されたが[2-6][2-7]、デバイスコ スト、消費電力、実装時のソフトウェアスキル、開発環境およびツール操作の複雑さも加え一般化してい ない. 将来的には、ヒューズ/アンチヒューズを除きこれら PLD はマイコンと同様にコンフィギュレーション 用メモリの変遷とともに進化していくと予測される.特に FeRAM, MRAM 等の不揮発性 RAM は性能面,コ スト面でも魅力的な材料であり、新たな製品展開のキーテクノロジーと考えられる.

現在, PLD は市場で一般化が進み,高集積度,低消費電力,量産効果によるコストダウンを実現し,製品サイクルの短いコンシューマ,携帯機器にも採用されるとともに,車載用にも検討され始めてきた.これらのプログラマブルロジックデバイスを記憶素子,基本論理素子で分類した結果を表 2-1 に示す[2-8].

表 2-1 プログラマブルロジックデバイスの分類

| アーキテクチャ | 名称   | 記憶素子               | 基本論理素子          | 特徴        |
|---------|------|--------------------|-----------------|-----------|
|         | PLA  | ヒューズ               | AND-ORアレイ       | 一回限り構成可能  |
|         | SPLD | EPROM              | AND-ORアレイ+マクロセル | 繰り返し再構成可能 |
|         | CPLD | EEPROM<br>FlashROM | SPLDブロック        | 繰り返し再構成可能 |
|         | FPGA | SRAM               | LUT+FF          | 繰り返し再構成可能 |
| 細粒度タイプ  |      | アンチヒューズ            | 基本ゲート           | 一回限り構成可能  |
|         |      | FlashROM           | 基本ゲート           | 繰り返し再構成可能 |
| ALUタイプ  | DRP  | SRAM               | LUT、ALUなど各種     | 動的再構成可能   |

アーキテクチャとしては

1) AND-OR アレイ (プロダクトターム方式)

2) 細粒度タイプ(LUT 方式または基本ゲートの2種類)

3) Arithmetic Logic Unit (ALU) タイプ (ALU アレイ方式, その他)

に分類され、それぞれ利用されている記憶素子(記憶方式)によって、一回限り、または繰り返し再構成 可能かが決まる.これらは信頼性、使用される環境等の利用目的によってユーザが選択することになる. この中でも CPLD および FPGA は、大容量化を積極的に進め、最先端のリソグラフィ技術をドライブする キーデバイスの役割も果たしている.さらにハードウェア IP/ソフトウェア IP の取り込みを進め、複数 の CPU/DSP や画像信号処理等の専用アクセラレータなど様々な IP の実装が可能となってきている.開発 環境等も従来の HDL/RTL 設計環境に加え、さらに上位レベル設計可能な C 言語設計環境の研究開発が進 められ、MATLAB などのアルゴリズム・シミュレーション環境とリンクしたアプローチも準備されるなど、 ユーザの開発環境のバリエーションも充実してきている.

このように、PLD はプロトタイピング等の試作評価や生産数量の少ないシステムなどで、TAT やコスト 面で ASIC に比べ有利とされ、開発環境の発達とともに積極的に利用されてきた.近年はカスタム/専用 LSI は、LSI 製造プロセスの微細化にともない LSI の開発・製造コストが飛躍的に上がり、PLD は ASIC の 代用品として利用されるようになってきており、プログラマブルロジックデバイスの利用はますます増 えてきている.

図 2-4 に各デバイスの位置づけを示す.カスタム IC/ASIC は専用設計されているため性能は高く,フ オトマスクベースの高密度な実装が可能であるが,汎用性が低い. ASSP は特定分野・用途向けに限定的 な範囲内で汎用性のある専用回路を搭載し,特定用途向けの性能も維持している.



図 2-4 各デバイスの位置づけ

一方、PLD は汎用性が高いが、実装時の配置配線の遅延時間の最適化設計に性能が依存する.PLD は最 新のプロセス技術で製造されているが、汎用性を高くするため基本論理素子およびこれらを自由に結線 できる機構を実装しているため、製品のチップ面積は大きくなる.また、回路の実装効率もまだ低く、ユ ーザが実装する回路の集積密度は低い.さらに基本論理素子、配線機構が多く、配線が長くなると消費電 力も増え、動作速度(遅延の発生)にも影響する.DRP の ALU は、CPU と同じノイマン型アーキテクチャ であるが、ALU アレイによる並列動作のため、性能は高いが消費電力が増加する.

マイコンはこれらデバイスの中では一番汎用性が高いが,性能は低い傾向にあった.近年は CPU のマ ルチコア化も進み性能も向上している.

表 2-2 に汎用性,性能,消費電力および機能実装上の難易度などの観点から各デバイスを評価した結 果を示す.機能実装,性能,ハードウェア設計の自由度および消費電力設計面から考えるとカスタム IC/ASIC,または ASSP が望ましいが,開発費(コスト),開発期間の点で厳しい.特にカスタム IC/ASIC はユーザの開発費負担が重く,市場も少量多品種に移行しており容易に作れない状況にある.汎用性お よび開発費・開発期間の点で,標準 IC であるマイコン, PLD が有利であるが, PLD では実装手法,設計ス キルによって実装効率が変化し,また単価の点で不利である.

性能や消費電力の面で、マイコンが優位となる.マイコンはソフトウェアによる柔軟性の高さゆえの有 意差があるが、ハードウェアの自由度は全く無い.機能/集積蜜度については初めから所望の機能を集積 するフルカスタムが一番有利である.マイコンは豊富な周辺回路機能とソフトウェアの活用をすること でユーザの要求を一定のレベルまで満たすことができるが、ハードウェアの柔軟性はないため、システ ムに依存した I/0 デバイスの追加を余儀なくされている.

表 2-2 各デバイスの比較

|                   | カスタム<br>/ASIC   | ASSP         | PLD<br>(CPLD/FPGA) | マイコン         | DRP(参考)         |
|-------------------|-----------------|--------------|--------------------|--------------|-----------------|
| 汎用性               | ×               | Δ            | 0                  | Ô            | 0               |
| 性能                | Ø               | 0            | 0                  | 0            | Ø               |
| 消費電力              | Ø               | 0            | Δ                  | 0            | ×               |
| 機能実装              | Ø               | 0            | Δ                  | 0            | Δ               |
| 開発費<br>(コスト)      | X<br>(多:◎, 小:×) |              |                    | Ø            |                 |
| 開発期間              | ×               | 0            | Ô                  | Ô            | Ô               |
| 設計 の自由度,<br>性能・電力 | Ø               | Δ            | Δ                  | ×            | Δ               |
| 機能/集積蜜度           | Ø               | 0            | ×                  | 0            | ×               |
| プログラマビリティ         | X<br>(マスク)      | 0<br>(フィールド) | <b>(</b> フィールド)    | 0<br>(フィールド) | <b>(</b> フィールド) |

2.1.3 マイコンとプログラマブルロジックデバイスの課題

マイコンとプログラマブルロジックデバイスの課題を以下にまとめる.

- 1) マイコンの課題
  - (1) ハードウェアの自由度が無い
    OTPROM 搭載マイコン出現でソフトウェアの実装に関しては、フィールドプログラマブルになったが、ハードウェアはまだフィールドプログラマブルになっていない.
  - (2)各社の膨大な種類のマイコン製品群から部品選択 依然として、ユーザは各半導体メーカのマイコン製品のファミリ/派生品の中から、所望の機 能・性能を持つマイコン製品をピンポイントで選ぶ必要がある.
  - (3) チップサイズの許容範囲内で、内蔵メモリや周辺回路を多めに搭載するのが常套手段となっており、使われない周辺回路も多い.
  - (4)部分的にハードウェアプログラマブル技術を採用 一部のマイコン製品ではプログラマブルな入出力ポートが搭載され、ユーザが I/O ポートを 定義できる.また、PLDを搭載したマイコン製品 PSoC が 2002 年に製品化されたが、一般化は していない.近年になって IoT 機器等のセンサとのインタフェース部に利用されはじめたが、 アナログ再構成部分の評価が高い.
- 2) プログラマブルロジックデバイスの課題
  - (1)ハードウェア設計スキルが必要
    - PLDは、開発費/開発期間ともに従来のカスタム IC 開発に比べ有利であるが、各プログラマブ ルロジックアーキテクチャは、基本論理素子の構造、記憶素子および配線に依存した設計制約 があり、さらに開発環境等の配置・配線技術等のハードウェア設計の知識とスキルが必要とな

る. さらに設計エンジニアのスキルのレベルによって、実装効率が変動(約 30~60%程度) する.

(2) 実装効率が悪い場合,使わない PLD リソースが多く存在する.

## 2.2 マイコン搭載プログラマブルロジックデバイスアーキテクチャの探索

上述の課題に対して、さらに掘り下げるため PLD および DRP のアーキテクチャ、実装手法といった点から分析を進め、これらプログラマブルロジックデバイスのマイコン搭載への適性を探るため、再度 PLD の定義を確認する、

1) プログラム可能な論理回路デバイスで構成されている

2)標準品として購入可能である

3) ユーザが自ら(フィールドで)回路設計および実装が可能である

4) ハードウェアの仕様変更があった場合でも即座に設計変更の対応が可能である

以上の観点から,主要な PLD デバイスとして, CPLD, FPGA および DRP (ALU アレイ)を選択し, それぞれのアーキテクチャを分析する.

2.2.1 プログラマブルロジックデバイスの構造分析

図 2-5 に各プログラマブルロジックデバイスの特徴示す. CPLD は, SPLD を基本ブロックとして, 複数の SPLD をプログラマブルスイッチで結合された構成となっている. ロジック部およびスイッチ部分の遅延時間が一定になるように配置され, 比較的設計が容易とされる.

FPGA は、ロジック部の Basic Logic Element (BLE)が、縦横に配置された配線部分の間に配置される アイランド方式で構成されている. BLE を結合する配線の自由度が高い分, 配線遅延時間は, 結合する BLE の位置によって変化するため, 注意が必要である.

DRP は、一般に ALU アレイで構成され、外側に隣接配置されたメモリのデータを ALU が演算し、その結果を次の隣接された ALU に伝達するといた具合に処理され、演算処理アルゴリズム、演算回数によって ALU 同士の結線や演算フローが動的に変わる[2-9]、[2-10]、[2-11].また、ALU とメモリを混載した構成 も提案されているが[2-12]、アプリケーションレベルの柔軟性は高いが、冗長性が高いためコスト高であ るとともに、適用範囲も限られてくる.さらに LUT をカスケード接続する方式も報告されているが[2-13]、 LUT を利用する場合、参照のために CPU アクセスが必要になり、CPU 性能/システム性能の劣化を引き起 こす要因となる.

CPLD と FPGA の特徴からマイコン向けプログラマブルロジックデバイスの要件として下記が導き出される.

- 1)物理的な配置配線の作業,特に RTL 設計時の遅延時間の最適化設計作業を最小化,または無くす事が望ましい
- 2) 細粒度の CPLD/FPGA の基本論理素子は、プログラマブルロジックデバイスとして利用していない 時の利用方法は限定的な小規模メモリに限られる
- 3) メモリを利用する LUT が実装方法としては扱いやすいと考えられるが、現状の FPGA の基本論理素 子である BLE では LUT のメモリサイズが小さく、実装はゲート回路レベルであり、かつ配置配線

を多用する.中粒度〜粗粒度のメモリで,ゲート回路レベルより上位の機能を実装し,かつ配置配 線を最小限度にすることが望ましい



図 2-5 各プログラマブルロジックデバイスの比較

以上のような状況とマイコン製品の特質および対象ユーザであるソフトウェアエンジニアを考慮し、 プログラマブルロジックデバイスとして使用しない場合は、ある程度大きい容量のメモリとして利用で きれば内蔵メモリとして活用できる可能性があり、マイコン製品・対象ユーザにとって親和性が高いと 考える.

次に、LSI 開発時の情報処理のプロセスの観点から分析する.LSI の開発・実装をする場合、図 2-6 に示す情報処理のプロセスが必要となる.まず、①アルゴルズム設計を行い、②機能分割およびノイマ ン型コンピュータ処理を行うための逐次処理化を行う.次に論理演算のための③2 値化/真理値表を作成 する.この真理値表から④論理式に表現するとともに、回路の動作・性能向上や部品点数の削減等の簡 略化が行われ、⑤論理ゲート回路に置換(動作合成)、ハードウェアレベルであるトランジスタ回路に 変換され、最終的にLSI 実装/配置配線に利用される.

これらのプロセスは、実装するデバイスのアーキテクチャに依存する.既存の LSI の実装では基本ゲ

ート回路で組み合わせ回路を表現し、CPLD ではこれを置換して AND-OR アレイにマッピングされる. FPGA では真理値表を用い論理式を簡略化し基本論理素子に準備されたルックアップテーブルのメモリ上にマッピングされ、組み合わせ回路を表現する.また、これ以外にも決定グラフを使い二分岐決定木での表現も可能である.



図 2-6 LSI 実装のための情報処理プロセス

各デバイスの構造および実装のための情報処理プロセスから,基本ゲート回路を使ったハードウェアの実装方法より,2 値化(真理値表)を利用し,これらを LUT のメモリ上に実装して配置する,または CPU 上で動作するプログラムとメモリを利用した手法が有効と考えられる.

ここで、プログラマブルロジックデバイスで実現すべき組み合わせ回路と順序回路は、以下の定義となる.

- ・組み合わせ回路:ある時刻の出力信号が,現在の入力信号で一意的に決まる回路 NAND/NOR/ENOR やインバーター,マルチプレクサ等
- ・順序回路:ある時刻の出力信号が現在の入力信号と過去入力信号の影響を受けて出力が決定され る回路(記憶素子内蔵)

フリップフロップ,カウンタ,レジスタ等

これらは図 2-7 に示すように, FPGA の BLE を使って組み合わせ回路を実装できるが,規模によって複数の BLE を複雑な配置配線が必要となり,実装効率は良くない.また,順序回路実装する場合は,組み合わせ回路または FPGA 内にあるメモリブロックを利用して実装される.



図 2-7 組み合わせ回路と順序回路の FPGA 実装

この順序回路にはムーアモデルとミーリモデルの2つがあり、それぞれの特徴を仕様に応じて実装す る必要がある.特に、ムーアモデルは、簡単な回路構成で、出力にハザードが生じにくい特徴を持ってお り、このムーアモデルを前提に基本演算素子のアーキテクチャの探索を行った.

一般に CPU に用いられるシーケンス制御部を参考に、基本演算素子内の制御回路の制御方式の比較を 行った.図 2-8 にムーアマシン(有限状態機械)の構成例を示す.このムーアマシンは、組み合わせ制御 論理を実装した専用の組み合わせ回路と記憶素子であるレジスタで構成したものである.これらは、順 序回路の仕様にしたがって、専用の組み合わせ回路で構成されるため、汎用性は低い.



図 2-8 ムーアマシン(有限状態機械)の構成例



命令レジスタの命令操作コードフィールド

図 2-9 マイクロプログラム制御による順序回路の構成例

次に、図 2-9 にマイクロプログラム制御による順序制御回路の構成例を示す.このマイクロプログラ ム制御による順序制御回路は、CPU に採用されている順序回路と同じ構成となっている.マイクロプロ グラムを記憶する ROM/Programmable Logic Array (PLA) とアドレス制御回路部分で構成されている. 制御回路部分の特徴はアドレス選択論理, Program Counter (PC) および PC のアドレス値のインクリメ ント用加算器で構成され、これらを使って入力するアドレスを制御することで順序回路を構成してい る.制御回路がシンプル、かつ極めて柔軟に対応できる汎用性の高い順序回路構成になっている.

ただし, ROM/PLA を利用して,上述の有限状態機械と同様に制御仕様を専用化する方法がとられている[2-14].

## 2.3 マイコンアーキテクチャの比較

大型コンピュータやパソコン等では、CPU はプログラムメモリとデータメモリを同一メモリ上で取り扱うノイマン型アーキテクチャが一般的である.また、シングルチップマイコンでは、ノイマン型アーキテクチャとハーバードアーキテクチャの2 種類が存在する(図 2-10). 汎用のマイコンアーキテクチャでは、バスの輻輳対策、コスト/消費電力等の理由からハーバードアーキテクチャが多く採用されている. これはメモリ利用の柔軟性より、比較的小型の組み込み機器に利用されることを前提に、プログラムメモリとデータメモリを使い分けることで、小型かつ動作周波数を低く抑えながら性能を維持し、低消費電力化、低コスト等のメリットを優先するためである.

プログラマブルロジックデバイスをマイコンに搭載する場合,このマイコンのアーキテクチャによって、実装手段は変わる.したがって、マイコンに搭載する場合、ノイマン型アーキテクチャとハーバードアーキテクチャの双方を考慮する必要があるとともに、マイコンとプログラマブルロジックデバイスの利用方法の親和性を高める必要がある.



図 2-10 ノイマン型アーキテクチャとハーバードアーキテクチャ

## 2.4 結言

上述のマイコンおよびプログラマブルロジックデバイスの課題を踏まえて、マイコン製品の特質として、低コスト、使い勝手等、対象ユーザであるソフトウェアエンジニアにとってメリットのあるマイコン 向けプログラマブルロジックデバイスのコンセプトとして、「CPU から通常の内蔵メモリとしてアクセス 可能、かつマイコンの周辺回路としても利用可能」とし、さらに以下の要件を追加する.

- プログラマブルロジックデバイスのリソースを最大限利用する マイコンの周辺回路およびプログラマブルロジックデバイスには使われない部分があり、この使われない部分が有効活用できることが望ましい.
- 2)周辺回路機能を実装する場合に RTL 設計スキルを必要としない マイコンを活用するビジネスでは、各応用機器向けのプラットフォームが準備され、特に、組み込み機器系のユーザはこのプラットフォームをベースにシステム開発を進める.このようなシステム開発ではマイコンのソフトを開発するシステムインテグレータが主体となってシステム開発・ 評価を進める.このため、このようなプラットフォーム上でプログラマブルデバイスを搭載したマ イコンをソフトウェアエンジニアが利用することを想定した場合、ハードウェア設計(RTL 設計) スキルを必要としない実装設計が望ましい.
- 3)従来のマイコン利用方法、CPU性能に影響しない メモリマップやアドレッシング、割り込み等々のマイコンのプログラムを開発する際に、特別なル ールや制限を持たせないこと、すなわち、マイコンのソフトウェアエンジニア向けに、できるだけ 従来のソフトウェア開発のルールに則った利用方法であることが望ましい。
- 以上の3点を追加し、マイコン向けプログラマブルロジックデバイスの開発コンセプトとした.

## 参考文献

[2-1] 山崎尊永, "CQ 出版社技術解説 プログラマブル・ロジックを集積した SH マイコンのすべて-FPGA/PLD 市場に参入する日立製作所の取り組み "http://www.kumikomi.net/archives/2002/01/01shpld1.php?page=2

- [2-2] 平成 18 年度特許出願技術動向調査報告書"リコンフィギャラブル論理回路,"(2007).
- [2-3] http://www.cypress.com/ "Cypress Roadmap MCU Portfolio Q1 2017"
- [2-4] http://www.cypress.com/ "PSoC® 5LP: CY8C52LP ファミリ データシー ト" (2016.10.26)
- [2-5] 末吉, 天野: リコンフィギャラブルシステム, オーム社(2005)
- [2-6] "やわらかくなる LSI"日経エレクトロニクス, 2009 年7月 27 日号 (2009)
- [2-7] "動的再構成プロセッサ技術がついにデジカメに"日経エレクトロニクス, 2011年8月22日号
- [2-8] 天野, et al.: FPGA の原理と構成, オーム社 (2016)
- [2-9] V. Baumgarte, G. Ehlers, F. May, A. Nückel, M. Vorbach, and M. Weinhardt, "PACT XPP A self-reconfigurable data processing architecture," The Journal of Supercomputing, vol. 26, issue 2, pp. 167-184, Sept. 2003.
- [2-10] T. Sato, H. Watanabe, and K. Shiba, "Implementation of dynamically reconfigurable processor DAPDNA-2," Proceedings, IEEE VLSI-TSA International Symposium on VLSI Design, Automation and Test, pp. 323-324, Apr. 2005.
- [2-11] H. Amano, S. Abe, Y. Hasegawa, K. Deguchi, and M. Suzuki, "Performance and cost analysis of timemultiplexed execution on the dynamically reconfigurable processor," Proceedings, IEEE Symposium on Field-Programmable Custom Computing Machines, pp. 315-316, Apr. 2005.
- [2-12] G. Ansaloni, P. Bonzini, and L. Pozzi, "EGRA: A coarse grained reconfigurable architectural template," IEEE Trans. on VLSI Systems, vol. 19, no. 6, pp. 1062-1074, Jun. 2011.
- [2-13] K. Nakamura, T. Sasao, M. Matsuura, K. Tanaka, K. Yoshizumi, H. Nakahara, and Y. Iguchi, "A memorybased programmable logic device using look-up table cascade with synchronous static random access memories," Japanese Journal of Applied Physics, vol.45, no.4B, pp.3295-3300, Apr. 2006.
- [2-14] J.L.Hennessy, D.A.Patterson : Computer Organization & Design, Morgan Kaufmann Publishers (2005)

## 第3章 FPSM アーキテクチャ

## 3.1 緒言

本章では、マイコン向けプログラマブルデバイス FPSM アーキテクチャについて述べる. 具体的には、 プログラマブルロジックデバイスとして利用するための鍵となる基本論理素子 PMU アーキテクチャのモ デル開発およびこの PMU で用いるマイクロ命令/アドレス制御の動作確認を行った結果を述べる. また、 これら PMU を複数接続するために必要な配線機構であるスイッチボックス (Switch Box:SB) とこれら のアレイ構成、および CPU と接続するための MCU インタフェースについて述べ、これらの要素を組み合 わせたマイコンに搭載可能な FPSM アーキテクチャモデルを開発した. これらは全て SystemC を用いたモ デルベース開発手法を使って開発を行った. さらにマイコンに実装する場合の FPSM のメモリ空間の管理 手法、プログラマブルロジックデバイスとしての利用方法について述べ、粗粒度メモリ群を内部メモリ として利用でき、かつプログラマブルロジックデバイスとしても利用可能な FPSM アーキテクチャについ て記述する.

## 3.2 基本論理素子 PMU アーキテクチャ

前章のマイコンおよびプログラマブルデバイスのアーキテクチャの技術課題およびマイコン向けプロ グラマブルロジックデバイスのコンセプトを踏まえ,基本論理素子 PMU アーキテクチャを開発した.ま た,モデル開発にあたっては SystemC を用い,モデルベース開発手法を用いアーキテクチャモデルの開 発を行った.

#### 3.2.1 基本論理素子の検討

マイコンにはレジスタやカウンタ/タイマなどの機能部品が搭載され、多用される.また、PWM、FIFOお よび通信インタフェースなどの周辺回路もレジスタやカウンタ/タイマと連動して利用されている.これ らの周辺回路機能は、CPUを使ってソフトウェアでも実装可能である.このように、メモリ、レジスタ、 カウンタ/タイマおよび順序回路を利用し、シーケンスプログラムが実行されることで周辺回路機能は実 装可能と考えられる.さらに CPU の負荷を掛けずに実行することができれば、従来にない新しいプログ ラマブルロジックデバイスの実装スキームの創生が可能である.従来の PLD では、細粒度の SPLD や BLE では最小単位の基本論理素子による上述のような実装の実現は厳しく、PLD 上に新たに回路設計・実装を 行い実現するしかない.また、利用していない LUT をメモリとして利用することも可能ではあるが小規 模に限られる.ある程度の容量のメモリを持ち、かつレジスタ、カウンタ/タイマと連動し、シーケンス プログラムが実行できる仕組みあれば、マイコンの特質を生かす基本論理素子として最適と考える.

#### 3.2.2 コンセプトと課題

ここで,前章で述べたマイコン向けプログラマブルロジックデバイスの開発コンセプトとその課題を 再度整理する.

・コンセプト①:プログラマブルロジックデバイスのリソースを最大限利用する

PLD に使われている基本論理素子である AND-OR アレイと LUT を「有効活用」することを前提に比較し、実装されていない部分を他の機能に利用できると仮定した場合、

- (1) AND-OR アレイは、ハードウェアである論理ゲートの塊であり、利用されていない場合の再 利用は難しい.
- (2) LUT は基本的にメモリそのものであり、プログラムまたはデータ用メモリとしての利用可能であるが、論理ゲートを表現するため4~6入力/1出力のLUTでは細粒度メモリで構成されおり利用は難しい.したがって、LUTを内蔵メモリとして用いることが有効な手段と考えられるが、現状のLUTは細粒度メモリで構成されており難しい.内蔵メモリとして利用する場合は、ある程度粒度の大きいLUTが望ましい.
- ・コンセプト②:周辺回路機能を実装する場合に RTL 設計スキルを必要としない
  - プログラマブルロジックデバイスは、ハードウェア設計エンジニア向けであり、回路設計には RTL 設計手法とそのツールを操る知識とスキル、経験値が必要である. PLD 設計の経験のないソ フトウェアエンジニアが利用している環境、またはこれに追加することでプログラマブルロジ ックデバイスの実装を可能とする手法が必要.
- ・コンセプト③:従来のマイコン利用方法, CPU 性能に影響しない
  - 従来のプログラム開発のルール/スキルを踏襲することをで、ソフトウェア実装との親和性の高 いプログラマブルロジックデバイスおよび実装方法であること. さらに、CPU の性能/ソフトウ ェアの実装に影響しないよう、ハードウェア同様に CPU から自立し、実装した機能が自律動作 可能なことが望ましい.
- また、新たに上述の「マイコンの特質を生かす基本論理素子」を鑑み、下記コンセプトを追加する.

・コンセプト④:カウンタ/タイマ機能を基本とする

マイコンの周辺回路にはカウンタ/タイマ機能を利用する回路が多い.

- (1) カウントダウンタイマ/カウントアップタイマ
- (2) インターバルタイマ, ウオッチドックタイマ
- (3) インプット/アウトプットキャプチャ
- (4) コンペアマッチ (PWM)
- など、これらを組み合わせて利用する.

以上,コンセプト①~④を考慮し,マイコン向けプログラマブルロジックデバイスでは,一つの基本論 理素子で,カウンタ/タイマ機能を実装できること,また,このカウンタ/タイマ機能が実装可能な粒度の メモリを最小単位として利用できることを前提に基本論理素子モデル作成を行った.ここで,カウンタ/ タイマ回路は順序回路で実現可能であり,検討する基本論理素子モデルは,順序回路が容易に実装可能 なアーキテクチャとする.

3.2.3 カウンタ/タイマ機能を実装する基本論理素子モデルの検討

メモリで、かつ順序回路が実装可能なアーキテクチャの開発を行うため、SystemCを用いたアーキテク チャモデルの作成/評価を行った.

初めにワード長が8ビットのメモリモデルと8ビットカウンタの真理値表を作成し、メモリ入力アド レス値に対応したカウンタ出力データを準備し、実験を行った.スタート開始信号(以下, Enable 信号) を与えると、予め準備したスタートレジスタに記憶されたアドレスがメモリアドレスとして取り込まれ、 メモリに記憶されたカウント値を出力する.入力されたアドレスに記憶されたデータが出力されるとと もに、この出力値を次のアドレスとして利用するため帰還ループを設け、これを経由してメモリアクセ スさせることで自律的にカウントアップを始める機構とした.

さらにカウントアップ時,指定のカウント値に達した場合の Carry Flag (CFLAG) 信号や,これらの信 号を使ってカウントを終了させる制御回路が必要となる.そこで,これらの信号フラグ用のメモリと機 構制御部を追加した初期のモデル (図 3-1) を作成し,SystremC でモデル化しシミュレーション環境構築 と評価実験を行った.シミュレーション環境は,SystemC 2.1.v1,波形出力は,GTK Wave 3.0.19 (Windows XP SP2) の環境で行った.

モデル化時のメモリ構成は8ビット×256 ワードすなわち2048ビットの粗粒度メモリを前提としたが、 フラグ信号2ビットが追加され、10ビット×256 ワード構成のメモリが必要となった.出来るだけ特殊 なメモリを利用しないため2048ビットの粗粒度メモリを2個準備し、一つは8ビットカウンタ用の真理 値表を、もう一つにはフラグ信号用の2ビットを実装し評価を行った.

図 3-2 に SystemC でモデル化した初期の 8 ビットカウンタモデルのシミュレーション結果を示す.また,図 3-3 にそのシミュレーション波形を示す.

シミュレーション時の動作仕様は,

・動作仕様:8ビットカウンタ上で、16カウントし、カウント完了後停止する

とし、具体的には、Enable 信号により起動し、自律的にメモリ内でアクセスを繰り返し、16 カウント終了時に CFLAG を出力し、停止する一連の動作を確認した.



図 3-1 初期のメモリを使った8ビットカウンタモデル

図 3-2 のシミュレーション結果および図 3-3 のシミュレーション波形からも、カウンタ機能が問題な く動作していることを確認した.次に8ビットの繰り返しカウンタ、16ビットカウンタおよび8ビット PWM の実装を行ったが、モデル機能を追加、変更する度にフラグ制御回路部分の追加変更の必要が出てき た.特に8ビットPWMを実現する場合,複数の基本演算素子を結合し,連係動作させる必要があること, それに伴うフラグ信号の追加およびこれらの信号を使って制御するための追加回路(論理演算回路)が 必要であることが判明した.これは,他の周辺回路を実装する場合も同様な事象が発生すると予測され た.このため基本演算素子に新たな要件を追加した.

新たに追加する要件は,

- 1)カウンタ機能以外,複数結線して利用する場合でも制御回路の変更無く使えること
- 2) 統一されたハードウェアで、かつプログラマブルな基本演算素子であること
- 3) 基本演算素子のメモリが従来のメモリデバイスとして利用できること
- 4) 制御回路は出来るだけ最小限度にとどめること

とし、順序回路を、メモリを使って出来るだけ単純な仕組みで実現できる方式とした.



図 3-2 16 カウントのシミュレーション結果


図 3-3 16 カウントのシミュレーション波形

ここで,前章で述べたマイクロプログラム (マイクロ命令)制御によるアドレス制御方式の導入を行っ た.アドレス制御方式は,構造的にもシンプルであり,汎用かつプログラマブルな順序回路を構成するに は最適な手法である.そこで,初期の8ビットカウンタモデルにフラグ制御を拡張したマイクロ命令に よるアドレス制御を導入し,制御回路部を一元化するとともに,マイコンに適したビット幅,ワード長を 探索し,メモリ仕様の変更を行った.さらに,マイクロ命令を採用することで,シーケンシャルだけでな く,分岐(条件付/無条件)命令等の制御も可能とし,汎用性を向上することとした.図3-4にこの改良 ポイントを示す.



図 3-4 初期のメモリモデルからの改良ポイント

このモデルの改良は、アドレス制御方式の導入にあたり、フラグ信号のマイクロ命令の定義付けを同時

に進め、マイクロ命令の変更とシミュレーション条件の変更を繰り返し、モデル改良を進めた.また、この改良において、所望の機能を実現するために、メモリ容量・制御回路のゲート数の増加を許容し開発を進めた.シミュレーション環境は、上述と同様のSystemC 2.1.v1、波形出力は、GTK Wave 3.0.19 (Windows XP SP2)の環境で行った.以上により、図 3-5 に示す PMU アーキテクチャの基本モデルを開発した.



図 3-5 PMU アーキテクチャモデル

### 3.3 PMU のマイクロプログラム制御方式

この PMU アーキテクチャでは、CPU の PC の機能を実現するため、アドレス/フラグ制御部のセレクタ回 路の後段にアドレスのラッチ回路 (FF) を挿入し、セレクタ回路と連動させることで入力するアドレスを 制御する.この PMU アーキテクチャは有限オートマトンモデルになっており、PMU 単体でクロック、イネ ーブル信号/起動トリガ信号を用いて、自律動作が可能になっている.これは、アドレス/フラグ制御部の ステート制御デューダ (State Transition Decoder:STD) とメモリ部のデータ構造に工夫をするととも に、内部データ帰還ループを追加することで実現している.以下に PMU アーキテクチャモデルの特徴を 列挙する.

- 1) 有限オートマトン (ムーアモデル) であり,入力に対して,一意に出力が決定する. プログラマブ ルなシーケンサ/順序回路が実装可能となる.
- 2)同一アドレス上にデータとフラグが記憶される.データフィールドには現在(t)状態の出力, フラグフィールドには次(t+1)遷移状態が記憶される.あるアドレスがアクセスされると、データ 出力バスから現在(t)状態の出力が出力される.同時にフラグ出力バスから次(t+1)遷移状態が出 力され、アドレス/フラグ制御部に送られ、遷移状態を制御する.
- 3) アドレス/フラグ制御部はフラグによるマイクロ命令制御,複数の入力アドレスからセレクタ選択 を実行する.このセレクタ選択より,無条件分岐が可能となる.
- 4) アドレス/フラグ制御部は上述3) 項の機構により分岐命令が実行可能となり、さらに条件信号(以下, Cond 信号) 等の情報を加えることにより、条件/無条件分岐を与えることが可能となる.

- 5) メモリ仕様は SRAM を想定し、16 ビット×256 ワード構成の 4096 ビットとした. プログラマブル ロジックデバイスとして利用しない場合は、16 ビット×256 ワード構成の 4096 ビット内蔵メモリと して利用可能. プログラマブルロジックデバイスとして利用する場合は、下位 8 ビット×256 ワード をデータフィールド、上位 8 ビット×256 ワードをフラグフィールドとして利用する. データフィー ルドには実装する回路機能の真理値表を、フラグフィールドはその実装する回路機能実現するため のマイクロ命令が実装される.
- 6)組み合わせ回路と順序回路をメモリ(真理値表)とアドレス制御で実装可能.カウンタ/タイマ, PWM, FIFO,調歩同期シリアル等の機能を実現可能.また,FPGAと同様に小規模の論理回路も真理値 表で実現可能.ただし、メモリ構成が粗粒度のため、冗長性が高い.

3.3.1 PMU のマイクロ命令

PMUは、CPUからアクセス可能な通常の内蔵メモリ機能を維持するとともに、このメモリ部と密結合し たマイクロ命令を用いたアドレス/フラグ制御部を採用することで、プログラマブルシーケンサとして動 作する.一般にこのシーケンサ部は、次にどの命令を実行するのかを決める機構と命令アドレス生成回 路を持っており、アドレス/フラグ制御部がこれにあたる.マイコンに実装される場合は、PC、プログラ ムメモリ、命令レジスタ、命令デコーダ、フラグレジスタ等で構成される.

通常の CPU の命令実行の動作ステップは,

ステップ①: 命令の読出し

PC 上に書き込まれたアドレスからそのアドレスが示すメモリ上の命令を読み出し 命令レジスタにロードする.

ステップ②: 命令のデコード フェッチされた命令が命令デコーダを介し,マイクロプログラム制御のフラグ レジスタ経由,あるいは制御する機能・I/0 モジュール等に制御信号が出力され, データの流れ(バス)を指定と同時に,PC は次の命令の読み出しを行う.

例: PC のアドレス値+1 (アドレス値のインクリメント)

- ステップ③: 命令の実行 指定された機能・I/0 モジュール等で命令を実行する.
- ステップ④: 次の命令準備 次の命令を呼び出すためのアドレスを準備する.

といった一連の動作を行う.また,もう一つ命令実行を制御する機能として分岐機能があげられる.現在 のアドレス値から前方または後方のアドレスに分岐することで,実行すべき複数の処理の中から一つを 選択した場合,その処理の先頭アドレスに分岐する,あるいは同じ処理を繰り返し実行する場合は末尾 から先頭アドレスに分岐するといった分岐命令が必要となる.具体的には,条件分岐/無条件分岐命令が あげられる.PMUアーキテクチャも上述と同様な動作を行う機構を持ち,これらはマイクロ命令によって 制御される.PMUでは,基本的に水平型のマイクロ命令の形式(図 3-6)を採用し,フラグフィールドの 8ビットを利用して,ハードウェア制御,機能制御信号に用いられる. CPU では逐次メモリから命令やアドレスを読み出す必要があり、アーキテクチャにも依存するが、命令 実行まで数サイクル必要となる. PMU では、メモリに密結合したセレクタ回路とアドレス制御部があり、 ①命令の読出しが行われると、同時に②マイクロ命令・フラグデコードおよび③データフィールドのア ドレス/データが出力(実行)される.カウンタ機能として利用する場合、「出力データ(カウント値) = 次アドレス」として利用されるため、③実行と④次の命令準備が同時に行われる.出力されたマイクロ命 令はアドレス制御部に伝達され、次アドレスを入力するためにセレクタ回路を制御し、④次の命令準備 が行われる.フラグは出力と同時にハードワイヤードで結線された他の機能モジュール、I/0 モジュール 等に伝達される.

ここで、当初のアドレス制御部分はセレクタ回路を直接フラグで制御を行う機構としていたが、8ビットでは、将来機能拡張する場合に、ビット数が増える可能性が出てくるため、現状4ビットで制御していたセレクタ制御信号を2ビットに圧縮するデコーダを追加した.

PMUの水平型マイクロ命令実行ステップ

CPUの命令実行ステップ



図 3-6 PMUの水平型マイクロプログラム制御方式

図 3-5 に示した PMU の基本アーキテクチャモデルの概要について述べる. PC 機能として,メモリのア ドレスデコーダの前段に FF を挿入し,ここにラッチされたアドレス値が加算器(インクリメンタ)を経 由して,次のアドレス生成を行う.さらにフラグレジスタ,命令レジスタおよび命令デコーダ機能をアド レス/フラグ制御部に一体化した.

メモリ部はワード長が16ビットの256ワード, すなわち4KビットのSRAMを採用し, デフォルト状態 (メモリモード)では通常の内蔵SRAMをワークメモリとして利用できる設定になっている.これはマイ コン上での利用を想定し, プログラマブルロジックデバイスの実装(コンフィギュレーション)を行う場 合, ソフトウェアエンジニアが実装するプログラマブルロジックデバイスのコンテキストを通常の内蔵 RAMに書き込むだけで良く, その後ロジックモードに切り替えるだけで,所望の周辺回路機能が利用でき ることを想定している. PMU のマイクロプログラム制御はハードウェアで構成されたアドレス/フラグ制御部とメモリの上位 8 ビットに実装されフラグ信号によるマイクロ命令と下位8ビットのデータ/アドレス情報を時間的に連動 させることでソフトウェア動作を実現している.

このメモリはフラグフィールドである上位8ビット,データフィールドである下位8ビットの出力が 分割されており、上位8ビットはアドレス/フラグ制御部のSTDに入力されるパスと後段に出力されるパ スを持つ.下位8ビットはセレクタ回路の入力につながるパスと後段に出力されるパスを持つ.ここで、 上位8ビットはアドレス/フラグ制御部のSTDに入力されるパスを経由してフラグ信号とマイクロ命令を 伝達する.これらのフラグ・マイクロ命令はSTDに準備された専用デコーダにより解読され、PMU内の制 御、次段のPMU、または周辺回路を直接制御する.さらに、このSTDにCond信号等を与えることで、分 岐命令時の条件を与えることができ、条件分岐命令が実行される.このようにSTDはこの条件信号とフ ラグ信号をデコードし、入力信号のセレクタ選択部を制御する.セレクタへの入力は、①内部データ帰還 ループ、②外部直接入力、③加算器(+1:インクリメンタ)および④アドレスホールドの4つの入力か ら一つを選択し、メモリに入力するアドレスを選択することができる.

以上のように, PMU のシーケンスプログラムはアドレス/フラグ制御部のセレクタによるアドレス選択 とメモリの上位8ビットに実装されたフラグ・マイクロ命令および下位8ビットのデータ/アドレス情報 が連動する事で実行される.

一般にプログラム内の分岐表現は,

Go to < ラベル名 >: 分岐命令,

if 〈条件 〉 then go to 〈 ラベル名 〉:条件付分岐命令

で表現され、CPU によって実行される. PMU では、図 3-7 に示すようなデータ構造で特定のメモリアドレ ス上に実装する. PMU に分岐命令を実装する場合は、フラグフィールドには、マイクロ命令定義した 8 ビ ットの分岐命令と制御フラグで条件分岐・無条件分岐等を実装し、データフィールドには分岐する 8 ビ ットのアドレスを指定することで、上記ソフトウェアと同等の表現となる.



図 3-7 PMU のデータ構造

PMU でシーケンス動作させるプログラムを実装する場合、ソフトウェアのようなシンタックスルールは

無く、メモリがアクセスされた時点での、現在のデータフィールドの出力データとフラグフィールドの 実行命令/制御信号を実装する.メモリのアドレスとこのデータ構造がリンクする事により、1 命令ステ ップ/1 サイクルのシーケンスを実行する. PMU が 256 ワードの場合は、256 ステップのシーケンスが 256 サイクルで実行される.

次に, PMU 上に 3 ビットカウンタを実装する場合を例に, マイクロ命令/フラグの定義方法, 真理値表 の実装およびその動作について述べる.



図 3-8 ステート制御デコーダ (STD) によるセレクタ制御

ここで前提条件として,

実装するカウンタは3ビットダウンカウンタとする

・アドレス値は外部レジスタから与える任意の値からダウンカウント開始し、ダウンカウント 終了時に CFLAG を出力するとともに、次の任意のアドレス入力を外部(Ext. Reg)から入力で きるように設定する.

以上の要件で,必要なフラグを設定する.ここでは、カウントダウン終了(出力データ値:"000") 時に CFLAG の出力が必要になるため、

CFLAG: 1bit[0]

を定義する.

次に, PMU のセレクタの選択信号 (SSC) は当初4ビットで制御していたが, 圧縮するためデコーダを 追加し2ビット構成とした.図 3-8 に示すように,セレクタの切り替えスイッチ4点(①内部データ帰 還ループ,②外部入力,③インクリメンタおよび④ホールド)に対してセレクタ制御命令を2ビット,

SCC (Selector Control Code) : 2bit[1:0]

で定義する(表 3-1).

#### 表 3-1 セレクタ部の入力選択フラグの定義

| SCC | 内容                                       |
|-----|--|
| 00  | ホールド(FFにラッチされたアドレス保持し入力する.<br>デバックなどに使用) |
| 01  | インクリメンタ(FFにラッチされたアドレス+1で次アドレスを生成)        |
| 10  | 外部入力(分岐命令や外部演算結果の取り込み)                   |
| 11  | 内部データ帰還ループ(出力データをアドレスとして使用)              |

以上により、図 3-9 に示す3 ビットダウンカウンタの真理値表、マイクロ命令/フラグの設定を行う.

|       | Input    |       | Output              | Data       |            |                            |
|-------|----------|-------|---------------------|------------|------------|----------------------------|
|       | Address  | Flag/ | code                | LUT Data   | マイクロコー     | ドでの表現                      |
|       | Bin(Dec) | CF    | SCC                 | Next Add   | A000 CF=0; |                            |
|       | 000(0) 🔫 | 0     | 11<br>( <u>1</u> )  | [Ext. Reg] | A001 CF=1; | go to <mark>[reg]</mark> ; |
|       | 001(1) 🚽 | 1     | 10<br>(2)           | 000(0)     | A010 CF=0; | go to A000;                |
|       | 010(2) 🚽 | 0     | 11<br>( <u>()</u> ) | 001(1)     | A011 CF=0; | go to A001;                |
|       | 011(3) 🚽 | 0     | ( <u>(</u> )        | 010(2)     | A100 CF=0; | go to A010;                |
|       | 100(4) 🚽 | 0     | ( <u>(</u> )        | 011(3)     | A101 CF=0; | go to A011;                |
|       | 101(5) ◄ | 0     | 11-<br>(①)          | 100(4)     | A110 CF=0; | go to A100;                |
| D     | 110(6) 🚽 | 0     | 11<br>(①)           | 101(5)     | A111 CF=0; | go to A101;                |
| Count | 111(7)   | 0     | 11<br>(①)           | 110(6)     |            | go to A110;                |

: 内部データ帰還ループ,
 : 外部入力[Ext. Reg]

図 3-9 3 ビットダウンカウンタの実装データとアドレス選択例

リセット後, PMU にクロックが供給され、メモリ上に3ビットのフラグと3ビットの次アドレスデータ をそれぞれのフィールドにロードする. 任意のタイミングで外部からイネーブル信号を供給する事によ りカウントダウンを始める. この時、ロジックモードではメモリのライトは保護され、書き込みは出来な い状態となっている. リセット時、FF は "000" となり、メモリアドレスが "000"の状態が、初期状態 となる. ここでは、アドレス "000"では②外部入力状態に設定され、この外部レジスタから任意のアド レスが入力され、これを初期値としてカウントダウンを開始する. 外部レジスタからの入力アドレスを "111"として説明する. 入力アドレス "111"が入力すると、フラグフィールドとデータフィールドが読 み出され、命令の呼び出しが行われる. 出力データ "110"がメモリから出力されると、命令の実行と次 の命令が呼び出され、同時に SCC "11"、すなわち①内部データ帰還ループ設定命令が STD に伝達され、 初期値で設定されていた②外部入力状態から①内部データ帰還ループにセレクタを切り替える. これに より先ほどメモリから出力されたデータ "110" が①内部データ帰還ループを経由して,今度は次アドレ スとしてメモリに入力される. 以降,同様にカウントダウンを続け,次アドレス "000" が入力されたと き,フラグフィールドの CFLAG "1" が出力されると同時に SSC "10" が STD に伝達され,再びセレクタを ①内部データ帰還ループから②外部入力に切換え,停止/繰り返しを継続する. この状態で任意のアドレ スが外部レジスタに書き込まれると,再びカウントダウンを実行する. また,図 3-9 にマイクロ命令で表 現した等価プログラムを併記した. ここでは CFLAG の値を使って,次のアドレスに分岐するプログラム となっている.

以上のように、ノイマン型アーキテクチャの特徴として、

- 1) PC が指定するアドレスから次の命令を読み込む
- 2) 命令長分の PC を持つ
- 3) 制御部で命令をデコードする

制御部はコンピュータの他の部分に対して命令を発行,繰り返しを行うため PC の値を替えたり, 条件分岐のために CPU の状態によって PC の値を替えたりすることができる.

が挙げられ,これらの特徴を従来の PMU モデルに取り込み,新しいシミュレーションモデルの改良を行った.

3.3.2 PMU シミュレーションモデル

PMU の基本コンセプトは, PMU を 1 個, すなわち最小単位の基本論理素子を使ってカウンタ/タイマ機能を実装することができることであり, ここでは, 8 ビットのカウンタ/タイマ機能を最小単位としたシミュレーションモデルを作成した.また, このモデルは図 3-10 に示すようにアドレス入力からデータ出力まで, 1 サイクルで動作するモデルとした.



図 3-10 PMU モデルの動作サイクル数

図 3-11 に新しい PMU シミュレーションモデルとその入出力信号を示す.図 3-5 の PMU アーキテクチャモデルをベースに、必要なメモリの Read/Write、モード設定、Logic 動作制御信号等の制御信号を追加し、PMU のアーキテクチャと同様に、左の入力側から右の出力側に信号フローとなっており、シミュレーションモデルでも入力側に入力データ/アドレス、各入力制御信号を配置し、出力側はフラグ/データ出力とキャリー信号である CFLAG の 3 種類のみとなる.



図 3-11 PMU アーキテクチャのシミュレーションモデル化と入出力信号

次に、この新しい PMU モデルを使って、初期のモデルと同様の 16 カウントのシミュレーション実験 を行った.また、今回シミュレーションした 2 種類のカウンタの結線と入出力信号を図 3-12 に示す. まず始めに図 3-12(a)に示す 8 ビットのカウンタで 16 カウントを一回行った後、停止するモデルのシミ ュレーションを行った.そのシミュレーション波形を図 3-13 に示す.上段がシミュレーション全体の 波形で、下段が 16 カウント部分の波形を拡大したものである.



図 3-12 8 ビットカウンタモデルの入出力信号

次にこの動作について述べる. PMU はリセット後,デフォルト状態(メモリモード)で動作する.メ モリモードでは,セレクタが②外部入力(図3-8参照)に設定されている状態が保持される. 外部から の入力アドレスは WADDR[7:0]と RADDR[7:0]の2つがあり,それぞれ Read Enable (RE) 信号および Write Enable (WE) 信号によって SRAM の入力アドレスを選択する. これは外部からロジックモード信 号が入力されない限りメモリモードは継続する. データ制御部も同様に,LOGIC\_ENABLE 信号が入力され ない限り制御信号は有効にならず,読み出しデータを加工せずにそのまま外部へ出力することができ る. このように,メモリモード時の PMU は通常の内蔵メモリとして動作することができる.



図 3-13 PMU モデルの 16 カウントシミュレーション波形 (一回)



図 3-14 PMU モデルの 16 カウントシミュレーション波形(繰り返し)

上述の如く、メモリモードで、8 ビットカウンタ(256 カウンタ)のコンテキストをメモリに書き込み、書き込んだコンテキストを読み出し、検証(Write-Read-Verify)行う.次にロジックモード開始 (LOGIC\_MODE 信号入力)と同時に、LOGIC\_ENABLE 信号が入力され、ロジックリセットが実行される. このロジックリセット時に PMU 内の FF 等の4 サイクルのリセットが実行される.リセット完了後、自 律的に 16 カウントを実行し、16 カウント完了と同時に CFLAG を発行し、カウントを停止する.

次に,図 3-12(b)に示した8ビットカウンタを使って16カウントを繰り返し実行するカウンタのシミ

ュレーション波形を図 3-14 に示す. ロジックリセット後,16 カウント完了毎に CFLAG を繰り返し発行 しているのが観測され,問題なく動作することを確認した.

以上, 3.2.2 で提示したコンセプトと課題および初期のモデル評価で判明した新たな検討要件に対し, 対応策を施した.図 3-1 に示した初期モデルにマイクロプログラム制御方式の導入,メモリ容量の拡張 等の改良を行い, PMU アーキテクチャモデルを開発し,基本演算素子モデルとした.これら実施した課題 と PMU アーキテクチャでの対応策を図 3-15 に示す.



図 3-15 基本論理素子の課題と PMU アーキテクチャ

以上のように、マイクロプログラム制御方式の採用と当初の想定した 2K ビットの 2 倍である 4K ビットの粗粒度メモリを採用が最大の改善ポイントとなった.

## 3.4 FPSM アーキテクチャの概要

FPSM アーキテクチャは、マイコン搭載用アーキテクチャであり、マイコンのアーキテクチャに依存し、 実装手段は変わる.したがって、FPSM をマイコンに搭載する場合、ノイマン型アーキテクチャとハーバ ードアーキテクチャの双方を考慮する必要があるが、ここではノイマン型アーキテクチャのマイコンを 前提に実装、利用方法を検討した.

図 3-16 に FPSM を搭載したマイコン実装イメージを示す. ここで示すマイコンはノイマン型アーキテ クチャで,マイコンの内部バスはメインバスであるメモリバスとバスステートコントローラを経由して 周辺バスが接続されたマイコンである. これに FPSM 部の MCU インタフェースを介してメモリバスと周辺 バスに接続されている. MCU インタフェースからはこの他に割り込み信号が出力され,マイコン本体の割 り込み制御 (Interrupt Controller: INTC) に接続され,マイコン全体の割り込み制御とリンクした優先 順位が割り付けられる. このような仕組みは半導体メーカによって,イベントリンクコントローラ[3-1] などと呼ばれている機能と同じである.マイコン内の周辺回路の割り込み信号を利用し,周辺回路同士 を,CPUを介さず動作させるのに用いられる.このように,既存のマイコン製品にプログラマブルロジッ クデバイスを内蔵し,かつ周辺回路を実装するには必須の機能である.

このように FPSM は,基本論理素子である PMU アレイ配列部と,マイコン内蔵のための MCU インタフェースで構成されている.特に,マイコンとのインタフェースは,各種マイコンとのインタフェースのため 出来るだけ一般化しやすい方式が望まれる.



図 3-16 FPSM を搭載したマイコンの構成例(実装イメージ)

FPSM は、PMU を 2 次元に配列したアレイで構成され、PMU 同士を複数結線して、カウンタ/タイマ、PWM、 FIF0、シリアル通信インタフェース等の周辺回路を実装する.また、PMU はプログラマブルロジックとし て利用しない場合は、通常の内部メモリとしても利用できる.

PLD では、プログラマブルロジックとして利用しない領域は、利用されないまま放置される. 例えば PLD の実装率が 40%とすると 60%のリソースが使われないままとなる. この状況に対して、FPSM では、FPSM の領域の半分に周辺回路を実装、すなわち FPSM の実装率 50%とすると、残りの 50%の FPSM のリソース は一つの連続的なメモリ領域として利用する事ができる. プログラマブルロジックとしてでは無いが、 プログラマブルロジック部の領域の利用率は 100%となる.

#### 3.4.1 PMU アレイ構成

プログラマブルロジックデバイス配置構成は,前章の図 2-8 に示すようにアイランドスタイルが一般 的である.また,DRP も同様に隣接配線とデータフローを重視したアイランドスタイルが採用されている. さらに SoC 向けに LUT とインターコネクト部を階層的に配置したプログラマブルロジックデバイスも提 案されている[3-2]. 今回, PMU をアレイ化するにあたって以下の要件を反映することとした.

1) PMU(順序回路)のカスケード接続を前提としたアレイ構造

- 2) PMU 同士の接続は、レジスタ設定によるスイッチで結線
- 3) スケーラビリティ (PMU1 個または複数個利用を自由に設定)
- 4) PMU間のシーケンス動作の連携

図 3-17 に PMU アレイの基本構成を示す. PMU と接続経路制御回路である SB が交互にマトリックス状に 配置される.この SB は入出力信号接続制御を行い,入出力信号経路を決定する.PMU は SB を介して複数 接続,組み合わせが行われるとともに,SB を介して MCU インタフェースに接続される.さらに MCU イン タフェースを介して,マイコンの内部バスと接続される.PMU の両側はこの SB に挟まれた状態になって いる.また,両端の列の SB は入力用と出力用が準備され,単独あるいは複数の PMU を使用する場合でも, 必ず入力側 SB から出力側 SB への一方向データフローとなる.



図 3-17 PMU アレイ構成

図 3-16 に示したように、FPSM は LSI への組み込み用途を前提としており、FPSM のアドレス空間は CPU 上の共通メモリアドレス空間で管理する必要がある.また、前提のマイコンではバスステートコントロ ーラを搭載し、これを経由して周辺バスにアクセスされる.このため、内蔵メモリとして使用する場合 は、メモリの出力データはマイコンのメモリバスへ、周辺回路として使用される場合は、周辺バスへデー タを出力するバスの切り替え機構が必要になる.このため、メモリからのデータ出力、または論理演算の 出力を分割管理出来る仕組みを導入し、従来のマイコン製品のバス構成を変更せずに追加・拡張できる ようにした.さらに周辺回路を実装時には、マイコンに組み込まれた周辺回路、または外部 I/0 と直接イ ンタフェースをとることも考慮することとした.

3.4.2 MCU インタフェース

FPSM は専用の MCU インタフェースを介してマイコンのメモリバスまたは周辺バスに接続される.図 3-18 に FPSM をマイコンに実装し、メモリおよびプログラマブルロジックデバイスとして利用する場合のバ ス接続構成を示す.FPSM はメモリとして利用する場合とプログラマブルロジックデバイスとして利用す る場合の2つのモードを持っているため,CPU からアクセスする場合,CPU がアクセスする FPSM の領域 がメモリ利用かプログラマブルロジックデバイス利用なのかを判別できなければならない.そこで、マ イコンのバスステートコントローラを介して、FPSM 内でメモリとして利用しているメモリ空間、プログ ラマブルロジックデバイスとして利用している空間に対して、それぞれチップイネーブル信号準備して メモリまたはプログラマブルロジックデバイスとしての利用を区別する.

CPU が特定の FPSM のメモリ空間をアクセスすると、バスステートコントローラはアクセスされたメモ リ空間がメモリ利用に設定されている場合は、メモリイネーブル信号(以下,CME)を、プログラマブル ロジックデバイス利用に設定されている場合はペリフェラルイネーブル信号(以下,CPE)を発行し、図 3-18 に示すルートで CPU はメモリまたはプログラマブルロジックデバイスにアクセスする.以上のよう にバスステートコントローラによってアクセスできるメモリ空間をそれぞれイネーブル信号で管理する 仕組みとした.



図 3-18 FPSM 実装時のバスアーキテクチャ

FPSM のデフォルト状態では、メモリモードに設定されており通常の内蔵メモリとして使用さる.これ はプログラマブルロジックデバイスとして利用する場合でもマイコンのブート時に、これらプログラマ ブルロジックのコンテキストをメモリモード状態でロードするためである.

#### 3.4.3 FPSM のメモリ管理とアクセス方法

次に, FPSM のメモリ空間管理とアクセス方法の詳細について述べる. PMU のメモリ構成は 16 ビット× 256 ワードに決定したが,この FPSM 内の PMU は全てローカルな 256 ワードのアドレスになっている.マ イコンはグローバルアドレスで FPSM をアクセスするため, FPSM 内の PMU の場所を特定するためにアドレ スをグローバルアドレスから FPSM 内のローカルアドレスに変換する必要がある.そこで FPSM の MCU イ ンタフェース内に PMU のマトリックス状に配置された X-Y 座標情報を持つ PMU アレイ座標変換部を準備 し,この X-Y 座標情報を使ってマイコンのグローバルアドレスで管理するようにした.これによりグロ ーバルアドレス⇔ローカルアドレス変換が可能になる.

すなわち,

グローバルアドレス=8 ビット座標情報(CX, CY)+8 ビットのローカルアドレス

となる. 座標情報は8ビット以内で自由に設定できるため、マイコンに実装する PMU アレイ構成に合わ せてビットを割り振ればよい.マイコンのチップ面積、バリエーション等に対してもフレキシブルに対 応可能なスケーラビリティを持っている.

FPSMのメモリ空間は、マイコンの共通アドレス空間で管理される.マイコンの共通アドレス空間内に、 FPSMのメモリ空間が割り当てられた状態を図 3-19 に示す.



図 3-19 FPSM のメモリ空間管理

MCU インタフェースは、マップド I/O 方式で FPSM のプログラマブルロジックデバイスに実装された周 辺回路のアドレスを管理する必要がある. CPU からはプログラマブルロジックデバイス上に実装された周 辺回路は、マイコンのメモリ空間にマップされたレジスタアドレスとして割り振られるメモリマップド I/O 方式のため、FPSM をプログラマブルロジックデバイスと利用する場合は、実装される PMU の先頭ア ドレスを使って、レジスタアドレスと同様の1ワードのグローバルアドレスとして利用する. PMU を複数 使う場合も、同様にこれら複数の PMU の先頭アドレスを使った1ワードがグローバルアドレスとして割 り当てられる.以上によりプログラマブルロジックデバイス上に実装された周辺回路をメモリマップド I/O として利用することができる.

FPSMではマイコンが持つ共通のメモリ空間上に FPSM の 2 倍のメモリ空間を確保する. これは FPSM を 全てメモリとして利用する場合のメモリ空間と, FPSM を全てプログラマブルロジックデバイスとして利 用する場合のメモリ空間を確保する. すなわち,実装する FPSM の 2 倍のメモリ空間を準備して使い分け る方式とした. これは,管理のしやすさに加え,上書き防止も兼ねている. CPU が FPSM のメモリ空間にアクセスする場合は、マイコン上のメモリ空間に割り当てられた FPSM の全 メモリ空間に対して Memory Access Enable (MAE) を発行し "High"にする (図 3-19). さらにメモリと してアクセスする場合、バスステートコントローラはアクセスされたメモリ空間がメモリに設定されて いる場合は、バスステートコントローラから CME 信号が発行されメモリ利用空間のみ "High"になり、所 望の PMU のメモリ空間をアクセスできる.



図 3-20 MCU インタフェース部分のアドレス変換 (Address Translation)

また、周辺回路が実装されたプログラマブルロジックデバイスをアクセスする場合、同様に、バスステ ートコントローラから CPE 信号が発行され周辺回路利用空間のみ "High"になり、所望のメモリマップド I/O のレジスタアドレスとして設定された 1 ワードのメモリアドレスを持つ周辺回路としてアクセスで きる. このように、メモリと周辺回路を使い分けるために、図 3-19 に示す FPSM の MCU インタフェース 部にアドレス変換を設けている. 図 3-20 にそのアドレス変換の選択方法を示す. バスステートコントロ ーラはアクセスされたメモリ空間が FPSM のメモリ空間か周辺回路空間かを判定し、MCU インタフェース は CME か CPE の信号を使ってバス選択を行う. また、周辺回路利用空間する場合は、必ず PMU の先頭ア ドレス単位でアクセスできるようにアドレス変換部を通過して所望の PMU にアクセスすることができる.

### 3.5 スイッチボックス (SB)

SB は、PMU カスケードおよび並列接続用の経路選択回路である. 図 3-21 にこの SB の概念モデルを示 す. SB は前段の PMU からの入力信号を入力セレクタで後段の PMU に出力するための経路選択を出力セレ クタで行う. PMU 同士の信号のやり取りを行うローカル配線と SB 同士の信号のやり取りを行うグローバ ル配線の 2 種類が用意されている. ローカル配線は一方向、グローバル配線は双方向のデータフローに なっている. 上部の SB と下部の SB との接続はこのグローバル配線を使って接続される. これら PMU 間 の経路情報は、各 SB 内に準備されたレジスタに格納され、SB 内の経路選択スイッチを制御している. また,図 3-17 に示した出力側の SB には CPU への割り込み信号を出力するステータス部が設けられ, プログラマブルロジックデバイスで周辺回路を実装した時に用いられる.



図 3-21 SB の概念モデル

図 3-22 に SB モデルの回路構成を示す. 基本的に PMU が複数個接続される場合は, PMU はデータフィー ルドの 8 ビットと CFLAG[1:0]のうち1 ビットおよび SEQ (SCC から信号名変更)の3 ビットを合わせた4 ビットの制御信号の計12 ビットの信号を他の PMU に送信する. そこで,柔軟性を保ちながらハードウェ ア量を抑えるため,データフィールドのデータを上位4 ビット,下位4 ビットに分割およびフラグ信号 の4 ビット全てを4 ビット幅に標準化して入出力信号を取り扱う方式とした.

SBには4ビット幅の4本のグローバル配線が接続され、SBに設けられたバススイッチを経由し,他の SBを介して所望のPMUと接続される.SBは前段のPMUからの出力である4ビット幅の信号3本(IN1, IN2, IN3)と上部North SBからの4ビット幅の1本の信号が入力される.これらの中から所望の信号を 入力セレクタで選択し、グローバル配線に接続される.このグローバル配線のうち1本は下部South SB への接続用に使われる.また、PMUのカスケード接続をする場合、前段の入力(IN1, IN2)をダイレクト に次段のPMUに転送する場合を考慮し、2本のローカル配線が入力セレクタから出力セレクタに直接接続 されている.出力セレクタはグローバル配線からの2本の信号と前段のPMUから入力セレクタに入力し た信号の内の2本の出力を選択し、計4本の出力信号を次段のPMUに出力する.加えて、出力セレクタ は、FIF0機能などの制御に必要な4ビット制御信号の1本、合わせて5本の出力を制御する.これらは、 SB内に準備された8ビットレジスタ4本で設定される.



図 3-22 SB の回路構成

また,図 3-23 にこの SB を用いて, PMU アレイ上でメモリモードとロジックモード時の周辺回路を実装 して利用する場合の結線,動作イメージを示す.メモリモードでは,隣接の PMU をカスケードに結線して 利用する.ロジックモードでは, PMU 同士だけでなく SB 間での結線も行われ,ローカル配線とグローバ ル配線を駆使し,上下の行や,隣接の PMU をスキップして他の PMU と結線することで所望の機能を実装 することができる.



図 3-23 PMU アレイの結線と動作イメージ



図 3-24 FPSM のブロックダイアグラム

図 3-24 に FPSM のブロックダイアグラムを示す.4 行×N 列の PMU 構成とした.一般の 8~32 ビットマ イコンで利用される周辺回路およびメモリは、8 ビットから 32 ビットのワード長で利用される.PMU は1 個で 8 ビットの基本論理素子を実現することができ、最大 32 ビットのワード長の周辺回路/メモリを実 装するため、PMU を 4 個/1 行とした.これを一つのグループとし、PMU を 1 個から 4 個までのカスケー ド接続あるいは 4 個×N 並列に任意に接続できる構成とした.各行にはアドレスバス、入力データおよび 出力データ用バスの 3 本が配置され、PMU と接続されている.SB では入力データバス以外は他の SB から の入力と PMU のローカル配線とグローバル配線で結合される.

図 3-25 に 16 ビットのカウンタを実装した場合のイメージ図を示す. PMU を 2 個使い, PMU①は下位の 8 ビットカウンタ, PMU②には上位 8 ビットのカウンタが実装される. PMU①の CFLAG が 256 カウント毎 に出力される. この CF が SB を経由して, PMU②のイネーブル信号(EN)として入力にされると, PMU②が 起動され, 1 カウントを実行, これを繰り返すことで 16 ビットのカウンタとして動作する(詳細は第 4 章で述べる).



図 3-25 PMU アレイで 16 ビットカウンタを実装する例

また,図 3-17 の説明でも述べたが、このアーキテクチャの特徴から PMU の単独、あるいは複数接続する場合、一方向のデータフローとなるため、PMU の両端に入力用と出力用の SB を配置している.さらに、16 ビット精度の PWM を実装する場合、一部の信号は上下、左右の PMU と SB を経由して PMU の信号を送受信する必要があるため、SB と PMU はサンドイッチ状に配置される.

PMU アレイに MCU インタフェースが付加され、これを介してマイコンのメモリバスあるいは周辺回路バスと接続される.マイコンとの信号のやり取りは、すべてこの MCU インタフェースを経由して行われる. 上述のように、MCU インタフェースではマイコンとのアドレス変換や 16 ビットの入力データバス、出力 データバスとの配線、タイミング調整などが行われる.

3.6 結言

本章では、マイコン向けプログラマブルデバイスを実現するための鍵となる基本論理素子である PMU のアーキテクチャを、SystemCのモデルベース設計手法を用いて開発した.この PMU は従来の PLD の基本 論理素子とは違い、粗粒度のメモリを用いマイクロ命令によって小規模なシーケンスプログラムが動作 する.CPU の PC と同様に、マイクロ命令を使ったアドレス制御が可能であり、シーケンシャル動作、条 件分岐/無条件分岐命令を実行し、プログラムされた動作とメモリ出力を行うことで、特定の機能を実現 (模擬)できる.ここでは、カウンタ/タイマ機能を実装し、モデルシミュレーションによる動作検証を 行った.また、PMU を複数結線するための SB とアレイ構成およびマイコンに内蔵するための MCU インタ フェースを合わせ込んだ FPSM アーキテクチャを開発した.PMU アレイは、PMU×4 個/1 行とし、N 列並べ た構成となっており、基本的に1 行毎に機能実装を行うこととした.これにより 8 ビットから 32 ビット までのワード長に対応する機能が自由に実装可能になった。例えば、16 ビットのカウンタを実装する場 合は、PMU×2 個、32 ビットカウンタを実装する場合は PMU×4 個といった具合に、スケーラブルに実装 可能となった.さらにこれら PMU は 4K ビットの SRAM を想定しており、プログラマブルロジックとして 利用しない場合は、PMUを 256 ワード×16 ビットのメモリとして利用できる. また、マイコン内蔵時にはマイコンの共通メモリ空間で管理されなければならない. FPSM をメモリと して利用する場合は、グローバルアドレスで、プログラマブルロジックに実装された周辺回路はメモリ マップド I/0 方式で管理する. このため、MCU インタフェース部にアドレス変換機能を追加することで対 処した. これによりマイコンユーザは特に意識をすることなく、これまでの利用方法でこのプログラマ ブルロジックである FPSM を利用する事ができる. 以上のように、マイコン周辺回路をフィールドプログ ラマブルに実装可能なアーキテクチャをシミュレーションモデルで開発し、実現可能である見通しを得 た.

## 参考文献

- [3-1] https://www.renesas.com/ "ルネサス マイクロコンピュータ RX210 グループ ユーザーズマニュアル ハードウェア編"
- [3-2] H. Nakano, T. Iwao, T. Hishida, H. Shimomura, T.Izumi, T. Fujino, Y. Okuno, K. Arimoto, "An embedded programmable logic matrix (ePLX) for flexible functions on SoC," Proceedings, IEEE Asian Solid-State Circuits Conference, pp.219-222, Nov. 2006.

# 第4章 FPSMモデルシミュレーションと FPGA 実装による評価

### 4.1 緒言

本章では PMU を複数組み合わせたマイコン周辺回路機能の動作モデルを構築し,評価した結果を述べる. SystemC によるモデルベース開発手法を使って,内蔵メモリとしての動作確認, PMU のシミュレーションモデル上にカウンタ/タイマ系,シフトレジスタ系および演算系の回路を実装し,動作確認を行った. この過程で,モデルベース開発のメリットでもあるシミュレーションを繰り返すことで, PMU のマイクロ 命令/アドレス制御方式だけでなく,入出力 I/0,設定条件等も含むアーキテクチャの改良を行った.

次に PMU と SB によるアレイ構成で実装される代表的なマイコン周辺回路機能として FIF0, シリアル通信インタフェース, PWM のシミュレーションモデルを構成し,動作確認を行った.

また、上述のシミュレーション検証を行った機能モジュールの中から8ビットPWM機能を選び、FPGA 実装を行い、波形観測を行った.市販のFPGAボードを使用し、3個のPMUを使って8ビットPWMを、ま た、起動信号、HOLD/RELEASEのトリガ入力およびパルス幅発生用アップダウンカウンタをPMU1個追加 実装し、PWMの動作確認、波形観測を行った結果を述べる.

## 4.2 PMU モデルと各周辺回路シミュレーション

これらシミュレーション環境は上述の如く, SystemC 2.1.v1, 波形出力は, GTK Wave 3.0.19 (Windows XP SP2) で行った. PMU アレイに周辺回路の実装を行う場合の手順は,

①リセットの実行: PMUと SB の全レジスタをリセット(デフォルト状態はメモリモード)

②次に PMU のメモリ部に実装する周辺回路の真理値表データおよびフラグデータを

データフィールドおよびフラグフィールドに書き込む(コンテキストのロード)

③初期条件として、メモリ/ロジックモード選択、8/16/32 ビットのワード長設定および SBの経路選択設定情報が各レジスタに書き込む

この3ステップにより、実装されたコンテキストで周辺回路機能が FPSM 上に構成され、初期のスタン バイ状態になる. さらに、起動トリガとして、

④外部イベント(Enable 信号)の入力(クロックは事前に供給されている前提)

によって自律的に動作が開始される.図 4-1 にこのフローチャートを示す.マイコンに内蔵して利用する場合は、これらコンテキストは、マイコンに内蔵されているフラッシュ ROM 等の不揮発性メモリに格納され、マイコンの起動時に実装される事を想定している.

以上のシミュレーション環境および実装方法で、マイコンに利用される基本論理演算回路のモデリン グとその評価を行った.各基本論理演算回路で、先に準備した PMU のマイクロ命令、SB の経路選択制御 の動作確認をしながらこれらの改良を行った.



図 4-1 FPSM の実装/設定フローチャート

4.2.1 基本論理演算のモデリングと評価

PMU アレイ構成としてのメモリ機能の確認を行うとともに,基本論理演算回路として,カウンタ/タイマ,シフトレジスタおよび算術演算を選び,プログラマブルにビット長を変更して論理演算回路の動作検証を行った.ターゲットの論理演算回路を表 4-1 に示す.これら基本論理素子をライブラリ化し,実装部品の最小単位として利用することで,マイコン周辺回路やマイコンに外付けされる簡単なロジック回路をマイコンに取込むことも可能となる.具体的にはメモリ機能を含む各基本論理演算を,ワード長8/16/32 ビットをプログラマブルに可変,実装して評価を行った.

1) メモリ機能

・ランダム/シーケンシャルアクセスを8/16/32ビットで評価(通常の内蔵メモリ機能を想定)

2) カウンタ/タイマ機能

・アップ/ダウンカウンタを以下の仕様で評価

- (1) 指定した回数を繰り返すカウンタ
- (2) 任意の値で停止するカウンタ
- (3)条件信号で、カウント停止/再開ができるカウンタ

以上のような、フレキシビリティのあるカウンタを想定

- 3) シフトレジスタ機能
  - ・論理シフト
  - (1) 1/2 ビット左シフト
  - (2) 1/2 ビット左ローテート
  - (3) 1/2 ビット右シフト
  - ・算術シフト
  - (1) 1/2 ビット左シフト
  - (2) 1/2 ビット左ローテート

#### 4) 演算器

- (1) 8/16 ビット加算器
- (2) 8ビット減算器

|                |                    |                    | Wo   | ord Lei | ngth  |
|----------------|--------------------|--------------------|------|---------|-------|
| Basic H        | unction            | Option             | 8bit | 16bit   | 32bit |
| Memory         | Random Access      | Sequential Access  | ~    | •       | ~     |
|                |                    | Repeat             | ~    | ~       |       |
|                | Up Count           | Arbitrary          |      | >       |       |
| Counter        |                    | Hold & Release     | ~    | ~       |       |
| /Timer         |                    | Repeat             | ~    | ~       |       |
|                | Down Count         | Arbitrary          |      | >       |       |
|                |                    | Hold & Release     | ~    | ~       |       |
|                |                    | 1bit Left          | ~    | ~       |       |
|                |                    | 2bit Left          | ~    |         |       |
|                | Logio shift        | 1bit Rotats(Left)  | <    | ~       |       |
|                | Logic shiit        | 2bit Rotats(Left)  | ~    |         |       |
| Shift Degister |                    | 1bit Right         | ~    | ~       |       |
| Shift Register |                    | 2bit Right         | ~    |         |       |
|                |                    | 1bit Right         | ~    | ✓       | ~     |
|                | A with motio shift | 2bit Right         | <    |         |       |
|                | Arithmetic shift   | 1bit Rotats(Right) | ~    | ~       |       |
|                |                    | 2bit Rotats(Right) | ~    |         |       |
| Calculation    | Adder              | -                  | ~    | •       |       |
| Unit           | Subtracter         | -                  | ~    |         |       |

表 4-1 基本論理素子を使って実装する機能

これらは、8/16 ビットマイコンを意識した論理演算回路であり、様々な応用に利用される.また、メ モリを用いた他の演算器も提案されており[4-1][4-2]、算術演算回路として加算器、減算器も実装評価も 実施した.冗長性が高く実用性は高くないが、メモリを利用して実装可能であることを確認するため、実 験を行った.

次に,表 4-2 に PMU のマイクロ命令を示す.上述の論理演算,算術演算シミュレーション評価を行う ため,今回使用するシミュレーションモデルのアドレス制御用マイクロ命令を定義した.

表 4-2 アドレス制御に用いる PMU のマイクロ命令の定義

|     |        | F   | FLAG           | G[7:0   | ] |      |   | Data               | [7.0]                               |   |                   |            |                           |              |
|-----|--------|-----|----------------|---------|---|------|---|--------------------|-------------------------------------|---|-------------------|------------|---------------------------|--------------|
|     | SEQ    |     | C              | F       |   | type | • | Data               | [7.0]                               |   | 備                 | 考          | 選択アドレス                    | 適用事例         |
| 7   | 6      | 5   | 4              | 3       | 2 | 1    | 0 | 7 6 5 4            | 3 2 1                               | 0 |                   |            |                           |              |
| AS  | linfo  | Rsv | W              | Т       |   |      | 0 | Next A             | ddress                              |   | Jump              | 無条件分岐      | D[7:0]                    |              |
| ASI | linfo  | 0   | w              | Т       |   | 0    | 1 | Contro             | ol Info.                            |   | Auto Increment    | 連続シーケンス    | Address Reg. +1           |              |
| ASI | linfo  | 1   | w              | Т       | 0 |      |   | Next A             | ddress                              |   | Conditional Reset | 条件分岐       | External Address / D[7:0] | カウンタ         |
| ASI | linfo  | 0   | $T_H$          | $T_{L}$ | 0 |      | 0 | CALC <sub>H</sub>  | CALC <sub>H</sub> CALC <sub>L</sub> |   |                   | 演算設定       | External Address          | 演算           |
| FH  | FL     | 1   | $T_H$          | $T_{L}$ |   | 1    | 0 | COUNT <sub>H</sub> | COUNTL                              |   | Ahit counter      | 条件付ィンクリメント | Address Reg +1 +16        | FiFo(下位4ビット) |
| FH  | FL     | FC  | $T_H$          | TL      |   |      | 1 | COUNT <sub>H</sub> | COUNTL                              |   | 4bit counter      | 条件付デクリメント  | Address Reg. +1,+10       | FiFo(上位ビット)  |
| Ctr | l Info |     | 0              | Т       | 1 | 0    | 0 | Contro             | ol Info.                            |   | Ex.t. Jump        | 外部無条件分岐    | External Address          | スルー          |
| Ctr | l Info |     | 0              | Т       | 1 | 0    | 1 | Rese               | rved                                |   |                   |            |                           |              |
| Ctr | l Info |     | 1              | т       |   |      | 0 | Branch             | Branch Address                      |   | Branch False      | 冬卅八岵       | Increment / D[7:0]        | 外部イベント待ち     |
| Ctr | l Info |     | 1              | Т       | 1 | 0    | 1 | Branch             | Address                             |   | Branch True       | 来许万岐       | D[7:0] / Increment        | 外部イベント待ち     |
| Ctr | l Info |     | S <sub>0</sub> | Т       | 1 | 1    | 0 | Shift Add          | ress                                |   | Shift Left        | 2.7L       | External Address          | 左シフト         |
| Ctr | l Info |     | S <sub>7</sub> | Т       |   |      | 1 | Shift              | Address                             |   | Shift Right       | 225        | External Address          | 右シフト         |

ここで,アドレス制御用に定義されたマイクロ命令は,

1) 連続シーケンス

- 2) 条件分岐
- 3) 無条件分岐
- 4) 外部無条件分岐

の4種類で、これらは利用目的、選択アドレスおよび3ビットの type フラグ[2:0]で紐づけされ決定される. また、データフィールドには「Next Address」、「Branch Address」に加え、外部起因のアドレス/ 加工アドレスなどの「Control Info.」の3種類のアドレス情報利用する.

また, データ演算用に定義されたマイクロ命令は,

- 5) シフト
- 6) 演算
- 7)条件付インクリメント
- 8)条件付デクリメント

の4種類で、これらは利用目的に合わせたデータフィールド、すなわち専用 LUT と紐づけされ利用される.この Type フラグ[2:0]は、利用目的に合わせ、12種類に分類された専用 LUT を指定する.

以上,8種類のPMUのマイクロ命令を使い,各周辺回路モデルの動作検証を行った.また,前章3.3.1 節で説明したフラグフィールドの CFLAG および SCC 信号は,拡張のためそれぞれ1ビットが追加され,

 $CFLAG: 1bit[0] \implies CFLAG: 2bit[1:0]$ 

SCC: 2bit[1:0] ⇒ SCC: 3bit[2:0] (SCC から SEQ に信号名変更)

に変更されている.これに伴い,シミュレーションモデルの入出力も増加したため,PMUのシミュレーションモデルモデルと入出力を再定義した(図 4-2).

|              |       | No. | 名孙           | 釵 | 力回  | 偏 斉                |
|--------------|-------|-----|--------------|---|-----|--------------------|
|              |       | 1   | CLK          | 1 | IN  | メモリクロック            |
|              |       | 2   | CE           | 1 | IN  | セル・イネーブル           |
| CLK          |       | 3   | WEN          | 1 | IN  | ライト・イネーブル          |
| CE           |       | 4   | WADDR        | 8 | IN  | ライト・アドレス           |
| WEN          |       | 5   | WDAT         | 8 | IN  | ライト・データ            |
| WADDR        |       | 6   | RADDR        | 8 | IN  | リード・データ            |
| WDAT         |       | 7   | COND         | 1 | IN  | 条件信号               |
| RADDR        |       | 8   | LOGIC_MODE   | 1 | IN  | 論理モード              |
|              | U     | 9   | LOGIC_RESET  | 1 | IN  | 論理リセット             |
| INFO_in      | . •   | 10  | LOGIC_ENABLE | 1 | IN  | 論理イネーブル            |
| RAFB_EN      | ARO   | 11  | HOLD_REQUEST | 1 | IN  | 論理停止要求イベント         |
|              | CFLAG | 12  | HOLD_RELEASE | 1 | IN  | 論理動作停止解除イベント       |
| LOGIC_MODE   | ASW   | 13  | AR0          | 1 | OUT | リードアドレスのFF経由最下位ビット |
| LOGIC_RESET  | INFO  | 14  | CFLAG        | 1 | OUT | キャリー信号             |
| LOGIC_ENABLE |       | 15  | DOUT         | 8 | OUT | データフィールド出力         |
| HOLD_REQUEST | DOUT  | 16  | FOUT         | 8 | OUT | フラグフィールド出力         |
| HOLD_RELEASE | FOUT  | 17  | RAFB_EN      | 1 | IN  | リードアドレス自己ループイネーブル他 |
|              |       | 18  | ASW          | 1 | OUT | アドレスループコントロール出力    |
|              |       | 19  | INFO         | 2 | OUT | ステータスセット           |
|              |       | 20  | INFO_in      | 2 | IN  | 条件信号2              |

図 4-2 PMU のシミュレーションモデルの入出力の定義

【PMU の入出力信号】

1)入力信号

・CLK:クロック信号

- WADDR[7:0], RADDR[7:0]:外部からのアドレス入力
  書き込みアドレスを WADDR に, 読み出しアドレスを RADDR に入力する
  マイコンから SRAM のアドレスを指定する際に利用
- ・CE, WEN, WDAT: SRAM の読み出し, 書き込みの制御信号

アイドル時,読み出し時,および書き込み時の設定

・COND, INFO\_in[1:0], RAFB\_EN:外部条件信号の入力

これらの信号によって、アドレス制御部とデータ制御部の動作を制御

- ・LOGIC\_ENABLE, HOLD\_REQUEST, RELEASE\_REQUEST:アドレスの更新/停止を制御する信号 LOGIC\_ENABLE に "0", または HOLD\_REQUEST に "1"を入力することで PMU の動作は停止
- ・LOGIC\_MODE, LOGIC\_RESET: PMU のモード選択信号

以下のモード設定

メモリモード : LOGIC\_MODE = "0"

- ロジックモード :LOGIC\_MODE = "1"
- 2) 出力信号
- ・DOUT[7:0], FOUT[7:0]: PMU からのデータ出力

FOUT はフラグフィールドからの, DOUT はデータフィールドからの出力

・CFLAG, INFO[1:0], ASW, ARO:制御信号出力

他の PMU への制御信号に利用

ARO は現アドレス信号 RAR[7:0]の最下位ビット出力(=RAR[0])

#### 以上の PMU モデルと SB を使い、表 4-1 のシミュレーション実験を行った結果について以下に報告する.

#### 4.2.1.1 カウンタモデル

表 4-3 にカウンタモデルの動作シミュレーションで利用するマイクロ命令を示す.カウンタでは条件 分岐のためのマイクロ命令を用い,さらに複数の PMU 利用時のアドレス制御にも用いられる.

|     |      | F | FLAC | G[7:0 | ] |      |   |   |   |   | Data  | . [7.0  | a   |   |   |                        |                           | 適用事例 |
|-----|------|---|------|-------|---|------|---|---|---|---|-------|---------|-----|---|---|------------------------|---------------------------|------|
|     | SEQ  |   | C    | )F    |   | type | , |   |   |   | Data  | 1 [ 7.0 | ני  |   |   | 備考                     | 選択アドレス                    |      |
| 7   | 6    | 5 | 4    | 3     | 2 | 1    | 0 | 7 | 6 | 5 | 4     | 3       | 2   | 1 | 0 |                        |                           |      |
| ASV | info | 1 | W    | Т     | 0 | 0    |   |   |   | N | ext / | Addre   | ess |   |   | Conditional Reset 条件分岐 | External Address / D[7:0] | カウンタ |

表 4-3 カウンタモデルで使用するマイクロ命令

図 4-3 に 1 個の PMU に各種のカウンタを実装して基本動作の確認を行った.各カウンタの動作および PMU の結線モデルが対で示してある.アップカウンタの一回が (a),繰り返しが (b),ダウンカウンタの 一回が (c),繰り返しが (d) である. (a) は設定値までのアップカウント終了後,その状態がホールド される.同様に (b) は設定値までのカウントダウン終了後,その状態がホールドされる. (b) (d) は, 設定値までのアップ/ダウンカウントを繰り返す.どちらのカウンタも一回カウントと繰り返しカウント のモデルの結線は全く同じとなる.これは,カウンタ値,すなわち真理値表をアップカウンタ用,ダウン カウンタ用を準備し,実装することで実現している.



(b)アップカウンタ(繰り返し)



図 4-3 PMU シミュレーションモデルを使った各種カウンタの実装/配線とその動作

このように、単純な実装方法で、各種カウンタを準備でき、これらをライブラリ化(フラグフィールド とデータフィールドと結線情報)することで、実装を単純化している.

【PMU でアップカウント値の設定方法】

図 4-3 の(b)のアップカウンタ(繰り返し)を例にカウント値の設定方法を説明する.設定するカウント値=サイクル数をNとした場合,の CFLAG=1 に設定するアドレス値 A は,

1) 設定するカウント値は、"0" 値からのアップカウントでは、

カウントデータ = N-1とする

- 2) アップカウント時のアドレスとデータの関係は,
  - アドレス:a, データ:d, とすると

a + 1 = d

- となる
- 3) 設定するアドレス値Aは,
  - A + 1 = N 1

```
が成立し、したがって
```

```
A = N - 2
```

```
が求められる.
```

以上により、N=17の場合は、A=15となりアドレスの15番目にCFLAG=1を設定する.上述の設定方法 に従い、真理値表を作成する(図4-4).

|       |     | In  | put      |     |     | Output   |     |   |           |
|-------|-----|-----|----------|-----|-----|----------|-----|---|-----------|
|       |     | Add | lress    |     | Da  | ata      | C   | F |           |
|       | DEC | HEX | BIN      | DEC | HEX | BIN      | 1   | 0 |           |
|       | 0   | 00  | 00000000 | 1   | 01  | 0000001  | 0   | 0 |           |
|       | 1   | 01  | 00000001 | 2   | 02  | 00000010 | 0   | 0 |           |
|       | 2   | 02  | 00000010 | 3   | 03  | 00000011 | 0   | 0 |           |
|       | 3   | 03  | 00000011 | 4   | 04  | 00000100 | 0   | 0 |           |
|       | 4   | 04  | 00000100 | 5   | 05  | 00000101 | 0   | 0 |           |
|       | 5   | 05  | 00000101 | 6   | 06  | 00000110 | 0   | 0 |           |
|       | 6   | 06  | 00000110 | 7   | 07  | 00000111 | 0   | 0 |           |
|       | 7   | 07  | 00000111 | 8   | 08  | 00001000 | 0   | 0 |           |
|       | 8   | 08  | 00001000 | 9   | 09  | 00001001 | 0   | 0 |           |
|       | 9   | 09  | 00001001 | 10  | 0A  | 00001010 | 0   | 0 |           |
|       | 10  | 0A  | 00001010 | 11  | 0B  | 00001011 | 0   | 0 |           |
|       | 11  | 0B  | 00001011 | 12  | 00  | 00001100 | 0   | 0 |           |
|       | 12  | 00  | 00001100 | 13  | 0D  | 00001101 | 0   | 0 |           |
| アドレス値 | 13  | 0D  | 00001101 | 14  | 0E  | 00001110 | 0   | 0 | CFLAG設定   |
|       | 14  | 0E  | 00001110 | 15  | 0F  | 00001111 | 0   | 0 |           |
| A=15- | 15  | 0F  | 00001111 | 16  | 10  | 00010000 | 0 ( | 1 |           |
|       | 16  | 10  | 00010000 | 17  | -   | 00010001 | 0   | ð | N=1 /     |
| -     |     |     |          |     |     |          |     |   | カウント値     |
|       | 252 | FC  | 11111100 | 253 | FD  | 11111101 | 0   | 0 | 73 721 10 |
|       | 253 | FD  | 11111101 | 254 | FE  | 11111110 | 0   | 0 |           |
|       | 254 | FE  | 11111110 | 255 | FF  | 11111111 | 0   | 0 |           |
|       | 255 | FF  | 11111111 | 0   | 00  | 00000000 | 0   | 0 |           |

Function: Increment カウント設定値のCF[0]を"1"に設定

図 4-4 8 ビットアップカウンタ(繰り返し)の真理値表と CFLAG の設定

ここでは、データフィールドのカウント設定値N(1からカウント開始)は、

N = 17 とすると A = 17 - 2 = 15

となる

入力アドレスは上記の式から、アドレス値(0から開始)は、

A = 15

に CFLAG を設定する.

この時, CFLAG は 2 ビット[1:0]あり, このうち[0]に"1"を設定する. この時の動作タイミングを図 4-5 に示す.



図 4-5 8 ビットアップカウンタの動作タイミング

ここで,RAR は入力アドレス,DOUT は出力カウント値である.N=17 でカウントが終了すると CFLAG[0]= "1"が出力されるとほぼ同時に PMU の入力 COND に信号として入力され,FF が初期化されると再びカウ ントが繰り返される.次に,図4-6に16ビットカウンタ構成時の結線モデルを示す.8ビットカウンタ を実装した2個の PMU をカスケード接続することで実現している.PMU①は下位の8ビットカウンタ,PMU ②が上位の8ビットカウンタに設定されている.



図 4-6 16 ビットカウンタ (繰り返し)構成と結線例

この 16 ビットカウンタの動作を図 4-7 に示す. PMU①は下位の 8 ビットカウンタに設定したカウント 値(最大 256 カウント)が完了すると, CFLAG が発行され, PMU①の CFLAG が LOGIC\_ENABLE 信号として PMU②の LOGIC\_ENABLE に入力される. この時 PMU②は, PMU①のカウント数の繰り返し回数(最大 256 カ ウント)が設定されており, PMU①の CFLAG 数をカウントする. PMU は自律的にカウントアップするよう に設定されているため, PMU②はこの外部イベントである PMU①の CFLAG が, LOGIC\_ENABLE 信号として取 り込み, 自律的に動作が開始される.

PMU①/②に供給されるクロックと同期して、PMU②の LOGIC\_ENABLE に CFLAG が 1 回/クロック入力さ れ、PMU②は1クロック分だけアクティブになり、桁上げの1カウントを実行する.これを繰り返し、PMU ②に設定された繰り返し回数、すなわち PMU①から CFLAG が出力された回数をカウントし、設定値に達し たところで PMU②の CFLAG が発行され、双方の PMU の HOLED\_REQUEST に入力され、カウントを停止する. また、外部から双方の PMU に HOLED\_RELEASE が入力されると、動作を再開する.すなわち、最上位バイト の CFLAG 出力がコンペマッチの信号として利用可能である.



図 4-7 PMU をカスケード接続して 16 ビットカウンタを構成した場合の動作



図 4-8 PMU のカウント制御(16 カウント後停止,再開)

図 4-8 にこのカウント完了後のホールド状態およびカウント再開の観測波形を示す.ここでは、16 ビ ットカウンタで、16 カウントを一回で停止後、カウントを再開する波形となっている.このように PMU の動作は、外部または自らイベント信号を利用して、CPU を介さず、自走するカウンタが実装できる.16 ビットカウントを一回で終了する場合は、結線で PMU①の HOLD\_REQUEST に信号に PMU②の CFLAG を入力 することで実現している.また、図 4-6 に示す PMU を 2 個組み合わせた各種 16 ビットカウンタも同様 に、問題なく動作する事を確認した.以上により、8/16 ビットの可変ワード長、アップ/ダウンおよび繰 り返し、任意および停止/再開が可能なカウンタ/タイマモデルの評価を行い、問題なく動作する事を確 認した.

最終的に,表 4-4 に示す6種類のカウンタモデルを作成し,評価を行った.8/16 ビット長,繰り返し, 任意停止,一時停止/再開の機能を持つカウンタシミュレーションモデルを作成し評価を行った.

|         | PMU 0 | の数     |
|---------|-------|--------|
| カウンタの種類 | 8ビット  | 16 ビット |
| 繰り返し    | 1     | 2      |
| 任意      | 1     | 2      |
| 一時停止/再開 | 1     | 2      |

表 4-4 PMU のカウンタモデルの種類

【イベントキャプチャ/スルー機能応用】

このほか,マイコンではカウンタ/タイマの機能を使って,様々な応用に利用するために,いくつかレ ジスタを追加してカウンタ/タイマ機能を強化している.その一つがコンペアマッチレジスタである.こ れは,割り込みを発生,出力値変更,カウンタ/タイマのクリアなどに利用される.

上述の PMU のカウンタでは、このような機能をカウント設定値に CFLAG="1"を設定することで、コンペアマッチを行い、一時停止/再開/繰り返しなどを行うことができる.

さらに、マイコンではキャプチャレジスタを持っている.これは、外部から入力された信号、すなわち 外部イベント入力時、その時点のカウンタ/タイマのカウント値を取り込むために利用する.ソフトウェ ア(CPU)を使って同様の動作をさせた場合、他の割り込みなどが発生すると、割り込み受付時間の変動 や他のプログラム処理中のカウンタ/タイマ値の読み出しには時間がかかり、本来の外部イベント入力タ イミングより遅れることになる.このためカウンタ/タイマのキャプチャ機能は重要となる.

表 4-5 にイベントキャプチャ/スルー機能モデルの動作シミュレーションで利用するマイクロ命令を示 す.ここでは無条件分岐命令が用いられる.

| 表 4-5 イベントキャプチャ/スルー機能モデルで使用するマ~ | イクロ命令 |
|---------------------------------|-------|
|                                 |       |

|   |             |       | F | FLAG | G[7:0 | ] |   |   |      |      |   | Data | [7.0   | a   |    |        |            |         |                  |     |
|---|-------------|-------|---|------|-------|---|---|---|------|------|---|------|--------|-----|----|--------|------------|---------|------------------|-----|
|   | SEQ CF type |       |   |      |       |   |   |   | Data | [7.0 |   |      |        |     | 備考 | 選択アドレス | 適用事例       |         |                  |     |
|   | 7           | 6     | 5 | 4    | 3     | 2 | 1 | 0 | 7    | 6    | 5 | 4    | 3      | 2   | 1  | 0      |            |         |                  |     |
| C | trl 1       | Info. |   | 0    | Т     | 1 | 0 | 0 |      |      | C | ontr | ol Int | fo. |    |        | Ex.t. Jump | 外部無条件分岐 | External Address | スルー |

図 4-9 にイベントキャプチャ/スルー機能モデルと、図 4-10 にイベントキャプチャ/スルー機能の真理 値表と動作を示す. PMU①には8 ビットの自走カウンタが実装され、常時カウンタが動作し、カウント値 が Dout から出力される. この時、キャプチャトリガが外部から PMU②の LOGIC\_ENABLE に入力されると、 PMU②が起動し、この起動時に PMU①から出力されている Dout の出力データをアドレスとして取り込む. また、PMU②にはスルー機能用の真理値表が実装されている. この真理値表は図 4-10 に示すように、入力 アドレスと同じ値がデータフィールに実装されている.

すなわち,キャプチャトリガ入力時 = (t) とすると

PMU①のカウンタ出力値(t) = PMU②の入力アドレス値(t)

= PMU②の出力値(t+1) = キャプチャ結果

となり,キャプチャ結果は,1サイクル遅延して出力される.このように,PMUを使うことで,単純なカウンタ/タイマを実現するだけでなく,機能を付加した多機能カウンタ/タイマが実現できる.



図 4-9 イベントキャプチャ/スルー機能モデル

| 6 | PM        | U (1)     |      | PM        | 1U2       |               |
|---|-----------|-----------|------|-----------|-----------|---------------|
|   | Address   | Data[7:0] | ]    | Address   | Data[7:0] | ]             |
| L |           |           |      |           |           | ]             |
|   | 1000 0110 | 1000 0111 | Dout | 1000 0110 | 1000 0110 | ]             |
| L | 1000 0111 | 1000 1000 |      | 1000 0111 | 1000 0111 | Dout          |
| L | 1000 1000 | 1000 1001 |      | 1000 1000 | 1000 1000 | $\rightarrow$ |
| L | 1000 1001 | 1000 1010 |      | 1000 1001 | 1000 1001 |               |
|   |           |           |      |           |           |               |

図 4-10 イベントキャプチャ/スルー機能の真理値表と動作

以上のように、マイコンにおけるカウンタ/タイマの応用範囲は広く、また、このスルー機能により、 外部イベントのカウント、パルス幅測定、時間間隔測定などに利用可能である.さらに、インターバルタ イマや方形波等のパルス出力、PWM 出力等々、様々な用途に活用される.

#### 4.2.1.2 シフトレジスタモデル

表 4-6 にシフトレジスタモデルの動作シミュレーションで利用するマイクロ命令を示す. ここではシ フトレジスタの基本命令として左シフト命令,右シフト命令が用いられる.

表 4-6 シフトレジスタモデルで使用するマイクロ命令

|   |          |        | FL/ | AG[7:0 | )] |      |   |   |   |      | Data  | [7.0  | 1     |    |   |             |      |                  | 適用事例 |
|---|----------|--------|-----|--------|----|------|---|---|---|------|-------|-------|-------|----|---|-------------|------|------------------|------|
|   | SEG      | 2<br>Q |     | CF     |    | type | ; |   |   |      | Data  | [7:0  | ]     |    |   | 備           | 考    | 選択アドレス           |      |
|   | 76       | 5      | 4   | 3      | 2  | 1    | 0 | 7 | 6 | 5    | 4     | 3     | 2     | 1  | 0 |             |      |                  |      |
| C | trl Info | o.     | S   | 0 T    | 1  | 1    | 0 |   |   | Shif | t Ado | dress | \$    |    |   | Shift Left  | 3.7L | External Address | 左シフト |
| C | trl Info | o.     | S   | 7 T    | '  |      | 1 |   |   |      | Shif  | t Ado | dress | \$ |   | Shift Right | 275  | External Address | 右シフト |

PMUで1ビットシフトレジスタの基本動作を表現すると,

となる. そこで, データフィールドの真理値表と CF[1:0]を PMU の入力 COND の入力信号として利用する 事でこれを実現する.

PMU の入力 COND に入力する信号よってデータフィールドの S<sub>0</sub>, S<sub>7</sub> として定義した LSB, または MSB に 埋め込むデータを変更することで実現する (表 4-7). これにより, 論理シフト, 算術シフト, およびロ ーテートが実現することができる. また, CFLAG をカスケード接続することで, シフト量 (ビット幅)を 拡張することができる.

表 4-7 PMUの入力 COND に入力するキャリー信号とデータフィールドの制御

|   |      | CF[1]                            | CF[0]           |  |
|---|------|----------------------------------|-----------------|--|
| : | 左シフト | S <sub>0</sub> :出力データのLSB置換イネーブル | T:入力アドレスのMSBデータ |  |
|   | 右シフト | S <sub>7</sub> :出力データのMSB置換イネーブル | T:入力アドレスのLSBデータ |  |

図 4-11 に一般的シフトレジスタ構成を示す.シフトレジスタは FF を構成したいビット数分並べて n ビットシフトレジスタが構成される.また,並列/直列入出力のタイプがあるが,ここではシリアル入力 /シリアル出力のタイプでの実装を行った.



図 4-11 一般的なシフトレジスタの構成

入力されたアドレス(またはデータ)に対し、左/右にシフトした情報を PMU のデータフィール ドから出力する

PMU で1ビットシフトレジスタの基本動作を表現する場合,入力する1ビットシフトしたい値(アドレス)が入力し,このアドレス値が1ビット左シフトした値を出力すればよい.

これを PMU に実装する場合は、メモリのアドレスとデータ、アドレス制御を使って実現する.この場合は、左右1ビットシフトレジスタの真理値表、Cond 信号および CFLAG 信号を利用して実現する.図4-12 に PMU を使った左右1ビットシフトレジスタの動作モデルを示す.



図 4-12 PMU のシフトレジスタの動作モデル

図 4-13 に PMU の1 ビットシフトレジスタのシミュレーションモデルを示す. 左, 右シフトレジスタと も同じモデルであり、実装する真理値表で機能が決まる.

図 4-14 にこのモデルに実装する左1ビットシフトレジスタモデル (a),右1ビットシフトレジスタモ デル (b)の真理値表を示す.これらの真理値表は、各シフト専用に作られたもので、この真理値表にあ る情報を利用して、出力値の MSB/LSB のビットを加工して出力値を生成する.ここでは4ビットの真理 値表を使って説明する.



図 4-13 PMUの1ビットシフトレジスタのシミュレーションモデルと入出力

図 4-12 (a) の左1 ビットシフトの真理値表において, PMU では上述の如く,入力アドレス値に対して, 左1 ビットシフトした値を出力すればよい.この真理値表の入力アドレスで,左1 ビットシフトすると 桁上げ/キャリーが発生するグループ (CFLAG= "1"),ならびに発生しないグループ (CFLAG= "0")がある. この入力アドレスの MSB を利用し,入力するアドレス値に対して左1ビットシフトする状態を制御する. 表 4-6 に示したように,左1ビットシフトの真理値表では,CF[1:0]がS₀(出力データのLSB に埋め込む 置換イネーブル) = "1"とT(入力アドレスの MSB を格納)に設定される.



図 4-14 1 ビットシフトレジスタの真理値表とデータフィールド制御

左1ビットシフト時にキャリーしないグループでは、例えば、"0001"が入力された場合、PMUの入力 COND="0"、入力アドレスが"0000"から"0111"までは同様に、Data[3:0]の値が左1ビットシフト値と して出力される.次に、左1ビットシフト時にキャリーが発生するグループでは、例えば"1001"が入力 された場合、Data[3:0]の値"0010"であり、そのまま左1ビットシフト値として利用できない.この時、 S<sub>0</sub>="1"設定が有効となり、Data[3:0]のLSBの値に置換され出力される.すなわちデータフィールドの Data[3:0]値"0010"のLSBを置換し、"0011"が左1ビットシフト値として出力される(PMUのデータ制 御部でこの処理を行うが、ここでは説明を省略する).

右1ビットシフト時にキャリーが発生しないグループでは、例えば、"0000"が入力された場合、PMUの入力 COND="0", Data[3:0]の値"0000"が出力される.このようにキャリーしないグループでは、Data[3:0]の値が右1ビットシフト値として出力される.次に、入力アドレスで右1ビットシフト時にキャリーが発生するグループでは、例えば"0001"が入力された場合、Data[3:0]の値"0000"が右1ビットシフト値として利用できない.この時、S7 (出力データの MSB に埋め込む置換イネーブル) = "1"設定が有効となり、Data[3:0]の MSB が置換され出力される.すなわちデータフィールドの Data[3:0]値"0000"の MSB を置換し、"1000"が右1ビットシフト値として出力される.以上の仕組みでシフトレジスタ機能を実現している.

図 4-13 の PMU の 1 ビットシフトレジスタモデルに左 1 ビットシフトレジスタの真理値表を実装してシ ミュレーションを行った結果を図 4-15 に示す.



図 4-15 PMU8 ビット左1 ビットシフトレジスタのシミュレーション波形

入力アドレス RADDR[7:0] = "0000 0001" に対して, DATAOUT[7:0] = "0000 0010" が出力され,以降 入力アドレスに対して左1ビットシフトした出力値が出力され,問題なく動作していることを確認した.

最終的に表 4-8 に示す 16 種類のシフトレジスタモデルを作成し、8/16/32 ビット長、シフト量(1 ビット/2 ビット)、および左右シフトとローテートの組み合わせでシミュレーションモデル評価を行った.

|             | PMU の数 |      |        |        |
|-------------|--------|------|--------|--------|
| 271127740   | 8ビット   |      | 16 ビット | 32 ビット |
| シノトレジスタの 毎新 | シフト量   |      |        |        |
|             | 1ビット   | 2ビット | 1ビット   | 1ビット   |
| 左(論理シフト)    | 1      | 2    | 2      | —      |
| 左 (ローテート)   | 1      | 2    | 2      | _      |
| 右(論理シフト)    | 1      | 2    | 2      |        |
| 右(算術シフト)    | 1      | 2    | 2      | 4      |
| 右 (ローテート)   | 1      | 2    | 2      |        |

表 4-8 PMU のシフトレジスタモデルの種類

#### 4.2.1.3 演算器モデル

表 4-9 に加算器モデルの動作シミュレーションで利用するマイクロ命令を示す.ここで演算命令が用いられる.PMU での演算では、外部から入力された8ビットアドレスの上位4ビット、下位4ビットをそれぞれ演算対象データとし、その結果を真理値表に準備し、4ビットの加減算結果を出力する.

アドレスの入力は外部レジスタからとし、データフィールドの真理値表には、キャリー信号入力(以下, CI:Carry In)が無い場合(CI=0)の演算結果とCIが有る場合(CI=1)の双方情報を書き込んでお
く.CIは、PMUの入力CONDの入力信号とし、データ制御部はCIの入力の有無によって出力を選択する.

CFLAG[1:0]は, CFLAG[1] = 1 で上位 4 ビット, CFLAG[0] = 0 で下位 4 ビットを出力する. 加算器の動 作は,

• Addr[7:4], Addr[3:0], CI=0 入力時→CF[0], Data[3:0]

• Addr[7:4], Addr[3:0], CI=1 入力時→CF[1], Data[7:4]

となり, 上位または下位のデータを Dout [3:0] として出力する.

表 4-9 演算器モデルで使用するマイクロ命令

| ĺ |     |      | I | FLA   | G[7:0 | ] |      |   |   |    |                 | Data | [7:0 | 1  |    |   |                |      |                  |      |  |
|---|-----|------|---|-------|-------|---|------|---|---|----|-----------------|------|------|----|----|---|----------------|------|------------------|------|--|
|   | ļ   | SEQ  |   | 0     | )F    |   | type | ; |   |    |                 | Data | [7:0 |    |    |   | 備考             |      | 選択アドレス           | 適用事例 |  |
| I | 7   | 6    | 5 | 4     | 3     | 2 | 1    | 0 | 7 | 6  | 5               | 4    | 3    | 2  | 1  | 0 |                |      |                  |      |  |
| ſ | ASV | info | 0 | $T_H$ | $T_L$ | 0 | 1    | 0 |   | CA | LC <sub>H</sub> |      |      | CA | LC |   | Calc. Function | 演算設定 | External Address | 演算   |  |

図 4-16 に 4 ビット加算器のモデルと動作を示す.入力アドレスの上位 4 ビット,下位 4 ビットをそれ ぞれ加算対象のデータと見なし,PMU のアドレス選択は外部レジスタに設定する.SRAM には,CI=1 の場 合の CFLAG 出力と演算結果を CF[1]と D[7:4]に,CI=0 の場合は,その CFLAG と演算結果を,CF[0]と D[3:0] にそれぞれ格納する.例えば,CI=0 の時,1000 と 0111 の 4 ビット加算する場合,PMU にこれら 4 ビット 情報 (a[7:4], b[3:0])を入力アドレス Addr[7:0]= "1000 0111" とし,かつ CI=0 が入力された場合, フラグフィールドとデータフィールが読みだされるが,入力された CI 信号によりデータ制御部で CI=0 の場合の演算結果が選択され,演算結果 d[3:0]として Data[3:0]=1111 と CF[0]=0 が出力される.



図 4-16 PMU の 4 ビット加算器のモデルと動作

ここで,出力された CF[1:0]は,キャリー信号として他の PMU の入力 COND に接続することで演算ビット幅を拡張することができる. PMU を 2 個カスケード接続して 8 ビット加算器を構成した例を図 4-17 に示す.

この場合,加算する値,すなわち入力アドレスがA=(a7, a6, ..., a0)およびB=(b7, b6, ..., b0) とすると,これらアドレスを各下位4ビットに連結したものを1段目のPMUに,各上位4ビットを連結 したものを2段目のPMUにアドレスとして与える.1段目のPMUにはCI=0を与え,各データ制御部から 出力された2段目の4ビットを上位4ビットとして、1段目の4ビットを下位4ビットとして連結する ことで8ビットの演算結果が得られる.また、1段目のPMUにCI=1に設定することで減算結果が得られ る.この加算方法について8ビット加算器モデルで説明する.



図 4-17 PMU による 8 ビット加算器モデル

PMU の加算方法(例, A + B = C)

- アドレスA = 0x81 (1000 0001)
   アドレスB = 0x7F (0111 1111)
   4ビットに分割して1段目のPMUに入力する.
   下位4ビットアドレス加算では,(0001 1111)が入力アドレスとなり,
   この時の出力値は, Cond=0, すなわち CI=0 となり, Data[3:0]が選択され,
   (0001 0000) CFLAG=1 となる.
  - 同じく、4ビットに分割して2段目のPMUに入力する上位4ビットアドレス加算では、 (1000 0111)となる.

この時の出力値は、1 段目の PMU の CFLAG=1 が 2 段目の PMU の Cond に入力され、Cond=1、 すなわち CI=1 となり、<u>Data[7:4]</u>が選択され、

(<u>0000</u> 1111) CFLAG=1 となる.

最終的に上位・下位の青字下線部が出力値として選択され (<u>0000</u> <u>0000</u>) の Carry=1 となる. したがって,アドレスA (1000 0001) +アドレスB (<u>0111</u> 1111) = C (<u>0000</u> <u>0000</u>) CFLAG=1 となる.

図 4-18 に 8 ビット加算器 PMU のモデルを示す.また,図 4-17 に上記加算方法の例に示したシミュレーション結果を示す.設計通りの計算結果が出力され,問題なく動作していることを確認した.この加算 シミュレーション波形では,この時の HEX 値が表示されている.また,この方法で,PMU を 4 個接続し, 16 ビットの加算器も評価した.図 4-20 にそのシミュレーションモデルの構成と結線を示す.

以上により,表 4-10 に示す3種類の演算器モデルを作成し,評価を行った.8/16 ビット長の加算器および8 ビットの減算器でシミュレーションモデルを作成し評価を行った.



図 4-18 PMU の 8 ビット加算器シミュレーションモデルと結線



図 4-19 8 ビット加算器のシミュレーション結果



図 4-20 PMUの 16 ビット加算器シミュレーションモデルと結線

表 4-10 PMU の演算器モデルの種類

|     | PMU  | の数     |
|-----|------|--------|
| 演算器 | 8ビット | 16 ビット |
| 加算器 | 2    | 4      |
| 減算器 | 2    | -      |

4.2.2 マイコン周辺回路のモデリングと評価

汎用的なマイコンに搭載される周辺回路として FIF0,シリアル通信インタフェース (Serial Communication Interface: SCI) および PWM を選びモデル評価を行った.また,この中から8 ビット PWM を選び FPGA 上に実装・評価を行い,動作確認・波形観測を行った結果を述べる.

4.2.2.1 FIF0 モデル

一般に FIF0 は,データ通信などのデータ送受信のバッファとしてよく利用される(図 4-21).様々な 実装方法があるが,ここでは Full と Empty だけで制御するポインタ型 FIF0 を前提とする.



図 4-21 一般的な FIF0 の構成

基本動作は,

- 入力 Din に対して, FIFO のバッファメモリが満杯の場合, full 信号を "High", 出力 Dout に対しては, FIFO のバッファメモリが空いている場合, empty 信号 "High" を発行する.
- 2) 書き込み側では, full 信号が "high"の状態では書き込みはできない. full 信号 "Low"状態まで 待って,書き込みイネーブル信号 WE を使って書き込む.
- 3) 読み出し側では, Empty 信号が"high"の状態ではデータが空のため読み出しはできない. Empty 信号"Low"状態まで待って,読み出しイネーブル信号 RE を使って読み出す.

このWrite Enable (WE) /Read Enable (RE) は書き込みおよび読み込みポインタとしてステータス制 御部で管理される.この書き込みおよび読み込みポインタ部は PMU のインクリメンタが利用され,さら に PMU を使ってバッファメモリ,カウンタ機能を実装して FIFO 機能の評価を行った.

表 4-11 に FIF0 モデルの動作シミュレーションで利用するマイクロ命令を示す.書き込みポインタお よび読み込みポインタ用の条件付きインクリメント、スルー機能のマイクロ命令が用いられる.また、 FIF0 では制限のあるバッファサイズの読み出し/書き込み制御を行う必要があり,ここでは8ビット長の 深さ 16 ワードとし, ステータスとして Full, Empty フラグをサポートする.

図 4-22 に 16 ワードの FIFO シミュレーションモデルとその結線を示す. このモデルでは, PMU①は書 き込み, 読み込みのポインタとステータス制御を行う. 図 4-23 にその動作を示す.

|            |      |                         | FLAG  | G[7:0 | ]          |         |                  |     |     |      | Data | [7:0 | a   |                  |   |              |            |                     | 適用事例         |  |
|------------|------|-------------------------|-------|-------|------------|---------|------------------|-----|-----|------|------|------|-----|------------------|---|--------------|------------|---------------------|--------------|--|
|            | SEG  | )                       | C     | )F    |            | type    | :                |     |     |      | Data | [7.0 | L.  |                  |   | 備            | 考          | 選択アドレス              |              |  |
| 7          | 6    | 5                       | 4     | 3     | 2          | 1       | 0                | 7   | 6   | 5    | 4    | 3    | 2   | 1                | 0 |              |            |                     |              |  |
| FH         | I FL | 1                       | $T_H$ | $T_L$ | 0          | 1       |                  |     | COL | JNT⊦ | ł    |      | COI | JNT <sub>L</sub> |   | Abit countor | 条件付インクリメント | Address Day +1+16   | FiFo(下位4ビット) |  |
| FH         | I FL | FC                      | $T_H$ | $T_L$ | 0          | '       | 1                |     | COL | JNT⊦ | ł    |      | COI | JNT <sub>∟</sub> |   | 4bit counter | 条件付デクリメント  | Address Reg. +1,+10 | FiFo(上位ビット)  |  |
| Ctrl Info. |      | 0 T 1 0 0 Control Info. |       |       | Ex.t. Jump | 外部無条件分岐 | External Address | スルー |     |      |      |      |     |                  |   |              |            |                     |              |  |

表 4-11 FIF0 モデルで使用するマイクロ命令

PMU①では、書き込み、読み込み独立にインクリメント制御を行い、ポインタを管理すると同時にメモ リのフラグを使ってステータスを発行する. さらに FIFO ポインタを次段の PMU②に発行する. このポイ ンタ情報は、データ出力の下位4ビットを FIFO メモリのライトアドレス、データ出力の上位4ビットを FIFO のリードアドレスに設定してある.



図 4-22 16 ワードの深さの FIFO シミュレーションモデルと結線



図 4-23 PMU①の書き込み/読み込みポインタ制御

以上のような環境で FIFO の書き込み, 読み込みと Full/Empty 信号の動作をシミュレーションで確認 した. その一例を図 4-24 に示す. ここでは, 16 回の書き込みで Full 信号が, 16 回の読み込みで Empty が観測された.







図 4-25 FIFOの Read/Write 評価

次にその他の書き込み/読み込み条件でのシミュレーション結果を図 4-25 に示す.

上段は、9回書き込みを行った後,読み込みを23回実行した結果である.9回書き込みを行い、23回の 読み込み中に、9回目の読み込み実行後,Empty信号が"High"に立ち上がるのが確認でき、9回目以降 は空読み状態となり、Full error 状態となる.

また、下段は 20 回の書き込みと 16 回の読み込みを行った結果である. 16 ワードのバッファしかない ため、書き込み 16 回目以降は上書き状態となり、16 回目以降 20 回目まで Full 信号が"High"となり、 書き込み終了後、読み込みが上書き分の影響で、Empty error 状態となる. 以上のように Empty 信号が "High"状態で、読み込みイネーブル信号"High"、または Full 信号が"High"状態で、書き込みイネー ブル信号"High"、はルール違反となる. これら書き込み/読み込みを組み合わせた 33 パターンのシミュ レーション検証を行ったが、いくつかのパターンは、動作保証しないか、読めないよう、また書き込めな いようにブロック制御する必要がある. ここでは、これらの制御は今後の製品化時の課題とした.

4.2.2.2 シリアル通信インタフェースモデル

シリアル通信のための SCI には非同期型,同期型があるが,ここでは同期型シリアル通信インタフェ ースを前提に実装を行った.図4-26 にシリアル通信の概要を示す.



図 4-26 シリアル通信の概要

基本動作は,

- データの受信時,RxD信号がLSB→MSBの順に受信シフトレジスタ1ビット毎に格納される.8ビット分が全て正常に受信された時点で受信データレジスタに1バイト分記憶される.CPUには受信 完了が通知され,受信データレジスタ記憶された1バイトのデータを読み出す.
- 2) データ送信時,送信シフトレジスタが空,すなわちデータ送信完了になると送信データレジスタ に新たに書き込まれたデータを送信シフトレジスタに書き込み,データの送信(TxD)を始める.

このように,通常のレジスタとシフトレジスタを利用したシンプルな構成になっている.これに送 受信制御を加えて,PMUを用いたシリアル通信インタフェースのモデルを構成した. 機能仕様は、以下とした.

【PMUのシリアル通信インタフェース仕様】

<sup>(1)</sup> クロックは外部から供給(ボーレートジェネレータは搭載しない)

- (2) クロックのデューティーは 50%
- (3) フレームフォーマットは、8ビットデータ固定長(パリティ、CRC はサポートしない)
- (4) LSB ファーストで送受信
- (5) 1 フレーム受信完了/送信完了ステータス発行
- (6) 受信オーバーランエラー検出しない
- (7) 送信データエンプティステータスなし
- (8)送信終了ステータス(ソフト対応)

【受信側モデル】

ここでは(1)~(5)の要件に対応するモデル構築を行った.また,モデル実装では受信側と送信側 を分割して実装とした.図 4-27 に PMU を使ったシリアル通信受信側のシミュレーションモデルとその 結線を示す.



図 4-27 シリアル通信(受信側)シミュレーションモデルとその結線

このモデルは、PMU①はデータの受信シーケンスの制御機能、PMU②はシリアルデータを受信する左シ フトレジスタ、PMU③はスルー機能を搭載し構成されている.PMU①は Serial Clock (SCK) を監視し、 次段に動作タイミング信号を出力する.PMU②は受信用のシフトレジスタで PMU①の CFLAG が LOGIC\_ENABLE に入力され動作する.PMU③は受信データレジスタとして機能する.PMU②の INFO 信号を アドレスとして入力、スルー機能で8 ビット固定長のデータを出力し、連続的に受信データを出力する 動作を行う.図 4-28 にこのモデルの受信動作を示す.クロック同期式で、LSB ファーストで8 ビットデ ータ (D0~D7) を受信する.



図 4-28 シリアル通信(受信側)モデルの受信動作

次にこの受信制御のシーケンス動作について述べる.図 4-29 に受信動作フローチャートを示す.



図 4-29 受信動作のフローチャート

このフローチャートは受信制御シーケンス動作を表したものであるが、これを PMU①に実装すると図 4-30の真理値表に翻訳される.以下、この真理値表をベースに受信動作フローを説明する.説明の都合 上この真理値表の入力アドレスを十進数で表現("0000 0111"=7)する.この真理値表では図 4-29 で示したフローチャートがアドレス 0 から 24 までの 25 ステップ(サイクル数)で表現されている.

最初の入力アドレス0では,通信待ち状態となっている.これ以降は,各データ毎(D0~D6)で図4-29に示した①サンプルタイミング待ち(SCK=1の立ち上がりタイミング),②RxDサンプリング

(CFLAG=1 の立ち上がりタイミング), ③SCK の1 ビット期間終了待ちのいずれかの条件分岐判定が行われる. アドレス1~3 までは D0 の判定, アドレス4~6 までは D1 の判定と D6 のアドレス19~21 まで実行され,最後のD7 (アドレス22~23) では,タイミング待ち/受信完了判定が行われ, INF0 と CFLAG の状態で受信完了が判定されるとアドレス24 に遷移して,受信データレジスタをリセットし,受信待ち状態のアドレス0 に移行する.

受信制御シーケンス

Function : Clocked Serial Receive Control

|     | In  | put      |     |     |          | Output | :     |   |   |      |    |        |      |        |    |
|-----|-----|----------|-----|-----|----------|--------|-------|---|---|------|----|--------|------|--------|----|
|     | Add | ress     |     | Da  | ata      | Rese   | erved | C | F | TYPE |    |        |      |        |    |
| DEC | HEX | BIN      | DEC | HEX | BIN      | INFO   | ASW   | 1 | 0 | TIPE |    |        |      |        |    |
| 0   | 00  | 00000000 | 0   | 00  | 00000000 | 00     | 0     | 1 | 0 | 101  |    | COND=1 | なら自分 | COND=0 | 待ち |
| 1   | 01  | 00000001 | 1   | 01  | 00000001 | 00     | 0     | 1 | 0 | 100  | _  | COND=0 | なら自分 | COND=1 | 待ち |
| 2   | 02  | 00000010 | 3   | 03  | 00000011 | 00     | 0     | 0 | 1 | 000  | D0 |        |      |        |    |
| 3   | 03  | 00000011 | 3   | 03  | 00000011 | 00     | 0     | 1 | 0 | 101  |    | COND=1 | なら自分 | COND=0 | 待ち |
| 4   | 04  | 00000100 | 4   | 04  | 00000100 | 00     | 0     | 1 | 0 | 100  |    | COND=0 | なら自分 | COND=1 | 待ち |
| 5   | 05  | 00000101 | 6   | 06  | 00000110 | 00     | 0     | 0 | 1 | 000  | D1 |        |      |        |    |
| 6   | 06  | 00000110 | 6   | 06  | 00000110 | 00     | 0     | 1 | 0 | 101  |    | COND=1 | なら自分 | COND=0 | 待ち |
| 7   | 07  | 00000111 | 7   | 07  | 00000111 | 00     | 0     | 1 | 0 | 100  |    | COND=0 | なら自分 | COND=1 | 待ち |
| 8   | 08  | 00001000 | 9   | 09  | 00001001 | 00     | 0     | 0 | 1 | 000  | D2 |        |      |        |    |
| 9   | 09  | 00001001 | 9   | 09  | 00001001 | 00     | 0     | 1 | 0 | 101  |    | COND=1 | なら自分 | COND=0 | 待ち |
| 10  | 0A  | 00001010 | 10  | 0A  | 00001010 | 00     | 0     | 1 | 0 | 100  |    | COND=0 | なら自分 | COND=1 | 待ち |
| 11  | 0B  | 00001011 | 12  | 0C  | 00001100 | 00     | 0     | 0 | 1 | 000  | D3 |        |      |        |    |
| 12  | 0C  | 00001100 | 12  | 0C  | 00001100 | 00     | 0     | 1 | 0 | 101  |    | COND=1 | なら自分 | COND=0 | 待ち |
| 13  | 0D  | 00001101 | 13  | 0D  | 00001101 | 00     | 0     | 1 | 0 | 100  |    | COND=0 | なら自分 | COND=1 | 待ち |
| 14  | 0E  | 00001110 | 15  | 0F  | 00001111 | 00     | 0     | 0 | 1 | 000  | D4 |        |      |        |    |
| 15  | 0F  | 00001111 | 15  | 0F  | 00001111 | 00     | 0     | 1 | 0 | 101  |    | COND=1 | なら自分 | COND=0 | 待ち |
| 16  | 10  | 00010000 | 16  | 10  | 00010000 | 00     | 0     | 1 | 0 | 100  |    | COND=0 | なら自分 | COND=1 | 待ち |
| 17  | 11  | 00010001 | 18  | 12  | 00010010 | 00     | 0     | 0 | 1 | 000  | D5 |        |      |        |    |
| 18  | 12  | 00010010 | 18  | 12  | 00010010 | 00     | 0     | 1 | 0 | 101  |    | COND=1 | なら自分 | COND=0 | 待ち |
| 19  | 13  | 00010011 | 19  | 13  | 00010011 | 00     | 0     | 1 | 0 | 100  |    | COND=0 | なら自分 | COND=1 | 待ち |
| 20  | 14  | 00010100 | 21  | 15  | 00010101 | 00     | 0     | 0 | 1 | 000  | D6 |        |      |        |    |
| 21  | 15  | 00010101 | 21  | 15  | 00010101 | 00     | 0     | 1 | 0 | 101  |    | COND=1 | なら自分 | COND=0 | 待ち |
| 22  | 16  | 00010110 | 22  | 16  | 00010110 | 00 .   | 0     | 1 | 0 | 100  | 57 | COND=0 | なら自分 | COND=1 | 待ち |
| 23  | 17  | 00010111 | 24  | 18  | 00011000 | 01     | 0     | 0 | 1 | 000  | 07 |        |      |        |    |
| 24  | 18  | 00011000 | 0   | 00  | 00000000 | 00     | 0     | 0 | 0 | 000  |    | 受信完了   |      | RDRセット | -  |
| 25  | 19  | 00011001 | 0   | 00  | 00000000 | 00     |       | 0 | 0 | 000  |    |        |      |        |    |

受信完了ステータス用のトリガ





図 4-31 シリアル通信(受信側)シミュレーション波形

以上のようなモデル構成に、動作(サブルーチン)実装を行い、シリアル通信の受信シミュレーショ ンを行った結果を図 4-31 に示す. RxD から試験用の受信データ "1011 0101"を入力すると、受信シフ トレジスタはデータを受信、LOGIC\_ENABLE が "High"のタイミングでデータを確認すると D0~D7 の順 に "1011 0101"を受信していることがわかる. これは LSB ファーストで受信した信号である. これを 受信データレジスタ (RDR) に転送時に、データは MSB に変換され、RDR に "AD (Hex) = 1010 1101 (Bin)"が記憶され、問題なく動作していることを確認した.

#### 【送信モデル】

図 4-32 に PMU を使ったシリアル通信送信側シミュレーションモデルとその結線を示す.



図 4-32 シリアル通信(送信側)シミュレーションモデルとその結線

受信モデルと同様に、PMU①はデータの送信シーケンスの制御機能、PMU②はシリアルデータを送信す る左シフトレジスタで構成されている. PMU①は SCK を監視し、次段に動作タイミング信号を出力す る. PMU②は送信用のシフトレジスタで PMU①の CFLAG が LOGIC\_ENABLE に入力され、1 ビット毎に送信 を行う.図4-33 にこのモデルの送信動作を示す.受信側と同様にクロック同期式で、LSB ファーストで 8 ビットデータ(D0~D7)を送信する.



図 4-33 シリアル通信(送信側)モデルの送信動作

次にこの送信制御のシーケンス動作について説明する.図4-34に送信動作フローチャートを示す. このフローチャートは送信制御シーケンス動作を表したものであるが,これを PMU①に実装すると図4-35の真理値表に翻訳される.受信側と同様に,この真理値表をベースに送信動作フローを説明する.



図 4-34 送信動作のフローチャート

説明の都合上この真理値表の入力アドレスを十進数で表現("0000 0111"=7) する.この真理値表 では図 4-34 で示したフローチャートがアドレス 0 から 24 までの 25 ステップで表現されている.

送信時では、SCK を監視し、SCK の立下りのタイミングによって、アドレス 0/アドレス 2 またはアドレス 1 (CFLAG)の状態を判定して、送信開始時の PMU②のシフトレジスタのアドレス値(D0)を決める.これ以降、各データ毎(D1~D7)で図 4-35 に示した SCK の①1 ビット期間開始待ち(SCK=0)、② TxD の更新(CFLAG=1 の立ち下がりタイミング)、③サンプルタイミング待ち(SCK=1 の立ち下がりタイ ミング)のいずれかの条件分岐判定が行われる.アドレス 0~2 までは D0 の判定、アドレス 3~5 まで は D1 の判定と D7 のアドレス 21~23 まで実行され、最後のアドレス 24 では、INF0[0]=1 となり送信が 完了し、再びアドレス 0 に移行する.

以上のようなモデル構成に動作(サブルーチン)実装を行い、シリアル通信の送信シミュレーション を行った結果を図 4-36 に示す.送信シフトレジスタ(TDR)に試験用送信データ "0011 0011"を入力 する.LOGIC\_ENABLE が "High"のタイミングで、TxD を観測すると送信データ D0~D7 の順に "1100 1100"を送信していることがわかる.これはLSB ファーストで送信した信号であり、問題なく動作して いることを確認した.

#### 送信制御シーケンス

送信用シフトレジスタのアドレス入力切替 Function : Clocked Serial Transmit Control 送信データFiFoの取り込みのPJガとして利用可能 Input Output Address Data Reserved CF TYPE INFO ASW DEC HEX DEC HEX BIN BIN 0 00 0000000 00 0000000 COND=1 なら自分 COND=0 待ち D0 COND=1 待ち 02 00000010 COND=0 なら自分 02 00000010 COND=0 待ち 03 00000011 COND=1 なら自分 D1 04 00000100 05 00000101 COND=0 なら自分 COND=1 待ち 05 00000101 6 06 00000110 6 06 00000110 COND=1 なら自分 COND=0 待ち D2 08 00001000 COND=0 なら自分 COND=1 待ち 8 08 00001000 8 08 00001000 9 09 00001001 9 09 00001001 <u>COND=1 なら自分</u> COND=0 待ち D3 10 0A 00001010 11 0B 00001011 11 OB 00001011 11 OB 00001011 COND=0 なら自分 COND=1 待ち 0C 0C COND=1 なら自分 COND=0 待ち 0D 0E D4 0E 0E COND=0 なら自分 COND=1 待ち 0F 00001111 0F COND=1 なら自分 COND=0 待ち 11 00010001 D5 17 11 00010001 COND=0 なら自分 17 11 00010001 COND=1 待ち COND=1 なら自分 COND=0 待ち 19 13 14 00010100 D6 COND=1 待ち 14 00010100 COND=0 なら自分 14 00010100 21 15 00010101 COND=1 なら自分 21 15 00010101 COND=0 待ち D7 22 16 00010110 17 00010111 COND=0 なら自分 COND=1 待ち 17 00010111 .00 24 18 00011000 0 00 00000000 送信完了 19 00011001 0 00 0000000 000 

送信完了ステータス用のトリガ

図 4-35 送信制御シーケンスの真理値表と送信完了トリガ



#### 4.2.2.3 PWM モデル

PWM は,図 4-37 で示したように.1 波長の周期のパルス幅を自由に変更する事ができる.ここで,パルス幅 tpw と周期 T の比で PWM 信号のデューティー比 D (%) が定義される.





図 4-37 PWM 波形

マイコンでは一般的に、カウンタ/タイマを使った波形生成が用いられる.このような場合には、マイ コンのクロックを分周して1波長の周期(以下、T)を生成し、レジスタ等にその分周値のカウント値を 設定することでデューティー比Dを実現している.その一例を図 4-38 に示す.

このように、PWMの制御精度を作るクロックの分周機能、PWMの周期決めるカウンタ機能およびデュー ティー比を決めるカウンタ機能があれば PWM 機能を実現できる.そこで、3 個の PMU を使って 8 ビット精 度の PWM のシミュレーションモデルを構成した.8 ビット PWM は、3 個の PMU をそれぞれ分解精度設定部

(分周器),周期設定部(ダウンカウンタ)およびパルス幅制御部(ダウンカウンタ)の3つの機能部品 として用いる.図4-39に8ビットPWMのシミュレーションモデルの構成と結線モデル,および各PMUに 実装する真理値表の一部を示す.PMU①には8ビット分周機能,PMU②およびPMU③にはダウンカウンタ機 能が実装され,各設定用レジスタが準備されている.



図 4-38 カウンタと PWM 出力波形

| 分解創   | スタ<br><sub>設定</sub> 分解  | 能設定<br>周器)  |  | ר<br>[  | 「<br>レジス<br>周期設定   | 夕<br>] (9   | 周期カウンタ<br>(ウンカウン   | י<br>(ע  |   | <b>ノジフ</b><br>ルス幅設   | スタ<br>「定」(2   | ルス幅<br>ダウンカ   | カウンタ<br>ロウンタ)   |  | パル   | ス出   | л  |  |   |
|---|---|---|--|---|--|---|--|--|---|--|---|---|---|--|--|--|--|--|---|
| -1<br>-1<br>-1<br>-0<br>-0<br>-0<br>-0<br>-0<br>-0  | CLK<br>CE<br>WEN<br>WADR<br>WDAT<br>RADR<br>COND<br>ENTO_in<br>RAFB_EN<br>LOGIC_MODE<br>LOGIC_RESET<br>LOGIC_RESET<br>LOGIC_RESET<br>HOLD_REQUEST<br>HOLD_RELEASE   | AR0<br>CFLAG<br>ASW<br>INFO<br>DOUT<br>FOUT   |  |   |  | CLK<br>TE<br>VEN<br>VADDR<br>VDAT<br>ADDR<br>OND<br>NFO_in<br>AAFB_EN<br>OGIC_RES<br>OGIC_RES<br>OGIC_RES<br>OGIC_RES<br>OGIC_RES | AR<br>CFLA<br>DE ASS<br>ET INFO<br>WELE<br>UUEST DOU<br>EASE FOU   |  |   | -11" →<br>-11" →<br>-0" →<br>-0" →   | CLK<br>CE<br>WEN<br>WADDR<br>WDAT<br>RADDR<br>COND<br>INFO_in<br>RAFB_EN<br>LOGIC_EN/<br>LOGIC_EN/<br>HOLD_REQ<br>HOLD_REL    | PML<br>DE<br>EET<br>BBLE<br>UUEST<br>EASE   | AR0<br>CFLAG<br>ASW<br>INFO<br>DOUT<br>FOUT   |  |  | 5)   |  | •  |   |
|   |   |   |  |   |  |   |  |  |   |  |   |   | РМІ   | 3  |  |  |  |  |   |
|   | PIVIU   |   |  |   |  |   |  |  |   |  |   |   |   |  |  |  |  |  |   |
| Function : Decreme  | PIVIU()<br>ent カウント設定値の   | CF[0]を"1"   | 12   |   | Function : PW  | /M Cycle  | Counter  | カウント設定   | 直のCF  | [0]を"1"(:  | Function  | : PWM pul   | se Counte   | r  | カウン  | ト設定的   | のCF  | 0]を"1"(:   | - |
| Function : Decreme  | PIVIU 1<br>int カウント設定値の   | Output  | 12   |   | Function : PW  | /M Cycle (  | Counter  | カウント設定<br>Output   | 直のCF  | [0]を"1"(:  | Function  | : PWM pul   | se Counte   | r  | カウン<br>Output  | ト設定し   | OCF  | 0]を"1"に  | 1 |
| Function : Decreme<br>Input<br>Address  | PIVIU<br>ant カウント設定値の<br>Data   | CF[0]&"1"<br>Output<br>Reserved   | CF   | TYPE  | Function : PW  | /M Cycle  | Counter  | カウント設定<br>Output<br>Reserved   | CF  | (0)& 1 1   | Function<br>Ing<br>Add  | : PWM pul<br>out<br>ress  | se Counter<br>Da  | r  | カウン<br>Output<br>Rese  | ▶ 設定的<br>inved   | CF   | 0]&"1"   |   |
| Function : Decreme<br>Input<br>Addross<br>DEC HEX BIN   | PIVIU Data<br>Data<br>DEC HEX BIN   | CF[0] & 1"<br>Output<br>Reserved<br>INFO ASW  | CF   | TYPE  | Function : PW<br>Input<br>Address<br>DEC HEX   | M Cycle   | Counter<br>Data  | カウント設定<br>Output<br>Reserved<br>INFO ASW   | CF  | [0]を11:  | Function<br>Inp<br>Add<br>DEC HEX   | : PWM pul<br>out<br>ross<br><i>BI</i> W   | se Counter<br>Da<br>DEC HEX   | r<br>ata<br><i>BIN</i>   | カウン<br>Output<br>Rese<br>INFO  | ASW  | CF   | 0]&"1"   |   |
| Function : Decreme<br>Input<br>Address<br>DEC HEX EIN<br>0 00 00000000  | PINO<br>mt カウント設定値の<br>Data<br>DEC HEX BIN<br>255 FF 11111111   | Output<br>Recorved<br>INFO ASW<br>00 1  | CF<br>1 0<br>0 0   | TYPE<br>001   | Function : PW<br>Input<br>Address<br>DEC HEX<br>0 00 000   | /M Cycle (<br>BIN DE<br>00000 2   | Data           Counter           Data           C         HEX           BIN           55         FF           11111111   | カウント設定<br>Output<br>Reserved<br>INFO ASW<br>00 1   | СF<br>1<br>0  | [0] & 1 [:<br>   | Function<br>Inp<br>Add<br>DEC HEX<br>0 00   | : PWM pul<br>out<br>ress<br>BIN<br>00000000   | se Counter<br>Da<br>DEC HEX<br>255 FF   | r<br>ata<br><u>BIN</u><br>11111111   | カウン<br>Output<br>Rese<br>INFO<br>00  | ASW  | CF   | 0]& 1 1  |   |
| Function : Decreme<br>Address<br>DEC HEX BIH<br>0 00 00000000<br>1 01 00000001  | PINUU<br>nt カウント設定値の<br>Data<br>DEC HEX BIN<br>255 FF 11111111<br>0 00 00000000   | Output           Recorved           INFO         ASW           00         1           01         1  | CF<br>1 0<br>0 0<br>0 1                                    | 001<br>001  | Function : PW  | /M Cycle (<br>BIN DE<br>00000 2<br>00001  | Data           Counter           Counter           Counter           Counter           SC           HEX           BIN           55           FF           1111111           0           00           000   | カウント設定           Output           Reserved           INFO         ASW           00         1           00         1  | СF<br>1<br>0  | [0]  | Function<br>Add<br>DEC HEX<br>0 00<br>1 01  | : PWM pul<br>out<br>ress<br>BIN<br>00000000<br>00000001   | se Counter<br>Dec HEX<br>255 FF<br>0 00   | r<br>BIN<br>11111111<br>00000000   | カウン<br>Output<br>Rese<br>INFO<br>00  | ASW<br>1   | CF<br>1 0<br>0 0   | 0) & 1 1 1<br>TYPE 001 001   |   |
| Function : Decreme<br>Address<br>DEC /HEX BU/<br>0 00 00000000<br>1 01 0000001<br>2 02 00000010   | PHUOU<br>nt カウント設定値の<br>Data<br>DEC HEX BIM<br>255 FF 11111111<br>0 00 0000000<br>1 01 00000001   | CF[0] & 1 *<br>Output<br>Reserved<br>INFO ASW<br>00 1<br>01 1<br>00 1   | CF<br>1 0<br>0 0<br>0 1<br>0 0                             | 001<br>001<br>001   | Function : PW<br>Address<br>DEC HEX<br>0 00 000<br>1 01 000<br>2 02 000  | /M Cycle 0<br>BIN DE<br>00000 2<br>00001<br>00010   | Data           Counter           BIN           55         FF           101         00000000           1         01   | <b>カウント設定</b><br>Output<br>Reserved<br>INFO ASW<br>00 1<br>00 1<br>01 1  | CF<br>1<br>0<br>0   | (0)& 1 1<br>TYPE<br>0 001<br>1 001<br>0 001  | Function Ing Add DEC HEX 0 00 1 01 2 02   | E PWM pull<br>put<br>F0000<br>BUV<br>00000000<br>00000001<br>00000010   | DEC HEX<br>255 FF<br>0 00<br>1 01   | r<br>BIN<br>11111111<br>00000000<br>00000001   | カウン<br>Output<br>Rese<br>INFO<br>00<br>00  | ASW<br>1<br>1  | CF<br>1 0<br>0 0   | 0)& 1 1 1<br>TYPE<br>001<br>001  |   |
| Function : Decreme<br>Address<br>DEC HEX BUH<br>0 00 0000000<br>1 01 00000001<br>2 02 0000010<br>3 03 00000010  | Data<br>Dec HEX BIV<br>255 FF 11111111<br>0 00 00000001<br>1 01 00000001<br>2 02 0000001  | CF[0]を*1*1<br>Output<br>Recerved<br>INFO ASW<br>00 1<br>01 1<br>00 1<br>00 1  | CF<br>1 0<br>0 0<br>0 1<br>0 0<br>0 0<br>0 0               | TYPE<br>001<br>001<br>001<br>001  | Function : PW<br>Input<br>Address<br>0 00 000<br>1 01 000<br>2 02 000<br>3 03 000  | /M Cycle (<br>BIN DE<br>00000 2<br>00001<br>00010<br>00011  | Data           Data           C MEX           55           FF           1           0           <  | カウント設定<br>Output<br>Reserved<br>INFO ASW<br>00 1<br>00 1<br>01 1<br>00 1   | CF<br>1<br>0<br>0<br>0  | Image: Test (0)         Test (0)           0         011           0         001           0         001           0         001           0         001                         | Function<br>Ing<br>Add<br>DEC HEX<br>0 00<br>1 01<br>2 02<br>3 03   | E PWM pull<br>out<br>BUV<br>00000000<br>00000001<br>00000010<br>00000011  | se Counter<br>DEC HEX<br>255 FF<br>0 00<br>1 01<br>2 02   | r<br>BIN<br>11111111<br>00000000<br>00000001<br>00000010   | カウン<br>Output<br>Rese<br>INFO<br>00<br>00<br>00  | 次定<br>rved<br>ASW<br>1<br>1<br>1<br>1  | CF<br>1 0<br>0 0   | 0)& 1 (<br>TYPE<br>001<br>001<br>001<br>001  |   |
| Function : Decreme<br>Address<br>DEC HEX BIH<br>0 00 00000000<br>1 01 0000001<br>2 02 0000011<br>4 04 00000100  | P IVI U U<br>mt カウント設定値の<br>Deta BH/<br>DEC /HEX BH/<br>255 FF 1111111<br>0 00 00000000<br>1 01 00000001<br>1 01 00000010<br>3 03 00000011  | CF[0] & "1"<br>Output<br>Recorved<br>INFO ASW<br>00 1<br>01 1<br>00 1<br>00 1<br>00 1<br>00 1   | CF<br>1 0<br>0 0<br>0 1<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0 | 001<br>001<br>001<br>001<br>001   | Function : PW<br>Addross<br>DEC HEX<br>0 00 000<br>1 01 000<br>2 02 000<br>3 03 000<br>4 04 000  | /M Cycle (<br>EIN DE<br>00000 2<br>00001<br>00010<br>00011<br>00100   | Data           Data           C HEX         BIN           55         FF         1111111           0         000000001           1         010000001           2         02         0000001           3         03         00000011   | カウント設定<br>Output<br>Reserved<br>INFO ASW<br>00 1<br>00 1<br>00 1<br>00 1   | CF<br>1<br>0<br>0<br>0<br>0   | Image: Test (0)         Test (0)           0         011           0         001           0         001           0         001           0         001           0         001 | Function Ing Add DEC HEX 0 00 1 01 2 02 3 03 4 04   | E PWM pull<br>out<br>BUV<br>00000000<br>00000001<br>00000010<br>00000011<br>00000100  | se Counter<br>DEC HEX<br>255 FF<br>0 00<br>1 01<br>2 02<br>3 03   | r<br>BUN<br>11111111<br>00000000<br>00000001<br>00000010<br>000000   | カウン<br>Output<br>Rese<br>INFO<br>00<br>00<br>00<br>00                                    | ASW<br>1<br>1<br>1<br>1  | CF<br>1 (<br>0  | 0)& 1 (<br>TYPE<br>001<br>001<br>001<br>001<br>001   |   |
| Function:         Decrement           Address         DEC         HEX         EBN           0         000000000         1         01         00000000           1         01         00000001         2         02         00000010           3         03         00000100         5         05         00000101   | The second secon | CF[0] & "1"<br>Output<br>Recerved<br>INFO ASW<br>00 1<br>01 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1   | CF<br>1 0<br>0 0<br>0 1<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0 | TYPE<br>001<br>001<br>001<br>001<br>001<br>001                            | Function : PW  | /M Cycle (<br>BW DE<br>00000 2<br>00001<br>00010<br>00011<br>00100<br>00101   | Data           Counter           0         00000000           1         0         00000000           1         0         00000000           1         0         00000000           3         03         0000011           4         04         00000000  | カウント設定           Output         Reserved           INFO         ASW           00         1           00         1           00         1           00         1           00         1           00         1           00         1           00         1           00         1           00         1           00         1   | CF<br>1<br>0<br>0<br>0<br>0<br>0  | [0] <b>を</b> <sup>−</sup> 1 <sup>−</sup> 1;<br>0 TYPE<br>0 001<br>1 001<br>0 001<br>0 001<br>0 001<br>0 001  | Function Ing Add DEC HEX 0 00 1 01 2 02 3 03 4 04 5 05  | EPWM pull<br>put<br>put<br>BUV<br>00000000<br>00000001<br>00000010<br>00000100<br>00000100  | se Counter<br>DEC HEX<br>255 FF<br>0 00<br>1 01<br>2 02<br>3 03<br>4 04<br>5 04   | r<br>BUN<br>11111111<br>00000000<br>00000001<br>00000010<br>000000   | カウン<br>Output<br>Rese<br>INFO<br>00<br>00<br>00<br>00<br>00                              | 改定<br>rved<br>ASW<br>1<br>1<br>1<br>1<br>1<br>1  | CF<br>1 0<br>0 0<br>0 0<br>0 0<br>0 0  | 0) <b>&amp; 1 ° (:</b>   |   |
| Input           Input           Address         BBV           0         00         0000000           1         01         00000001           2         02         0000001           3         03         00000011           4         04         0000100           5         05         0000011   | the second secon | CF[0]&"1"<br>Output<br>Reserved<br>INFO ASW<br>00 1<br>01 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1   | CF<br>1 0<br>0 0<br>0 1<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0 | TYPE<br>001<br>001<br>001<br>001<br>001<br>001                            | Function : PM<br>Address<br>DEC HEX<br>0 00 000<br>1 01 000<br>2 02 000<br>3 03 000<br>4 04 000<br>5 05 000<br>6 05 000<br>6 05 000  | /M Cycle (<br>BW DE<br>00000 2<br>00001<br>00010<br>00011<br>00100<br>00101<br>00101  | Data           Data           C MEX         BIN           55         FF         1111111           0         00000000           1         01         00000001           2         02         00000010           3         03         00000010           5         05         0000010  | カウント 設定<br>Output<br>Reserved<br>INFO ASW<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1  | CF<br>1<br>0<br>0<br>0<br>0<br>0<br>0   | [0] <b>を</b> <sup>−</sup> 1 <sup>−</sup> 1<br>0 TYPE<br>0 001<br>1 001<br>0 001<br>0 001<br>0 001<br>0 001<br>0 001<br>0 001   | Function<br>Add<br>DEC HEX<br>0 00<br>1 01<br>2 02<br>3 03<br>4 04<br>5 05<br>6 06  | PWM pul<br>out<br>pess<br>BIN<br>00000000<br>00000001<br>000000010<br>000000101<br>00000101<br>00000101   | Date           DEC         HEX           255         FF           0         00           1         01           2         0.2           3         0.3           4         0.4           5         0.5                               | r<br>BUV<br>11111111<br>00000000<br>000000010<br>00000010<br>00000010<br>00000100<br>00000101                          | カウン<br>Output<br>Rese<br>INFO<br>00<br>00<br>00<br>00<br>00<br>00                        | 設定<br>ASW 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1  | CF<br>1 CF<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0<br>0 | 0) & "1"(<br>TYPE<br>001<br>001<br>001<br>001<br>001<br>001<br>001<br>00   |   |
| Input           Address           DEC         HEX         BIN           0         00000000         101           202         00000010         303         00000101           4         04         0000010         5           5         0000010         6         60000110         6           7         07         0000010         7         7   | PHU U     Deta     Deta | CF[0] & 1*<br>Output<br>Reserved<br>INFO ASW<br>00 1<br>01 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1  | CF<br>1 0<br>0 0<br>0 1<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0 | TYPE<br>001<br>001<br>001<br>001<br>001<br>001<br>001                     | Function : PW<br>Address<br>DEC HEX<br>0 00 000<br>1 01 000<br>2 02 000<br>3 03 000<br>4 04 000<br>5 05 000<br>7 07 000<br>0 00 000<br>7 07 000<br>0 00 000<br>1 0 | /M Cycle (<br>BIN DE<br>00000 2<br>00001<br>00010<br>00011<br>00100<br>00101<br>00110<br>00111                                    | Data           Data           0         00           101         00000000           101         000000001           101         00000001           101         00000001           101         00000001           101         00000001           101         00000001           101         00000001           101         00000001           1000         00000101           1000         00000101   | カウント設定<br>Output<br>Reserved<br>INFO ASW<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1<br>00 1   | CF<br>1<br>0<br>0<br>0<br>0<br>0<br>0<br>0  | [0]  | Function<br>Ing<br>Add<br>DEC HEX<br>0 00<br>1 01<br>2 02<br>3 03<br>4 04<br>5 05<br>6 06<br>7 07<br>7 07                     | PWM pul<br>out<br>Pess<br>BIN<br>00000000<br>00000001<br>00000011<br>00000100<br>00000110<br>00000110<br>00000111   | Dec         HEX           DEC         HEX           255         FF           0         00           1         01           2         02           3         03           4         04           5         05           6         06 | r BIN 1111111 0000000 00000001 00000001 000000   | カウン<br>Output<br>Rese<br>INFO<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>0 | 次定<br>ASW 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1  |  | )         ₹         1         1           )         TYPE         001           )         001         001           )         001         001           )         001         001           )         001         001           )         001         001           )         001         001   |   |
| Input           Input           Address         BW           0 00         0000000           1 01         0000000           1 01         0000000           3 03         0000011           4 04         0000010           5 05         0000011           6 06         0000011           7 07         0000011           9 08         0000010000000000000000000000000000000   | the state of the state o | CF[0] & "1"<br>Cutput<br>Recerved<br>INFO ASW<br>00 1<br>01 1<br>00 1   | CF<br>1 0<br>0 0<br>0 1<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0 | TYPE<br>001<br>001<br>001<br>001<br>001<br>001<br>001<br>001              | Function: PW           Address           DEC         HEX           0         00         000           1         01         000           3         03         000           4         04         000           5         05         000           6         06         000           7         07         000  | /M Cycle (<br>E/W DE<br>00000 2<br>00001<br>00010<br>00011<br>00100<br>00111<br>00110<br>00111<br>00100                           | Data           Data           C           HEX           BIN           55           F11111111           0   | カウント設定<br>Output<br>Reserved<br>INFO ASW<br>00 1<br>00 1   | CF<br>1<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0   | [0] & 1 ":<br>0 TYPE<br>0 001<br>1 001<br>0 001<br>0 001<br>0 001<br>0 001<br>0 001<br>0 001<br>0 001<br>0 001   | Function<br>Ing<br>Add<br>DEC HEX<br>0 00<br>1 01<br>2 02<br>3 03<br>4 04<br>5 05<br>6 06<br>7 07<br>8 08<br>0 00             | E PWM pul<br>put<br>rece<br>BIW<br>00000000<br>00000010<br>00000101<br>00000101<br>00000110<br>00000111<br>00000111   | se Counter<br>DEC HEX<br>255 FF<br>0 00<br>1 01<br>2 02<br>3 03<br>4 04<br>5 05<br>6 06<br>7 07<br>9 7  | r<br>BUN<br>11111111<br>00000000<br>00000011<br>00000101<br>00000101<br>00000101<br>00000101<br>00000101               | カウン<br>Output<br>Rese<br>INFO<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>0 | ASW<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1           |  | )         TYPE           )         001           )         001           )         001           )         001           )         001           )         001           )         001           )         001           )         001           )         001           )         001           )         001           )         001   |   |
| Input           Input           Address         BUR           0         00000000           1         01         00000001           2         02         0000010           3         03         0000011           4         04         0000010           5         05         0000011           7         0         0000010           8         0000100         1           9         9000100         1  | the state of the state o | CF[0] 2 1 1<br>Cutput<br>Recerved<br>INFO ASW<br>00 1<br>01 1<br>00 1   | CF<br>1 0<br>0 0<br>0 1<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0 | TYPE<br>001<br>001<br>001<br>001<br>001<br>001<br>001<br>001<br>001       | Function         PW           Input         Address           0         00         000           1         1         000           2         0.2         0.00           3         0.3         000           4         0.4         000           5         0.5         0.00           6         0.6         0.00           7         0.00         0.00           9         9.00         0.00           9         0.00         0.00  | IM Cycle (<br>EIM DE<br>00000 2<br>00001<br>00011<br>00101<br>00101<br>00111<br>00100<br>00111<br>00100                           | Data           Data           55           FF           1111111           00000001           1           2           2           2           2           2           2           2           2           2           3           3           3           3           3           3           3           4           4           4           4           4           4           4           0000100           6           6           9           0000011           11           12           12           12           12           13           14           14           14           14           14           15           16           17           10000111           10           10  | カウント設定<br>Output<br>Reserved<br>INFO ASW<br>00 1<br>00 1   | CF<br>1<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0 | [0] € 1 1:<br>TYPE<br>0 TYPE<br>0 001<br>1 001<br>0 001<br>0 001<br>0 001<br>0 001<br>0 001<br>0 001<br>0 001<br>0 001<br>0 001  | Function Ing Add DEC HEX 0 00 1 01 2 02 3 03 4 04 5 05 6 06 7 07 8 08 9 09 10 0   | : PWM pul<br>aut<br>ress<br>BIN<br>00000000<br>00000001<br>00000010<br>00000100<br>00000101<br>00000100<br>00000100<br>000001001                            | se Counter<br>DEC HEX<br>255 FF<br>0 00<br>1 01<br>2 02<br>3 03<br>4 04<br>5 05<br>6 06<br>7 07<br>8 08<br>9 00   | r<br>BIN<br>11111111<br>00000000<br>00000001<br>00000010<br>00000100<br>00000100<br>00000110<br>00000111<br>000001010  | カウン<br>Rese<br>INFO<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>0           | ASW<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1 | CF<br>1 0<br>0 1<br>0 1<br>0 1<br>0 1<br>0 1<br>0 1<br>0 1                     | 0] <b>&amp; </b> <sup>−</sup> 1 <sup>−</sup> |   |
| Function:         Decrement           Address         DEC         HEX         EBV           0         0.00000000         1         01         00000000           1         01         00000001         0         00000001           3         0.3         00000101         0         0000010           5         0.5         00000101         1         6         06         0000101           6         0.6         0000101         1         8         0000100         1         10         0.0000101           10         0.4         0000100         1         0.4         0000101         1         10         0.0000101 | the second secon | Output         Reserved           NFO         ASW           00         1           00         1           00         1           00         1           00         1           00         1           00         1           00         1           00         1           00         1           00         1           00         1           00         1           00         1           00         1           00         1 | CF<br>1 0<br>0 0<br>0 1<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0 | TYPE<br>001<br>001<br>001<br>001<br>001<br>001<br>001<br>001<br>001<br>00 | Function         PUt           Input         Address           DEC         HEX           0         00           1         01           2         02           3         3           4         04           5         05           6         6           9         9           10         0.0   | /M Cycle (<br>60000 2<br>00000 2<br>00001<br>00010<br>00010<br>00100<br>00101<br>00110<br>00110<br>00100<br>01000<br>01001        | Data           Data           C (HEX)           EW           55           F1           00           101           202           0000000           101           202           0000000           30           404           00000010           7           7           00000000           9           00000000           9           00000000   | カウント設定<br>Output<br>Reserved<br>INFO ASW<br>00 1<br>00 1 | CF<br>1<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0                          | [0] ★ 1 1:<br>0 TYPE<br>0 001<br>1 001<br>0 001   | Function<br>Add<br>DEC HEX<br>0 00<br>1 01<br>2 02<br>3 03<br>4 04<br>5 05<br>6 06<br>7 07<br>8 08<br>9 09<br>10 0A<br>11 0A  | : PWM pul<br>sut<br>put<br>Freese<br>BIN<br>000000001<br>000000010<br>000000101<br>000001010<br>000001001<br>000001001<br>000001001<br>000001001            | se Counter<br>DEC HEX<br>255 FF<br>0 00<br>1 01<br>2 02<br>3 03<br>4 04<br>5 05<br>6 06<br>7 07<br>8 08<br>9 09<br>10 06  | r<br>tta<br><u>BIW</u><br>11111111<br>00000000<br>00000001<br>00000010<br>00000101<br>00000100<br>00000100<br>00000100 | カウン<br>Rese<br>INFO<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>0           | ASW<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1 | CF<br>1 0<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0                     | 0) <b>&amp;</b> <sup>−</sup> 1 <sup>−</sup>  |   |
| Input           Input           Address         BBV           0         00         0000000           1         01         00000001           2         02         00000010           3         03         00000011           4         00000101         6           5         05         00000110           7         07         00001010           10         0.4         0000100           9         0000100         10           10         0.4         00001010   | the second secon | CF[0] € "1"<br>Reserved<br>INFO ASW<br>00 1<br>01 1<br>00 1   | CF<br>1 0<br>0 0<br>0 1<br>0 0<br>0 0<br>0 0<br>0 0<br>0 0 | TYPE<br>001<br>001<br>001<br>001<br>001<br>001<br>001<br>001<br>001<br>00 | Function         PW           Input         Address           DEC         HEX           0         000           1         01           2         02           3         30           6         66           7         07           8         08           9         90           10         0.0  | /M Cycle (<br>Bay DE<br>00000 2<br>00001<br>00010<br>00010<br>00101<br>00101<br>00101<br>00100<br>01001<br>01001<br>01001         | Data           Data           0 </td <td>カウント設定<br/>Output<br/>Reserved<br/>INFO ASW<br/>00 1<br/>00 1<br/>00</td> <td>CF<br/>1<br/>0<br/>0<br/>0<br/>0<br/>0<br/>0<br/>0<br/>0<br/>0<br/>0<br/>0<br/>0<br/>0</td> <td>[0] ★ 1 1:<br/>TYPE<br/>0<br/>0 001<br/>1 001<br/>0 001</td> <td>Function<br/>Add<br/>DEC HEX<br/>0 00<br/>1 01<br/>2 022<br/>3 03<br/>4 04<br/>5 05<br/>6 06<br/>7 07<br/>8 08<br/>9 09<br/>10 0A<br/>11 0B</td> <td>E PWM pul<br/>put<br/>EIW<br/>00000000<br/>00000001<br/>00000010<br/>00000100<br/>00000101<br/>00001001<br/>00001000<br/>00001000<br/>00001010<br/>00001011<br/>00001011</td> <td>se Counte:<br/>DEC HEX<br/>255 FF<br/>0 00<br/>1 01<br/>1 01<br/>2 02<br/>3 03<br/>4 04<br/>5 05<br/>6 06<br/>7 07<br/>8 9 09<br/>10 0A</td> <td>r ta EUN 1111111 0000000 0000001 00000010 000000</td> <td>カウン<br/>Output<br/>Rese<br/>INFO<br/>00<br/>00<br/>00<br/>00<br/>00<br/>00<br/>00<br/>00<br/>00<br/>0</td> <td>次定日<br/>rved<br/>ASW<br/>1<br/>1<br/>1<br/>1<br/>1<br/>1<br/>1<br/>1<br/>1<br/>1<br/>1<br/>1<br/>1</td> <td></td> <td>•         TYPE           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001</td> <td></td> | カウント設定<br>Output<br>Reserved<br>INFO ASW<br>00 1<br>00   | CF<br>1<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0<br>0                          | [0] ★ 1 1:<br>TYPE<br>0<br>0 001<br>1 001<br>0 001                                     | Function<br>Add<br>DEC HEX<br>0 00<br>1 01<br>2 022<br>3 03<br>4 04<br>5 05<br>6 06<br>7 07<br>8 08<br>9 09<br>10 0A<br>11 0B | E PWM pul<br>put<br>EIW<br>00000000<br>00000001<br>00000010<br>00000100<br>00000101<br>00001001<br>00001000<br>00001000<br>00001010<br>00001011<br>00001011 | se Counte:<br>DEC HEX<br>255 FF<br>0 00<br>1 01<br>1 01<br>2 02<br>3 03<br>4 04<br>5 05<br>6 06<br>7 07<br>8 9 09<br>10 0A  | r ta EUN 1111111 0000000 0000001 00000010 000000   | カウン<br>Output<br>Rese<br>INFO<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>00<br>0 | 次定日<br>rved<br>ASW<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1<br>1                |  | •         TYPE           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001           •         001   |   |

図 4-39 8 ビット PWM のモデル構成と結線および各 PMU の真理値表

第1段目の PMU①は、システムクロックを8ビット(256)で分周し、PWM のパルス幅の制御ステップ 精度を設定する.設定は,Cレジスタで行う.次に第2段目の PMU②は周期 T を第1段目の PMU①が生成 する分周した値をカウントして周期 t を生成する. このカウント値の設定は T レジスタで行う. 最後に 第③段目の PMU③は, PMU②と同様に第1段目の PMU①が生成する分周した値をカウントしてパルス幅(ま たはデューティー比 D)を決定する.このカウント値の設定は X レジスタで行う.

具体的には、PMU①に供給されたシステムクロック(CLK)の周波数は分解能8ビット(256)で分割さ れる.

この時の分解精度 a は

 $\geq$ 

a = (1/CLK) \*C(a:分解精度,CLK:システムクロック,C:分周設定値/Cレジスタ設定値) で表される.ここで,分解精度 a は PMU①の C レジスタで設定され,CFLAG1 として出力される.

次に PMU②は PMU①分周の値を使って周期 t を決定する.

t = a \* T (t:パルスの周期, a:分解精度, T:周期設定値/T レジスタ設定値) で表される.ここで周期設定値TはTレジスタで設定され,CFLAG2として出力される.

最後に PMU③では PMU①分周の値を使ってパルス幅 w(デューティー比)を決定する.

(w:パルス幅,a:分解精度,X:パルス幅設定値/Xレジスタ設定値) w = a \* X で表される.ここでパルス幅設定値 X は X レジスタで設定され, CFLAG3 として出力され, パルス幅の Low 期間を定義する.以上により JK-FF から指定したパルス幅の波形が出力される.図 4-40 に PMU を用いた 8ビットPWMの構成とシミュレーション波形の例を示す.



図 4-40 PMU を用いた 8 ビット PWM の構成とシミュレーション波形

ここでは、C レジスタ=5、T レジスタ=10、X レジスタ=5 が設定されたシミュレーション波形になって いる. PMU①はシステムクロックを 5 分周した分解能の信号 CFLAG1 を出力し、次に PMU②はこの CFLAG1 を 10 回カウント後、周期 CFLAG2 を出力する. 最後に PMU③は指定されたパルス幅の Low 期間として CFLAG1 を 5 回カウントし、カウント終了時に CFLAG3 を出力する. CFLAG2 と CFLAG3 が JK-FF に入力さ れ、デューティー50%の PWM の波形が出力され、問題なく動作することを確認した.

4.2.3 PWMのFPGA 実装

ここで,これまでシミュレーションで確認してきたモデルの中から,代表的なマイコン周辺回路として 8 ビット PWM モデルを選択し, FPGA に実装して実験を行った. 市販の ALTERA 社 StratixII 搭載 FPGA ボ ードを用い,別途作成した 8 ビット PWM の Verilog HDL モデルをコンパイルし, FPGA にマッピングした. 図 4-41 にその回路図を示す.

また,図4-42に8ビットPWMに実装した動作を示す.今回の実験では,パルス幅のデューティー比を 0%から100%の間でアップ/ダウン変化させ,これを繰り返し自走させる.また,実験用回路にはFPGA ボードにあるスイッチを利用して,8ビットPWMに任意に外部イベントを加えて,停止/再開させる HOLED\_RELEASE/HOLED\_REQUEST 信号の動作確認も行った.図4-43にFPGAに実装した8ビットPWMの観測 した波形を示す.



図 4-41 FPGA に実装した PMU を用いた 8 ビット PWM の回路図



図 4-42 8 ビット PWM に実装した動作



図 4-43 FPGA に実装した 8 ビット PWM の波形

ここでは、C レジスタ = 15 、T レジスタ = 10 、X レジスタ = 3 が設定された波形になっている. PMU①はシステムクロックを 15 分周した分解能の信号 CFLAG1 を出力し、PMU②はこの CFLAG1 を 10 回力 ウント後、周期 CFLAG2 を出力する. PMU③は指定されたパルス幅の Low 期間として CFLAG1 を 3 回カウン トし、この結果、JK-FF からはデューティー70%の PWM の波形が出力されているのが観測できた. 以上の ようにシミュレーションモデルの波形と同様の動作が確認できた.

次に、FPGA への実装結果を表 4-12 に示す. FPGA 実装では、デバイスは ALTERA 社製 EP1S40F780C58、 ロジックシンセシスは同社から提供される QuartusII Ver6.1 を使用した. 図 4-44 にこの実験で使用し た FPGA ボード写真を示す. 動作時のシステムクロックは 50MHz とした. また、FPGA ボードには ALTERA 社 NiosII の CPU が搭載されており、これを使用して PMU へのコンテキストの書き込みを行った. 8 ビッ ト精度の PWM の FPGA 実装では、4K ビット× 3 個、計 12K ビットメモリと 345 個の LE (Logic Elements) を使って実装されている. ここで使用された 8 ビットのカウンタ/タイマ、すなわち 1 個の PMU は 4K ビ ットのメモリと 115 個の LE で実装されている.

|       | FPGA           | ALTERA EP1S40F780C5   |
|-------|----------------|-----------------------|
| Log   | gic Synthesis  | ALTERA Quartus II 6.1 |
| Sy    | stem Clock     | 50 MHz                |
|       | 8 bit Accuracy | 300 ns @ C=15         |
| PWM   | 256 Step/Cycle | 3 μs @ T=10           |
| Func. | Number of LEs  | 345                   |
|       | Memory         | 4K bits x 3           |

表 4-12 FPGA 実装結果



図 4-44 FPGA 実装ボード写真

以上, FPSM のシミュレーションモデルに実装し,動作検証したマイコン周辺回路機能を表 4-13 にまとめる.

| 表 4-13 マイコン周辺回路機能の | )検証結果 |
|--------------------|-------|
|--------------------|-------|

|              |                 |                 | Numb | er of ] | PMUs |
|--------------|-----------------|-----------------|------|---------|------|
| Peri         | pheral          | Option          | × 2  | × 3     | × 8  |
| Clocked      | Receiver(Rx)    |                 |      | 1       |      |
| Serial       | Tuonamitton(Tu) | (8 bits)        |      |         |      |
| Interface    | Transmitter(IX) |                 | •    |         |      |
| DWM          | 8 bit Accuracy  | 1 output        |      | 1       |      |
| FWM          | 16 bit Accuracy | 2 output        |      |         | 1    |
| EIEO Momorar | D/W Duffor Size | up to 16 Bytes  | 1    |         |      |
| FIFU Memory  | κ/w duifer Size | up to 256 Bytes |      | 1       |      |

#### 4.3 結言

FPSM アーキテクチャを提案し、SystemC によるシミュレーション検証を行った. 基本論理素子 PMU の アーキテクチャのモデルベース設計を行い、PMU に必要なマイクロ命令/アドレス制御,入出力信号と I/O の定義,条件設定等のシミュレーション実験を繰り返すことでアーキテクチャの改良を行った.また、内 蔵メモリとしての動作確認を行うとともに、マイコンで利用されるカウンタ/タイマ系、シフトレジスタ 系および演算系の回路を PMU シミュレーションモデル上に実装して動作検証を行い、従来の回路と等価 な動作を確認した.

次に、マイコン周辺回路機能のモデルとして、FIF0、シリアル通信インタフェース、PWMのシミュレーションモデルを構成し、動作確認を行った.確認した各マイコン周辺回路機とPMUの使用数を表 4-13 にまとめた.また、PMU シミュレーションモデルのSB 結線において、256 バイトバッファ FIF0 では、出力されるフラグ出力数が増えたため、PMUの配置を工夫する必要が出てきた.この場合、使用する PMU は3 個であるが、2 行にわたって配置する必要が出てきた.これは1 行毎の出力段に JK-FF を1 個のみ配置しているためであり、FULL および EMPTY フラグ2 系統を JK-FF を経由して出力するため2 行使った配置となった.このような実装ケースでは、実装効率の悪化を招くことが判明し、今後製品化する場合は、FPSMの出力段を工夫する必要がある.

さらにこの中から8ビットPWMをRTL設計し,FPGA上で実装評価を行った.市販のFPGAボードを使用 し,PMU3 個で8ビットPWMを実装し,波形観測を行った.今回はSB 無しの実装であったが8ビットPWM シミュレーションモデルの波形評価結果と,RTL設計したFPGA実装した8ビットPWMの波形評価結果が, ともに設計通りの結果であった.

この結果から, FPSM アーキテクチャが内蔵メモリとして, かつマイコン周辺回路を再構成可能なプロ グラマブルロジックデバイスとして利用が可能であることを確認した.また, LSI 上に実装できる見通し を得た.

# 参考文献

- [4-1] 井口幸洋,笹尾勤,松浦宗寛,"算術分解を用いた基数変換回路の構成法(2)," 信学技報 RECONF2006-47,pp.19-24,2006 年 11 月.
- [4-2] 井口幸洋,笹尾勤,松浦宗寛,"算術分解を用いた基数変換回路の構成法(3)," 信学技報 VLD2006-135, pp. 97-102, 2007 年 3 月.

# 第5章 実験チップの試作と評価

### 5.1 緒言

前章では FPSM アーキテクチャのシミュレーションモデル設計とその評価,およびマイコン周辺回路の FPGA 実装と動作検証について述べた.本章では,この FPSM アーキテクチャの実験チップの設計および試 作結果について述べる.今回,0.18µm CMOS 標準セルライブラリを用い,PMU 4×4 アレイ構成の FPSM 実 験チップを論理設計・実装設計および実験チップ試作評価を行った.また,ターゲット回路として16 ビ ットカウンタと FIFO を FPGA と FPSM 実験チップに実装した場合の実装面積,消費電力の比較を行った結 果について論じ,FPSM アーキテクチャの有効性を検証する.

### 5.2 FPSM の論理合成

前章で述べた FPSM アーキテクチャの仕様をもとに FPSM 実験チップのハードウェア設計を行った.

0.18 $\mu$ m, 1層ポリシリコン, 5層メタルの CMOS プロセスを用い, PMU 内の SRAM はライブラリのメモリ モジュールを使い, 論理部分は論理合成で設計した. Verilog HDL で記述し, 論理合成には Synopsys 社 の Design Compiler を用いた.

論理合成後の回路規模と面積を表 5-1 に示す.メモリ部は、1 個の PMU 内のメモリが 256 ワード×16 ビット=4K ビット構成の SRAM であり、全体のメモリ容量は 4K×16=64K ビットとなる. ロジック部の回 路規模は 2 入力 NAND 換算で、約 46k ゲートとなった. コア全体の面積は 1.86mm<sup>2</sup>で、このうちメモリが 1.28mm<sup>2</sup>、ロジック部分が 0.58mm<sup>2</sup>であった. ロジック部分は全体の 31%を占めている.

| BI        | ock        | Gate Counts (gates)         | Area (μm²) |
|-----------|------------|-----------------------------|------------|
|           | SRAM       | 256 w x 16 b                | 79800      |
| PerPMU    | Logic      | 1352                        | 17171      |
| Per SB (S | witch Box) | 980                         | 12451      |
| MCU Ir    | nterface   | 4792                        | 60861      |
|           | SRAM       | 256 w x 16 b x 16<br>(64Kb) | 127680     |
| Logic     |            | 46024 (46KG)                | 584629     |
| Total     |            |                             | 1861427    |

| 主 に 1 | 宇殿チップの同敗相構し声種 |
|-------|---------------|
| 衣 0-1 | 夫厥ノツノリ凹的呪怪と囬慎 |

#### 5.3 実装設計

今回, VDEC のチップ試作サービスを用いた.利用可能なチップサイズは 2.5 mm角であり,この有効面積と配置配線マージンを考慮し,PMU 数は 4 行×4 列の 16 個のアレイ配列とした.また,レイアウト設

計では Synopsys 社の自動配置配線ツール Astro を使用した.

図 3-24 のような,行配列で PMU を 1 行に 4 個配置する場合,MCU インタフェースとつながるバスや SB 間をつなぐグローバル配線が長くなり,動作周波数の低下や消費電力の増加につながる.このため PMU を マトリックス状配置することとし,そのフロアプランを図 5-1 に示す.PMU は SRAM 部と Logic 部を 1 ユ ニットとし,SB を挟んで対に配置されている.この対を 2 つ並べてマトリクス状に 1 行 4 個の PMU を配 置している.更にこれを 2×2 のマトリクス状に配置し,中央部に MCU インタフェース部を配置している. この配置によりどの PMU もインタフェースからのバス配線がほぼ等距離になる.また,再構成の基本単 位となる 4 個の PMU が最近接で配置されるため,SB 間のグローバル配線も短くなり,動作周波数の向上 につながっている.

| PMU                                    |  | 1行4個の                                  | PMU配置                                  |
|--|--|--|--|
|  | SRAM<br>Logic Unit<br>SB                         |  |  |
| Logic Unit                             | Logic Unit                                       | Logic Unit                             | Logic Unit                             |
| SRAM                                   | SRAM   | SRAM                                   | SRAM                                   |
|  |  |  |  |
|  | MCU Ir   | iterface                               |  |
| SRAM<br>Logic Unit<br>SB               | MCU Ir<br>SRAM<br>Logic Unit<br>SB               | SRAM<br>Logic Unit<br>SB               | SRAM<br>Logic Unit<br>SB               |
| SRAM<br>Logic Unit<br>SB<br>Logic Unit | MCU Ir<br>SRAM<br>Logic Unit<br>SB<br>Logic Unit | SRAM<br>Logic Unit<br>SB<br>Logic Unit | SRAM<br>Logic Unit<br>SB<br>Logic Unit |

図 5-1 16 個の PMU からなる FPSM のフロアプラン

表 5-2 PMU アレイ配置の違いによる性能比較

| マレノ掛出   | 動作周波数 | 出ノブ (2) |       |
|---------|-------|---------|-------|
| ノレイ件成   | メモリ   | 周辺回路    |       |
| マトリックス状 | 69.9  | 61.1    | 2. 37 |
| 行配列状    | 65.0  | 58.5    | 2. 59 |

表 5-2 に, PMU アレイ配置による性能比較を示す. 今回導入したマトリックス状のアレイ構成では面積 が 9%ほど小さくなり, かつ動作周波数もメモリ動作では 7.5%, 周辺回路動作では 5.1%ほど行配列状 のアレイ構成よりも高速であることがわかった.

以上によりマトリックス状にアレイ配置した FPSM 実験チップのレイアウトプロットを図 5-2 (a) に, 実験チップ写真を図 5-2 (b) に示す.



 <sup>(</sup>a) レイアウトプロット図
 (b) 実験チップ写真
 図 5-2 レイアウトプロット図と実験チップ写真

## 5.4 試作と評価

今回試作,評価した実験チップの諸元を表 5-3 に示す. 0.18  $\mu$  m, 1 層ポリシリコン, 5 層メタルの CMOS プロセスを用い,PMU 4×4 アレイ構成の FPSM の設計を行った.PMU の SRAM はライブラリとして準備さ れているメモリモジュールを利用した.実験チップのゲート規模は 2 入力 NAND 換算で 46k ゲート,コア 部の面積は 2.265mm<sup>2</sup>である (ここで表 5-1 の面積 1.86mm<sup>2</sup>との差 0.41mm<sup>2</sup>は配線や空き領域によるもので ある).実験チップの消費電力は,目標動作周波数 50MHz,電源電圧 1.8V において,基本論理素子 PMU 単 位で約 1mW が得られた.また,shmoo plot により,電源電圧 1.8V 時で最大動作周波数 61.5MHz 動作を確 認した.

| 衣 0=0   夫厥 / ツノ // 泊 儿 | 表 | 5-3 | 実験チ | ップ | の諸元 |
|------------------------|---|-----|-----|----|-----|
|------------------------|---|-----|-----|----|-----|

| プロセス技術    | 0.18μm, 1層ポリシリコン, 5層メタル CMOS |
|-----------|------------------------------|
| 電源電圧      | コア部:1.8V, I/O部:3.3V          |
| コア部のチップ面積 | 2.265mm²(1.325mm x 1.710mm)  |
| PMUのチップ面積 | 0.0988mm²(0.380mm × 0.260mm) |
| SRAM 構成   | 256 word x 16 bits x 16      |
| 最大動作周波数   | 61.5MHz @ 1.8V               |
| 消費電力/PMU  | 1.1 m Watt @ 50MHz           |



図 5-4 実験チップの評価フロー

図 5-4 に実験チップの評価フローを示す.まず,評価環境を整え,チップ内のメモリ,レジスタの書き 込み/読み出しテストおよび SB の結線テストを行い,動作確認を行った.また,表 5-4 に示す論理演算 回路,マイコン周辺回路のコンテキスト,SB の結線情報を書き込んで動作確認を行った.次に動作限界 周波数及び動作限界電圧を確認するために 5 個のサンプルで shmoo plot を取り,各回路の消費電力を測 定した.

5.4.1 周辺回路機能の実装評価

以下,周辺回路の実装・機能評価,消費電力および最大周波数,動作限界電圧の測定について述べる.第4章でシミュレーションした基本論理演算回路,マイコン周辺回路を今回試作した実験チップ上に実装し,機能評価を行った.今回検証した各周辺回路機能の仕様とその機能に使用される PMU の数を表 5-4 に示す.カウンタ/タイマおよびシフタの仕様は8ビット毎にビット長を可変し,それに伴い PMU の数が増えている.ここでは,8ビットカウンタは PMU1 個,32 ビットカウンタは 4 個の PMU を使って実装した.表中の"✓"は動作確認済みであり,当初想定した周辺回路機能が全て正しく動作する事を確認した.また,この中から代表的な周辺回路機能として,8ビットカウンタ,16ワード FIFO,シリアル送信インタフェース,16ビット精度 PWM を実験チップに実装して波形観測した結果を図 5-5~図 5-8 に示す.

図 5-5 の 8 ビットカウンタでは、16 カウント毎にカウント完了フラグを繰り返し発行されているのが 観測できた.次に、図 5-6 では 16 ワード FIFO の基本動作として、16 回書き込み/読み込みを繰り返し 実行させ、16 回書き込みで Full フラグ、16 回読み込んで Empty フラグを交互に発行していることが確 認できた.図 5-7 のシリアル通信の送信側では、送信信号 "01010101"を逐次1 ビットずつ送信し、送 信完了後に、送信完了フラグが出力されているのを観測した. 最後に,図 5-8 では 16 ビットカウンタを用いた 16 ビット PWM2 相出力の波形を示す. それぞれ設定 したデューティー比 40%および 20%の PWM 波形が観測された.

以上の如く、表 5-4 に示した周辺回路の動作確認を行い、問題なく動作する事を確認した.

|                      |                          | PMU使用数 |    |    |    |   |
|----------------------|--------------------------|--------|----|----|----|---|
| 周辺回路機能               | X1                       | X2     | X3 | X4 | X8 |   |
| Counter / Timer      | Up counter               |        | 1  | 1  | 1  | — |
| (8/16/24/32bit構成)    | Down counter             | 1      | 1  | 1  | 1  | — |
| Shifter              | Logic Shift              |        | 1  | 1  | 1  | - |
| (8/16/24/32bit構成)    | Arithmetic Shift         | 1      | 1  | 1  | 1  | - |
| Clocked serial       | Receiver                 |        | _  | 1  | —  | - |
| Interface            | Transmitter              | _      |    |    | 1  |   |
| FIFO memory          | / 16/256 words           |        | 1  | 1  | —  | — |
| O al avalation avait | Adder (4/8/16 bits)      |        | 1  | 1  | 1  | _ |
| Calculation unit     | Subtracter (4/8/16 bits) | 1      | ✓  | ✓  | ~  | - |
| DWM                  | 8-bit accuracy           |        | —  | 1  | _  | _ |
|                      | 16- bit accuracy         |        | _  | _  | _  | 1 |

表 5-4 実験チップ上で実装評価した周辺回路機能



図 5-5 8 ビットカウンタ構成時の波形(16 カウント繰り返し)



図 5-6 16 ワードバッファ FIFO 構成時の波形(16 回書き込み/読み込み繰り返し)



図 5-7 シリアル送信側構成時の波形("01010101"を順次送信する)



図 5-8 16 ビット精度 PWM 構成時の波形 (Duty 比 40%, 20%)

5.4.2 消費電力測定

5個のサンプルを使って、消費電力の測定を行った. 各周辺回路の動作時に流れる電流値を実験チップ 上で測定し、この平均値に電源電圧 1.8V を積算し、消費電力を算出した(ただし、I/O 部の消費電力は 含まない). 各周辺回路で使用される PMU の数と算出した消費電力の平均値を表 5-5 に示す. 測定時のク ロック周波数は 50MHz である.

この結果から、1 個の PMU の消費電力は約 1mW であり、使用する PMU の数に比例して消費電力が増加し ていることがわかる.また、これらのバラツキはサンプルのバラツキだけでなく、PMU の利用信号数、SB の配線数も関連すると思われ、今後の詳細な分析が必要と考える.

| 用江回收 | -<br>PMU 数と消費電力(mW) |        |        |        |        |  |  |
|------|---------------------|--------|--------|--------|--------|--|--|
| 同辺凹路 | 1                   | 2      | 3      | 4      | 8      |  |  |
| カウンタ | 1.202               | 2. 186 | 3. 131 | 4. 145 | -      |  |  |
| シフタ  | 1.012               | 2.025  | 3.042  | 4. 092 | Ι      |  |  |
| 演算器  | 1.012               | 2.050  | 3. 111 | 4. 158 | Ι      |  |  |
| シリアル | _                   | Ι      | 3. 208 | 4. 183 | Ι      |  |  |
| FIFO | -                   | 2. 528 | 3. 471 | -      | -      |  |  |
| PWM  | -                   | Ι      | 3. 290 | Ι      | 8. 500 |  |  |
| 平均   | 1.075               | 2. 197 | 3. 209 | 4. 145 | 8. 500 |  |  |

表 5-5 各周辺回路の消費電力と PMU の数 (クロック周波数: 50MHz)

5.4.3 shmoo plot 評価

サンプル5個の内1個の実験チップの shmoo plot を測定した結果を図 5-9 に示す.



図 5-9 16 ビット精度 PWM を実装して測定した shmoo plot

最も動作負荷が掛かるマイコン周辺回路として PMU を 8 個使用する 16 ビット精度 PWM を実験チップ上 に実装し,波形が正しく観測できた場合を "pass"として計測を行った.この結果,電源電圧 1.8V 時の 最大動作周波数は 61.5MHz であった.また,動作限界電圧は約 0.9V であることを確認した.

## 5.5 FPGA との比較

FPSM で実現した周辺回路の面積と消費電力を比較評価するため、実験チップから得られた PMU の評価 結果を用い、同じ周辺回路機能を実装する FPGA と実装比較の考察を行った.

表 5-3 より, PMU 部のチップサイズは 0.380mm×0.260mm=0.0988mm<sup>2</sup>である. このうちアドレス制御部 は 0.017mm<sup>2</sup>, SB は 0.0124mm<sup>2</sup>および MCU インタフェースは 0.06mm<sup>2</sup>である [5-1]. ここで MCU インタフェ ースは共通部であり, FPSM に 1 個しかないので, 無視できるものとした.

表 5-6 に 16 ビットカウンタ (フリーランタイマ) と 256 ワード×8 ビット FIFO を選択し,実装比較を 行った結果を示す. FPSM では,どちらも 2 個の PMU で実装可能である (FIFO のデータメモリは含まな い).実装面積は,上述で示した PMU と SB を加算したものの 2 倍となる. PMU 1 個の実装面積が 0.0988 mm <sup>2</sup>+0.0124 mm<sup>2</sup>=0.1112 mm<sup>2</sup>であり,ここでは 2 個使用するため,実装面積は,2 倍の 0.222 mm<sup>2</sup>となる.

また,表 5-5 より 1mW/PMU (@50MHz) であり,動作周波数 20MH z においては,0.4mW/PMU (@20MHz) とした.ここで,PMU の特徴でもあるが,16 ビットのカウンタを実装した場合,下位 8 ビットの活性化率 は 100% であるが,上位 8 ビットのカウンタは 1 / 256 の活性化率しかないため,消費電力はほぼ 1 個の PMU の消費電力とみなしてよい.これは FIFO も同様である.したがって,どちらも消費電力は 0.4mW と なる.

| FPSM                               |                |               |                                   |  |                              | FPGA                        |                                   |
|------------------------------------|----------------|---------------|-----------------------------------|--|------------------------------|-----------------------------|-----------------------------------|
| Function                           | No. of<br>PMUs | Area<br>(mm²) | Power <sup>1)</sup><br>(mW@20MHz) |  | No. of <sup>2)</sup><br>ALMs | Area <sup>3)</sup><br>(mm²) | Power <sup>3)</sup><br>(mW@20MHz) |
| Free Run Timer<br>(16 b)           | 2              | 0.222         | 0.4                               |  | 9                            | 0.23                        | 1.12                              |
| FIFO <sup>4)</sup><br>(256W x 8 b) | 2              | 0.222         | 0.4                               |  | 19                           | 0.50                        | 2.36                              |

表 5-6 FPSM と FPGA の実装比較

1) 電力は、ほとんどのサイクルにわたって1個のPMUしか動作しないので、PMUの数とは無関係

2) ALTERA 社 Stratix II の実装実験結果

3) Ref.2の0.22µmデータから変換したデータ [5-2]

4) データメモリは含まない

Stratix と Cyclone の LE の基本構造がほぼ同じであり, 今回は ALTERA 社 Stratix II シリーズ[5-4]の FPGA を比較対象とし, 面積と消費電力の評価を行った. ここで, Stratix II の基本モジュールである Adaptive Logic Module (ALM)の上述の回路実装に必要な ALM 数を ALTERA 社のコンパイラツール Quartus II 32-bit Version 13.0.1を使って取得した. Stratix II に 16 ビットカウンタ (フリーランタイマ) と 256 ワード×8 ビット FIFO を実装するため、コンパイラツールを使ってコンパイルした結果、16 ビッ トカウンタ (フリーランタイマ) 実装では、ALUT が 9 個、256 ワード×8 ビット FIFO 実装では 19 個使用 する結果が出た.ここで、Xilinx 社 Vertex のスライスは Stratix II ALM にほぼ等しいため[5-3][5-4]、 CLB = 2 スライス= 2ALM と仮定し、Xilinx 社 CLB の数に変換する.以上の仮定のもと、ALM の面積と消 費電力を Xilinx 社 Vertex のデータから変換し、導き出すこととした(参考文献[5-2]の表 II を参照).

0.22  $\mu$  m のプロセス技術で、動作周波数 20MHz、電源電圧 2.5V で、CLB あたりの平均面積と平均消費電力はそれぞれ 0.0780mm2 と 0.587mW(標準偏差は 0.022mW)である. ここで、ALM の密度が上記の CLB の半分であると仮定し、0.18  $\mu$  m プロセス技術における ALM の面積は、Ref [5-2]の CLB の平均面積に(0.18  $\mu$  m/ 0.22  $\mu$  m) <sup>2</sup>を掛けて算出することとした.

したがって、9 個の ALM を使用する 16 ビットカウンタの面積は、0.23mm<sup>2</sup>、19 個の ALM を使用する 256 ワード×8 ビット FIFO の面積は、0.50 mm<sup>2</sup>となる、消費電力は fCV2 を考慮すると、(0.18  $\mu$  m/ 0.22  $\mu$  m) と (1.8 V / 2.5 V) <sup>2</sup>のデータを掛け合わせることにより、0.22  $\mu$  m のデータを 0.18  $\mu$  m のデータに変換 し算出し、それぞれ 1.12mW、2.36mW となる.

以上により、16 ビットカウンタでは FPSM は FPGA とほぼ同等の実装面積で消費電力は約 1/3,256 ワード×8 ビット FIFO では FPGA の実装面積の約 1/2 以下で消費電力は約 1/5 以下となった.また、FPGA 上では、16 ビットカウンタと 256 ワード×8 ビット FIFO の実装を比較すると、FIFO では、面積が約 2 倍、 消費電力も約 2 倍となっているが、FPSM ではどちらも同じ面積と消費電力で実現できている.

#### 5.6 結言

0.18 μmの CMOS プロセスを用いて, FPSM の実験チップを試作した.実験チップのゲート規模は2入力 NAND 換算で46k ゲート,コア部の面積は2.265mm<sup>2</sup>である.カウンタ/タイマ,シフタ,シリアル通信イン ターフェース, FIFO, PWM 等,想定した周辺回路機能が全て再構成でき,かつ動作することを確認した.

実験チップの消費電力は,目標動作周波数である 50MHz,電源電圧 1.8V において,基本論理素子 PMU 単位で約 1mW が得られた.また,shmoo plot により,電源電圧 1.8V 時で最大動作周波数 61.5MHz 動作を確認するとともに,動作限界電圧が 0.9V であることを確認した.

さらに、今回限定的ではあるが、16 ビットカウンタと 256 ワード×8 ビット FIFO を FPSM および FPGA において実装比較を行い、カウンタおよび FIFO に関しては、FPSM は FPGA の実装面積の同等か半分以下、 さらに消費電力については FPGA の約 1/3 から 1/5 程度少ない消費電力になることを確認した.限定的な 実装回路機能となるが、実装面積および消費電力ともに FPGA よりも FPSM アーキテクチャの方が優位で あり、マイコン向けプログラマブルロジックデバイスとして十分利用可能と考える.

## 参考文献

[5-1] Y. Kawamura, N. Okada, Y. Matsuda, T. Matsumura, H. Makino, and K. Arimoto, "A Field Programmable Sequencer and Memory with Middle Grained Programmability Optimized for MCU Peripherals," IEICE Trans. Fundamentals, Vol. E99-A, No. 5, pp. 917-928, May 2016.

[5-2]K. Nakamura, T. Sasao, M. Matsuura, K. Tanaka, K. Yoshizumi, H. Nakahara, and Y. Iguchi, "A memory-

based programmable logic device using look-up table cascade with synchronous static random access memories," Japanese Journal of Applied Physics, vol.45, no.4B, pp.3295-3300, Apr. 2006.

- [5-3] https://www.altera.com/content/dam/alterawww/global/en\_US/pdfs/literature/hb/stx2/stratix2\_handbook.pdf, "Stratix II Device Handbook, Volume 1," p. 2-7.
- [5-4] http://www.xilinx.com/support/documentation/data\_sheets/ds003.pdf,

"Virtex 2.5V Field Programmable Gate Arrays, Product Specification," p. 5.

## 第6章 パケットフィルタ応用

本章では、PMU アーキテクチャをベースにしたハッシュ探索を行う回路を提案し、一致/不一致検出回路の一致検出回路と組み合わせることで、高スループット、かつ低消費電力なパケットフィルタ回路を開発した.ここでは PMU の応用部分を述べ、さらに提案したパケットフィルタを実装した TEG チップの 試作・評価した結果について述べる.

## 6.1 緒言

近年,インターネットの普及とともにネットワークの通信量も急激に増加しており,これに伴い,住宅 用のルーターやゲートウェイ等の通信端末も高スループット,低消費電力化が求められている.

この低消費電力化の鍵となるのが、パケットフィルタの検索エンジンである.この検索エンジンは、入 カパケットが予め登録されているルールと一致するか否かを判定する.そのためには登録されているル ールをメモリから読み出す必要がある.従来の線形探索法では、順次ルールと比較するため、最終的な一 致/不一致の結果を得るには、頻繁にメモリにアクセスすることになる.これによりスループットの低下 や消費電力の増加を招く.また、このメモリアクセス数を減らすために、様々なアルゴリズムが提案され てきた[6-1]-[6-6].この改善策として従来パケットフィルタ回路に不一致検出回路を加え、スループッ トを向上させる技術が提案されている[6-7][6-8][6-9].

### 6.2 パケット検索方式

一般のパケット検索では、IPアドレス等の照合データと事前に登録した一致条件とを照合して一致/不 一致の判定を行い、これに基づき、パケットの破棄、透過等の処理を行う.この一致検出部には線形探索、 二分探索、ハッシュ関数利用など様々な方式が用いられている.線形探索方式の代表的な半導体デバイ スは Content Addressable Memory (CAM) である.また、二分探索は専用ハードウェアまたはソフトウェ アが用いられ、ハッシュ関数を利用する場合は、主にソフトウェアで実装される.これらは、それぞれ表 6-1 のような特徴を持ち、利用される機器によって最適な方式が採用される.

| 検索方式  | メモリアクセス  |
|-------|--|
| 線形探索  | ー致 : ルールの数の半分(Ave.)<br>不一致 : すべてのルール数                |
| 二分探索  | メモリへのアクセス数が半分<br>(線形検索との比較)                          |
| ハッシング | 1つのバケット内でメモリアクセスを減らすがルール<br>数は限られる(バケット容量はハッシュ衝突に起因) |

表 6-1 各検索方式の特徴

#### 6.3 一致/不一致検出パケット検索エンジン

不一致検出はパケットと一致条件との部分的な一致を見る事で,1サイクルで不一致判定ができる仕組 みである.一致/不一致検出回路を並列動作させることで,従来の線形探索方式のパケットフィルタ回路 より高スループットが実現できる.今回, IPV6を想定するとともに,スループット 40Gbps を目標[6-10] に開発を行った.

一般に不一致判定は、全一致条件の照合が完了した後で、不一致が判定されるため、一致判定に比べ、 時間がかかる.そこで、照合データを全一致条件との照合を完了する前に、不一致検出回路を用いて、不 一致判定ができれば、判定時間を短縮でき実行スループットを向上することが可能となる.図 6-1 に今 回提案する一致/不一致検出を用いたパケット検索エンジンの構成を示す.



図 6-1 一致/不一致検出回路を用いたパケット検索エンジンの構成

検索エンジンはバッファ回路,一致検出回路および不一致検出回路で構成される.バッファ回路は,受 信パケットからヘッダの全部または一部を抽出し,照合データとして一致検出回路と不一致検出回路へ Start 信号とともに送出する.一致検出回路と不一致検出回路が同時に照合データと登録ルールとの比較 を開始し,不一致検出回路が照合データと登録ルールが不一致であることを検出した場合,不一致

(Mismatch)信号が出力され、一致検出回路は検索動作を停止し、次の受信パケットの検索を開始する. 不一致検出回路から一致信号(Match)を受信した場合は、一致検出回路が一致/不一致判定が最終的に得 られるまで照合データと登録ルールを比較し、一致と判定されたパケットは廃棄される.

#### 6.3.1 不一致検出回路

図 6-2 に不一致検出回路を示す.不一致検出回路では通常,照合データとルールテーブルの長さは 2<sup>n</sup> ワード×1 ビットのサイズが必要となる. IPV6 を想定した場合, 2<sup>512</sup>ワード×1 ビットといった膨大なメ モリサイズが必要となる.このメモリサイズを小さくするため,ルール長 512 ビットを8 ビット毎に分 割,64 個の複数のメモリに分割して照合データと比較することによりメモリサイズを 16K ビット に削 減できる.このようにメモリを分割した場合,どのルールとも一致しないにもかかわらず,一致の判定を 行う場合がある.不一致検出回路で一致が検出された場合は,一致判定回路が全一致条件と照合を行い, 最終的に一致/不一致を判定する.



図 6-2 不一致検出回路

6.3.2 一致検出回路

図 6-3 に一致検出回路を示す.一致検出回路はインデックステーブル,ルールテーブル,比較器および 制御回路で構成される.また,インデックステーブルとルールテーブルは RAM で構成され,ハッシュ探索 機能を実現している.

インデックステーブルの定義を表 6-2 に示す. 一致条件の先頭 8 ビットをアドレスとし, そのアドレ スと同じ一致条件がインデックステーブル上に登録されているか否かの Match Flag (MF:1 ビット情報) と,登録済みの場合には,その一致条件が格納されているルールテーブルの Index Address (IA:9 ビッ トのアドレス)を格納する. インデックステーブルのメモリ容量は 256 ワード×10 ビット,すなわち約 2.5K ビットとした.



図 6-3 一致検出回路のインデックステーブルおよびルールテーブル

#### 表 6-2 インデックステーブルの定義

| MF(1bit) | IA(9bit)          |
|----------|-------------------|
| 1(登録)    | Add of Rule Table |
| 0(登録無)   | 0                 |

表 6-3 ルールテーブルのフラグフィールドの定義

| VB(1bit) | NF(1bit) | NA(9bit)                     |
|----------|----------|------------------------------|
| 1(登録)    | 1        | Next address in the same set |
| 1(登録)    | 0        | 0: Last rule in the same set |
| 0        | 1        | Next empty address           |
| 0        | 0        | 0: Full                      |

PMUアーキテクチャを導入したルールテーブル部は、入力セレクタ部とメモリ部で構成される. このル ールテーブルの RAM 部は PMU と同様、データフィールド(以下, FLT)には 512 ビットの一致条件ルール データ、フラグフィールドには1ビットの Valid bit (VB)信号、Next Flag (NF)信号および9ビット の Next Address (NA)がセットされる. 登録される一致条件ルールは、先頭の8ビットで分類され、先 頭8ビットが共通である一致条件ルールは1つのグループとみなす. VBは、FLTに一致条件ルールが登 録されているかどうかを示し、VB=1で登録有、VB=0で登録無を意味する. NFは、同じグループに属 するルールが以降のアドレスに格納されているか否かを示し、格納されている場合は、NF=1となり、 この場合は NA フィールドに次の条件が格納されているルールテーブルのアドレスを格納する. 同じグル ープに属するルールが以降のアドレスに無い場合は、NF=0、NA=0が格納される. 表 6-3 にこれらフラグ フィールドの制御信号の定義を示す.

ルールテーブルのメモリ容量は、最大 512 ルールの登録を前提に、1 ビットの VB、512 ビットの FLT、 1 ビットの NF および 9 ビットの NA フィールドとし、512 ワード×523 ビット、すなわち、約 261K ビット となる.

【PMU を利用したリンクリストハッシュテーブルの動作】

ここで、一致検出回路に適用する PMU の利用方法について述べる. 図 6-4 に PMU アーキテクチャを利 用し、ルールテーブル上に実装したリンクリストハッシュテーブルの動作を示す. 図中の"/"はアドレ スが存在しない状態を示す.上述のインデックステーブルに先頭8ビットに分類されたデータが入力し、 インデックステーブルがアクセスされる. ルールが登録されている場合 (MF=1) は、PMU へのアクセスア ドレスが存在し、PMU に実装されたルールテーブルがアクセスされる. 例えば、ハッシュのグループ2の 場合、まず先頭の21 がアクセスされ、ルールデータをコンパレータに出力する. この時、NF=1 の場合、 グループ2 のルールが複数あり、NA で示されたルールテーブル内のアドレスに 22 の値が記憶されている ことを示す. このアドレスは PMU 内の帰還ループと入力選択セレクタを経由し (図 6-3)、PMU 内のこの NA のアドレスをアクセスし、22 のデータをコンパレータに出力する. 上述と同様に NF=1 であれば、次 の Z3 のデータが存在し、再び NA に示されたアドレスをアクセスし、Z3 のデータをコンパレータに出力 する. この時、NF=0 で NA が"/"になるとグループ Z の終端を意味し、ハッシュのグループ Z の探索は 終了し、次のインデックステーブルからのアクセスを待つため、入力選択セレクタが帰還ループからイ ンデックステーブルの入力に切り替わる. X1 がアクセスされればグループ X を、Y1 がアクセスされれば グループ Y の探索が行われる.



"/":アドレスが存在しない。

図 6-4 PMU を利用したリンクリストハッシュテーブルの動作

一致検出回路の具体的な動作を図 6-5 に示す.一致検出の動作は,基本的動作は上述の PMU を利用し たリンクリストハッシュテーブルの動作と同じである.先頭 8 ビット「a」の条件が 2 つある場合, 「Rule a0」,「Rule a1」で表される.一致検出回路に入力された受信パケットは,バッファ回路を経由 して,全部またはその一部が抽出され,照合データとして,一致判定回路および不一致判定回路に送ら れ,判定動作を同時に開始する.ここで IA,ルールテーブルおよび NA のアドレス値は説明上 10 進数で 表記している.



図 6-5 インデックステーブル・ルールテーブルの動作

一致検出回路のインデックステーブルは、バッファ回路から照合データの最初の8ビットでアクセス され、同じ最初の8ビット列でルールがルールテーブルに登録されているか否かを判定する.同じ先頭 8ビットがルール登録されていない場合(MF=0)は、一致検出は完了する.ルールが登録されている場 合(MF=1)、最初のルールが IAフィールドのアドレスを参照し、ルールテーブルから読み出される.こ れらが合致している場合、ルールは比較回路と一致検出で照合データと比較され終了する.次に合致し ない場合、同じグループに属する後続のルールが登録されていない場合(MF=0)は一致検出動作が終了 する.ルールが登録されている場合(MF=1)は、次のルールが NAフィールドと照合データを参照して 読み出され、ルールと比較される.この手順を NF=0 になるまで繰り返す.

具体的には、インデックステーブルに8ビットの入力データ"a"がアドレスとして入力される. こ のデータフィールドには、MF=1 が登録されており、ルールテーブルのアドレスが存在する事を示し、そ の IA のアドレス値"0"で、ルールテーブルをアクセスする. ルールテーブルのアドレス"0"にある 512 ビットの Rule a0 が読みだされコンパレータに出力する. この時、VB=1、NF=1 が登録されており、 表 6-2 に示すように同じハッシュのグループが存在していることを示し、NA に登録された次の9 ビット アドレスが帰還ループ、入力選択セレクタを経由し、再びルールテーブルをアクセスする. この場合、 NA=2 であり、ルールテーブルのアドレス"2"をアクセスし、上記と同様に512 ビットの Rule a1 をコ ンパレータに出力する. また、この時 VB=1、NF=0 が登録されており、表 6-2 に従いこのグループの最 後であることを示し、ルールテーブルの分力に切り替わり、次の入力を待ちとなり、次の探索に遷移する.

### 6.4 スループット評価

提案する検索エンジンの性能をシミュレーションで評価した結果について報告する. パケットフィル タの Throughput (*TP*)を1秒間に判定処理できるパケット数で定義する. 1 個のパケットを判定するた めに必要な平均サイクル数を Cycle per Packet (*CP*) とすると, *TP*は,

$$TP = f(クロック周波数) / CP,$$
 (1)

で表される.登録されるルールおよび入力される照合データはランダムで,照合データとルールは n ビットで,mビットずつ,L(=n/m) 個に分割する.従って不一致メモリの数はL個である.登録されているルールの数はN個とすと,照合データのmビットが,1 個の一致条件の対応するmビットと一致する 確率 は(1/2)<sup>m</sup>なので,*i*番目の不一致テーブルにおいてN個のルールのどれとも一致しない確率*p<sub>i</sub>*は,

 $p_i = (1 - (1/2)^m)^N. (2)$ 

となる.したがって,L個の不一致テーブルで,一致と判定される確率は $(1-p_i)^L$ となり,不一致検出率Pは,

$$P = 1 - (1 - p_i)^L$$

$$= 1 - \{1 - (1 - (1/2)^m)^N\}^L.$$
(3)

で表される.提案するアーキテクチャでは,先頭8ビットで条件を分類しているので,一つのグループに属する一致条件の数は平均して N/256 個である.その時 CPは,

$$CP = 1 + (1 - P)\frac{N}{256},\tag{4}$$
となり、TPは式(5)で与えられる.

$$TP = \frac{100}{1 + (1 - P)N/256} [\text{packet/s}],\tag{5}$$

ただし、不一致メモリ、索引テーブル、ルールテーブルは 100MHz で動作するとした.不一致判定回路 で一致と判定され、一致判定回路に最終判定をゆだねられたパケットが、条件テーブルで一致と判定さ れる確率は(1/2)<sup>512</sup>と非常に小さい.したがって同じグループに属する条件、つまり平均して N/256 個の 一致条件と全て照合されると簡単化している.不一致判定回路が無い場合は、式(5)で、P=0 であり、

$$TP = \frac{100}{1 + N/256} [\text{packet/s}], \tag{6}$$

となる.

Verilog 記述による RTL モデルを用い, TP をシミュレーションで評価した. 照合データとルールは全て 512 ビット(=n)で,8ビット(=m)ずつ 64(=L)分割している.登録条件数は 512 個(=M)ある.512 個 の条件を乱数で生成し,そのうち 64×k(k=0,1,...,8) 個の条件を登録し,別途乱数で発生させた 5,000 個の照合データを用いて判定処理を行った.図 6-5 に TP のシミュレーション結果を示す.不一致検出回 路を組み合わせた回路では,式(3)より明らかなように P=1であるから,式(5)から TP=100M [packet/sec] となり,シミュレーション結果と良く一致している.



図 6-5 ルール数に対する TP の依存性

また,不一致テーブルの最適な数を調べるため,ルール数と不一致テーブル数を変化させシミュレーションを行った結果を図 6-6 に示す.今回は一致条件/照合データのビット長を 512 ビットとし,分割 するビット長を 8 ビットにしたので不一致テーブルの数は 64 個としている.不一致テーブル利用すれ ば 2 個でも TP が向上する効果が確認できた.また,目標 TP=80Mpacket/s に合わせた不一致テーブル数 にするには 16 個あれば良い.すなわち N=512 として 16 個の不一致テーブルを用いた場合の TP は

80.7Mpacket/sec であった. また,不一致検出回路を無効にした場合 (N=512),33.3Mpacket/sec であった.したがって不一致検出を組み合わせることで約2.4倍の高速化が図れることがわかった.



図 6-6 ルール数,不一致テーブル数に対する TP の依存性

# 6.5 TEG チップと評価結果

提案したパケット検索エンジンの TEG チップを 40nm 8 層メタル CMOS プロセスで試作を行った.図 6-7 に TEG チップ写真およびレイアウトプロット図を示す.また,表 6-4 に TEG チップの諸元を示す.ルールの登録数は 512,不一致テーブルは 512 ビットルールを 8 ビット毎,64 のセグメントに分割した,64 個である.VDD = 1.1V の電源電圧で,100MHz で動作することを確認した.この時,TP は 100 Mpacket/s (=51.2 Gb / s) である.



図 6-7 TEG チップ写真とレイアウトプロット図

表 6-4 TEG チップの諸元

| Technology         | 40nm 8 Metal CMOS process           |
|--------------------|-------------------------------------|
| Core size          | 1, 040μm×1, 050μm                   |
| Supply voltage     | 1.1 V                               |
| Frequency          | 100 MHz                             |
| Registration Rules | 512 rules                           |
| Rule Length        | 512 bits                            |
| Throughput         | 100 M packet/s(Target 80M packet/s) |
| Energy Dissipation | 0.808 nJ/Search                     |

コアサイズは 1040um×1050um である. 必要なメモリは,不一致テーブルで 256 ワード×1 ビットが 64 個,索引テーブルで 256 ワード×10 ビット,ルールテーブルでは 512 ワード×523 ビットである. ただ し,今回は,ライブラリの制限から表 6-5 のような構成になっている.

表 6-5 実装メモリの構成

| Table                            | Required Memory                     | Implemented Memory                   |
|----------------------------------|-------------------------------------|--------------------------------------|
| Mismatch                         | 256 words $	imes$ 1bit $	imes$ 64   | 256 words $	imes$ 16 bits $	imes$ 64 |
| Index                            | 256 words $	imes$ 10 bits           | 256 words $	imes$ 16 bits            |
| Rule 512 words $\times$ 523 bits | 256 words $	imes$ 16 bits $	imes$ 2 |                                      |
|                                  | 512 WORDS × 523 DITS                | 512 words $	imes$ 48 bits $	imes$ 11 |

不一致メモリは 256 ワード×16 ビットの RAM を 64 個, 索引テーブルは 56 ワード×10 ビットの RAM を 1 個で構成している. ルールテーブルは VB, NF, NA フィールドと FLT フィールドを別の RAM で構成し, それぞれ, 256 ワード×16 ビットを 2 個, 512 ワード×48 ビットの RAM を 11 個使用した. 実装した RAM の合計は 523K ビットで, 必要な RAM の合計 280K ビットに対して 1.9 倍となった. ロジック規模は 2 入力 NAND 換算で 11.6K ゲートである.

消費エネルギーの測定結果を図 6-8 に示す. 判定サイクル数が既知である照合データを入力し, 連続で 判定動作を行わせて消費エネルギーE を測定した.

ー致検出のみの場合,判定サイクル数が1のときの消費エネルギーは E=0.455nJ/packet であった.また,不一致検出回路利用で判定できた場合,判定サイクル数が1のときの消費エネルギーは E=0.808nJ/packet (ビットあたり1.58 pJ/b・search) であり,この内,不一致検出回路の消費エネルギーは 0.353nJ/Search である.この消費エネルギーは一致検出回路のみの場合に比べ1.77 倍となる.ここで,不一致検出回路で判定できた場合の消費エネルギーE=0.808nJ に注目する.不一致検出回路が無効の場合,E=0.808nJ になる MC は 3.32cycle である.MC は一致条件登録数N (ルール数) に依存するので,N (ルール数) が 595 以上あれば MC が 3.32 以上となり,不一致検出回路を有効にした場合の方が,消費 エネルギーが削減できる.



図 6-8 TEG チップの消費エネルギーの測定結果



図 6-9 不一致検出回路の最適化による消費エネルギー変化予想

図 6-6 から,不一致テーブル数を 64 個から 16 個に減らし,メモリ容量も最適化した場合,不一致検 出回路の消費エネルギーは 1/4 に低減可能である.図 6-9 に不一致検出回路の最適化による消費エネル ギー変化予想を示す.不一致検出回路の消費エネルギーが 0.088nJ/Search となり,不一致検出できた場 合は 0.534nJ/Search となる見込みを得た.また,その値と不一致検出回路無効時の値が等しくなるのは MC=1.52cycle である.つまり一致条件登録数 N≧134 であるときに消費エネルギーが改善される.不一致 テーブルを 16 個に減らし、N=512 とした場合でも、不一致検出回路を利用する事で、一致検出回路のみの TP=33.3 Mpacket/sec の 2.4 倍の TP 目標値 80Mpacket/s が実現可能である事が確認できた.

# 6.6 結言

不一致検出回路とハッシュ探索機能を組み合わせた一致検出回路の新しいパケット検索エンジンを提 案し,40nm CMOS プロセスを使って TEG チップを試作した.一致検出回路には 512 ビットの一致条件を最 大 512 個登録できるルールテーブル 1 個,不一致検出回路の不一致テーブル数は 64 個とした.実装メモ リは 523K ビット,制御ロジック部の回路規模は 2 入力 NAND 換算で 11.6K ゲートである. コア面積は 1040um×1050um=1.092mm2,電源電圧 1.1V において動作周波数 100MHz を確認した.最大 TP は 100Mpacket/sec(51.2Gbps)である.

平均 TP を, RTL モデルでシミュレーションで測定し,一致条件登録数に関わらず,ほぼ全ての照合デ ータが不一致検出回路で不一致判定できることが確認できた.512 個の一致条件を登録して不一致テーブ ルの数を 16 個にすると, TP が 80.7Mpacket/sec(目標 80Mpacket/sec ≒40Gbps)の場合,ルールテーブ ル数を 64 個から 16 個に削減可能である事がわかった.その場合の不一致検出回路を用いない場合の TP は 33.3 Mpacket/sec であり,約 2.4 倍に高速化する事が確認でき,ハッシュ探索との組み合わせにおい ても有効性が確認できた.

また,試作した TEG チップの判定動作の消費エネルギーを測定し,不一致検出回路で不一致判定でき た場合,0.808nJ/Search となった.そのうち不一致検出回路の消費エネルギーは0.353nJ/Search であ る.また,不一致テーブル数を64個から16個に最適化する事で,消費エネルギーが0.534nJ/Search に 削減できる見込みが得られた.一致判定回路のみで判定を行った場合と比べると,一致条件登録数が134 個以上の場合,消費エネルギーが改善できる見込みが得られた.以上より,不一致検出をハッシュ探索に 組み合わせることで,TP が向上することを確認し,消費エネルギーも削減できる見込みが得られ,不一 致検出回路の有効性を示した.

#### 参考文献

- [6-1] D. E. Taylor, "Survey and Taxonomy of Packet Classification Techniques," ACM Computing Surveys, vol. 37, no. 3, pp. 238-275, Sept. 2005.
- [6-2] D. Knuth, "The Art of Computer Programming, Volume 3: Sorting and Searching".
- [6-3] D. R. Morrison, "PATRICIA-practical algorithm to retrieve information coded in alpha-numeric," J. ACM, Vol.15, No. 4, pp.514-534, Oct.1968.
- [6-4] B. Bloom, "Space/Time Trade-offs in Hash Coding with Allowable Errors," Communications of the ACM, vol. 13, no. 7, pp. 422-426, Jul. 1970.
- [6-5] S. Dharmapurikar, P. Krishnamurthy, T. Sproull, J. Lockwood, "Deep Packet Inspection using Parallel Bloom Filters," MICRO, vol. 24, no. 1, pp. 52-61, Mar. 2004.
- [6-6] Young H. Cho, William Henry Mangione Smith, "Deep network packet filter design for reconfigurable devices," ACM TECS, vol. 7, no. 2, article 21, pp. 21:1-21:26, Feb. 2008.

- [6-7] David E. Taylor, "Survey and Taxonomy of Packet Classification Techniques," in Journal, ACM Computing Surveys, vol. 37, Issue. 3, Sept. 2005.
- [6-8] N. Miura, S. Shigematsu, T. Hatano, M. Nakanishi, and M. Urano, "A Mismatch-Detection Circuit for a High-Speed Packet Filter," Proceedings, ITC-CSCC, pp. 363-366, Jul. 2010.
- [6-9] N. Miura, R. Honda, S. Shigematsu, N. Tanaka, S. Hatta, M. Nakanishi, Y. Matsuda, and M. Urano, "A 96.5% Energy-Reduced Lookup Engine with an Unused-Rules-Exception Scheme for Greening Networks," Symp. VLSI Circuits, Dig. Tech. Papers, pp. C288-289, Jun. 2013.
- [6-10] http://www.ieee802.org/3/ba/index.html "IEEE P802.3ba 40Gb/s and 100Gb/s Ethernet Task Force,"

# 第7章 結論

本研究は、多くのマイコン製品ファミリ、派生品種数を抱える半導体メーカが、今後迎える少量多品種 時代を見据え、マイコン製品の品種削減(コスト削減)を行うことを目的とし、内蔵メモリとして利用、 かつマイコン周辺回路を再構成可能とするマイコン周辺回路向けに特化したプログラマブルロジックデ バイス FPSM アーキテクチャの提案を行った.従来のプログラマブルデバイスのユーザであるハードウェ アエンジニアだけでなく、ソフトウェアエンジニアも対象ユーザとするメモリをベースとした新しいコ ンセプトのフィールドプログラマブルデバイスの提案を行なった.その成果を以下にまとめる.

#### 7.1 基本論理素子 PMU アーキテクチャ

新しい基本論理素子 PMU は、粗粒度のメモリを利用し、CPU のプログラムカウンタと同様にマイクロ命 令を使ったアドレス制御によるシーケンシャル動作、条件分岐/無条件分岐命令を実行し、プログラムさ れた動作とメモリ出力を行うことで、特定の機能を実現(順序回路を模擬)できる.この PMU アーキテク チャを、SystemC を用いたモデルベース開発手法を用いて開発した.シミュレーションモデル上に回路機 能を実現する真理値表とマイクロ命令を実装し、シミュレーションによる動作確認、波形観測を行とと もに、PMU アーキテクチャの改良とそのマイクロ命令定義・体系化を行い、基本論理素子として利用可能 であることを確認した.

#### 7.2 FPSM アーキテクチャ

メモリをベースとした基本論理素子 PMU と, これらを複数つなげて利用するためのスイッチ機構 (SB) を組み合わせアレイ構成にするとともに, マイコンに搭載するための MCU インタフェースを追加し, FPSM アーキテクチャを開発した.また,これらにマイコンで多用される基本的な論理演算回路であるカウン タ/タイマ,シフトレジスタ,加算器およびキャプチャ機能等をシミュレーションモデル上に実装し,動 作確認を行った.さらにマイコンの周辺回路として FIFO 機能,シリアル通信インタフェース機能および PWM 機能をシミュレーションモデルに実装し,シミュレーション波形観測による動作確認を行い,実装し たマイコン周辺回路機能が設計通り動作していることを確認した.

また、このマイコン周辺回路の中から8ビットPWMをRTL設計し、FPGA上で実装評価を行った.市販のALTERA 社製 FPGAボードを用い、3 個のPMUを使って8ビットPWMを実装した.実装には同社から提供される QuartusII Ver6.1を使用し、論理合成を行った.今回はSB 無しの実装であったがシミュレーションモデル同様、設計通りの結果であった.以上により、モデルベース開発が有効な手段であることも確認できた.さらに、今回提案したFPSMアーキテクチャを、0.18µm CMOS プロセスを用い、PMU 4×4アレイ構成のFPSM実験チップを論理設計・実装設計および評価を行った.ゲート規模は2入力 NAND 換算で46kゲート、コア部の面積は2.265mm<sup>2</sup>であった.カウンタ/タイマ、シフタ、シリアル I/0、FIF0、PWM 等、想定した周辺回路機能が全て実験チップ上に実装し、再構成できることを確認した.消費電力は、電源電圧1.8V、動作周波数 50MHz において、約 1mW/PMU が得られた.これらの結果から、ALTERA 社 Stratix II シリーズの FPGA と実装面積と消費電力の比較考察を行い、FPSM は FPGA の実装面積の同等か半分以

下,消費電力は FPGA の約 1/3 から 1/5 程度の低消費電力化が可能であることがわかった.特定のマイコン周辺回路という限定的な回路実装の比較ではあるが,実装面積および消費電力ともに FPGA よりも FPSM アーキテクチャの方が優位であり,マイコン製品に搭載可能なプログラマブルロジックデバイスとして 十分利用可能である見通しを得た.

#### 7.3 応用展開

基本論理素子 PMU を応用したパケット検索エンジンの研究を行った.一致検出回路に用いるハッシュ テーブルには、片方向のリンクトリストを用いた複数のハッシュグループが実装される.通常これらは プログラムで実装されている.PMU では自律シーケンス動作が可能であり、PMU を利用することでハード ウェア上にハッシュ機能を実現している.

一致/不一致検索エンジンにおいて、高速なハッシュ探索回路を一致検出回路に実装するとともに、不 一致検出回路を組み合わせることで高スループット、かつ低消費電力なパケットフィルタ回路を提案し、 40nm 8 層メタル CMOS プロセスを用いて TEG チップを試作した.

試作した TEG チップは,電源電圧 1.1V,動作周波数 100MHz において,ルール長 512 ビット,登録ル ール数 512 個で,100Mpacket/s(=51.2Gbps)のスループットを実現している.また,この時の消費エネ ルギーは 0.808nJ/Search であり,不一致検出とハッシュ探索を組み合わせることで,スループットが向 上することを確認し,不一致テーブルの最適化設計により,消費エネルギーも削減できる見通しが得ら れ,有効性を示した.

## 7.4 今後の課題と展望

冒頭でも述べたが、半導体の少量多品種の時代の到来が予測される中、マイコンなどの多品種製品の少 量生産は半導体メーカにとっては、コスト削減の流れと逆行している.さらに、これまでのマイコンビジ ネスの継続で、過去からの製品も含め、既に少量多品種ビジネスに陥っている.これからの少量多品種の 時代の到来にどう立ち向かうかで、マイコンのコスト競争で生き残れるかどうかが決まる.既に数社は PLDを搭載するマイコンを製品化しているが、まだ一般化はしていない.これらは、RTL 設計などのハー ドウェア設計スキルが求められるが、FPSM はハードウェア設計スキルを必要としないソフトウェアエン ジニアも対象ユーザとした新しいコンセプトのメモリベースのフィールドプログラマブルロジックデバ イスである.このため、実装方法もソフトウェアエンジニア向けの新しい手法が必要になる.現在は、本 研究で利用した真理値表とSB の結線情報をライブラリ化して実装する手法を準備しているが、最終的に はこれら真理値表とSB の結線情報を各要素に分割/分類して、共通のライブラリ化とリンク情報を準備 し、抽象化またはグラフィカルなユーザインタフェースを用いたグラフィカルユーザインタフェース等 の実装方法の提供が必要と考える.

また,現状のFPSMでは,基本論理素子PMUのメモリサイズは4Kビットであり,PMUを結線するためのSBのロジック部の冗長比率が高い.さらに第4章でも述べたが,PMUアレイ構成でPMUを複数結線・配置する場合,実装する周辺回路機能によって,本来PMUが4個以内であれば,1行で収まる予定であったが,利用するフラグ出力の都合で,PMUが4個以内でも2行にわたって配置する必要が出てきた.これに

より FPSM の実装効率が悪化する. 今後マイコンに搭載する場合は, FPSM の出力段を工夫するとともに, さらに効率の良いメモリの利用方法, かつプログラマブルロジックデバイスとしての利用するためのメ モリの粒度や SB のスイッチ回路を簡略化など検討も必要と考える.

FPSM はハードウェア設計スキルを必要としないマイコン周辺回路に特化した新しいプログラマブル ロジックデバイスであり、さらに製品化に向けた冗長部分の簡略化や利用方法の開拓などの課題へ取り 組むとともに、将来、FeRAM や MRAM 等の不揮発性 RAM 技術を利用することで、フラッシュ ROM による ソフトウェアのフィールドプログラマブルだけでなく、ハードウェアのフィールドプログラマブルの利 用も可能な新しいビジネスモデル創生や新しいプラットフォーム開発が期待される. 謝辞

本論文をまとめるにあたり,終始暖かい激励とご指導,ご鞭撻を頂いた金沢大学理工研究域電子情報学 系 松田吉雄教授に深甚なる謝意を表します.また,多くの有益なる御教示と御指導を賜りました金沢大 学理工研究域電子情報学系 今村幸祐准教授,深山正幸講師,ならびに秋田純一教授,北川章夫教授に深 謝の意を表します.

本論文は, 筆者が平成 17 年から平成 25 年の間にルネサスエレクトロニクス株式会社および金沢大学 在学中の研究をまとめたものである.本研究にあたって,終始ご指導とご討論を頂きました日本大学工学 部情報工学科(元ルネサスエレクトロニクス株式会社)松村哲哉教授に感謝の意を表します.また,本研 究の機会を与えて頂いた名古屋電機工業株式会社 ITS 情報装置事業本部グローバル事業推進室室長(元 ルネサスエレクトロニクス株式会社)坪井務氏,岡山県立大学(元ルネサスエレクトロニクス株式会社) 有本和民教授に感謝の意を表します.

本研究を進めるにあたりご協力および有益なご討論を頂きました株式会社日立産業制御ソリューショ ンズ組み込みソリューション本部主任技師 梶原久志氏,ルネサスエレクトロニクス株式会社第一ソリ ューション事業本部コア技術事業統括部 土屋浩氏に感謝いたします.

# 業績目録

### 1. 学術論文(査読有)

- T. Sasao, H. Nakahara, M. Matsuura, Y. Kawamura, and J.T. Butler, "A quaternary decision diagram machine: Optimization of its code," IEICE Transactions on Information and Systems, Vol. E93-D, No.8, pp.2026-2035, Aug. 2010.
- [2] H. Nakahara, T. Sasao, M. Matsuura, and Y. Kawamura, "A parallel branching program machine for sequential circuits: Implementation and evaluation," IEICE Transactions on Information and Systems, Vol. E93-D, No.8, pp. 2048-2058, Aug. 2010.
- [3] Y. Kawamura, N. Okada, Y. Matsuda, T. Matsumura, H. Makino, and K. Arimoto, "A Field Programmable Sequencer and Memory with Middle Grained Programmability Optimized for MCU Peripherals," IEICE Trans. Fundamentals, Vol. E99-A, No.5, pp.917-928, May.2016.

# 2. 国際学会(査読有)

- Y. Kawamura, "A reconfigurable microcomputer system with PA<sup>3</sup> (Programmable Autonomous Addresscontrol-memory Architecture)," IEEE Asian Solid-State Circuits Conference, Proceedings, pp. 388-391, Nov. 2007.
- [2] H. Nakahara, T. Sasao, M. Matsuura, and Y. Kawamura, "Emulation of sequential circuits by a parallel branching program machine," 5th International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science 5443, pp. 261-267, Mar. 2009.
- [3] T. Sasao, H. Nakahara, K. Matsuura, Y. Kawamura, and J.T. Butler, "A quaternary decision diagram machine and the optimization of its code," 39th International Symposium on Multiple-Valued Logic 2009, May 2009.
- [4] H. Nakahara, T. Sasao, M. Matsuura, and Y. Kawamura, "The parallel sieve method for the virus scanning engine," 12th Euromicro Conference on Digital System Design 2009, pp. 809-816, Aug. 2009.
- [5] T. Matsumura, K. Imamura, Y. Kawamura, and Y. Matsuda, "Automatic Rule Registration and Deletion Function on a Packet Lookup Engine LSI," The 2016 International Symposium on Intelligent Signal Processing and Communication Systems, Proceedings, pp. 34-39, Oct. 2016.
- [6] H. Nakahara, T. Sasao, M. Matsuura, and Y. Kawamura, "A virus scanning engine using a parallel finiteinput memory machine and MPUs," International Conference on Filed-Programmable Logic 2009, Sep. 2009.
- [7] H. Nakahara, T. Sasao, M. Matsuura, and Y. Kawamura, "PBM128: A parallel branching program machine consisting of 128 branching program machines," 19th International Workshop on Post-Binary ULSI Systems, May 2010.
- [8] T. Matsumura, N. Okada, Y. Kawamura, K. Nii, K. Arimoto, H. Makino, and Y. Matsuda, "The LSI Implementation of a Memory Based Field Programmable Device for MCU Peripherals," IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems, Proceedings, pp. 183-188, Apr. 2014.

- [9] Y. Kawamura, K. Imamura, N. Miura, M. Urano, S. Shigematsu, and Y. Matsuda, "A 100-MHz 51.2-Gb/s packet lookup engine LSI based on missmatch detection circuit combined with linked-list hash table," The 2015 International Symposium on Intelligent Signal Processing and Communication Systems, Proceedings, pp. 351-356, Nov. 2015.
- 3. 国内学会·研究会等(査読無)
  - [1] 中原啓貴,笹尾勤,松浦宗寛,川村嘉郁,"並列ブランチング・プログラム・マシンを用いた順序回路の 模擬について,"信学技報 VLD2009-145,pp.111-116,2009 年 3 月.
  - [2] 中原啓貴,笹尾勤,松浦宗寛,川村嘉郁,"並列ふるい法と MPU を用いたウイルス検出エンジンについて,"信学技報 RECONF2009-45,pp.25-30,2009 年 12 月.
  - [3] 中原啓貴,笹尾勤,松浦宗寛,川村嘉郁,"並列ブランチング・プログラム・マシンを用いたパケット分 類器について,"信学技報 Reconf2009-77,pp.143-148,2010 年 1 月.
  - [4] 松村哲哉,川村嘉郁,岡田尚也,有本和民,牧野博之,松田吉雄,"メモリをベースにした MCU 内蔵省電 カプログラマブルデバイス,"信学技報 VLD2013-46,pp.1-6,2013 年 10 月.
  - [5] 川村嘉郁,岡田尚也,松田吉雄,松村哲哉,牧野博之,有本和民,"メモリをベースにしたマイコン周辺回 路用フィー ルドプログラマブルデバイスの LSI 実装,"信学技報 VLD2014-108, pp.239-234, 2014 年 11 月.
  - [6] 川村嘉郁,今村幸祐,三浦直樹,浦野正美,重松智志,松村哲哉,松田吉雄,"不一致検出とハッシュ探索に 基づくパケット検索エンジン LSI,"信学技報 VLD2015-118,pp.43-48,2016 年 2 月.

#### 4. 知的財産

- 1)川村嘉郁,特許第4852149号,"半導体装置,"2011年10月.
- 2) 笹尾勤, 中原啓貴, 川村嘉郁, 特許第 5382503 号, "ブランチング プログラム マシン及び並列 プロセッサ," 2013 年 10 月.
- 3)川村嘉郁,中野裕文,河合浩行,特許第 5560463 号,"半導体装置," 2014 年 6 月.