

別紙1

論文の内容の要旨

 論文題目
Research on COordinate Rotation DIgital Computer Hardware Architectures and Applications (CORDICのハードウェア構成及び応用に関する研究)
学位 申請者
NGUYEN THI HONG THU

本論文では、CORDIC (Coordinate Rotation Digital Computer) のハードウ エア構成及び応用の研究について述べる。 三角形での角度と辺の関係を計算する三角法は、天文学の研究ではさまざま な用途でよく知られている。 さらに、その応用は、今日、アーキテクチャ、測 量、物理学、工学などの他の分野にも広がっている。 sine、cosine、tangent は3つの重要な三角関数である。その逆関数はそれぞれarcsine、arccosine、 arctangentである。 これらの関数は、電卓、ロボット、デジタル信号プロセッ サ、通信機器などの様々な科学製品にとって必須のものとなっている。 従っ て、高効率、低リソース及び低消費電力を有する三角関数計算アーキテクチャ は、効果的な応用の実装につながる。 ルックアップテーブルやテイラー級数など、三角関数を計算する従来の方法 がいくつかある。しかしながら、これらの方法は、複雑なアーキテクチャと多 くのハードウェア資源を必要とする。 現実的には、ルックアップテーブルやテ イラーシリーズのような手法は使用せず、三角関数を評価するために COordinate Rotation DIgital Computerアルゴリズム (以下CORDICと呼ぶ) を 使用する。簡易なアプローチにより、CORDICはシフターと加算器だけ構成で き、モーター制御、ナビゲーション、信号処理、無線通信等の様々な組み込み 応用で重要な役割を果たしている。 1959年にJ. E. Volderによって最初に提出され、1971年にJ. S. Waltherによ って開発されたCORDICは、その単純な構成にもかかわらず、様々な超越計算を 実行することができる。 伝統的なCORDICは、Nビットの精度の場合N回の反復を 必要とするため、高精度の場合にはより多くのハードウェア資源や長い計算時 間を要する。 結果として、削減した実行時間及び合理的なハードウェア資源を 有するCORDICハードウェア構成は、今日でも依然として必要とされている。さ らに、現在、固定小数点および浮動小数点を扱うハードウェア構成は、その長 所と短所がそれぞれ異なるため、多くの注目を集めている。 具体的には、固定

小数点ハードウェア構成ではハードウェア資源は少ないが、ある程度満足でき

別紙1-2

る精度の結果が得られる。一方、浮動小数点ハードウェア構成は、高精度を達成しながらも多少のハードウェア資源を要求する。

本論文において、第一に2つの固定小数点CORDICハードウェア構成を提案した。最初は、ARD-SCFE CORDICハードウェア構成である。この構成は、Angle Recording CORDIC (ARD) とScaling-Free CORDIC (SCFE) を組み合わせた構成 であり、回転モードでのみ動作する。提案したARD-SCFE CORDICハードウェア構 成は、ハードウェアの複雑さ、実行時間、及び計算精度との間の良いトレード オフを得た。さらに、ベクトルモードと回転モードの2つのモードで動作できる COR QR CORDICハードウェア構成を提案した。提案したハードウェア構成を用い て多入力多出力 (MIMO) 信号検出器の一部であるSphere Decoder (SD) を実装 した。結果として、実装されたSDは、LTE (Long Term Evolution) ダウンリン クモジュールに適していることが分かった。

第二に、ハイプリッド(HA)-CORDICである浮動小数点CORDICハードウェア構成 を提案した。固定小数点データを入力し、浮動小数点データを出力する構成で ある。結果として、低リソース、低レイテンシ及び高精度出力を達成できた。 さらに、HA-CORDICハードウェア構成を基本にし、並列にデータを入力できるパ イプラインパラレル(PP)-CORDICハードウェア構成も提案した。PP-CORDICは、 離散コサイン変換(DCT)を使用するアプリケーションなどの固定の既知入力デ ータ応用に適している。

結果として、提案した複数のCORDICハードウェア構成は、異なる利点を含み、異なる応用に適していることが確認できた。

別紙2

論文審査の結果の要旨

学位申請者氏名	NGUYEN THI HONG THU
審查委員主查	範公可
委員	石橋 孝一郎
委員	水柿 義直
委員	山尾泰
委員	渡邉 恵理子

提案されてから60年近くが経過したが、COordinate DIgital Computerアルゴ リズム(以下CORDICと称する)関連の研究は依然として重要な研究テーマであ る。その単純なアプローチのために、CORDICは、科学計算、画像及びビデオ処 理、通信システムやロボット技術等の様々な研究分野のハードウェアシステムや ASIC設計分野で広く使用されている。本論文では、固定小数点と浮動小数点を扱 うCORDICハードウェア構成を提案し実装した。実装目標は、低ハードウェア資 源、低レイテンシそして低消費電力の3つの重要な側面を目指した。本論文は、 以下に示す5章の構成である。

第1章では、三角関数とCORDICの背景研究について焦点を当てている。また、本論文の研究課題と共に、動機づけや主な達成度や貢献についても言及した。更に、本論文の構成についても明らか提示した。

第2章では、CORDICの動作モードと軌道の詳細を含むCORDICの関連基本知識等 を紹介した。また、本章において、CORDIC関連の研究やその応用等についても述 べた。

第3章では、提案した固定小数を扱う2つのCORDICハードウェア構成について 述べた。 Angle Recoding (ARD)とScaling-Free (SCFE)の2種類の高度なCORDIC をベースにした最初のハードウェア構成は、回転モードでのみ動作する。提案し たARD-SCFE CORDICハードウェア構成は、FPGA上での実装や検証の後に、65nmの SOTBプロセスによるASIC実装を行った。実装や検証結果により、提案したハード ウェア構成は、ハードウェア資源や処理時間そして計算精度との間の良好なトレ ードオフが取れたことを示すことができた。更に、試作チップ評価の結果によ り、低リーク電流及び高効率のエネルギー消費が得られることが確認できた。そ して、 ARD-SCFE CORDICのハードウェア構成に基づいて、算術演算プロセッサ

別紙 2 - 2

(ARI-ARD-SCFE)を提案した。本提案の算術演算プロセッサは、サイン、コサイ ン、ハイパボリックサイン、ハイパボリックコサイン及び乗算の5つの算術演算 を実行可能である。また、提案した ARI-ARD-SCFEを180nm CMOSプロセスによっ てASIC上に実装し検証した。実装や検証結果により、本提案の算術演算プロセッ サは高いスループットと低消費電力を達成するとことが確認できた。その次に、 第3章では、QR分解問題を目的とした別の固定小数点CORDICハードウェア構成も 提案した。 QR分解問題は、MIMOシステム内の信号検出器モジュールである Sphere Decoding (SD) モジュールを設計する際によく用いられている。提案し たCORDICベースのQR分解(CQRD)ハードウェア構成は、ベクター及び回転の2つ のモードで動作することができ、検証結果により、高性能、低ハードウェア資源 や低レイテンシの性能を有することが確認できた。FPGA実装による検証結果にお いて、QR分解問題の要件を満たすことが確認できた後。 MIMOシステムのシミュ レーションを行った。その後、提案したCQRDモジュールの機能を検証するため に、完成したMIMOシステムをFPGAによる実装を行った。更に、提案したCQRDモジ ュールを搭載したSDモジュールを、SOTB 65nmプロセスを使用してASIC実装を行 った。

第4章では、提案した浮動小数点を扱うCORDICハードウェア構成について述べ た。本提案浮動小数点CORDICハードウェア構成は、ハイブリッド適応型(HA)と 呼ばれ、固定小数点形式のデータを入力して浮動小数点形式のデータを出力す る。本提案ハードウェア構成は、計算精度とハードウェア資源使用率とのバラン スを取ることを目指し、並列処理、パイプライン処理、ハードウェア資源共有等 の多くの技術を取り込むことで、レイテンシとハードウェア資源を減少させるこ とだけでなく、高計算精度を達成した。本提案HA-CORDICハードウェア構成は、 FPGAによる実装及び検証の後、SOTB 65nmプロセスによるASIC実装を行った。実 装及び検証結果により、低ハードウェア資源使用、低レイテンシそして低消費電 力の高パフォーマンスが達成したことを確認できた。更に、HA-CORDICハードウ ェア構成をパイプライン並列(PP)構成に発展させた。 HA-CORDICハードウェア 構成とは異なり、PP-CORDICハードウェア構成は入力データを連続的に処理でき るため、スループット・レートを大幅に向上させることができた。本提案PP-CORDICハードウェア構成は、FPGAによる実装及び検証の後、180nm CMOSプロセス によるASIC実装を行った。実装及び検証結果により、PP-CORDICハードウェア構 成は、固定された既知の入力角度の応用に最適なハードウェア構成であることを 証明できた。

最後に、第5章では本論文において述べた研究の主な結果を要約し、本論文を 締結した。また、将来に向けた発展研究のポイントについての提案も明記した。

よって、本論文は博士(工学)の学位論文として十分な価値を有するものと認 める。