

Выделенный белым цветом сигнал SDIO в результате моделирования имеет значения, представленные в таблице 2.

Таблица 2. Результаты имитационного моделирования устройства

Подача сигнала	Тестовый набор	SDIO
SW0	11223344	00010001001000100011001101000100
SW1	AC327513	10100110001100100111010100010011
SW2	26DFBE34	00100110110111111011111000110100
SW3	CBEFF3A2	1100101111101111111001110100010

Заключение. В результате имитационного моделирования был подтвержден факт, что выходные значения с межинтерфейсного адаптера полностью совпадают с теоретическими (значения SDIO в таблице 2 полностью совпадают со значениями SDIO в таблице 1). Разработанное устройство можно применять для воспроизведения звука и видео при подключении к нему цифро-аналогового преобразователя, а также для передачи данных между устройствами, поддерживающие разные интерфейсы.

ЛИТЕРАТУРА

1. Ключев А.О., Ковязина Д.Р., Петров Е.В., Платунов А.Е. Интерфейсы периферийных устройств. – СПб.: СПбГУ ИТМО, 2010.
2. AXI Reference Guide [Электронный ресурс]. – URL: https://www.xilinx.com/support/documentation/ip_documentation/ug761_axi_reference_guide.pdf. (Дата обращения 13.09.2017).
3. Интерфейс SPI // Microsin.net [Электронный ресурс]. – URL: <http://microsin.net/programming/ARM/spi-interface.html>. (Дата обращения 13.09.2017).
4. Проектирование для ПЛИС Xilinx с применением языков высокого уровня в среде Vivado HLS // Компоненты и технологии [Электронный ресурс]. – URL: http://kit-e.ru/preview/pre_40_12_13_VHLS_Xilinx.php. (Дата обращения 13.09.2017).
5. Знакомство со средой моделирования ModelSim // Цифровая лаборатория FPGA / DSP [Электронный ресурс]. – URL: <http://www.fpga.keoa.kpi.ua/category/fpga/cad-pld/verilog-basics-laboratory-works>. (Дата обращения 13.09.2017).

НАТУРНОЕ МОДЕЛИРОВАНИЕ ГЕНЕРАТОРА СИНУСОИДАЛЬНЫХ СИГНАЛОВ НА МАКЕТЕ NI DIGITAL ELECTRONICS BOARD

В.С. Старшинов

(г. Томск, Национальный исследовательский Томский политехнический университет)

e-mail: elevenbarrelsoil@gmail.com

NATURAL SIMULATION OF THE GENERATOR OF SINUSOIDAL SIGNALS ON NI DIGITAL ELECTRONICS BOARD

V.S. Starshinov

(National Research Tomsk Polytechnic University, Tomsk)

Abstract. The article touches on the actual problem of transmitting data of a given form and frequency to the air using programmable logic integrated circuits. Field Programmable Gate Array. The goal of the article is the implementation of a sinusoidal signal generator on a FPGA. The developed device will be used to transmit an analog program-controlled signal of a given shape and frequency to the air. The signal parameters will be controlled on the PC via the FPGA.

Keywords: model, simulation, FPGA, sinusoidal signal, generator, AXI, SPI, DAC.

Введение. В настоящее время остро стоит вопрос о передачи данных между различными устройствами, но проблема состоит в том, что используемые устройства подключаются по различным интерфейсам. Для того, чтобы преобразовать цифровой параллельный код, подаваемый с макета, в аналоговый сигнал, необходимо использовать межинтерфейсный адаптер и цифро-аналоговый преобразователь. Последовательный код будет приходить на вход ЦАП с реализованного межинтерфейсного адаптера, а с выхода будет генерироваться аналоговый сигнал [1].

Описание работы устройства. Устройство для генерации синусоидальных сигналов позволяет преобразовывать данные в параллельном виде в синусоидальный сигнал. Данный модуль позволяет преобразовать данные, которые задаются программным способом в синусоиды разных амплитуд и частот.

Структурно-функциональную схему устройства можно описать с помощью блоков: AXI_SLAVE, AXI_TO_SPI, SPI_MASTER, DLL/10, ЦАП МСР4922. На рисунке 1 представлена структурно-функциональная схема генератора синусоидальных сигналов на ПЛИС [1].




Рис. 1. Структурно-функциональная схема устройства

Блок AXI_SLAVE принимает команды и адрес и с помощью многочисленных настроек осуществляет взаимодействие с ПК через ПЛИС на отладочной плате. Как видно из структурно-функциональной схемы, имеется 4 набора данных, которые выбираются из 4 движковых переключателей. В зависимости от выбранного переключателя происходит пересылка данных на AXI_SLAVE через мультиплексор по коду движкового переключателя. По кнопке BTN0 происходит передача сигнала готовности AXI_SLAVE принять данные. Данный блок является ведомым устройством, который принимает данные от ведущего устройства, которым выступает в данной ситуации ПК [2].

На блок AXI_TO_SLAVE приходит код в параллельном виде и происходит разделение данного сигнала на 4 порции данных: инструкции и команды. Эти 4 порции данных переходят на блок SPI_MASTER и выводятся в нужном порядке в единый последовательный сигнал.

Для того, чтобы передать сигнал на антенну или осциллограф, используется передатчик. Для передатчика главным условием является преобразование сигнала с цифрового вида в аналоговый. Соответственно, нужен цифро-аналоговый преобразователь (ЦАП), поэтому используется блок ЦАП, в роли конкретного устройства ЦАП выступает МСР4922 ввиду его достаточной функциональности и невысокой стоимости [3, 4].

Работа устройства на макете NI Digital Electronics Board. Данная плата является универсальным решением, поскольку на нем можно проектировать цифровые, аналоговые устройства и дополнительную обвязку за счет имеющихся на ней макетных плат.

Одним из главных компонентов платы NI Digital Electronics FPGA Board является ПЛИС Xilinx Spartan 3E (рис. 2).



Рис. 2. ПЛИС Xilinx Spartan 3E

ПЛИС – электронный компонент, используемый для создания цифровых интегральных схем. Логика работы ПЛИС определяется не на фабрике изготовителем микросхемы, а путем дополнительного программирования с помощью специальных средств: программаторов и программного обеспечения [5, 6].

Данное ядро активно используется при разработке ввиду высоких технических характеристик и относительно невысокой стоимости, а также благодаря поддержке почти всех версий среды разработки Xilinx ISE.

NI Digital Electronics Board содержит шесть каналов для ввода аналоговых входных сигналов AI0 – AI5, а также 32 цифровые входные (выходные) линии общего пользования – GPIO31. Внешний вид платы NI Digital Electronics FPGA Board (Elvis II) с собранной схемой устройства представлен на рисунке 3 [7].




Рис. 3. Плата NI Digital Electronics Board с собранной схемой

Щуп питания осциллографа надо подвести к выходу ЦАП V_{out} , а щуп «земли» к «земле». Для того, чтобы подать опорное напряжение, был собран резистивный делитель напряжения.

Тестовые наборы конфигурируются переключением движковых переключателей: 1 – на SW0, 2 – на SW1, 3 – на SW2, 4 – на SW3. По нажатию на клавишу BTN0 происходит пересылка тестового набора в блок AXI_SLAVE для получения последовательного набора данных. Последовательные данные в цифровом виде побитово передаются на ЦАП, который преобразует их в синусоидальный сигнал.

В качестве исследования были поданы 8 тестовых наборов данных и сняты аналоговые сигналы с ЦАП осциллографом согласно методике тестирования. Для того, чтобы проде-

монстрировать работу устройства, представлены результаты подачи 2 тестовых наборов сигналов ниже.

Подача 1 тестового набора (11223344) осуществляется переключением движкового переключателя SW0 и нажатием BTN0 и результат принятого осциллографом синусоидального сигнала приведены на рисунках 4а и 4б.




Рис. 4. Ввод 1 тестового набора и результат полученных данных: а – подача 1 набора данных по нажатию кнопки BTN0 и переключения движкового переключателя SW0 в активное состояние, б – полученный синусоидальный сигнал с ЦАП

Подача 2 тестового набора (AC327513) осуществляется переключением движкового переключателя SW1 и нажатием BTN0 и результат принятого осциллографом синусоидального сигнала приведены на рисунках 5а-5б.




Рис. 5. Ввод 2 тестового набора и результат полученных данных: а – подача 1 набора данных по нажатию кнопки BTN0 и переключения движкового переключателя SW1 в активное состояние, б – полученный синусоидальный сигнал с ЦАП

Заключение. Результаты исследования показали работоспособность реализованного устройства с помощью натурального моделирования на макете NI Digital Electronics Board. В статье приведены результаты 2 тестовых наборов, подаваемых на макет. Устройство было реализовано на языке описания аппаратуры SystemVerilog в САПР Xilinx ISE и прошито в ПЛИС Xilinx Spartan 3E.

ЛИТЕРАТУРА

1. Ключев А.О., Ковязина Д.Р., Петров Е.В., Платунов А.Е. Интерфейсы периферийных устройств. – СПб.: СПбГУ ИТМО, 2010.
2. AXI Reference Guide [Электронный ресурс]. – URL: https://www.xilinx.com/support/documentation/ip_documentation/ug761_axi_reference_guide.pdf. (Дата обращения 13.09.2017).
3. Интерфейс SPI // Microsin.net [Электронный ресурс]. – URL: <http://microsin.net/programming/ARM/spi-interface.html>. (Дата обращения 13.09.2017).

4. MCP4922 // Microchip [Электронный ресурс]. – URL: <http://www.analog.com/media/en/technical-documentation/data-sheets/AD9122.pdf> (Дата обращения 13.09.2017).

5. ПЛИС (FPGA) и микроконтроллер. В чем разница? // Микропрогер [Электронный ресурс]. – URL: <http://micro-proger.ru/2016/03/17/plis-fpga-i-mikrokontroller-v-chem-raznica/>. (Дата обращения 18.09.2017).

6. Архитектура ПЛИС (FPGA) // Марсоход – open source hardware project [Электронный ресурс]. – URL: <http://micro-proger.ru/2016/03/17/plis-fpga-i-mikrokontroller-v-chem-raznica/>. (Дата обращения 18.09.2017).

7. Старшинов В. С. Возможность эксплуатации платы NI ELVIS II на базе Xilinx Spartan 3e в процессе обучения без использования Labview [Электронный ресурс] // Молодежь и современные информационные технологии: сборник трудов XIV Международной научно-практической конференции студентов, аспирантов и молодых ученых: в 2 т., Томск, 7-11 Ноября 2016. - Томск: ТПУ, 2017 - Т. 1 - С. 24-25. - Режим доступа: [http://portal.tpu.ru:7777/f_ic/files/science/activities/msit/msit2016/Sbornik_2016/Sbornik_MSIT_2016\(Tom1\).pdf](http://portal.tpu.ru:7777/f_ic/files/science/activities/msit/msit2016/Sbornik_2016/Sbornik_MSIT_2016(Tom1).pdf)

ИСТОРИЯ РАЗВИТИЯ И СОВРЕМЕННОЕ СОСТОЯНИЕ ВЕБ-ДИЗАЙНА

Е.А. Ткачева

*(г. Новокузнецк, Новокузнецкий институт (филиал) ФГБОУ ВО
«Кемеровский государственный университет»)*

E-mail: Kitty170397@mail.ru

HISTORY OF DEVELOPMENT AND THE CURRENT STATE OF WEB DESIGN

Е.А. Tkacheva

(Novokuznetsk, Novokuznetsk Institute (branch) of the Kemerovo State University)

Abstract: This article examines the main stages of the development of web design.

Keywords: WEB DESIGN, INTERNET, INFORMATION TECHNOLOGIES, PROGRAMMING, WEBSITE.

Веб-дизайн - отрасль веб-разработки и разновидность дизайна, в задачи которой входит проектирование пользовательских Веб-интерфейсов для сайтов или Веб-приложений. Веб-дизайнеры проектируют логическую структуру Веб-страниц, продумывают наиболее удобные решения подачи информации, а также занимаются художественным оформлением Веб-проекта. Немаловажной частью проектирования ресурса в последнее время стало приведение ресурса в соответствие стандартам W3C (Консорциум Всемирной паутины), что обеспечивает доступность содержания для людей с ограниченными физическими возможностями и пользователей портативных устройств, а также кроссплатформенность (программное обеспечение, работающее более чем на одной аппаратной платформе и/или операционной системе) вёрстки ресурса. Также непосредственно с дизайном сайтов смежны маркетинг в Интернете (Интернет-маркетинг), то есть, продвижение и реклама созданного ресурса, поисковая оптимизация. Таким образом, визуальными средствами решаются самые разнообразные задачи, такие как, повышение продаж, укрепление доверия, создание определённого имиджа и другие.

При планировании и создании любого веб-ресурса важно помнить, что главный критерий, на который следует ориентироваться в процессе разработки страниц, это удобство конечного пользователя, то есть будущих посетителей вашего сайта. Сложность заключается в том, что выше упомянутых потенциальных посетителей существует великое множество, причем используют они чрезвычайно широкий спектр аппаратных средств и программного