

# elektronika u riječi i slici



Ureduje: Mirko Klaić, dipl. ing.

## DIGITALNA ELEKTRONIKA

### Uvod

Poznato je da se elektronika dijeli na **digitalnu i analognu elektroniku**. Kod digitalne elektronike električni signali reprezentiraju binarnu vrijednost (logička nula ili jedinica), dok je kod analogne elektronike informacija beskonačne razlučljivosti, tj. s beskonačno mnogo razina, reprezentirana s iznosom električnog signala (npr. iznos napona ili struje). Zbog mnogih prednosti digitalne elektronike i zbog njezinog iznimno brzog razvoja, ona se danas primjenjuje i u područjima koja su prije bila isključivo vezana uz analognu elektroniku.

### Noviji razvoj digitalne elektronike

Digitalna elektronika je grana elektronike koja se bavi gradnjom digitalnih sustava temeljenih na komponentama različitih stupnjeva integracije od malog i srednjeg (engl. *Small & Medium Scale Integration*, SSI, MSI), kao što su CMOS i TTL logičke porodice 74XX, pa sve do vrlo visokog stupnja (engl. *Very Large Scale Integration*, VLSI) kao što su procesori, mikrokontroleri, memorije, raznovrsni međusklopovi, itd. U fazi projektiranja sustav se definira skupom električnih shema, na osnovi kojih se izrađuju predlošci za izradu tiskanih pločica kojima se ostvaruju fizičke veze između komponenata, kao i mehanička integracija sustava. U svrhu projektiranja koriste se raznovrsni programski alati (engl. *Computer Aided Design/Engineering*, CAD/CAE), koji pored osnovne funkcionalnosti često omogućavaju i logičku/vremensku simulaciju sustava, kao i automatsko generiranje raznovrsnih izlaznih izvještaja i datoteka za tehnološku izradu uređaja na automatiziranim strojevima za montažu.


Razvoj **programabilnog logičkog sklopolja**, a posebice razvoj programabilnih logičkih polja (engl. *logic cell array*, LCA i *field programmable gate arrays*, FPGA) unio je značajne promjene u postupku projektiranja digitalne elektronike. Umjesto korištenja mnoštva komponenata srednjeg stupnja integracije, koje se u digitalnim sustavima često koriste kao pomoćno sklopolje za povezivanje (engl. *glue logic*), njihova funkcionalnost se integrira u FPGA sklopolima. Na taj je način omogućeno elektroničaru da po svojim zahtjevima projektira i izradi specifični integrirani sklop, koji se točno uklapa u potrebe sustava. Primjenom FPGA sklopovala moguće je značajno smanjiti složenos, veličinu, pa i cijenu uređaja, jer tipični FPGA sklopoli zamjenjuju desetke do stotina MSI sklopolova. Velika prednost FPGA sklopolova je i u njihovoj **reprogramabilnosti**, tj. konfiguraciju i funkcionalnost sklopa je moguće mijenjati i unutar gotovog sustava, pa čak i tokom rada.

Izniman razvoj FPGA sklopolova može se prvenstveno zahvaliti njihovoj pravilnoj granularnoj strukturi, kao što je prikazano na slici 1. Oni se sastoje od matrice potpuno identičnih **logičkih ćelija**, te je u fazi proizvodnje vrlo lako provesti verifikaciju svakog pojedinog dijela sklopa. Zbog toga, upravo se FPGA sklopoli koriste za prve provjere najnovijih mikroelektroničkih tehnologija. Danas se ti sklopoli izvode u tehnologiji od 170 nm sa čak devet-slojnom bakrenom metalizacijom. Kako je tehnologija napredovala, tako su se mogućnosti FPGA sklopolova povećavale, a specifična cijena po logičkim vratima (engl.

gate) smanjivala. Zbog toga su sve složenije funkcionalnosti sustava postajale izvedive u FPGA tehnologiji. Današnji FPGA sklopoli prosječnih svojstava imaju složenos od oko 100 tisuća logičkih vrata, a koštaju oko 10 \$. Ovakav trend postupno vodi integraciji cijelog digitalnog sustava u jednom sklopu (engl. *system on chip*).

### Programsko projektiranje digitalne elektronike

Projektiranje i programiranje funkcionalnosti FPGA sklopolova u početku bilo je temeljeno na bibliotekama primitivnih logičkih funkcija koje su povezivane električnim shemama, te tako opisivale »unutrašnjost« sklopa. Ovakav način projektiranja bio je najbliži elektroničarima koji su imali iskustvo u klasičnoj digitalnoj elektronici i zadovoljavao je potrebe razvoja jednostavnijih sklopolova s ekvivalentnom složenos od 3-10 tisuća logičkih vrata.



Sl. 1. Fotografija izvedbe FPGA sklopa porodice Virtex, Xilinx

Međutim, shematski način projektiranja današnjih FPGA sklopolova s preko 100 tisuća vrata više ne dolazi u obzir, jer bi zahtjevao tisuće shema za samo jedan sklop. Zbog toga, današnji koncepti projektiranja složenih programabilnih sklopolova idu u smjeru korištenja **programskih jezika** za **opis sklopolja**, kao što su **VHDL** i **Verilog**. Prvobitna namjena tih jezika bila je isključivo simulacija i verifikacija, a koristili su se u razvoju mikroelektroničkih komponenata. Međutim, danas su ti jezici postali de facto standard i za razvoj mikroelektroničkih sklopolova temeljenih na ASIC tehnologiji i za razvoj programabilnih FPGA sklopolova. Takav način »programskog« projektiranja sklopolja ima brojne prednosti: od visoke učinkovitosti i brzine projektiranja, boljeg dokumentiranja, pa sve do olakšanog održavanja i jednostavnije razmjene gotovih rješenja.

<b>Base Level Functions</b>	- 82XX, UARTs, DMA - 66 MHz DRAM, SDRAM I/F - Memory blocks - 29xx - Proprietary RISC Processors	- 8051 - IEEE 1284 - 200 MHz SDRAM I/F - SGRAM, ZBTRAM I/F - Multi-channel DMA	- JAVA - Adv. 32-bit RISC Processors - 64-bit RISC - DDR/QDR RAM - 622 Mbps LVDS	- 128-bit processors - Reconfigurable processors
<b>Communicat. &amp; Networking</b>	- Cell assem/delin - CRC - T1 Framer - HDLC - Reed-Solomon - Viterbi - UTOPIA	- 10/100 Ethernet - ATM/IP Over Sonet - Cell scram/descram - SONET OC3/12 - ADPCM - IMA	- Network processors - 1Gb Ethernet - SONET OC48/192 - CELP - VoIP - ADSL, HDSL, xDSL - UTMS, wCDMA	- Software Radio - Modems - Neural networking - Emerging Telecom and Networking Standards
<b>DSP Functions</b>	- Basic Math - Correlators - Filters; FIR, Comb - Multipliers - FFT, DFT - Sin/Cos	- DCT - Adaptive filters - Cordic - DES, AES - Divider - NCO - Satelite decoders	- MP3 - QAM - JPEG - Speech Recognition - DSP Processor I/Fs - Wavelet	- MPEG - DSP Functions - > 200 MSPS - Programmable DSP Engines
<b>Standard Bus Interfaces</b>	- CAN - ISA PnP - I2C - PCI 32-bit - PCMCIA	- CardBus - FireWire - PCI 64-bit/66 MHz - Compact PCI Hot-Swp - PC104 - VME	- AGP - PCI-X 133 MHz	- InfiniBand - Emerging High-Speed Standard Interfaces

1998

1999

2000

2002

2004

Sl. 2. Pregled primjena programabilnih FPGA sklopova kroz vrijeme

Zbog intenzivnih zahtjeva na kompetitivnost na tržištu i skraćivanje vremena razvoja, čak i takvi visokoefikasni postupci projektiranja nisu doстатni, jer popunjavanje tako velikih sklopova s kompletno vlastitim dizajnom traži iznimno mnogo rada. Zbog toga, jednako kao što su se nekad kupovale fizičke elektroničke komponente i integrirale u sustav, danas se kupuju tzv. **jezgre** (engl. cores). One predstavljaju gotove izvedbe često korištenih funkcionalnosti u digitalnim sustavima, kao što su: složeni periferijski međuskllopovi, raznovrsne memorijске strukture, videokontroleri, pa čak i kompletni mikrokontroleri ili mikroprocesori.

Na slici 2 je prikazano kako se spektar funkcionalnosti, koje su dobavljive u obliku jezgri od brojnih tvrtki, koje se bave ovom strukom, povećavao tijekom zadnje 4 godine i to za 4 glavna područja primjene. Integracija digitalnog sustava primjenom ovakve suvremene tehnologije projektiranja svodi se na odabir potrebnih jezgri, njihovo povezivanje i konačno razvoj malog dijela specifičnog sklopovlja koje je određeno konkretnom aplikacijom. Na kraju se cijeli dizajn korištenjem automatiziranih alata prevodi u konfiguracijsku datoteku za FPGA sklop.

S obzirom da se distribucija jezgri provodi u elektroničkom formatu, tj. nije potreban fizički medij, značajno je olakšana ponuda i prodaja, a posebice održavanje. Nova revizija sklopova ne zahtjeva fizičku izmjenu komponenti i proizvodnju novih, već se isključivo mijenja skup datoteka koji opisuju jezgru, te se automatski generira nova konfiguracija FPGA sklopa. Ona se zatim može distribuirati krajnjim korisnicima također u elektroničkom formatu, kao novi »firmware« koji je potrebno upisati u fiksnu memoriju sustava. U slučaju mrežne opreme, s obzirom da se ti uređaji već i tako nalaze na računalnim mrežama, distribucija novih revizija može se provesti automatski od proizvođača opreme postupkom udaljenog održavanja, pa čak i bez intervencije ili znanja krajnjih korisnika. Tržište jezgri se vrlo intenzivno razvija u posljednjih nekoliko

godina, što je dodatno stimulirano pojmom brojnih standarda kojima je moguće osigurati i provjeriti da li kupljena jezgra točno odgovara traženim specifikacijama, te definira postupke za verifikaciju njezine ispravnosti nakon integracije u cijeli sustav.

S obzirom da infrastruktura za razvoj takvih jezgri ne pretpostavlja enormousne investicijske troškove kao što je slučaj s mikroelektroničkim komponentama, razvoj jezgri predstavlja dobru tržišnu šansu za mnoge male i srednje tvrtke širom svijeta.

#### Platformske FPGA sklopove

Jedna od glavnih zamjernika klasičnim FPGA sklopovima jest njihova mala učinkovitost, koja je posljedica vrlo visokog stupnja univerzalnosti.

Ostvarenje potpune programabilnosti baš svih dijelova FPGA sklopa zahtijeva značajnu količinu sistemskog sklopovanja, čija je uloga u definiranju funkcionalnosti svake pojedine ćelije, te hijerarhijskih prospojnih veza između pojedinih ćelija, odnosno između ćelija i vanjskih pinova. Zbog toga, FPGA sklopovi imaju vrlo nepovoljan omjer između aktivnog sklopovanja i ukupnog sklopovanja na čipu. Posljedica toga je veća površina silicija, veća vremena propagacije, manje brzine rada, a i veća potrošnja. Ova ograničenja posebno su značajna kada se u FPGA tehnologiji izvode vrlo složene komponente sustava kao što su procesorske jezgre, memorije ili brzi serijski međuskllopovi. Programabilne izvedbe takvih sklopova zauzimaju značajno veću površinu silicija nego mikroelektroničke izvedbe istih komponenata, čime se narušava osnovna ideja o smanjenju složenosti i cijene.

Imajući u vidu navedena ograničenja, vodeći proizvođači FPGA sklopova uveli su novi koncept, tzv. **platformske FPGA sklopove** koji pored velike matrice programabilnih logičkih ćelija posjeduju i dodatne fiksno-izvedene jedinice. Ideja platformskih FPGA sklopova ide u smjeru ostvarenja sustava na



Sl. 3. Platformski FPGA sklop s dva Power-PC procesora

čipu, tj. sklop se nadopunjuje upravo onim dijelovima koji su nužni u ostvarenju cjelokupnog digitalnog sustava za velik broj različitih primjena. Primjer platformskog FPGA sklopa iz porodice *Xilinx Virtex-II Pro Platform* prikazan je na slici 3. Fiksno izvedene jedinice u sklopovima iz ove porodice su slijedeće:

- jedan ili više RISC procesora, PowerPC,
- velika količina konfigurabilnih blokova dvoprstupnog statičkog RAM-a,
- velik broj sklopovski izvedenih paralelnih množača ulazne širine 18 bita,
- velik broj serijskih međusklopova koji podržavaju Gbit Ethernet (engl. *Multi-Gigabit Transceiver*),
- vrlo složeni sustavi za kondicijoniranje, obradu i razvođenje signala takta (engl. *Clock Management Block*).

Podržani su mnogi protokoli serijskog povezivanja kao što su: InfiniBand, 1 Gbit i 10 Gbit Ethernet, Fibre Channel, itd.

Opisani odabir fiksno izvedenih komponenata sustava proizšao je prvenstveno iz potreba koje se javljaju u aktivnoj opremi infrastrukture računalnih mreža, kao što su *switch*, *router*, *gateway*, itd. Dijelovi sustava koji moraju raditi na izuzetno visokim taktovima s minimalnim kašnjenjima izvode se sklopovski, dok su procesori zaduženi za vremenski manje zahvatne zadatke, odnosno za upravljanje cijelog sustava.

Kombinacija fiksног i programabilног sklopovlja te jednog ili više procesora omogууа jednostavno balansiranje između programske i sklopovske izvedbe pojedinih zadataka sustava, a to je jedan od značajnih trendova kojem se teži pri razvoju suvremenih digitalnih sustava (engl. *On Demand Architectural Synthesis*).

Svojstvo / Tip sklopa	2VP2	2VP4	2VP7	2VP20	2VP30	2VP40	2VP50	2VP70	2VP100	2VP125
Broj logičkih celija	3,168	6,768	11,088	20,880	30,816	43,632	53,136	74,448	99,216	125,136
Veličina Block RAMa (Kbit)	216	504	792	1,584	2,448	3,456	4,176	5,904	7,992	10,008
Broj 18x18 množača	12	28	44	88	136	192	232	328	444	556
Blok za upravljanje taktom	4	4	4	8	8	8	8	8	12	12
Veličina konfiguracije (Mbit)	1.31	3.01	4.49	8.21	11.36	15.56	19.02	25.60	33.65	42.78
Broj PowerPC procesora	0	1	1	2	2	2	2	2	2	4
Multi-Gigabit Transceiver	4	4	8	8	8	12	16	20	20	24
Broj Ulagano-izlaz. blokova	204	348	396	564	692	804	852	996	1164	1200

Sl. 4. Osnovne značajke platformskih FPGA sklopova

Ovi dodatni skloovi izvedeni su sličnim tehnologijama kojima se proizvode normalne mikroelektroničke komponente, pa su im stoga i svojstva vrlo slična. Ti skloovi zauzimaju relativno malu površinu na čipu, a uopće ne zauzimaju logičke celije, koje u potpunosti ostaju slobodne za namjensko korisničko sklopovlje. Ugrađeni serijski međuskloovi podržavaju iznimno visoke brzine prijenosa, a njihova prvenstvena namjena jest u učinkovitom povezivanju s vanjskim uređajima odnosno za povezivanje više programabilnih FPGA sklopova u složene pro-cesne mreže. Svi dodatni skloovi su tako izvedeni da je moguć dostup do svih značajnijih unutarnjih signala i čvorova od strane korisničkog sklopovlja u FPGA matrici, što olakšava integraciju cijelog sustava i rješava probleme električnog povezivanja. S obzirom da su svi dijelovi sustava unutar istog čipa, dovoljan je manji broj vanjskih izvoda, pa stoga i manja kućišta sklopa. Broj izvoda i veličina kućišta su problem koji se često zanemaruje prilikom projektiranja, ali često može uzrokovati značajne teškoće u izradi uređaja. U pozadini slike 3 prikazan je BGA (engl. *ball grid array*) podnožje sklopa sa 1152 izvoda u povećanom mjerilu. Riječ je o podnožju koje se vrlo često koristi kod današnjih sklopova i izvedeno je pomoću mreže sitnih polukuglica od tinola, koje se prilikom montaže rastope i povežu s vodovima na tiskanoj pločici. Zbog visoke gustoće izvoda, tiskane pločice često moraju imati i više od 8 slojeva.

Slika 4 prikazuje osnovna svojstva platformskih FPGA sklopova iz porodice *Xilinx Virtex-II Pro Platform*. U prvom retku tablice nalazi se oznaka FPGA sklopa iz ove porodice, dok su u stupcima za svaki od sklopova navedena najznačajnija svojstva. Kao što je moguće pročitati u drugom retku tablice, ekvivalentna složenost logičke matrice najmanjeg sklopa iz ove porodice je 3168 celija, ili oko 100 tisuća logičkih vrata, dok je najveći čak 40 puta složeniji. Pored toga taj najsloženiji sklop, 2VP125 posjeduje četiri PowerPC procesora i čak 1200 programabilnih ulagano-izlaznih blokova za vezu s vanjskim sklopovljem. Svakim od serijskih međusklopova kojih ima između 4 do 24 unutar jednog sklopa moguće je ostvariti dvosmjernu vezu s propusnošću od čak 2,5 Gbit/s, čime se znatno olakšava povezivanje ovog sklopa s vanjskim sustavom.

### Digitalna obradba signala


Obradba analognih električnih signala u analognoj elektronici se prije tridesetak godina većinom obavljala namjenski projektiranim analognim električnim sustavima, koji su se sastojali od aktivnih i pasivnih električkih komponenata. Osnovna gradbena jedinica bila je **integrirano operacijsko pojačalo** koje je spajanjem u električne mreže s pasivnim komponentama moglo ostvariti raznovrsne operacije nad signalima, kao što su integriranje, deriviranje, zbrajanje, pojačavanje/atenuacija, filtracija, pa čak i mnoštvo nelinearnih operacija. Međutim, funkcija sustava bila je određena **strukturom** (mrežom), a parametri operacija vrijednostima pasivnih komponenata. Varijacije vrijednosti komponenata zbog njihovih tolerancija ili utjecaja starenja i okolne temperature utjecali su na karakteristike sustava. Integracija cijelih sustava u mikroelektroničkoj tehnologiji nije bila moguća zbog makroskopskih dimenzija pasivnih komponenata, a i zbog problema nelinearnosti i šuma koji postoje kod takvih izvedbi.

Opisani tip izvedbe električnih sklopova je uistinu prava analogna elektronika. Međutim, preokret u području elektroničke obradbe signala može se zahvaliti razvoju mikroracunala, koja su omogućila **obradbu signala u digitalnoj domeni**. U početku su računala korištena isključivo za simulaciju rada stvarnih analognih električnih mreža i to u postupku projektiranja ili u svrhu verifikacije. Povećanje procesorskih mogućnosti procesora omogućilo je provedbu postupaka obradbe signala direktno na procesoru, tj. uz zadovoljenje uvjeta za **rad u stvarnom vremenu**. Umjesto obradbe vremenski kontinuiranih signala analognim sklopovljem, unutar mikroracunala se pod kontrolom programa provode ekvivalentne matematičke operacije nad vremenskim uzorcima signala u tzv. vremenski diskretnoj domeni. S obzirom da se operacije provode nad brojevima koji predstavljaju vrijednosti signala, takvi se postupci uobičajeno nazivaju **digitalnom obradbi signala** (engl. *digital signal processing*). Razvoj algoritama digitalne obradbe signala, kao i razvoj specijaliziranih procesora za digitalnu obradbu signala (engl. *digital signal processor*, DSP),

učinio je svojevrsnu revoluciju u području elektronike čije posljedice osjećamo danas u praktički svim područjima primjenjene elektronike.

Glavne značajke i prednosti digitalne obradbe su slijedeće:


- složenost obradbe određena je isključivo veličinom programa i procesnim mogućnostima procesora, a ne veličinom i složenosti električne mreže,
- parametri obradbe signala su određeni konstantama ili varijablama programa, te nisu podložni nikakvim neželjenim promjenama,
- funkcija sustava se može potpuno promijeniti samo promjenom programa,
- integracija cijelog digitalnog dijela sustava u mikroelektroničkoj tehnologiji je moguća, čime se veličina i cijena sustava značajno smanjuju,
- problemi šuma i nelinearnosti ne postoje, tj. određeni su isključivo duljinom (rezolucijom) zapisa uzorka signala ili koeficijenta sustava,
- moguće su obradbe nad blokovima ulaznih uzoraka signala, tj. provođenje raznovrsnih transformacija signala u spektralnu domenu u svrhu analize, obradbe ili kompresije.



Sl. 5. Interna arhitektura DSP procesora Tiger Sharc, Analog Devices

### Arhitektura suvremenih DSP procesora

Pored opisanih prednosti digitalne obradbe signala, jedna od važnih značajki DSP procesora je njihov iznimni **arhitekturni paralelizam**. Suvremeni DSP procesori u jednoj jedinoj instrukciji provode mnoštvo paralelnih operacija unutar nezavisnih aritmetičko/logičkih podjedinica. Takav paralelizam je omogućen tzv. **super-skalarom SIMD arhitekturom** (engl. *single instruction multiple data*) i instrukcijskim rječima vrlo velike širine (engl. *very large instruction word*, VLIW). Na slici 5 prikazana je interna arhitektura trenutačno najmoćnijeg DSP procesora firme Analog Devices pod nazivom TigerSHARC. Interne procesne jedinice prirodno su prilagođene mnoštvu tipova ulaznih podataka, od 1-bitnog, 8-bitnog, 16-bitnog ili 32-bitnog cjelobrojnog zapisa, pa sve do 32-bitnog zapisa s pomičnim zarezom (engl. *floating point*). Procesor sadrži tri nezavisne interne podatkovne sabirnice širine 128 bita, od kojih je jedna prvenstveno namijenjena dohvatu instrukcije, dok su druge dvije predviđene za vezu procesnih jedinica i internih podatkovnih memorija. Ove tri sabirnice osiguravaju propusnost od čak 12 GBy/s. Tri nezavisne banke interne statičke memorije ukupnog kapaciteta 6 Mbit oslobađaju vanjske sabirnice procesora od potrebe prijenosa podataka.



Sl. 6. Broj operacija DSP procesora u jednom instrukcijskom ciklusu ovisno u tipu ulaznog argumenta

Iako je takt ovog procesora samo 300 MHz, što je za gotovo red veličine manje od današnjih procesora, opće namjene poput Intel P4, u jednoj instrukciji ovakav DSP procesor provodi mnoštvo istovremenih operacija. U slučaju 16-bitnog cjelobrojnog ulaznog argumenta, DSP procesor može obaviti

do 8 paralelnih operacija oblika **pomnoži i pribroji** (engl. *multiply and accumulate*, MAC), s akumulacijom u 8 40-bitnih akumulatora. U slučaju 32-bitnih ulaza, u istim izvršnim jedinicama se provode dvije paralelne operacije množenja i akumulacije u 80-bitni akumulator. Za ulazne argumente u 32-bitnom zapisu pomičnog zareza, DSP provodi do 6 operacija. Broj operacija u jednom ciklusu procesora kao funkcija tipa ulaznog skupa argumenata prikazan je na slici 6. Skup instrukcija DSP procesora i njegova interna arhitektura su posebno prilagođeni digitalnoj obradbi signala. Tako, npr. **brzu Fourierovu transformaciju** u 1024 točke je na ovom procesoru moguće provesti u svega 32,5 µs. Zbog toga, spektralnu analizu temeljenu na takvom procesoru moguće je provoditi i za signale širine spektra od nekoliko desetaka MHz, što je do nedavno bilo isključivo vezano uz namjenska sklopovska rješenja.

### Veza digitalnih sustava s analognim svijetom

S obzirom da su ulazna i izlazna veličina u najvećem broju primjena analogni signali, preduvjet za digitalnu obradbu signala su naravno **pretvornici** iz analogne domene u digitalnu i obratno. Kvaliteta cijelog sustava određena je upravo kvalitetom tih pretvornika. Prije razvoja teorije višetakne obradbe signala i prije pojave pretvornika temeljenih na **sigma-delta** ( $\Sigma-\Delta$ ) principu, to je uistinu bio i jedan od glavnih ograničavajućih faktora tehnologije, no  $\Sigma-\Delta$  pretvornici su omogućili:

- visoku rezoluciju pretvorbe (16 do 24 bita),
- širine spektra ulaznog/izlaznog signala do oko 100 kHz,
- iznimnu linearnost i uparenost kanala,
- maksimalno pojednostavljenje analogne pred/post obradbe signala,
- izvedbu u mikroelektroničkoj tehnologiji, pa čak i integraciju unutar istog čipa s procesorom,
- savršenu stabilnost karakteristika,
- odnos signal/šum od preko 100 dB,
- idealnu linearnost fazne karakteristike.

Zbog navedenih gotovo idealnih svojstava,  $\Sigma-\Delta$  pretvornici i DSP procesori su postali sastavni dijelom gotovo svih današnjih sustava za digitalnu obradbu signala u području spektra do 100 kHz. Za signale većih frekvencija, kao što su npr. videosignali (10-100 MHz) prvenstveno se koriste tzv. **flash-pretvornici**, a obradbe se provode ili korištenjem namjenskih sklopovskih rješenja temeljenih na fiksnim ASIC izvedbama ili programabilnim FPGA sklopovima.

Dr. sc. Davor PETRINOVIC