УДК 681.32
КП
№ держреєстрації 0111U005727
Інв. №

Міністерство освіти і науки України
Сумський державний університет
(СумДУ)
40007, м. Суми, вул. Римського-Корсакова, 2
тел.: (0542) 39-23-72, факс: (0542) 33-40-58

ЗАТВЕРДЖУЮ
Проректор з наукової роботи
д.ф.-м.н., професор

__________А.М. Чорноус

ЗВІТ

про науково-дослідну роботу

«ЗАСОБИ КОДУВАННЯ І ПЕРЕТВОРЕННЯ ІНФОРМАЦІЇ В ЕЛЕКТРОННИХ СИСТЕМАХ»

(заключний)

Начальник НДЧ
к. ф.-м. н., с.н.с. Д.І. Курбатов

Керівник НДР
д.т.н., професор О.А. Борисенко

2016

Рукопис закінчено 10 червня 2016 р.
Результати цієї роботи розглянуті науковою радою СумДУ,
протокол від 2016.05.26 № 9

СПИСОК АВТОРІВ

Керівник НДР: головний науковий співробітник, д.т.н., професор	(2016.06.10)	О.А. Борисенко Вступ, висновки, розділ (1, 2, 3, 4, 5, 6)
Кандидат техн. наук, доцент	(2016.06.10)	И.А. Кулик розділ (1, 3, 4, 6)
Інженер	(2016.06.10)	С.М. Маценко розділ (2, 3, 4, 5)
Інженер	(2016.06.10)	О.М. Скордіна розділ (2, 4)

РЕФЕРАТ

Заключний звіт про НДР: 61 стор., 17 рис., 5 табл., 39 джерел.

Об'єкт досліджень:розробка цифрових пристроїв для електронних систем.

Предмет досліджень: завадостійкість цифрових пристроїв та захист з їх допомогою електронних систем від несанкціонованого доступу.

Мета роботи:кодування інформації займає одне з важливих місць в процесі перетворення даних в різних електронних системах: автоматизованих системах управління, системах передачі і зберігання інформації. Метою кодування є підвищення ефективності роботи різних інформаційних систем за рахунок збільшення швидкості або надійності передачі для систем зв'язку, розширення можливостей обчислювальної обробки для систем машинної арифметики. Перспективним напрямом є розвиток біноміального кодування, заснованого на використанні біноміальних систем числення. Біноміальні коди, отримані на основі біноміальних систем числення, дозволяють підвищити завадостійкість цифрових пристроїв за рахунок їх структурної надлишковості, а також вирішують задачу захисту інформації від несанкціонованого доступу. У роботі досліджені біноміальні системи числення, на основі чого пропонується ідея використання біноміальних систем числення при розробці завадостійких біноміальних цифрових пристроїв, таких як лічильники імпульсів, регістри, дешифратори, перетворювачі кодів тощо, що дозволило покращити характеристики роботи сучасних цифрових систем, а також надало можливість побудувати нову концепцію їх роботи.

БІНОМІАЛЬНА СИСТЕМА ЧИСЛЕННЯ, ЗАВАДОСТІЙКІСТЬ, ВІДМОВОСТІЙКІСТЬ, ЕЛЕКТРОННА СИСТЕМА, ЦИФРОВІ ПРИСТРОЇ, ЗАХИСТ ІНФОРМАЦІЇ, НАДЛИШКОВІСТЬ, БІНОМІАЛЬНИЙ КОД, ДЕШИФРАТОРБ МАТРИЧНА БІНОМІАЛЬНА СИСТЕМА ЧИСЛЕННЯ.

ЗМІСТ

ПЕРЕЛІК УМОВНИХ СКОРОЧЕНЬ

БСЧ – біноміальна система числення

БЧ – біноміальне число

ДБК – двійковий біноміальний код

МБСЧ – матрична біноміальна система числення

ВСТУП

На сьогодні в області цифрових систем є досить багато розробок, які використовують інформаційну та апаратну надлишковість для підвищення їх завадостійкості, а також методи резервування для підвищення відмовостійкості і взагалі надійності. Але на практиці ще далеко не досягнутий рівень, який би відповідав все більше зростаючому попиту на завадостійку цифрову техніку, захищену від несанкціонованого доступу. На досягнення цього рівня направлено використання біноміальних кодів, що мають досить значний потенціал для вирішення поставленої задачі. Вони використовують в своїй основі біноміальні числа, що отримуються за допомогою біноміальних систем числення різних класів, двійкових, багатозначних, лінійних, лінійно-циклічних, матричних. В роботі в основному будуть використовуватися двійкові лінійні та матричні біноміальні системи числення. Тому необхідна подальша розробка цих методів біноміального кодування. В цьому плані автори проекту вже багато років ведуть наукову роботу. Були створені різні методи біноміального кодування, що дозволяють значно підняти завадостійкість, відмовостійкість і в кінцевому підсумку надійність, захищеність та швидкодію цифрових пристроїв і систем. Підвищення завадостійкості особливо важливо тому, що збільшення швидкодії цифрових пристроїв, як правило, призводить до зменшення їх завадостійкості, яку треба чимось компенсувати.

Актуальність теми. В області електронних систем є досить багато розробок, які використовують інформаційну та апаратну надлишковість для підвищення їх завадостійкості, а також методи резервування для підвищення відмовостійкості і взагалі надійності. Але на практиці ще далеко не досягнутий рівень, який би відповідав все більше зростаючому попиту на завадостійку цифрову техніку для електронних систем, захищених від несанкціонованого доступу. На досягнення цього рівня направлено використання біноміальних кодів, що мають досить значний потенціал для вирішення поставленої задачі.

Мета роботи. Розробка з допомогою біноміальних систем числення моделей і методів побудови завадостійких і відмовостійких цифрових пристроїв і використання їх для побудови електронних систем з захистом інформації та розробка нової концепції їх побудови. Біноміальні коди, отримані на основі біноміальних систем числення, дозволяють підвищити завадостійкість і відмовостійкість цифрових пристроїв електронних систем за рахунок їх структурної надлишковості, а також вирішують задачу захисту інформації від несанкціонованого доступу.

1 ТЕОРЕТИЧНІ ОСНОВИ БІНОМІАЛЬНОЇ СИСТЕМИ ЧИСЛЕННЯ

Лінійні двійкові біноміальні системи числення

Нижче пропонуються розроблені авторами структурні комбінаторні системи числення з біноміальними вагами й двійковим алфавітом {1, 0} – біноміальні двійкові системи числення [1-3]. Їхній діапазон $P = C_n^k$

Визначення 1. Система числення, у якій кількісний еквівалент кодової комбінації $A_i = (a_{j\text{-}1},\ a_{j\text{-}2}, \ldots, a_0)$, $i = 0, 1, \ldots, P-1$, визначається виразом:

$$A_i = a_{j-1}C_{n-1}^{k-q_j} + \ldots + a_l C_{n-j+l}^{k-q_{l+1}} + \ldots + a_0 C_{n-j}^{k-q_1} \qquad (1.1)$$

при дотриманні обмежень:

$$\begin{cases} q_0 = k, & (1.2) \\ k \le j \le n-1, & (1.3) \\ a_0 = 1, & (1.4) \end{cases}$$

$$\begin{cases} n - k = j - q_0, & (1.5) \\ 0 \le q_0 \le k-1, & (1.6) \\ a_0 = 0, & (1.7) \end{cases}$$

де k - число одиниць у біноміальному числі;

n - параметр системи числення;

j - кількість розрядів біноміального числа (довжина);

$l = 0, 1, \ldots, j-1$ - порядковий номер розряду;

q_{l+1} - сума одиничних значень цифр від ($j-1$)-го розряду до ($l+1$)-го включно:

$$q_{l+1} = \sum_{\gamma=l+1}^{j-1} a_{\gamma}, \tag{1.8}$$

$$a_{\gamma} \in \{0, 1\},$$

$$q_j = a_j = 0,$$

називається лінійною біноміальною системою числення, а число A_i - лінійним біноміальним двійковим числом.

Система числення повинна задовольняти вимогам скінченності, ефективності, однозначності. Однак цих вимог для нестепенних систем числення недостатньо.

Необхідно, щоб біноміальні числа утворювали префіксний код, що дозволяє відрізняти одні кодові комбінації від інших. За цією вимогою будь-яка кодова комбінація не може бути початком іншої.

Крім того, необхідно, щоб біноміальні числа з діапазону P утворювали початкову частину натурального ряду, що починається з 0. У цьому випадку для кожної кодової комбінації числа із заданого діапазону P існує інша, чисельне значення якої більше першої на одиницю. Виключення робиться тільки для комбінації найбільшого числа [1].

З виразу (1.1) випливає, що вимоги скінченності й ефективності для біноміальних систем числення виконуються, тобто існує обчислювальний алгоритм, який за кінцеве число кроків здійснює перехід від біноміальної кодової комбінації A_i обмеженої довжини до відповідного числа.

Доведемо, що вимога префіксності кодових комбінацій для біноміальних чисел також задовольняється.

Біноміальні кодові комбінації, що задовольняють обмеженням (1.2 – 1.4), повинні містити k одиниць. Тому поява в біноміальній комбінації k-й одиниці є ознакою її кінця. Тому що відповідно до обмеження (1.3) найбільша довжина зазначених комбінацій рівна$n-1$, тоді їх довжини приймають значення в межах від k до $n-1$ ($k \le j \le n-1$). Відповідно кількість нулів, що $l = 0, 1, \ldots, n-k-1$ містяться в них, а довжина $j = k + l$. Кількість комбінацій, що різняться, однакової довжини, що місять k одиниць та l

нулів, дорівнює числу сполучень l нулів з $j-1$ елементів C_{k+l-1}^{l}. Ці комбінації, будучи сполученнями, мають по відношенню одна до одної очевидну властивість префіксності. Довжини комбінацій, що належать до груп з різним значенням l, різні. Тому що наприкінці цих комбінацій містяться одиниці і їх загальне число постійне й дорівнює k, тоді більш довгі комбінації в префиксній частині, рівній довжині меншої комбінації, містять, як мінімум, на одну одиницю менше.

Таким чином, проти хоча б одного з нулів меншої комбінації в префіксної частини більшої буде стояти одиниця. Отже, властивість префіксності дотримується для всіх комбінацій, що задовольняють обмеженням (1.2 – 1.4).

Як випливає з (1.5 – 1.7), число нулів у біноміальних комбінаціях є постійним і рівним ($n-k$). Тому поява ($n-k$)-го нуля в комбінації представляє ознаку її закінчення. Сума ($n-k$) нулів із числом одиниць $q_0 = 0, 1, \ldots, k-1$ визначає довжину $j = n-k+q_0$ біноміальних комбінацій. Число різних комбінацій з q_0 одиницями й нулем наприкінці визначається кількістю комбінацій q_0 одиниць із ($j-1$) елементів – $C_{n-k+q_0-1}^{q_0}$. Властивість префиксності для них очевидно [1,5-6].

Комбінації, що належать до груп, що містять різне число одиниць, мають різну довжину. При цьому менші з них, які можуть бути префіксом більш довгих, містять ($n-k$) нулів. Більш довгі також містять ($n-k$) нулів, але тому що наприкінці тих і інших стоїть нуль, те їх префіксна частина, рівна довжині меншої комбінації, містить, як мінімум, на один нуль менше, що свідчить про очевидність префіксності для них. Кодові комбінації розглянутих вище двох класів також мають властивість префіксності між собою, тому що відрізняються числом одиниць і нулів, що містяться в них,

Таким чином, серед усіх комбінацій, що задовольняють обмеженням (1.2 – 1.7), відсутні комбінації, які могли б бути початком інших, тобто властивість префіксності для них виконується.

Із властивості префіксності випливає, що дві довільні біноміальні комбінації мають хоча б в одному однойменному розряді при рахунку зліва направо різні цифри (0 і 1). Попередні цьому розряду частини комбінації, якщо вони присутні, є для зазначених цифр загальними, а наступні разом з ним - власними. Якщо власні частини двох довільні біноміальні комбінацій не можуть представляти те саме число, то властивість однозначності біноміальної системи числення буде доведено. Розглянемо власні частини двох біноміальних комбінацій:

$$A_q = (a_\alpha, \ldots, a_0) \text{ и } A_l = (a_\beta, \ldots, a_0),$$

де $a_\alpha = 0$, $a_\beta = 1$; $q, l = 0, 1, \ldots, P-1$; $\alpha, \beta = 0, 1, \ldots, n-1$; $q \neq l$.

Якщо допустити, що для комбінації A_q цифри, що випливають за старшим розрядом, рівні 1, а в комбінації A_l - 0, то різниця між кількісними значеннями комбінацій A_l і A_q буде мінімальною й рівна 1. Доведемо це.

Представимо числа A_q й A_l у вигляді

$$A_q = 0C_{n-j+\alpha}^{k-q_{\alpha+1}} + 1C_{n-j+\alpha-1}^{k-q_{\alpha+1}} + 1C_{n-j+\alpha-2}^{k-q_{\alpha+1}-1} + \ldots + 1C_{n-j+\alpha-\alpha}^{k-q_{\alpha+1}-\alpha+1},$$

$$A_l = 1C_{n-j+\beta}^{k-q_{\beta+1}} + 0C_{n-j+\beta-1}^{k-q_{\beta+1}-1} + 0C_{n-j+\beta-2}^{k-q_{\beta+1}-1} + \ldots + 0C_{n-j+\beta-\beta}^{k-q_{\beta+1}-1}.$$

Так як

$$\sum_{i=1}^{\alpha} C_{n-j+i-1}^{k-q_{\alpha+1}-\alpha+i} = C_{n-j+\alpha}^{k-q_{\alpha+1}} - 1 = A_q$$

і $C_{n-j+\alpha}^{k-q_{\alpha+1}} = C_{n-j+\beta}^{k-q_{\beta+1}} = A_l$, то $A_l = A_q + 1$.

Отже, властивість однозначності для біноміальної системи числення виконується.

Максимальне число в біноміальній системі числення відповідно до виразу (1.1)

$$1C_{n-1}^{k-q_j}+1C_{n-2}^{k-q_j-1}+\ldots+1C_{n-j}^{k-q_1}=C_n^k-1=P-1,$$

а мінімальне число дорівнює нулю.

Кількість біноміальних комбінацій, що містять наприкінці одиницю,

$$N_1=\sum_{i=0}^{n-k-1}C_{n-2-i}^{n-k-1-i}=C_{n-1}^{n-k-1}=C_{n-1}^{k}. \tag{1.9}$$

Число комбінацій, що містять наприкінці нуль,

$$N_0=\sum_{i=0}^{k-1}C_{n-2-i}^{k-1-i}=C_{n-1}^{k-1}. \tag{1.10}$$

Їхня сумарна кількість

$$N=C_{n-1}^{k}+C_{n-1}^{k-1}=C_n^k. \tag{1.11}$$

Так як кожній біноміальній комбінації внаслідок властивості однозначності відповідає своє число й при цьому мінімальне дорівнює 0, а максимальне - C_n^k-1, то їх кількість рівна C_n^k. Відповідно діапазон чисел $P=C_n^k$.

Лінійно-циклічні біноміальні системи числення.

Визначення 2. Система числення, побудована на основі однієї або ряду лінійно розташованих послідовностей біноміальних коефіцієнтів із циклічно виконуваними над ними операціями, називається лінійно-циклічною біноміальною системою числення (ЛЦБСС) [7-8].

Біноміальні коефіцієнти у використовуваних ЛЦБСС послідовностях розташовані у зворотному порядку в порівнянні з розглянутими раніше, тобто порядок розташування біноміальних коефіцієнтів в і-й послідовності

$$C_i^0\, C_{i+1}^1 \dots C_{i+j}^j \dots C_{i+k}^k$$

заміняється при її використанні в ЛЦБСС на зворотний:

$$C_{i+k}^k\, C_{i+k-1}^{k-1} \dots C_{i+j}^j \dots C_i^0,$$
$$i = 0, 1, \dots, n-k;\ j = 0, 1, \dots, k.$$

Так як біноміальний коефіцієнт C_i^0 присутній в усіх без винятку послідовностях, то надалі виключимо його з них, припускаючи його наявність за замовчуванням.

Це значить, що використовувані в ЛЦБСС послідовності як молодшого розряду будуть мати перший розряд і відповідно набудуть вигляду

$$C_{i+k}^k C_{i+k-1}^{k-1} \dots C_{i+j}^j \dots C_{i+1}^1.$$

Отримані в такий спосіб біноміальні послідовності будуть розташовуватися в наступному порядку:

$$C_n^k C_{n-1}^{k-1} \dots C_{n-k+1}^1,\ C_{n-1}^k C_{n-2}^{k-1} \dots C_{n-k}^1, \dots,$$

$$C_{i+k}^k C_{i+k-1}^{k-1} \dots C_{i+1}^1, \dots, C_k^k C_{k-1}^{k-1} \dots C_1^1,\ i = 0, 1, \dots, n-k.$$

Найважливішою властивістю цих послідовностей є можливість представити кожний біноміальний коефіцієнт за допомогою суми коефіцієнтів попередньої послідовності плюс 1.

Так, наприклад, коефіцієнт C_n^k для послідовності із $i = n - k$ представляється сумою коефіцієнтів попередньої послідовності з $i = n - k - 1$ у такий спосіб:

$$C_n^k = C_{n-1}^k + C_{n-2}^{k-1} + \ldots + C_{n-k}^1 + 1. \qquad (1.12)$$

У загальному випадку стосовно до будь-якого $j = 1, \ldots, k$ наведена властивість послідовностей біноміальних коефіцієнтів $i = 0, 1, \ldots, n - k$ буде мати такий вигляд:

$$C_{i+j}^j = C_{(i+j)-1}^j + C_{(i+j)-2}^{j-1} + \ldots + C_{(i+j)-k}^1 + 1. \qquad (1.13)$$

Наприклад, якщо дані символьні біноміальні послідовності $\underset{i=2}{C_4^2 C_3^1}$, $\underset{i=1}{C_3^2 C_2^1}$, $\underset{i=0}{C_2^2 C_1^1}$, то на основі властивості, що розглядається одержимо

$$C_4^2 = C_3^2 + C_2^1 + 1,\ C_3^1 = C_2^1 + 1,\ C_3^2 = C_2^1 + 1,\ C_2^1 = C_1^1 + 1.$$

Саме на цій властивості засновано робота ЛЦБСС.

Визначення 3. Функція

$$F_i = x_{ik} C_{i+k}^k + x_{i(k-1)} C_{i+k-1}^{k-1} + \ldots + x_{ij} C_{i+j}^j + \ldots + x_{i1} C_{i+1}^1, \qquad (1.14)$$

де $x_{ij} \in \{0, 1\}$ - цифри, що задаються i-й послідовністю, називається i-й частковою числовою функцією (окремим числом) двійкової ЛЦБСС.

Визначення 4. Функція

$$F = \sum_{i=0}^{n-k} F_i = \sum_{i=0}^{n-k} \sum_{j=1}^{k} x_{ij} C_{i+j}^{j} \tag{1.15}$$

називається числовою функцією ЛЦБСС або числом F у ЛЦБСС.

Визначення 5. Біноміальні коефіцієнти, що входять у числову функцію ЛЦБСС, називаються її вагами.

Припустимо, що в послідовності $i = 0, 1, \ldots, n-k$ цифра x_{ij} й наступні за нею цифри молодших розрядів $x_{i(j-1)}$, $x_{i(j-2)}, \ldots, x_1$ рівні 1, а попередні їй цифри рівні 0. У цьому випадку відповідно до (1.14) окрема числова функція

$$F_i = C_{i+j}^{j} + C_{i+(j-1)}^{j-1} + \ldots + C_{i+1}^{1} \tag{1.16}$$

або

$$F_i = C_{(i+j)+1}^{j} - 1 = C_{(i+1)+j}^{j} - 1. \tag{1.17}$$

Тому, щоб одержати наступне один по одному число, більше на 1 числа F_i з одиничними молодшими розрядами необхідно, обнулити усі ці розряди й установити в 1 j-й розряд числа F_{i+1}.

Отже, цикл рахунку на основі i-й послідовності полягає в установці її спочатку j-го розряду й потім послідовно інших молодших розрядів в 1 і організації після цього переносу одиниці в j-й розряд числа F_{i+1}. Після того аналогічний цикл рахунку проводиться для ($j-1$)-го розряду числа F_i й установці ($j-1$)-го розряду числа F_{i+1} в 1 і т.д. до першого розряду. У результаті всі розряди числа F_{i+1}, починаючи з j-го, виявляться встановленими в 1.

Установка в 1 розрядів числа F_i відбувається в результаті аналогічних циклів рахунку в числі F_{i-1}, а в того після циклів рахунку в числі F_{i-2} і т.д. до числа

$$F_0 = x_j + x_{j-1} + \ldots + x_1, \qquad (1.18)$$

яке отримано в результаті поступового заповнення одиницями його розрядів від j -го до першого.

Якщо після проведених k циклів рахунку в ($n-k$)-м частці числі в усіх без винятку розрядах будуть стояти одиниці, то

$$F_{i=n-k} = C_n^k + C_{n-1}^{k-1} + \ldots + C_{n-k+j}^{j-1} + \ldots + C_{n-k+1}^1 = C_{n+1}^k - 1. \qquad (1.19)$$

Число $F_{i=n-k}$, що містить одиниці у всіх k розрядах, представляє найбільше число $F_{\max}$, яке можна представити в ЛЦБСС. Як випливає из рівності (1.19),

$$F_{\max} = C_{n+1}^k - 1. \qquad (1.20)$$

Відповідно діапазон чисел, які можна представити у ЛЦБСС

$$P = C_{n+1}^k. \qquad (1.21)$$

Отримані вище співвідношення дозволяють сформулювати правило перебору (рахунку) лінійно-циклічних біноміальних чисел [9].

Воно полягає в послідовному заповненні по циклах одиницями розрядів числа F_i, починаючи з k-го й до першого $j = 0, 1, \ldots, k$ включно, і потім вироблення 1 переносу в j -й розряд сусіднього старшого числа F_{i+1} й обнулення молодших розрядів [9,10].

Починається рахунок з нульового числа F_0 з розряду $j = k$ заповненням одиницями всіх молодших розрядів до розряду з $j = 1$, потім з розряду $j = k - 1$ і так далі. Щораз після заповнення одиницями всіх молодших розрядів числа F_0 утворюються переноси в сусіднє старше число й обнуляются власні розряди. Потім аналогічні цикли відбуваються із числами F_1, F_2 і так до F_{n-k}. Цикли закінчуються, коли в старшому числі $F_{j=n-k}$ у всіх розрядах з'являться одиниці [9,11].

Наприклад, якщо є представлені в числовому виді три послідовності біноміальних коефіцієнтів з параметрами $n = 4, k = 2$,: 6 3; 3 2 і 1 1, то для них відповідно до (1.13, 1.14) є три числові функції:

$$F_2 = x_{22}C_4^2 + x_{21}C_3^1 = x_{22} \cdot 6 + x_{21} \cdot 3,$$

$$F_1 = x_{12}C_3^2 + x_{11}C_2^1 = x_{12} \cdot 3 + x_{11} \cdot 2,$$

$$F_0 = x_{02}C_2^2 + x_{01}C_1^1 = x_{02} \cdot 2 + x_{01} \cdot 1,$$

які спільно утворюють числову функцію ЛЦБСС:

$$F = F_2 + F_1 + F_0 = (x_{22} \cdot 6 + x_{21} \cdot 3) + (x_{12} \cdot 3 + x_{11} \cdot 2) + (x_{02} \cdot 2 + x_{01} \cdot 1).$$

У символьній формі вона має вигляд

$$F = (x_{22} \cdot C_4^2 + x_{21} \cdot C_3^1) + (x_{12} \cdot C_3^2 + x_{11} \cdot C_2^1) + (x_{02} \cdot C_2^2 + x_{01} \cdot C_1^1).$$

У вихідному стані при рахунку всі цифри числа F$(x_{22}x_{21}), (x_{12}x_{11})$, $(x_{02}x_{01})$ рівняються 0, тобто $F = 00\ 00\ 00$. Потім цифра x_{02} числа F_0 перетвориться в 1 ($F = 00\ 00\ 10$), а за нею в 1 переходить цифра x_{01} ($F = 00\ 00\ 11$). Після цього відбувається перенос 1 у сусіднє ліворуч число F_1 в другий розряд: $F = 00\ 10\ 00$. Потім процедура рахунку повторюється з тієї істотною різницею, що занесення 1 у число F_0 відбувається не в другий розряд, а в перший: $F = 00\ 10\ 01$ і після відбувається перехід у перший розряд числа F_1 ($F = 00\,11\,00$). Після появи двох одиниць у числі F_1 відбувається обнулення його розрядів і одночасно здійснюється перенос 1 у другий розряд числа F_2 ($F = 10\,00\,00$). Процес рахунку закінчується, коли число F прийме вигляд 11 00 00.

Процедура лінійно-циклічного біноміального рахунку в зростаючому порядку всіх чисел з діапазону $P = C_5^2 = 10$, одержуваних на основі $n - k + 1 = 3$ біноміальних послідовностей із числом розрядів $k = 2$ і значенням параметра $n = 4$, наведена в табл.1.1. У цьому випадку числа $k = 2$ й $n = 4$ представляють параметри ЛЦБСС, за допомогою яких відповідно визначається число k розрядів у окремих числових функціях і число $n - k + 1$ послідовностей біноміальних коефіцієнтів.

Таблиця 1.1 – Лінійно-циклічні біноміальні числа

Номер числа	Ваги 6 3	Ваги 3 2	Ваги 1 1
	F_2 $x_{22}\,x_{21}$	F_1 $x_{12}\,x_{11}$	F_0 $x_{02}\,x_{01}$
0	0 0	0 0	0 0
1	0 0	0 0	1 0
2	0 0	0 0	1 1
3	0 0	1 0	0 0
4	0 0	1 0	0 1
5	0 0	1 1	0 0
6	1 0	0 0	0 0
7	1 0	0 0	0 1
8	1 0	0 1	0 0
9	1 1	0 0	0 0

2 МЕТОД ЗАВАДОСТІЙКОЇ ЛІЧБИ ДВІЙКОВИХ БІНОМІАЛЬНИХ ЧИСЕЛ

У таблиці 2.1 для $n = 6$ й $k = 4$ наведені біноміальні комбінації і їх кількісні еквіваленти, формування яких здійснюється на підставі лінійної двійкової біноміальної лічби.

Таблиця 2.1 – Біноміальні числа з їхніми кількісними еквівалентами

Біноміальне число	Кількісний еквівалент
00	$0 \cdot C_5^4 + 0 \cdot C_4^4$
010	$0 \cdot C_5^4 + 1 \cdot C_4^4 + 0 \cdot C_3^3$
0110	$0 \cdot C_5^4 + 1 \cdot C_4^4 + 1 \cdot C_3^3 + 0 \cdot C_2^2$
01110	$0 \cdot C_5^4 + 1 \cdot C_4^4 + 1 \cdot C_3^3 + 1 \cdot C_2^2 + 0 \cdot C_1^1$
01111	$0 \cdot C_5^4 + 1 \cdot C_4^4 + 1 \cdot C_3^3 + 1 \cdot C_2^2 + 1 \cdot C_1^1$
100	$1 \cdot C_5^4 + 0 \cdot C_4^3 + 0 \cdot C_3^3$
1010	$1 \cdot C_5^4 + 0 \cdot C_4^3 + 1 \cdot C_3^3 + 0 \cdot C_2^2$
10110	$1 \cdot C_5^4 + 0 \cdot C_4^3 + 1 \cdot C_3^3 + 1 \cdot C_2^2 + 0 \cdot C_1^1$
10111	$1 \cdot C_5^4 + 0 \cdot C_4^3 + 1 \cdot C_3^3 + 1 \cdot C_2^2 + 1 \cdot C_1^1$
1100	$1 \cdot C_5^4 + 1 \cdot C_4^3 + 0 \cdot C_3^2 + 0 \cdot C_2^2$
11010	$1 \cdot C_5^4 + 1 \cdot C_4^3 + 0 \cdot C_3^2 + 1 \cdot C_2^2 + 0 \cdot C_1^1$
11011	$1 \cdot C_5^4 + 1 \cdot C_4^3 + 0 \cdot C_3^2 + 1 \cdot C_2^2 + 1 \cdot C_1^1$
11100	$1 \cdot C_5^4 + 1 \cdot C_4^3 + 1 \cdot C_3^2 + 0 \cdot C_2^1 + 0 \cdot C_1^1$
11101	$1 \cdot C_5^4 + 1 \cdot C_4^3 + 1 \cdot C_3^2 + 0 \cdot C_2^1 + 1 \cdot C_1^1$
1111	$1 \cdot C_5^4 + 1 \cdot C_4^3 + 1 \cdot C_3^2 + 1 \cdot C_2^1$

Алгоритм біноміальної двійкової лічби містить наступні кроки [12,14]:

1. Формується початкова комбінація, що складається з ($n-k$) нулів.

2. В нульовий розряд записується одиниця й перевіряється число одиниць у комбінації.

3. Якщо число одиниць менше k, то праворуч від отриманої 1 записується 0 і далі перехід до пункту 2.

4. Пункт 2 повторюється доти, поки число одиниць у кодовому слові не стане рівним k.

5. Якщо k одиниць займають у комбінації k старших розрядів, тоді зупинка, а якщо ні, то в розряд, що містить молодший 0, записується 1.

6. Якщо при цьому число одиниць у комбінації не стало рівним k, тоді праворуч від перетвореного розряду, що містить 1, записуються нулі доти, поки їх загальне число не стане рівним ($n-k$).

7. Повернення до пункту 2.

8. Якщо число одиниць у комбінації по пункту 6 стало рівним k, то перехід до пункту 5.

Корисними властивостями біноміальної лічби є її завадостійкість і можливість організації на її підставі перебору комбінацій різних комбінаторних кодів [13].

Для виявлення помилок за допомогою біноміальних комбінацій необхідно доповнити їхніми нулями або одиницями до одержання рівномірного ($n-1$) - розрядного біноміального коду, як це наведено в табл. 2.2.

Основними ознаками помилки в біноміальній комбінації є перевищення числа одиниць у ній величини k, або числа нулів величини ($n-k$), що стоять перед останньою молодшою 1.

У табл.2.3 наведений перехід від біноміальної комбінації до коду з постійною вагою, яка здійснюється приписуванням до комбінації одиниць, якщо вона містить ($n-k$) нулів, або нулів, якщо в ній міститься k одиниць, доти, поки її довжина не стане рівною n.

Таблиця 2.2 – Нерівномірні й рівномірні біноміальні числа

Номер	Біноміальний код	Біноміальний рівномірний код	Номер	Біноміальний код	Біноміальний рівномірний код
0	00	00000	8	10111	10111
1	010	01000	9	1100	11000
2	0110	01100	10	11010	11010
3	01110	01110	11	11011	11011
4	01111	01111	12	11100	11100
5	100	10000	13	11101	11101
6	1010	10100	14	1111	11110
7	10110	10110			

Таблиця 2.3 – Біноміальні числа з відповідними їм рівноважними комбінаціями

Номер	Біноміальний код	Код с постійною вагою	Номер	Біноміальний код	Код с постійною вагою
0	00	001111	8	10111	101110
1	010	010111	9	1100	110011
2	0110	011011	10	11010	110101
3	01110	011101	11	11011	110110
4	01111	011110	12	11100	111001
5	100	100111	13	11101	111010
6	1010	101011	14	1111	111100
7	10110	101101			

Біноміальна комбінація є біноміальним номером комбінації з постійною вагою, тобто є її стислим відображенням. Якщо є необхідність представити її номером у звичайній системі числення, то тоді необхідно скористатися виразом (1.1).

Розглянуту вище, процедуру рахунку лінійно-циклічних біноміальних чисел у загальному виді можна представити у вигляді наступного алгоритму [15,16]:

1. Формується початкове число F, що складається із $n-k+1$ окремих чисел F_i, $i=0,1,\ldots,n-k$, що містять по k нулів.

2. Починаючи з k-го розряду в число F_i записуються одиниці до появи 1 у першому розряді. Початок рахунку відбувається із окремого числа $i=0$ й розряду $j=k$.

3. Відбувається перенос 1 в k-й розряд числа F_{i+1}.

4. Починаючи з ($k-1$)-го розряду в числі F_i записуються 1 до появи 1 у першому розряді й потім відбувається перенос в ($k-1$)-й розряд числа F_{i+1}.

5. Пункт 4 повторюється доти, поки не буде заповнено одиницями число F_{i+1}, а в числі F_i не будуть стояти нулі.

6. Після цього відбудеться перенос 1 в k-й розряд числа F_{i+2}, і потім цикл рахунку повторюється в числі F_i з тією відмінністю, що перша 1 буде занесена в ($k-1$)-й розряд.

7. Рахунок буде тривати за аналогією з наведеними вище пунктами доти, поки всі розряди числа F_{n-k} не встановляться в 1.

Кінець.

З наведеного алгоритму рахунку в ЛЦБСС випливає наступне обмеження [1,4]:

а) максимальне число одиниць, що містяться в числах F_i, рівне k й вони розташовуються, починаючи зі старшого розряду, одна за одною без проміжних нулів;

б) загальне число одиниць у числі $F \le k$;

в) у всіх числах F, за винятком нульового, в k-м розряді одного із окремих чисел F_i повинна бути присутнім 1;

г) число нулів, що стоїть перед старшою 1 або між двома одиницями, повинне бути кратне k.

Порушення хоча б одного із цих обмежень свідчить про помилку в числі ЛЦБСС. Це значить, що числа ЛЦБСС завадостійкі.

Звпернемо увагу також на те, що кожне наступне число після нуля, що одержується в процесі рахунку, на 1 більше попереднього, і загальна кількість чисел, що перебираються, рівна $P = C_{n+1}^{k}$.

Звідси випливає висновок, що лінійно-циклічні біноміальні числа з діапазону $P = C_{n+1}^{k}$ однозначним образом кодують натуральні числа, починаючи з 0 і до $P-1$.

3 ПІДСУМОВУЮЧІ ЗАВАДОСТІЙКІ ЛІЧИЛЬНИКИ ІМПУЛЬСІВ НА ОСНОВІ БІНОМІАЛЬНОЇ СИСТЕМИ ЧИСЛЕННЯ

На рис. 3.1 наведений біноміальний п’ятирозрядний лічильник імпульсів з $n = 5$ і контрольним числом $k = 4$; на рис. 2 - реалізація одного із суматорів [5-7].

Наявність числа одиниць, що перевищує k, на виході в загальному випадку будь-якого суматора свідчить про те, що в результаті підсумовування відбулася помилка.

Лічильник імпульсів працює в такий спосіб. У вихідному стані всі тригери лічильника коштують в "0", тобто лічильник перебуває в нульовому стані 00000. На нульовому виході суматора 7.1 відповідно є одиничний сигнал, який проходить, через елемент АБО 6.3 на вхід елемента І 4.4. Тому що з одиничного виходу тригера 2.4 надходить нульовий сигнал на елемент АБО 1.4 елемент В 5.4 закритий нульовим сигналом, а елемент І 4.4 відкритий одиничним сигналом з елемента НЕ 3.4. Тому тактовий сигнал, що надходить на вхідну шину 8, установлює тригер 2.4 в одиничний стан 01000, відповідно на першому виході суматора 7.1 з'являється одиничний сигнал, який через елемент АБО 6.2 дає дозвіл елементу І 4.3 на установку в одиничний стан тригера 2.3, тобто лічильник по тактовому імпульсу переходить у стан 01100. Аналогічно отримані стани 01110 і 01111.

Тому що при стані лічильника 01111 тригер 2.1 перебуває в одиничному стані й, отже, на виході елемента АБО 1.1 і вході елемента І 5.1 є "1", те наступний тактовий сигнал установлює тригер 2.1 в "0" і з виходу елемента І 5.1 проходить на вхід елемента 5.2 І й скидає його в нуль. Аналогічно скидання тригерів поширюється до тригера 2.5. Тому що він перебуває в нулі елемент АБО 1.5 видає "0" і через елемент НЕ 3.5 дозволяє сигналу скидання встановити його в "1", тобто одержують стан 10000. При цьому на першому виході суматора 7.1 є присутнім одиничний сигнал. Цей сигнал через елементи АБО 6.2 і І 4.3 установлює тригер 2.3 в "1", у результаті лічильник перебуває в стані 10100. По наступних тактових імпульсах, за аналогією з вищеописаним, відбувається установка в "1" другого й першого розрядів лічильника. У результаті одержують наступні стани: 10110 і 10111. По наступному тактовому імпульсу відбувається скидання в "0" тригерів 2.1 - 2.3 і записується "1" у тригер 2.4 - 11000. Потім процес запису "1" у молодші розряди повторюється - 11100, 11110. У стані лічильника 11110 на 4-ом виході суматора 7.1 з'являється одиниця. Вона дозволяє проходження тактовому імпульсу через елемент І 5.1 на вхід установки в "0" тригера 2.1 і подальшому його поширенню через елементи І 5.2 - 5.5. У результаті лічильник переходить у вихідне (нульове) положення (00000) [8-9].

У пропонованій схемі єдиним забороненим станом, що виявляється, є стан 11111. У цьому випадку відбувається переповнення суматора 7.1 і на виході “помилка” суматора 7.1 зявляється сигнал помилки. Однак при цьому завадостійку здатність лічильника можна підвищити, змінивши контрольну цифру *k*, тобто число зворотних зв'язків із суматора 7.1. Чим їх менше, тим більше завадостійка здатність лічильника. Наприклад, при k = 2 помилкові стани лічильника 01110; 10011; 11100 будуть виявлені. У цьому випадку на 5-м виході суматорів відповідно (7.2, 7.1), (7.1), (7.3, 7.2, 7.1) з'являється сигнал помилки. Усі стани лічильника наведені в табл.3.1.



Рисунок 3.1 – П’ятирозрядний двійковий біноміальний лічильник імпульсів

Суматор (рис. 3.2) є матричним і містить першу групу 9 з (k +1) елементів І 10, другу групу 11 з (k +1) елементів І 12 і групу 13 з k елементів АБО 14, першу групу 15 і другу групу 16 входів, групу з k + 2 виходів – 0, 1, …, k, k + 1.



Рисунок 3.2 – Матричний суматор

Входи суматора із групи 15 з'єднані відповідно з першими входами елементів І 10 і з першими входами елементів І 12, другі входи відповідної пари з елементів І 10 і І 12 з'єднані з відповідними входами із другої групи 16, входи кожного з елементів АБО 14 із групи 13 з'єднані з виходами відповідних елементів І 10 і І 12 із груп 9 і 11 [15].

Таблиця 3.1 – Стани біноміального лічильника

Номер біном. числа	Розряди					Номер біном. числа	Розряди				
	5	4	3	2	1		5	4	3	2	1
0	0	0	0	0	0	8	1	0	1	1	1
1	0	1	0	0	0	9	1	1	0	0	0
2	0	1	1	0	0	10	1	1	0	1	0
3	0	1	1	1	0	11	1	1	0	1	1
4	0	1	1	1	1	12	1	1	1	0	0
5	1	0	0	0	0	13	1	1	1	0	1
6	1	0	1	0	0	14	1	1	1	1	0
7	1	0	1	1	0						

Наявність одиниці на виході k + 1 суматора свідчить про те, що в результаті підсумовування відбулася помилка (сума одиниць більше k).

Таким чином, уведення нових конструктивних ознак дозволяє організувати біноміальну лічбу, що розширює функціональні можливості пропонованого пристрою й підвищує при цьому його завадостійкість. [16]

Оцінка апаратурних витрат є важливою характеристикою при виборі лічильних пристроїв. У даній роботі проведено оцінку апаратурних витрат двійкових біноміальних лічильників, перевагою яких є їх здатність виявляти помилки без введення додаткової апаратури на реалізацію даної властивості. Дана оцінка проводилася за методом Квайна, тобто за сумарною кількістю входів припадають на кожен логічний елемент. В результаті аналізу структури схеми було отримано наступні співвідношення:

$$Z = k+3n(2k+5)-2, \tag{3.1}$$

де n - число розрядів, до - контрольне число [8].

Динаміка зміни апаратурних витрат у залежність від параметрів n і k представлена на рис. 3.3.



Рисунок 3.3-Залежність апаратурних витрат від параметрів лічильника

З рисунка видно, що при незмінних значеннях n і k апаратурні витрати збільшуються лінійно.

Оцінка завадостійкості біноміальних лічильників, проводиться згідно з методом запропонованим в роботі [10]. У відповідності з цим методом визначається частка виявлених помилкових комбінацій

На рис. 3.4 наведено графік залежності частки виявляються помилкових комбінацій *D* від числа розрядів *n*. Таким чином, зміна для лічильника контрольного числа, а при незмінній кількості його розрядів, призводить до зміни його завадостійкості.



Рисунок 3.4 - Залежність частки виявляються помилкових комбінацій *D* від числа розрядів *n*.

З рис. 3.4 видно, що графік збільшується експоненціальна зі збільшенням числа розрядів *n* і контрольного числа *k* в кількості дозволених кодових комбінацій [11].

4 ЛІЧИЛЬНІ АЛГОРИТМИ ПЕРЕТВОРЕННЯ БІНОМІАЛЬНИХ ЧИСЕЛ У ДВІЙКОВІ І ЗВОРОТНО

Телекомунікаційні системи вирішують задачі збору та передачі інформації і використовують для цього різноманітні програмно-апаратні засоби. Серед цих засобів ефективно можна використати біноміальні цифрові пристрої, особливо лічильники, які є завадостійкими. Відповідно і телекомунікаційна система буде завадостійка.

Завадостійка система збору та передачі інформації на основі біноміальних лічильників (див. рис. 4.1) містить кілька лічильників, мережевий контролер, ЕОМ і пристрій реєстрації інформації. У ній мережевий контролер служить для мультиплексування лічильників і припускає можливість зчитування та запису даних з кожного з них, периферійний пристрій відображає дані, що знімаються з лічильників.



Рисунок 4.1 – Система збору та передачі інформації на біноміальних лічильників

Отримані на лічильниках біноміальні комбінації передаються по каналу зв’язку на приймач, в якості якого може виступати комп’ютер. В цьому випадку треба перетворити біноміальні комбінації в відповідні їм двійкові. Ідея перетворення біноміальних чисел в двійкові числа ґрунтується на одночасному використанні операцій підсумовування біноміальної і двійкової лічби. Перетворення йде до тих пір, поки біноміальне число, отримане під час біноміальної лічби, не зрівняється з біноміальним числом, що перетворюється. У цьому випадку як біноміальна, так і двійкова лічба припиняються, і результат двійкової лічби представляється як результат перетворення [28]. На основі цієї ідеї нижче пропонується структурна схема перетворювача біноміальних чисел в двійкові числа (рис. 4.2).



Рисунок 4.2 - Структурна схема біноміального перетворювача чисел

Дана схема містить регістр зберігання біноміального числа, яке перетворюється 1, підсумовуючий біноміальний лічильник 2, пристрій керування 3, блок порівняння 4, схему контролю 5, підсумовуючий двійковий лічильник 6 і схему заборони 7.

Алгоритм його роботи полягає в наступному[30]:

1. Проводиться запис біноміального числа, що надходить на вхід перетворювача, в регістр зберігання.

2. Підсумовуючі двійковий і біноміальний лічильники обнуляються.

3. Проводиться порівняння біноміального числа, що міститься в регістрі зберігання, з числом, що надходять з виходів біноміального підсумовуючого лічильника.

4. У разі рівності порівнюваних біноміальних чисел в біноміальному лічильнику і регістрі, підсумовування чисел в обох лічильниках припиняється.

5. Якщо біноміальний лічильник пройшов весь цикл лічби, а сигнал рівності з вмістом регістра не було отримано, то посилається сигнал помилки і відбувається зупинка роботи пристрою.

6. Якщо в числі, що знаходиться в біноміальному лічильнику, з'являється число одиниць більше k або кількість нулів до першої 1 праворуч перевищує значення n - k - 1, то посилається сигнал помилки і відбувається зупинка.

7. При відсутності збоїв в роботі пристрою з виходу схеми заборони на вихід перетворювача подається двійкове число, яке є номером перетворюваного біноміального числа.

8. Зупинка.

Граф-схема алгоритму, наведеного вище, подана на рис. 4.3.



Рисунок 4.3 - Граф-схема алгоритму функціонування перетворювача кодів

При надходженні на вхід перетворювача біноміальної кодової комбінації вона по сигналу «Запис», що надходить з виходу 17 блоку керування, заноситься в регістр 1. З виходів цього регістра біноміальне число надходить на перші входи 25 блоку порівняння 4. В цей же час на другі входи 26 блоку порівняння 4 надходить біноміальне число з виходів 13 підсумовуючого біноміального лічильника 2. Цей лічильник працює синхронно з підсумовуючим двійковим лічильником 6. Зміна станів лічильників відбувається за тактуючими імпульсами, що надходять з виходу 18 блоку керування. Коли біноміальні числа, що надходять на перші і другі входи блоку порівняння, будуть рівні, то в підсумовуючому двійковому лічильнику в цей час буде перебувати двійковий номер біноміального числа, яке перетворювалось. Тоді за одиничного сигналу з виходу блоку порівняння

4 пристрій керування припиняє тактування лічильників, а з виходу 20 надходить сигнал на схему заборони 7, який дозволяє передачу двійкового числа на виходи перетворювача кодів. На цьому цикл перетворення закінчено. З виходу 19 пристрою керування надходить сигнал, що встановлює лічильники у вихідне положення, а з виходу 17 надходить сигнал «Запис» по якому в регістр зберігання 1 занесеться наступне біноміальне число.

У випадку, коли біноміальний підсумовуючий лічильник 2 перебере всі кодові комбінації, а сигнал з виходу блоку порівняння 4 не надійде на вхід 27 схеми контролю 5, з виходу схеми контролю на вхід 23 пристрою керування надходить сигнал, що повідомляє про помилку. При надходженні сигналу помилки з схеми контролю або ж сигналу 14 про збій в роботі підсумовуючого біноміального лічильника, лічильники скидаються в початковий стан, а з виходу 21 пристрою керування на виходи перетворювача надходить сигнал про помилку.

Розглянемо більш докладно роботу пристрою керування перетворювача кодів представленого на рисунку 4.4. За сигналом «Пуск» 47 на виході тригера 38 з'явиться одиничний сигнал «Запис» по якому в регістр зберігання заноситься біноміальна кодова комбінація. У разі надходження кодової комбінації на елемент АБО 34, тригер 35 переходить в одиничний стан і через елемент І 36 тактуючі імпульси надходять на лічильники, в той же час тригер 38 скидається. При надходженні сигналу рівності з блоку порівняння, видається сигнал видачі інформації на схему заборони 7, якщо відсутні помилки в роботі пристрою. Якщо ж на виході 23 схеми контролю 5 присутній сигнал помилки або станеться збій біноміального лічильника, з виходу 53 видається сигнал про помилку перетворення [36].



Рисунок 4.4 - Схема пристрою керування

В деяких випадках в якості лічильника в телекомунікаційній системі може використовуватися двійковий лічильник. Тоді виникає задача перетворення двійкової інформації в біноміальну. Перетворення двійкового числа в біноміальне число ґрунтується на тій же ідеї одночасного використання операцій двійкової і біноміальної лічби у відповідних лічильниках. У обнуленому з початку роботи алгоритму біноміальному лічильнику лічба відбувається до тих пір, поки вміст двійкового лічильника не зрівняється з двійковим числом, що перетворюється. Після цього рахунок припиняється, і інформація знімається з біноміального лічильника.

Безпосередньо алгоритм перетворення полягає в наступному:

1. Проводиться запис двійкового числа, що надходить на вхід перетворювача, в регістр зберігання.

2. Підсумовуючі двійковий і біноміальний лічильники обнуляються.

3. Проводиться порівняння двійкового числа, що міститься в регістрі зберігання з числами, що надходять з виходів двійкового підсумовуючого лічильника.

4. У разі рівності двійкового числа в лічильнику і регістрі підсумовування чисел в лічильниках припиняється.

5. Якщо двійковий лічильник пройшов весь цикл лічби, а сигналу рівності з вмістом регістра не було отримано, то посилається сигнал помилки і відбувається зупинка роботи пристрою.

6. Якщо в числі, що знаходиться в біноміальному лічильнику з'являється число одиниць більше k або кількість нулів до першої 1 зліва перевищує $n - k - 1$, то посилається сигнал помилки і відбувається зупинка.

7. При відсутності збоїв в роботі пристрою на вихід подається біноміальне число відповідне двійковому номеру, що знаходиться в регістрі.

8. Зупинка.

Граф-схема наведеного вище алгоритму представлена на рисунку 4.5.



Рисунок 4.5 - Граф-схема алгоритму функціонування перетворювача кодів

На рис. 4.6 представлена структурна схема перетворювача двійкового коду в біноміальний [28, 29]. Схема містить регістр зберігання 1, блок порівняння 4, схему контролю 5, схему заборони 7, пристрій керування 3 і два підсумкових лічильника - двійковий 2 і біноміальний 6. При надходженні на вхід перетворювача двійкової кодової комбінації, вона по сигналу «Запис», що надходить з виходу 13 блоку керування, зберігається в регістрі зберігання 1. З виходів 10 регістра зберігання двійковий код надходить на входи блоку порівняння. У той же час на інші входи блоку порівняння надходить двійковий код з виходів 11 двійкового підсумовуючого лічильника 2. Підсумовуючий двійковий лічильник 2 і підсумовуючий біноміальний лічильник 6 працюють синхронно. Перемикання лічильників відбувається за тактуючими імпульсами, що надходять з виходу 14 блоку керування. Коли двійкові коди в блоці порівняння будуть рівні, то в підсумовуючому біноміальні лічильнику, в цей час, буде знаходиться біноміальне число, яке відповідає двійковому числу. Тому, за одиничного сигналу з виходу 18 блоку порівняння, пристрій керування припиняє тактування лічильників, а з виходу 16 надходить сигнал на схему заборони 7, який дозволяє передачу біноміального числа на виходи перетворювача кодів. На цьому цикл перетворення закінчено. З виходу 15 пристрою керування надходить сигнал, що встановлює лічильники у вихідне положення, а з виходу 13 надходить сигнал «Запис» по якому в регістр зберігання 1 занесеться наступний двійковий код.



Рисунок 4.6 - Структурна схема перетворювача кодів

У випадку, коли двійковий підсумовуючий лічильник 2 перебере всі кодові комбінації, а сигналу з виходу блоку порівняння не надійде, з виходу 19 схеми контролю 5 на вхід пристрою керування надходить сигнал, що повідомляє про помилку. При надходженні сигналу помилки з схеми контролю або ж сигналу про збій в роботі підсумовуючого біноміального лічильника, лічильники скидаються в початковий стан, а з виходу 17 пристрою керування на виходи перетворювача надходить сигнал про помилку.

Результатом перетворення біноміальних чисел в двійкові являється стиск даних. На рисунку 4.7 представлені графіки залежності коефіцієнта стиснення від кількості одиниць k в кодових комбінаціях різної довжини з урахуванням кількості одиниць q. За допомогою представлених графіків можна зробити висновок, що коефіцієнт стиснення зростає із збільшенням довжини кодової комбінації і чим менше і більше k по відношенню до його середнього значення, тим він більше. Максимальне значення коефіцієнта стиснення досягається при $k = 1$ і $k = n$, а мінімальне при $k = n / 2$. На рисунку 4.8 представлений графік залежності кількості тактів в пристрої стиснення на біноміальні лічильнику від кількості одиниць k, що містяться в кодових комбінаціях довжиною $n = 32$. З графіків 2 і 3 випливає, що при значеннях k близьких до $n / 2$ коефіцієнт стиснення буде мінімальним, а кількість тактів буде максимальною.



Рисунок 4.7 - Графіки залежності коефіцієнта стиснення від кількості одиниць *k*.



Рисунок 4.8 – Графік залежності кількості тактів в пристрої біноміального стиснення від кількості одиниць *k*.

5 СИНТЕЗ СХЕМ КОНТРОЛЮ ДЕШИФРАТОРІВ НА ОСНОВІ БІНОМІАЛЬНИХ ЧИСЕЛ

Одним з важливих критеріїв якості роботи цифрових пристроїв і систем є їх стійкість. Серед таких пристроїв особливе значення мають дешифратори, які широко використовуються як самостійно, так і в якості компонентів інших цифрових пристроїв, таких, наприклад, як мультиплексори, постійні запам'ятовуючі пристрої. Одним з поширених методів підвищення завадостійкості дешифраторів є аналіз інформації на їх виходах, в процесі якого виявляються помилки [30]. Виявлятися помилки в дешифраторі будуть такі їх стани, при яких на виходах дешифраторів будуть перебувати одні нулі або число одиниць буде більше ніж одна. Решта стану, коли число одиниць на виходах дешифраторів дорівнює одній одиниці, але змінюється розташування цієї одиниці по відношенню до вихідного правильного її положення, відносяться до невиявлених помилкових станів дешифраторів. Відповідно для знаходження виявлених помилок широко використовується властивість дешифраторів, згідно з яким під час їх належного функціонування на одному з їх виходів постійно повинна знаходитися одиниця [30]. Однак при знаходженні помилок в дешифраторах необхідно враховувати те, що їх контролюючі схеми не завжди знаходять всі виявлені помилки, що знижує глибину контролю. Для збільшення глибини контролю необхідно шукати методи, що дозволяють підвищити її в межі до знаходження 100 % виявлених помилок. Очевидно, що невиявлені помилки, коли одночасно 1 переходить в 0, а 0 - в 1, ніякими методами контролю не можуть бути виявлені. Залежно від глибини контролю виявлення помилок змінюється і кількість витрат апаратури, що йдуть на побудову пристроїв контролю дешифраторів, яка, очевидно має зростати зі зростанням глибини контролю. Таким чином, ставиться задача синтезу схем контролю дешифраторів, які б виявляли всі виявлені помилки при прийнятної величини апаратурних витрат.

Частка дозволених комбінацій, одержуваних на виході дешифратора, буде дорівнює:

$$D = \frac{n}{2^n}, \tag{5.1}$$

де n - кількість виходів дешифратора [4, 5].

Позначимо сигнали на виходах дешифратора у вигляді змінних $x_1 ... x_n.$ Тоді кожному правильному набору сигналів буде відповідати логічний добуток змінних. Наприклад, дозволеному набору сигналів 10 ... 00 буде відповідати добуток $x_1\bar{x}_2 ... \bar{x}_{n-1}\bar{x}_{n.}$. Число таких добутків, очевидно, дорівнюватиме n. У разі $n \geq$ 2 при їх об'єднанні буде отримана логічна функція:

$$F_n = x_1\bar{x}_2 ... \bar{x}_{n-1}\bar{x}_n + \bar{x}_1 x_2 ... \bar{x}_{n-1}\bar{x}_n + ... + \bar{x}_1\bar{x}_2 ... x_{n-1}\bar{x}_n + \bar{x}_1\bar{x}_2 ... \bar{x}_{n-1}x_n, \tag{5.2}$$

яку визначаємо як функцію виходів дешифратора.

Лемма: функція F_n дешифратора знаходить всі помилки, які виявляються.

Доведення. При появі на виходах дешифратора декількох одиниць всі логічні добутки функції F_n будуть, очевидно, дорівнювати нулю, так як за визначенням в F_n входять тільки ті добутки, які мають тільки одну змінну без інверсії. А так як на вхід функції надходять кілька одиниць, то обов'язково хоча б одна з них буде відповідати в добутку змінній з інверсією, що призведе до її нульового значення, а значить, і до нульового значення всього добутку. В результаті всі добутки стануть рівними нулю, а з ними і сама функція F_n стане дорівнювати 0, що є ознакою помилки в роботі дешифратора.

У разі появи тільки нулів на виходах дешифратора очевидно, що в кожному з добутків змінна без інверсії стане рівною нулю і відповідно всі добутки функції F_n, і їх сума також стануть дорівнювати нулю. Отже, і при появі числа в якому більш ніж одна одиниця, і при появі тільки нулів, функція F_n буде дорівнювати 0, що є ознакою помилки в роботі дешифратора. Причому інших виявлених помилок на виходах дешифратора не може бути.

Отже, функція F_n знаходить всі помилки, які виявляються дешифратором. **Лема доведена.**

Теорема

$$F_{n-i} = F_{n-1-i}\overline{x}_{n-i} + G_{n-1-i}x_{n-i}, \tag{5.3}$$

де $G_{n-1-i} = \overline{x}_1\overline{x}_2...\overline{x}_{n-1-i}, i \le n-2.$

Примітка. Обмеження і ≤ n - 2 в теоремі обумовлено необхідністю наявності початкового виразу для F_n.

Доведення. Для дешифратора з n - 1 розрядами функція F_n, задана виразом (2) перетвориться в функцію

$$F_{n-1} = x_1\overline{x}_2...\overline{x}_{n-2}\overline{x}_{n-1} + \overline{x}_1x_2...\overline{x}_{n-2}\overline{x}_{n-1} + ... + \overline{x}_1\overline{x}_2...x_{n-2}\overline{x}_{n-1} + \overline{x}_1\overline{x}_{2...}\overline{x}_{n-2}x_{n-1},$$

і тоді функцію F_n можна представити як:

$$\begin{aligned} F_n &= (x_1\overline{x}_2...\overline{x}_{n-1} + \overline{x}_1x_2...\overline{x}_{n-1} + \overline{x}_1\overline{x}_2...x_{n-1})\overline{x}_n + \overline{x}_1\overline{x}_{2...}\overline{x}_{n-1}x_n = \\ &= F_{n-1}\overline{x}_n + \overline{x}_1\overline{x}_2...\overline{x}_{n-1}x_n. \end{aligned}$$

Аналогічно представимо функцію

$$F_{n-1} = F_{n-2}\overline{x}_{n-1} + \overline{x}_1\overline{x}_2...\overline{x}_{n-2}x_{n-1}.$$

Дану процедуру можна продовжити, кожен раз зменшуючи значення параметра n. Очевидно, що для довільного кроку i:

$$F_{n-i} = F_{n-i-1}\overline{x}_{n-i} + \overline{x}_1\overline{x}_2...\overline{x}_{n-1-i}x_{n-i}.$$

Якщо ввести додаткову функцію:

$$G_{n-i} = \bar{x}_1\bar{x}_2...\bar{x}_{n-1}\bar{x}_{n-i} = G_{n-1-i}\bar{x}_{n-i}.$$

то останній вираз набуває вигляду:

$$F_{n-i} = F_{n-1-i}\bar{x}_{n-i} + G_{n-1-i}x_{n-i}.$$

Теорема доведена.

Таким чином, будь-яку функцію виду (5.2) можна виразити через рекурсивну функцію з параметром *n*, меншим на 1.

Так як при *n* = 2 функція (5.2) набирає вигляду:

$$F_2 = x_1\bar{x}_2 + \bar{x}_1x_2,$$

то з урахуванням формули (5.3) і значення *i* = *n* - 2 формула (5.2) прийме наступний вигляд:

$$F_2 = x_1\bar{x}_2 + \bar{x}_1x_2 = F_1\bar{x}_2 + G_1x_2. \tag{5.4}$$

Очевидно, що в цьому випадку $F_1 = x_1, G = \bar{x}_1$. Дані значення є початковими для функцій F_{n-i} і G_{n-i} і тоді, використовуючи рівняння (5.3), можна отримати функцію виду (5.2) для будь-якої кількості змінних. Рівняння (5.3) можна використовувати для синтезу пристрою захисту від помилок дешифраторів. Воно складається з ряду однотипних блоків, описаних (5.3). В якості вхідних змінних для кожного блоку будуть використовуватися значення виходів попереднього блоку і значення одного виходу дешифратора, який ще не аналізувався попередніми блоками, а на перший блок подаються сигнали $F_1 = x_1, G = \bar{x}_1$. замість сигналів з виходів попереднього блоку. Кожен блок буде реалізовувати дві функції. Перша функція:

$$F_{n-i} = F_{n-1-i}\bar{x}_{n-i} + G_{n-1-i}x_{n-i}, \tag{5.5}$$

надаватиме інформацію про наявність чи відсутність одного одиничного значення серед змінних $x_1, ..., x_{n-i}$. Наявність нуля для цієї функції на виході останнього універсального блоку буде свідчити про виявлення помилок.

Іншу функцію:

$$G_{n-i} = G_{n-1-i}\overline{x}_{n-i}, \tag{5.6}$$

реалізовуватиме спеціальний блок. Ця функція має допоміжний характер і призначена для зменшення кількості операцій в пристрої. Можна було б обійтися без неї, але при цьому кожен раз для функції $F_n = F_{n-1}\overline{x}_n + \overline{x}_1...\overline{x}_{n-1}x_n$ необхідно було б виконувати множення всіх інверсій змінних від $\overline{x}_1$ до $\overline{x}_{n-1}$. А при наявності функції G_n кожен раз в блоці йде множення однієї інверсії змінної на результат перемноження інверсій змінних, отриманий в попередніх блоках.

Позначимо блок, який реалізує функції (5.5) і (5.6) як А1 (рис. 6.1). При послідовному підключенні блоків А1 можна отримати пристрій виявлення помилок для дешифраторів з будь - якою розрядністю (рис. 6.2).



Рисунок 5.1 – Схема блока А1



Рисунок 5.2 – Схема виявлення помилок

Так як в запропонованому пристрої контролю дешифратора виявляються всі виявлені помилки, то згідно [4] частка дозволених комбінацій дорівнюватиме $D_1 = n / 2^n$ Порівняємо пропоновану схему виявлення помилок на виході дешифратора зі схемою перевірки за парністю [1], представленій на рисунку 5.3. Дана схема складається зі схем нерівнозначності, роботу яких може виконати схема, зображена на рисунку 5.4.



Рисунок 5.3 – Схема контролю по парності



Рисунок 5.4 – Схема нерівнозначності

Очевидним недоліком схеми контролю за парністю є відносно невисока здатність виявлення помилок. Незалежно від розрядності дешифратора частка дозволених комбінацій в такому пристрої завжди буде дорівнює D_2 = 0,5.

Порівнюючи частки виявлених помилок для схем контролю за парністю і запропонованих схем контролю для n - розрядної дешифратора, прийдемо до наступного відношенню S:

$$S = \frac{D_2}{D_1} = \frac{0,5 \cdot 2^n}{n} = \frac{2^{n-1}}{n}. \qquad (5.7)$$

Для будь-якого n > 1 вираз буде більше одиниці. При великих n чисельник значеннях чисельник 2^{n-1} значно більше знаменника n, тобто схема контролю за парністю завжди забезпечує гіршу стійкість, ніж запропонована схема контролю за парністю, а при збільшенні розрядності дешифратора різниця між роботою схеми контролю за парністю і запропонована схема контролю дешифратора буде тільки збільшуватися.

Проведемо оцінку витрат апаратури для схем виявлення помилок на блоках А1. Апаратурні витрати для одного блоку рівні 10 входам (за Квайна). Схема виявлення помилок, що складається з одного блоку, призначена для роботи з двома вхідними змінними, а при додаванні до її виходів додаткових блоків вхідні розрядність збільшується кожного разу на одиницю. Тому сумарна оцінка витрат апаратури для пристроїв виявлення помилок із вхідною розрядністю n дорівнюватиме:

$$C_1(n) = 10(n-1). \tag{5.8}$$

Розрахуємо апаратурні витрати для схеми контролю за парністю. Для однієї схеми нерівнозначності апаратурні витрати по входах рівні 10. Кількість ступенів зростає пропорційно логарифму вхідної розрядності пристрою. Для *n* - розрядного дешифратора в першій ступені кількість схем нерівнозначності дорівнюватиме *n* / 2. У кожній наступній ступені кількість схем нерівнозначності буде зменшуватися в 2 рази до тих пір, поки їх кількість не стане дорівнювати одиниці. Неважко помітити, що кількість схем нерівнозначності в щаблях є членами геометричної прогресії. При підрахунку сумарної кількості схем нерівнозначності (згідно загальновідомою формулою про суму геометричній прогресії) і при множенні отриманого результату на кількість витрат апаратури в одній схемі нерівнозначності можна отримати апаратурні витрати для всієї схеми:

$$C_2(n) = (2^0 + 2^1 + 2^8 + ... + 2^{n-1}) \cdot 10 = \frac{n-1}{2-1} \cdot 10 = 10(n-1). \tag{5.9}$$

Співвідношення *Q* витрат апаратури для пропонованої схеми контролю дешифратора і схеми контролю за парністю має вигляд:

$$Q = \frac{C_2(n)}{C_1(n)} = \frac{10(n-1)}{10(n-1)} = 1. \tag{5.10}$$

З приведених оцінок випливає, що і в схемах контролю дешифраторів на блоках А1 і в схемах контролю за парністю апаратурні витрати зростають лінійно при збільшенні кількості вхідних змінних. При цьому схема контролю за парністю буде споживати таку ж кількість витрат апаратури, як і запропонована схема контролю дешифратора з такою ж розрядністю.

6 КОМПОНЕНТИ ЦИФРОВИХ ПРИСТРОЇВ НА ОСНОВІ МАТРИЧНОЇ БІНОМІАЛЬНОЇ СИСТЕМИ ЧИСЛЕННЯ

Двійкові $x \in \{0,1\}$ матриці, що складаються з $(n-k+1)$ рядків і k стовпців:

$$\begin{bmatrix} x_{01} & x_{02} & \cdots & x_{0j} & \cdots & x_{0k} \\ x_{11} & x_{12} & \cdots & x_{1j} & \cdots & x_{1k} \\ \cdots & \cdots & \cdots & \cdots & \cdots & \cdots \\ x_{i1} & x_{i2} & \cdots & x_{ij} & \cdots & x_{ik} \\ \cdots & \cdots & \cdots & \cdots & \cdots & \cdots \\ x_{(n-k)1} & x_{(n-k)2} & \cdots & x_{(n-k)j} & \cdots & x_{(n-k)k} \end{bmatrix},$$

що задовольняють властивості 1 – 3 називаються матричними біноміальними числами з параметрами n і k (рис. 1).

Сукупність усіх $N = C_{n+1}^{k}$ матричних біноміальних чисел для заданих параметрів n і k утворюють матричний біноміальний код.

У біноміальних числових матрицях повинні виконуватися такі основні властивості:

1. У стовпці матриці може знаходитися не більше однієї 1, тобто $x_{ij}x_{zj} = 0$, де $i, z = 0,1,...,n-k$; $i \neq z$; $j = 1,2,...,k$.

2. Одиниці в матриці в кількості від 1 до k розташовані в одному або декількох рядках так, що перед стовпцями з одиницями або між ними відсутні стовпці, в яких знаходяться нулі. Якщо дано початкову одиницю у вигляді елемента x_{i1}, проміжні $x_{i'2}$, $x_{i''j}$ і кінцеву $x_{yj'}$, то для них справедлива рівність $x_{i1}x_{i'2} = 1$, $x_{i1}x_{i'2} \cdot ... \cdot x_{i''2j} = 1, \ldots, x_{i1}x_{i'2} \cdot ... \cdot x_{yj'} = 1$, $i, i'', i', y = 0,1,...,(n-k)$; $i \geq i'' \geq i' \geq y$; $j, j' = 1,2,...,k$; $j \geq 3$.

3. Серед елементів будь-якої діагоналі матриці, спрямованої зліва направо, тільки один елемент може дорівнювати одиниці. Це означає, що добуток $x_{ij}x_{(i+p)(j+p)}=0$ для всіх значень $i=0,1,...,(n-k)$ і $j=1,2,...,k$, де $p=1,2,...,(n-k-i)$ при $k-j\geq n-k-i$.

Матричні біноміальні числа мають окремі випадки, які виникають у результаті того, що співвідношення параметрів n і k визначають параметри матриці. Так, при співвідношенні параметрів $k=n$ матриця складається з одного рядка, а при співвідношенні $k=1$ – з одного стовпця.

$$\begin{array}{ccccc} \mathbf{0} & \mathbf{1} & \mathbf{2} & \mathbf{3} & \mathbf{4} \\ \begin{bmatrix}0&0&0\\0&0&0\\0&0&0\end{bmatrix} & \begin{bmatrix}1&0&0\\0&0&0\\0&0&0\end{bmatrix} & \begin{bmatrix}1&1&0\\0&0&0\\0&0&0\end{bmatrix} & \begin{bmatrix}1&1&1\\0&0&0\\0&0&0\end{bmatrix} & \begin{bmatrix}0&0&0\\1&0&0\\0&0&0\end{bmatrix} \\ \mathbf{5} & \mathbf{6} & \mathbf{7} & \mathbf{8} & \mathbf{9} \\ \begin{bmatrix}0&1&0\\1&0&0\\0&0&0\end{bmatrix} & \begin{bmatrix}0&1&1\\1&0&0\\0&0&0\end{bmatrix} & \begin{bmatrix}0&0&0\\1&1&0\\0&0&0\end{bmatrix} & \begin{bmatrix}0&0&1\\1&1&0\\0&0&0\end{bmatrix} & \begin{bmatrix}0&0&0\\1&1&1\\0&0&0\end{bmatrix} \\ \mathbf{10} & \mathbf{11} & \mathbf{12} & \mathbf{13} & \mathbf{14} \\ \begin{bmatrix}0&0&0\\0&0&0\\1&0&0\end{bmatrix} & \begin{bmatrix}0&1&0\\0&0&0\\1&0&0\end{bmatrix} & \begin{bmatrix}0&1&1\\0&0&0\\1&0&0\end{bmatrix} & \begin{bmatrix}0&0&0\\0&1&0\\1&0&0\end{bmatrix} & \begin{bmatrix}0&0&1\\0&1&0\\1&0&0\end{bmatrix} \\ \mathbf{15} & \mathbf{16} & \mathbf{17} & \mathbf{18} & \mathbf{19} \\ \begin{bmatrix}0&0&0\\0&1&1\\1&0&0\end{bmatrix} & \begin{bmatrix}0&0&0\\0&0&0\\1&1&0\end{bmatrix} & \begin{bmatrix}0&0&1\\0&0&0\\1&1&0\end{bmatrix} & \begin{bmatrix}0&0&0\\0&0&1\\1&1&0\end{bmatrix} & \begin{bmatrix}0&0&0\\0&0&0\\1&1&1\end{bmatrix} \end{array}$$

Рисунок 6.1 - Приклад матричних біноміальних чисел для $n=5$, $k=3$

Матричний біноміальний код є завадостійким, оскільки має природну надлишковість і містить $N=C_{n+1}^{k}$ дозволених комбінацій та $N_{\text{çá}}=2^{(n-k+1)k}-N$ – заборонених. Для виявлення помилок за допомогою матричного коду необхідна перевірка основних властивостей 1 – 3. Невиконання хоча б однієї властивості свідчитиме про наявність помилки. Встановлено, що такий метод контролю вимагає великої кількості операцій та часу. З метою підвищення швидкодії та ефективності операції контролю запропоновано логічний аналіз матриць, згідно з яким для контролю помилок необхідна перевірка системи достатніх властивостей:

$$\begin{cases} \bigcup\limits_{j=1}^{k} \bigcup\limits_{i=0}^{(n-k-1)} x_{ij} \cdot Sm_{(i+1)j} = 0, \\ \bigcup\limits_{i=0}^{(n-k)} \bigcup\limits_{j=1}^{(k-1)} \overline{Sm_{ij}} \cdot x_{i(j+1)} = 0, \end{cases} \tag{6.1}$$

де $Sm_{mj} = \bigcup\limits_{z=m}^{(n-k)} x_{zj}$ – сума одиниць у стовпцях матриці.

Введення перевірки системи достатніх властивостей (6.1) у методи рахунку, перетворення, кодування і декодування матричних біноміальних чисел дозволило у реальному часі контролювати наявність помилок під час виконання операцій. Проведено доведення методів та узагальнення їх математичних моделей для різних параметрів чисел з метою синтезу компонентів цифрових пристроїв із вбудованими пристроями контролю.

Розглянута задача нумерації матричних біноміальних чисел, що вирішена раніше за допомогою узагальненого біноміального прямокутника. Прямокутник являє собою об’єднання матричного числа та біноміальних коефіцієнтів, що представляють можливі вагові коефіцієнти матричних чисел. Сума біноміальних коефіцієнтів, що залишилися після їх добутку з матричним числом, утворить десятковий еквівалент матричного числа. Встановлено, що перевагою цього методу є висока швидкодія при апаратній реалізації, однак існує ряд задач, коли номер матричного біноміального числа необхідно отримати за допомогою аналітичного виразу. Тому була запропонована числова функція матричної біноміальної системи числення

$$A_i = a_{n-1}C_n^k + a_{n-2}C_{n-1}^{k-q_{(n-1)}} + \ldots + a_1 C_2^{k-q_2} + a_0 C_1^{k-q_1},$$

де A_l – десятковий еквівалент матричного біноміального числа $a_{n-1} = x_{(n-k)1}$, $a_{n-2} = x_{(n-k-1)1} \vee x_{(n-k)2}$, … , $a_1 = x_{0(k-1)} \vee x_{1k}$, $a_0 = x_{0k}$ – логічна сума елементів діагоналей біноміальної матриці, що йдуть зверху вправо;

$q_l = \sum_{i=l}^{n-1} a_i$, – сума одиничних значень цифр від $(n-1)$-го розряду до l-го включно.

Теорема 6.1. Для визначення класу кодових комбінацій МБК з заданими параметрами n і k достатнім є перевірка наступної системи рівнянь:

$$\begin{cases} \bigcup_{j=1}^{k} \bigcup_{i=0}^{(n-k-1)} x_{ij} \cdot Sm_{(i+1)j} = 0 \\ \bigcup_{i=0}^{(n-k)} \bigcup_{j=1}^{(k-1)} \overline{Sm_{ij}} \cdot x_{i(j+1)} = 0 \end{cases}, \tag{6.2}$$

де $Sm_{mj} = \bigcup_{z=m}^{(n-k)} x_{zj}$.

Доведення. Доведемо, що перевірка рівнянь системи еквівалентна перевірці властивостей 1-3 МБЧ.

Доведемо, що перше рівняння системи еквівалентно перевірці основної властивості 1. Подамо першу властивість тільки для одного стовпчика матриці у вигляді суми: $\bigcup_{i=0}^{(n-k-1)} x_{ij} \cdot x_{(i+1)j} = 0$, або $\bigcup_{i=0}^{(n-k-1)} x_{ij} \left(\bigcup_{z=i}^{(n-k)} x_{(z+1)j} \right) = 0$.

Позначимо $Sm_{mj} = \bigcup_{l=m}^{(n-k)} x_{lj}$, тоді рівняння прийме вигляд: $\bigcup_{i=0}^{(n-k-1)} x_{ij} \cdot Sm_{(i+1)j} = 0$. Для всіх стовпців матриці: $\bigcup_{j=1}^{k} \bigcup_{i=0}^{(n-k-1)} x_{ij} \cdot Sm_{(i+1)j} = 0$.

Таким чином перевірка першого рівняння системи рівноцінна першої основної властивості МБЧ, оскільки є його еквівалентним перетворенням. Доведемо, що друге рівняння системи еквівалентне перевірці основної властивості 2. Згідно з другою властивістю МБЧ логічні суми одиниць за стовпцями матриці представляють безперервну послідовність одиниць. Це означає, що якщо в матриці розташовано j одиниць, $j \le k$, то $Sm_{01}Sm_{02} \cdot ... \cdot Sm_{0j'} \cdot ... \cdot Sm_{0j} = 1$, де $Sm_{0j'} = \bigcup_{z=0}^{(n-k)} x_{zj'}$. Дана послідовність може закінчуватися нулем або кількома нулями, за умови, що кількість одиниць в матриці менше k, однак, не може містити проміжних нулів, що знаходиться між одиницями. Для послідовності рівність має вигляд $\overline{Sm_{0j}} x_{0(j+1)} = 0$, де $j = 1,2,...,(k-1)$. Вираз прийме значення одиниці тільки в тому випадку, якщо послідовність $Sm_{01}, Sm_{02}, ..., Sm_{0j'}, ..., Sm_{0k}$ буде містити проміжний нуль, що суперечить основній властивості 2. Проміжний нуль матиме місце, якщо в матриці перша одиниця буде перебувати в нульовому розряді, в z-му стовпці, причому $z > 0$, то $Sm_{0(z-1)} = 0$, $\overline{Sm_{0(z-1)}} x_{0z} = 1 \cdot 1 = 1$, або ж в стовпці під номером z' нульовий рядок буде міститися проміжний нуль, то $Sm_{0z'} = 0$, $\overline{Sm_{0z'}} x_{0(z'+1)} = 1 \cdot 1 = 1$. Подамо рівність у вигляді суми $\bigcup_{j=1}^{(k-1)} \overline{Sm_{0j}} x_{0(j+1)} = 0$. Причому ця рівність справедлива не тільки для нульового рядка, а й для першого, другого і т.д., до $(n-k)$. Це доводиться тим, що всі без винятку МБЧ задовольняють основному властивості 2. Таким чином, дана властивість виконується для таких чисел, які не містять одиниць в нульовий рядку, але містять одиниці в першому рядку: $\bigcup_{j=1}^{(k-1)} \overline{Sm_{1j}} x_{1(j+1)} = 0$. Таким же чином, дана властивість доводиться для третього рядка і т.д., до рядка з номером $(n-k)$. Для всіх рядків МБЧ рівняння набуде вигляду: $\bigcup_{i=0}^{(n-k)} \bigcup_{j=1}^{(k-1)} \overline{Sm_{ij}} x_{i(j+1)} = 0$. Таким чином, показано, що перевірка другого рівняння системи 6.2 еквівалентна перевірки основної властивості 2 [40].

Згідно з третьою основною властивістю, серед елементів будь-якої діагоналі матриці, спрямованої зліва направо, тільки один елемент може бути рівним 1. Припустимо, що в діагоналі знаходиться більше однієї одиниці, тобто елемент $x_{ij}=1$, $x_{(i+1)(j+1)}=1$. Тоді для $i+1$-го рядка не виконується друга нерівність системи 6.2, оскільки вона містить проміжний нуль $x_{(i+1)j}=0$, $\overline{Sm_{(i+1)j}}x_{(i+1)j}=1\cdot 1=1$. Якщо ж розглядати варіант, коли в діагоналі знаходяться більше однієї одиниці $x_{ij}=1,\ x_{(i+1)(j+1)}=1$, але в $i+1$-ї не буде проміжних нулів $x_{(i+1)j}=1$, тоді в j-му стовпці буде перебувати дві одиниці і $x_{(i+1)j}\cdot x_{ij}=1$, що суперечить першому рівнянню системи 6.2 та першої основної властивості. Таким чином, показано, що перевірка основної властивості 3 еквівалентна перевірці рівності системи 6.2.

На основі МБЧ були отримані лічильні пристрої (рис. 6.2). Під час розгляду існуючих матричних біноміальних лічильних пристроїв виявлено, що їх швидкодія зменшується зі збільшенням величини $(n-k)$. Ця особливість обумовлена організацією послідовного переносу сигналів по стовпцях матриці. З метою підвищення швидкодії запропоновано використовувати для побудови лічильних пристроїв універсальні комірки пам'яті, в яких організовано паралельне перенесення сигналів по стовпцях. При цьому швидкодія не залежить від розрядності. Метод синтезу матричних лічильних пристроїв із параметрами n і k полягає у наступному. На першому кроці будується $(n-k+1)k$ універсальних чарунок пам'яті, заданих системою логічних функцій:

$$\begin{cases} S_{ij} = Sm_{(i-1)k}\cdot\overline{Sm_{ik}}\cdot Sm_{i(j-1)}\cdot\overline{Sm_{(i+1)j}}, \\ R_{ij} = Sm_{(i-1)k}\cdot Sm_{ik} + Sm_{(i+1)j}, \\ Sm_{ij} = Sm_{(i+1)j} + x_{ij}, \\ Y_{ij} = x_{ij}\overline{Sm_{i(j-1)}} + x_{ij}Sm_{(i+1)j} + Y_{i(j-1)}, \end{cases}$$

На другому кроці між комірками пам'яті організовується паралельне перенесення сигналів по стовпцях за допомогою схем АБО та проводяться відповідні з’єднання. На рис. 2 наведений приклад матричного біноміального лічильного пристрою з підвищеною швидкодією для параметрів $n = 5$ і $k = 3$.



Рисунок 6.2 - Матричний біноміальний лічильний пристрій

$n = 5$ і $k = 3$

Для запропонованих лічильних схем отримано вираз максимальної швидкодії

$$f_{\max} = \frac{1}{\tau_1 + \tau_2 + \tau_{АБО}},$$

де τ_1, τ_2 – затримка проходження сигналів із входів комірки пам’яті на вихід.

Встановлено, що матричні лічильні пристрої мають такі ж характеристики, як двійкові лічильники з паралельним переносом, тобто їх швидкодія не залежить від розрядності. Крім того, запропоновані лічильні схеми, у деяких випадках, переважають у швидкодії завадостійкі лічильники, побудовані на основі кодів зі штучною надлишковістю [40].

Виявлено, що мінімальні апаратурні витрати мають лічильні схеми зі співвідношенням параметрів $k = \left\lceil \frac{n+1}{2} \right\rceil$, при відхиленні від цього співвідношення витрати зростають.

Запропоновані лічильні схеми складаються з чарунок пам'яті, в яких розподілена вбудована схема контролю. Розроблено та узагальнено для різних n і k метод синтезу вбудованих схем контролю матричних біноміальних компонентів. Запропоновані схеми на відміну від існуючих виявляють усі заборонені стани контрольованих пристроїв у процесі їх роботи за один такт. Для загального випадку схема контролю має такий вигляд:

$$Y = \bigcup_{i=0}^{(n-k)} Y_{ik} ,$$

де $Y_{ij} = x_{ij}\overline{Sm_{i(j-1)}} \vee x_{ij} Sm_{(i+1)j} \vee Y_{i(j-1)}$ – логічна функція помилки ij -го розряду, $i = 0,1,...,(n-k)$, $j = 1,2,...,k$.

Запропоновані лічильні пристрої, крім виявлення помилок, дозволяють частину з них виправляти. Установлено, що коефіцієнт корекції однократних помилок досягає 45 відсотків.

ВИСНОВКИ

1. Аналіз та класифікація біноміальних систем числення доводить, що для біноміальної системи числення виконуються загальні вимоги для систем числення - скінченності, ефективності, однозначності.

2. Дослідження біноміальних систем числення показали, що вони дозволяють будувати швидкодіючі і надійні апаратно-програмні засоби, що надає можливість створити нову концепцію побудови електронних систем.

3. Ідея використання біноміальних систем числення при розробці завадостійких біноміальних цифрових пристроїв, таких як лічильники імпульсів, регістри, дешифратори, перетворювачі кодів тощо, дозволяє покращити характеристики роботи сучасних телекомунікаційних систем,

4. Проведений синтез алгоритмів побудови двійкових біноміальних чисел та алгоритмів їх лічби, а також їх дослідження, показали, що дані алгоритми є завадостійкими і можуть бути використані для побудови надійних апаратно-програмних засобів електронних систем.

5. Розроблені пристрої лічби двійкових біноміальних чисел та перетворювачів кодів довели, що методи кодування з використанням біноміальних кодів дозволяють значно підняти швидкодію цифрових пристроїв і систем. Проведена оцінка апаратурних витрат даних пристроїв.

6. Необхідність підвищення завадостійкості цифрових пристроїв і систем пов’язано з тим, що при збільшення їх швидкодії становиться більш вірогідним поява помилок в їх роботі.

7. Серед цифрових засобів особливе значення мають біноміальні пристрої і системи стиску інформації, які в значній мірі підвищують швидкість її передачі.

8. Оскільки біноміальні пристрої працюють в закритих нероздільних кодах з ключами в вигляді кількості одиниць в двійкових

повідомленнях, то це може бути використано для захисту інформації, що обробляється і передається.

9. Метод стиску, який використовує біноміальні числа, дозволяє поєднувати стиск з захистом інформації від несанкціонованого доступу, що в цілому підвищує ефективність роботи відповідних пристроїв.

10. Запропоновані схеми контролю дешифраторів на відміну від схем контролю за парністю можуть виявляти всі виявлені помилки. При цьому ця схема контролю за парністю споживає таку є кількість апаратурних витрат, як і запропонована схема.

11. Набув подальшого розвитку метод синтезу матричних біноміальних лічильних пристроїв в, якому використовуються універсальні комірки пам’яті, в яких організовано паралельне перенесення сигналів по стовпцях матриці, що дозволило підвищити швидкодію відповідних лічильних пристроїв та завадостійкість завдяки вмісту вбудованих схем контролю. У порівнянні з прототипами швидкодія лічильних пристроїв збільшилась у середньому на порядок.

ПЕРЕЛІК ПОСИЛАНЬ

1. Борисенко А.А., Кулик И.А. Біноміальне кодирование: монография / Сумы: Изд-во СумГУ, 2010. – 206 с.

2. Борисенко А.А. Введение в теорию биномиального счета: Монография. / Сумы: ИТД «Университетская книга», 2008. – 88 с.

3. Борисенко А.А. Биномиальный счет и счетчики: монография / Сумы: Изд-во СумГУ, 2008. – 152 с.

4. Борисенко О.А. Дискретна математика: Підручник / Сумы: ВТД «Університетська книга», 2007. – 255с.

5. Пат. на корисну модель 48328 Україна, МПК (2009) H03/00. Лічильник імпульсів / О.А. Борисенко, В.В. Гриненко; заявн. Сумський державний університет. – № u200910488; заявл. 16.10.2009; опубл. 10.03.2010; Бюл. № 5.

6. Пат. на корисну модель 48294 Україна, МПК (2009) H03/00. Лічильник перешкодостійкий / О.А. Борисенко, В.В. Петров; заяв. Сумський державний університет. – № u200910488; заявл. 16.10.2009; опубл. 10.03.2010; Бюл. № 5.

7. Пат. 59628 U Україна,МПК G11B 20/10 (2006.01) G06F 17/00 (2006.01). Пристрій для перебору перестановок / О.А. Борисенко, О.Є. Горячев; заявник та патентовласник Сумський держ. ун-т. - № u201012855; заявл. 29.10.2010; опубл. 25.05.2011, бюл. № 10.

8. Пат. 52429 U Україна, МПК6 H 03 K 23/00, . Лічильник імпульсів / О.А. Борисенко, В.В. Гриненко, В.М. Гапич, Д.В. Гутенко (Україна); заявник та патентовласник Сумський держ. ун-т. - № u201002473; заявл. 05.03.2010; опубл. 25.08.2010, бюл. № 16

9. Борисенко А.А., Горячев А.Е. Подход к решению задачи комивояжера на основе факториальных чисел. «Актуальні проблеми економіки» №10 (100) 2009, ISSN 1993-67-88 5ст.

10. Борисенко А. А. Системы счисления с биномиальным основанием / А. А. Борисенко, Е. Л. Онанченко, А. Н. Кобяков // «Вестник СумГУ». –1994. – № 1. – С. 96–101.

11. Борисенко А. А. Оценка параметров биномиальных счетчиков / А.А. Борисенко, С. М. Маценко, К. М. Солярова // Вісник Сумського державного університету. – 2012. –№ 1. – С. 145–148.

12. Борисенко О. А., Петров В. В. Матричне біноміальне кодування. Вісник київського національного університету ім.. Т. Г. Шевченко. Серія: Фізико-математичні науки. Вип. 1. – Київ, 2011, с. 82-85.

13. Borysenko O., Kulyk I., Kostel S., Skordina O. Binary Image Compression Based on Binomial Numbers // Bulletin of PG University of Ploiesti, Mathematics, Informatics, Physics Series (BMIF). – 2010. – Vol. LXII, № 2. – P. 1-12.

14. Борисенко А.А. Синтез устройств на основе биномиальных чисел / А.А. Борисенко, В.В. Гриненко // Східно-Європейський журнал передових технологій. – Харків: – 2010. №1/7 (43). С. 55-56.

15. Борисенко А.А. Защита информации на основе биномиальных чисел / А.А. Борисенко, И.А. Кулик, С.В. Костель // Системи обробки інформації. – 2009. – № 7(79). – С. 132-133.

16. Borysenko O. Binomials Calculus: Advantages and Prospects // ISIC Express Letters An International Journal of Researsh and Surveya. – 2008. – V2, №2. – P. 123-130.

17. Кулик И.А. Быстродействующий метод биномиального нумерационного кодирования / И.А. Кулик, С.В. Костель // АСУ и приборы автоматики, № 149, 2010. – С. 66-77.

18. Borysenko O.A., Kulyk I.A., Goryachev O.E. Generations of permutations based upon factorial numbers // Proceedings of International Systems Design and Applications, ISDA, Kaohsiung, Taiwan, 2008. – P. 57-61.

19. Кулик И.А. Формирование квазиравновесных кодов на основе двоичных биномиальных чисел / И.А. Кулик, Е.М. Скордина, С.В. Костель // Вісник СумДУ, Серія "Технічні науки", № 1, 2010. – С. 134-142.

20. Steffen Tarnick, Design of Embedded m-out-of-n Code Checkers Using Complete Parallel Counters, 13th IEEE International On-Line Testing Symposium (IOLTS 2007), – 2007. – p.285-292.

21. R.P. Ribas, Y.Sun, A.I. Reis and A. Ivanov, Self-cheking test circuits for latches and flip-flops, In Proceedings of IOLTS, – 2011. – p.210-213

22. Гаврилов С.А. Искусство схемотехники. Просто о сложном. – Спб: Наука и Техника. – 2011. – 352 с.

23. Хаханов В.И. Проектирование и верификация цифровых систем на кристаллах / Хаханов И.В., Летвинова Е.И., Гузь О.А. – Харьков: ХНУРЭ. – 2010. – 528 с.

24. Пухальский Г.И. Проектирование цифровых устройств / Новосельцева Т.Я. – Спб: Лань. – 2012. – 896 с.

25. Муромцев Д.Ю. Конструирование узлов и устройств электронных средств / Тюрин И.В., Белоусов О.А. – Ростов-на-Дону: Феникс. – 2013. – 544 с.

26. Угрюмов Е.П. Цифровая схемотехника. – Спб: БХВ-Петербург. – 2010. – 798 с.

27. G. C. Cardarilli Fault Localization, Error Correction, and Graceful Degradation in Radix-2 Signed Digit-Based Adders/ M. Ottavi, S. Pontarelli, M. Re, and A. Salsano// IEEE Trans. on Computers – 2006. – V. 55. - P. 534-540.

28. Yu-Shun Wang Fault Localization, Error Correction, and Graceful Degradation in Radix-2 Signed Digit-Based Adders/ Min-Han Hsieh; Li, J.C.-M.; Chen, C.C.-P. // Circuits and Systems I: Regular Papers, IEEE Transactions on – 2012. – V. 59. - P. 1644 - 1655.

29. Борисенко А.А. и др.., Монография. Информационные технологии и системы в управлении, образование, науке//– Харьков: Цифрова друкарня №1. – 2013. – 278 с.

30. Борисенко А.А. Методы проеобразования биномиальных чисел/ А.В. Иванчук, С.М. Маценко // Сборник научных трудов SWORLD – 2013. – V. 2. Т.8 - С. 80 - 84.

31. Борисенко А.А. Биномиальный преобразователь информации / Иванчук А. В., Чередниченко К. Э.// Вісник національного технічного університета «ХПІ» – 2013. – №18 – С. 65 - 70.

32. Борисенко А.А. О преобразовании двоичных чисел в биномиальные / Иванчук А. В.// Сборник научных трудов SWORLD – 2013. – №1, Т.5 – С. 77 - 79.

33. Борисенко А.А. О достоверности передачи цифровой информации / Горячев А. Е., Кобяков А. Н., Дегтярь С. А. // Вісник СумДУ. Технічні науки – 2013. – №3 – С. 75 - 79.

34. Борисенко А.А. О Оценка эффективности биномиального устройства сжатия на счетчиках / Иванчук А. В., Лопатченко Б. К. // Вісник СумДУ. Технічні науки – 2013. – №3 – С. 93- 99.

35. Пат. 83412 U Україна, МПК H03M 7/00 (2013.01). Перетворювач коду / І.А. Кулик, О.М. Скордіна, С.В. Костель ; заявник та патентовласник Сумський держ. ун-т. - № u201302779; заявл.05.03.2013; опубл. 10.09.2013, бюл. № 17.

36. Иванчук А.В. Преобразователь биномиальных чисел в двоичные / Иванчук А. В., Гриненко В.В., Чередниченко В.Б. // Вісник СумДУ. Технічні науки – 2013. – №2 – С. 72- 76.

37. Борисенко А.А. Защита информации на основе сжатия // Вісник Сумського державного університету. Серія Технічні науки. — 2006. — №4(88). — С. 53-55.

38. Иванчук А.В. Адаптивное сжатие на основе биномиальных чисел // Системи обробки інформації. – 2014. – № 2(118). – С. 55-59.

39. Петров В.В. Компоненты специализированных цифровых устройств на основе матричных биномиальных чисел / В.В. Петров // Вісник Сумського державного університету. – 2011. –№ 3.– С. 145 – 158.