Article thumbnail

The Logical Design of Minimal Three-level NAND Circuits(I) : P-N cube method

By 松田 秀雄, 宮越 隆 and 畠山 豊正

Abstract

In this paper, we propose the P-N cube method for logical design of three-level NAND circuits. there are zn permissible cubes on the map for n-variable functions. We number all the permissible cubes in an unique manner that the permissible cube may be generated in order of its size. This strategy for generating the cubes make P-N cube method very efficient, because the following procedure is used repeatedly in the method; first some P-(permissible) cubes are selected to cover all 1\u27-minterms on the map, and then 0\u27-minterms get mixed with those 1\u27-minterms are deleted by using some N-(permissible) cubes from each P-cube. In the program, the function is represented as a 2^n-dimensional Boolean vector and permissible cubes are generated with a particular array of 2^n X 2^n size. Also how to change the shape of data at each step of progress of the algorithm is explained by the output results of a computer.本論文で,我々は三段NANDゲート回路の論理設計法として,P-N項法を提案している。n変数の関数のマップには2^n個の許容項がある。すべての許容項に許容項が大きさの順序で生成出来るよう我々独自の方法で番号付けを行なっている。項生成のこの方法によって,P-N項法は大変効率的となる。というのは,最初にマップ上のすべての1の最小項がカバーされるように,いくつかのP(許容)項が選ばれ,それから1の最小項と混ざって入ったOの最小項がいくつかのN(許容)項を使って,各P項から取り除かれるという手順が本方法で繰り返されるからである。プログラムにおいて,関数は2^n次元ブールベクトルとして表され,許容項は大きさ2^n X 2^nのある特別な配列でもって生成される。また,アルゴリズムの進行の各ステップで,データがどのように変わるかも計算結果を使って説明される

Topics: 三段NANDゲート回路, 論理設計法, P-N項法, 多変数論理関数の簡単化, 大規模回路, プログラム化, プログラム, ZM2
Publisher: 富山大学工学部
Year: 1993
OAI identifier: oai:toyama.repo.nii.ac.jp:00004457

Suggested articles


To submit an update or takedown request for this paper, please submit an Update/Correction/Removal Request.